JP5189343B2

JP5189343B2 - セレクタ回路およびそれを用いた電子機器

Info

Publication number: JP5189343B2
Application number: JP2007275084A
Authority: JP
Inventors: 洋一爲我井; 伊知郎横溝; 宏徳中原
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2007-10-23
Filing date: 2007-10-23
Publication date: 2013-04-24
Anticipated expiration: 2027-10-23
Also published as: JP2009106058A; US20090102427A1; US8044639B2

Description

本発明は、複数の入力電圧を受け、いずれかを選択して出力するセレクタ回路に関する。

近年の電子機器は外部電源からの電源電圧を受け、この電源電圧を利用して内蔵される２次電池を充電する。電子機器には外部電源を受けるための複数の電源入力端子が設けられる場合がある。たとえば携帯電話端末の場合、クレードル（卓上ホルダ）用の電源入力端子と、アダプタ用の電源入力端子とが別個に設けられている。

このような電子機器においては、複数の電源入力端子に供給された電源電圧のいずれかを選択して、充電回路に出力するためのセレクタ回路が必要となる。たとえば特許文献１には、カソードが共通接続された２つのダイオードを設け、２つのダイオードのアノードを電源入力端子として利用する技術が開示される。

この回路によれば、複数の電源電圧のうち高い方の電圧を選択して出力することができる。またこの回路によれば、一方の電源入力端子に電圧が印加され、他方が接地された場合に、逆流を防止することができる。
特開平９−２８４９９４号公報特開２００２−２１８６４５号公報

ところが特許文献１に記載の回路では、出力電圧が入力電圧よりもダイオードの順方向電圧Ｖｆだけ低下するという問題がある。また、ダイオードを外付けする場合、回路面積や部品点数が増加するという問題がある。

本発明は課題に鑑みてなされたものであり、その目的は、複数の電圧を選択して出力するセレクタ回路の提供にある。

本発明のある態様は、セレクタ回路に関する。このセレクタ回路は、外部から第１入力電圧が入力される第１入力端子と、外部から第２入力電圧が入力される第２入力端子と、第１、第２入力電圧のいずれかを出力する出力端子と、第１入力端子と出力端子の間に直列に設けられた第１、第２ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と、第２入力端子と出力端子の間に直列に設けられた第３、第４ＭＯＳＦＥＴと、第１、第２ＭＯＳＦＥＴの組および第３、第４ＭＯＳＦＥＴの組のオン、オフを制御する制御部と、を備える。第１、第２ＭＯＳＦＥＴそれぞれのバックゲートを、第１ＭＯＳＦＥＴの少なくとも一つのボディダイオードの向きが、第２ＭＯＳＦＥＴの少なくとも一つのボディダイオードの向きと反対となるように接続する。また、第３、第４ＭＯＳＦＥＴそれぞれのバックゲートを、第３ＭＯＳＦＥＴの少なくとも一つのボディダイオードの向きが、第４ＭＯＳＦＥＴの少なくとも一つのボディダイオードの向きと反対となるように接続する。

この態様によると、電圧降下を抑制しつつ入力電圧を出力することができる。さらに、第１、第２ＭＯＳＦＥＴがオン、第３、第４ＭＯＳＦＥＴがオフの状態、もしくは第３、第４ＭＯＳＦＥＴがオン、第１、第２ＭＯＳＦＥＴがオフの状態において、第１出力端子と第２出力端子の間には、向きが反対のダイオードが配置されるため、電流の逆流を防止できる。

制御部は、第１入力電圧が所定の第１電圧範囲に含まれるとき、第１、第２ＭＯＳＦＥＴをオンし、第１入力電圧が第１電圧範囲から逸脱し、かつ第２入力電圧が所定の第２電圧範囲に含まれるとき、第３、第４ＭＯＳＦＥＴをオンしてもよい。

第１電圧範囲および第２電圧範囲の上限レベルは、過電圧保護のしきい値電圧であってもよい。この場合、セレクタ回路に過電圧保護機能を持たせることができる。

第１電圧範囲および前記第２電圧範囲の下限レベルは、低電圧ロックアウト電圧であってもよい。この場合、セレクタ回路に低電圧ロックアウト機能を持たせることができる。

ある態様のセレクタ回路において、第１から第４ＭＯＳＦＥＴは、ＮチャンネルＭＯＳＦＥＴであってもよい。制御部は、第１、第２ＭＯＳＦＥＴのオンを指示するとき、第１入力電圧を昇圧して第１、第２ＭＯＳＦＥＴのゲートに出力する第１チャージポンプ回路と、第３、第４ＭＯＳＦＥＴのオンを指示するとき、第２入力電圧を昇圧して第３、第４ＭＯＳＦＥＴのゲートに出力する第２チャージポンプ回路と、を含んでもよい。

第１チャージポンプ回路は、第１、第２ＭＯＳＦＥＴのゲート容量を出力キャパシタとして昇圧動作を行い、第２チャージポンプ回路は、第３、第４ＭＯＳＦＥＴのゲート容量を出力キャパシタとして昇圧動作を行ってもよい。この場合、出力キャパシタを個別に設ける必要がないため、回路面積を低減できる。

制御部は、温度が所定のしきい値を超えると、第１から第４ＭＯＳＦＥＴをオフしてもよい。この場合、セレクタ回路にサーマルシャットダウン機能を持たせることができる。

ある態様のセレクタ回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。

本発明の別の態様は、電子機器である。この電子機器は、第１の外部電源が着脱可能な第１コネクタと、第２の外部電源が着脱可能な第２コネクタと、２次電池と、上述のいずれかのセレクタ回路と、充電回路と、を備える。セレクタ回路の第１入力端子は、第１コネクタに接続され、第２入力端子は第２コネクタに接続される。充電回路は、セレクタ回路の出力電圧を利用して２次電池を充電する。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、電圧降下を抑制しながら入力電圧を出力できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係るセレクタ回路１００およびそれを用いた電子機器１０００全体の構成を示す回路図である。
電子機器１０００は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１０００は、セレクタ回路１００、充電回路１１２および電池１１４を備える。電子機器１０００はその他に、図示しないＣＰＵ（Central Processing Unit）、ＤＳＰ(Digital Signal Processor)、液晶パネルをはじめとするデジタル回路、アナログ回路を備える。

電池１１４は、リチウムイオンやＮｉＣｄ（ニッケルカドミウム）電池などの２次電池であり、その電池電圧Ｖｂａｔが、電子機器１０００のその他の回路ブロックへと供給される。

電子機器１０００は、第１の外部電源１１０ａが着脱可能な第１コネクタ２０２と、第２の外部電源１１０ｂが着脱可能な第２コネクタ２０４と、を備える。外部電源１１０ａ、１１０ｂは、たとえば商用交流電圧を直流電圧に変換するＡＣアダプタや、車載バッテリ等の電圧を降圧するＤＣ／ＤＣコンバータ、ＵＳＢ電源や乾電池を利用した緊急用電源である。外部電源１１０ａ、１１０ｂは電池１１４に対して直流の電源電圧Ｖｄｃを供給する。

電子機器の多くは、アダプタ端子とクレードル用の充電端子を備えるのが一般的である。本実施の形態では、外部電源１１０ａはアダプタ電源であり、外部電源１１０ｂはクレードル電源である。アダプタ電源１１０ａが接続されると、第１入力端子１０２に直流電圧（以下、第１入力電圧という）Ｖｄｃ１が印加され、クレードル電源１１０ｂが接続されると、第２入力端子１０４に直流電圧（以下、第２入力電圧という）Ｖｄｃ２が印加される。

セレクタ回路１００は、第１入力端子１０２、第２入力端子１０４、出力端子１０６、検出端子１０８を備え、ひとつの半導体基板上に一体集積化されている。セレクタ回路１００は、第１入力電圧Ｖｄｃ１、第２入力電圧Ｖｄｃ２のいずれかを選択して、出力端子１０６から出力する。

セレクタ回路１００は、主として第１トランジスタＭ１〜第５トランジスタＭ５、制御部１０を備える。

第１トランジスタＭ１、第２トランジスタＭ２は、ＮチャンネルＭＯＳＦＥＴであって、第１入力端子１０２と出力端子１０６の間に直列に設けられる。また、第３トランジスタＭ３、第４トランジスタＭ４は、ＮチャンネルＭＯＳＦＥＴであって、第２入力端子１０４と出力端子１０６の間に直列に設けられる。

第１トランジスタＭ１および第３トランジスタＭ３は、高耐圧のＤＭＯＳ（Double Diffused MOSFET）である。本明細書においては便宜的に、第１トランジスタＭ１の第１入力端子１０２側の端子をドレインと、第２トランジスタＭ２側の端子をソースと称し、第３トランジスタＭ３の第２入力端子１０４側の端子をドレインと、第４トランジスタＭ４側の端子をソースと称する。

第１トランジスタＭ１および第３トランジスタＭ３のバックゲートは、それぞれのソースと接続される。したがって、第１トランジスタＭ１のバックゲートと第１入力端子１０２の間には、カソードが第１入力端子１０２側となる向きの第１ボディダイオードＤ１が存在する。同様に、第３トランジスタＭ３のバックゲートと第２入力端子１０４の間には、カソードが第２入力端子１０４側となる向きの第４ボディダイオードＤ４が存在する。

第２トランジスタＭ２および第４トランジスタＭ４は、低耐圧のＮチャンネルＭＯＳＦＥＴである。本明細書においては便宜的に、第２トランジスタＭ２の出力端子１０６側の端子をドレインと、第１トランジスタＭ１側の端子をソースと称し、第４トランジスタＭ４の出力端子１０６側の端子をドレインと、第３トランジスタＭ３側の端子をソースと称する。

本実施の形態において、第２トランジスタＭ２および第４トランジスタＭ４のバックゲートは接地されている。したがって、第２トランジスタＭ２のバックゲートと第１トランジスタＭ１のソースの間には、カソードが第１トランジスタＭ１側となる向きの第２ボディダイオードＤ２が存在する。また、第２トランジスタＭ２のバックゲートと出力端子１０６の間には、カソードが出力端子１０６側となる向きの第３ボディダイオードＤ３が存在する。同様に、第４トランジスタＭ４のバックゲートと第３トランジスタＭ３のソースの間には、カソードが第３トランジスタＭ３側となる向きの第５ボディダイオードＤ５が存在する。また、第４トランジスタＭ４のバックゲートと出力端子１０６の間には、カソードが出力端子１０６側となる向きの第６ボディダイオードＤ６が存在する。

つまり、第１トランジスタＭ１および第２トランジスタＭ２それぞれのバックゲートは、第１トランジスタＭ１の少なくとも一つのボディダイオードＤ１の向きが、第２トランジスタＭ２の少なくとも一つのボディダイオードＤ３の向きと反対となるように接続される。また、第３トランジスタＭ３および第４トランジスタＭ４それぞれのバックゲートは、第３トランジスタＭ３の少なくとも一つのボディダイオードＤ４の向きが、第４トランジスタＭ４の少なくとも一つのボディダイオードＤ６の向きと反対となるように接続される。

制御部１０は、第１トランジスタＭ１、第２トランジスタＭ２の組、および第３トランジスタＭ３、第４トランジスタＭ４の組のオン、オフを制御する。
制御部１０は、検出部１２、コントローラ１４、第１チャージポンプ回路１６、第２チャージポンプ回路１８を含む。検出部１２およびコントローラ１４には、電源電圧として第１入力電圧Ｖｄｃ１、第２入力電圧Ｖｄｃ２のうち高い方の電圧を供給してもよい。つまり、カソードが共通接続された２つのダイオードを設け、一方のアノードに第１入力電圧Ｖｄｃ１を、他方のアノードに第２入力電圧Ｖｄｃ２を印加し、共通のカソードに生ずる電圧を電源電圧として利用すればよい。

検出部１２は、第１入力電圧Ｖｄｃ１および第２入力電圧Ｖｄｃ２を監視し、それぞれが所定の第１電圧範囲、第２電圧範囲に含まれるか否かを判定する。コントローラ１４は、第１入力電圧Ｖｄｃ１が所定の第１電圧範囲に含まれるとき、第１トランジスタＭ１、第２トランジスタＭ２をオンし、第３トランジスタＭ３、第４トランジスタＭ４をオフする。またコントローラ１４は、第１入力電圧Ｖｄｃ１が第１電圧範囲から逸脱し、かつ第２入力電圧Ｖｄｃ２が第２電圧範囲に含まれるとき、第３トランジスタＭ３、第４トランジスタＭ４をオンし、第１トランジスタＭ１、第２トランジスタＭ２をオフする。第１電圧範囲と第２電圧範囲は、同じ範囲に設定することが望ましい。以下、第１電圧範囲と第２電圧範囲を単に電圧範囲ともいう。

第１電圧範囲および第２電圧範囲の下限値は、充電回路１１２が電池１１４を充電可能な電圧（低電圧ロックアウト電圧Ｖｕｖｌｏ）に設定する。第１入力電圧Ｖｄｃ１が低電圧ロックアウト電圧Ｖｕｖｌｏを超えると、第１トランジスタＭ１、第２トランジスタＭ２がオンし、第１入力電圧Ｖｄｃ１が出力端子１０６を介して充電回路１１２へと供給される。また、第１入力電圧Ｖｄｃ１が第１電圧範囲から逸脱した状態で、第２入力電圧Ｖｄｃ２が低電圧ロックアウト電圧Ｖｕｖｌｏを超えると、第３トランジスタＭ３、第４トランジスタＭ４がオンし、第２入力電圧Ｖｄｃ２が出力端子１０６を介して充電回路１１２へと供給される。

さらに、第１電圧範囲および第２電圧範囲の上限値を、過電圧保護のしきい値電圧（過電圧保護電圧Ｖｏｖｐ）に設定することが望ましい。過電圧保護電圧Ｖｏｖｐは、充電回路１１２の耐圧を考慮して設定する。この場合、充電回路１１２に過電圧保護電圧Ｖｏｖｐを超える電圧が供給されるのを防止できる。つまりセレクタ回路１００は、別の観点から見れば、過電圧保護回路として機能する。

また、制御部１０はセレクタ回路１００の温度が所定のしきい値を超えると、第１トランジスタＭ１〜第４トランジスタＭ４をオフするサーマルシャットダウン機能を備える。

検出部１２は、第１入力電圧Ｖｄｃ１を第１電圧範囲と比較し、第２入力電圧Ｖｄｃ２を第２電圧比較範囲と比較する。さらに検出部１２は、セレクタ回路１００の温度を監視する。コントローラ１４は、電圧および温度の監視結果を参照し、第１トランジスタＭ１、第２トランジスタＭ２の組と、第３トランジスタＭ３、第４トランジスタＭ４の組のいずれをオンすべきかを判定する。

第１チャージポンプ回路１６には、第１入力電圧Ｖｄｃ１が入力されるとともに、コントローラ１４からの制御信号Ｓ１が入力される。第１チャージポンプ回路１６は、第１トランジスタＭ１、第２トランジスタＭ２のオンが指示されると、第１入力電圧Ｖｄｃ１を昇圧し、第１トランジスタＭ１、第２トランジスタＭ２のゲートに供給する。第１トランジスタＭ１、第２トランジスタＭ２に昇圧された電圧が印加されると、第１トランジスタＭ１、第２トランジスタＭ２のゲートソース間電圧が、しきい値電圧Ｖｔを超えるため、オンとなる。

第２チャージポンプ回路１８には、第２入力電圧Ｖｄｃ２と制御信号Ｓ２が入力される。第２チャージポンプ回路１８は、第３トランジスタＭ３、第４トランジスタＭ４のオンが指示されると、第２入力電圧Ｖｄｃ２を昇圧し、第３トランジスタＭ３、第４トランジスタＭ４のゲートに供給する。

一般にチャージポンプ回路は、フライングキャパシタおよび出力キャパシタを備える。本実施の形態では、第１チャージポンプ回路１６には第１フライングキャパシタＣｆ１がＭＩＭ容量として設けられている。また、第１チャージポンプ回路１６は、第１トランジスタＭ１、第２トランジスタＭ２のゲート容量を出力キャパシタとして昇圧動作を行う。つまり、第１チャージポンプ回路１６には固有の出力キャパシタが設けられない。
同様に、第２チャージポンプ回路１８は、第２フライングキャパシタＣｆ２がＭＩＭ容量として設けられるが、出力キャパシタは第３トランジスタＭ３、第４トランジスタＭ４のゲート容量である。この構成によれば、セレクタ回路１００への集積化が可能となり、外付け部品のキャパシタが不要となる。

コントローラ１４は、第１入力電圧Ｖｄｃ１および第２入力電圧Ｖｄｃ２の少なくとも一方が所定の電圧範囲に含まれるときにハイレベルとなる制御信号Ｓ３を生成する。制御信号Ｓ３はＮチャンネルＭＯＳＦＥＴの第５トランジスタＭ５のゲートに入力される。第５トランジスタＭ５は、ソースが接地され、ドレインが検出端子１０８に接続される。第５トランジスタＭ５はオープンドレイン形式であり、検出端子１０８にはプルアップ抵抗Ｒ１が接続される。第５トランジスタＭ５のドレイン電圧は、フラグ信号ＦＬＡＧとして外部に出力される。フラグ信号ＦＬＡＧは、セレクタ回路１００以外の回路ブロックにおいて、電子機器１０００に正常な電圧供給が行われているかを示すフラグとして利用可能である。

以上のセレクタ回路１００の動作を説明する。
（１）第１入力電圧Ｖｄｃ１が所定の電圧範囲に含まれるとき
この場合、第１トランジスタＭ１、第２トランジスタＭ２がオンとなり、出力端子１０６から出力電圧Ｖｏｕｔ＝Ｖｄｃ１が出力される。
この状態において、第２入力端子１０４が接地されたり、予期しない電圧が印加されたりすると、出力端子１０６と第２入力端子１０４の間には、ある電圧が印加される。このような回路異常が発生しても、第３トランジスタＭ３、第４トランジスタＭ４がオフであるため、チャンネルには電流が流れない。また、第６ボディダイオードＤ６と第４ボディダイオードＤ４が逆向きに設けられるため、チャンネル以外にも電流経路は存在しない。その結果、出力端子１０６から第２入力端子１０４に向かって電流が逆流するのを防止できる。
また、（１）の状態では、フラグ信号ＦＬＡＧはローレベルとなる。

（２）第１入力電圧Ｖｄｃ１が所定の電圧範囲から逸脱し、かつ第２入力電圧Ｖｄｃ２が所定の電圧範囲に含まれるとき
この場合、第３トランジスタＭ３、第４トランジスタＭ４がオンとなり、出力端子１０６から出力電圧Ｖｏｕｔ＝Ｖｄｃ２が出力される。
この状態において、第１入力端子１０２が接地されたり、予期しない電圧が印加されたりすると、出力端子１０６と第１入力端子１０２の間には、ある電圧が印加される。このような回路異常が発生しても、第１トランジスタＭ１、第２トランジスタＭ２がオフであるため、チャンネルには電流が流れない。また、第３ボディダイオードＤ３と第１ボディダイオードＤ１が逆向きに設けられるため、チャンネル以外にも電流経路は存在しない。その結果、出力端子１０６から第１入力端子１０２に向かって電流が逆流するのを防止できる。
また、（１）の状態と同様に（２）の状態では、フラグ信号ＦＬＡＧはローレベルとなる。

（３）第１入力電圧Ｖｄｃ１、第２入力電圧Ｖｄｃ２がともに所定の電圧範囲を逸脱するとき
この場合、第１トランジスタＭ１〜第４トランジスタＭ４がすべてオフとなり、充電回路１１２にはいかなる電圧も供給されない。このときフラグ信号ＦＬＡＧはハイレベルとなる。

図１のセレクタ回路１００によれば、第１トランジスタＭ１〜第４トランジスタＭ４のオン抵抗を小さく設計することにより、従来のカソードが共通接続された複数のダイオードを用いた電圧セレクタと比べて、複数の入力電圧Ｖｄｃ１、Ｖｄｃ２を小さな電圧降下で出力することができる。また、消費電力が低減される。さらに、第２トランジスタＭ２、第４トランジスタＭ４を設け、ボディダイオードを利用することにより、電流の逆流を防止することができる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態では、セレクタ回路１００と充電回路１１２を別々のＩＣとして構成する場合を説明したが、これらを一体として、電源管理ＩＣとして構成してもよい。あるいは反対にセレクタ回路１００をディスクリート素子で構成してもよい。

第２トランジスタＭ２、第４トランジスタＭ４のバックゲートを設置する場合を説明したが、それぞれのバックゲートを、第１トランジスタＭ１、第３トランジスタＭ３側の端子（ソース）に接続してもよい。この場合でも、ボディダイオードＤ３と第１ボディダイオードＤ１が反対向きとなり、第６ボディダイオードＤ６と第４ボディダイオードＤ４が反対向きとなるため、逆流電流を防止できる。

また、第１トランジスタＭ１〜第４トランジスタＭ４をＰチャンネルＭＯＳＦＥＴで構成してもよい。たとえば第２トランジスタＭ２、第４トランジスタＭ４をＰチャンネルＭＯＳＦＥＴとする場合、そのバックゲートを出力端子１０６と接続すればよい。この場合、第２ボディダイオードＤ２と第１ボディダイオードＤ１が反対向き、第５ボディダイオードＤ５と第４ボディダイオードＤ４が反対向きとなるため、逆流電流を防止できる。

また、第１トランジスタＭ１、第３トランジスタＭ３をＰチャンネルＭＯＳＦＥＴで構成してもよい。この場合、第１トランジスタＭ１、第３トランジスタＭ３をオンするために、高電圧が不要となるため、第１チャージポンプ回路１６、第２チャージポンプ回路１８が不要となり、回路を簡素化できる。

使用する半導体製造プロセスによっては、高耐圧ＭＯＳＦＥＴのバックゲートをソースと接続する必要がない場合がある。この場合、図１の第２トランジスタＭ２、第４トランジスタＭ４として高耐圧素子を利用することにより、第１トランジスタＭ１、第３トランジスタＭ３を省略することができ、回路面積を低減できる。この変形例と図１の過電圧保護回路を包含する技術概念は、以下のように把握できる。
ある態様に係る過電圧保護回路は、外部から第１入力電圧Ｖｄｃ１が入力される第１入力端子１０２と、外部から第２入力電圧Ｖｄｃ２が入力される第２入力端子１０４と、第１、第２入力電圧Ｖｄｃ１、Ｖｄｃ２のいずれかを出力する出力端子１０６と、第１入力端子１０２と出力端子１０６の間に設けられた少なくともひとつの第１のＭＯＳＦＥＴ群と、第２入力端子１０４と出力端子１０６の間に設けられた少なくともひとつの第２のＭＯＳＦＥＴ群と、第１、第２のＭＯＳＦＥＴ群のオン、オフを制御する制御部と、を備える。第１のＭＯＳＦＥＴ群のバックゲートを、第１入力端子１０２と出力端子１０６の間に設けられたいずれかのＭＯＳＦＥＴの第１のボディダイオードの向きが、第１入力端子１０２と出力端子１０６の間に設けられたいずれかのＭＯＳＦＥＴの第２のボディダイオードの向きと反対となるように接続する。また、第２のＭＯＳＦＥＴ群のバックゲートを、第２入力端子１０４と出力端子１０６の間に設けられたいずれかのＭＯＳＦＥＴの第３のボディダイオードの向きが、第２入力端子１０４と出力端子１０６の間に設けられたいずれかのＭＯＳＦＥＴの第４のボディダイオードの向きと反対となるように接続する。

実施の形態では、第１入力電圧Ｖｄｃ１および第２入力電圧Ｖｄｃ２がともに所定の電圧範囲に含まれるとき、第１入力電圧Ｖｄｃ１を優先して出力する構成としたが、本発明はこれに限定されない。たとえばこの状態を異常状態として第１トランジスタＭ１〜第４トランジスタＭ４をすべてオフしてもよい。

実施の形態では、入力電圧が所定の電圧範囲の上限を超えた場合に、第１トランジスタＭ１〜第４トランジスタＭ４をオフする場合について説明したが、これに替えて、トランジスタのオンの程度を弱めてもよい。この場合、出力電圧Ｖｏｕｔをフィードバックして第１トランジスタＭ１および第２トランジスタＭ２のいずれかのゲート電圧を調節して出力電圧Ｖｏｕｔを一定に保ち、また第３トランジスタＭ３および第４トランジスタＭ４のいずれかのゲート電圧を調節して出力電圧Ｖｏｕｔを一定に保ってもよい。つまり、第１トランジスタＭ１および第２トランジスタＭ２のいずれかを利用してリニアレギュレータを構成し、第３トランジスタＭ３および第４トランジスタＭ４のいずれかを利用してリニアレギュレータを構成してもよい。

実施の形態では、２入力１出力の場合を説明したが、３以上の入力であってもよい。

以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

実施の形態に係るセレクタ回路およびそれを用いた電子機器全体の構成を示す回路図である。

符号の説明

１００…セレクタ回路、１０２…第１入力端子、１０４…第２入力端子、１０６…出力端子、１０８…検出端子、１１０…外部電源、１１２…充電回路、１１４…電池、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｍ５…第５トランジスタ、Ｄ１…第１ボディダイオード、Ｄ２…第２ボディダイオード、Ｄ３…第３ボディダイオード、Ｄ４…第４ボディダイオード、Ｄ５…第５ボディダイオード、Ｄ６…第６ボディダイオード、１０…制御部、１２…検出部、１４…コントローラ、１６…第１チャージポンプ回路、１８…第２チャージポンプ回路、Ｃｆ１…第１フライングキャパシタ、Ｃｆ２…第２フライングキャパシタ、１０００…電子機器、Ｖｄｃ１…第１入力電圧、Ｖｄｃ２…第２入力電圧。

Claims

外部から第１入力電圧が入力される第１入力端子と、
外部から第２入力電圧が入力される第２入力端子と、
前記第１、第２入力電圧のいずれかを出力する出力端子と、
前記第１入力端子と前記出力端子の間に直列に設けられた第１、第２ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と、
前記第２入力端子と前記出力端子の間に直列に設けられた第３、第４ＭＯＳＦＥＴと、
前記第１、第２ＭＯＳＦＥＴの組および第３、第４ＭＯＳＦＥＴの組のオン、オフを制御する制御部と、
を備え、
前記第１、第２ＭＯＳＦＥＴそれぞれのバックゲートを、前記第１ＭＯＳＦＥＴの少なくとも一つのボディダイオードの向きが、前記第２ＭＯＳＦＥＴの少なくとも一つのボディダイオードの向きと反対となるように接続し、
前記第３、第４ＭＯＳＦＥＴそれぞれのバックゲートを、前記第３ＭＯＳＦＥＴの少なくとも一つのボディダイオードの向きが、前記第４ＭＯＳＦＥＴの少なくとも一つのボディダイオードの向きと反対となるように接続し、
前記第１から第４ＭＯＳＦＥＴは、ＮチャンネルＭＯＳＦＥＴであり、
前記制御部は、
前記第１、第２ＭＯＳＦＥＴのオンを指示するとき、前記第１入力電圧を昇圧して前記第１、第２ＭＯＳＦＥＴのゲートに出力する第１チャージポンプ回路と、
前記第３、第４ＭＯＳＦＥＴのオンを指示するとき、前記第２入力電圧を昇圧して前記第３、第４ＭＯＳＦＥＴのゲートに出力する第２チャージポンプ回路と、
を含むことを特徴とするセレクタ回路。
前記制御部は、前記第１入力電圧が所定の第１電圧範囲に含まれるとき、前記第１、第２ＭＯＳＦＥＴをオンし、前記第１入力電圧が前記第１電圧範囲から逸脱し、かつ前記第２入力電圧が所定の第２電圧範囲に含まれるとき、前記第３、第４ＭＯＳＦＥＴをオンすることを特徴とする請求項１に記載のセレクタ回路。
前記第１電圧範囲および前記第２電圧範囲の上限レベルは、過電圧保護のしきい値電圧であることを特徴とする請求項２に記載のセレクタ回路。
前記第１電圧範囲および前記第２電圧範囲の下限レベルは、低電圧ロックアウト電圧であることを特徴とする請求項２に記載のセレクタ回路。
前記第１チャージポンプ回路は、前記第１、第２ＭＯＳＦＥＴのゲート容量を出力キャパシタとして昇圧動作を行い、前記第２チャージポンプ回路は、前記第３、第４ＭＯＳＦＥＴのゲート容量を出力キャパシタとして昇圧動作を行うことを特徴とする請求項１から４のいずれかに記載のセレクタ回路。
前記制御部は、温度が所定のしきい値を超えると、前記第１から第４ＭＯＳＦＥＴをオフすることを特徴とする請求項１に記載のセレクタ回路。
ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１から６のいずれかに記載のセレクタ回路。
第１の外部電源が着脱可能な第１コネクタと、
第２の外部電源が着脱可能な第２コネクタと、
２次電池と、
前記第１コネクタが前記第１入力端子に、前記第２コネクタが前記第２端子に接続された請求項１から７のいずれかに記載のセレクタ回路と、
前記セレクタ回路の出力電圧を利用して前記２次電池を充電する充電回路と、
を備えることを特徴とする電子機器。