JP5164383B2

JP5164383B2 - 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器

Info

Publication number: JP5164383B2
Application number: JP2007000447A
Authority: JP
Inventors: 敦司梅崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2006-01-07
Filing date: 2007-01-05
Publication date: 2013-03-21
Anticipated expiration: 2027-01-05
Also published as: JP2007207413A

Description

本発明は、半導体装置に関する。特に、トランジスタを用いて構成されるシフトレジスタに関する。また、半導体装置を具備する表示装置、及び当該表示装置を具備する電子機器に関する。

近年、液晶表示装置や発光装置などの表示装置は、液晶テレビなどの大型表示装置の増加から、活発に開発が進められている。特に絶縁体上に非結晶半導体により形成されたトランジスタを用いて、画素回路、及びシフトレジスタ回路等を含む駆動回路（以下、内部回路という）を一体形成する技術は、低消費電力化、低コスト化に大きく貢献するため、活発に開発が進められている。絶縁体上に形成された内部回路は、ＦＰＣ等を介して絶縁体の外に配置されたコントローラＩＣ等に（以下、外部回路という）接続され、その動作が制御されている。

また、絶縁体上に一体形成された内部回路として、非結晶半導体のトランジスタを用いて構成されるシフトレジスタ回路が考案されている（特許文献１参照）。

しかしながら、上記シフトレジスタ回路は、出力端子がフローティング状態になる期間があるため、ノイズが出力端子に発生しやすくなっていた。この出力端子に発生したノイズによって、シフトレジスタ回路が誤動作していた。

上記問題点を解決するために、出力端子がフローティング状態にならないシフトレジスタ回路が考案されている。いわゆるスタティック駆動によって、このシフトレジスタ回路は動作する（特許文献２参照）。

特許文献２に示すシフトレジスタ回路は、スタティック駆動を可能にしている。そのため、このシフトレジスタ回路は、出力端子がフローティング状態にならないため、出力端子に発生するノイズを減らすことができる。
国際公開第９５／３１８０４号パンフレット特開２００４−７８１７２号公報

上記、特許文献２に示すシフトレジスタ回路では、その動作期間が１選択信号を出力する選択期間と、非選択信号を出力する非選択期間とに分かれており、この動作期間のうちほとんどの期間が非選択期間になる。非選択期間においては、出力端子にトランジスタを介して低電位を供給している。つまり、この出力端子に低電位を供給するためのトランジスタは、シフトレジスタ回路の動作期間のうちほとんどの期間においてオンしている。

非結晶半導体を用いて作製されるトランジスタの特性は、オンする時間、及び印加する電位に従って、劣化することが知られている。中でも、トランジスタのしきい値電位が上昇するしきい値電位シフトは、トランジスタ特性が劣化するときに顕著に表れる。このしきい値電位シフトがシフトレジスタ回路の誤動作の大きな原因の１つであった。

このような問題点に鑑み、本発明では、非選択期間においてもノイズが少なく、且つトランジスタの劣化を抑制できるシフトレジスタ回路、当該シフトレジスタ回路を具備する半導体装置又は表示装置、若しくは当該表示装置を具備する電子機器を提供することを目的とする。

本発明は、半導体装置が有するトランジスタが常時オンしていることをなくして、当該トランジスタの特性劣化を抑制することを特徴としている。

本発明の半導体装置の一は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、インバータと、第１の配線と、第２の配線と、第３の配線とを有し、前記第１のトランジスタは、第１端子が前記第１の配線に電気的に接続され、第２端子が前記第２のトランジスタの第２端子に電気的に接続され、ゲート端子が前記インバータの第１端子に電気的に接続され、前記第２のトランジスタは、第１端子が前記第２の配線に電気的に接続され、ゲート端子が前記第３のトランジスタの第２端子に電気的に接続され、前記第３のトランジスタは、第１端子が前記第３の配線に電気的に接続され、ゲート端子が前記インバータの第２端子に電気的に接続され、前記第１のトランジスタのゲート端子は、当該ゲート端子を浮遊状態にするためのトランジスタに電気的に接続されていることを特徴とする。

本発明の半導体装置の一は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第１の配線と、第２の配線と、第３の配線と、第４の配線とを有し、前記第１のトランジスタは、第１端子が前記第１の配線に電気的に接続され、第２端子が前記第２のトランジスタの第２端子に電気的に接続され、ゲート端子が前記第４のトランジスタのゲート端子に電気的に接続され、前記第２のトランジスタは、第１端子が前記第２の配線に電気的に接続され、ゲート端子が前記第３のトランジスタの第２端子に電気的に接続され、前記第３のトランジスタは、第１端子が前記第３の配線に電気的に接続され、ゲート端子が前記第４のトランジスタの第２端子、及び前記第５のトランジスタの第２端子に電気的に接続され、前記第４のトランジスタは、第１端子が前記第２の配線に電気的に接続され、前記第５のトランジスタは、第１端子が前記第４の配線に電気的に接続され、ゲート端子が前記第４の配線に電気的に接続され、前記第１のトランジスタのゲート端子は、当該ゲート端子を浮遊状態にするためのトランジスタに電気的に接続されていることを特徴とする。

本発明の半導体装置の一は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第５の配線とを有し、前記第１のトランジスタは、第１端子が前記第１の配線に電気的に接続され、第２端子が前記第２のトランジスタの第２端子に電気的に接続され、ゲート端子が前記第４のトランジスタのゲート端子、及び前記第６のトランジスタの第２端子に電気的に接続され、前記第２のトランジスタは、第１端子が前記第２の配線に電気的に接続され、ゲート端子が前記第３のトランジスタの第２端子に電気的に接続され、前記第３のトランジスタは、第１端子が前記第３の配線に電気的に接続され、ゲート端子が前記第４のトランジスタの第２端子、及び前記第５のトランジスタの第２端子に電気的に接続され、前記第４のトランジスタは、第１端子が前記第２の配線に電気的に接続され、前記第５のトランジスタは、第１端子が前記第４の配線に電気的に接続され、ゲート端子が前記第４の配線に電気的に接続され、前記第６のトランジスタは、第１端子が前記第４のトランジスタに電気的に接続され、ゲート端子が前記第５の配線に電気的に接続されていることを特徴とする。

本発明の半導体装置の一は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第５の配線とを有し、前記第１のトランジスタは、第１端子が前記第１の配線に電気的に接続され、第２端子が前記第２のトランジスタの第２端子に電気的に接続され、ゲート端子が前記第４のトランジスタのゲート端子、前記第６のトランジスタの第２端子、及び前記第７のトランジスタの第２端子に電気的に接続され、前記第２のトランジスタは、第１端子が前記第２の配線に電気的に接続され、ゲート端子が前記第３のトランジスタの第２端子、及び前記第７のトランジスタのゲート端子に電気的に接続され、前記第３のトランジスタは、第１端子が前記第３の配線に電気的に接続され、ゲート端子が前記第４のトランジスタの第２端子、及び前記第５のトランジスタの第２端子に電気的に接続され、前記第４のトランジスタは、第１端子が前記第２の配線に電気的に接続され、前記第５のトランジスタは、第１端子が前記第４の配線に電気的に接続され、ゲート端子が前記第４の配線に電気的に接続され、前記第６のトランジスタは、第１端子が前記第４のトランジスタに電気的に接続され、ゲート端子が前記第５の配線に電気的に接続され、前記第７のトランジスタは、第１端子が前記第２の配線に電気的に接続されていることを特徴とする。

本発明の半導体装置の一は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第５の配線と第６の配線とを有し、前記第１のトランジスタは、第１端子が前記第１の配線に電気的に接続され、第２端子が前記第２のトランジスタの第２端子に電気的に接続され、ゲート端子が前記第４のトランジスタのゲート端子、前記第６のトランジスタの第２端子、前記第７のトランジスタの第２端子、及び前記第８のトランジスタの第２端子に電気的に接続され、前記第２のトランジスタは、第１端子が前記第２の配線に電気的に接続され、ゲート端子が前記第３のトランジスタの第２端子、及び前記第７のトランジスタのゲート端子に電気的に接続され、前記第３のトランジスタは、第１端子が前記第３の配線に電気的に接続され、ゲート端子が前記第４のトランジスタの第２端子、及び前記第５のトランジスタの第２端子に電気的に接続され、前記第４のトランジスタは、第１端子が前記第２の配線に電気的に接続され、前記第５のトランジスタは、第１端子が前記第４の配線に電気的に接続され、ゲート端子が前記第４の配線に電気的に接続され、前記第６のトランジスタは、第１端子が前記第４のトランジスタに電気的に接続され、ゲート端子が前記第５の配線に電気的に接続され、前記第７のトランジスタは、第１端子が前記第２の配線に電気的に接続され、前記第８のトランジスタは、第１端子が前記第２の配線に電気的に接続され、ゲート端子が前記第６の配線に電気的に接続されていることを特徴とする。

また、本発明において、前記第４のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌは、前記第５のトランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｗ／Ｌの１０倍以上であってもよい。

また、本発明において、前記第１のトランジスタ、及び前記第３のトランジスタは、同じ導電型でもよい。

また、本発明において、前記第１のトランジスタ、及び前記第４のトランジスタは、Ｎチャネル型でもよいし、Ｐチャネル型でもよい。

また、本発明において、前記第１のトランジスタの第２端子と、ゲート端子との間に電気的に接続された容量素子が設けられていてもよい。

また、本発明において、前記容量素子の代わりに、ＭＯＳトランジスタを用いて、容量が形成されていてもよい。

また、本発明において、前記容量素子は、第１の電極と、第２の電極と、第１の電極と第２の電極とに挟持された絶縁体とを有し、前記第１の電極が半導体層であり、前記第２の電極がゲート配線層であり、前記絶縁体がゲート絶縁膜でもよい。

また、本発明において、前記第１の配線には、クロック信号が供給され、前記第３の配線には、前記クロック信号と位相が１８０度異なる反転クロック信号が供給されていてもよい。

本発明の表示装置の一は、複数の画素と、駆動回路とを有する表示装置であって、前記画素は、駆動回路によって制御され、前記駆動回路は、複数のトランジスタと、前記トランジスタを常時オンしないようにする回路とを有することを特徴とする。

また、本発明において、駆動回路は上記説明した半導体装置を有していてもよい。

また、本発明において、前記画素は、少なくとも１つのトランジスタを有し、前記画素が有するトランジスタと、前記駆動回路が有するトランジスタとは、同じ導電型であってもよい。

また、本発明において、前記画素は、前記駆動回路と同一基板上に形成されてもよい。

また、本発明の表示装置は電子機器に適用されたものであってもよい。

以上、本発明は、前記第２のトランジスタ、及び前記第７のトランジスタを常時オンしないようにするために、前記第３の配線に供給されている信号によって、前記第２のトランジスタ、及び前記第７のトランジスタのオンあるいはオフを制御するものである。

また、前記第１のトランジスタがオンするときに、前記第２のトランジスタがオンしないように、前記第１のトランジスタのゲート端子をインバータを介して前記第２のトランジスタのゲート端子に接続することで、前記第３のトランジスタをオフしている。この前記第３のトランジスタがオフする前に、前記第２のトランジスタがオフしていれば、前記第２のトランジスタは引き続きオフする。したがって、前記第１の配線と第２の配線とが前記第１のトランジスタ、及び前記第２のトランジスタを介して導通することはない。

なお、前記第１のトランジスタがオンして、前記第２のトランジスタがオフしているときに、前記第１の配線の電位が変化すれば、前記第１のトランジスタの第２端子の電位も変化する。このとき、前記第１のトランジスタのゲート端子が浮遊状態であれば、前記第１のトランジスタのゲート端子の電位は、前記容量素子の容量結合によって同時に変化する。ここで、前記第１のトランジスタのゲート端子の電位は、前記第１の配線の電位と前記第１のトランジスタのしきい値電位との和以上、又は以下の値まで変化すれば、前記第１のトランジスタは引き続きオンする。このように、前記第１の配線の電位が変化しても、前記第１のトランジスタがオンし、前記第１のトランジスタの第１端子と第２端子とを同電位にする機能も有する。

なお、明細書に示すスイッチは、例えば電気的スイッチ、機械的なスイッチを用いることができる。つまり電流の流れを制御できるものであればよく、特定のものに限定されない。トランジスタでもよいし、ダイオード（ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタなど）でもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態の場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態の場合はＰチャネル型を用いることが望ましい。なぜなら、ゲートとソースの間の電圧の絶対値を大きくできるため、スイッチとして機能させる際に動作させやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。

なお、本発明において接続されているとは、電気的に接続されていることと同義である。したがって、間に別の素子やスイッチなどが配置されていてもよい。

なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インクなど、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎＥｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒＤｉｓｐｌａｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。

なお、本発明において、適用可能なトランジスタの種類に限定はなく、非結晶シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板などに配置することが出来る。

なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、回路の全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、回路の一部が、ある基板に形成されており、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にトランジスタを用いて形成し、回路の別の一部は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。

なお、トランジスタの構成は、特に限定されない。例えば、ゲート本数が２本以上になっているマルチゲート構造になっていてもよいし、チャネルの上下にゲート電極が配置されている構造でもよいし、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直列に接続されていてもよいし、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよいし、ＬＤＤ領域があってもよい。

なお、本明細書においては、一画素とは画像の最小単位を示すものとする。よって、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるフルカラー表示装置の場合には、一画素とはＲの色要素のドットとＧの色要素のドットとＢの色要素のドットとから構成されるものとする。

なお、本明細書において、画素がマトリクスに配置されているとは、縦縞と横縞を組み合わせたいわゆる格子状に配置されている場合はもちろんのこと、三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデルタ配置されている場合も含むものとする。また、色要素のドット毎にその発光領域の大きさが異なっていてもよい。

トランジスタとは、それぞれ、ゲート電極と、ドレイン領域と、ソース領域とを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有する。ここで、ソース領域とドレイン領域とは、トランジスタの構造や動作条件等によって変わるため、いずれがソース領域またはドレイン領域であるかを限定することが困難である。そこで、本明細書においては、ソース領域及びドレイン領域として機能する領域を、それぞれ第１端子、第２端子と表記する。

なお、本明細書において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。また、表示装置とは、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体だけでなく、それにフレキシブルプリントサーキット（ＦＰＣ）やプリント配線基板（ＰＷＢ）が取り付けられたものも含む。また、発光装置とは、ＥＬ素子やＦＥＤで用いる素子などの自発光型の表示素子を用いている表示装置をいう。

本発明の半導体装置は、第３の配線に供給されている信号によってオン、オフが制御されるトランジスタを一定時間毎にオンさせることができる。こうすることで、本発明の半導体装置を用いたシフトレジスタ回路の該トランジスタは非選択期間において常時オンしていないので、該トランジスタのしきい値電位のシフトを抑制することができる。また、本発明の半導体装置を用いたシフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供給される。そのため、本発明の半導体装置を用いたシフトレジスタ回路は、出力端子に発生するノイズを抑制することができる。

以下、本発明の実施の形態及び実施例において図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態及び実施例の記載内容に限定して解釈されるものではない。

（実施の形態１）
図１に、本発明のシフトレジスタ回路が有するフリップフロップ回路１０の一形態を示す。本発明のシフトレジスタ回路はフリップフロップ回路１０を複数段有している。図１に示すフリップフロップ回路１０は、トランジスタ１１、トランジスタ１２、トランジスタ１３、トランジスタ１４、トランジスタ１５、トランジスタ１６、トランジスタ１７、トランジスタ１８、及び２つの電極を持つ容量素子１９を有している。ただし、容量素子１９は、トランジスタ１２のゲート容量で代用できる場合には、必ずしも必要ではない。

フリップフロップ回路１０に示すように、トランジスタ１１のゲート端子が入力端子ＩＮ１に接続され、第１端子が第１の電源に接続され、第２端子がトランジスタ１２のゲート端子、トランジスタ１４の第２端子、トランジスタ１５のゲート端子、トランジスタ１７の第２端子、及び容量素子１９の第２電極に接続されている。トランジスタ１５の第１端子が第２の電源に接続され、第２端子がトランジスタ１６の第２端子、及びトランジスタ１８のゲート端子に接続されている。トランジスタ１６のゲート端子、及び第１端子が第１の電源に接続されている。トランジスタ１８の第１端子が入力端子ＩＮ３に接続され、第２端子がトランジスタ１３のゲート端子、及びトランジスタ１４のゲート端子に接続されている。トランジスタ１３の第１端子が第２の電源に接続され、第２端子が容量素子１９の第１電極、トランジスタ１２の第２端子、及び出力端子ＯＵＴに接続されている。トランジスタ１２の第１端子が入力端子ＩＮ２に接続されている。トランジスタ１４の第１端子が第２の電源に接続されている。トランジスタ１７のゲート端子が入力端子ＩＮ４に接続され、第１端子が第２の電源に接続されている。

なお、フリップフロップ回路１０では、トランジスタ１１の第２端子、トランジスタ１２のゲート端子、トランジスタ１４の第２端子、トランジスタ１５のゲート端子、トランジスタ１７の第２端子、及び容量素子１９の第２電極の節点をＮ１とする。トランジスタ１５の第２端子、及びトランジスタ１６の第２端子の節点をＮ２とする。トランジスタ１３のゲート端子、トランジスタ１４のゲート端子、及びトランジスタ１８の第２端子の節点をＮ３とする。

また、第１の電源には、電源電位ＶＤＤが供給され、第２の電源には電源電位ＶＳＳが供給されている。第１の電源の電源電位ＶＤＤと第２の電源の電源電位ＶＳＳとの電位差（ＶＤＤ−ＶＳＳ）が、フリップフロップ回路１０の電源電圧に相当する。また、電源電位ＶＤＤは、電源電位ＶＳＳよりも高い電位である。

また、入力端子ＩＮ１〜入力端子ＩＮ４には、それぞれ制御信号が供給されている。また、出力端子ＯＵＴは、出力信号を出力している。入力端子ＩＮ１には、制御信号として前の段のフリップフロップ回路１０の出力信号が供給されている。入力端子ＩＮ４には、制御信号として次の段のフリップフロップ回路１０の出力信号が供給されている。

また、トランジスタ１１〜トランジスタ１８は、それぞれＮチャネル型である。ただし、トランジスタ１１〜トランジスタ１８は、それぞれＰチャネル型でもよい。

次に、図２に示すタイミングチャートを用いて、図１に示すフリップフロップ回路１０の動作について説明する。図２は、図１に示した入力端子ＩＮ１〜入力端子ＩＮ４にそれぞれ供給される制御信号と、出力端子ＯＵＴから出力される出力信号と、節点Ｎ１〜節点Ｎ３の電位のタイミングチャートを示している。また、図２に示すタイミングチャートは、便宜上、期間Ｔ１〜期間Ｔ４に分割している。

なお、期間Ｔ４以降の期間では、期間Ｔ３と期間Ｔ４とを順に繰り返している。また、図２では、期間Ｔ１を選択準備期間と定義し、期間Ｔ２を選択期間と定義し、期間Ｔ３、及び期間Ｔ４を非選択期間と定義する。つまり、１つの選択準備期間と、１つの選択期間と、複数の非選択期間とを順に繰り返している。

また、図２に示すタイミングチャートでは、制御信号、及び出力信号は２値の値をもっている。つまり、これらの信号はデジタル信号であり、これらのデジタル信号の電位はＨ信号のときは第１の電源の電源電位と同電位であるＶＤＤ（以下、電位ＶＤＤ、又はＨレベルともいう）であり、Ｌ信号のときは第２の電源の電源電位と同電位であるＶＳＳ（以下、電位ＶＳＳ、又はＬレベルともいう）である。

また、図３〜図６は、それぞれ期間Ｔ１〜期間Ｔ４の動作に対応したフリップフロップ回路１０を示している。

また、図３〜図６では、実線で示したトランジスタがオンしていることを示している。破線で示したトランジスタがオフしていることを示している。実線で示した配線は電源、又は入力端子に接続されていることを示している。破線で示した配線が電源、又は入力端子に接続されていないことを示している。

次に、図３〜図６を用いて、各期間ごとの動作について説明する。

まず、期間Ｔ１におけるフリップフロップ回路１０の動作について、図３を用いて説明する。図３は、期間Ｔ１におけるフリップフロップ回路１０の接続状態を示す図である。

期間Ｔ１では、入力端子ＩＮ１はＨレベルになり、トランジスタ１１がオンする。入力端子ＩＮ４はＬレベルになり、トランジスタ１７がオフする。節点Ｎ３は後に説明する期間Ｔ３で得たＶＳＳを維持しているため、トランジスタ１４がオフする。節点Ｎ１はトランジスタ１１を介して第１の電源と導通し、節点Ｎ１の電位が上昇してＶｎ１１になる。節点Ｎ１がＶｎ１１になると、トランジスタ１１がオフする。ここで、Ｖｎ１１は、電源電位ＶＤＤからトランジスタ１１のしきい値電位Ｖｔｈ１１を引いた値（ＶＤＤ−Ｖｔｈ１１）である。なお、Ｖｎ１１は、トランジスタ１２、及びトランジスタ１５をオンできる電位である。

節点Ｎ１の電位はＶｎ１１になり、トランジスタ１１がオフし、トランジスタ１２、及びトランジスタ１５がオンする。節点Ｎ２はトランジスタ１５を介して第２の電源と導通、及びトランジスタ１６を介して第１の電源と導通し、節点Ｎ２の電位がＶｎ２１になる。ここで、Ｖｎ２１は、トランジスタ１６とトランジスタ１５との動作点によって決定される。なお、トランジスタ１５とトランジスタ１６は、その２つのトランジスタを用いてインバータを構成している。よって、トランジスタ１５のゲート端子（節点Ｎ１）にＨレベルの信号が入力されたときには、節点Ｎ２にはＬレベルの信号が入力される。ここで、Ｖｎ２１は、トランジスタ１８をオフできる電位である。したがって、入力端子ＩＮ３がＨレベルであっても、トランジスタ１８がオフしているので、節点Ｎ３はＶＳＳを維持することができる。入力端子ＩＮ２はＬレベルになっており、出力端子ＯＵＴはトランジスタ１２を介して入力端子ＩＮ２と導通し、出力端子ＯＵＴの電位がＶＳＳになる。

節点Ｎ２の電位はＶｎ２１になり、トランジスタ１８がオフしているので、節点Ｎ３はＶＳＳを維持し、トランジスタ１３、及びトランジスタ１４がオフする。

以上の動作により、期間Ｔ１では、トランジスタ１２をオンしており、出力端子ＯＵＴをＬレベルにしている。また、トランジスタ１１がオフなので、節点Ｎ１をフローティング状態にしている。

次に、期間Ｔ２におけるフリップフロップ回路１０の動作について、図４を用いて説明する。図４は、期間Ｔ２におけるフリップフロップ回路１０の接続状態を示す図である。

期間Ｔ２では、入力端子ＩＮ１はＬレベルになり、トランジスタ１１がオフしている。入力端子ＩＮ４はＬレベルのままであり、トランジスタ１７がオフしている。そのため、節点Ｎ１は期間Ｔ１に引き続きフローティング状態になり、期間Ｔ１の電位Ｖｎ１１を維持する。

節点Ｎ１の電位はＶｎ１１を維持しているため、トランジスタ１２がオンしている。そして、入力端子ＩＮ２がＨレベルになる。すると、出力端子ＯＵＴはトランジスタ１２を介して入力端子ＩＮ２と導通しているため、出力端子ＯＵＴの電位がＶＳＳから上昇する。節点Ｎ１の電位は容量素子１９の容量結合によってＶｎ１２に変化し、トランジスタ１２がオンし続ける。いわゆるブートストラップ動作が行われる。その結果、出力端子ＯＵＴは入力端子ＩＮ２の電位であるＶＤＤと等しい電位まで上昇する。なお、Ｖｎ１２は、電位ＶＤＤとトランジスタ１２のしきい値電位Ｖｔｈ１２との和以上の値である。

節点Ｎ１の電位がＶｎ１２になっても、トランジスタ１５は引き続きオンのままである。そのため、節点Ｎ２の電位、及び節点Ｎ３の電位は、期間Ｔ１のときの電位と同じ電位になる。

以上の動作により、期間Ｔ２では、ブートストラップ動作により、フローティング状態の節点Ｎ１の電位を上昇させることで、トランジスタ１２がオンし続けている。よって、出力端子ＯＵＴの電位をＶＤＤにし、出力端子ＯＵＴをＨレベルにしている。

次に、期間Ｔ３におけるフリップフロップ回路１０の動作について、図５を用いて説明する。図５は、期間Ｔ３におけるフリップフロップ回路１０の接続状態を示す図である。

期間Ｔ３では、入力端子ＩＮ１はＬレベルのままであり、トランジスタ１１がオフしている。入力端子ＩＮ４はＨレベルになり、トランジスタ１７がオンする。すると、節点Ｎ１はトランジスタ１７を介して第２の電源と導通し、節点Ｎ１の電位がＶＳＳになる。

節点Ｎ１の電位はＶＳＳになり、トランジスタ１２、及びトランジスタ１５がオフする。節点Ｎ２はトランジスタ１６を介して第１の電源と導通しているので、節点Ｎ２の電位が上昇してＶｎ２２になる。ここで、Ｖｎ２２は、電源電位ＶＤＤからトランジスタ１６のしきい値電位Ｖｔｈ１６を引いた値（ＶＤＤ−Ｖｔｈ１６）である。なお、Ｖｎ２２は、トランジスタ１８をオンできる電位である。

節点Ｎ２の電位はＶｎ２２になり、トランジスタ１８がオンする。そして、入力端子ＩＮ３はＨレベルになっているので、節点Ｎ３はトランジスタ１８を介して入力端子ＩＮ３と導通し、節点Ｎ３の電位がＶｎ３１になる。ここで、Ｖｎ３１は、節点Ｎ２の電位Ｖｎ２２からトランジスタ１８のしきい値電位Ｖｔｈ１８を引いた値（Ｖｎ２２−Ｖｔｈ１８）になる。なお、Ｖｎ３１は、電源電位ＶＤＤからトランジスタ１６のしきい値電位Ｖｔｈ１６、及びトランジスタ１８のしきい値電位Ｖｔｈ１８を引いた値（ＶＤＤ−Ｖｔｈ１６−Ｖｔｈ１８）に相当する。また、Ｖｎ３１は、トランジスタ１３、及びトランジスタ１４をオンできる電位である。

節点Ｎ３の電位はＶｎ３１になり、トランジスタ１３がオンする。そして、出力端子ＯＵＴはトランジスタ１３を介して第２の電源と導通しているので、出力端子ＯＵＴの電位がＶＳＳになる。

以上の動作により、期間Ｔ３では、節点Ｎ１にＶＳＳを供給し、トランジスタ１２、及びトランジスタ１５をオフしている。また、節点Ｎ３をＨレベルにし、トランジスタ１３、及びトランジスタ１４をオンしている。よって、出力端子ＯＵＴの電位をＶＳＳにし、出力端子ＯＵＴをＬレベルにしている。

次に、期間Ｔ４におけるフリップフロップ回路１０の動作について、図６を用いて説明する。図６は、期間Ｔ４におけるフリップフロップ回路１０の接続状態を示す図である。

期間Ｔ４では、入力端子ＩＮ３はＬレベルになり、節点Ｎ３の電位がＶＳＳになる。よって、トランジスタ１３がオフする。また、トランジスタ１４もオフする。入力端子ＩＮ４はＬレベルになり、トランジスタ１７がオフする。すると、節点Ｎ１はフローティング状態になり、節点Ｎ１の電位はＶＳＳを維持する。

節点Ｎ１の電位はＶＳＳのままなので、トランジスタ１２がオフのままであり、トランジスタ１５もオフのままである。よって、節点Ｎ２はＶｎ２２のままであり、トランジスタ１８がオフのままである。

トランジスタ１２、及びトランジスタ１３はオフするため、出力端子ＯＵＴはフローティング状態になる。よって、出力端子ＯＵＴの電位は、ＶＳＳを維持する。

以上の動作により、期間Ｔ４では、出力端子ＯＵＴの電位をＶＳＳに維持し、トランジスタ１３、及びトランジスタ１４をオフできる。このようにトランジスタ１３、及びトランジスタ１４は常時、オンにならないので、トランジスタ１３、及びトランジスタ１４の特性劣化を抑制することができる。

期間Ｔ１〜期間Ｔ４の関係について説明する。期間Ｔ１の次の期間は期間Ｔ２であり、期間Ｔ２の次の期間は期間Ｔ３であり、期間Ｔ３の次の期間は期間Ｔ４である。ここで、期間Ｔ４の次の期間は期間Ｔ１、又は期間Ｔ３である。つまり、期間Ｔ４の次の期間は、入力端子ＩＮ１がＨレベルになれば期間Ｔ１になり、入力端子ＩＮ１がＬレベルのままであれば期間Ｔ３になる。また、期間Ｔ３が期間Ｔ４の次の期間だった場合は、入力端子ＩＮ４はＬレベルのままであり、トランジスタ１７がオフのままである。

ここで、トランジスタ１１〜トランジスタ１８、及び容量素子１９が有する機能を以下に説明する。

トランジスタ１１は、入力端子ＩＮ１に供給される制御信号に応じて、第１の電源と節点Ｎ１とを接続するかしないかを選択するスイッチとしての機能を有する。期間Ｔ１において、トランジスタ１１は節点Ｎ１に電源電位ＶＤＤを供給し、節点Ｎ１の電位がＶｎ１１になるとオフする機能を有する。

また、トランジスタ１１は、入力端子ＩＮ１に供給される制御信号に応じて、節点Ｎ１をフローティング状態（浮遊状態）にする機能を有する。期間Ｔ１、及び期間Ｔ２において、節点Ｎ１の電位がＶｎ１１以上になるとオフする機能を有する。

トランジスタ１２は、節点Ｎ１の電位に応じて、入力端子ＩＮ２と出力端子ＯＵＴとを接続するかしないかを選択するスイッチしての機能を有する。期間Ｔ１において、トランジスタ１２は、出力端子ＯＵＴにＶＳＳを供給する機能を有する。期間Ｔ２において、トランジスタ１２は、出力端子ＯＵＴにＶＤＤを供給する機能を有する。

トランジスタ１３は、節点Ｎ３の電位に応じて、第２の電源と出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。期間Ｔ３において、トランジスタ１３は出力端子ＯＵＴに電源電位ＶＳＳを供給する機能を有する。

トランジスタ１４は、節点Ｎ３の電位に応じて、第２の電源と節点Ｎ１とを接続するかしないかを選択するスイッチとしての機能を有する。期間Ｔ３において、トランジスタ１３は、節点Ｎ１に電源電位ＶＳＳを供給する機能を有する。

トランジスタ１５は、節点Ｎ１の電位に応じて、第２の電源と節点Ｎ２とを接続するかしないかを選択するスイッチとしての機能を有する。期間Ｔ１、及び期間Ｔ２において、トランジスタ１５は、節点Ｎ２に電源電位ＶＳＳを供給する機能を有する。

トランジスタ１６は、入力端子を第１の電源、出力端子を節点Ｎ２とするダイオードとしての機能を有する。

トランジスタ１７は、入力端子ＩＮ４に供給される制御信号に応じて、第２の電源と節点Ｎ１とを接続するかしないかを選択するスイッチとしての機能を有する。期間Ｔ２の後の期間Ｔ３において、トランジスタ１７は、電源電位ＶＳＳを節点Ｎ１に供給するための機能を有する。

トランジスタ１８は、節点Ｎ２の電位に応じて、入力端子ＩＮ３と節点Ｎ３とを接続するかしないかを選択するスイッチとしての機能を有する。期間Ｔ３において、トランジスタ１８は、節点Ｎ３にＶＤＤを供給するための機能を有する。また、期間Ｔ４において、トランジスタ１８は、節点Ｎ３にＶＳＳを供給する機能を有する。

容量素子１９は、出力端子ＯＵＴの電位に応じて、節点Ｎ１の電位を変化させるための機能を有する。期間Ｔ２において、容量素子１９は、出力端子ＯＵＴの電位の上昇によって、節点Ｎ１の電位を上昇させる機能を有する。

このように、図１に示すフリップフロップ回路１０では、トランジスタ１３、及びトランジスタ１４が期間Ｔ３においてオンし、期間Ｔ４においてオフすることで、トランジスタ１３、及びトランジスタ１４が常時オンすることを避けられる。従って、トランジスタ１３、及びトランジスタ１４の特性劣化が抑制される。そのため、図１に示すフリップフロップ回路１０は、トランジスタ１３、及びトランジスタ１４の特性劣化による誤動作も抑制することができる。

また、トランジスタ１３、及びトランジスタ１４がオンすると、電源電位ＶＳＳが出力端子ＯＵＴ、及び節点Ｎ１に供給される。そのため、図１に示すフリップフロップ回路１０は、一定期間毎に出力端子ＯＵＴ、及び節点Ｎ１に電源電位ＶＳＳを供給でき、出力端子ＯＵＴ、及び節点Ｎ１の電位の変動を減らすことができる。

また、図１に示したフリップフロップ回路１０は、全てＮチャネル型のトランジスタで構成されているので、半導体層にアモルファスシリコンを用いることができ、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。さらに、大型の表示パネルを作成することも可能となる。また、本発明のフリップフロップ回路を用いることにより、特性が劣化しやすいアモルファスシリコンのトランジスタを用いても、半導体装置の寿命を長くすることができる。

なお、期間Ｔ１〜期間Ｔ４において、フリップフロップ回路１０がそれぞれ図３〜図６の状態を満たすようにトランジスタ、又はスイッチなどの素子を入れてればよい。

なお、容量素子１９は、ゲート配線層と半導体層とによって形成されることが望ましい。ゲート配線層と半導体層とは、ゲート絶縁膜を介して堆積されている。ゲート絶縁膜の膜圧は層間膜などの他の絶縁層に比べて非常に薄いため、容量素子は絶縁体としてゲート絶縁膜を用いると小面積、大容量になる。

なお、トランジスタ１５のサイズ（Ｗ／Ｌ）は、トランジスタ１６のサイズよりも大きいことが望ましい。ここで、「Ｗ」はトランジスタのチャネル幅を示し、「Ｌ」はトランジスタのチャネル長を示す。トランジスタ１５がオンする場合、節点Ｎ２の電位はトランジスタ１５、トランジスタ１６との動作点によって決定される。つまり、トランジスタ１５のサイズがトランジスタ１６のサイズよりも十分大きくないと、節点Ｎ２の電位が高くなり、トランジスタ１８がオフできなくなる。したがって、トランジスタ１８がオフするようにするために、トランジスタ１５のサイズは、トランジスタ１６のサイズよりも十分大きくしておく必要がある。

また、トランジスタ１５のサイズは、トランジスタ１６のサイズの４倍以上であることが望ましい。より望ましくは、１０倍以上である。電源電圧が小さいときは、トランジスタのサイズ比は４倍程度でいいが、電源電圧が大きくなると、トランジスタのサイズ比は１０倍程度必要となる。

ここで、レベルシフト回路などがフリップフロップ回路１０の出力端子ＯＵＴに接続されている場合は、トランジスタのサイズ比は４倍以上が望ましい。なぜなら、フリップフロップ回路１０の出力信号の振幅電圧はレベルシフト回路などによって大きくなるため、フリップフロップ回路１０が小さい電源電圧で動作することが多いからである。

また、レベルシフト回路などがフリップフロップ回路１０の出力端子ＯＵＴに接続されていない場合は、トランジスタのサイズ比は１０倍以上が望ましい。なぜなら、フリップフロップ回路１０の出力信号はレベルシフトせずに、なんらかの動作に適用されるため、フリップフロップ回路１０が大きい電源電圧で動作することが多いからである。

なお、各電源電位、及び制御信号の電位は、対象とするトランジスタのオン・オフを制御できれば、どんな電位でもよい。

例えば、電源電位ＶＤＤは、制御信号のＨレベルの電位よりも高くてもよい。なぜなら、節点Ｎ３の電位はＶｎ３１（ＶＤＤ−Ｖｔｈ１６−Ｖｔｈ１８）であるため、電源電位ＶＤＤが高くなれば、節点Ｎ３の電位Ｖｎ３１も高くなるからである。したがって、節点Ｎ３の電位Ｖｎ３１が高くなることで、トランジスタ１３、及びトランジスタ１４のしきい値電位が特性劣化によって高くなっても、トランジスタ１３、及びトランジスタ１４は確実にオンすることができる。

また、電源電位ＶＤＤは、各トランジスタのオン・オフを制御できれば、制御信号のＨレベルの電位よりも低くてもよい。

なお、容量素子１９は、トランジスタ１２のゲート端子と第２端子との間のゲート容量（寄生容量）が十分大きければ、必ずしも必要ではない。

例えば、図７のフリップフロップ回路７０のように、容量素子１９を接続しなくてもよい。したがって、フリップフロップ回路７０の素子数がフリップフロップ回路１０の素子数に比べて１つ少なくなるので、フリップフロップ回路７０は各素子を高密度に配置することができる。

また、別の例として、図１０のフリップフロップ回路１００のように、トランジスタ１０１を用いて容量素子を形成してもよい。なぜなら、トランジスタ１０１がオンしていれば、トランジスタ１０１のゲート容量は容量素子として十分に機能するからである。

なお、期間Ｔ１、及び期間Ｔ２（ブートストラップ動作時）において、トランジスタ１０１はオンしているため、チャネル領域がトランジスタ１０１に形成され、トランジスタ１０１が容量素子として機能する。一方、期間Ｔ３、期間Ｔ４（ブートストラップ動作をしていないとき）において、トランジスタ１０１はオフしているため、チャネル領域がトランジスタ１０１に形成されず、トランジスタ１０１は容量素子として機能しないか、小さい容量素子として機能する。

ここで、先ほど述べた図７のフリップフロップ回路７０のように、トランジスタ１０１を用いて容量素子を形成することで、トランジスタ１０１は必要なとき（期間Ｔ１、及び期間Ｔ２）だけ容量素子として機能し、不必要なとき（期間Ｔ３、及び期間Ｔ４）には容量素子として機能しないので、フリップフロップ回路１００は節点Ｎ１や出力端子ＯＵＴの電位の変化によって誤動作しにくくなる。

なお、トランジスタ１０１は、トランジスタ１２と同じ極性である。

なお、トランジスタ１１の第１端子は、期間Ｔ１、及び期間Ｔ２において、節点Ｎ１をフローティング状態にできれば、どこに接続されていてもよい。

例えば、図８のフリップフロップ回路８０のように、トランジスタ１１の第１端子は、入力端子ＩＮ１に接続されていてもよい。なぜなら、トランジスタ１１の第１端子が入力端子ＩＮ１に接続されていても、期間Ｔ１、及び期間Ｔ２において、節点Ｎ１をフローティング状態にできるからである。

なお、図１のフリップフロップ回路１０において、入力端子ＩＮ１の電位が変化すると、ノイズがトランジスタ１１の第１端子とゲート端子との間の寄生容量によって第１の電源に発生する。また、電流がトランジスタ１１のオン、オフによって第１の電源から節点Ｎ１に流れると、ノイズがその電流の電圧降下によって第１の電源に発生する。これらのノイズは入力端子ＩＮ１の電位の変化によって発生する。

ここで、先ほど述べた図８のフリップフロップ回路８０のように接続することにより、先ほど述べたノイズを抑制することができる。また、第１の電源のノイズが抑制されることにより、第１の電源を用いている他の回路が安定して動作することができる。

なお、第１の電源を用いている他の回路とは、フリップフロップ回路８０の出力端子ＯＵＴに接続されるインバータ回路、レベルシフト回路、ラッチ回路、又はＰＷＣ回路などである。

なお、トランジスタ１６は、トランジスタ１５とでインバータ回路を構成できれば、様々なものを用いることができる。トランジスタ１６は必ずしも整流性を有している必要はなく、電流が流れると、電圧が発生する素子であれば様々なものを用いることができる。

例えば、図９のフリップフロップ回路９０のように、トランジスタ１６の代わりに抵抗素子９１を接続してもよい。なぜなら、トランジスタ１６の代わりに抵抗素子９１を接続しても、抵抗素子９１とトランジスタ１５とで、インバータ回路を構成できるからである。

なお、トランジスタ１５がオフのときに、節点Ｎ２の電位は第１の電源の電位と同じＶＤＤになる。また、このときの節点Ｎ３の電位は電源電位ＶＤＤからトランジスタ１８のしきい値電位Ｖｔｈ１８を引いた値（ＶＤＤ−Ｖｔｈ１８）になる。

ここで、先ほど述べた図９のフリップフロップ回路９０のように、トランジスタ１６の代わりに抵抗素子９１を用いることで、各トランジスタのしきい値電位が特性劣化によって高くなっても、節点Ｎ２の電位はＶＤＤになり、節点Ｎ３の電位はトランジスタ１８のしきい値電位分だけＶＤＤよりも小さくなるだけなので、トランジスタ１３、及びトランジスタ１４がオンしやすくできる。

なお、入力端子ＩＮ１、入力端子ＩＮ２、入力端子ＩＮ３、及び入力端子ＩＮ４は制御信号を供給されているが、本発明は必ずしもこれに限定しない。

例えば、入力端子ＩＮ１、入力端子ＩＮ２、入力端子ＩＮ３、及び入力端子ＩＮ４は、電源電位ＶＤＤを供給されていてもよいし、電源電位ＶＳＳを供給されていてもよいし、他の電位を供給されていてもよい。

なお、トランジスタ１１の第１端子、及びトランジスタ１６の第１端子は第１の電源に接続されているが、本発明は必ずしもこれに限定しない。

例えば、トランジスタ１１の第１端子、及びトランジスタ１６の第１端子はそれぞれ別の電源に接続されていてもよい。このとき、トランジスタ１６の第１端子に接続する電源の電位は、トランジスタ１１の第１端子に接続されている電源の電位よりも高いことが望ましい。

別の例として、トランジスタ１１の第１端子、及びトランジスタ１６の第１端子はそれぞれ制御信号が供給されていてもよい。

なお、トランジスタ１３の第１端子、トランジスタ１４の第１端子、及びトランジスタ１７の第１端子は第２の電源に接続されているが、本発明は必ずしもこれに限定しない。

例えば、トランジスタ１３の第１端子、トランジスタ１４の第１端子、及びトランジスタ１７の第１端子はそれぞれ別の電源に接続されていてもよい。

別の例として、トランジスタ１３の第１端子、トランジスタ１４の第１端子、及びトランジスタ１７の第１端子はそれぞ制御信号が供給されていてもよい。

図１で示したフリップフロップ回路１０では、すべてＮチャネル型のトランジスタで構成しているが、すべてＰチャネル型のトランジスタで構成していてもよい。ここで、すべてＰチャネル型のトランジスタで構成した場合のフリップフロップ回路を図１１に示す。

図１１に、本発明のシフトレジスタ回路が有するフリップフロップ回路１１０の一形態を示す。本発明のシフトレジスタ回路はフリップフロップ回路１１０を複数段有している。図１１に示すフリップフロップ回路１１０は、トランジスタ１１１、トランジスタ１１２、トランジスタ１１３、トランジスタ１１４、トランジスタ１１５、トランジスタ１１６、トランジスタ１１７、トランジスタ１１８、及び２つの電極を持つ容量素子１１９を有している。ただし、容量素子１１９は、トランジスタ１１２のゲート容量で代用できる場合には、必ずしも必要ではない。

フリップフロップ回路１１０に示すように、トランジスタ１１１のゲート端子が入力端子ＩＮ１に接続され、第１端子が第１の電源に接続され、第２端子がトランジスタ１１２のゲート端子、トランジスタ１１４の第２端子、トランジスタ１１５のゲート端子、トランジスタ１１７の第２端子、及び容量素子１１９の第２電極に接続されている。トランジスタ１１５の第１端子が第２の電源に接続され、第２端子がトランジスタ１１６の第２端子、及びトランジスタ１１８のゲート端子に接続されている。トランジスタ１１６のゲート端子、及び第１端子が第１の電源に接続されている。トランジスタ１１８の第１端子が入力端子ＩＮ３に接続され、第２端子がトランジスタ１１３のゲート端子、及びトランジスタ１１４のゲート端子に接続されている。トランジスタ１１３の第１端子が第２の電源に接続され、第２端子が容量素子１１９の第１電極、トランジスタ１１２の第２端子、及び出力端子ＯＵＴに接続されている。トランジスタ１１２の第１端子が入力端子ＩＮ２に接続されている。トランジスタ１１４の第１端子が第２の電源に接続されている。トランジスタ１１７のゲート端子が入力端子ＩＮ４に接続され、第１端子が第２の電源に接続されている。

なお、フリップフロップ回路１１０では、トランジスタ１１１の第２端子、トランジスタ１１２のゲート端子、トランジスタ１１４の第２端子、トランジスタ１１５のゲート端子、トランジスタ１１７の第２端子、及び容量素子１１９の第２電極の節点をＮ１とする。トランジスタ１１５の第２端子、及びトランジスタ１１６の第２端子の節点をＮ２とする。トランジスタ１１３のゲート端子、トランジスタ１１４のゲート端子、及びトランジスタ１１８の第２端子の節点をＮ３とする。

また、第１の電源には、電源電位ＶＳＳが供給され、第２の電源には電源電位ＶＤＤが供給されている。第１の電源の電源電位ＶＳＳと第２の電源の電源電位ＶＤＤとの電位差（ＶＤＤ−ＶＳＳ）が、フリップフロップ回路１１０の電源電圧に相当する。また、電源電位ＶＤＤは、電源電位ＶＳＳよりも高い電位である。

また、入力端子ＩＮ１〜入力端子ＩＮ４には、それぞれ制御信号が供給されている。また、出力端子ＯＵＴは、出力信号を出力している。入力端子ＩＮ１には、制御信号として前の段のフリップフロップ回路１１０の出力信号が供給されている。入力端子ＩＮ４には、制御信号として次の段のフリップフロップ回路１１０の出力信号が供給されている。

また、トランジスタ１１１〜トランジスタ１１８は、それぞれＰチャネル型である。ただし、トランジスタ１１１〜トランジスタ１１８は、それぞれＮチャネル型でもよい。

次に、図１２に示すタイミングチャートを用いて、図１１に示すフリップフロップ回路１１０の動作について説明する。図１２は、図１１に示した入力端子ＩＮ１〜入力端子ＩＮ４にそれぞれ供給される制御信号と、出力端子ＯＵＴから出力される出力信号と、節点Ｎ１〜節点Ｎ３の電位のタイミングチャートを示している。なお、制御信号、及び出力信号のタイミングについては、すべてＮチャネル型のトランジスタで構成される場合（図１）に対してＨレベル、及びＬレベルが反転している。また、図１２に示すタイミングチャートは、便宜上、期間Ｔ１〜期間Ｔ４に分割している。

なお、期間Ｔ４以降の期間では、期間Ｔ３と期間Ｔ４とを順に繰り返している。また、図１２では、期間Ｔ１を選択準備期間と定義し、期間Ｔ２を選択期間と定義し、期間Ｔ３、及び期間Ｔ４を非選択期間と定義する。つまり、１つの選択準備期間と、１つの選択期間と、複数の非選択期間とを順に繰り返している。

また、図１２に示すタイミングチャートでは、制御信号、及び出力信号を２値の値を持ったデジタル信号とする。このデジタル信号の持つ２値の電位は、Ｈ信号のときは第２の電源の電源電位と同電位であるＶＤＤ（以下、電位ＶＤＤ、又はＨレベルともいう）であり、Ｌ信号のときは第１の電源の電源電位と同電位であるＶＳＳ（以下、電位ＶＳＳ、又はＬレベルともいう）である。

次に、フリップフロップ回路１１０の各期間ごとの動作について説明する。

まず、期間Ｔ１におけるフリップフロップ回路１１０の動作について説明する。

期間Ｔ１では、入力端子ＩＮ１はＬレベルになり、トランジスタ１１１がオンする。入力端子ＩＮ４はＨレベルになり、トランジスタ１１７がオフする。節点Ｎ３は後に説明する期間Ｔ３で得たＶＤＤを維持しているため、トランジスタ１１４がオフする。節点Ｎ１はトランジスタ１１１を介して第１の電源と導通し、節点Ｎ１の電位が下がってＶｎ１１になる。節点Ｎ１がＶｎ１１になると、トランジスタ１１１がオフする。ここで、Ｖｎ１１は、電源電位ＶＳＳとトランジスタ１１１のしきい値電位Ｖｔｈ１１１の絶対値との和となる値（ＶＳＳ＋｜Ｖｔｈ１１１｜）である。なお、Ｖｎ１１は、トランジスタ１１２、及びトランジスタ１１５をオンできる電位である。

節点Ｎ１の電位はＶｎ１１になり、トランジスタ１１１がオフし、トランジスタ１１２、及びトランジスタ１１５がオンする。節点Ｎ２はトランジスタ１１５を介して第２の電源と導通、及びトランジスタ１１６を介して第１の電源と導通し、節点Ｎ２の電位がＶｎ２１になる。ここで、Ｖｎ２１は、トランジスタ１１６とトランジスタ１１５との動作点によって決定される。なお、トランジスタ１１５とトランジスタ１１６は、その２つのトランジスタを用いてインバータを構成している。よって、トランジスタ１１５のゲート端子（節点Ｎ１）にＬレベルの信号が入力されたときには、節点Ｎ２にはＨレベルの信号が入力される。ここで、Ｖｎ２１は、トランジスタ１１８をオフできる電位である。したがって、入力端子ＩＮ３がＬレベルであっても、トランジスタ１１８はオフしているので、節点Ｎ３はＶＤＤを維持することができる。入力端子ＩＮ２はＨレベルになり、出力端子ＯＵＴはトランジスタ１１２を介して入力端子ＩＮ２と導通しているので、出力端子ＯＵＴの電位がＶＤＤになる。

節点Ｎ２の電位はＶｎ２１になり、トランジスタ１１８がオフしているので、節点Ｎ３はＶＤＤを維持し、トランジスタ１１３、及びトランジスタ１１４がオフする。

以上の動作により、期間Ｔ１では、トランジスタ１１２をオンしており、出力端子ＯＵＴをＨレベルにしている。また、トランジスタ１１１がオフなので、節点Ｎ１をフローティング状態にしている。

次に、期間Ｔ２におけるフリップフロップ回路１１０の動作について説明する。

期間Ｔ２では、入力端子ＩＮ１はＨレベルになり、トランジスタ１１１がオフしている。入力端子ＩＮ４はＨレベルのままであり、トランジスタ１１７がオフしている。そのため、節点Ｎ１は期間Ｔ１に引き続きフローティング状態になり、期間Ｔ１の電位Ｖｎ１１を維持する。

節点Ｎ１の電位はＶｎ１１を維持しているため、トランジスタ１１２がオンしている。そして、入力端子ＩＮ２がＨレベルになる。すると、出力端子ＯＵＴはトランジスタ１１２を介して入力端子ＩＮ２と導通し、出力端子ＯＵＴの電位がＶＤＤから減少する。節点Ｎ１の電位は容量素子１１９の容量結合によってＶｎ１２に変化し、トランジスタ１１２がオンし続ける。いわゆるブートストラップ動作が行われる。その結果、出力端子ＯＵＴは入力端子ＩＮ２の電位であるＶＳＳと等しい電位まで減少する。なお、Ｖｎ１２は、電位ＶＳＳからトランジスタ１１２のしきい値電位Ｖｔｈ１１２の絶対値を引いた値（ＶＳＳ−｜Ｖｔｈ１１２｜）以下である。入力端子ＩＮ２はＬレベルになっており、出力端子ＯＵＴはトランジスタ１１２を介して入力端子ＩＮ２と導通しているので、出力端子ＯＵＴの電位がＶＳＳになる。

節点Ｎ１の電位がＶｎ１２になっても、トランジスタ１１５は引き続きオフのままである。そのため、節点Ｎ２の電位、及び節点Ｎ３の電位は、期間Ｔ１のときの電位と同じ電位になる。

以上の動作により、期間Ｔ２では、ブートストラップ動作により、フローティング状態の節点Ｎ１の電位を下げることで、出力端子ＯＵＴをＶＳＳにしている。

次に、期間Ｔ３におけるフリップフロップ回路１１０の動作について説明する。

期間Ｔ３では、入力端子ＩＮ１はＨレベルのままであり、トランジスタ１１１がオフしている。入力端子ＩＮ４はＬレベルになり、トランジスタ１１７がオンする。すると、節点Ｎ１はトランジスタ１１７を介して第２の電源と導通し、節点Ｎ１の電位がＶＤＤになる。

節点Ｎ１の電位はＶＤＤになり、トランジスタ１１２、及びトランジスタ１１５がオフする。節点Ｎ２はトランジスタ１１６を介して第１の電源と導通しているので、節点Ｎ２の電位が減少してＶｎ２２になる。ここで、Ｖｎ２２は、電源電位ＶＳＳとトランジスタ１１６のしきい値電位Ｖｔｈ１１６の絶対値との和となる値（ＶＳＳ＋｜Ｖｔｈ１１６｜）である。なお、Ｖｎ２２は、トランジスタ１１８をオンできる電位である。

節点Ｎ２の電位はＶｎ２２になり、トランジスタ１１８がオンする。そして、入力端子ＩＮ３はＬレベルになっているので、節点Ｎ３はトランジスタ１１８を介して入力端子ＩＮ３と導通し、節点Ｎ３の電位がＶｎ３１になる。ここで、Ｖｎ３１は、節点Ｎ２の電位Ｖｎ２２とトランジスタ１１８のしきい値電位Ｖｔｈ１１８の絶対値との和となる値（Ｖｎ２２＋｜Ｖｔｈ１１８｜）になる。なお、Ｖｎ３１は、電源電位ＶＳＳとトランジスタ１１６のしきい値電位Ｖｔｈ１１６の絶対値、及びトランジスタ１１８のしきい値電位Ｖｔｈ１１８の絶対値との和となる値（ＶＳＳ＋｜Ｖｔｈ１１６｜＋｜Ｖｔｈ１１８｜）に相当する。また、Ｖｎ３１は、トランジスタ１１３、及びトランジスタ１１４をオンできる電圧である。

節点Ｎ３の電位はＶｎ３１になり、トランジスタ１１３がオンする。そして、出力端子ＯＵＴはトランジスタ１１３を介して第２の電源と導通しているので、出力端子ＯＵＴの電位がＶＤＤになる。

以上の動作により、期間Ｔ３では、節点Ｎ１にＶＤＤを供給し、トランジスタ１１２、及びトランジスタ１１５をオフしている。また、節点Ｎ３をＬレベルにし、トランジスタ１１３、及びトランジスタ１１４をオンしている。よって、出力端子ＯＵＴの電位をＶＤＤにし、出力端子ＯＵＴをＨレベルにしている。

次に、期間Ｔ４におけるフリップフロップ回路１１０の動作について説明する。

期間Ｔ４では、入力端子ＩＮ３はＨレベルになり、節点Ｎ３の電位がＶＤＤになる。よって、トランジスタ１１３がオフする。また、トランジスタ１１４もオフする。入力端子ＩＮ４はＨレベルになり、トランジスタ１１７がオフする。すると、節点Ｎ１はフローティング状態になり、節点Ｎ１の電位がＶＤＤを維持する。

節点Ｎ１の電位はＶＤＤのままなので、トランジスタ１１２がオフのままであり、トランジスタ１１５もオフのままである。よって、節点Ｎ２はＶｎ２２のままであり、トランジスタ１１８がオフのままである。

トランジスタ１１２、及びトランジスタ１１３はオフするため、出力端子ＯＵＴはフローティング状態になる。よって、出力端子ＯＵＴの電位がＶＤＤを維持する。

以上の動作により、期間Ｔ４では、出力端子ＯＵＴの電位をＶＤＤに維持し、トランジスタ１１３、及びトランジスタ１１４をオフできる。このようにトランジスタ１１３、及びトランジスタ１１４は常時、オンにならないので、トランジスタ１１３、及びトランジスタ１１４の特性劣化を抑制することができる。

期間Ｔ１〜期間Ｔ４の関係について説明する。期間Ｔ１の次の期間は期間Ｔ２であり、期間Ｔ２の次の期間は期間Ｔ３であり、期間Ｔ３の次の期間は期間Ｔ４である。ここで、期間Ｔ４の次の期間は期間Ｔ１、又は期間Ｔ３である。つまり、期間Ｔ４の次の期間は、入力端子ＩＮ１がＬレベルになれば期間Ｔ１になり、入力端子ＩＮ１がＨレベルのままであれば期間Ｔ３になる。また、期間Ｔ３が期間Ｔ４の次の期間だった場合は、入力端子ＩＮ４はＨレベルのままであり、トランジスタ１１７がオフのままである。

ここで、トランジスタ１１１〜トランジスタ１１８、及び容量素子１１９が有する機能は、それぞれ図１に示したトランジスタ１１〜トランジスタ１８、及び容量素子１９と同じ機能を有する。

このように、図１１に示すフリップフロップ回路１１０では、トランジスタ１１３、及びトランジスタ１１４が期間Ｔ３においてオンし、期間Ｔ４においてオフすることで、トランジスタ１１３、及びトランジスタ１１４が常時オンしていることを避けられる。従って、トランジスタ１１３、及びトランジスタ１１４の特性劣化が抑制される。そのため、図１１に示すフリップフロップ回路１１０は、トランジスタ１１３、及びトランジスタ１１４の特性劣化による誤動作も抑制することができる。

また、トランジスタ１１３、及びトランジスタ１１４がオンすると、電源電位ＶＤＤが出力端子ＯＵＴ、及び節点Ｎ１に供給される。そのため、図１１に示すフリップフロップ回路１１０は、一定期間毎に出力端子ＯＵＴ、及び節点Ｎ１に電源電位ＶＤＤを供給でき、出力端子ＯＵＴ、及び節点Ｎ１の電位の変動を減らすことができる。

また、図１１に示したフリップフロップ回路１１０は、半導体層にポリシリコンを用いることができ、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。さらに、ポリシリコンの特性は劣化しにくいため、半導体層にアモルファスシリコンを用いた場合よりも、半導体装置の長寿命を長くすることができる。また、本発明のフリップフロップ回路を用いることにより、半導体装置の寿命をさらに長くすることができる。さらに、ポリシリコンを用いたトランジスタの移動度は大きいため、フリップフロップ回路１１０は高速動作が可能となる。

なお、容量素子１１９は、ゲート配線層と半導体層とによって形成されることが望ましい。ゲート配線層と半導体層とは、ゲート絶縁膜を介して堆積されている。ゲート絶縁膜の膜圧は層間膜などの他の絶縁層に比べて非常に薄いため、容量素子は絶縁体としてゲート絶縁膜を用いると小面積、大容量になる。

なお、トランジスタ１１５のサイズ（Ｗ／Ｌ）は、トランジスタ１１６のサイズよりも大きいことが望ましい。ここで、「Ｗ」はトランジスタのチャネル幅を示し、「Ｌ」はトランジスタのチャネル長を示す。トランジスタ１１５がオンする場合、節点Ｎ２の電位はトランジスタ１１５、トランジスタ１１６との動作点によって決定される。つまり、トランジスタ１１５のサイズはトランジスタ１１６のサイズよりも十分大きくないと、節点Ｎ２の電位が高くなり、トランジスタ１１８がオフできなくなる。したがって、トランジスタ１１８がオフするようにするために、トランジスタ１１５のサイズは、トランジスタ１１６のサイズよりも十分大きくしておく必要がある。

また、トランジスタ１１５のサイズは、トランジスタ１１６のサイズの４倍以上であることが望ましい。より望ましくは、１０倍以上である。電源電圧が小さいときは、トランジスタのサイズ比は４倍程度でいいが、電源電圧が大きくなると、トランジスタのサイズ比は１０倍程度必要となる。

ここで、レベルシフト回路などがフリップフロップ回路１１０の出力端子ＯＵＴに接続されている場合は、トランジスタのサイズ比は４倍以上が望ましい。なぜなら、フリップフロップ回路１１０の出力信号の振幅電圧はレベルシフト回路などによって大きくなるため、フリップフロップ回路１１０が小さい電源電圧で動作することが多いからである。

また、レベルシフト回路などがフリップフロップ回路１１０の出力端子ＯＵＴに接続されていない場合は、トランジスタのサイズ比は１０倍以上が望ましい。なぜなら、フリップフロップ回路１１０の出力信号はレベルシフトせずに、なんらかの動作に適用されるため、フリップフロップ回路１１０が大きい電源電圧で動作することが多いからである。

例えば、電源電位ＶＳＳは、制御信号のＬレベルの電位よりも低くてもよい。なぜなら、節点Ｎ３の電位はＶｎ３１（ＶＳＳ＋｜Ｖｔｈ１６｜＋｜Ｖｔｈ１８｜）であるため、電源電位ＶＳＳが低くなれば、節点Ｎ３の電位Ｖｎ３１も低くなるからである。したがって、節点Ｎ３の電位Ｖｎ３１が低くなることで、トランジスタ１１３、及びトランジスタ１１４のしきい値電位が特性劣化によって低くなっても、トランジスタ１１３、及びトランジスタ１１４は確実にオンすることができる。

また、電源電位ＶＳＳは、各トランジスタのオン・オフを制御できれば、制御信号のＬレベルの電位よりも高くてもよい。

なお、容量素子１１９は、トランジスタ１１２のゲート端子と第２端子との間のゲート容量（寄生容量）が十分大きければ、必ずしも必要ではない。

例えば、図１３のフリップフロップ回路１３０のように、容量素子１１９を接続しなくてもよい。したがって、フリップフロップ回路１３０の素子数がフリップフロップ回路１１０の素子数に比べて１つ少なくなるので、フリップフロップ回路１３０は各素子を高密度に配置することができる。

また、別の例として、図１６のフリップフロップ回路１６０のように、トランジスタ１６１を用いて容量素子を形成してもよい。なぜなら、トランジスタ１６１がオンしていれば、トランジスタ１６１のゲート容量は容量素子として十分に機能するからである。

なお、期間Ｔ１、及び期間Ｔ２（ブートストラップ動作時）において、トランジスタ１６１はオンしているため、チャネル領域がトランジスタ１６１に形成され、トランジスタ１６１が容量素子として機能する。一方、期間Ｔ３、期間Ｔ４（ブートストラップ動作をしていないとき）において、トランジスタ１６１はオフしているため、チャネル領域がトランジスタ１０１に形成されず、トランジスタ１６１は容量素子として機能しないか、小さい容量素子として機能する。

ここで、先ほど述べた図１６のフリップフロップ回路１６０のように、トランジスタ１６１を用いて容量素子を形成することで、トランジスタ１６１は必要なとき（期間Ｔ１、及び期間Ｔ２）だけ容量素子として機能し、不必要なとき（期間Ｔ３、及び期間Ｔ４）には容量素子として機能しないので、フリップフロップ回路１６０は節点Ｎ１や出力端子ＯＵＴの電位の変化によって誤動作しにくくなる。

なお、トランジスタ１６１は、トランジスタ１１２と同じ極性である。

なお、トランジスタ１１１の第１端子は、期間Ｔ１、及び期間Ｔ２において、節点Ｎ１をフローティング状態にできれば、どこに接続されていてもよい。

例えば、図１４のフリップフロップ回路１４０のように、トランジスタ１１１の第１端子は、入力端子ＩＮ１に接続されていてもよい。なぜなら、トランジスタ１１１の第１端子が入力端子ＩＮ１に接続されていても、期間Ｔ１、及び期間Ｔ２において、節点Ｎ１をフローティング状態にできるからである。

なお、図１１のフリップフロップ回路１１０において、入力端子ＩＮ１の電位が変化すると、ノイズがトランジスタ１１１の第１端子とゲート端子との間の寄生容量によって第１の電源に発生する。また、電流がトランジスタ１１１のオン、オフによって第１の電源から節点Ｎ１に流れると、ノイズがその電流の電圧降下によって第１の電源に発生する。これらのノイズが入力端子ＩＮ１の電位の変化によって発生する。

ここで、先ほど述べた図１４のフリップフロップ回路１４０のように接続することにより、先ほど述べたノイズを抑制することができる。また、第１の電源のノイズが抑制されることにより、第１の電源を用いている他の回路が安定して動作することができる。

なお、第１の電源を用いている他の回路とは、フリップフロップ回路１４０の出力端子ＯＵＴに接続されるインバータ回路、レベルシフト回路、ラッチ回路、又はＰＷＣ回路などである。

なお、トランジスタ１１６は、トランジスタ１１５とでインバータ回路を構成できれば、様々なものを用いることができる。トランジスタ１１６は必ずしも整流性を有している必要はなく、電流が流れると、電圧が発生する素子であれば様々なものを用いることができる。

例えば、図１５のフリップフロップ回路１５０のように、トランジスタ１１６の代わりに抵抗素子１５１を接続してもよい。なぜなら、トランジスタ１１６の代わりに抵抗素子１５１を接続しても、抵抗素子１５１とトランジスタ１１５とで、インバータ回路を構成できるからである。

なお、トランジスタ１１５がオフのときに、節点Ｎ２の電位は第１の電源の電位と同じＶＳＳになる。また、このときの節点Ｎ３の電位は電源電位ＶＳＳとトランジスタ１１８のしきい値電位Ｖｔｈ１１８の絶対値との和となる値（ＶＳＳ＋｜Ｖｔｈ１１８｜）になる。

ここで、先ほど述べた図１５のフリップフロップ回路１５０のように、トランジスタ１１６の代わりに抵抗素子１５１を用いることで、各トランジスタのしきい値電位が特性劣化によって高くなっても、節点Ｎ２の電位はＶＳＳになり、節点Ｎ３の電位はトランジスタ１１８のしきい値電位分だけＶＳＳよりも高くなるだけなので、トランジスタ１１３、及びトランジスタ１１４がオンしやすくできる。

なお、トランジスタ１１１の第１端子、及びトランジスタ１１６の第１端子は第１の電源に接続されているが、本発明は必ずしもこれに限定しない。

例えば、トランジスタ１１１の第１端子、及びトランジスタ１１６の第１端子はそれぞれ別の電源に接続されていてもよい。このとき、トランジスタ１１６の第１端子に接続する電源の電位は、トランジスタ１１１の第１端子に接続されている電源の電位よりも高いことが望ましい。

別の例として、トランジスタ１１１の第１端子、及びトランジスタ１１６の第１端子はそれぞれ制御信号が供給されていてもよい。

なお、トランジスタ１１３の第１端子、トランジスタ１１４の第１端子、及びトランジスタ１１７の第１端子は第２の電源に接続されているが、本発明は必ずしもこれに限定しない。

例えば、トランジスタ１１３の第１端子、トランジスタ１１４の第１端子、及びトランジスタ１１７の第１端子はそれぞれ別の電源に接続されていてもよい。

なお、本実施形態は、本明細書中の他の実施形態、実施例のいかなる記載とも自由に組み合わせて実施することができる。すなわち、本発明のシフトレジスタ回路は、非選択期間において、トランジスタが一定時間毎にオンすることで、出力端子に電源電位を供給する。こうすることで、シフトレジスタ回路の出力端子は、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制できる。

（実施の形態２）
本実施の形態では、本発明のシフトレジスタ回路の構成について説明する。

図１７に、本発明のシフトレジスタ回路の一形態を示す。図１７に示すシフトレジスタ回路は、複数のフリップフロップ回路１７１、制御信号線１７２、制御信号線１７３、及び制御信号線１７４を有している。

図１７のシフトレジスタ回路に示すように、各フリップフロップ回路１７１は、入力端子ＩＮ１が前段のフリップフロップ回路１７１の出力端子ＯＵＴに接続されている。出力端子ＯＵＴが次の段のフリップフロップ回路１７１の入力端子ＩＮ１、前段のフリップフロップ回路１７１の入力端子ＩＮ４、及びシフトレジスタ回路の出力端子ＳＲｏｕｔに接続されている。ただし、１段目のフリップフロップ回路１７１の入力端子ＩＮ１は、制御信号線１７２に接続されている。また、最終段のフリップフロップ回路１７１の入力端子ＩＮ４は、電源と接続されている。奇数段のフリップフロップ回路１７１では、入力端子ＩＮ２が制御信号線１７３に接続され、入力端子ＩＮ３が制御信号線１７４に接続されている。一方で、偶数段のフリップフロップ回路１７１では、入力端子ＩＮ２が制御信号線１７４に接続され、入力端子ＩＮ３が制御信号線１７３に接続されている。

なお、フリップフロップ回路１７１は、実施の形態１で示したフリップフロップ回路と同様なものを用いることができる。

また、フリップフロップ回路１７１の入力端子ＩＮ１〜入力端子ＩＮ４、及び出力端子ＯＵＴは、実施の形態１で説明したものと同様なものを用いることができる。

また、本発明のシフトレジスタ回路の１段目の出力端子ＳＲｏｕｔを出力端子ＳＲｏｕｔ１とし、２段目の出力端子ＳＲｏｕｔを出力端子ＳＲｏｕｔ２とし、３段目の出力端子ＳＲｏｕｔを出力端子ＳＲｏｕｔ３とし、４段目の出力端子ＳＲｏｕｔを出力端子ＳＲｏｕｔ４とし、ｎ段目の出力端子ＳＲｏｕｔを出力端子ＳＲｏｕｔｎとする。

また、フリップフロップ回路１７１は、便宜上、電源、及び電源線を図示していない。電源、及び電源線は、実施の形態１で説明した第１の電源、及び第２の電源を用いることができる。よって、第１の電源の電源電位ＶＤＤと第２の電源の電源電位ＶＳＳとの電位差（ＶＤＤ−ＶＳＳ）が、フリップフロップ回路１７１の電源電圧に相当する。

また、制御信号線１７２〜制御信号線１７４には、それぞれ制御信号ＳＳＰ、ＣＫ、ＣＫＢが供給されている。また、シフトレジスタ回路の出力端子ＳＲｏｕｔ１〜出力端子ＳＲｏｕｔ４、及び出力端子ＳＲｏｕｔｎには、それぞれ１段目〜４段目、及びｎ段目のフリップフロップ回路１７１の出力信号が供給されている。

次に、図１８に示すタイミングチャートを用いて、図１７に示すシフトレジスタ回路の動作について説明する。図１８は、図１７に示した制御信号線１７２〜制御信号線１７４にそれぞれ供給される制御信号ＳＳＰ、制御信号ＣＫ、制御信号ＣＫＢと、出力端子ＳＲｏｕｔ１〜出力端子ＳＲｏｕｔ４、及び出力端子ＳＲｏｕｔｎの出力信号のタイミングチャートを示している。また、図１８に示すタイミングチャートは、便宜上、期間Ｔ０〜期間Ｔ５、期間Ｔｎ、及び期間Ｔｎ＋１に分割している。

なお、図１８は、フリップフロップ回路１７１のトランジスタがそれぞれＮチャネル型の場合のタイミングチャートである。つまり、図１８は、フリップフロップ回路１７１として、図１、図７、図８、図９、及び図１０に示したフリップフロップ回路を用いた場合のタイミングチャートである。

なお、図１８に示すタイミングチャートでは、制御信号、及び出力信号を実施の形態１と同様な２値の値を持ったデジタル信号とする。

図１７に示すシフトレジスタ回路の動作について図１８を参照して、説明する。

まず、期間Ｔ０におけるシフトレジスタ回路の動作について説明する。期間Ｔ０では、制御信号ＳＳＰがＨレベルになり、制御信号ＣＫがＬレベルになり、制御信号ＣＫＢがＨレベルになる。

１段目のフリップフロップ回路１７１において、入力端子ＩＮ１がＨレベルになり、入力端子ＩＮ２がＬレベルになり、入力端子ＩＮ３がＨレベルになり、入力端子ＩＮ４がＬレベルになる。よって、出力端子ＯＵＴは、Ｌレベルになる。この状態は、図２に示すタイミングチャートの期間Ｔ１と同様である。

１段目を除く奇数段のフリップフロップ回路１７１において、入力端子ＩＮ１がＬレベルになり、入力端子ＩＮ２がＬレベルになり、入力端子ＩＮ３がＨレベルになり、入力端子ＩＮ４がＬレベルになる。よって、出力端子ＯＵＴは、Ｌレベルになる。この状態は、図２に示すタイミングチャートの期間Ｔ３と同様である。

偶数段のフリップフロップ回路１７１において、入力端子ＩＮ１がＬレベルになり、入力端子ＩＮ２がＨレベルになり、入力端子ＩＮ３がＬレベルになり、入力端子ＩＮ４がＬレベルになる。よって、出力端子ＯＵＴは、Ｌレベルになる。この状態は、図２に示すタイミングチャートの期間Ｔ４と同様である。

こうして、全てのシフトレジスタ回路の出力端子ＳＲｏｕｔがＬレベルになっている。

次に、期間Ｔ１におけるシフトレジスタ回路の動作について説明する。期間Ｔ１では、制御信号ＳＳＰがＬレベルになり、制御信号ＣＫがＨレベルになり、制御信号ＣＫＢがＬレベルになる。

１段目のフリップフロップ回路１７１において、入力端子ＩＮ１がＬレベルになり、入力端子ＩＮ２がＨレベルになり、入力端子ＩＮ３がＬレベルになり、入力端子ＩＮ４がＬレベルのままである。よって、出力端子ＯＵＴは、Ｈレベルになる。この状態は、図２に示すタイミングチャートの期間Ｔ２と同様である。

２段目のフリップフロップ回路１７１において、入力端子ＩＮ１がＨレベルになり、入力端子ＩＮ２がＬレベルになり、入力端子ＩＮ３がＨレベルになり、入力端子ＩＮ４がＬレベルのままである。よって、出力端子ＯＵＴは、Ｌレベルのままである。この状態は、図２に示すタイミングチャートの期間Ｔ１と同様である。

１段目を除く奇数段のフリップフロップ回路１７１において、入力端子ＩＮ１がＬレベルのままであり、入力端子ＩＮ２がＨレベルになり、入力端子ＩＮ３がＬレベルになり、入力端子ＩＮ４がＬレベルのままである。よって、出力端子ＯＵＴは、Ｌレベルのままである。この状態は、図２に示すタイミングチャートの期間Ｔ４と同様である。

２段目を除く偶数段のフリップフロップ回路１７１において、入力端子ＩＮ１がＬレベルのままであり、入力端子ＩＮ２がＬレベルになり、入力端子ＩＮ３がＨレベルになり、入力端子ＩＮ４がＬレベルのままである。よって、出力端子ＯＵＴは、Ｌレベルのままである。この状態は、図２に示すタイミングチャートの期間Ｔ３と同様である。

こうして、シフトレジスタ回路の出力端子ＳＲｏｕｔ１がＨレベルになり、他の出力端子ＳＲｏｕｔがＬレベルのままである。

次に、期間Ｔ２におけるシフトレジスタ回路の動作について説明する。期間Ｔ２では、制御信号ＳＳＰがＬレベルになり、制御信号ＣＫがＬレベルになり、制御信号ＣＫＢがＨレベルになる。

１段目のフリップフロップ回路１７１において、入力端子ＩＮ１がＬレベルのままであり、入力端子ＩＮ２がＬレベルになり、入力端子ＩＮ３がＨレベルになり、入力端子ＩＮ４がＨレベルになる。よって、出力端子ＯＵＴは、Ｌレベルになる。この状態は、図２に示すタイミングチャートの期間Ｔ３と同様である。

２段目のフリップフロップ回路１７１において、入力端子ＩＮ１がＬレベルになり、入力端子ＩＮ２がＨレベルになり、入力端子ＩＮ３がＬレベルになり、入力端子ＩＮ４がＬレベルのままである。よって、出力端子ＯＵＴは、Ｈレベルになる。この状態は、図２に示すタイミングチャートの期間Ｔ２と同様である。

３段目のフリップフロップ回路１７１において、入力端子ＩＮ１がＨレベルになり、入力端子ＩＮ２がＬレベルになり、入力端子ＩＮ３がＨレベルになり、入力端子ＩＮ４がＬレベルのままである。よって、出力端子ＯＵＴは、Ｌレベルのままである。この状態は、図２に示すタイミングチャートの期間Ｔ１と同様である。

１段目、及び３段目を除く奇数段のフリップフロップ回路１７１において、入力端子ＩＮ１がＬレベルのままであり、入力端子ＩＮ２がＬレベルになり、入力端子ＩＮ３がＨレベルになり、入力端子ＩＮ４がＬレベルのままである。よって、出力端子ＯＵＴはＬレベルのままである。この状態は、図２に示すタイミングチャートの期間Ｔ３と同様である。

２段目を除く偶数段のフリップフロップ回路１７１において、入力端子ＩＮ１がＬレベルのままであり、入力端子ＩＮ２がＨレベルになり、入力端子ＩＮ３がＬレベルになり、入力端子ＩＮ４がＬレベルのままである。よって、出力端子ＯＵＴはＬレベルのままである。この状態は、図２に示すタイミングチャートの期間Ｔ４と同様である。

こうして、シフトレジスタ回路の出力端子ＳＲｏｕｔ１がＬレベルになり、出力端子ＳＲｏｕｔ２がＨレベルになり、他の出力端子ＳＲｏｕｔがＬレベルのままである。

後の期間でも同様に、期間Ｔ３ではシフトレジスタ回路の出力端子ＳＲｏｕｔ３がＨレベルになり、期間Ｔ４ではシフトレジスタ回路の出力端子ＳＲｏｕｔ４がＨレベルになり、期間Ｔ５ではシフトレジスタ回路の５段目の出力端子ＳＲｏｕｔ５がＨレベルになり、期間Ｔｎではシフトレジスタ回路のｎ段目の出力端子ＳＲｏｕｔｎがＨレベルになる。このように、シフトレジスタ回路の出力端子は１期間だけ順にＨレベルになる。また、１期間分とは、制御信号ＣＫ、又は制御信号ＣＫＢの半周期である。

以上の動作により、図１７に示すシフトレジスタ回路の出力端子ＳＲｏｕｔを一段ずつＨレベルにすることができる。また、フリップフロップ回路１７１として、実施の形態１で示したフリップフロップ回路を用いることによって、図１７に示すフリップフロップ回路はトランジスタの特性劣化による誤動作を起こしにくく、出力信号のノイズが少なくなる。

図１８はフリップフロップ回路１７１のトランジスタがＮチャネル型の場合のタイミングチャートを示したが、図１９はフリップフロップ回路１７１のトランジスタがＰチャネル型の場合のタイミングチャートを示している。つまり、図１９は、フリップフロップ回路１７１として、図１１、図１３、図１４、図１５、及び図１６に示したフリップフロップ回路を用いた場合のタイミングチャートである。

次に、図１９に示すタイミングチャートを用いて、図１７に示すシフトレジスタ回路の動作について説明する。図１９は、図１７に示した制御信号線１７２〜制御信号線１７４にそれぞれ供給される制御信号ＳＳＰ、制御信号ＣＫ、制御信号ＣＫＢと、出力端子ＳＲｏｕｔ１〜出力端子ＳＲｏｕｔ４、及び出力端子ＳＲｏｕｔｎの出力信号のタイミングチャートを示している。また、図１９に示すタイミングチャートは、便宜上、期間Ｔ０〜期間Ｔ５、期間Ｔｎ、及び期間Ｔｎ＋１に分割している。なお、制御信号、及び出力信号のタイミングについては、フリップフロップ回路１７１がすべてＮチャネル型のトランジスタで構成される場合（図１８）に対してＨレベル、及びＬレベルが反転している。

なお、図１９に示すタイミングチャートでは、制御信号、及び出力信号を実施の形態１と同様な２値の値を持ったデジタル信号とする。

図１７に示すシフトレジスタ回路の動作について図１９を参照して、説明する。

まず、期間Ｔ０におけるシフトレジスタ回路の動作について説明する。期間Ｔ０では、制御信号ＳＳＰがＬレベルになり、制御信号ＣＫがＨレベルになり、制御信号ＣＫＢがＬレベルになる。

１段目のフリップフロップ回路１７１において、入力端子ＩＮ１がＬレベルになり、入力端子ＩＮ２がＨレベルになり、入力端子ＩＮ３がＬレベルになり、入力端子ＩＮ４がＨレベルになる。よって、出力端子ＯＵＴは、Ｈレベルになる。この状態は、図１２に示すタイミングチャートの期間Ｔ１と同様である。

１段目を除く奇数段のフリップフロップ回路１７１において、入力端子ＩＮ１がＨレベルになり、入力端子ＩＮ２がＨレベルになり、入力端子ＩＮ３がＬレベルになり、入力端子ＩＮ４がＨレベルになる。よって、出力端子ＯＵＴは、Ｈレベルになる。この状態は、図１２に示すタイミングチャートの期間Ｔ３と同様である。

偶数段のフリップフロップ回路１７１において、入力端子ＩＮ１がＨレベルになり、入力端子ＩＮ２がＬレベルになり、入力端子ＩＮ３がＨレベルになり、入力端子ＩＮ４がＨレベルになる。よって、出力端子ＯＵＴは、Ｈレベルになる。この状態は、図１２に示すタイミングチャートの期間Ｔ４と同様である。

こうして、全てのシフトレジスタ回路の出力端子ＳＲｏｕｔがＨレベルになっている。

次に、期間Ｔ１におけるシフトレジスタ回路の動作について説明する。期間Ｔ１では、制御信号ＳＳＰがＨレベルになり、制御信号ＣＫがＬレベルになり、制御信号ＣＫＢがＨレベルになる。

１段目のフリップフロップ回路１７１において、入力端子ＩＮ１がＨレベルになり、入力端子ＩＮ２がＬレベルになり、入力端子ＩＮ３がＨレベルになり、入力端子ＩＮ４がＨレベルのままである。よって、出力端子ＯＵＴは、Ｌレベルになる。この状態は、図１２に示すタイミングチャートの期間Ｔ２と同様である。

２段目のフリップフロップ回路１７１において、入力端子ＩＮ１がＬレベルになり、入力端子ＩＮ２がＨレベルになり、入力端子ＩＮ３がＬレベルになり、入力端子ＩＮ４がＨレベルのままである。よって、出力端子ＯＵＴは、Ｈレベルのままである。この状態は、図１２に示すタイミングチャートの期間Ｔ１と同様である。

１段目を除く奇数段のフリップフロップ回路１７１において、入力端子ＩＮ１がＨレベルのままであり、入力端子ＩＮ２がＬレベルになり、入力端子ＩＮ３がＨレベルになり、入力端子ＩＮ４がＨレベルのままである。よって、出力端子ＯＵＴは、Ｈレベルのままである。この状態は、図１２に示すタイミングチャートの期間Ｔ４と同様である。

２段目を除く偶数段のフリップフロップ回路１７１において、入力端子ＩＮ１がＨレベルのままであり、入力端子ＩＮ２がＨレベルになり、入力端子ＩＮ３がＬレベルになり、入力端子ＩＮ４がＨレベルのままである。よって、出力端子ＯＵＴは、Ｈレベルのままである。この状態は、図１２に示すタイミングチャートの期間Ｔ３と同様である。

こうして、シフトレジスタ回路の出力端子ＳＲｏｕｔ１がＬレベルになり、他の出力端子ＳＲｏｕｔがＨレベルのままである。

次に、期間Ｔ２におけるシフトレジスタ回路の動作について説明する。期間Ｔ２では、制御信号ＳＳＰがＨレベルになり、制御信号ＣＫがＨレベルになり、制御信号ＣＫＢがＬレベルになる。

１段目のフリップフロップ回路１７１において、入力端子ＩＮ１がＨレベルのままであり、入力端子ＩＮ２がＨレベルになり、入力端子ＩＮ３がＬレベルになり、入力端子ＩＮ４がＬレベルになる。よって、出力端子ＯＵＴは、Ｈレベルになる。この状態は、図１２に示すタイミングチャートの期間Ｔ３と同様である。

２段目のフリップフロップ回路１７１において、入力端子ＩＮ１がＨレベルになり、入力端子ＩＮ２がＬレベルになり、入力端子ＩＮ３がＨレベルになり、入力端子ＩＮ４がＨレベルのままである。よって、出力端子ＯＵＴは、Ｌレベルになる。この状態は、図１２に示すタイミングチャートの期間Ｔ２と同様である。

３段目のフリップフロップ回路１７１において、入力端子ＩＮ１がＬレベルになり、入力端子ＩＮ２がＨレベルになり、入力端子ＩＮ３がＬレベルになり、入力端子ＩＮ４がＨレベルのままである。よって、出力端子ＯＵＴは、Ｈレベルのままである。この状態は、図１２に示すタイミングチャートの期間Ｔ１と同様である。

１段目、及び３段目を除く奇数段のフリップフロップ回路１７１において、入力端子ＩＮ１がＨレベルのままであり、入力端子ＩＮ２がＨレベルになり、入力端子ＩＮ３がＬレベルになり、入力端子ＩＮ４がＨレベルのままである。よって、出力端子ＯＵＴはＨレベルのままである。この状態は、図１２に示すタイミングチャートの期間Ｔ３と同様である。

２段目を除く偶数段のフリップフロップ回路１７１において、入力端子ＩＮ１がＨレベルのままであり、入力端子ＩＮ２がＬレベルになり、入力端子ＩＮ３がＨレベルになり、入力端子ＩＮ４がＨレベルのままである。よって、出力端子ＯＵＴはＨレベルのままである。この状態は、図１２に示すタイミングチャートの期間Ｔ４と同様である。

こうして、シフトレジスタ回路の出力端子ＳＲｏｕｔ１がＨレベルになり、出力端子ＳＲｏｕｔ２がＬレベルになり、他の出力端子ＳＲｏｕｔがＨレベルのままである。

後の期間でも同様に、期間Ｔ３ではシフトレジスタ回路の出力端子ＳＲｏｕｔ３がＬレベルになり、期間Ｔ４ではシフトレジスタ回路の出力端子ＳＲｏｕｔ４がＬレベルになり、期間Ｔ５ではシフトレジスタ回路の５段目の出力端子ＳＲｏｕｔ５がＬレベルになり、期間Ｔｎではシフトレジスタ回路のｎ段目の出力端子ＳＲｏｕｔｎがＬレベルになる。このように、シフトレジスタ回路の出力端子は１期間だけ順にＬレベルになる。また、１期間分とは、制御信号ＣＫ、又は制御信号ＣＫＢの半周期である。

以上の動作により、図１７に示すシフトレジスタ回路の出力端子ＳＲｏｕｔを一段ずつＬレベルにすることができる。また、フリップフロップ回路１７１として、実施の形態１で示したフリップフロップ回路を用いることによって、図１７に示すフリップフロップ回路はトランジスタの特性劣化による誤動作を起こしにくく、出力信号のノイズが少なくなる。

なお、フリップフロップ回路１７１は１段目から順に選択信号をシフトレジスタ回路の出力端子ＳＲｏｕｔに供給できれば、どんなフリップフロップ回路でもよい。

なお、フリップフロップ回路１７１の出力端子ＯＵＴは、いかなる素子、及び回路を介してシフトレジスタ回路の出力端子ＳＲｏｕｔに接続されていてもよい。いかなる素子、及び回路とは、インバータ回路、バッファ回路、ＮＡＮＤ回路、ＮＯＲ回路、トライステートバッファ回路、ＰＷＣ回路などの論理回路、スイッチ、抵抗素子、容量素子、他の素子などである。また、これらの素子、回路を組み合わせることによって、様々な回路を構成することができる。

なお、制御信号線１７２〜制御信号線１７４にはそれぞれ制御信号が供給されているが、本発明は必ずしもこれに限定しない。

例えば、制御信号線１７２〜制御信号線１７４は、電源電位ＶＤＤを供給されていてもよいし、電源電位ＶＳＳを供給されていてもよいし、他の電位を供給されていてもよい。

なお、制御信号線１７３には制御信号ＣＫが供給され、制御信号線１７４には制御信号ＣＫＢが供給されているが、本発明は必ずしもこれに限定しない。

例えば、制御信号線１７３には制御信号ＣＫを供給し、制御信号線１７４にはインバータ回路を介して制御信号ＣＫの反転信号を供給してもよい。また、制御信号線１７３にはインバータ回路を介して制御信号ＣＫＢの反転信号を供給し、制御信号線１７４には制御信号ＣＫＢを供給してもよい。なお、このインバータ回路は、シフトレジスタ回路と同一基板上に形成することが望ましい。

なお、最終段のフリップフロップ回路１７１の入力端子ＩＮ４は電源と接続されているが、本発明は必ずしもこれに限定しない。

例えば、最終段のフリップフロップ回路１７１の入力端子ＩＮ４は制御信号線１７２〜制御信号線１７４のいずれかに接続されていてもよいし、他の制御信号に接続されていてもよいし、他の段のフリップフロップ回路１７１の出力端子ＯＵＴに接続されていてもよい。

（実施の形態３）
本実施形態では、駆動回路の一部に、実施の形態１で説明したフリップフロップ回路、及び実施の形態２で説明したシフトレジスタ回路などを用いた場合の構成例について説明する。

駆動回路として、ゲートドライバに適応できる駆動回路の構成例を図２０〜２７を参照して説明する。しかし、図２０〜図２７の駆動回路は、ゲートドライバだけに適応できるものではなく、いかなる回路構成においても適応可能である。

図２０に、本発明のゲートドライバの一形態を示す。本発明のゲートドライバは、シフトレジスタ回路２００、及びバッファ回路２０１を有している。

図２０のゲートドライバに示すように、シフトレジスタ回路２００の出力端子ＳＲｏｕｔがバッファ回路２０１を介してゲートドライバの出力端子ＧＤｏｕｔに接続されている。

なお、シフトレジスタ回路２００は、実施の形態２で説明したものと同様なものとする。

また、シフトレジスタ回路２００の出力端子ＳＲｏｕｔ１〜出力端子ＳＲｏｕｔ４、出力端子ＳＲｏｕｔｎは、実施の形態２で説明したものと同様なものとする。

また、本発明のゲートドライバの１段目の出力端子ＧＤｏｕｔを出力端子ＧＤｏｕｔ１とし、２段目の出力端子ＧＤｏｕｔを出力端子ＧＤｏｕｔ２とし、３段目の出力端子ＧＤｏｕｔを出力端子ＧＤｏｕｔとし、ｎ段目の出力端子ＧＤｏｕｔを出力端子ＧＤｏｕｔｎとする。

また、バッファ回路２０１は、インバータ回路、バッファ回路、ＮＡＮＤ回路、ＮＯＲ回路、トライステートバッファ回路、ＰＷＣ回路などの論理回路、スイッチ、抵抗素子、容量素子、又は他の素子などを有している。また、これらの素子、及び回路を組み合わせることによって、様々な回路を構成することができる。

また、図２０のゲートドライバには、電源線、及び制御信号線を便宜上、図示していない。

また、シフトレジスタ回路２００がＮチャネル型のトランジスタで構成されている場合、バッファ回路２０１もＮチャネル型のトランジスタで構成されていることが望ましい。シフトレジスタ回路２００がＰチャネル型のトランジスタで構成されている場合、バッファ回路２０１もＰチャネル型のトランジスタで構成されていることが望ましい。

また、シフトレジスタ回路２００がＮチャネル型のトランジスタで構成されている場合、シフトレジスタ回路２００の出力信号は図１８のタイミングチャートと同様である。シフトレジスタ回路２００がＰチャネル型のトランジスタで構成されている場合、シフトレジスタ回路２００の出力信号は図１９のタイミングチャートと同様である。

ここで、バッファ回路２０１の具体的な構成例について説明する。図２１〜図２７は、バッファ回路を含むゲートドライバの構成例である。ただし、バッファ回路２０１は、図２１〜図２７の構成に限定されない。

図２１に、本発明のバッファ回路を含むゲートドライバの一形態を具体的に説明する。図２１のゲートドライバは、シフトレジスタ回路２００、及びバッファ回路２１０を有している。バッファ回路２１０は、１段目のインバータ回路２１１Ａ、及び２段目のインバータ回路２１１Ｂを有している。

図２１のゲートドライバに示すように、シフトレジスタ回路２００の出力端子ＳＲｏｕｔは、バッファ回路２１０を介してゲートドライバの出力端子ＧＤｏｕｔに接続されている。

バッファ回路２１０の接続関係について説明する。インバータ回路２１１Ａの入力端子ＩＮがシフトレジスタ回路２００の出力端子ＳＲｏｕｔに接続され、出力端子ＯＵＴがインバータ回路２１１Ｂの入力端子ＩＮに接続されている。インバータ回路２１１Ｂの出力端子ＯＵＴがゲートドライバの出力端子ＧＤｏｕｔに接続されている。つまり、バッファ回路２１０において、２つのインバータ回路２１１が各段のシフトレジスタ回路２００の出力端子ＳＲｏｕｔごとに、直列に接続されている。

図２１のゲートドライバの動作について、出力端子ＳＲｏｕｔがＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。

まず、出力端子ＳＲｏｕｔがＨレベルの場合について説明する。出力端子ＳＲｏｕｔは２つのインバータ回路２１１を介して出力端子ＧＤｏｕｔに接続されているので、出力端子ＧＤｏｕｔがＨレベルになる。

次に、出力端子ＳＲｏｕｔがＬレベルの場合について説明する。出力端子ＳＲｏｕｔは２つのインバータ回路２１１を介して出力端子ＧＤｏｕｔに接続されているので、出力端子ＧＤｏｕｔがＬレベルになる。

以上の動作により、出力端子ＳＲｏｕｔはＨレベルになると、出力端子ＧＤｏｕｔがＨレベルになる。また、出力端子ＳＲｏｕｔはＬレベルになると、出力端子ＧＤｏｕｔがＬレベルになる。

また、インバータ回路２１１は整流作用をもつので、出力端子ＳＲｏｕｔのノイズがゲートドライバの出力端子ＧＤｏｕｔに影響することを抑制することができる。

なお、バッファ回路２１０において、２つのインバータ回路２１１が直列に接続されているが、複数のインバータ回路２１１が直列に接続されていてもよい。例えば、奇数個のインバータ回路２１１が直列に接続されている場合、出力端子ＧＤｏｕｔは出力端子ＳＲｏｕｔと逆のレベルになる。偶数個のインバータ回路２１１が直列に接続されている場合、出力端子ＧＤｏｕｔは出力端子ＳＲｏｕｔと同じレベルになる。

また、バッファ回路２１０において、２つのインバータ回路２１１が直列に接続されているが、複数のインバータ回路２１１が並列に接続されていてもよい。こうすれば、インバータ回路２１１の電流密度は小さくなるため、インバータ回路２１１を構成する素子の特性劣化が抑制される。

図２２に、本発明のバッファ回路を含むゲートドライバの別の一形態を具体的に説明する。図２２のゲートドライバは、シフトレジスタ回路２００、バッファ回路２２０、及び制御信号線２２２を有している。バッファ回路２１０は、ＮＡＮＤ回路２２１を有している。

図２２のゲートドライバに示すように、シフトレジスタ回路２００の出力端子ＳＲｏｕｔは、バッファ回路２２０を介してゲートドライバの出力端子ＧＤｏｕｔに接続されている。

バッファ回路２２０の接続関係について説明する。ＮＡＮＤ回路２２１の入力端子ＩＮ１が制御信号線２２２に接続され、入力端子ＩＮ２がシフトレジスタ回路２００の出力端子ＳＲｏｕｔに接続され、出力端子ＯＵＴがゲートドライバの出力端子ＧＤｏｕｔに接続されている。

また、制御信号線２２２には、イネーブル信号Ｅｎが供給されている。イネーブル信号Ｅｎは、デジタル信号である。

図２２のゲートドライバの動作について、制御信号線２２２がＨレベルの場合と、Ｌレベルの場合と、出力端子ＳＲｏｕｔがＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。

まず、制御信号線２２２がＨレベル、出力端子ＳＲｏｕｔがＨレベルの場合について説明する。ＮＡＮＤ回路２２１の入力端子ＩＮ１がＨレベルになり、入力端子ＩＮ２がＨレベルになる。よって、ＮＡＮＤ回路２２１の出力端子ＯＵＴはＬレベルになるので、出力端子ＧＤｏｕｔがＬレベルになる。

次に、制御信号線２２２がＨレベル、出力端子ＳＲｏｕｔがＬレベルの場合について説明する。ＮＡＮＤ回路２２１の入力端子ＩＮ１がＨレベルになり、入力端子ＩＮ２がＬレベルになる。よって、ＮＡＮＤ回２２１路の出力端子ＯＵＴはＨレベルになるので、出力端子ＧＤｏｕｔがＨレベルになる。

次に、制御信号線２２２がＬレベル、出力端子ＳＲｏｕｔがＨレベルの場合について説明する。ＮＡＮＤ回路２２１の入力端子ＩＮ１がＬレベルになり、入力端子ＩＮ２がＨレベルになる。よって、ＮＡＮＤ回路２２１の出力端子ＯＵＴはＨレベルになるので、出力端子ＧＤｏｕｔがＨレベルになる。

次に、制御信号線２２２がＬレベル、出力端子ＳＲｏｕｔがＬレベルの場合について説明する。ＮＡＮＤ回路２２１の入力端子ＩＮ１がＬレベルになり、入力端子ＩＮ２がＬレベルになる。よって、ＮＡＮＤ回路２２１の出力端子ＯＵＴはＨレベルになるので、出力端子ＧＤｏｕｔがＨレベルになる。

以上の動作により、制御信号線２２２がＨレベルであれば、出力端子ＳＲｏｕｔがＨレベルのときに、出力端子ＧＤｏｕｔがＬレベルになり、出力端子ＳＲｏｕｔがＬレベルのときに、出力端子ＧＤｏｕｔはＨレベルになる。制御信号線２２２がＬレベルであれば、出力端子ＳＲｏｕｔに関係なく、出力端子ＧＤｏｕｔはＨレベルになる。

このように、ゲートドライバの出力信号は、イネーブル信号Ｅｎによって任意に変更することができる。図２２のゲートドライバは、いわゆるパルス幅制御（ＰＷＣ）を行うことができる。

ここで、パルス幅制御は、イネーブル信号ＥｎがＬレベルのときに出力端子ＳＲｏｕｔに関係なく、出力端子がＨレベルになることを利用して、行われる。つまり、シフトレジスタ回路２００の出力信号があるＬレベルのパルス幅（周期）でも、イネーブル信号ＥｎをＬレベルにすることで、その出力信号を短くすることができる。

なお、ＮＡＮＤ回路２２１は２つの入力端子を有しているが、シフトレジスタ回路２００の出力信号がいずれかの入力端子に供給されていれば、ＮＡＮＤ回路２２１の入力端子の数はいくつでもよい。ＮＡＮＤ回路２２１の入力端子が複数あれば、バッファ回路２２０はより正確にゲートドライバの出力信号を制御できる。

なお、図２４のバッファ回路２４０ように、出力端子ＳＲｏｕｔは、インバータ回路２１１を介してＮＡＮＤ回路２２１の入力端子ＩＮ２に接続されてもよい。この場合、制御信号線２２２がＨレベルであれば、出力端子ＳＲｏｕｔがＨレベルのときに、出力端子ＧＤｏｕｔはＨレベルになり、出力端子ＳＲｏｕｔがＬレベルのときに、出力端子ＧＤｏｕｔはＬレベルになる。制御信号線２２２がＬレベルであれば、出力端子ＳＲｏｕｔに関係なく、出力端子ＧＤｏｕｔはＨレベルになる。

なお、図２６のバッファ回路２６０ように、ＮＡＮＤ回路２２１の出力端子ＯＵＴは、インバータ回路２１１を介して出力端子ＧＤｏｕｔに接続されていてもよい。この場合、制御信号線２２２がＨレベルであれば、出力端子ＳＲｏｕｔがＨレベルのときに、出力端子ＧＤｏｕｔはＨレベルになり、出力端子ＳＲｏｕｔがＬレベルのときに、出力端子ＧＤｏｕｔはＬレベルになる。制御信号線２２２がＬレベルであれば、出力端子ＳＲｏｕｔに関係なく、出力端子ＧＤｏｕｔはＬレベルになる。

なお、制御信号線２２２には、イネーブル信号Ｅｎが供給されているが、本発明はこれに限定されない。

例えば、制御信号線２２２には、別の制御信号が供給されていてもよい。

別の例として、制御信号線２２２には、電源が供給されていてもよい。

図２３に、本発明のバッファ回路を含むゲートドライバの別の一形態を具体的に説明する。図２３のゲートドライバは、シフトレジスタ回路２００、バッファ回路２３０、及び制御信号線２２２を有している。バッファ回路２３０は、ＮＯＲ回路２３１を有している。

図２３のゲートドライバに示すように、シフトレジスタ回路２００の出力端子ＳＲｏｕｔは、バッファ回路２３０を介してゲートドライバの出力端子ＧＤｏｕｔに接続されている。

バッファ回路２３０の接続関係について説明する。ＮＯＲ回路２３１の入力端子ＩＮ１が制御信号線２２２に接続され、入力端子ＩＮ２がシフトレジスタ回路２００の出力端子ＳＲｏｕｔに接続され、出力端子ＯＵＴがゲートドライバの出力端子ＧＤｏｕｔに接続されている。

また、制御信号線２２２には、イネーブル信号Ｅｎが供給されている。

図２３のゲートドライバの動作について、制御信号線２２２がＨレベルの場合と、Ｌレベルの場合と、シフトレジスタ回路２００の出力端子ＳＲｏｕｔがＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。。

まず、制御信号線２２２がＨレベル、シフトレジスタ回路２００の出力端子ＳＲｏｕｔがＨレベルの場合について説明する。ＮＯＲ回路２３１の入力端子ＩＮ１がＨレベルになり、入力端子ＩＮ２がＨレベルになる。よって、ＮＯＲ回路の出力端子ＯＵＴはＬレベルになるので、出力端子ＧＤｏｕｔがＬレベルになる。

次に、制御信号線２２２がＨレベル、シフトレジスタ回路２００の出力端子ＳＲｏｕｔがＬレベルの場合について説明する。ＮＯＲ回路２３１の入力端子ＩＮ１がＨレベルになり、入力端子ＩＮ２がＬレベルになる。よって、ＮＯＲ回路の出力端子ＯＵＴはＬレベルになるので、出力端子ＧＤｏｕｔがＬレベルになる。

次に、制御信号線２２２がＬレベル、シフトレジスタ回路２００の出力端子ＳＲｏｕｔがＨレベルの場合について説明する。ＮＯＲ回路２３１の入力端子ＩＮ１がＬレベルになり、入力端子ＩＮ２がＨレベルになる。よって、ＮＯＲ回路の出力端子ＯＵＴはＬレベルになるので、出力端子ＧＤｏｕｔがＬレベルになる。

次に、制御信号線２２２がＬレベル、シフトレジスタ回路２００の出力端子ＳＲｏｕｔがＬレベルの場合について説明する。ＮＯＲ回路２３１の入力端子ＩＮ１がＬレベルになり、入力端子ＩＮ２がＬレベルになる。よって、ＮＯＲ回路の出力端子ＯＵＴはＨレベルになるので、出力端子ＧＤｏｕｔがＨレベルになる。

以上の動作により、制御信号線２２２がＨレベルであれば、出力端子ＳＲｏｕｔに関係なく、出力端子ＧＤｏｕｔがＬレベルになる。制御信号線２２２がＬレベルであれば、出力端子ＳＲｏｕｔがＨレベルのときに、出力端子ＧＤｏｕｔがＬレベルになり、出力端子ＳＲｏｕｔがＬレベルのときに、出力端子ＧＤｏｕｔがＨレベルになる。

このように、ゲートドライバの出力端子ＧＤｏｕｔはイネーブル信号Ｅｎによって任意に変更することができる。図２２のゲートドライバは、いわゆるパルス幅制御（ＰＷＣ）を行うことができる。

ここで、パルス幅制御は、イネーブル信号ＥｎがＨレベルのときに出力端子ＳＲｏｕｔに関係なく、出力端子がＬレベルになることを利用して、行うことができる。つまり、シフトレジスタ回路２００の出力信号があるＨレベルのパルス幅（周期）でも、イネーブル信号ＥｎをＨレベルにすることで、その出力信号を短くすることができる。

なお、ＮＯＲ回路２３１は２つの入力端子を有しているが、シフトレジスタ回路２００の出力信号がいずれかの入力端子に供給されていれば、ＮＯＲ回路２３１の入力端子はいくでもよい。ＮＯＲ回路２３１の入力端子が複数れば、バッファ回路２３０はより正確にゲートドライバの出力信号制御できる。

なお、図２５のバッファ回路２５０ように、シフトレジスタ回路２００の出力端子ＳＲｏｕｔは、インバータ回路２１１を介してＮＯＲ回路２３１の入力端子ＩＮ２に接続されていてもよい。この場合、制御信号線２２２がＨレベルであれば、出力端子ＳＲｏｕｔに関係なく、出力端子ＧＤｏｕｔはＨレベルになる。制御信号線２２２がＬレベルであれば、出力端子ＳＲｏｕｔがＨレベルのときに、出力端子ＧＤｏｕｔはＨレベルになり、出力端子ＳＲｏｕｔがＬレベルのときに、出力端子ＧＤｏｕｔはＬレベルになる。

なお、図２７のバッファ回路２７０ように、ＮＯＲ回路２３１の出力端子ＯＵＴは、インバータ回路２１１を介してゲートドライバの出力端子ＧＤｏｕｔに接続されていてもよい。この場合、制御信号線２２２がＨレベルであれば、出力端子ＳＲｏｕｔに関係なく、出力端子ＧＤｏｕｔはＬレベルになる。制御信号線２２２がＬレベルであれば、出力端子ＳＲｏｕｔがＨレベルのときに、出力端子ＧＤｏｕｔはＨレベルになり、出力端子ＳＲｏｕｔがＬレベルのときに、出力端子ＧＤｏｕｔはＬレベルの信号を出力する。

ここで、インバータ回路２１１に適応可能な構成例について説明する。

図２８に、インバータ回路２１１の一形態を示す。図２８のインバータ回路２８０はトランジスタ２８１、及びトランジスタ２８２を有している。

図２８のインバータ回路２８０に示すように、トランジスタ２８１の第１端子が第２の電源に接続され、第２端子がトランジスタ２８２の第２端子、及び出力端子ＯＵＴに接続され、ゲート端子が入力端子ＩＮに接続されている。トランジスタ２８２の第１端子が第１の電源に接続され、ゲート端子が第１の電源に接続されている。

なお、第１の電源には、電源電位ＶＤＤが供給され、第２の電源には電源電位ＶＳＳが供給されている。第１の電源の電源電位ＶＤＤと第２の電源の電源電位ＶＳＳとの電位差（ＶＤＤ−ＶＳＳ）が、インバータ回路２８０の電源電圧に相当する。また、電源電位ＶＤＤは、電源電位ＶＳＳよりも高い電位である。

なお、入力端子ＩＮには、デジタルの制御信号が供給されている。また、出力端子ＯＵＴは、出力信号を出力している。

また、トランジスタ２８１、及びトランジスタ２８２は、それぞれＮチャネル型である。

図２８のインバータ回路２８０の動作について、入力端子ＩＮがＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。

まず、入力端子ＩＮがＨレベルの場合について説明する。入力端子ＩＮはＨレベルになると、トランジスタ２８１がオンする。出力端子ＯＵＴはトランジスタ２８１を介して第２の電源と導電、及びトランジスタ２８２を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位はトランジスタ２８１とトランジスタ２８２との動作点によって決定され、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮがＬレベルの場合について説明する。入力端子ＩＮはＬレベルになると、トランジスタ２８１がオフする。出力端子ＯＵＴはトランジスタ２８２を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位は電源電位ＶＤＤからトランジスタ２８２のしきい値電位Ｖｔｈ２８２を引いた値（ＶＤＤ−Ｖｔｈ２８２）になり、出力端子ＯＵＴがＨレベルになる。

なお、トランジスタ２８２は整流性を有している必要はなく、電流が流れると電圧が発生する素子であれば様々なものを用いることができる。例えば、図３２のインバータ回路３２０のように、トランジスタ２８２の代わりに抵抗素子３２１を接続してもよい。

ここで、トランジスタ２８１、及びトランジスタ２８２が有する機能を以下に説明する。

トランジスタ２８１は、入力端子ＩＮの電位に応じて、第２の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。入力端子ＩＮがＨレベルのときに、トランジスタ２８１は出力端子ＯＵＴに電源電位ＶＳＳを供給する機能を有する。

トランジスタ２８２は、ダイオードとしての機能を有する。

図２９に、インバータ回路２１１の別の一形態を示す。図２９のインバータ回路２９０はトランジスタ２９１、トランジスタ２９２、トランジスタ２９３、及び２つの電極を持つ容量素子２９４を有している。なお、容量素子２９４は必ずしも必要ではない。

図２９のインバータ回路２９０に示すように、トランジスタ２９１の第１端子が第２の電源に接続され、第２端子がトランジスタ２９２の第２端子、容量素子２９４の第２電極、及び出力端子ＯＵＴに接続され、ゲート端子が入力端子ＩＮに接続されている。トランジスタ２９２の第１端子が第１の電源に接続され、ゲート端子がトランジスタ２９３の第２端子、及び容量素子２９４の第１電極に接続されている。トランジスタ２９３の第１端子が第１の電源に接続され、ゲート端子が第１の電源に接続されている。

なお、第１の電源、第２の電源、入力端子ＩＮ、及び出力端子ＯＵＴは図２８と同様なものを用いることができる。

また、トランジスタ２９１〜トランジスタ２９３は、それぞれＮチャネル型である。

図２９のインバータ回路２９０の動作について、入力端子ＩＮがＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。

まず、入力端子ＩＮがＨレベルの場合について説明する。入力端子ＩＮはＨレベルになると、トランジスタ２９１がオンする。トランジスタ２９２のゲート端子の電位は電源電位ＶＤＤからトランジスタ２９３のしきい値電位Ｖｔｈ２９３を引いた値（ＶＤＤ−Ｖｔｈ２９３）になっており、トランジスタ２９２がオンしている。また、トランジスタ２９２のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ２９１を介して第２の電源と導通、及びトランジスタ２９２を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位はトランジスタ２９１とトランジスタ２９２との動作点によって決定され、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮがＬレベルの場合について説明する。入力端子ＩＮはＬレベルになると、トランジスタ２９１がオフする。トランジスタ２９２のゲート端子の電位は電源電位ＶＤＤからトランジスタ２９３のしきい値電位Ｖｔｈ２９３を引いた値（ＶＤＤ−Ｖｔｈ２９３）になっており、トランジスタ２９２がオンしている。また、トランジスタ２９２のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ２９２を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。トランジスタ２９２のゲート端子の電位は容量素子２９４の容量結合によって、電源電位ＶＤＤとトランジスタ２９２のしきい値電位Ｖｔｈ２９２との和以上の値まで上昇し、トランジスタ２９２がオンし続ける。いわゆるブートストラップ動作が行われる。このときの出力端子ＯＵＴの電位はＶＤＤになり、出力端子ＯＵＴがＨレベルになる。

このように、図２９のインバータ回路２９０では、ブートストラップ動作によって、Ｈレベルの出力端子ＯＵＴの電位を第１の電源の電源電位ＶＤＤまで上昇させることができる。

なお、図２９のインバータ回路２９０は、入力端子ＩＮがＬレベルのときに、ブートストラップ動作を行うことができれば、図２９の回路構成に限定されない。入力端子ＩＮがＨレベルのときは、トランジスタ２９２のゲート端子に電位を供給していてもよい。

例えば、図３３のインバータ回路３３０のように、トランジスタ３３１を追加してもよい。なぜなら、出力端子ＯＵＴがＬレベルのときに、出力端子ＯＵＴの電位をＶＳＳにできるからである。つまり、入力端子ＩＮがＨレベルのときに、トランジスタ３３１がオンするため、トランジスタ２９２のゲート端子がＬレベルになる。そして、トランジスタ２９２はオフして、出力端子ＯＵＴはトランジスタ２９１を介して第２の電源のみと導通するからである。

なお、トランジスタ３３１は、Ｎチャネル型である。

別の例として、図３６のインバータ回路３６０のように、トランジスタ２９３の第１端子が入力端子ＩＮｂに接続されていてもよい。なぜなら、出力端子ＯＵＴがＬレベルのときに、出力端子ＯＵＴの電位をＶＳＳにできるからである。つまり、入力端子ＩＮがＨレベルのときに、入力端子ＩＮｂがＬレベルになるため、トランジスタ２９２のゲート端子がＬレベルになる。そして、トランジスタ２９２はオフして、出力端子ＯＵＴはトランジスタ２９１を介して第２の電源のみと導通するからである。

なお、入力端子ＩＮｂは入力端子ＩＮの信号の反転信号が供給されている。また、入力端子ＩＮｂに供給される信号を生成する方法について説明する。

例えば、図１２４に示すように、入力端子ＩＮｂには、入力端子ＩＮの信号をインバータ回路１２４１を介して供給していてもよい。また、インバータ回路１２４１は、図２８〜図３５で説明したインバータ回路を適用することができる。

なお、入力端子ＩＮｂは入力端子ＩＮの信号の反転信号が供給されているとは限らない。また、入力信号ＩＮｂに供給される信号について説明する。

例えば、入力端子ＩＮがｎ段目の出力端子ＳＲｏｕｔｎに接続されている場合、入力端子ＩＮｂはｎ−１段目の出力端子ＳＲｏｕｔｎ−１に接続されていてもよい。

別の例として、入力端子ＩＮがｎ段目の出力端子ＳＲｏｕｔｎに接続されている場合、入力端子ＩＮｂはｎ＋１段目の出力端子ＳＲｏｕｔｎ＋１に接続されていてもよい。

別の例として、入力端子ＩＮがｎ段目の出力端子ＳＲｏｕｔに接続されている場合、入力端子ＩＮｂはｎ段目のフリップフロップ回路の節点Ｎ２に接続されていてもよい。なぜなら、非選択期間において、フリップフロップ回路の節点Ｎ２の電位は出力端子ＳＲｏｕｔの電位と反転した関係にあるため、フリップフロップ回路の節点Ｎ２の電位は反転信号として利用できるからである。したがって、インバータ回路３６０の入力端子ＩＮｂにフリップフロップ回路の節点Ｎ２の電位を供給することで、反転信号を生成するためのインバータ回路を不要にすることができる。

別の例として、入力端子ＩＮｂには制御信号（デジタル値）を供給すれば、図３６のインバータ回路は、トライステートバッファ回路として動作することができる。なぜなら、入力端子ＩＮがＬレベル、入力端子ＩＮｂがＬレベルになれば、トランジスタ２９１、及びトランジスタ２９２がオフするため、出力端子ＯＵＴはどの電源とも接続されないからである。したがって、インバータ回路３６０がトライステートバッファ回路、又はインバータ回路としての機能を有することができる。

このように、インバータ回路３６０の入力端子ＩＮｂには、様々な方法で、信号を供給することができる。

以下に、再び、図２９の応用例について説明する。

別の例として、図３９のインバータ回路３９０のように、トランジスタ２９３の第１端子、及びゲート端子が入力端子ＩＮｂに接続され、トランジスタ３９１を追加してもよい。なぜなら、出力端子ＯＵＴがＬレベルのときに、出力端子ＯＵＴの電位がＶＳＳにできるからである。つまり、入力端子ＩＮｂがＬレベルのときに、トランジスタ２９２のゲート端子がＬレベルになる。そして、トランジスタ２９２はオフして、出力端子ＯＵＴはトランジスタ２９１を介して第２の電源のみと導通するからである。

なお、容量素子２９４は、容量性を持つ素子であれば様々なものを用いることができる。例えば、図３０のインバータ回路３００、図３４のインバータ回路３４０、図３７のインバータ回路３７０、及び図４０のインバータ回路４００のように、容量素子２９４の代わりにそれぞれトランジスタ３０１、トランジスタ３４１、トランジスタ３７１、トランジスタ４０１を接続してもよい。

なお、容量素子２９４は、トランジスタ２９２の第２端子とゲート端子との間の容量値が十分大きければ、必ずしも必要ではない。例えば、図３１のインバータ回路３１０、図３５のインバータ回路３５０、図３８のインバータ回路３８０、及び図４１のインバータ回路４１０のように、容量素子２９４を接続しなくてもよい。

ここで、トランジスタ２９１〜トランジスタ２９３、トランジスタ３０１、トランジスタ３３１、トランジスタ３４１、及び容量素子２９４が有する機能を以下に説明する。

トランジスタ２９１は、入力端子ＩＮの電位に応じて、第２の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチしての機能を有する。入力端子ＩＮがＨレベルのときに、トランジスタ２９１は出力端子ＯＵＴに電源電位ＶＳＳを供給する機能を有する。

トランジスタ２９２は、第１の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。

トランジスタ２９３は、ダイオードとしての機能を有する。また、トランジスタ２９３は、トランジスタ２９２のゲート端子をフローティング状態にする機能を有する。

トランジスタ３０１は、出力端子ＯＵＴと、トランジスタ２９２のゲート端子との間に接続された容量素子としての機能を有する。入力端子ＩＮがＬレベルのときに、トランジスタ３０１はトランジスタ２９２のゲート端子の電位を上昇させる機能を有する。

トランジスタ３３１は、入力端子ＩＮの電位に応じて、第２の電源と、トランジスタ２９２のゲート端子とを接続するかしないかを選択するスイッチとしての機能を有する。

トランジスタ３４１は、出力端子ＯＵＴと、トランジスタ２９２のゲート端子との間に接続された容量素子としての機能を有する。入力端子ＩＮがＬレベルのときに、容量素子３４１は出力端子ＯＵＴの電位の上昇によって、トランジスタ２９２のゲート端子の電位を上昇させる機能を有する。

容量素子２９４は、出力端子ＯＵＴの電位に応じて、トランジスタ２９２のゲート端子の電位を変化させるための機能を有する。入力端子ＩＮがＬレベルのときに、容量素子２９４は出力端子ＯＵＴの電位の上昇によって、トランジスタ２９２のゲート端子の電位を上昇させる機能を有する。

このように、図２８〜図４１のインバータ回路はＨレベルの信号を出力するときに、電源電位ＶＤＤを変化することによって、出力端子ＯＵＴの電位を自由に変えることができる。つまり、図２８〜図４１のインバータ回路は、インバータ回路として動作するだけでなく、レベルシフト回路としても動作することができる。

図２８〜図４１のインバータ回路では、すべてＮチャネル型のトランジスタで構成されている場合について説明したが、すべてＰチャネル型のトランジスタで構成されていてもよい。ここで、すべてＰチャネル型のトランジスタで構成された場合のインバータ回路を図５８〜図７１に示す。

図５８に、インバータ回路２１１の一形態を示す。図５８のインバータ回路５８０はトランジスタ５８１、及びトランジスタ５８２を有している。

図５８のインバータ回路５８０に示すように、トランジスタ５８１の第１端子が第２の電源に接続され、第２端子がトランジスタ５８２の第２端子、及び出力端子ＯＵＴに接続され、ゲート端子が入力端子ＩＮに接続されている。トランジスタ５８２の第１端子が第１の電源に接続され、ゲート端子が第１の電源に接続されている。

なお、第１の電源には、電源電位ＶＳＳが供給され、第２の電源には電源電位ＶＤＤが供給されている。第１の電源の電源電位ＶＳＳと第２の電源の電源電位ＶＤＤとの電位差（ＶＤＤ−ＶＳＳ）が、インバータ回路５８０の電源電圧に相当する。また、電源電位ＶＤＤは、電源電位ＶＳＳよりも高い電位である。

また、トランジスタ５８１、及びトランジスタ５８２は、それぞれＰチャネル型である。

図５８のインバータ回路５８０の動作について、入力端子ＩＮがＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。

まず、入力端子ＩＮがＨレベルの場合について説明する。入力端子ＩＮはＨレベルになると、トランジスタ５８１がオフする。出力端子ＯＵＴはトランジスタ５８２を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位は電源電位ＶＳＳとトランジスタ５８２のしきい値電位Ｖｔｈ５８２の絶対値との和となる値（ＶＳＳ＋｜Ｖｔｈ５８２｜）になり、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮがＬレベルの場合について説明する。入力端子ＩＮはＬレベルになると、トランジスタ５８１がオンする。出力端子ＯＵＴはトランジスタ５８１を介して第２の電源と導通、及びトランジスタ５８２を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位はトランジスタ５８１とトランジスタ５８２との動作点によって決定され、出力端子ＯＵＴがＨレベルになる。

なお、トランジスタ５８２は整流性を有している必要はなく、電流が流れると電圧が発生する素子であれば様々なものを用いることができる。例えば、図６２のインバータ回路６２０のように、トランジスタ５８２の代わりに抵抗素子６２１を接続してもよい。

ここで、トランジスタ５８１、及びトランジスタ５８２が有する機能を以下に説明する。

トランジスタ５８１は、入力端子ＩＮの電位に応じて、第２の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。入力端子ＩＮがＬレベルのときに、トランジスタ５８１は出力端子ＯＵＴに電源電位ＶＤＤを供給する機能を有する。

トランジスタ５８２は、ダイオードとしての機能を有する。

図５９に、インバータ回路２１１の別の一形態を示す。図５９のインバータ回路５９０はトランジスタ５９１、トランジスタ５９２、トランジスタ５９３、及び２つの電極を持つ容量素子５９４を有している。なお、容量素子５９４は必ずしも必要ではない。

図５９のインバータ回路５９０に示すように、トランジスタ５９１の第１端子が第２の電源に接続され、第２端子がトランジスタ５９２の第２端子、容量素子５９４の第２電極、及び出力端子ＯＵＴに接続され、ゲート端子が入力端子ＩＮに接続されている。トランジスタ５９２の第１端子が第１の電源に接続され、ゲート端子がトランジスタ５９３の第２端子、及び容量素子５９４の第１電極に接続されている。トランジスタ５９３の第１端子が第１の電源に接続され、ゲート端子が第１の電源に接続されている。

なお、第１の電源、第２の電源、入力端子ＩＮ、及び出力端子ＯＵＴは図５８と同様なものを用いることができる。

また、トランジスタ５９１〜トランジスタ５９３は、それぞれＰチャネル型である。

図５９のインバータ回路５９０の動作について、入力端子ＩＮがＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。

まず、入力端子ＩＮがＨレベルの場合について説明する。入力端子ＩＮはＨレベルになると、トランジスタ５９１がオフする。トランジスタ５９２のゲート端子の電位は電源電位ＶＳＳとトランジスタ５９３のしきい値電位Ｖｔｈ５９３の絶対値との和となる値（ＶＳＳ＋｜Ｖｔｈ５９３｜）になっており、トランジスタ５９２がオンしている。また、トランジスタ５９２のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ５９２を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。トランジスタ５９２のゲート端子の電位は容量素子５９４の容量結合によって、電源電位ＶＳＳからトランジスタ５９２のしきい値電位Ｖｔｈ５９２の絶対値｜Ｖｔｈ５９２｜を引いた値（ＶＳＳ−｜Ｖｔｈ５９２｜）以下まで下がり、トランジスタ５９２がオンし続ける。いわゆるブートストラップ動作が行われる。このときの出力端子ＯＵＴの電位はＶＳＳになり、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮがＬレベルの場合について説明する。入力端子ＩＮはＬレベルになると、トランジスタ５９１がオンする。トランジスタ５９２のゲート端子の電位は電源電位ＶＳＳとトランジスタ５９３のしきい値電位の絶対値｜Ｖｔｈ５９３｜との和となる値（ＶＳＳ＋｜Ｖｔｈ５９３｜）になっており、トランジスタ５９２がオンしている。また、トランジスタ５９２のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ５９１を介して第２の電源と導通、及びトランジスタ５９２を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位はトランジスタ５９１とトランジスタ５９２との動作点によって決定され、出力端子ＯＵＴがＨレベルになる。

このように、図５９のインバータ回路５９０では、ブートストラップ動作によって、Ｌレベルの出力端子ＯＵＴの電位を第１の電源の電源電位ＶＳＳまで下げることができる。

なお、図５９のインバータ回路５９０は、入力端子ＩＮがＨレベルのときに、ブートストラップ動作を行うことができれば、図５９の回路構成に限定されない。入力端子ＩＮがＬレベルのときは、トランジスタ５９２のゲート端子に電位を供給していてもよい。

例えば、図６３のインバータ回路６３０のように、トランジスタ６３１を追加してもよい。なぜなら、出力端子ＯＵＴがＨレベルのときに、出力端子ＯＵＴの電位をＶＤＤにできるからである。つまり、入力端子ＩＮがＬレベルのときに、トランジスタ６３１がオンするため、トランジスタ５９２のゲート端子がＨレベルになる。そして、トランジスタ５９２はオフして、出力端子ＯＵＴはトランジスタ５９１を介して第２の電源のみと導通するからである。

なお、トランジスタ６３１は、Ｐチャネル型である。

別の例として、図６６のインバータ回路６６０のように、トランジスタ５９３の第１端子が入力端子ＩＮｂに接続されていてもよい。なぜなら、出力端子ＯＵＴがＨレベルのときに、出力端子ＯＵＴの電位をＶＤＤにできるからである。つまり、入力端子ＩＮがＬレベルのときに、入力端子ＩＮｂがＨレベルになるため、トランジスタ５９２のゲート端子がＨレベルになる。そして、トランジスタ５９２はオフして、出力端子ＯＵＴはトランジスタ５９１を介して第２の電源のみと導通するからである。

なお、入力端子ＩＮｂは入力端子ＩＮの信号の反転信号が供給されている。また、図３６の入力端子ＩＮｂと同様なものを用いることができる。

例えば、図１２５に示すように、入力端子ＩＮｂには、入力端子ＩＮの信号をインバータ回路１２５１を介して供給していてもよい。また、インバータ回路１２５１は、図５８〜図６５で説明したインバータ回路を適用することができる。

また、図３６では、入力端子ＩＮｂに制御信号を供給することで、インバータ回路３６０がトライステートバッファ回路としても機能することを示した。ここで、図６６のインバータ回路６６０も同様に、入力端子ＩＮｂに制御信号を供給することで、トライステートバッファ回路としても機能することができる。つまり、入力端子ＩＮがＨレベル、入力端子ＩＮｂがＨレベルになれば、トランジスタ５９１、及びトランジスタ５９２がオフすため、出力端子ＯＵＴはどの電源とも接続されないため、インバータ回路６６０はトライステートバッファ回路として機能することができる。

以下に、再び、図５９の応用例について説明する。

別の例として、図６９のインバータ回路６９０のように、トランジスタ５９３の第１端子、及びゲート端子が入力端子ＩＮｂに接続され、トランジスタ６３１を追加してもよい。なぜなら、出力端子ＯＵＴがＨレベルのときに、出力端子ＯＵＴの電位をＶＤＤにできるからである。つまり、入力端子ＩＮｂがＨレベルのときに、トランジスタ５９２のゲート端子がＨレベルになる。そして、トランジスタ５９２はオフして、出力端子ＯＵＴはトランジスタ５９１を介して第２の電源のみと導通するからである。

なお、容量素子５９４は、容量性を持つ素子であれば様々なものを用いることができる。例えば、図６０のインバータ回路６００、図６４のインバータ回路６４０、図６７のインバータ回路６７０、及び図７０のインバータ回路７００のように、容量素子５９４の代わりにそれぞれトランジスタ６０１、トランジスタ６４１、トランジスタ６７１、トランジスタ７０１を接続してもよい。

なお、容量素子５９４は、トランジスタ５９２の第２端子とゲート端子との間の容量値が十分大きければ、必ずしも必要ではない。例えば、図６１のインバータ回路６１０、図６５のインバータ回路６５０、図６８のインバータ回路６８０、及び図７１のインバータ回路７１０のように、容量素子５９４を接続しなくてもよい。

ここで、トランジスタ５９１〜トランジスタ５９３、トランジスタ６０１、トランジスタ６３１、トランジスタ６４１、及び容量素子５９４が有する機能を以下に説明する。

トランジスタ５９１は、入力端子ＩＮの電位に応じて、第２の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチしての機能を有する。入力端子ＩＮがＬレベルのときに、トランジスタ５９１は出力端子ＯＵＴに電源電位ＶＤＤを供給する機能を有する。

トランジスタ５９２は、第１の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。

トランジスタ５９３は、ダイオードとしての機能を有する。また、トランジスタ５９３は、トランジスタ５９２のゲート端子をフローティング状態にする機能を有する。

トランジスタ６０１は、出力端子ＯＵＴと、トランジスタ５９２のゲート端子との間に接続された容量素子としての機能を有する。入力端子ＩＮがＨレベルのときに、トランジスタ６０１はトランジスタ５９２のゲート端子の電位を下げる機能を有する。

トランジスタ６３１は、入力端子ＩＮの電位に応じて、第２の電源と、トランジスタ５９２のゲート端子とを接続するかしないかを選択するスイッチとしての機能を有する。入力端子ＩＮがＬレベルのときに、トランジスタ６３１はトランジスタ５９２のゲート端子に電源電位ＶＤＤを供給する機能を有する。

トランジスタ６４１は、出力端子ＯＵＴと、トランジスタ５９２のゲート端子との間に接続された容量素子としての機能を有する。入力端子ＩＮがＬレベルのときに、容量素子５９４は出力端子ＯＵＴの電位の上昇によって、トランジスタ５９２のゲート端子の電位を上昇させる機能を有する。

容量素子５９４は、出力端子ＯＵＴの電位に応じて、トランジスタ５９２のゲート端子の電位を変化させるための機能を有する。入力端子ＩＮがＨレベルのときに、容量素子５９４は出力端子ＯＵＴの電位の上昇によって、トランジスタ５９２のゲート端子の電位を下げる機能を有する。

このように、図５８〜図７１のインバータ回路はＬレベルの信号を出力するときに、電源電位ＶＳＳを変化することによって、出力端子ＯＵＴの電位を自由に変えることができる。つまり、図５８〜図７１のインバータ回路は、インバータ回路として動作するだけでなく、レベルシフト回路としても動作することができる。

ここで、ＮＡＮＤ回路２２１に適用可能な構成例についていくつか説明する。

図４２に、ＮＡＮＤ回路２２１の一形態を示す。図４２のＮＡＮＤ回路４２０はトランジスタ４２１、トランジスタ４２２、及びトランジスタ４２３を有している。

図４２のＮＡＮＤ回路４２０に示すように、トランジスタ４２１の第１端子が第２の電源に接続され、第２端子がトランジスタ４２２の第１端子に接続され、ゲート端子が入力端子ＩＮ１に接続されている。トランジスタ４２２の第２端子がトランジスタ４２３の第１端子、及び出力端子ＯＵＴに接続され、ゲート端子が入力端子ＩＮ２に接続されている。トランジスタ４２３の第２端子が第１の電源に接続され、ゲート端子が第１の電源に接続されている。

なお、第１の電源には、電源電位ＶＤＤが供給され、第２の電源には電源電位ＶＳＳが供給されている。第１の電源の電源電位ＶＤＤと第２の電源の電源電位ＶＳＳとの電位差（ＶＤＤ−ＶＳＳ）が、ＮＡＮＤ回路４２０の電源電圧に相当する。また、電源電位ＶＤＤは、電源電位ＶＳＳよりも高い電位である。

なお、入力端子ＩＮ１、及び入力端子ＩＮ２には、それぞれデジタルの制御信号が供給されている。また、出力端子ＯＵＴは、出力信号を出力している。

また、トランジスタ４２１〜トランジスタ４２３は、それぞれＮチャネル型である。

図４２のＮＡＮＤ回路４２０の動作について、入力端子ＩＮ１がＨレベルの場合と、Ｌレベルの場合と、入力端子ＩＮ２がＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。

まず、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１がＨレベルになると、トランジスタ４２１がオンする。入力端子ＩＮ２がＨレベルになるとトランジスタ４２２がオンする。

よって、出力端子ＯＵＴはトランジスタ４２１とトランジスタ４２２を介して第２の電源と導通、及びトランジスタ４２３を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位はトランジスタ４２１とトランジスタ４２２とトランジスタ４２３との動作点によって決定され、出力端子ＯＵＴはＬレベルになる。

次に、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１がＨレベルになると、トランジスタ４２１がオンする。入力端子ＩＮ２がＬレベルになると、トランジスタ４２２がオフする。

よって、出力端子ＯＵＴはトランジスタ４２３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位は電源電位ＶＤＤからトランジスタ４２３のしきい値電位Ｖｔｈ４２３を引いた値（ＶＤＤ−Ｖｔｈ４２３）になり、出力端子ＯＵＴがＨレベルになる。

次に、入力端子ＩＮ１がＬレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１がＬレベルになると、トランジスタ４２１がオフする。入力端子ＩＮ２がＨレベルになると、トランジスタ４２２がオンする。

次に、入力端子ＩＮ１がＬレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１がＬレベルになると、トランジスタ４２１がオフする。入力端子ＩＮ２がＬレベルになると、トランジスタ４２２がオフする。

なお、トランジスタ４２３は整流性を有している必要はなく、電流が流れると電圧が発生する素子であれば様々なものを用いることができる。例えば、図４６のＮＡＮＤ回路４６０のように、トランジスタ４２３の代わりに抵抗素子４６１を接続してもよい。

ここで、トランジスタ４２１〜トランジスタ４２３が有する機能を以下に説明する。

トランジスタ４２１は、入力端子ＩＮ１の電位に応じて、第２の電源と、トランジスタ４２２の第１端子とを接続するかしないかを選択するスイッチしての機能を有する。

トランジスタ４２２は、入力端子ＩＮ２の電位に応じて、トランジスタ４２１の第２端子と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。

トランジスタ４２３は、ダイオードとしての機能を有する。

図４３に、ＮＡＮＤ回路２２１の一形態を示す。図４３のＮＡＮＤ回路４３０はトランジスタ４３１、トランジスタ４３２、トランジスタ４３３、トランジスタ４３４、及び容量素子４３５を有している。

図４３のＮＡＮＤ回路４３０に示すように、トランジスタ４３１の第１端子が第２の電源に接続され、第２端子がトランジスタ４３２の第１端子に接続され、ゲート端子が入力端子ＩＮ１に接続されている。トランジスタ４３２の第２端子がトランジスタ４３３の第２端子、容量素子４３５の第２電極、及び出力端子ＯＵＴに接続され、ゲート端子が入力端子ＩＮ２に接続されている。トランジスタ４３３の第１端子が第１の電源に接続され、ゲート端子がトランジスタ４３４の第２端子、容量素子４３５の第１電極に接続されている。トランジスタ４３４の第１端子が第１の電源に接続され、ゲート端子が第１の電源に接続されている。

なお、第１の電源、第２の電源、入力端子ＩＮ１、入力端子ＩＮ２、及び出力端子ＯＵＴは図４２と同様なものを用いることができる。

また、トランジスタ４３１〜トランジスタ４３４は、それぞれＮチャネル型である。

図４３のＮＡＮＤ回路４３０の動作について、入力端子ＩＮ１がＨレベルの場合と、Ｌレベルの場合と、入力端子ＩＮ２がＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。

まず、入力端子ＩＮがＨレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１はＨレベルになると、トランジスタ４３１がオンする。入力端子ＩＮ２はＨレベルになると、トランジスタ４３２がオンする。トランジスタ４３３のゲート端子の電位は電源電位ＶＤＤからトランジスタ４３４のしきい値電位Ｖｔｈ４３４を引いた値（ＶＤＤ−Ｖｔｈ４３４）になっており、トランジスタ４３３がオンしている。

よって、出力端子ＯＵＴはトランジスタ４３１とトランジスタ４３２を介して第２の電源と導通、トランジスタ４３３を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位はトランジスタ４３１とトランジスタ４３２とトランジスタ４３３との動作点によって決定され、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１はＨレベルになると、トランジスタ４３１がオンする。入力端子ＩＮ２はＬレベルになると、トランジスタ４３２がオフする。トランジスタ４３３のゲート端子の電位は電源電位ＶＤＤからトランジスタ４３４のしきい値電位Ｖｔｈ４３４を引いた値（ＶＤＤ−Ｖｔｈ４３４）になっており、トランジスタ４３３がオンしている。また、トランジスタ４３３のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ４３３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。トランジスタ４３３のゲート端子の電位は容量素子４３５の容量結合によって、電源電位ＶＤＤとトランジスタ４３３のしきい値電位Ｖｔｈ４３３との和以上の値まで上昇し、トランジスタ４３３がオンし続ける。いわゆるブートストラップ動作が行われる。このときの出力端子ＯＵＴの電位はＶＤＤになり、出力端子ＯＵＴがＨレベルになる。

次に、入力端子ＩＮ１がＬレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１はＬレベルになると、トランジスタ４３１がオフする。入力端子ＩＮ２はＨレベルになると、トランジスタ４３２がオンする。トランジスタ４３３のゲート端子の電位は電源電位ＶＤＤからトランジスタ４３４のしきい値電位Ｖｔｈ４３４を引いた値（ＶＤＤ−Ｖｔｈ４３４）になっており、トランジスタ４３３がオンしている。また、トランジスタ４３３のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ４３３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。トランジスタ４３３のゲート端子の電位は容量素子４３５の容量結合によって、電源位ＶＤＤとトランジスタ４３３のしきい値電位Ｖｔｈ４３３との和以上の値まで上昇し、トランジスタ４３３がオンし続ける。いわゆるブートストラップ動作が行われる。このときの出力端子ＯＵＴの電位はＶＤＤになり、出力端子ＯＵＴがＨレベルになる。

次に、入力端子ＩＮ１がＬレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１はＬレベルになると、トランジスタ４３１がオフする。入力端子ＩＮ２はＬレベルになると、トランジスタ４３２がオフする。トランジスタ４３３のゲート端子の電位は電源電位ＶＤＤからトランジスタ４３４のしきい値電位Ｖｔｈ４３４を引いた値（ＶＤＤ−Ｖｔｈ４３４）になっており、トランジスタ４３３がオンしている。また、トランジスタ４３３のゲート端子はフローティング状態になっている。

このように、図４３のＮＡＮＤ回路４３０では、ブートストラップ動作によって、Ｈレベルの出力端子ＯＵＴの電位を第１の電源の電源電位ＶＤＤまで上昇することができる。

なお、図４３のＮＡＮＤ回路４３０は、入力端子ＩＮ１、又は入力端子ＩＮ２がＬレベルのときに、ブートストラップ動作を行うことができれば、図４３の回路構成に限定されない。入力端子ＩＮ１、及び入力端子ＩＮ２がＨレベルのときは、トランジスタ４３３のゲート端子に電位を供給してもよい。

例えば、図４７のＮＡＮＤ回路４７０のように、トランジスタ４７１、及びトランジスタ４７２を追加してもよい。なぜなら、出力端子ＯＵＴがＬレベルのときに、出力端子ＯＵＴの電位をＶＳＳにできるからである。つまり、入力端子ＩＮ１、及び入力端子ＩＮ２がＨレベルのときに、トランジスタ４７１、及びトランジスタ４７２がオンするため、トランジスタ４３３のゲート端子がＬレベルになる。そして、トランジスタ４３３はオフして、出力端子ＯＵＴはトランジスタ４３１、及びトランジスタ４３２を介して第２の電源のみと導通するからである。

なお、トランジスタ４７１、及びトランジスタ４７２は、それぞれＮチャネル型である。

なお、容量素子４３５は、容量性を持つ素子であれば様々なものを用いることができる。例えば、図４４のＮＡＮＤ回路４４０、及び図４８のＮＡＮＤ回路４８０のように、容量素子４３５の代わりにそれぞれトランジスタ４４１、トランジスタ４８１を接続してもよい。

なお、容量素子４３５は、トランジスタ４３３の第２端子とゲート端子との間の容量値が十分大きければ、必ずしも必要ではない。例えば、図４５のＮＡＮＤ回路４５０、及び図４９のＮＡＮＤ回路４９０のように、容量素子４３５を接続しなくてもよい。

ここで、トランジスタ４３１〜トランジスタ４３４、トランジスタ４４１、トランジスタ４７１、トランジスタ４７２、トランジスタ４８１、容量素子４３５が有する機能を以下に説明する。

トランジスタ４３１は、入力端子ＩＮ１の電位に応じて、第２の電源と、トランジスタ４３２の第１端子とを接続するかしないかを選択するスイッチとしての機能を有する。

トランジスタ４３２は、入力端子ＩＮ２の電位に応じて、トランジスタ４３２の第２端子と、出力端子ＯＵＴとを接続するかしないを選択するスイッチとしての機能を有する。

トランジスタ４３３は、第１の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチしての機能を有する。

トランジスタ４３４は、ダイオードとしての機能を有する。また、トランジスタ４３４は、トランジスタ４３３のゲート端子をフローティング状態にする機能を有する。

トランジスタ４４１は、出力端子ＯＵＴと、トランジスタ４３３のゲート端子との間に接続された容量素子としての機能を有する。入力端子ＩＮ１、又は入力端子ＩＮ２がＬレベルのときに、トランジスタ４４１はトランジスタ４３３のゲート端子の電位を上昇させる機能を有する。

トランジスタ４７１は、入力端子ＩＮ１の電位に応じて、第２の電源と、トランジスタ４７２の第１端子と接続するかしないかを選択するスイッチしての機能を有する。

トランジスタ４７２は、入力端子ＩＮ２の電位に応じて、トランジスタ４７１の第１端子と、トランジスタ４３３のゲート端子とを接続するかしないかを選択するスイッチしての機能を有する。

トランジスタ４８１は、出力端子ＯＵＴと、トランジスタ４３３のゲート端子との間に接続された容量素子としての機能を有する。入力端子ＩＮ１、又は入力端子ＩＮ２がＬレベルのときに、トランジスタ４４１はトランジスタ４３３のゲート端子の電位を上昇させる機能を有する。

容量素子４３５は、出力端子ＯＵＴの電位に応じて、トランジスタ４３３のゲート端子の電位を変化させるための機能を有する。入力端子ＩＮ１、又は入力端子ＩＮ２がＬレベルのときに、容量素子４３５はトランジスタ４３３のゲート端子の電位を上昇させる機能を有する。

このように、図４２〜図４９のＮＡＮＤ回路はＨレベルの信号を出力するときに、電源電位ＶＤＤを変化することによって、出力端子ＯＵＴの電位を自由に変えることができる。つまり、図４２〜図４９のＮＡＮＤ回路は、ＮＡＮＤ回路として動作するだけでなく、レベルシフト回路としても動作することができる。

図４２〜図４９のＮＡＮＤ回路では、すべてＮチャネル型のトランジスタで構成されている場合について説明したが、すべてＰチャネル型のトランジスタで構成されていてもよい。ここで、すべてＰチャネル型のトランジスタで構成された場合のＮＡＮＤ回路を図８０〜図８７に示す。

図８０に、ＮＡＮＤ回路２２１の別の一形態を示す。図８０のＮＡＮＤ回路８００はトランジスタ８０１、トランジスタ８０２、及びトランジスタ８０３を有している。

図８０のＮＡＮＤ回路８００に示すように、トランジスタ８０１の第１端子が第２の電源に接続され、第２端子がトランジスタ８０２の第２端子、トランジスタ８０３の第２端子、及び出力端子ＯＵＴに接続され、ゲート端子が入力端子ＩＮ１に接続されている。トランジスタ８０２の第１端子が第２の電源に接続され、ゲート端子が入力端子ＩＮ２に接続されている。トランジスタ８０３の第１端子が第１の電源に接続され、ゲート端子が第１の電源に接続されている。

なお、第１の電源には、電源電位ＶＳＳが供給され、第２の電源には電源電位ＶＤＤが供給されている。第１の電源の電源電位ＶＳＳと第２の電源の電源電位ＶＤＤとの電位差（ＶＤＤ−ＶＳＳ）が、ＮＡＮＤ回路８００の電源電圧に相当する。また、電源電位ＶＤＤは、電源電位ＶＳＳよりも高い電位である。

また、トランジスタ８０１〜トランジスタ８０３は、それぞれＰチャネル型である。

図８０のＮＡＮＤ回路８００の動作について、入力端子ＩＮ１がＨレベルの場合と、Ｌレベルの場合と、入力端子ＩＮ２がＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。

まず、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１がＨレベルになると、トランジスタ８０１がオフする。入力端子ＩＮ２がＨレベルになると、トランジスタ８０２がオフする。

よって、出力端子ＯＵＴはトランジスタ８０３を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位は電源電位ＶＳＳとトランジスタ８０３のしきい値電位Ｖｔｈ８０３の絶対値との和となる値（ＶＳＳ＋｜Ｖｔｈ８０３｜）になり、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１がＨレベルになると、トランジスタ８０１がオフする。入力端子ＩＮ２がＬレベルになるとトランジスタ８０２がオンする。

よって、出力端子ＯＵＴはトランジスタ８０２を介して第２の電源と導通、及びトランジスタ８０３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位はトランジスタ８０２とトランジスタ８０３との動作点によって決定され、出力端子ＯＵＴがＨレベルになる。

次に、入力端子ＩＮ１がＬレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１がＬレベルになると、トランジスタ８０１がオンする。入力端子ＩＮ２がＨレベルになるとトランジスタ８０２がオフする。

よって、出力端子ＯＵＴはトランジスタ８０１を介して第２の電源と導通、及びトランジスタ８０３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位はトランジスタ８０１とトランジスタ８０３との動作点によって決定され、出力端子ＯＵＴがＨレベルになる。

次に、入力端子ＩＮ１がＬレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１がＬレベルになると、トランジスタ８０１がオンする。入力端子ＩＮ２がＬレベルになるとトランジスタ８０２がオンする。

よって、出力端子ＯＵＴはトランジスタ８０１を介して第２の電源と導通、トランジスタ８０２を介して第２の電源、及びトランジスタ８０３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位はトランジスタ８０１とトランジスタ８０２とトランジスタ８０３との動作点によって決定され、出力端子ＯＵＴがＨレベルになる。

なお、トランジスタ８０３は整流性を有している必要はなく、電流が流れると電圧が発生する素子であれば様々なものを用いることができる。例えば、図８４のＮＡＮＤ回路８４０のように、トランジスタ８０３の代わりに抵抗素子８４１を接続してもよい。

ここで、トランジスタ８０１〜トランジスタ８０３が有する機能を以下に説明する。

トランジスタ８０１は、入力端子ＩＮ１の電位に応じて、第２の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。入力端子ＩＮ１がＬレベルのときに、トランジスタ８０１は出力端子ＯＵＴに電源電位ＶＤＤを供給する機能を有する。

トランジスタ８０２は、入力端子ＩＮ２の電位に応じて、第２の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチしての機能を有する。入力端子ＩＮ２がＬレベルのときに、トランジスタ８０２は出力端子ＯＵＴに電源電位ＶＤＤを供給する機能を有する。

トランジスタ８０３は、ダイオードとしての機能を有する。

図８１に、ＮＡＮＤ回路２２１の別の一形態を示す。図８１のＮＡＮＤ回路８１０はトランジスタ８１１、トランジスタ８１２、トランジスタ８１３、トランジスタ８１４、及び容量素子８１５を有している。

図８１のＮＡＮＤ回路８１０に示すように、トランジスタ８１１の第１端子が第２の電源に接続され、第２端子がトランジスタ８１２の第２端子、トランジスタ８１３の第２端子、容量素子８１５の第１電極に接続され、ゲート端子が入力端子ＩＮ１に接続されている。トランジスタ８１２の第１端子が第２の電源に接続され、ゲート端子が入力端子ＩＮ２に接続されている。トランジスタ８１３の第１端子が第１の電源に接続され、ゲート端子がトランジスタ８１４の第２端子、及び容量素子８１５の第２電極に接続されている。トランジスタ８１４の第１端子が第１の電源に接続され、ゲート端子が第１の電源に接続されている。

なお、第１の電源、第２の電源、入力端子ＩＮ１、入力端子ＩＮ２、及び出力端子ＯＵＴは図８０と同様なものを用いることができる。

また、トランジスタ８１１〜トランジスタ８１４は、それぞれＰチャネル型である。

図８１のＮＡＮＤ回路８１０の動作について、入力端子ＩＮ１がＨレベルの場合と、Ｌレベルの場合と、入力端子ＩＮ２がＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。

まず、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１はＨレベルになると、トランジスタ８１１がオフする。入力端子ＩＮ２はＨレベルになると、トランジスタ８１２がオフする。トランジスタ８１３のゲート端子の電位は電源電位ＶＳＳとトランジスタ８１４のしきい値電位Ｖｔｈ８１４の絶対値との和となる値（ＶＳＳ＋｜Ｖｔｈ８１４｜）になっており、トランジスタ８１３がオンしている。また、トランジスタ８１３のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ８１３を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。トランジスタ８１３のゲート端子の電位は容量素子８１５の容量結合によって、電源位ＶＳＳからトランジスタ８１３のしきい値電位Ｖｔｈ８１３の絶対値を引いた値（ＶＳＳ−｜Ｖｔｈ８１３｜）以下まで下がり、トランジスタ８１３がオンし続ける。いわゆるブートストラップ動作が行われる。このときの出力端子ＯＵＴの電位はＶＳＳになり、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮがＨレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１はＨレベルになると、トランジスタ８１１がオフする。入力端子ＩＮ２はＬレベルになると、トランジスタ８１２がオンする。トランジスタ８１３のゲート端子の電位は電源電位ＶＳＳとトランジスタ８１４のしきい値電位Ｖｔｈ８１４の絶対値との和となる値（Ｖｓｓ＋｜Ｖｔｈ８１４｜）になっており、トランジスタ８１３がオンしている。また、トランジスタ８１３のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ８１２を介して第２の電源と導通、トランジスタ８１３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位はトランジスタ８１２とトランジスタ８１３との動作点によって決定され、出力端子ＯＵＴがＨレベルになる。

次に、入力端子ＩＮがＬレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１はＨレベルになると、トランジスタ８１１がオンする。入力端子ＩＮ２はＨレベルになると、トランジスタ８１２がオフする。トランジスタ８１３のゲート端子の電位は電源電位ＶＳＳとトランジスタ８１４のしきい値電位Ｖｔｈ８１４の絶対値との和となる値（Ｖｓｓ＋｜Ｖｔｈ８１４｜）になっており、トランジスタ８１３がオンしている。また、トランジスタ８１３のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ８１１を介して第２の電源と導通、トランジスタ８１３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位はトランジスタ８１１とトランジスタ８１３との動作点によって決定され、出力端子ＯＵＴがＨレベルになる。

次に、入力端子ＩＮがＬレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１はＬレベルになると、トランジスタ８１１がオンする。入力端子ＩＮ２はＬレベルになると、トランジスタ８１２がオンする。トランジスタ８１３のゲート端子の電位は電源電位ＶＳＳとトランジスタ８１４のしきい値電位Ｖｔｈ８１４の絶対値との和となる値（Ｖｓｓ＋｜Ｖｔｈ８１４｜）になっており、トランジスタ８１３がオンしている。また、トランジスタ８１３のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ８１１を介して第２の電源と導通、トランジスタ８１２を介して第２の電源と導通、トランジスタ８１３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位はトランジスタ８１１とトランジスタ８１２とトランジスタ８１３との動作点によって決定され、出力端子ＯＵＴがＨレベルになる。

このように、図８１のＮＡＮＤ回路８１０では、ブートストラップ動作によって、Ｌレベルの出力端子ＯＵＴの電位を第１の電源の電源電位ＶＳＳまで下げることができる。

なお、図８１のＮＡＮＤ回路８１０は、入力端子ＩＮ１、及び入力端子ＩＮ２がＨレベルのときに、ブートストラップ動作を行うことができれば、図８１の回路構成に限定されない。入力端子ＩＮ１、又は入力端子ＩＮ２がＬレベルのときは、トランジスタ８１３のゲート端子に電位を供給してもよい。

例えば、図８５のＮＡＮＤ回路８５０のように、トランジスタ８５１、及びトランジスタ８５２を追加してもよい。なぜなら、出力端子ＯＵＴがＨレベルのときに、出力端子ＯＵＴの電位をＶＤＤにできるからである。つまり、入力端子ＩＮ１、又は入力端子ＩＮ２がＬレベルのときに、トランジスタ８５１、又はトランジスタ８５２がオンするため、トランジスタ８１３のゲート端子がＨレベルになる。そして、トランジスタ８１３はオフして、出力端子ＯＵＴはトランジスタ８１１、又はトランジスタ８１２を介して第２の電源のみと導通するからである。

なお、トランジスタ８５１、及びトランジスタ８５２は、それぞれＰチャネル型である。

なお、容量素子８１５は、容量性を持つ素子であれば様々なものを用いることができる。例えば、図８２のＮＡＮＤ回路８２０、及び図８６のＮＡＮＤ回路８６０のように、容量素子８１５の代わりにそれぞれトランジスタ８２１、トランジスタ８６１を接続してもよい。

なお、容量素子８１５は、トランジスタ８１３の第２端子とゲート端子との間の容量値が十分大きければ、必ずしも必要ではない。例えば、図８３のＮＡＮＤ回路８３０、及び図８７のＮＡＮＤ回路８７０のように、容量素子８１５を接続しなくてもよい。

ここで、トランジスタ８１１〜トランジスタ８１４、トランジスタ８２１、トランジスタ８５１、トランジスタ４５２、トランジスタ８６１、容量素子８１５が有する機能を以下に説明する。

トランジスタ８１１は、入力端子ＩＮ１の電位に応じて、第２の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチしての機能を有する。入力端子ＩＮ１がＬレベルのときに、トランジスタ８１１は出力端子ＯＵＴに電源電位ＶＤＤを供給する機能を有する。

トランジスタ８１２は、入力端子ＩＮ２の電位に応じて、第２の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチそしての機能を有する。入力端子ＩＮ２がＬレベルのときに、トランジスタ８１２は出力端子ＯＵＴに電源電位ＶＤＤを供給する機能を有する。

トランジスタ８１３は、第１の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。

トランジスタ８１４は、ダイオードとしての機能を有する。また、トランジスタ８１４は、トランジスタ８１３のゲート端子をフローティング状態にする機能を有する。

トランジスタ８２１は、出力端子ＯＵＴと、トランジスタ８１３のゲート端子との間に接続された容量素子としての機能を有する。入力端子ＩＮ１、及び入力端子ＩＮ２がＨレベルのときに、トランジスタ８２１はトランジスタ８１３のゲート端子の電位を下げる機能を有する。

トランジスタ８５１は、入力端子ＩＮ１の電位に応じて、第２の電源と、トランジスタ８１３のゲート端子とを接続するかしないかを選択するスイッチとしての機能を有する。入力端子ＩＮ１がＬレベルのときに、トランジスタ８５１はトランジスタ８１３のゲート端子に電源電位ＶＤＤを供給する機能を有する。

トランジスタ８５２は、入力端子ＩＮ２の電位に応じて、第２の電源と、トランジスタ８１３のゲート端子とを接続するかしないかを選択するスイッチとしての機能を有する。入力端子ＩＮ２がＬレベルのときに、トランジスタ８５２はトランジスタ８１３のゲート端子に電源電位ＶＤＤを供給する機能を有する。

トランジスタ８６１は、出力端子ＯＵＴと、トランジスタ８１３のゲート端子との間に接続された容量素子としての機能を有する。入力端子ＩＮ１、及び入力端子ＩＮ２がＨレベルのときに、トランジスタ８６１はトランジスタ８１３のゲート端子の電位を下げる機能を有する。

容量素子８１５は、出力端子ＯＵＴの電位に応じて、トランジスタ８１３のゲート端子の電位を変化させるための機能を有する。入力端子ＩＮ１、又は入力端子ＩＮ２がＨレベルのときに、容量素子８１５はトランジスタ８１３のゲート端子の電位を下げる機能を有する。

このように、図８１〜図８７のＮＡＮＤ回路はＬレベルの信号を出力するときに、電源電位ＶＳＳを変化することによって、出力端子ＯＵＴの電位を自由に変えることができる。つまり、図８１〜図８７のＮＡＮＤ回路は、ＮＡＮＤ回路として動作するだけでなく、レベルシフト回路としても動作することができる。

ここで、ＮＯＲ回路２３１に適応可能な構成例についていくつか説明する。

図５０に、ＮＯＲ回路２３１の一形態を示す。図５０のＮＯＲ回路５００は、トランジスタ５０１、トランジスタ５０２、及びトランジスタ５０３を有している。

図５０のＮＯＲ回路５００に示すように、トランジスタ５０１の第１端子が第２の電源に接続され、第２端子がトランジスタ５０２の第２端子、トランジスタ５０３の第２端子、及び出力端子ＯＵＴに接続され、ゲート端子が入力端子ＩＮ１に接続されている。トランジスタ５０２の第１端子が第２の電源に接続され、ゲート端子が入力端子ＩＮ２に接続されている。トランジスタ５０３の第１端子が第１の電源に接続され、ゲート端子が第１の電源に接続されている。

なお、第１の電源には、電源電位ＶＤＤが供給され、第２の電源には電源電位ＶＳＳが供給されている。第１の電源の電源電位ＶＤＤと第２の電源の電源電位ＶＳＳとの電位差（ＶＤＤ−ＶＳＳ）が、ＮＯＲ回路５００の電源電圧に相当する。また、電源電位ＶＤＤは、電源電位ＶＳＳよりも高い電位である。

また、トランジスタ５０１〜トランジスタ５０３は、それぞれＮチャネル型である。

図５０のＮＯＲ回路５００の動作について、入力端子ＩＮ１がＨレベルの場合と、Ｌレベルの場合と、入力端子ＩＮ２がＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。

まず、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１がＨレベルになると、トランジスタ５０１がオンする。入力端子ＩＮ２がＨレベルになると、トランジスタ５０２がオンする。

よって、出力端子ＯＵＴはトランジスタ５０１を介して第２の電源、トランジスタ５０２を介して第２の電源、及びトランジスタ５０３を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位はトランジスタ５０１とトランジスタ５０２とトランジスタ５０３との動作点によって決定され、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１がＨレベルになると、トランジスタ５０１がオンする。入力端子ＩＮ２がＬレベルになると、トランジスタ５０２がオフする。

よって、出力端子ＯＵＴはトランジスタ５０１を介して第２の電源、及びトランジスタ５０３を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位はトランジスタ５０１とトランジスタ５０３との動作点によって決定され、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮ１がＬレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１がＬレベルになると、トランジスタ５０１がオフする。入力端子ＩＮ２がＨレベルになると、トランジスタ５０２がオンする。

よって、出力端子ＯＵＴはトランジスタ５０２を介して第２の電源、及びトランジスタ５０３を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位はトランジスタ５０２とトランジスタ５０３との動作点によって決定され、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮ１がＬレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１がＬレベルになると、トランジスタ５０１がオフする。入力端子ＩＮ２がＬレベルになると、トランジスタ５０２がオフする。

よって、出力端子ＯＵＴはトランジスタ５０３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位は電源電位ＶＤＤからトランジスタ５０３のしきい値電位Ｖｔｈ５０３を引いた値（ＶＤＤ−Ｖｔｈ５０３）になり、出力端子ＯＵＴがＨレベルになる。

なお、トランジスタ５０３は整流性を有している必要はなく、電流が流れると電圧が発生する素子であれば様々なものを用いることができる。例えば、図５４のＮＯＲ回路５４０のように、トランジスタ５０３の代わりに抵抗素子５４１を接続してもよい。

ここで、トランジスタ５０１〜トランジスタ５０３が有する機能を以下に説明する。

トランジスタ５０１は、入力端子ＩＮ１の電位に応じて、第２の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチしての機能を有する。

トランジスタ５０２は、入力端子ＩＮ２の電位に応じて、第２の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。

トランジスタ５０３は、ダイオードとしての機能を有する。

図５１に、ＮＯＲ回路２３１の別の一形態を示す。図５１のＮＯＲ回路５１０は、トランジスタ５１１、トランジスタ５１２、トランジスタ５１３、トランジスタ５１４、及び２つの電極を持つ容量素子５１５を有している。

図５１のＮＯＲ回路５１０に示すように、トランジスタ５１１の第１端子が第２の電源に接続され、第２端子がトランジスタ５１２の第２端子、トランジスタ５１３の第２端子、容量素子５１５の第２電極、及び出力端子ＯＵＴに接続され、ゲート端子が入力端子ＩＮ１に接続されている。トランジスタ５１２の第１端子が第２の電源に接続され、ゲート端子が入力端子ＩＮ２に接続されている。トランジスタ５１３の第１端子が第１の電源に接続され、ゲート端子がトランジスタ５１４の第２端子、及び容量素子５１５の第１電極に接続されている。トランジスタ５１４の第１端子が第１の電源に接続され、ゲート端子が第１の電源に接続されている。

なお、第１の電源、第２の電源、入力端子ＩＮ１、入力端子ＩＮ２、及び出力端子ＯＵＴは図５０と同様なものを用いることができる。

また、トランジスタ５１１〜トランジスタ５１４は、それぞれＮチャネル型である。

図５１のＮＯＲ回路５１０の動作について、入力端子ＩＮ１がＨレベルの場合と、Ｌレベルの場合と、入力端子ＩＮ２がＨレベルの場合と、Ｌレベルの場合とについて、それぞれ説明する。

まず、入力端子ＩＮがＨレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１はＨレベルになると、トランジスタ５１１がオンする。入力端子ＩＮ２がＨレベルになると、トランジスタ５１２がオンする。トランジスタ５１３のゲート端子の電位は電源電位ＶＤＤからトランジスタ５１４のしきい値電位Ｖｔｈ５１４を引いた値（ＶＤＤ−Ｖｔｈ５１４）になっており、トランジスタ５１３がオンしている。また、トランジスタ５１３のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ５１１を介して第２の電源、トランジスタ５１２を介して第２の電源、及びトランジスタ５１３を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位はトランジスタ５１１とトランジスタ５１２とトランジスタ５１３との動作点によって決定され、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１はＨレベルになると、トランジスタ５１１がオンする。入力端子ＩＮ２がＬレベルになると、トランジスタ５１２がオフする。トランジスタ５１３のゲート端子の電位は電源電位ＶＤＤからトランジスタ５１４のしきい値電位Ｖｔｈ５１４を引いた値（ＶＤＤ−Ｖｔｈ５１４）になっており、トランジスタ５１３がオンしている。また、トランジスタ５１３のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ５１１を介して第２の電源、及びトランジスタ５１３を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位はトランジスタ５１１とトランジスタ５１２とトランジスタ５１３との動作点によって決定され、出力端子ＯＵＴがＬレベルになる。

まず、入力端子ＩＮがＬレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１はＬレベルになると、トランジスタ５１１がオフする。入力端子ＩＮ２がＨレベルになると、トランジスタ５１２がオンする。トランジスタ５１３のゲート端子の電位は電源電位ＶＤＤからトランジスタ５１４のしきい値電位Ｖｔｈ５１４を引いた値（ＶＤＤ−Ｖｔｈ５１４）になっており、トランジスタ５１３がオンしている。また、トランジスタ５１３のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ５１２を介して第２の電源、及びトランジスタ５１３を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位はトランジスタ５１１とトランジスタ５１２とトランジスタ５１３との動作点によって決定され、出力端子ＯＵＴがＬレベルになる。

まず、入力端子ＩＮがＬレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１はＬレベルになると、トランジスタ５１１がオフする。入力端子ＩＮ２がＬレベルになると、トランジスタ５１２がオフする。トランジスタ５１３のゲート端子の電位は電源電位ＶＤＤからトランジスタ５１４のしきい値電位Ｖｔｈ５１４を引いた値（ＶＤＤ−Ｖｔｈ５１４）になっており、トランジスタ５１３がオンしている。また、トランジスタ５１３のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ５１３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。トランジスタ５１３のゲート端子の電位は容量素子５１５の容量結合によって、電源電位ＶＤＤとトランジスタ５１３のしきい値電位Ｖｔｈ５１３との和以上の値まで上昇し、トランジスタ５１３がオンし続ける。いわゆるブートストラップ動作が行われる。このときの出力端子ＯＵＴの電位はＶＤＤになり、出力端子ＯＵＴがＨレベルになる。

このように、図５１のＮＯＲ回路５１０では、ブートストラップ動作によって、Ｈレベルの出力端子ＯＵＴの電位を第１の電源の電源電位ＶＤＤまで上昇することができる。

なお、図５１のＮＯＲ回路５１０は、入力端子ＩＮ１、及び入力端子ＩＮ２がＬレベルのときに、ブートストラップ動作を行うことができれば、図５１の回路構成に限定されない。入力端子ＩＮ１、又は入力端子ＩＮ２がＨレベルのときは、トランジスタ５１３のゲート端子に電位を供給してもよい。

例えば、図５５のＮＯＲ回路５５０のように、トランジスタ５５１、及びトランジスタ５５２を追加してもよい。なぜなら、出力端子ＯＵＴがＬレベルのときに、出力端子ＯＵＴの電位をＶＳＳにできるからである。つまり、入力端子ＩＮ１、又は入力端子ＩＮ２の一方または両方がＨレベルのときに、トランジスタ５５１、トランジスタ５５２がオンするため、トランジスタ５１３のゲート端子がＬレベルになる。そして、トランジスタ５１３はオフして、出力端子ＯＵＴはトランジスタ５１１、又はトランジスタ５１２を介して第２の電源のみと導通するからである。

なお、トランジスタ５５１、及びトランジスタ５５２は、それぞれＮチャネル型である。

なお、容量素子５１５は、容量性を持つ素子であれば様々なものを用いることができる。例えば、図５２のＮＯＲ回路５２０、及び図５６のＮＯＲ回路５６０のように、容量素子５１５の代わりにそれぞれ、トランジスタ５２１、トランジスタ５６１を接続してもよい。

なお、容量素子５１５は、トランジスタ５１３の第２端子とゲート端子との間の容量値が十分大きければ、必ずしも必要ではない。例えば、図５３のＮＯＲ回路５３０、及び図５７のＮＯＲ回路５７０のように、容量素子５１５を接続しなくてもよい。

ここで、トランジスタ５１１〜トランジスタ５１４、トランジスタ５２１、トランジスタ５５１、トランジスタ５５２、トランジスタ５６１、容量素子５１５が有する機能をそれぞれ以下に説明する。

トランジスタ５１１は、入力端子ＩＮ１の電位に応じて、第２の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。入力端子ＩＮ１がＨレベルのときに出力端子ＯＵＴに電源電位ＶＳＳを供給する。

トランジスタ５１２は、入力端子ＩＮ２の電位に応じて、第２の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチしての機能を有する。入力端子ＩＮ２がＨレベルのときの出力端子ＯＵＴに電源電位ＶＳＳを供給する。

トランジスタ５１３は、第１の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。

トランジスタ５１４は、ダイオードとしての機能を有する。また、トランジスタ５１４は、トランジスタ５１３のゲート端子をフローティング状態にする機能を有する。

トランジスタ５２１は、出力端子ＯＵＴと、トランジスタ５１３のゲート端子との間に接続された容量素子としての機能を有する。入力端子ＩＮ１、及び入力端子ＩＮ２がＬレベルのときに、トランジスタ５２１はトランジスタ５１３のゲート端子の電位を上昇させる能を有する。

トランジスタ５５１は、入力端子ＩＮ１の電位に応じて、第２の電源と、トランジスタ５１３のゲート端子とを接続すかしないかを選択するスイッチとしての機能を有する。入力端子ＩＮ１がＨレベルのときに、トランジスタ５５１はトランジスタ５１３のゲート端子に電源電位ＶＳＳを供給する機能を有する。

トランジスタ５５２は、入力端子ＩＮ２の電位に応じて、第２の電源と、トランジスタ５１３のゲート端子とを接続すかしないかを選択するスイッチとしての機能を有する。入力端子ＩＮ２がＨレベルのときに、トランジスタ５５２はトランジスタ５１３のゲート端子に電源電位ＶＳＳを供給する機能を有する。

トランジスタ５６１は、出力端子ＯＵＴと、トランジスタ５１３のゲート端子との間に接続された容量素子としての機能を有する。入力端子ＩＮ１、及び入力端子ＩＮ２がＬレベルのときに、トランジスタ５６１はトランジスタ５１３のゲート端子の電位を上昇させる能を有する。

容量素子５１５は、出力端子ＯＵＴの電位に応じて、トランジスタ５１３のゲート端子の電位を変化させるための機能を有する。入力端子ＩＮ１、及び入力端子ＩＮ２がＬレベルのときに、容量素子５１５はトランジスタ５１３のゲート端子の電位を上昇させる機能を有する。

このように、図５０〜図５７のＮＯＲ回路はＨレベルの信号を出力するときに、電源電位ＶＤＤを変化させることによって、出力端子ＯＵＴの電位を自由に変えることができる。つまり、図５０〜図５７ＮＯＲ回路は、インバータ回路として動作するだけでなく、レベルシフト回路としても動作することができる。

図５０〜図５７のＮＯＲ回路では、すべてＮチャネル型のトランジスタで構成されている場合について説明したが、すべてＰチャネル型のトランジスタで構成されていてもよい。ここで、すべてＰチャネル型のトランジスタで構成された場合のインバータ回路を図７２〜図７９に示す。

図７２に、ＮＯＲ回路２３１の別の一形態を示す。図７２のＮＯＲ回路７２０は、トランジスタ７２１、トランジスタ７２２、及びトランジスタ７２３を有している。

図７２のＮＯＲ回路７２０に示すように、トランジスタ７２１の第１端子が第２の電源に接続され、第２端子がトランジスタ７２２の第１端子に接続され、ゲート端子が入力端子ＩＮ１に接続されている。トランジスタ７２２の第２端子がトランジスタ７２３の第２端子、及び出力端子ＯＵＴに接続され、ゲート端子が入力端子ＩＮ２に接続されている。トランジスタ７２３の第１端子が第１の電源に接続され、ゲート端子が第１の電源に接続されている。

なお、第１の電源には、電源電位ＶＳＳが供給され、第２の電源には電源電位ＶＤＤが供給されている。第１の電源の電源電位ＶＳＳと第２の電源の電源電位ＶＤＤとの電位差（ＶＤＤ−ＶＳＳ）が、ＮＯＲ回路７２０の電源電圧に相当する。また、電源電位ＶＤＤは、電源電位ＶＳＳよりも高い電位である。

なお、入力端子ＩＮ１、及び入力端子ＩＮ２には、それぞれ制御信号が供給されている。また、出力端子ＯＵＴは、出力信号を出力している。

また、トランジスタ７２１〜トランジスタ７２３は、それぞれＰチャネル型である。

図７２のＮＯＲ回路７２０の動作について、入力端子ＩＮ１がＨレベルの場合と、Ｌレベルの場合と、入力端子ＩＮ２がＨレベルの場合と、Ｌレベルの場合について、それぞれ説明する。

まず、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１がＨレベルになると、トランジスタ７２１がオフする。入力端子ＩＮ２がＨレベルになると、トランジスタ７２２がオフする。

よって、出力端子ＯＵＴはトランジスタ７２３を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。このときの出力端子ＯＵＴの電位は電源電位ＶＳＳとトランジスタ７２３のしきい値電位Ｖｔｈ７２３の絶対値との和となる値（ＶＳＳ＋｜Ｖｔｈ７２３｜）になり、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１がＨレベルになると、トランジスタ７２１がオフする。入力端子ＩＮ２がＬレベルになると、トランジスタ７２２がオンする。

次に、入力端子ＩＮ１がＬレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１がＬレベルになると、トランジスタ７２１がオンする。入力端子ＩＮ２がＨレベルになると、トランジスタ７２２がオフする。

次に、入力端子ＩＮ１がＬレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１がＬレベルになると、トランジスタ７２１がオンする。入力端子ＩＮ２がＬレベルになると、トランジスタ７２２がオンする。

よって、出力端子ＯＵＴはトランジスタ７２１、及びトランジスタ７２２を介して第２の電源、及びトランジスタ７２３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位はトランジスタ７２１とトランジスタ７２２とトランジスタ７２３との動作点によって決定され、出力端子ＯＵＴがＨレベルになる。

なお、トランジスタ７２３は整流性を有している必要はなく、電流が流れると電圧が発生する素子であれば様々なものを用いることができる。例えば、図７６のＮＯＲ回路７６０のように、トランジスタ７２３の代わりに抵抗素子７６１を接続してもよい。

ここで、トランジスタ７２１〜トランジスタ７２３が有する機能を以下に説明する。

トランジスタ７２１は、入力端子ＩＮ１の電位に応じて、第２の電源と、トランジスタ７２２の第２端子とを接続するかしないかを選択するスイッチしての機能を有する。

トランジスタ７２２は、入力端子ＩＮ２の電位に応じて、トランジスタ７２１の第２端子と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。

トランジスタ７２３は、ダイオードとしての機能を有する。

図７３に、ＮＯＲ回路２３１の別の一例を示す。図７３のＮＯＲ回路７３０はトランジスタ７３１、トランジスタ７３２、トランジスタ７３３、トランジスタ７３４、及び２つの電極を持つ容量素子７３５を有している。

図７３のＮＯＲ回路７３０に示すように、トランジスタ７３１の第１端子が第２の電源に接続され、第２端子がトランジスタ７３２の第１端子に接続され、ゲート端子が入力端子ＩＮ１に接続されている。トランジスタ７３２の第２端子がトランジスタ７３３の第２端子、容量素子７３５の第２電極、及び出力端子ＯＵＴに接続され、ゲート端子が入力端子ＩＮ２に接続されている。トランジスタ７３３の第１端子が第１の電源に接続され、ゲート端子がトランジスタ７３４の第２端子に接続され、容量素子７３５の第１電極に接続されている。トランジスタ７３４の第１端子が第１の電源に接続され、ゲート端子が第１の電源に接続されている。

なお、第１の電源、第２の電源、入力端子ＩＮ１、入力端子ＩＮ２、及び出力端子ＯＵＴは図７２と同様なものを用いることができる。

また、トランジスタ７３１〜トランジスタ７３４は、それぞれＰチャネル型である。

図７３のＮＯＲ回路７３０の動作について、入力端子ＩＮ１がＨレベルの場合と、Ｌレベルの場合と、入力端子ＩＮ２がＨレベルの場合と、Ｌレベルの場合とについて、それぞれ説明する。

まず、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１はＨレベルになると、トランジスタ７３１がオフする。入力端子ＩＮ２はＨレベルになると、トランジスタ７３２がオフする。トランジスタ７３３のゲート端子の電位は電源電位ＶＳＳとトランジスタ７３４のしきい値電位Ｖｔｈ７３４の絶対値との和た値（ＶＳＳ＋｜Ｖｔｈ７３４｜）になっており、トランジスタ７３３がオンしている。また、トランジスタ７３３のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ７３３を介して第１の電源と導通し、出力端子ＯＵＴの電位が下がる。トランジスタ７３３のゲート端子の電位は容量素子７３５の容量結合によって、電源電位ＶＳＳからトランジスタ７３３のしきい値電位Ｖｔｈ７３３の絶対値を引いた値（ＶＳＳ−｜Ｖｔｈ７３３｜）以下まで下がり、トランジスタ７３３がオンし続ける。いわゆるブートストラップ動作が行われる。このときの出力端子ＯＵＴの電位はＶＳＳになり、出力端子ＯＵＴがＬレベルになる。

次に、入力端子ＩＮ１がＨレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１はＨレベルになると、トランジスタ７３１がオフする。入力端子ＩＮ２はＬレベルになると、トランジスタ７３２がオンする。トランジスタ７３３のゲート端子の電位は電源電位ＶＳＳとトランジスタ７３４のしきい値電位Ｖｔｈ７３４の絶対値との和となる値（ＶＳＳ＋｜Ｖｔｈ７３４｜）になっており、トランジスタ７３３がオンしている。また、トランジスタ７３３のゲート端子は、フローティング状態になっている。

次に、入力端子ＩＮ１がＬレベル、入力端子ＩＮ２がＨレベルの場合について説明する。入力端子ＩＮ１はＬレベルになると、トランジスタ７３１がオンする。入力端子ＩＮ２はＨレベルになると、トランジスタ７３２がオフする。トランジスタ７３３のゲート端子の電位は電源電位ＶＳＳとトランジスタ７３４のしきい値電位Ｖｔｈ７３４の絶対値との和となる値（ＶＳＳ＋｜Ｖｔｈ７３４｜）になっており、トランジスタ７３３がオンしている。また、トランジスタ７３３のゲート端子は、フローティング状態になっている。

次に、入力端子ＩＮ１がＬレベル、入力端子ＩＮ２がＬレベルの場合について説明する。入力端子ＩＮ１はＬレベルになると、トランジスタ７３１がオンする。入力端子ＩＮ２はＬレベルになると、トランジスタ７３２がオンする。トランジスタ７３３のゲート端子の電位は電源電位ＶＳＳとトランジスタ７３４のしきい値電位Ｖｔｈ７３４の絶対値との和となる値（ＶＳＳ＋｜Ｖｔｈ７３４｜）になっており、トランジスタ７３３がオンしている。また、トランジスタ７３３のゲート端子は、フローティング状態になっている。

よって、出力端子ＯＵＴはトランジスタ７３１、及びトランジスタ７３２を介して第２の電源、並びにトランジスタ７３３を介して第１の電源と導通し、出力端子ＯＵＴの電位が上昇する。このときの出力端子ＯＵＴの電位はトランジスタ７３１とトランジスタ７３２とトランジスタ７３３との動作点によって決定され、出力端子ＯＵＴがＨレベルになる。

このように、図７３のＮＯＲ回路７３０では、ブートストラップ動作によって、Ｌレベルの出力端子ＯＵＴの電位を第１の電源の電源電位ＶＳＳまで下げることができる。

なお、図７３のＮＯＲ回路７３０は、入力端子ＩＮ１、又は入力端子ＩＮ２がＨレベルのときに、ブートストラップ動作を行うことができれば、図７３の回路構成に限定されない。入力端子ＩＮ１、及び入力端子ＩＮ２がＬレベルのときは、トランジスタ７３３のゲート端子に電位を供給してもよい。

例えば、図７７のＮＯＲ回路７７０のように、トランジスタ７７１、及びトランジスタ７７２を追加してもよい。なぜなら、出力端子ＯＵＴがＨレベルのときに、出力端子ＯＵＴの電位をＶＤＤにできるからである。つまり、入力端子ＩＮ１、及び入力端子ＩＮ２がＬレベルのときに、トランジスタ７７１、又はトランジスタ７７２がオンするため、トランジスタ７３３のゲート端子がＨレベルになる。そして、トランジスタ７３３はオフして、出力端子ＯＵＴはトランジスタ７３１、及びトランジスタ７３２を介して第２の電源のみと導通するからである。

なお、トランジスタ７７１、及びトランジスタ７７２は、それぞれＰチャネル型である。

なお、容量素子７３５は、容量性を持つ素子であれば様々なものを用いることができる。例えば、図７４のＮＯＲ回路７４０、及び図７８のＮＡＮＤ回路７８０のように、容量素子７３５の代わりにそれぞれトランジスタ７４１、トランジスタ７８１を接続してもよい。

なお、容量素子７３５は、トランジスタ７３３の第２端子とゲート端子との間の容量値が十分大きければ、必ずしも必要ではない。例えば、図７５のＮＯＲ回路７５０、及び図７９のＮＯＲ回路７９０のように、容量素子７３５を接続しなくてもよい。

ここで、トランジスタ７３１〜トランジスタ７３４、トランジスタ７４１、トランジスタ７７１、トランジスタ７７２、トランジスタ７８１、容量素子７３５が有する機能を以下に説明する。

トランジスタ７３１は、入力端子ＩＮ１の電位に応じて、第２の電源と、トランジスタ７３２の第１端子とを接続するかしないかを選択するスイッチとしての機能を有する。

トランジスタ７３２は、入力端子ＩＮ２の電位に応じて、トランジスタ７３１の第２端子と、出力端子ＯＵＴとを選択するスイッチそしての機能を有する。

トランジスタ７３３は、第１の電源と、出力端子ＯＵＴとを接続するかしないかを選択するスイッチとしての機能を有する。

トランジスタ７３４は、ダイオードとしての機能を有する。また、トランジスタ７３４は、トランジスタ７３３のゲート端子をフローティング状態にする機能を有する。

トランジスタ７４１は、出力端子ＯＵＴと、トランジスタ７３３のゲート端子との間に接続された容量素子としての機能を有する。入力端子ＩＮ１、又は入力端子ＩＮ２の一方または両方がＨレベルのときに、トランジスタ７４１はトランジスタ７３３のゲート端子の電位を下げる機能を有する。

トランジスタ７７１は、入力端子ＩＮ１の電位に応じて、第２の電源と、トランジスタ７７２の第１端子と接続するかしないかを選択するスイッチしての機能を有する。

トランジスタ７７２は、入力端子ＩＮ２の電位に応じて、トランジスタ７７１の第１端子と、トランジスタ７３３のゲート端子とを接続するかしないかを選択するスイッチしての機能を有する。

トランジスタ７８１は、出力端子ＯＵＴと、トランジスタ７３３のゲート端子との間に接続された容量素子としての機能を有する。入力端子ＩＮ１、又は入力端子ＩＮ２の一方または両方がＨレベルのときに、トランジスタ７８１はトランジスタ７３３のゲート端子の電位を下げる機能を有する。

容量素子７３５は、出力端子ＯＵＴの電位に応じて、トランジスタ７３３のゲート端子の電位を変化させるための機能を有する。入力端子ＩＮ１、又は入力端子ＩＮ２の一方または両方がＨレベルのときに、容量素子７３５はトランジスタ７３３のゲート端子の電位を下げる機能を有する。

このように、図７３〜図７８のＮＯＲ回路はＬレベルの信号を出力するときに、電源電位ＶＳＳを変化することによって、出力端子ＯＵＴの電位を自由に変えることができる。つまり、図７３〜図７８のＮＯＲ回路は、ＮＡＮＤ回路として動作するだけでなく、レベルシフト回路としても動作することができる。

また、インバータ回路２１１、ＮＡＮＤ回路２２１、及びＮＯＲ回路２３１として、図２８〜図８７の回路構成を用いることによって、シフトレジスタ回路２００を動作させるためのマージンが大きくなる。なぜなら、上記のインバータ回路２１１、ＮＡＮＤ回路２２１、及びＮＯＲ回路２３１では、１つのトランジスタのゲート端子が出力端子ＳＲｏｕｔに接続されていることを特徴としているからである。よって、出力端子ＳＲｏｕｔの負荷容量は小さくなるため、シフトレジスタ回路２００を動作させるためのマージンを大きくできる。

また、図２８〜図８７に示したインバータ回路、ＮＡＮＤ回路、及びＮＯＲ回路では、それぞれ同一の極性のトランジスタで構成されている。よって、これらのトランジスタの極性が同一基板上の他のトランジスタの極性と同じであれば、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。

なお、図２８〜図８７に示した第１の電源、及び第２の電源には、電源電位ＶＤＤ、又は電源電位ＶＳＳが供給されているが、本発明は必ずしもこれに限定しない。

例えば、図２８〜図８７の第１の電源、及び第２の電源には、それぞれ別の電位が供給されていてもよい。

別の例として、図２８〜図８７の第１の電源、及び第２の電源には、制御信号が供給されていてもよい。

なお、図２８〜図８７の入力端子には、それぞれ制御信号が供給されているが、本発明は必ずしもこれに限定しない。

例えば、図２８〜図８７の入力端子には、電源電圧が供給されていてもよい。

なお、本実施形態は、本明細書中の他の実施形態、実施例のいかなる記載とも自由に組み合わせて実施することができる。すなわち、本発明のシフトレジスタ回路は、非選択期間において、トランジスタが一定時間毎にオンすることで、出力端子に電源電位を供給する。こうすることで、シフトレジスタ回路の出力端子は、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制できる。
（実施の形態４）

本実施形態では、実施の形態３で述べた駆動回路とは別の構成について説明する。

駆動回路として、ソースドライバに適応できる構成例を図８８〜図９１を参照して説明する。図８８〜図９１の駆動回路は、ソースドライバだけに適応できるものではなく、いかなる回路構成においても適応可能である。

図８８に、本発明のソースドライバの一形態を示す。本発明のソースドライバは、シフトレジスタ回路８８０、複数のスイッチＳＷ、及びビデオ信号線８８１を有している。

図８８のソースドライバに示すように、ビデオ信号線８８１がスイッチＳＷの第１端子に接続され、スイッチＳＷの第２端子が出力端子ＳＤｏｕｔに接続されている。スイッチＳＷの制御端子は、シフトレジスタ回路８８０の出力端子ＳＲｏｕｔに接続されている。

なお、シフトレジスタ回路８８０は、実施の形態２で説明したものと同様なものとする。また、シフトレジスタ回路８８０には、実施の形態３で説明したゲートドライバを適応してもよい。

また、シフトレジスタ回路８８０の出力端子ＳＲｏｕｔ１〜ＳＲｏｕｔ４、出力端子ＳＲｏｕｔｎは、実施の形態２で説明したものと同様なものを用いることができる。

また、本発明のゲートドライバの１段目の出力端子ＳＤｏｕｔを出力端子ＳＤｏｕｔ１とし、２段目の出力端子ＳＤｏｕｔを出力端子ＳＤｏｕｔ２とし、３段目の出力端子ＳＤｏｕｔを出力端子ＳＤｏｕｔ３とし、ｎ段目の出力端子ＳＤｏｕｔを出力端子ＳＤｏｕｔｎとする。

また、図８８のソースドライバには、電源線、及び制御信号線を便宜上、図示していない。

また、シフトレジスタ回路８８０がＮチャネル型のトランジスタで構成されている場合、シフトレジスタ回路８８０の出力信号は図１８のタイミングチャートと同様である。シフトレジスタ回路８８０がＰチャネル型のトランジスタで構成されている場合、シフトレジスタ回路８８０の出力信号は図１９のタイミングチャートと同様である。

また、ビデオ信号線８８１には、ビデオ信号が供給されている。また、ビデオ信号は電流でも電圧でもよいし、アナログでもデジタルでもよい。望ましくは、ビデオ信号はアナログ電圧であることが望ましい。なぜなら、多くの外部回路は、液晶表示装置用のものが多いからである。つまり、ビデオ信号がアナログ電圧であれば、外部回路として既存の安価なものを用いることができるからである。

図８８のソースドライバの動作について、シフトレジスタ回路８８０の出力端子ＳＲｏｕｔがＨレベル、Ｌレベルの場合について、それぞれ説明する。

なお、図８８のスイッチＳＷは、便宜上、制御端子がＨレベルのときにオンし、制御端子がＬレベルのときにオフするものとする。もちろん、スイッチＳＷは、制御端子がＨレベルのときにオフし、制御端子がＬレベルのときにオンしてもよい。

まず、出力端子ＳＲｏｕｔがＨレベルの場合について説明する。シフトレジスタ回路の出力端子ＳＲｏｕｔはＨレベルになると、スイッチＳＷがオンする。スイッチＳＷはオンすると、ビデオ信号線８８１がスイッチＳＷを介してソースドライバの出力端子ＳＲｏｕｔに接続される。

よって、ソースドライバの出力端子ＳＤｏｕｔはビデオ信号線８８１と同じ電位、又は同じ電流になるため、ソースドライバがビデオ信号を出力する。

次に、出力端子ＳＲｏｕｔがＬレベルの場合について説明する。シフトレジスタ回路の出力端子ＳＲｏｕｔはＬレベルになると、スイッチＳＷがオフする。スイッチＳＷはオフすると、ビデオ信号線８８１がソースドライバの出力端子ＳＲｏｕｔに接続されなくなる。

よって、ソースドライバの出力端子ＳＤｏｕｔはビデオ信号線８８１の電位に影響されなくなるため、ソースドライバがビデオ信号を出力しなくなる。

実施の形態２で説明したように、シフトレジスタ回路８８０はＮチャネル型のトランジスタで構成されている場合、シフトレジスタ回路８８０が出力端子ＳＲｏｕｔ１から順に、Ｈレベルになる。つまり、図８８に示すスイッチＳＷは、スイッチＳＷ１（１列目）から順にオンし、ソースドライバの出力端子ＳＤｏｕｔが出力端子ＳＤｏｕｔ１（１列目）から順にビデオ信号と同じ電位、又は同じ電流になる。

なお、ビデオ信号はシフトレジスタ回路８８０がＨレベルの信号を出力するごとに変えることによって、図８８に示すソースドライバが出力端子ＳＤｏｕｔ１から順に異なったビデオ信号を出力できる。

なお、シフトレジスタ回路８８０の１つの出力端子ＳＲｏｕｔは、それぞれ、１つのスイッチを制御しているが、本発明は必ずしもこれに限定されない。シフトレジスタ回路８８０の１つの出力端子ＳＲｏｕｔは、それぞれ、複数のスイッチＳＷを制御してもよい。その場合、ビデオ信号線も複数にして、それぞれスイッチＳＷの第１端子に接続すればよい。

例えば、図８９のソースドライバのように、シフトレジスタ回路８８０の１つの出力端子ＳＲｏｕｔが３つのスイッチＳＷを制御していてもよい。なぜなら、３つのスイッチの第１端子にはそれぞれビデオ信号線８９１、ビデオ信号線８９２、及びビデオ信号線８９３が接続されているため、３つのソースドライバの出力端子ＳＤｏｕｔが同時にビデオ信号を出力できるからである。よって、シフトレジスタ回路８８０の動作周波数が遅くできるため、シフトレジスタ回路８８０の消費電力が抑制される。

なお、スイッチＳＷは、例えば電気的スイッチ、機械的なスイッチを用いることができる。つまり電流の流れを制御できるものであればよく、特定のものに限定されない。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態の場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態の場合はＰチャネル型を用いることが望ましい。なぜなら、ゲートとソースの間の電圧の絶対値を大きくできるため、スイッチとして機能させる際に動作させやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。

例えば、図９０のソースドライバのように、スイッチＳＷとしてトランジスタ９０１を接続してもよい。トランジスタ９０１は、シフトレジスタ回路８８０によってオン・オフが制御されている。トランジスタ９０１がオンしたときに、ソースドライバの出力端子ＳＤｏｕｔがビデオ信号を出力する。

なお、トランジスタ９０１は、Ｎチャネル型である。

なお、トランジスタ９０１は、シフトレジスタ回路８８０の出力端子ＳＲｏｕｔの電位に応じて、ビデオ信号線８８１と、ソースドライバの出力端子ＳＤｏｕｔとを接続するかしないかを選択するスイッチとしての機能を有する。シフトレジスタ回路８８０の出力端子ＳＲｏｕｔがＨレベルのときに、トランジスタ９０１はソースドライバの出力端子ＳＤｏｕｔにビデオ信号を供給する。

なお、このときのシフトレジスタ回路８８０は、Ｎチャネル型のトランジスタで構成されていることが望ましい。シフトレジスタ回路８８０がＮチャネル型のトランジスタで構成されていれば、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。

別の例として、図９１のソースドライバのように、スイッチＳＷとしてトランジスタ９１１を接続してもよい。トランジスタ９１１は、シフトレジスタ回路８８０によってオン・オフが制御されている。トランジスタ９１１がオンしたときに、ソースドライバ回路の出力端子ＳＤｏｕｔがビデオ信号を出力する。

なお、トランジスタ９１１は、Ｐチャネル型である。

なお、トランジスタ９１１は、シフトレジスタ回路８８０の出力端子ＳＲｏｕｔの電位に応じて、ビデオ信号線８８１と、ソースドライバの出力端子ＳＤｏｕｔとを接続するかしないかを選択するスイッチとしての機能を有する。シフトレジスタ回路８８０の出力端子ＳＲｏｕｔがＬレベルのときに、トランジスタ９１１はソースドライバの出力端子ＳＤｏｕｔにビデオ信号を供給する。

なお、このときのシフトレジスタ回路８８０は、Ｐチャネル型のトランジスタで構成されていることが望ましい。シフトレジスタ回路８８０がＰチャネル型のトランジスタで構成されていれば、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。

（実施の形態５）
本実施形態では、実施の形態１に示したフリップフロップ回路のレイアウト図を説明する。

図１に示したフリップフロップ回路１０のレイアウト図を図１２２に示す。

なお、図１２２に示すフリップフロップ回路のレイアウト図は、アモルファスシリコンのトランジスタによって構成されている場合である。

図１２２のフリップフロップ回路は、電源線１２２０１、制御線１２２０２、制御線１２２０３、制御線１２２０４、制御線１２２０５、電源線１２２０６、出力端子１２２０７、トランジスタ１１、トランジスタ１２、トランジスタ１３、トランジスタ１４、トランジスタ１５、トランジスタ１６、トランジスタ１７、及びトランジスタ１８を有している。

なお、１２２０８は半導体層であり、１２２０９はゲート電極、及びゲート配線層であり、１２２１０は第２の配線層であり、１２２１１はコンタクト層である。

図１２２に示すフリップフロップ回路の接続関係について説明する。フリップフロップ回路１０に示すように、トランジスタ１１のゲート端子が入力端子ＩＮ１に接続され、第１端子が第１の電源に接続され、第２端子がトランジスタ１２のゲート端子、トランジスタ１４の第２端子、トランジスタ１５のゲート端子、トランジスタ１７の第２端子、及び容量素子１９の第２電極に接続されている。トランジスタ１５の第１端子が第２の電源に接続され、第２端子がトランジスタ１６の第２端子、及びトランジスタ１８のゲート端子に接続されている。トランジスタ１６のゲート端子、及び第１端子が第１の電源に接続されている。トランジスタ１８の第１端子が入力端子ＩＮ３に接続され、第２端子がトランジスタ１３のゲート端子、及びトランジスタ１４のゲート端子に接続されている。トランジスタ１３の第１端子が第２の電源に接続され、第２端子が容量素子１９の第１電極、トランジスタ１２の第２端子、及び出力端子ＯＵＴに接続されている。トランジスタ１２の第１端子が入力端子ＩＮ２に接続されている。トランジスタ１４の第１端子が第２の電源に接続されている。トランジスタ１７のゲート端子が入力端子ＩＮ４に接続され、第１端子が第２の電源に接続されている。

なお、図１２２のトランジスタ１１〜トランジスタ１８は、図１のトランジスタ１１〜トランジスタ１８にそれぞれ対応する。図１２２の制御線１２２０４、制御線１２２０２、制御線１２２０３、及び制御線１２２０５は、図１の入力端子ＩＮ１〜入力端子ＩＮ４にそれぞれ対応する。出力端子１２２０７は、図１の出力端子ＯＵＴに対応する。

なお、図１２２のフリップフロップ回路のレイアウト図において、トランジスタ１５のチャネル領域の形状がＵ字型をしていることを特徴とする。なお、前にも述べたように、トランジスタ１５のサイズは大きい必要がある。したがって、図１２２のトランジスタ１５のように、チャネル領域をＵ字型にすることで、トランジスタ１５を小面積、且つトランジスタ１５のサイズ（Ｗ／Ｌ比でもよい）を大きくすることができる。

なお、制御線１２２０２、及び制御線１２２０３の配線幅は、少なくとも電源線１２２０１よりも大きいことを特徴とする。なお、図１２２のフリップフロップ回路では、制御線１２２０２、及び制御線１２２０３によって、フリップフリップフロップ回路に電源線１２２０１よりも多くの電流、又は電圧を供給している。したがって、制御線１２２０２、及び制御線１２２０３の配線幅が大きければ、制御線１２２０２、及び制御線１２２０３の電圧降下の影響を小さくすることができる。

なお、図１２２のフリップフロップ回路は、アモルファスシリコンのトランジスタを用いて構成されているが、本発明はこれに限定しされない。

例えば、図１２３のフリップフロップ回路のように、フリップフロップ回路はポリシリコンのトランジスタによって構成されていてもよい。

ここで、フリップフロップ回路がポリシリコンのトランジスタで構成されている場合について説明する。

なお、電源線１２２０１、制御線１２２０２、制御線１２２０３、制御線１２２０４、制御線１２２０５、電源線１２２０６、出力端子１２２０７、トランジスタ１１、トランジスタ１２、トランジスタ１３、トランジスタ１４、トランジスタ１５、トランジスタ１６、トランジスタ１７、及びトランジスタ１８は、図１２２と同様なものを用いることができる。

なお、半導体層１２２０８、ゲート配線層１２２０９（ゲート電極層）、第２の配線層１２２１０、及びコンタクト層１２２１１は図１２２と同様なものを用いることができる。

なお、図１２３のフリップフロップ回路のレイアウト図において、トランジスタ１３のゲート端子とトランジスタ１４のゲート端子とが第２の配線層１２２１０を介して接続されていることを特徴とする。このように、トランジスタ１３のゲート端子とトランジスタ１４のゲート端子とを第２の配線層１２２１０を介して接続することで、ゲート配線層１２２０９を短くすることができる。なお、ゲート配線層１２２０９が長いと、半導体装置の製造工程において、ゲート配線層１２２０９を介して静電破壊が起こりやすくなることが知られている。したがって、トランジスタ１３のゲート端子とトランジスタ１４のゲート端子とを第２の配線層１２２１０を介して接続することで、ゲート配線層１２２０９を介した静電破壊を抑制することができる。また、静電破壊を抑制することで、歩留まりの向上、生産性の向上、半導体装置の長寿命化などのメリットがある。

なお、トランジスタ１５はチャネル領域が複数に分割されていることを特徴とする。このように、チャネル領域を複数に分割することで、トランジスタ１５の発熱を小さくすることができ、トランジスタ１５の特性劣化を抑制することができる。

本実施例では、表示装置、ゲートドライバ、及びソースドライバなどの構成について、説明する。なお、本発明の半導体装置は、ゲートドライバの一部に適用することができる。また、ソースドライバの一部に適用することができる。

図９２に、本発明を適用した表示装置の一形態を示す。本発明を適用した表示装置９２０は、画素領域９２１、ゲートドライバ９２２、制御信号線９２３、及びＦＰＣ９２６を有している。画素領域９２１は画素を有しており、画素は表示素子、及び表示素子を制御する回路を有している。

図９２において、ＦＰＣ９２６が制御信号線９２３、及びソース信号線９２４に接続されている。ゲートドライバが制御信号線９２３、及びゲート信号線９２５と接続されている。

なお、ゲートドライバ９２２は、第３の実施の形態で説明したものと同様なものを用いることができる。

また、ゲートドライバ９２２は、複数配置されていてもよい。

また、既に述べているように、表示素子を有する装置である表示装置、又は発光素子を有する装置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インクなど、電気又は磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎＥｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒＤｉｓｐｌａｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。

表示装置９２０の動作について簡単に説明する。

ゲートドライバ９２２は、ゲート信号線９２５を介して、画素領域９２１に選択信号を順次出力する。外部回路がＦＰＣ９２６、及びソース信号線９２４を介して、画素領域９２１にビデオ信号を順次出力する。また、外部回路は図示していない。画素領域９２１では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。

なお、制御信号線９２３に外部回路から制御信号が供給され、ゲートドライバ９２２の制御はその制御信号によって行われている。例えば、制御信号として、スタートパルス、クロック信号、反転クロック信号などがある。

なお、ビデオ信号は電圧値の入力でもよいし、電流値の入力でもよい。例えば、表示素子として液晶素子を用いる場合、ビデオ信号は電圧値の入力であることが望ましい。なぜなら、液晶素子は電界によって液晶素子の配勾が制御されるため、電圧値のビデオ信号のほうが液晶素子を容易に制御できるからである。

なお、ビデオ信号はデジタル値でもアナログ値でもよい。例えば、表示素子として液晶素子を用いる場合、ビデオ信号はアナログ値であることが望ましい。なぜなら、液晶素子の応答速度が遅いため、液晶素子は１フレーム期間に一度だけアナログ値のビデオ信号を供給することによって制御できるからである。

なお、ＦＰＣ９２６は、１つのＦＰＣ９２６によって構成されているが、本発明は必ずしもこれに限定されない。ＦＰＣ９２６は、複数に分割されていてもよい。

例えば、図９３の表示装置９２０のように、ＦＰＣ９２６が３つに分割されていてもよい。なぜなら、表示装置が大きい場合、又はＦＰＣ９２６と表示装置９２０との接続数が多い場合でも、既存のＦＰＣ、及び既存のＦＰＣ圧着装置を利用できるからである。つまり、既存のＦＰＣ、及び既存のＦＰＣ圧着装置を利用することによって、製造コストを抑えることができる。また、ＦＰＣ９２６と表示装置９２０との接続が失敗した場合、その失敗したＦＰＣ９２６だけ変えればよいので、製造コストを抑えることができる。

なお、ビデオ信号はどんな回路、及びどんな素子を介して画素領域９２１に出力されていてもよい。

例えば、図９４のように、ビデオ信号は信号線制御回路９４１を介して画素領域９２１に出力されていてもよい。なぜなら、信号線制御回路９４１が様々な機能を持っていれば、外部回路の構成が簡単になるため、表示装置全体としてのコストが安くなるからである。また、ＦＰＣ９２６と表示装置９２０との接続数が大幅に少なくなるからである。

なお、信号線制御回路９４１は、制御信号線９４２によって、ビデオ信号や制御信号が供給されている。

このように、本発明の表示装置には、様々な構成を適用することができる。

なお、本実施例では、様々な表示装置の構成を示したが、本発明の表示装置の構成は、これらの表示装置に限定されない。

なお、本実施例は、本明細書中の他の実施形態、実施例のいかなる記載とも自由に組み合わせて実施することができる。すなわち、本発明のシフトレジスタ回路を具備するゲートドライバ、ソースドライバは、非選択期間において、トランジスタが一定時間毎にオンすることで、出力端子に電源電位を供給する。こうすることで、シフトレジスタ回路の出力端子は、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制できる。

次に、実施例１において説明した信号線制御回路９４１の具体的な構成を説明する。

また、信号線制御回路９４１として、実施の形態４で説明したソースドライバを適用することができる。

図９５に、実施の形態４で説明したソースドライバとは別の信号線制御回路９４１の一形態を示す。図９５の信号線制御回路９５０は、複数のスイッチＳＷを有している。

図９５に示すように、ビデオ信号線９５４がスイッチＳＷ１の第１端子、スイッチＳＷ２の第１端子、及びスイッチＳＷ３の第１端子に接続されている。スイッチＳＷ１の第２端子がソース信号線９５５に接続され、スイッチＳＷ２の第２端子がソース信号線９５６に接続され、スイッチＳＷ３の第２端子がソース信号線９５７に接続されている。スイッチＳＷ１の制御端子は制御信号線９５１に接続され、スイッチＳＷ２の制御端子は制御信号線９５２に接続され、スイッチＳＷ３の制御端子は制御信号線９５３に接続されている。また、ビデオ信号線９５４、制御信号線９５１、制御信号線９５２及び制御信号線９５３はＦＰＣを介して外部回路に接続されている。

なお、制御信号線９５１には制御信号Ａが供給され、制御信号線９５２には制御信号Ｂが供給され、制御信号線９５３には制御信号Ｃが供給されている。ビデオ信号線９５４にはビデオ信号が供給されている。

また、スイッチＳＷ１〜スイッチＳＷ３は、既に述べているように、例えば電気的スイッチ、機械的なスイッチを用いることができる。つまり電流の流れを制御できるものであればよく、特定のものに限定されない。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態の場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態の場合はＰチャネル型を用いることが望ましい。なぜなら、ゲートとソースの間の電圧の絶対値を大きくできるため、スイッチとして機能させる際に動作させやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。

図９５の信号線制御回路９５０の動作について説明する。

制御信号Ａ、制御信号Ｂ、及び制御信号Ｃは、スイッチＳＷ１、スイッチＳＷ２、及びスイッチＳＷ３が順にオンするような信号である。ビデオ信号は、スイッチＳＷ１、スイッチＳＷ２、及びスイッチＳＷ３のオン・オフに応じて、値を変化させる。

まず、スイッチＳＷ１が制御信号Ａによってオンする。そのとき、スイッチＳＷ２が制御信号Ｂによってオフし、スイッチＳＷ３が制御信号Ｃによってオフしている。よって、ビデオ信号は、ビデオ信号線９５４、及びスイッチＳＷ１を介してソース信号線９５５に供給される。このとき、スイッチＳＷ２、及びスイッチＳＷ３はオフしているため、ビデオ信号がソース信号線９５６、及びソース信号線９５７に供給されない。

次に、スイッチＳＷ２が制御信号Ｂによってオンする。そのとき、スイッチＳＷ１が制御信号Ａによってオフし、スイッチＳＷ３が制御信号Ｃによってオフしている。よって、ビデオ信号は、ビデオ信号線９５４、及びスイッチＳＷ２を介してソース信号線９５６に供給される。このとき、スイッチＳＷ１、及びスイッチＳＷ３はオフしているため、ビデオ信号がソース信号線９５５、及びソース信号線９５７に供給されない。

次に、スイッチＳＷ３が制御信号Ｃによってオンする。そのとき、スイッチＳＷ１が制御信号Ａによってオフし、スイッチＳＷ３が制御信号Ｂによってオフしている。よって、ビデオ信号は、ビデオ信号線９５４、及びスイッチＳＷ３を介してソース信号線９５７に供給される。このとき、スイッチＳＷ１、及びスイッチＳＷ２はオフしているため、ビデオ信号がソース信号線９５５、及びソース信号線９５６に供給されない。

以上のような動作によって、ビデオ信号は、１つのビデオ信号線９５４でソース信号線９５５、ソース信号線９５６、及びソース信号線９５７の３本に供給される。つまり、ビデオ信号線９５４の数はソース信号線の数に比べて１／３になるため、ＦＰＣと表示装置との接続数が大幅に低減される。よって、ＦＰＣと表示装置との接続の失敗の確率が大幅に小さくなる。

なお、図９５の信号線制御回路９５０は、３つのスイッチＳＷを有しているが、本発明はこれに限定されない。スイッチＳＷは、いくつでもよい。そのとき、制御信号の数は、スイッチＳＷの数に対応して変える必要がある。例えば、スイッチＳＷが４つの場合、制御信号は４つにする。

なお、図９５の信号線制御回路９５０は、スイッチＳＷ１〜スイッチＳＷ３がいずれもオンしない期間を設けてもよい。なぜなら、クロストークなどの画像不良が抑制されるからである。つまり、新たなビデオ信号がソース信号線に供給されても、ソース信号線の電位はすぐには変化しない。よって、ソース信号線の前の電位の影響がソース信号線に残っていることがあるため、クロストークなどの画像不良が発生するからである。この期間は、次の行の書き込みのための準備期間である。

なお、制御信号Ａ、制御信号Ｂ、及び制御信号Ｃは、実施の形態２のシフトレジスタ回路によって供給されていてもよい。このとき、シフトレジスタ回路は、３つ以上のフリップフロップ回路を有している。望ましくは、シフトレジスタ回路は、３つ以上のフリップフロップ回路、５つ以下のフリップフロップ回路を有していることが望ましい。

なお、表示装置９２０において信号線制御回路９５０を同じ基板上に形成することによって、ＦＰＣと表示装置９２０との接続数をより少なくすることができる。

このように、本発明の表示装置には、様々な信号制御回路を用いることができる。

なお、本実施例では、様々な信号制御回路を示したが、本発明の表示装置に用いることができる信号制御回路は、これらの信号制御回路に限定されない。

なお、本実施例は、本明細書中の他の実施形態、実施例のいかなる記載とも自由に組み合わせて実施することができる。すなわち、本発明のシフトレジスタ回路を具備する信号制御回路は、非選択期間において、トランジスタが一定時間毎にオンすることで、出力端子に電源電位を供給する。こうすることで、シフトレジスタ回路の出力端子は、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制できる。

次に、実施例１において説明した画素の具体的な構成を説明する。

図９６に、画素の一形態を示す。図９６の画素９６０は、トランジスタ９６１、２つの電極を持つ液晶素子９６２、２つの電極を持つ容量素子９６３を有している。

図９６の画素９６０に示すように、トランジスタ９６１の第１端子がソース信号線９２４に接続され、第２端子が液晶素子９６２の第１電極、及び容量素子９６３の第１電極に接続され、ゲート端子がゲート信号線９２５に接続されている。液晶素子９６２の第２電極が対向電極９６４である。容量素子９６３の第２電極がコモン線９６５に接続されている。

なお、ソース信号線９２４には、ビデオ信号が供給されている。ゲート信号線９２５には、選択信号が供給されている。また、ソース信号線９２４、及びゲート信号線９２５は、実施例１と同様なものを用いることができる。

なお、コモン線９６５には、コモン電位が供給されている。また、対向電極９６４には基板電位が供給されている。コモン電位、及び基板電位は、一定の電位である。

また、トランジスタ９６１は、Ｎチャネル型である。

図９６の画素９６０の動作について、ゲート信号線９２５に、選択信号が供給されている場合（Ｈレベル）と、選択信号が供給されていない場合（Ｌレベル）について、それぞれ説明する。また、ゲート信号線９２５に選択信号が供給されている期間を第１の期間、選択信号が供給されていない期間を第２の期間とする。

まず、第１の期間について説明する。ゲート信号線９２５がＨレベルになり、トランジスタ９６１がオンする。ソース信号線９２４は液晶素子９６２の第１電極、及び容量素子９６３の第１電極と導通し、液晶素子９６２の第１電極、及び容量素子９６３の第１電極の電位がソース信号線９２４の電位と同電位になる。

ここで、ソース信号線９２４の電位は、ビデオ信号に対応した電位である。

液晶素子９６２はビデオ信号に対応した電位によって光の透過率が決定する。容量素子９６３はビデオ信号に対応した電位を保持する。

次に、第２の期間について説明する。ゲート信号線９２５がＬレベルになり、トランジスタ９６１がオフする。ソース信号線９２４は液晶素子９６２の第１電極、及び容量素子９６３の第１電極と導通しなくなる。よって、液晶素子９６２の第１電極、及び容量素子９６３の第１電極の電位は、前に入力されたビデオ信号に対応した電位を維持するため、液晶素子９６２の光の透過率も維持される。

ここで、トランジスタ９６１、及び容量素子９６３が有する機能を以下に説明する。

トランジスタ９６１は、ゲート信号線９２５の電位に応じて、ソース信号線９２４と、液晶素子９６２の第１電極、及び容量素子９６３の第１電極とを接続するかしないかを選択するスイッチとしての機能を有する。第１の期間において、トランジスタ９６１は、画素９６０にビデオ信号を供給する機能を有する。

容量素子９６３は、ビデオ信号を保持する機能を有する。第１の期間において、ビデオ信号が容量素子９６３に供給され、容量素子９６３は、ビデオ信号を保持する機能を有する。第２の期間において、容量素子９６３は次の第１の期間までビデオ信号を保持する機能を有する。

このように、画素９６０はアクティブ駆動ができる。また、画素９６０と同一基板上の他のトランジスタがＮチャネル型であれば、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。

なお、容量素子９６３の第２電極は、画素９６０の動作期間中に一定の電位になっていれば、どこに接続されていてもよい。例えば、容量素子９６３の第２電極は、前行のゲート信号線９２５に接続されていてもよい。なぜなら、コモン線９６５が必要なくなるため、画素９６０の開口率が上がるからである。

なお、対向電極９６４は、一定の電位が供給されているが、本発明はこれに限定されない。例えば、画素９６０が反転駆動する場合、対向電極９６４の電位は、反転駆動に対応して変化してもよい。そのとき、ビデオ信号が正の電位だった場合、対向電極９６４の電位が負の電位になる。また、ビデオ信号が負の電位だった場合、対向電極９６４の電位が正の電位になる。

図９６の画素では、Ｎチャネル型のトランジスタで構成されている場合について説明したが、Ｐチャネル型のトランジスタで構成されていてもよい。ここで、Ｐチャネル型のトランジスタで構成された場合の画素を図１２０に示す。

図１２０に、画素の一形態を示す。図１２０の画素１２００は、トランジスタ１２０１、２つの電極を持つ液晶素子９６２、２つの電極を持つ容量素子９６３を有している。

図１２０の画素１２００に示すように、トランジスタ１２０１の第１端子がソース信号線９２４に接続され、第２端子が液晶素子９６２の第１電極、及び容量素子９６３の第１電極に接続され、ゲート端子がゲート信号線９２５に接続されている。液晶素子９６２の第２電極が対向電極９６４である。容量素子９６３の第２電極がコモン線９６５に接続されている。

なお、コモン線９６５には、コモン電位が供給されている。また、対向電極９６４には基板電位が供給されている。コモン電位、基板電位は、一定の電位である。

なお、液晶素子９６２、容量素子９６３、対向電極９６４、及びコモン線９６５は図９６と同様なものを用いることができる。

また、トランジスタ１２０１は、Ｐチャネル型である。

図１２０の画素１２００の動作について、ゲート信号線９２５に、選択信号が供給されている場合（Ｌレベル）と、選択信号が供給されていない場合（Ｈレベル）について、それぞれ説明する。また、ゲート信号線９２５に選択信号が供給されている期間を第１の期間、選択信号が供給されていない期間を第２の期間とする。

まず、第１の期間について説明する。ゲート信号線９２５がＬレベルになり、トランジスタ１２０１がオンする。ソース信号線９２４は液晶素子９６２の第１電極、及び容量素子９６３の第１電極と導通し、液晶素子９６２の第１電極、及び容量素子９６３の第１電極の電位がソース信号線９２４の電位と同電位になる。

次に、第２の期間について説明する。ゲート信号線９２５がＨレベルになり、トランジスタ１２０１がオフする。ソース信号線９２４は液晶素子９６２の第１電極、及び容量素子９６３の第１電極と導通しなくなる。よって、液晶素子９６２の第１電極、及び容量素子９６３の第１電極の電位は、前に入力されたビデオ信号に対応した電位を維持するため、液晶素子９６２の光の透過率も維持される。

ここで、トランジスタ１２０１、及び容量素子９６３が有する機能を以下に説明する。

トランジスタ１２０１は、ゲート信号線９２５の電位に応じて、ソース信号線９２４と、液晶素子９６２の第１端子、及び容量素子９６３の第１電極とを接続するかしないかを選択するスイッチとしての機能を有する。第１の期間において、トランジスタ１２０１は、画素１２００にビデオ信号を供給する機能を有する。

このように、画素１２００はアクティブ駆動ができる。また、画素１２００と同一基板上の他のトランジスタがＰチャネル型であれば、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。

なお、容量素子９６３の第２電極は、画素１２００の動作期間中に一定の電位になっていれば、どこに接続されていてもよい。例えば、容量素子９６３の第２電極は、前列のゲート信号線９２５に接続されていてもよい。なぜなら、コモン線９６５が必要なくなるため、画素１２００の開口率が上がるからである。

なお、対向電極９６４は、一定の電位が供給されているが、本発明はこれに限定されない。例えば、画素１２００が反転駆動する場合、対向電極９６４の電位は、反転駆動に対応して変化してもよい。そのとき、ビデオ信号が正の電位だった場合、対向電極９６４の電位が負の電位になる。また、ビデオ信号が負の電位だった場合、対向電極９６４の電位が正の電位になる。

図９７に、画素の別の一形態を示す。図９７の画素９７０は、トランジスタ９７１、トランジスタ９７２、２つの電極を持つ表示素子９７３、及び２つの電極を持つ容量素子９７４を有している。

図９７の画素９７０に示すように、トランジスタ９７１の第１端子がソース信号線９２４に接続され、第２端子がトランジスタ９７２のゲート端子、及び容量素子９７４の第１電極に接続され、ゲート端子がゲート信号線９２５に接続されている。容量素子９７４の第２電極が電源線９７６に接続されている。トランジスタ９７２の第１端子が電源線９７６に接続され、第２端子が表示素子９７３の第１電極に接続されている。表示素子９７３の第２電極が共通電極９７５である。

なお、ソース信号線９２４には、ビデオ信号が供給されている。ゲート信号線９２５には、選択信号が供給されている。また、ソース信号線９２４、及びゲート信号線９２５は、実施例１と同様なものを用いることができる。
できる。

なお、電源線９７６には、アノード電位が供給されている。また、共通電極９７５には、カソード電位が供給されている。また、アノード電位は、カソード電位よりも高い電位である。

また、トランジスタ９７１、及びトランジスタ９７２は、それぞれＮチャネル型である。

図９７の画素９７０の動作について、ゲート信号線９２５に選択信号が供給されている場合（Ｈレベル）と、供給されていない場合（Ｌレベル）について、それぞれ説明する。また、ゲート信号線９２５に選択信号が供給されている期間を第１の期間、選択信号が供給されていない期間を第２の期間とする。

まず、第１の期間について説明する。ゲート信号線９２５がＨレベルになり、トランジスタ９７１がオンする。ソース信号線９２４はトランジスタ９７２のゲート端子、及び容量素子９７４の第１電極と導通し、トランジスタ９７２のゲート端子、及び容量素子９７４の第１電極の電位がソース信号線９２４の電位はソース信号線９２４の電位と同電位になる。

トランジスタ９７２の電流値はビデオ信号に対応した電位とトランジスタ９７２の第２端子との間の電位差（Ｖｇｓ）によって決定し、トランジスタ９７２と同じ電流が表示素子９７３に流れる。また、その場合、トランジスタ９７２と表示素子９７３の動作点が飽和領域で動作する必要がある。こうして、ビデオ信号によって、表示素子９７３の電流値が自由に決定することができる。

なお、トランジスタ９７２と表示素子９７３の動作点が線形領域で動作する場合、表示素子９７３の第１電極はトランジスタ９７２を介して電源線９７６と導通し、電源線９７６の電位とおおむね等しい電圧が表示素子９７３の第１電極に印加される。また、トランジスタ９７２と表示素子９７３の動作点が線形領域で動作すると、トランジスタ９７２の電流値はトランジスタ９７２の特性のばらつき、劣化の影響を受けないため有利である。

次に、ゲート信号線９２５に選択信号が供給されていない場合について説明する。ゲート信号線９２５がＬレベルになり、トランジスタ９７１がオフする。ソース信号線９２４は、トランジスタ９７２の第２端子と導通しなくなる。よって、トランジスタ９７２の第２端子の電位は、前に入力されたビデオ信号に対応した電位を維持するため、トランジスタ９７２のＶｇｓはそのまま維持される。そのため、表示素子９７３の電流値も、そのまま維持される。

ここで、トランジスタ９７１、トランジスタ９７２、及び容量素子９７４が有する機能を以下に説明する。

トランジスタ９７１は、ゲート信号線９２５の電位に応じて、ソース信号線９２４と、トランジスタ９７２のゲート端子、及び容量素子９７４の第１電極とを接続するかしないかを選択するスイッチとしての機能を有する。第１の期間において、トランジスタ９７１は、画素９７０にビデオ信号を供給する機能を有する。

トランジスタ９７２は、トランジスタ９７２のゲート端子、及び容量素子９７４の第１電極の電位に応じて、表示素子９７３に電流、又は電圧を供給する駆動トランジスタとしての機能を有する。また、トランジスタ９７２と表示素子９７３との動作点が飽和領域で動作する場合、トランジスタ９７２は表示素子９７３に電流を供給する電流源としての機能を有する。また、トランジスタ９７２と表示素子９７３との動作点が線形領域で動作する場合、トランジスタ９７２は電源線９７６と、表示素子９７３の第１電極とを接続するかしないかを選択するスイッチしての機能を有する。

容量素子９７４は、ビデオ信号を保持する機能を有する。第１の期間において、ビデオ信号が容量素子９７４に供給され、容量素子９７４はビデオ信号を保持する機能を有する。第２の期間において、容量素子９７４は次の第１の期間までビデオ信号を保持する機能を有する。

このように、画素９７０はアクティブ駆動ができる。また、画素９７０と同一基板上の他のトランジスタがＮチャネル型であれば、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。

なお、容量素子９７４の第２電極は、画素９７０の動作期間中に一定の電位になっていれば、どこに接続されていてもよい。例えば、容量素子９７４の第２電極は、前列のゲート信号線９２５に接続されていてもよい。

別の例として、図９８の画素９８０のように、トランジスタ９７２の第２端子に接続されていてもよい。なぜなら、トランジスタ９７２のゲート端子の電位はトランジスタ９７２の第２端子の電位の変化に応じて変化するため、より正確な電流が表示素子に供給されるからである。つまり、トランジスタ９７２の第２端子の電位が変動すると、トランジスタのゲート端子の電位は容量素子９７４の容量結合によって同時に変動する。いわゆるブートストラップ動作を行っている。

図９７の画素では、全てＮチャネル型のトランジスタで構成されている場合について説明したが、すべてＰチャネル型のトランジスタで構成されていてもよい。ここで、すべてＰチャネル型のトランジスタで構成された場合の画素を図１２１に示す。

図１２１に、画素の別の一形態を示す。図１２１の画素１２１０は、トランジスタ１２１１、トランジスタ１２１２、２つの電極を持つ表示素子９７３、及び２つの電極を持つ容量素子９７４を有している。

図１２１の画素１２１０に示すように、トランジスタ１２１１の第１端子がソース信号線９２４に接続され、第２端子がトランジスタ１２１２のゲート端子、及び容量素子９７４の第１電極に接続され、ゲート端子がゲート信号線９２５に接続されている。容量素子９７４の第２電極が電源線９７６に接続されている。トランジスタ１２１２の第１端子が電源線９７６に接続され、第２端子が表示素子９７３の第１電極に接続されている。表示素子９７３の第２電極が共通電極９７５である。

なお、表示素子９７３、容量素子９７４、共通電極９７５、電源線９７６は図９７と同様なものを用いることができる。

また、トランジスタ１２１１、及びトランジスタ１２１２は、それぞれＰチャネル型である。

図１２１の画素１２１０の動作について、ゲート信号線９２５に選択信号が供給されている場合（Ｌレベル）と、供給されていない場合（Ｈレベル）について、それぞれ説明する。また、ゲート信号線９２５に選択信号が供給されている期間を第１の期間、選択信号が供給されていない期間を第２の期間とする。

まず、第１の期間について説明する。ゲート信号線９２５がＬレベルになり、トランジスタ１２１１がオンする。ソース信号線９２４はトランジスタ１２１２のゲート端子、及び容量素子９７４の第１電極と導通し、トランジスタ１２１２のゲート端子、及び容量素子９７４の第１電極の電位がソース信号線９２４の電位はソース信号線９２４の電位と同電位になる。

トランジスタ１２１２の電流値はビデオ信号に対応した電位と電源線９７６の電位との間の電位差（Ｖｇｓ）によって決定し、同じ電流が表示素子９７３に流れる。また、その場合、トランジスタ１２１２と表示素子９７３の動作点が飽和領域で動作する必要がある。こうして、ビデオ信号によって、表示素子９７３の電流値が自由に決定することができる。

なお、トランジスタ１２１２と表示素子９７３の動作点が線形領域で動作する場合、表示素子９７３の第１電極はトランジスタ１２１２を介して電源線９７６と導通し、表示素子９７３の第１電極の電位が印加される。また、トランジスタ１２１２と表示素子９７３の動作点が線形領域で動作すると、トランジスタ１２１２の電流値はトランジスタ１２１２の特性のばらつき、劣化の影響を受けないため有利である。

次に、ゲート信号線９２５に選択信号が供給されていない場合について説明する。ゲート信号線９２５がＨレベルになり、トランジスタ１２１１がオフする。ソース信号線９２４は、トランジスタ１２１２の第２端子と導通しなくなる。よって、トランジスタ１２１２の第２端子の電位は、前に入力されたビデオ信号に対応した電位を維持するため、トランジスタ１２１２のＶｇｓはそのまま維持される。そのため、表示素子９７３の電流値も、そのまま維持される。

ここで、トランジスタ１２１１、及びトランジスタ１２１２が有する機能を以下に説明する。

トランジスタ１２１１は、ゲート信号線９２５の電位に応じて、ソース信号線９２４と、トランジスタ１２１２のゲート端子、及び容量素子９７４の第１端子とを接続するかしないかを選択するスイッチとしての機能を有する。第１の期間において、トランジスタ１２１１は、画素１２１０にビデオ信号を供給する機能を有する。

トランジスタ１２１２は、トランジスタ１２１２のゲート端子、及び容量素子９７４の第２電極の電位に応じて、表示素子９７３に電流、又は電圧を供給する駆動トランジスタとしての機能を有する。また、トランジスタ１２１２と表示素子９７３との動作点が飽和領域で動作する場合、トランジスタ１２１２は表示素子９７３に電流を供給する電流源としての機能を有する。また、トランジスタ１２１２と表示素子９７３との動作点が線形領域で動作する場合、トランジスタ１２１２は電源線９７６と、表示素子９７３の第１電極とを接続するかしないかを選択するスイッチしての機能を有する。

なお、容量素子９７４の第２電極は、画素１２１０の動作期間中に一定の電位になっていれば、どこに接続されていてもよい。例えば、容量素子９７４の第２電極は、前列のゲート信号線９２５に接続されていてもよい。

図９９に、画素の別の一形態を示す。図９９の画素９９０は、トランジスタ９９１、トランジスタ９９２、トランジスタ９９３、２つの電極を持つ表示素子９７３、２つの電極を持つ容量素子９９４を有している。

図９９の画素９９０に示すように、トランジスタ９９１の第１端子がソース信号線９２４に接続され、第２端子がトランジスタ９９２の第２端子、容量素子９９４の第１電極、及び表示素子９７３の第１電極に接続されている。トランジスタ９９２の第１端子が電源線９９５に接続され、ゲート端子がトランジスタ９９３の第２端子、及び容量素子９９４の第２電極に接続されている。トランジスタ９９３の第１端子がゲート信号線９２５に接続され、ゲート端子が電源線９９５に接続されている。表示素子９７３の第２電極が共通電極９７５である。

なお、ビデオ信号は、アナログの電流である。

なお、電源線９９５には、制御電位が供給されている。また、共通電極には、カソード電位が供給されている。また、制御電位は、画素９９０の動作によって変化する。

なお、表示素子９７３、及び共通電極９７５は、図９７と同様なものを用いることができる。

また、トランジスタ９９１〜トランジスタ９９３は、それぞれＮチャネル型である。

図９９の画素９９０の動作について、ゲート信号線９２５に選択信号が供給されている場合（Ｈレベル）と、供給されていない場合（Ｌレベル）について、それぞれ説明する。また、ゲート信号線９２５に選択信号が供給されている期間を第１の期間、選択信号が供給されていない期間を第２の期間とする。

まず、第１の期間について説明する。ゲート信号線９２５がＨレベルになり、トランジスタ９９１、及びトランジスタ９９３がオンする。トランジスタ９９２の第１端子とゲート端子とがトランジスタ９９３を介して導通し、トランジスタ９９２がダイオード接続される。また、ソース信号線９２４とトランジスタ９９２の第２端子、容量素子９９４の第１電極、及び表示素子９７３の第１電極とが導通する。

このとき、電源線９９５は、表示素子９７３の第１電極の電位が共通電極９７５の電位よりも低い電位になるような電位に設定される。

ビデオ信号は、電流が電源線９９５からソース信号線９２４に、トランジスタ９９２、及びトランジスタ９９１を介して流れるようなアナログの電流を画素９９０に供給する。そして、トランジスタ９９２には、ビデオ信号と同じ電流が流れる。トランジスタ９９２はダイオード接続になっているので、容量素子９９４には、そのときのトランジスタ９９２の第１端子とゲート端子との間の電圧（Ｖｇｓ）が保持される。

なお、表示素子９７３の第１電極は共通電極の電位よりも低いため、表示素子９７３が発光することはない。

次に、第２の期間について説明する。ゲート信号線９２５がＬレベルになり、トランジスタ９９１、及びトランジスタ９９３がオフする。トランジスタ９９２の第１端子とゲート端子とがトランジスタ９９３を介して導通しなくなり、トランジスタ９９２はダイオード接続されなくなる。また、ソース信号線９２４とトランジスタ９９２の第２端子、容量素子９９４の第１電極、及び表示素子９７３の第１電極とが導通しなくなる。

このとき、電源線９９５は、表示素子９７３の第１電極の電位が共通電極９７５の電位よりも高い電位になるような電位に設定される。

容量素子９９４には、トランジスタ９９２がビデオ信号と同様の電流を流すような電圧が保持されている。電源線９９５の電位が上昇すると、容量素子９９４の第１電極の電位も上昇する。ここで、トランジスタ９９２のゲート端子の電位は容量素子９９４の容量結合によって上昇し、トランジスタ９９２のＶｇｓはそのまま維持される。よって、表示素子９７３には、ビデオ信号と同じ電流が流れる。

ここで、トランジスタ９９１〜トランジスタ９９３、及び容量素子９９４が有する機能を以下に説明する。

トランジスタ９９１は、ゲート信号線９２５の電位に応じて、ソース信号線９２４と、トランジスタ９９２の第２端子、容量素子９９４の第１電極、及び表示素子９７３の第１電極とを接続するかしないかを選択するスイッチとしての機能を有する。第１の期間において、トランジスタ９９１は、画素９９０にビデオ信号を供給する機能を有する。

トランジスタ９９２は、トランジスタ９９２のゲート端子、トランジスタ９９３の第２端子、及び容量素子９９４の第２電極の電位に応じて、表示素子９７３に電流を供給する電流源としての機能を有する。

トランジスタ９９３は、トランジスタ９９２の第１端子と、トランジスタ９９２のゲート端子とを接続するかしないかを選択するスイッチとしての機能を有する。第１の期間において、トランジスタ９９３は、トランジスタ９９２をダイオード接続にする機能を有する。

容量素子９９４は、表示素子９７３の第１電極に応じて、トランジスタ９９２のゲート端子の電位を変化させるための機能を有する。第２の期間において、容量素子９９４は、表示素子９７３の第１電極の電位の上昇によって、トランジスタ９９２のゲート端子の電位を上昇させる機能を有する。

このように、画素９９０はアクティブ駆動ができる。また、画素９９０と同一基板上の他のトランジスタがＮチャネル型であれば、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。

図１１８に、画素の別の一形態を示す。図１１８の画素１１８０は、トランジスタ１１８１、トランジスタ１１８２、トランジスタ１１８３、トランジスタ１１８４、２つの電極を持つ表示素子９７３、２つの電極を持つ容量素子９７４を有している。

図１１８の画素１１８０に示すように、トランジスタ１１８１の第１端子がソース信号線９２４に接続され、第２端子がトランジスタ１１８２の第２端子、トランジスタ１１８３のゲート端子、トランジスタ１１８４のゲート端子、及び容量素子９７４の第２電極に接続され、ゲート端子がゲート信号線９２５に接続されている。トランジスタ１１８２の第１端子がトランジスタ１１８３の第１端子に接続され、ゲート端子がゲート信号線９２５に接続されている。トランジスタ１１８３の第２端子がトランジスタ１１８４の第２端子、及び表示素子９７３の第１電極に接続されている。トランジスタ１１８４の第１端子が電源線９７６に接続されている。容量素子９７４の第２電極が電源線９７６に接続されている。表示素子９７３の第２電極が共通電極９７５である。

なお、ビデオ信号は、アナログの電流である。

なお、表示素子９７３、共通電極９７５、及び電源線９７６は、図９７と同様なものを用いることができる。

また、トランジスタ１１８１〜トランジスタ１１８４は、それぞれＮチャネル型である。

図１１８の画素１１８０の動作について、ゲート信号線９２５に選択信号が供給されている場合（Ｈレベル）と、供給されていない場合（Ｌレベル）について、それぞれ説明する。また、ゲート信号線９２５に選択信号が供給されている期間を第１の期間、選択信号が供給されていない期間を第２の期間とする。

まず、第１の期間について説明する。ゲート信号線９２５がＨレベルになり、トランジスタ１１８１、及びトランジスタ１１８２がオンする。トランジスタ１１８３の第１端子とゲート端子とがトランジスタ１１８２を介して導通し、トランジスタ１１８３がダイオード接続される。また、ソース信号線９２４とトランジスタ１１８２の第１端子、トランジスタ１１８３のゲート端子、トランジスタ１１８４のゲート端子、及び容量素子９７４の第２電極とが導通する。

ビデオ信号は、電流がソース信号線９２４から共通電極９７５に、トランジスタ１１８１、トランジスタ１１８２、トランジスタ１１８３、及び表示素子９７３を介して流れるようなアナログの電流を画素１１８０に供給する。そして、トランジスタ１１８３には、ビデオ信号と同じ電流が流れる。トランジスタ１１８３のゲート端子とトランジスタ１１８４のゲート端子と容量素子９７４の第２電極とが接続されているので、容量素子９７４の第２電極には、そのときのトランジスタ１１８３のゲート端子の電位が保持される。

次に、第２の期間について説明する。ゲート信号線９２５がＬレベルになり、トランジスタ１１８１、及びトランジスタ１１８２がオフする。トランジスタ１１８３の第１端子とゲート端子とがトランジスタ１１８２を介して導通しなくなる。また、ソース信号線９２４とトランジスタ１１８２の第１端子、トランジスタ１１８３のゲート端子、トランジスタ１１８４のゲート端子、及び容量素子９７４の第２電極とが導通しなくなる。

容量素子９７４には、ビデオ信号に対応した電位が保持されている。つまり、トランジスタ１１８３のゲート端子の電位は、第１の期間で取得した電位と同様である。よって、トランジスタ１１８４のゲート端子の電位も容量素子９７４の第２電極の電位と同様であるため、トランジスタ１１８４は表示素子９７３にビデオ信号に対応した電流を供給することができる。

ここで、トランジスタ１１８１〜トランジスタ１１８４が有する機能を以下に説明する。

トランジスタ１１８１は、ゲート信号線９２５の電位に応じて、ソース信号線９２４と、トランジスタ１１８２の第１端子、トランジスタ１１８３のゲート端子、トランジスタ１１８４のゲート端子、及び容量素子９７４の第２電極とを接続するかしないかを選択するスイッチしての機能を有する。第１の期間において、トランジスタ１１８１は、画素１１８０にビデオ信号を供給する機能を有する。

トランジスタ１１８２は、ゲート信号線９２５の電位に応じて、トランジスタ１１８３の第１端子と、トランジスタ１１８３のゲート端子とを接続するかしないかを選択するスイッチとしての機能を有する。第１の期間において、トランジスタ１１８２は、トランジスタ１１８３をダイオード接続する機能を有する。

トランジスタ１１８３は、ビデオ信号に応じて、表示素子９７３の第１電極の電位とトランジスタ１１８４のゲート端子の電位とを決定する機能を有する。

トランジスタ１１８４は、容量素子９７４の第２電極の電位に応じて、表示素子９７３に電流を供給する電流源としての機能を有する。

このように、画素１１８０はアクティブ駆動ができる。また、画素１１８０と同一基板上の他のトランジスタがＮチャネル型であれば、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。

なお、容量素子９７４の第１電極は、画素１１８０の動作期間中に一定の電位になっていれば、どこに接続されていてもよい。例えば、容量素子９７４の第１電極は、前列のゲート信号線９２５に接続されていてもよい。

別の例として、容量素子９７４の第１電極は、図１１９の画素１１９０のように、トランジスタ１１８４の第２端子に接続されていてもよい。なぜなら、トランジスタ１１８４のゲート端子の電位はトランジスタ１１８４の第２端子の電位の変化に応じて変化するため、より正確な電流が表示素子に供給されるからである。つまり、トランジスタ１１８３とトランジスタ１１８４とのトランジスタのサイズが違えば、表示素子９７３の電流も違ってくるため、表示素子９７３の第１電極の電位が第１の期間と第２の期間とで異なる。よって、トランジスタ１１８４のゲート端子の電位は容量素子９７４の容量結合によって同時に変動する。いわゆるブートストラップ動作を行っている。

このように、本発明の表示装置には、様々な画素を用いることができる。

なお、本実施例では、様々な画素を示したが、本発明の表示装置に用いることができる画素は、これらの画素に限定されない。

なお、本実施例は、本明細書中の他の実施形態、実施例のいかなる記載とも自由に組み合わせて実施することができる。すなわち、本実施例において示した画素に接続される本発明のシフトレジスタ回路は、非選択期間において、トランジスタが一定時間毎にオンすることで、出力端子に電源電位を供給する。こうすることで、シフトレジスタ回路の出力端子は、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制できる。

本実施の形態では、上記実施例で示した画素構成を有する表示パネルの構成について図１００（ａ）、（ｂ）を用いて説明する。

なお、図１００（ａ）は、表示パネルを示す上面図、図１００（ｂ）は図１００（ａ）をＡ−Ａ’で切断した断面図である。点線で示された信号線制御回路６７０１、画素部６７０２、第１のゲートドライバ６７０３、第２のゲートドライバ６７０６を有する。また、封止基板６７０４、シール材６７０５を有し、シール材６７０５で囲まれた内側は、空間６７０７になっている。

なお、配線６７０８は第１のゲートドライバ６７０３、第２のゲートドライバ６７０６及び信号線制御回路６７０１に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ６７０９（フレキシブルプリントサーキット）からビデオ信号、クロック信号、スタート信号等を受け取る。ＦＰＣ６７０９と表示パネルとの接続部上にはＩＣチップ６７１９（メモリ回路や、バッファ回路などが形成された半導体チップ）がＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）等で実装されている。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていてもよい。本明細書における表示装置とは、表示パネル本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。また、ＩＣチップなどが実装されたものを含むものとする。

次に、断面構造について図１００（ｂ）を用いて説明する。基板６７１０上には画素部６７０２とその周辺駆動回路（第１のゲートドライバ６７０３、第２のゲートドライバ６７０６及び信号線制御回路６７０１）が形成されているが、ここでは、信号線制御回路６７０１と、画素部６７０２が示されている。

なお、信号線制御回路６７０１はＮチャネル型トランジスタ６７２０やＮチャネル型トランジスタ６７２１のように単極性のトランジスタで構成されている。なお、画素構成には図９６〜図９９、図１１８、及び図１１９の画素構成を適用することにより単極性のトランジスタで画素を構成することができる。よって、周辺駆動回路をＮチャネル型トランジスタで構成すれば単極性表示パネルを作製することができる。もちろん、単極性のトランジスタだけでなくＰチャネル型トランジスタも用いてＣＭＯＳ回路を形成してもよい。

なお、Ｎチャネル型トランジスタ６７２０、及びＮチャネル型トランジスタ６７２１がＰチャネル型だった場合、画素構成には図１２０や図１２１の画素構成を適用することにより単極性のトランジスタで画素を構成することができる。よって、周辺駆動回路をＰチャネル型トランジスタで構成すれば単極性表示パネルを作成することができる。もちろん、単極性のトランジスタだけでなくＮチャネル型トランジスタも用いてＣＭＯＳ回路を形成してもよい。

また、本実施例では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をＩＣチップなどに形成し、ＣＯＧなどで実装してもよい。その場合には駆動回路は単極性にする必要がなくＮチャネル型トランジスタとＰチャネル型トランジスタとを組み合わせて用いることができる。

また、画素部６７０２はトランジスタ６７１１と、トランジスタ６７１２とを有している。なお、トランジスタ６７１２のソース電極は第１の電極（画素電極６７１３）と接続されている。また、画素電極６７１３の端部を覆って絶縁物６７１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。

また、カバレッジを良好なものとするため、絶縁物６７１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物６７１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物６７１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物６７１４として、光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。

画素電極６７１３上には、有機化合物を含む層６７１６、および第２の電極（対向電極６７１７）がそれぞれ形成されている。ここで、陽極として機能する画素電極６７１３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。

また、有機化合物を含む層６７１６は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層６７１６には、元素周期表第４族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であってもよい。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施例においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。

さらに、有機化合物を含む層６７１６上に形成される対向電極６７１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、フッ化カルシウム、または窒化カルシウム）を用いればよい。なお、有機化合物を含む層６７１６で生じた光が対向電極６７１７を透過させる場合には、対向電極６７１７（陰極）として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのがよい。

さらにシール材６７０５で封止基板６７０４を基板６７１０と貼り合わせることにより、基板６７１０、封止基板６７０４、およびシール材６７０５で囲まれた空間６７０７に発光素子６７１８が備えられた構造になっている。なお、空間６７０７には、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材６７０５で充填される構成も含むものとする。

なお、シール材６７０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板６７０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。

以上のようにして、本発明の画素構成を有する表示パネルを得ることができる。なお、上述した構成は一例であって本発明の表示パネルの構成はこれに限定されない。

図１００に示すように、信号線制御回路６７０１、画素部６７０２、第１のゲートドライバ６７０３及び第２のゲートドライバ６７０６を一体形成することで、表示装置の低コスト化が図れる。また、この場合において、信号線制御回路６７０１、画素部６７０２、第１のゲートドライバ６７０３及び第２のゲートドライバ６７０６に用いられるトランジスタを単極性とすることで作製工程の簡略化が図れるためさらなる低コスト化が図れる。

なお、表示パネルの構成としては、図１００（ａ）に示したように信号線制御回路６７０１、画素部６７０２、第１のゲートドライバ６７０３及び第２のゲートドライバ６７０６を一体形成した構成に限られず、信号線制御回路６７０１に相当する図１０１に示す信号線制御回路６８０１をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としてもよい。なお、図１０１（ａ）の基板６８００、画素部６８０２、第１のゲートドライバ６８０３、第２のゲートドライバ６８０４、ＦＰＣ６８０５、ＩＣチップ６８０６、ＩＣチップ６８０７、封止基板６８０８、シール材６８０９は図１００（ａ）の基板６７１０、画素部６７０２、第１のゲートドライバ６７０３、第２のゲートドライバ６７０６、ＦＰＣ６７０９、ＩＣチップ６７１９、封止基板６７０４、シール材６７０５に相当する。

つまり、高速動作が要求される信号制御回路のみを、ＣＭＯＳ等を用いてＩＣチップに形成し、低消費電力化を図る。また、ＩＣチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。

そして、第１のゲートドライバ６８０３や第２のゲートドライバ６８０４を画素部６８０２と一体形成することで、低コスト化が図れる。そして、この第１のゲートドライバ６８０３、第２のゲートドライバ６８０４及び画素部６８０２は単極性のトランジスタで構成することでさらなる低コスト化が図れる。画素部６８０２の有する画素の構成としては第３の実施例で示した画素を適用することができる。

こうして、高精細な表示装置の低コスト化が図れる。また、ＦＰＣ６８０５と基板６８００との接続部において機能回路（メモリやバッファ）が形成されたＩＣチップを実装することで基板面積を有効利用することができる。

また、図１００（ａ）の信号線制御回路６７０１、第１のゲートドライバ６７０３及び第２のゲートドライバ６７０６に相当する図１０１（ｂ）の信号線制御回路６８１１、第１のゲートドライバ６８１４及び第２のゲートドライバ６８１３をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としてもよい。この場合には高精細な表示装置をより低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするためには、画素部に用いられるトランジスタの半導体層にはアモルファスシリコンを用いることが望ましい。なお、図１０１（ｂ）の基板６８１０、画素部６８１２、ＦＰＣ６８１５、ＩＣチップ６８１６、ＩＣチップ６８１７、封止基板６８１８、シール材６８１９は図１００（ａ）の基板６７１０、画素部６７０２、ＦＰＣ６７０９、ＩＣチップ６７１９、封止基板６７０４、シール材６７０５に相当する。

また、画素部６８１２のトランジスタの半導体層にアモルファスシリコンを用いることにより低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能となる。

また、画素の行方向及び列方向に第２のゲートドライバ、第１のゲートドライバ及び信号制御回路を設けなくてもよい。例えば、図１０２（ａ）に示すようにＩＣチップ上に形成された周辺駆動回路６９０１が、図１０１（ｂ）に示す、第１のゲートドライバ６８１４、第２のゲートドライバ６８１３及び信号線制御回路６８１１の機能を有するようにしてもよい。なお、図１０２（ａ）の基板６９００、画素部６９０２、ＦＰＣ６９０４、ＩＣチップ６９０５、ＩＣチップ６９０６、封止基板６９０７、シール材６９０８は図１００（ａ）の基板６７１０、画素部６７０２、ＦＰＣ６７０９、ＩＣチップ６７１９、封止基板６７０４、シール材６７０５に相当する。

なお、図１０２（ａ）の表示装置の配線の接続を説明する模式図を図１０２（ｂ）に示す。基板６９１０、周辺駆動回路６９１１、画素部６９１２、ＦＰＣ６９１３、ＦＰＣ６９１４を有する。ＦＰＣ６９１３より周辺駆動回路６９１１に外部からの信号及び電源電位が入力される。そして、周辺駆動回路６９１１からの出力は、画素部６９１２の有する画素に接続された行方向及び列方向の配線に入力される。

さらに、発光素子６７１８に適用可能な発光素子の例を図１０３（ａ）、（ｂ）に示す。つまり、上記実施例で示した画素に適用可能な発光素子の構成について図１０３（ａ）、（ｂ）を用いて説明する。

図１０３（ａ）の発光素子は、基板７００１の上に陽極７００２、正孔注入材料からなる正孔注入層７００３、その上に正孔輸送材料からなる正孔輸送層７００４、発光層７００５、電子輸送材料からなる電子輸送層７００６、電子注入材料からなる電子注入層７００７、そして陰極７００８を積層させた素子構造である。ここで、発光層７００５は、一種類の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。また本発明の素子の構造は、この構造に限定されない。

また、図１０３（ａ）で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリアの再結合領域を制御し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能である。

図１０３（ａ）に示す本発明の素子作製方法は、まず、陽極７００２（ＩＴＯ）を有する基板７００１に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極７００８を蒸着で形成する。

次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。

正孔注入材料としては、有機化合物であればポルフィリン系の化合物や、フタロシアニン（以下「Ｈ_２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが有効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」と記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）の超薄膜などがある。

正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、４，４’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導体である４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「ＴＰＤ」と記す）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。４，４’，４”−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」と記す）、４，４’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型芳香族アミン化合物が挙げられる。

電子輸送材料としては、金属錯体がよく用いられ、Ａｌｑ、ＢＡｌｑ、トリス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「Ｂｅｂｑ」と記す）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯＸ）_２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（以下、「Ｚｎ（ＢＴＺ）_２」と記す）などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−２３、４−トリアゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナントロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子輸送性を有する。

電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リチウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。

発光材料としては、先に述べたＡｌｑ、Ａｌｍｑ、ＢｅＢｑ、ＢＡｌｑ、Ｚｎ（ＢＯＸ）_２、Ｚｎ（ＢＴＺ）_２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色の４，４’−ビス（２，２−ジフェニル−ビニル）−ビフェニルや、赤橙色の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジン）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ^２’）アセチルアセトナトイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）_２」と記す）、２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈポルフィリン−白金などが知られている。

以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の発光素子を作製することができる。

また、第３の実施例で示した表示素子９７３には図１０３（ｂ）に示すように図１０３（ａ）とは逆の順番に層を形成した発光素子を用いることができる。つまり、基板７０１１の上に陰極７０１８、電子注入材料からなる電子注入層７０１７、その上に電子輸送材料からなる電子輸送層７０１６、発光層７０１５、正孔輸送材料からなる正孔輸送層７０１４、正孔注入材料からなる正孔注入層７０１３、そして陽極７０１２を積層させた素子構造である。

また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。

上面射出構造の発光素子について図１０４（ａ）を用いて説明する。

基板７１００上に駆動用ＴＦＴ７１０１が形成され、駆動用ＴＦＴ７１０１のソース電極に接して第１の電極７１０２が形成され、その上に有機化合物を含む層７１０３と第２の電極７１０４が形成されている。

また、第１の電極７１０２は発光素子の陽極である。そして第２の電極７１０４は発光素子の陰極である。つまり、第１の電極７１０２と第２の電極７１０４とで有機化合物を含む層７１０３が挟まれているところが発光素子となる。

また、ここで、陽極として機能する第１の電極７１０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。

また、陰極として機能する第２の電極７１０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、フッ化カルシウム、または窒化カルシウム）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのがよい。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。

こうして、図１０４（ａ）の矢印に示すように発光素子からの光を上面に取り出すことが可能になる。つまり、図１００の表示パネルに適用した場合には、封止基板６７０４側に光が射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には封止基板６７０４は光透過性を有する基板を用いる。

また、光学フィルムを設ける場合には、封止基板６７０４に光学フィルムを設ければよい。

なお、第１の電極７１０２には陰極として機能するＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ等の仕事関数の小さい材料からなる金属膜を用いることができる。そして、第２の電極７１０４にはＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすることができる。

また、下面射出構造の発光素子について図１０４（ｂ）を用いて説明する。射出構造以外は図１０４（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。

ここで、陽極として機能する第１の電極７１０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。

また、陰極として機能する第２の電極７１０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、フッ化カルシウム、またはＣａ_３Ｎ_２）からなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。

こうして、図１０４（ｂ）の矢印に示すように発光素子からの光を下面に取り出すことが可能になる。つまり、図１００の表示パネルに適用した場合には、基板６７１０側に光が射出することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板６７１０は光透過性を有する基板を用いる。

また、光学フィルムを設ける場合には、基板６７１０に光学フィルムを設ければよい。

両面射出構造の発光素子について図１０４（ｃ）を用いて説明する。射出構造以外は図１０４（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。

また、陰極として機能する第２の電極７１０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、フッ化カルシウム、または窒化カルシウム）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのがよい。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。

こうして、図１０４（ｃ）の矢印に示すように発光素子からの光を両面に取り出すことが可能になる。つまり、図１００の表示パネルに適用した場合には、基板６７１０側と封止基板６７０４側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用いる場合には、基板６７１０および封止基板６７０４は、ともに光透過性を有する基板を用いる。

また、光学フィルムを設ける場合には、基板６７１０および封止基板６７０４の両方に光学フィルムを設ければよい。

また、白色の発光素子とカラーフィルターを用いてフルカラー表示を実現する表示装置にも本発明を適用することが可能である。

図１０５に示すように、基板７２００上に下地膜７２０２が形成され、その上に駆動用ＴＦＴ７２０１が形成され、駆動用ＴＦＴ７２０１のソース電極に接して第１の電極７２０３が形成され、その上に有機化合物を含む層７２０４と第２の電極７２０５が形成されている。

また、第１の電極７２０３は発光素子の陽極である。そして第２の電極７２０５は発光素子の陰極である。つまり、第１の電極７２０３と第２の電極７２０５とで有機化合物を含む層７２０４が挟まれているところが発光素子となる。図１０５の構成では白色光を発光する。そして、発光素子の上部に赤色のカラーフィルター７２０６Ｒ、緑色のカラーフィルター７２０６Ｇ、青色のカラーフィルター７２０６Ｂを設けられており、フルカラー表示を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス（ＢＭ７２０７）が設けられている。

上述した発光素子の構成は組み合わせて用いることができ、本発明の画素構成を有する表示装置に適宜用いることができる。また、上述した表示パネルの構成や、発光素子は例示であり、もちろん本発明の画素構成は他の構成の表示装置に適用することもできる。

次に、表示パネルの画素部の部分断面図を示す。

まず、トランジスタの半導体層に結晶性半導体膜（ポリシリコン（ｐ−Ｓｉ：Ｈ）膜）を用いた場合について図１０６及び図１０７を用いて説明する。

ここで、半導体層は、例えば基板上にアモルファスシリコン（ａ−Ｓｉ）膜を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非結晶構造を含む半導体膜（微結晶半導体膜を含む）であればよい。さらに非結晶シリコンゲルマニウム膜などの非結晶構造を含む化合物半導体膜でもよい。

そして、アモルファスシリコン膜をレーザ結晶化法や、ＲＴＡやファーネスアニール炉を用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などにより結晶化させる。もちろん、これらを組み合わせて行ってもよい。

上述した結晶化によって、非結晶半導体膜に部分的に結晶化された領域が形成される。

さらに、部分的に結晶性が高められた結晶性半導体膜を所望の形状にパターニングして、結晶化された領域から島状の半導体膜を形成する。この半導体膜をトランジスタの半導体層に用いる。

図１０６（ａ）に示すように、基板２６１０１上に下地膜２６１０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ２６１１８のチャネル形成領域２６１０３及びソース領域又はドレイン領域となる不純物領域２６１０５、並びに容量素子２６１１９の下部電極となるチャネル形成領域２６１０６、ＬＤＤ領域２６１０７及び不純物領域２６１０８を有する。なお、チャネル形成領域２６１０３及びチャネル形成領域２６１０６にはチャネルドープが行われていてもよい。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜２６１０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

半導体層上にはゲート絶縁膜２６１０９を介してゲート電極２６１１０及び容量素子の上部電極２６１１１が形成されている。

駆動トランジスタ２６１１８及び容量素子２６１１９を覆って層間絶縁物２６１１２が形成され、層間絶縁物２６１１２上にコンタクトホールを介して配線２６１１３が不純物領域２６１０５と接している。配線２６１１３に接して画素電極２６１１４が形成され、画素電極２６１１４の端部及び配線２６１１３を覆って第２の層間絶縁物２６１１５が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。そして、画素電極２６１１４上に有機化合物を含む層２６１１６及び対向電極２６１１７が形成され、画素電極２６１１４と対向電極２６１１７とで有機化合物を含む層２６１１６が挟まれた領域では発光素子２６１２０が形成されている。

また、図１０６（ｂ）に示すように、容量素子２６１１９の下部電極の一部を構成するＬＤＤ領域が、上部電極２６１１１と重なるような領域２６２０２を設けてもよい。なお、図１０６（ａ）と共通するところは共通の符号を用い、説明は省略する。

また、図１０７（ａ）に示すように、駆動トランジスタ２６１１８の不純物領域２６１０５と接する配線２６１１３と同じ層に形成された第２の上部電極２６３０１を有していてもよい。なお、図１０６（ａ）と共通するところは共通の符号を用い、説明は省略する。第２の上部電極２６３０１と上部電極２６１１１とで層間絶縁物２６１１２を挟みこみ、第２の容量素子を構成している。また、第２の上部電極２６３０１は不純物領域２６１０８と接しているため、上部電極２６１１１とチャネル形成領域２６１０６とでゲート絶縁膜２６１０９を挟みこんで構成される第１の容量素子と、上部電極２６１１１と第２の上部電極２６３０１とで層間絶縁物２６１１２を挟みこんで構成される第２の容量素子と、が並列に接続され、第１の容量素子と第２の容量素子からなる容量素子２６３０２を構成している。この容量素子２６３０２の容量は第１の容量素子と第２の容量素子の容量を加算した合成容量であるため、小さい面積で大きな容量の容量素子を形成することができる。つまり、本発明の画素構成の容量素子として用いるとより開口率の向上が図れる。

また、図１０７（ｂ）に示すような容量素子の構成としてもよい。基板２７１０１上に下地膜２７１０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ２７１１８のチャネル形成領域２７１０３及びソース領域又はドレイン領域となる不純物領域２７１０５を有する。なお、チャネル形成領域２７１０３はチャネルドープが行われていてもよい。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜２７１０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

半導体層上にはゲート絶縁膜２７１０６を介してゲート電極２７１０７及び第１の電極２７１０８が形成されている。

駆動トランジスタ２７１１８及び第１の電極２７１０８を覆って第１の層間絶縁物２７１０９が形成され、第１の層間絶縁物２７１０９上にコンタクトホールを介して配線２７１１０が不純物領域２７１０５と接している。また、配線２７１１０と同じ材料からなる同層の第２の電極２７１１１が形成される。

さらに、配線２７１１０及び第２の電極２７１１１を覆うように第３の層間絶縁物２７１１２が形成され、第２の層間絶縁物２７１１２上にコンタクトホールを介して、配線２７１１０と接して画素電極２７１１３が形成されている。また、画素電極２７１１３と同じ材料からなる同層の第３の電極２７１１４が形成されている。ここで、第１の電極２７１０８、第２の電極２７１１１及び第３の電極２７１１４からなる容量素子２７１１９が形成される。

画素電極２７１１３と第３の電極２７１１４の端部を覆って層間絶縁物２７１１５が形成され、第３の層間絶縁物２７１１５及び第３の電極２７１１４上に有機化合物を含む層２７１１６及び対向電極２７１１７が形成され、画素電極２７１１３と対向電極２７１１７とで有機化合物を含む層２７１１６が挟まれた領域では発光素子２７１２０が形成されている。

上述したように、結晶性半導体膜を半導体層に用いたトランジスタの構成は図１０６及び図１０７に示したような構成が挙げられる。なお、図１０６及び図１０７に示したトランジスタの構造はトップゲートの構造のトランジスタの一例である。つまり、トランジスタはＰ型でもＮ型でもよい。Ｎ型の場合には、ＬＤＤ領域はゲート電極と重なっていてもよいし、ゲート電極と重ならなくてもよいし、又はＬＤＤ領域の一部の領域が重なっていてもよい。さらに、ゲート電極はテーパー形状でもよく、ゲート電極のテーパー部の下部にＬＤＤ領域が自己整合的に設けられていてもよい。また、ゲート電極は二つに限られず三以上のマルチゲート構造でもよいし、一つのゲート電極でもよい。

本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレイン領域など）に結晶性半導体膜を用いることで、例えば、図１００における第１のゲートドライバ６７０３、第２のゲートドライバ６７０６及び信号線制御回路６７０１を画素部６７０２と一体形成することが容易になる。

また、半導体層にポリシリコン（ｐ−Ｓｉ：Ｈ）を用いたトランジスタの構成として、基板と半導体層の間にゲート電極が挟まれた構造、つまり、半導体層の下にゲート電極が位置するボトムゲートのトランジスタを適用した表示パネルの部分断面を図１０８に示す。

基板７５０１上に下地膜７５０２が形成されている。さらに下地膜７５０２上にゲート電極７５０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極７５０４が形成されている。ゲート電極７５０３の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。

また、ゲート電極７５０３及び第１の電極７５０４を覆うようにゲート絶縁膜７５０５が形成されている。ゲート絶縁膜７５０５としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜７５０５上に、半導体層が形成されている。半導体層は駆動トランジスタ７５２２のチャネル形成領域７５０６、ＬＤＤ領域７５０７及びソース領域又はドレイン領域となる不純物領域７５０８、並びに容量素子７５２３の第２の電極となるチャネル形成領域７５０９、ＬＤＤ領域７５１０及び不純物領域７５１１を有する。なお、チャネル形成領域７５０６及びチャネル形成領域７５０９はチャネルドープが行われていてもよい。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜７５０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

半導体層を覆って第１の層間絶縁物７５１２が形成され、第１の層間絶縁物７５１２上にコンタクトホールを介して配線７５１３が不純物領域７５０８と接している。また、配線７５１３と同層に同じ材料で第３の電極７５１４が形成されている。第１の電極７５０４、第２の電極、第３の電極７５１４によって容量素子７５２３が構成されている。

また、第１の層間絶縁物７５１２には開口部７５１５が形成されている。駆動トランジスタ７５２２、容量素子７５２３及び開口部７５１５を覆うように第２の層間絶縁物７５１６が形成され、第２の層間絶縁物７５１６上にコンタクトホールを介して、画素電極７５１７が形成されている。また、画素電極７５１７の端部を覆って絶縁物７５１８が形成されている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素電極７５１７上に有機化合物を含む層７５１９及び対向電極７５２０が形成され、画素電極７５１７と対向電極７５２０とで有機化合物を含む層７５１９が挟まれた領域では発光素子７５２１が形成されている。そして、発光素子７５２１の下部に開口部７５１５が位置している。つまり、発光素子７５２１からの発光を基板側から取り出すときには、開口部７５１５を有するため透過率を高めることができる。

また、図１０８（ａ）において画素電極７５１７と同層に同じ材料を用いて第４の電極７５２４を形成して、図１０８（ｂ）のような構成としてもよい。すると、第１の電極７５０４、第２の電極、第３の電極７５１４及び第４の電極７５２４によって構成される容量素子７５２３を形成することができる。

次に、トランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いた場合について説明する。図１０９にはトップゲートのトランジスタ、図１１０及び図１１１にはボトムゲートのトランジスタの場合について示す。

アモルファスシリコンを半導体層に用いた順スタガ構造のトランジスタの断面を図１０９（ａ）に示す。に示すように、基板７６０１上に下地膜７６０２が形成されている。さらに下地膜７６０２上に画素電極７６０３が形成されている。また、画素電極７６０３と同層に同じ材料からなる第１の電極７６０４が形成されている。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜７６０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

また、下地膜７６０２上に配線７６０５及び配線７６０６が形成され、画素電極７６０３の端部が配線７６０５で覆われている。配線７６０５及び配線７６０６の上部にＮ型の導電型を有するＮ型半導体層７６０７及びＮ型半導体層７６０８が形成されている。また、配線７６０５と配線７６０６の間であって、下地膜７６０２上に半導体層７６０９が形成されている。そして、半導体層７６０９の一部はＮ型半導体層７６０７及びＮ型半導体層７６０８上にまで延長されている。なお、この半導体層はアモルファスシリコン（ａ−Ｓｉ：Ｈ）、微結晶半導体（μ−Ｓｉ：Ｈ）等の非結晶性を有する半導体膜で形成されている。また、半導体層７６０９上にゲート絶縁膜７６１０が形成されている。また、ゲート絶縁膜７６１０と同層の同じ材料からなる絶縁膜７６１１が第１の電極７６０４上にも形成されている。なお、ゲート絶縁膜７６１０としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜７６１０上に、ゲート電極７６１２が形成されている。また、ゲート電極と同層に同じ材料でなる第２の電極７６１３が第１の電極７６０４上に絶縁膜７６１１を介して形成されている。第１の電極７６０４及び第２の電極７６１３で絶縁膜７６１１を挟まれた容量素子７６１９が形成されている。また、画素電極７６０３の端部、駆動トランジスタ７６１８及び容量素子７６１９を覆い、層間絶縁物７６１４が形成されている。

層間絶縁物７６１４及びその開口部に位置する画素電極７６０３上に有機化合物を含む層７６１５及び対向電極７６１６が形成され、画素電極７６０３と対向電極７６１６とで有機化合物を含む層７６１５が挟まれた領域では発光素子７６１７が形成されている。

また、図１０９（ａ）に示す第１の電極７６０４を図１０９（ｂ）に示すように第１の電極７６２０で形成してもよい。第１の電極７６２０は配線７６０５及び７６０６と同層の同一材料で形成されている。

また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用いた表示パネルの部分断面を図１１０に示す。

基板７７０１上に下地膜７７０２が形成されている。さらに下地膜７７０２上にゲート電極７７０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極７７０４が形成されている。ゲート電極７７０３の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。

また、ゲート電極７７０３及び第１の電極７７０４を覆うようにゲート絶縁膜７７０５が形成されている。ゲート絶縁膜７７０５としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜７７０５上に、半導体層７７０６が形成されている。また、半導体層７７０６と同層に同じ材料からなる半導体層７７０７が形成されている。

半導体層７７０６上にはＮ型の導電性を有するＮ型半導体層７７０８、７７０９が形成され、半導体層７７０７上にはＮ型半導体層７７１０が形成されている。

Ｎ型半導体層７７０８、７７０９上にはそれぞれ配線７７１１、７７１２が形成され、Ｎ型半導体層７７１０上には配線７７１１及び７７１２と同層の同一材料からなる導電層７７１３が形成されている。

半導体層７７０７、Ｎ型半導体層７７１０及び導電層７７１３からなる第２の電極が構成される。なお、この第２の電極と第１の電極７７０４でゲート絶縁膜７７０５を挟み込んだ構造の容量素子７７２０が形成されている。

また、配線７７１１の一方の端部は延在し、その延在した配線７７１１上部に接して画素電極７７１４が形成されている。

また、画素電極７７１４の端部、駆動トランジスタ７７１９及び容量素子７７２０を覆うように絶縁物７７１５が形成されている。

画素電極７７１４及び絶縁物７７１５上には有機化合物を含む層７７１６及び対向電極７７１７が形成され、画素電極７７１４と対向電極７７１７とで有機化合物を含む層７７１６が挟まれた領域では発光素子７７１８が形成されている。

容量素子の第２の電極の一部となる半導体層７７０７及びＮ型半導体層７７１０は設けなくてもよい。つまり第２の電極は導電層７７１３とし、第１の電極７７０４と導電層７７１３でゲート絶縁膜が挟まれた構造の容量素子としてもよい。

なお、図１１０（ａ）において、配線７７１１を形成する前に画素電極７７１４を形成することで、図１１０（ｂ）に示すような、画素電極７７１４からなる第２の電極７７２１と第１の電極７７０４でゲート絶縁膜７７０５が挟まれた構造の容量素子７７２０を形成することができる。

なお、図１１０では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、もちろんチャネル保護構造のトランジスタでもよい。チャネル保護構造のトランジスタの場合について、図１１１（ａ）、（ｂ）を用いて説明する。

図１１１（ａ）に示すチャネル保護型構造のトランジスタは図１１０（ａ）に示したチャネルエッチ構造の駆動トランジスタ７７１９の半導体層７７０６のチャネルが形成される領域上にエッチングのマスクとなる絶縁物７８０１が設けられている点が異なり、他の共通しているところは共通の符号を用いている。

また、同様に、図１１１（ｂ）に示すチャネル保護型構造のトランジスタは図１１０（ｂ）に示したチャネルエッチ構造の駆動トランジスタ７７１９の半導体層７７０６のチャネルが形成される領域上にエッチングのマスクとなる絶縁物７８０２が設けられている点が異なり、他の共通しているところは共通の符号を用いている。

本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレイン領域など）に非結晶半導体膜を用いることで、製造コストを削減することができる。例えば、第３の実施例に示す画素構成を用いることで非結晶半導体膜を適用することが可能である。

なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造のものを用いることができる。

なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組み合わせて実施することが可能である。すなわち、本実施例において示した表示パネルに接続される本発明のシフトレジスタ回路は、非選択期間において、トランジスタが一定時間毎にオンすることで、出力端子に電源電位を供給する。こうすることで、シフトレジスタ回路の出力端子は、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制できる。

本発明の表示装置は様々な電子機器に適用することができる。具体的には電子機器の表示部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。

図１１７（Ａ）はディスプレイであり、筐体８４１０１、支持台８４１０２、表示部８４１０３等を含む。本発明の画素構成を有する表示装置を表示部８４１０３に用いることができる。なお、ディスプレイは、パーソナルコンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。本発明の画素構成を有する表示装置を表示部８４１０３に用いたディスプレイは、消費電力を抑えつつ、表示不良を防止することができる。また、低コスト化を図ることも可能である。

近年、ディスプレイの大型化のニーズが強くなっている。そして、ディスプレイの大型化に伴い価格の上昇が問題となっている。よって、いかに製造コストの削減を図り、高品質な製品を少しでも低価格に抑えるかが課題となる。

例えば、第３の実施例に示す画素構成を表示パネルの画素部に用いることで、単極性のトランジスタからなる表示パネルを提供することができる。よって、工程数を減らし製造コストを削減することができる。

また、図１００（ａ）に示すように画素部と周辺の駆動回路を一体形成することにより、単極性のトランジスタからなる回路で構成された表示パネルを形成することができる。

また、画素部を構成する回路のトランジスタの半導体層に非結晶半導体（例えばアモルファスシリコン（ａ−Ｓｉ：Ｈ））を用いることで、工程を簡略化し、さらなるコストダウンが図れる。この場合には図１０１（ｂ）や図１０２（ａ）に示したように、画素部の周辺の駆動回路をＩＣチップ上に形成し、ＣＯＧ等で表示パネルに実装するよい。このように、非結晶半導体を用いることでディスプレイの大型化が容易になる。

図１１７（Ｂ）はカメラであり、本体８４２０１、表示部８４２０２、受像部８４２０３、操作キー８４２０４、外部接続ポート８４２０５、シャッター８４２０６等を含む。

近年、デジタルカメラなどの高性能化に伴い、生産競争は激化している。そして、いかに高性能なものを低価格に抑えるかが重要となる。本発明の画素構成を有する表示装置を表示部８４２０２に用いたデジタルカメラは、消費電力を抑えつつ、表示不良を防止することができる。また、低コスト化を図ることも可能である。

例えば、第３の実施例に示す画素構成を画素部に用いることで、単極性のトランジスタからなる画素部を形成することができる。また、図１０１（ａ）に示すように、動作速度の高い信号制御回路はＩＣチップ上に形成し、比較的動作速度の低いゲートドライバを画素部と共に単極性のトランジスタで構成される回路で一体形成することで、高性能化を実現し、低コスト化を図ることができる。また、画素部と、画素部と共に一体形成するゲートドライバに用いられるトランジスタの半導体層に非結晶半導体、例えばアモルファスシリコンを適用することでさらなる低コスト化が図れる。

図１１７（Ｃ）はコンピュータであり、本体８４３０１、筐体８４３０２、表示部８４３０３、キーボード８４３０４、外部接続ポート８４３０５、ポインティングデバイス８４３０６等を含む。本発明の画素構成を有する表示装置を表示部８４３０３に用いたコンピュータは、消費電力を抑えつつ、表示不良を防止することができる。また、低コスト化を図ることも可能である。

図１１７（Ｄ）はモバイルコンピュータであり、本体８４４０１、表示部８４４０２、スイッチ８４４０３、操作キー８４４０４、赤外線ポート８４４０５等を含む。本発明の画素構成を有する表示装置を表示部８４４０２に用いたモバイルコンピュータは、消費電力を抑えつつ、表示不良を防止することができる。また、低コスト化を図ることも可能である。

図１１７（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体８４５０１、筐体８４５０２、表示部Ａ８４５０３、表示部Ｂ８４５０４、記録媒体読み込み部８４５０５、操作キー８４５０６、スピーカー部８４５０７等を含む。表示部Ａ８４５０３は主として画像情報を表示し、表示部Ｂ８４５０４は主として文字情報を表示することができる。本発明の画素構成を有する表示装置を表示部Ａ８４５０３や表示部Ｂ８４５０４に用いた画像再生装置は、消費電力を抑えつつ、表示不良を防止することができる。また、低コスト化を図ることも可能である。

図１１７（Ｆ）はゴーグル型ディスプレイであり、本体８４６０１、表示部８４６０２、イヤホン８４６０３、支持部８４６０４を含む。本発明の画素構成を有する表示装置を表示部８４６０２に用いたゴーグル型ディスプレイは、消費電力を抑えつつ、表示不良を防止することができる。また、低コスト化を図ることも可能である。

図１１７（Ｇ）は携帯型遊技機であり、筐体８４７０１、表示部８４７０２、スピーカー部８４７０３、操作キー８４７０４、記憶媒体挿入部８４７０５等を含む。本発明の画素構成を有する表示装置を表示部８４７０２に用いた携帯型遊技機は、消費電力を抑えつつ、表示不良を防止することができる。また、低コスト化を図ることも可能である。

図１１７（Ｈ）はテレビ受像機能付きデジタルカメラであり、本体８４８０１、表示部８４８０２、操作キー８４８０３、スピーカー８４８０４、シャッター８４８０５、受像部８４８０６、アンテナ８４８０７等を含む。本発明の画素構成を有する表示装置を表示部８４８０２に用いたテレビ受像機能付きデジタルカメラは、消費電力を抑えつつ、表示不良を防止することができる。また、画素の開口率が高く高精細な表示が可能となる。また、低コスト化を図ることも可能である。

例えば、図９６〜図９９、図１１８、及び図１１９の画素構成を画素部に用いることで、画素の開口率を向上させることができる。具体的には、発光素子を駆動する駆動トランジスタにＮチャネル型のトランジスタを用いることで開口率が向上する。よって、高精細な表示部を有するテレビ受像機能付きデジタルカメラを提供することができる。

このように多機能化し、テレビ受像機能付きデジタルカメラはテレビの視聴等に使用頻度が高まる一方で、一回の充電により長時間使用できることが要求される。

例えば、図１０１（ｂ）や図１０２（ａ）に示すように周辺駆動回路をＩＣチップ上に形成し、ＣＭＯＳ等を用いることにより低消費電力化を図ることが可能である。

このように本発明は、あらゆる電子機器に適用することが可能である。

なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組み合わせて実施することが可能である。すなわち、本実施例において示した電子機器に接続される本発明のシフトレジスタ回路は、非選択期間において、トランジスタが一定時間毎にオンすることで、出力端子に電源電位を供給する。こうすることで、シフトレジスタ回路の出力端子は、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制できる。

本実施例において、本発明の画素構成を用いた表示装置を表示部に有する携帯電話の構成例について図１１６を用いて説明する。

表示パネル８３０１はハウジング８３３０に脱着自在に組み込まれる。ハウジング８３３０は表示パネル８３０１のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル８３０１を固定したハウジング８３３０はプリント基板８３３１に嵌入されモジュールとして組み立てられる。

表示パネル８３０１はＦＰＣ８３１３を介してプリント基板８３３１に接続される。プリント基板８３３１には、スピーカー８３３２、マイクロフォン８３３３、送受信回路８３３４、ＣＰＵ及びコントローラなどを含む信号処理回路８３３５が形成されている。このようなモジュールと、入力手段８３３６、バッテリー８３３７を組み合わせ、筐体８３３９に収納する。表示パネル８３０１の画素部は筐体８３３９に形成された開口窓から視認できように配置する。

表示パネル８３０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）で表示パネル８３０１に実装してもよい。あるいは、そのＩＣチップをＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。

また、画素部には上記実施例で示した画素構成を適宜適用することができる。

例えば、第３の実施例に示す画素構成等を適用することで、低コスト化を実現するため画素部及び画素部と一体形成する周辺駆動回路を単極性のトランジスタで構成して製造工程の削減を図ることができる。

また、さらに消費電力の低減を図るため、図１０１（ｂ）や図１０２（ａ）に示すように、基板上にトランジスタを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）などで表示パネルに実装してもよい。

また、本実施例に示した構成は携帯電話の一例であって、本発明の画素構成はこのような構成の携帯電話に限られず様々な構成の携帯電話に適用することができる。

なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組み合わせて実施することが可能である。すなわち、本実施例において示した携帯電話が具備する本発明のシフトレジスタ回路は、非選択期間において、トランジスタが一定時間毎にオンすることで、出力端子に電源電位を供給する。こうすることで、シフトレジスタ回路の出力端子は、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制できる。

本実施例においては、本発明の画素構成を用いた表示装置を表示部に有する電子機器、特にＥＬモジュールを具備するテレビ受像器の構成例について説明する。

図１１２は表示パネル７９０１と、回路基板７９１１を組み合わせたＥＬモジュールを示している。表示パネル７９０１は画素部７９０２、走査線駆動回路７９０３及び信号線駆動回路７９０４を有している。回路基板７９１１には、例えば、コントロール回路７９１２や信号分割回路７９１３などが形成されている。表示パネル７９０１と回路基板７９１１は接続配線７９１４によって接続されている。接続配線にはＦＰＣ等を用いることができる。

表示パネル７９０１は、画素部７９０２と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）などで表示パネル７９０１に実装するとよい。あるいは、そのＩＣチップをＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）やプリント基板を用いて表示パネル７９０１に実装してもよい。

また、さらに消費電力の低減を図るため、ガラス基板上にトランジスタを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）等で表示パネルに実装してもよい。

また、上記実施例の図９６〜図９９、図１１８、及び図１１９の画素構成を適用することで、Ｎチャネル型のトランジスタのみで画素を構成することができるため、非結晶半導体（例えば、アモルファスシリコン）をトランジスタの半導体層に適用することが可能となる。つまり、均一な結晶性半導体膜を作製することが困難な大型の表示装置の作製が可能となる。また、画素を構成するトランジスタの半導体層に非結晶半導体膜を用いることにより、製造工程を削減することができ、製造コストの削減も図ることができる。

なお、非結晶半導体膜を、画素を構成するトランジスタの半導体層に適用する場合には、基板上にトランジスタを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）で表示パネルに実装するとよい。なお、基板上に画素部を形成し、その基板上に周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した構成は図１０１（ｂ）に一例を示してある。

このＥＬモジュールによりＥＬテレビ受像機を完成させることができる。図１１３は、ＥＬテレビ受像機の主要な構成を示すブロック図である。チューナ８００１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路８００２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路８００３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路８０１２により処理される。コントロール回路８０１２は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路８０１３を設け、入力デジタル信号をｍ個に分割して供給する構成としてもよい。

チューナ８００１で受信した信号のうち、音声信号は音声信号増幅回路８００４に送られ、その出力は音声信号処理回路８００５を経てスピーカー８００７に供給される。制御回路８００８は受信局（受信周波数）や音量の制御情報を入力部８００９から受け、チューナ８００１や音声信号処理回路８００５に信号を送出する。

また、図１１３とは別の形態のＥＬモジュールを組み込んだテレビ受像器について図１１４（Ａ）に示す。図１１４（Ａ）において、表示画面８１０２はＥＬモジュールで形成される。また、スピーカー８１０３、操作スイッチ８１０４などが適宜備えられている。

また図１１４（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体８１１２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部８１１３やスピーカー部８１１７を駆動させる。バッテリーは充電器８１１０で繰り返し充電が可能となっている。また、充電器８１１０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体８１１２は操作キー８１１６によって制御する。また、図１１４（Ｂ）に示す装置は、操作キー８１１６を操作することによって、筐体８１１２から充電器８１１０に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー８１１６を操作することによって、筐体８１１２から充電器８１１０に信号を送り、さらに充電器８１１０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部８１１３に適用することができる。

図１１５（Ａ）は表示パネル８２０１とプリント配線基板８２０２を組み合わせたモジュールを示している。表示パネル８２０１は、複数の画素が設けられた画素部８２０３と、第１のゲートドライバ８２０４、第２のゲートドライバ８２０５と、選択された画素にビデオ信号を供給する信号線駆動回路８２０６を備えている。

プリント配線基板８２０２には、コントローラ８２０７、中央処理装置（ＣＰＵ８２０８）、メモリ８２０９、電源回路８２１０、音声処理回路８２１１及び送受信回路８２１２などが備えられている。プリント配線基板８２０２と表示パネル８２０１は、フレキシブル配線基板８２１３（ＦＰＣ）により接続されている。プリント配線基板８２０２には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としてもよい。また、コントローラ８２０７、音声処理回路８２１１、メモリ８２０９、ＣＰＵ８２０８、電源回路８２１０などは、ＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式を用いて表示パネル８２０１に実装することもできる。ＣＯＧ方式により、プリント配線基板８２０２の規模を縮小することができる。

プリント配線基板８２０２に備えられたインターフェース部（Ｉ／Ｆ部８２１４）を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行うためのアンテナ用ポート８２１５が、プリント配線基板８２０２に設けられている。

図１１５（Ｂ）は、図１１５（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ８２０９としてＶＲＡＭ８２１６、ＤＲＡＭ８２１７、フラッシュメモリ８２１８などが含まれている。ＶＲＡＭ８２１６にはパネルに表示する画像のデータが、ＤＲＡＭ８２１７には画像データまたは音声データが、フラッシュメモリ８２１８には各種プログラムが記憶されている。

電源回路８２１０は、表示パネル８２０１、コントローラ８２０７、ＣＰＵ８２０８、音声処理回路８２１１、メモリ８２０９、送受信回路８２１２を動作させる電力を供給する。またパネルの仕様によっては、電源回路８２１０に電流源が備えられている場合もある。

ＣＰＵ８２０８は、制御信号生成回路８２２０、デコーダ８２２１、レジスタ８２２２、演算回路８２２３、ＲＡＭ８２２４、ＣＰＵ８２０８用のインターフェース８２１９などを有している。インターフェース８２１９を介してＣＰＵ８２０８に入力された各種信号は、一旦レジスタ８２２２に保持された後、演算回路８２２３、デコーダ８２２１などに入力される。演算回路８２２３では、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ８２２１に入力された信号はデコードされ、制御信号生成回路８２２０に入力される。制御信号生成回路８２２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路８２２３において指定された場所、具体的にはメモリ８２０９、送受信回路８２１２、音声処理回路８２１１、コントローラ８２０７などに送る。

メモリ８２０９、送受信回路８２１２、音声処理回路８２１１、コントローラ８２０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。

入力手段８２２５から入力された信号は、Ｉ／Ｆ部８２１４を介してプリント配線基板８２０２に実装されたＣＰＵ８２０８に送られる。制御信号生成回路８２２０は、ポインティングデバイスやキーボードなどの入力手段８２２５から送られてきた信号に従い、ＶＲＡＭ８２１６に格納してある画像データを所定のフォーマットに変換し、コントローラ８２０７に送付する。

コントローラ８２０７は、パネルの仕様に合わせてＣＰＵ８２０８から送られてきた画像データを含む信号にデータ処理を施し、表示パネル８２０１に供給する。またコントローラ８２０７は、電源回路８２１０から入力された電源電圧やＣＰＵ８２０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣＣｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パネル８２０１に供給する。

送受信回路８２１２では、アンテナ８２２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）、ＬＰＦ（ＬｏｗＰａｓｓＦｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路８２１２において送受信される信号のうち音声情報を含む信号が、ＣＰＵ８２０８からの命令に従って、音声処理回路８２１１に送られる。

ＣＰＵ８２０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路８２１１において音声信号に復調され、スピーカー８２２７に送られる。またマイク８２２６から送られてきた音声信号は、音声処理回路８２１１において変調され、ＣＰＵ８２０８からの命令に従って、送受信回路８２１２に送られる。

コントローラ８２０７、ＣＰＵ８２０８、電源回路８２１０、音声処理回路８２１１、メモリ８２０９を、本実施例のパッケージとして実装することができる。

勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。

なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組み合わせて実施することが可能である。すなわち、本実施例において示した電子機器が具備する本発明のシフトレジスタ回路は、非選択期間において、トランジスタが一定時間毎にオンすることで、出力端子に電源電位を供給する。こうすることで、シフトレジスタ回路の出力端子は、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制できる。

実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態１を示す図。実施の形態２を示す図。実施の形態２を示す図。実施の形態２を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態３を示す図。実施の形態４を示す図。実施の形態４を示す図。実施の形態４を示す図。実施の形態４を示す図。実施例１を示す図。実施例１を示す図。実施例１を示す図。実施例２を示す図。実施例３を示す図。実施例３を示す図。実施例３を示す図。実施例３を示す図。実施例４を示す図。実施例４を示す図。実施例４を示す図。実施例４を示す図。実施例４を示す図。実施例４を示す図。実施例４を示す図。実施例４を示す図。実施例４を示す図。実施例４を示す図。実施例４を示す図。実施例４を示す図。実施例７を示す図。実施例７を示す図。実施例７を示す図。実施例７を示す図。実施例６を示す図。実施例５を示す図。実施例３を示す図。実施例３を示す図。実施例３を示す図。実施例３を示す図。実施の形態４を示す図。実施の形態５を示す図。実施の形態３を示す図。実施の形態３を示す図。

符号の説明

１０フリップフロップ回路
１１トランジスタ
１２トランジスタ
１３トランジスタ
１４トランジスタ
１５トランジスタ
１６トランジスタ
１７トランジスタ
１８トランジスタ
１９容量素子
７０フリップフロップ回路
８０フリップフロップ回路
９０フリップフロップ回路
９１抵抗素子
１００フリップフロップ回路
１０１トランジスタ
１１０フリップフロップ回路
１１１トランジスタ
１１２トランジスタ
１１３トランジスタ
１１４トランジスタ
１１５トランジスタ
１１６トランジスタ
１１７トランジスタ
１１８トランジスタ
１１９容量素子
１２０フリップフロップ回路
１３０フリップフロップ回路
１４０フリップフロップ回路
１５０フリップフロップ回路
１５１抵抗素子
１６０フリップフロップ回路
１６１トランジスタ
１７１フリップフロップ回路
１７２制御信号線
１７３制御信号線
１７４制御信号線
１８１トランジスタ
１８３トランジスタ
２００シフトレジスタ回路
２０１バッファ回路
２１０バッファ回路
２１１インバータ回路
２１１Ａインバータ回路
２１１Ｂインバータ回路
２２０バッファ回路
２２１ＮＡＮＤ回路
２２２制御信号線
２３０バッファ回路
２３１ＮＯＲ回路
２４０バッファ回路
２５０バッファ回路
２６０バッファ回路
２７０バッファ回路
２８０インバータ回路
２８１トランジスタ
２８２トランジスタ
２９０インバータ回路
２９１トランジスタ
２９２トランジスタ
２９３トランジスタ
２９４容量素子
３００インバータ回路
３０１トランジスタ
３１０インバータ回路
３２０インバータ回路
３２１抵抗素子
３３０インバータ回路
３３１トランジスタ
３４０インバータ回路
３４１トランジスタ
３５０インバータ回路
３６０インバータ回路
３７０インバータ回路
３７１トランジスタ
３８０インバータ回路
３９０インバータ回路
３９１トランジスタ
４００インバータ回路
４０１トランジスタ
４１０インバータ回路
４２０ＮＡＮＤ回路
４２１トランジスタ
４２２トランジスタ
４２３トランジスタ
４３０ＮＡＮＤ回路
４３１トランジスタ
４３２トランジスタ
４３３トランジスタ
４３４トランジスタ
４３５容量素子
４４０ＮＡＮＤ回路
４４１トランジスタ
４５０ＮＡＮＤ回路
４６０ＮＡＮＤ回路
４６１抵抗素子
４７０ＮＡＮＤ回路
４７１トランジスタ
４７２トランジスタ
４８０ＮＡＮＤ回路
４８１トランジスタ
４９０ＮＡＮＤ回路
５００ＮＯＲ回路
５０１トランジスタ
５０２トランジスタ
５０３トランジスタ
５１０ＮＯＲ回路
５１１トランジスタ
５１２トランジスタ
５１３トランジスタ
５１４トランジスタ
５１５容量素子
５２０ＮＯＲ回路
５２１トランジスタ
５３０ＮＯＲ回路
５４０ＮＯＲ回路
５４１抵抗素子
５５０ＮＯＲ回路
５５１トランジスタ
５５２トランジスタ
５６０ＮＯＲ回路
５６１トランジスタ
５７０ＮＯＲ回路
５８０インバータ回路
５８１トランジスタ
５８２トランジスタ
５９０インバータ回路
５９１トランジスタ
５９２トランジスタ
５９３トランジスタ
５９４容量素子
６００インバータ回路
６０１トランジスタ
６１０インバータ回路
６２０インバータ回路
６２１抵抗素子
６３０インバータ回路
６３１トランジスタ
６４０インバータ回路
６４１トランジスタ
６５０インバータ回路
６６０インバータ回路
６７０インバータ回路
６７１トランジスタ
６８０インバータ回路
６９０インバータ回路
７００インバータ回路
７０１トランジスタ
７１０インバータ回路
７２０ＮＯＲ回路
７２１トランジスタ
７２２トランジスタ
７２３トランジスタ
７３０ＮＯＲ回路
７３１トランジスタ
７３２トランジスタ
７３３トランジスタ
７３４トランジスタ
７３５容量素子
７４０ＮＯＲ回路
７４１トランジスタ
７５０ＮＯＲ回路
７６０ＮＯＲ回路
７６１抵抗素子
７７０ＮＯＲ回路
７７１トランジスタ
７７２トランジスタ
７８０ＮＡＮＤ回路
７８１トランジスタ
７９０ＮＯＲ回路
８００ＮＡＮＤ回路
８０１トランジスタ
８０２トランジスタ
８０３トランジスタ
８１０ＮＡＮＤ回路
８１１トランジスタ
８１２トランジスタ
８１３トランジスタ
８１４トランジスタ
８１５容量素子
８２０ＮＡＮＤ回路
８２１トランジスタ
８３０ＮＡＮＤ回路
８４０ＮＡＮＤ回路
８４１抵抗素子
８５０ＮＡＮＤ回路
８５１トランジスタ
８５２トランジスタ
８６０ＮＡＮＤ回路
８６１トランジスタ
８７０ＮＡＮＤ回路
８８０シフトレジスタ回路
８８１信号線
８９１信号線
８９２信号線
８９３信号線
９０１トランジスタ
９１１トランジスタ
９２０表示装置
９２１画素領域
９２２ゲートドライバ
９２３制御信号線
９２４ソース信号線
９２５ゲート信号線
９２６ＦＰＣ
９４１信号線制御回路
９４２制御信号線
９５０信号線制御回路
９５１制御信号線
９５２制御信号線
９５３制御信号線
９５４ビデオ信号線
９５５ソース信号線
９５６ソース信号線
９５７ソース信号線
９６０画素
９６１トランジスタ
９６２液晶素子
９６３容量素子
９６４対向電極
９６５コモン線
９７０画素
９７１トランジスタ
９７２トランジスタ
９７３表示素子
９７４容量素子
９７５共通電極
９７６電源線
９８０画素
９９０画素
９９１トランジスタ
９９２トランジスタ
９９３トランジスタ
９９４容量素子
９９５電源線
１１８０画素
１１８１トランジスタ
１１８２トランジスタ
１１８３トランジスタ
１１８４トランジスタ
１１９０画素
１２００画素
１２０１トランジスタ
１２１０画素
１２１１トランジスタ
１２１２トランジスタ
１２４１インバータ回路
１２５１インバータ回路
６７０１信号線制御回路
６７０２画素部
６７０３第１のゲートドライバ
６７０４封止基板
６７０５シール材
６７０６第２のゲートドライバ
６７０７空間
６７０８配線
６７０９ＦＰＣ
６７１０基板
６７１１トランジスタ
６７１２トランジスタ
６７１３画素電極
６７１４絶縁物
６７１６有機化合物を含む層
６７１７対向電極
６７１８発光素子
６７１９ＩＣチップ
６７２０Ｎチャネル型トランジスタ
６７２１Ｎチャネル型トランジスタ
６８００基板
６８０１信号線制御回路
６８０２画素部
６８０３第１のゲートドライバ
６８０４第２のゲートドライバ
６８０５ＦＰＣ
６８０６ＩＣチップ
６８０７ＩＣチップ
６８０８封止基板
６８０９シール材
６８１０基板
６８１１信号線制御回路
６８１２画素部
６８１３第２のゲートドライバ
６８１４第１のゲートドライバ
６８１５ＦＰＣ
６８１６ＩＣチップ
６８１７ＩＣチップ
６８１８封止基板
６８１９シール材
６９００基板
６９０１周辺駆動回路
６９０２画素部
６９０４ＦＰＣ
６９０５ＩＣチップ
６９０６ＩＣチップ
６９０７封止基板
６９０８シール材
６９１０基板
６９１１周辺駆動回路
６９１２画素部
６９１３ＦＰＣ
６９１４ＦＰＣ
７００１基板
７００２陽極
７００３正孔注入層
７００４正孔輸送層
７００５発光層
７００６電子輸送層
７００７電子注入層
７００８陰極
７０１１基板
７０１２陽極
７０１３正孔注入層
７０１４正孔輸送層
７０１５発光層
７０１６電子輸送層
７０１７電子注入層
７０１８陰極
７１００基板
７１０１駆動用ＴＦＴ
７１０２電極
７１０３有機化合物を含む層
７１０４電極
７２００基板
７２０１駆動用ＴＦＴ
７２０２下地膜
７２０３電極
７２０４有機化合物を含む層
７２０５電極
７２０６Ｂカラーフィルター
７２０６Ｇカラーフィルター
７２０６Ｒカラーフィルター
７２０７ＢＭ
７５０１基板
７５０２下地膜
７５０３ゲート電極
７５０４電極
７５０５ゲート絶縁膜
７５０６チャネル形成領域
７５０７ＬＤＤ領域
７５０８不純物領域
７５０９チャネル形成領域
７５１０ＬＤＤ領域
７５１１不純物領域
７５１２層間絶縁物
７５１３配線
７５１４電極
７５１５開口部
７５１６層間絶縁物
７５１７画素電極
７５１８絶縁物
７５１９有機化合物を含む層
７５２０対向電極
７５２１発光素子
７５２２駆動トランジスタ
７５２３容量素子
７５２４電極
７６０１基板
７６０２下地膜
７６０３画素電極
７６０４電極
７６０５配線
７６０６配線
７６０７Ｎ型半導体層
７６０８Ｎ型半導体層
７６０９半導体層
７６１０ゲート絶縁膜
７６１１絶縁膜
７６１２ゲート電極
７６１３電極
７６１４層間絶縁物
７６１５有機化合物を含む層
７６１６対向電極
７６１７発光素子
７６１８駆動トランジスタ
７６１９容量素子
７６２０電極
７７０１基板
７７０２下地膜
７７０３ゲート電極
７７０４電極
７７０５ゲート絶縁膜
７７０６半導体層
７７０７半導体層
７７０８Ｎ型半導体層
７７０９Ｎ型半導体層
７７１０Ｎ型半導体層
７７１１配線
７７１２配線
７７１３導電層
７７１４画素電極
７７１５絶縁物
７７１６有機化合物を含む層
７７１７対向電極
７７１８発光素子
７７１９駆動トランジスタ
７７２０容量素子
７７２１電極
７８０１絶縁物
７８０２絶縁物
７９０１表示パネル
７９０２画素部
７９０３走査線駆動回路
７９０４信号線駆動回路
７９１１回路基板
７９１２コントロール回路
７９１３信号分割回路
７９１４接続配線
８００１チューナ
８００２映像信号増幅回路
８００３映像信号処理回路
８００４音声信号増幅回路
８００５音声信号処理回路
８００７スピーカー
８００８制御回路
８００９入力部
８０１２コントロール回路
８０１３信号分割回路
８１０１筐体
８１０２表示画面
８１０３スピーカー
８１０４操作スイッチ
８１１０充電器
８１１２筐体
８１１３表示部
８１１６操作キー
８１１７スピーカー部
８２０１表示パネル
８２０２プリント配線基板
８２０３画素部
８２０４第１のゲートドライバ
８２０５第２のゲートドライバ
８２０６信号線駆動回路
８２０７コントローラ
８２０８ＣＰＵ
８２０９メモリ
８２１０電源回路
８２１１音声処理回路
８２１２送受信回路
８２１３フレキシブル配線基板
８２１４Ｉ／Ｆ部
８２１５アンテナ用ポート
８２１６ＶＲＡＭ
８２１７ＤＲＡＭ
８２１８フラッシュメモリ
８２１９インターフェース
８２２０制御信号生成回路
８２２１デコーダ
８２２２レジスタ
８２２３演算回路
８２２４ＲＡＭ
８２２５入力手段
８２２６マイク
８２２７スピーカー
８２２８アンテナ
８３０１表示パネル
８３１３ＦＰＣ
８３３０ハウジング
８３３１プリント基板
８３３２スピーカー
８３３３マイクロフォン
８３３４送受信回路
８３３５信号処理回路
８３３６入力手段
８３３７バッテリー
８３３９筐体
８３４０アンテナ
１２２０１電源線
１２２０２制御線
１２２０３制御線
１２２０４制御線
１２２０５制御線
１２２０６電源線
１２２０７出力端子
１２２０８半導体層
１２２０９ゲート配線層
１２２１０配線層
１２２１１コンタクト層
２６１０１基板
２６１０２下地膜
２６１０３チャネル形成領域
２６１０５不純物領域
２６１０６チャネル形成領域
２６１０７ＬＤＤ領域
２６１０８不純物領域
２６１０９ゲート絶縁膜
２６１１０ゲート電極
２６１１１上部電極
２６１１２層間絶縁物
２６１１３配線
２６１１４画素電極
２６１１５層間絶縁物
２６１１６有機化合物を含む層
２６１１７対向電極
２６１１８駆動トランジスタ
２６１１９容量素子
２６１２０発光素子
２６２０２領域
２６３０１上部電極
２６３０２容量素子
２７１０１基板
２７１０２下地膜
２７１０３チャネル形成領域
２７１０５不純物領域
２７１０６ゲート絶縁膜
２７１０７ゲート電極
２７１０８電極
２７１０９層間絶縁物
２７１１０配線
２７１１１電極
２７１１２層間絶縁物
２７１１３画素電極
２７１１４電極
２７１１５層間絶縁物
２７１１６有機化合物を含む層
２７１１７対向電極
２７１１８駆動トランジスタ
２７１１９容量素子
２７１２０発光素子
８４１０１筐体
８４１０２支持台
８４１０３表示部
８４２０１本体
８４２０２表示部
８４２０３受像部
８４２０４操作キー
８４２０５外部接続ポート
８４２０６シャッター
８４３０１本体
８４３０２筐体
８４３０３表示部
８４３０４キーボード
８４３０５外部接続ポート
８４３０６ポインティングデバイス
８４４０１本体
８４４０２表示部
８４４０３スイッチ
８４４０４操作キー
８４４０５赤外線ポート
８４５０１本体
８４５０２筐体
８４５０３表示部Ａ
８４５０４表示部Ｂ
８４５０５記録媒体読み込み部
８４５０６操作キー
８４５０７スピーカー部
８４６０１本体
８４６０２表示部
８４６０３イヤホン
８４６０４支持部
８４７０１筐体
８４７０２表示部
８４７０３スピーカー部
８４７０４操作キー
８４７０５記憶媒体挿入部
８４８０１本体
８４８０２表示部
８４８０３操作キー
８４８０４スピーカー
８４８０５シャッター
８４８０６受像部
８４８０７アンテナ
ＳＳＰ制御信号
ＣＫ制御信号
ＣＫＢ制御信号
ＳＲｏｕｔ出力端子
ＳＲｏｕｔ１出力端子
ＳＲｏｕｔ２出力端子
ＳＲｏｕｔ３出力端子
ＳＲｏｕｔ４出力端子
ＳＲｏｕｔ５出力端子
ＳＲｏｕｔｎ出力端子
ＧＤｏｕｔ出力端子
ＧＤｏｕｔ１出力端子
ＧＤｏｕｔ２出力端子
ＧＤｏｕｔｎ出力端子
ＳＤｏｕｔ出力端子
ＳＤｏｕｔ１出力端子
ＳＤｏｕｔ２出力端子
ＳＤｏｕｔｎ出力端子
ＳＷスイッチ
ＳＷ１スイッチ
ＳＷ２スイッチ
ＳＷ３スイッチ
ＳＳＰ制御信号
ＯＵＴ出力端子

Claims

第１のトランジスタと、第２のトランジスタと、第１の素子と、第１のスイッチと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、第１の電位が供給されることができる機能を有し、
前記第１のトランジスタのソース及びドレインの他方は、第１の信号を出力することができる機能を有し、
前記第２のトランジスタのソース及びドレインの一方は、第２の信号が供給されることができる機能を有し、
前記第２のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１の素子の第１の端子は、第３の信号が供給されることができる機能を有し、
前記第１の素子の第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のスイッチの第１の端子は、前記第１の電位が供給されることができる機能を有し、
前記第１のスイッチの第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１の素子は、電流が流れると電圧を発生することができる機能を有し、
前記第２の信号は、前記第１のトランジスタをオンにすることができる電位と、前記第１のトランジスタをオフにすることができる電位と、を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の素子と、第１のスイッチと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、第１の電位が供給されることができる機能を有し、
前記第１のトランジスタのソース及びドレインの他方は、第１の信号を出力することができる機能を有し、
前記第２のトランジスタのソース及びドレインの一方は、第２の信号が供給されることができる機能を有し、
前記第２のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１の素子の第１の端子は、第３の信号が供給されることができる機能を有し、
前記第１の素子の第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のスイッチの第１の端子は、前記第１の電位が供給されることができる機能を有し、
前記第１のスイッチの第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、第２の電位又は第４の信号が供給されることができる機能を有し、
前記第３のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのソース及びドレインの他方と電気的に接続され、
前記第１の素子は、電流が流れると電圧を発生することができる機能を有し、
前記第２の信号は、前記第１のトランジスタをオンにすることができる電位と、前記第１のトランジスタをオフにすることができる電位と、を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１の素子と、第１のスイッチと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、第１の電位が供給されることができる機能を有し、
前記第１のトランジスタのソース及びドレインの他方は、第１の信号を出力することができる機能を有し、
前記第２のトランジスタのソース及びドレインの一方は、第２の信号が供給されることができる機能を有し、
前記第２のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１の素子の第１の端子は、第３の信号が供給されることができる機能を有し、
前記第１の素子の第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のスイッチの第１の端子は、前記第１の電位が供給されることができる機能を有し、
前記第１のスイッチの第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、第２の電位が供給されることができる機能を有し、
前記第３のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのソース及びドレインの他方と電気的に接続され、
前記第４のトランジスタのソース及びドレインの一方は、前記第２の電位が供給されることができる機能を有し、
前記第４のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、第４の信号が供給され、
前記第１の素子は、電流が流れると電圧を発生することができる機能を有し、
前記第２の信号は、前記第１のトランジスタをオンにすることができる電位と、前記第１のトランジスタをオフにすることができる電位と、を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１の素子と、第１のスイッチと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、第１の電位が供給されることができる機能を有し、
前記第１のトランジスタのソース及びドレインの他方は、第１の信号を出力することができる機能を有し、
前記第２のトランジスタのソース及びドレインの一方は、第２の信号が供給されることができる機能を有し、
前記第２のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１の素子の第１の端子は、第３の信号が供給されることができる機能を有し、
前記第１の素子の第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のスイッチの第１の端子は、前記第１の電位が供給されることができる機能を有し、
前記第１のスイッチの第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、第４の信号が供給されることができる機能を有し、
前記第３のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのソース及びドレインの他方と電気的に接続され、
前記第４のトランジスタのソース及びドレインの一方は、第２の電位が供給されることができる機能を有し、
前記第４のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、第５の信号が供給され、
前記第１の素子は、電流が流れると電圧を発生することができる機能を有し、
前記第２の信号は、前記第１のトランジスタをオンにすることができる電位と、前記第１のトランジスタをオフにすることができる電位と、を有することを特徴とする半導体装置。
請求項２乃至請求項４のいずれか一項において、
第５のトランジスタを有し、
前記第５のトランジスタのソース及びドレインの一方は、前記第１の電位が供給されることができる機能を有し、
前記第５のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続されることを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第１の素子と、第１のスイッチと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、第３の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１の素子の第１の端子は、第４の配線と電気的に接続され、
前記第１の素子の第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のスイッチの第１の端子は、前記第１の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１の素子は、電流が流れると電圧を発生することができる機能を有し、
前記第１の配線は、第１の電位を伝えることができる機能を有し、
前記第２の配線は、第１の信号を伝えることができる機能を有し、
前記第３の配線は、第２の信号を伝えることができる機能を有し、
前記第４の配線は、第３の信号を伝えることができる機能を有し、
前記第２の信号は、前記第１のトランジスタをオンにすることができる電位と、前記第１のトランジスタをオフにすることができる電位と、を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の素子と、第１のスイッチと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、第３の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１の素子の第１の端子は、第４の配線と電気的に接続され、
前記第１の素子の第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のスイッチの第１の端子は、前記第１の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、第５の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第２の配線と電気的に接続され、
前記第１の素子は、電流が流れると電圧を発生することができる機能を有し、
前記第１の配線は、第１の電位を伝えることができる機能を有し、
前記第２の配線は、第１の信号を伝えることができる機能を有し、
前記第３の配線は、第２の信号を伝えることができる機能を有し、
前記第４の配線は、第３の信号を伝えることができる機能を有し、
前記第５の配線は、第２の電位又は第４の信号を伝えることができる機能を有し、
前記第２の信号は、前記第１のトランジスタをオンにすることができる電位と、前記第１のトランジスタをオフにすることができる電位と、を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１の素子と、第１のスイッチと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、第３の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１の素子の第１の端子は、第４の配線と電気的に接続され、
前記第１の素子の第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のスイッチの第１の端子は、前記第１の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、第５の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第２の配線と電気的に接続され、
前記第４のトランジスタのソース及びドレインの一方は、前記第５の配線と電気的に接続され、
前記第４のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、第６の配線と電気的に接続され、
前記第１の素子は、電流が流れると電圧を発生することができる機能を有し、
前記第１の配線は、第１の電位を伝えることができる機能を有し、
前記第２の配線は、第１の信号を伝えることができる機能を有し、
前記第３の配線は、第２の信号を伝えることができる機能を有し、
前記第４の配線は、第３の信号を伝えることができる機能を有し、
前記第５の配線は、第２の電位を伝えることができる機能を有し、
前記第６の配線は、第４の信号を伝えることができる機能を有し、
前記第２の信号は、前記第１のトランジスタをオンにすることができる電位と、前記第１のトランジスタをオフにすることができる電位と、を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１の素子と、第１のスイッチと、を有し、
前記第１のトランジスタのソース及びドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、第３の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１の素子の第１の端子は、第４の配線と電気的に接続され、
前記第１の素子の第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のスイッチの第１の端子は、前記第１の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、第５の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第２の配線と電気的に接続され、
前記第４のトランジスタのソース及びドレインの一方は、第６の配線と電気的に接続され、
前記第４のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、第７の配線と電気的に接続され、
前記第１の素子は、電流が流れると電圧を発生することができる機能を有し、
前記第１の配線は、第１の電位を伝えることができる機能を有し、
前記第２の配線は、第１の信号を伝えることができる機能を有し、
前記第３の配線は、第２の信号を伝えることができる機能を有し、
前記第４の配線は、第３の信号を伝えることができる機能を有し、
前記第５の配線は、第４の信号を伝えることができる機能を有し、
前記第６の配線は、第２の電位を伝えることができる機能を有し、
前記第７の配線は、第５の信号を伝えることができる機能を有し、
前記第２の信号は、前記第１のトランジスタをオンにすることができる電位と、前記第１のトランジスタをオフにすることができる電位と、を有することを特徴とする半導体装置。
請求項７乃至請求項９のいずれか一項において、
第５のトランジスタを有し、
前記第５のトランジスタのソース及びドレインの一方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続されていることを特徴とする半導体装置。
請求項１乃至請求項１０のいずれか一項に記載の半導体装置と、画素と、を有し、
前記画素は、表示素子を有し、
前記画素は、前記第１のトランジスタのソース及びドレインの他方と電気的に接続されていることを特徴とする表示装置。
請求項１乃至請求項１０のいずれか一項に記載の半導体装置と、画素と、を有し、
前記画素は、発光素子を有し、
前記画素は、前記第１のトランジスタのソース及びドレインの他方と電気的に接続されていることを特徴とする表示装置。
請求項１乃至請求項１０のいずれか一項に記載の半導体装置と、画素と、を有し、
前記画素は、液晶素子を有し、
前記画素は、前記第１のトランジスタのソース及びドレインの他方と電気的に接続されていることを特徴とする液晶表示装置。
請求項１乃至請求項１０のいずれか一項に記載の半導体装置、請求項１１若しくは請求項１２に記載の表示装置、又は請求項１３に記載の液晶表示装置と、ＦＰＣと、を有することを特徴とする表示モジュール。
請求項１４に記載の表示モジュールと、操作スイッチ、バッテリー又はスピーカと、を有することを特徴とする電子機器。