JP5153822B2 - 周辺機器、及び、ホスト機器と周辺機器の接続方法 - Google Patents

Description

本発明は、ホスト機器に接続される周辺機器、及び、ホスト機器と周辺機器の接続方法に関する。

パーソナルコンピュータ等のホスト機器と外部記憶装置等の周辺機器は、種々のインターフェースを介して接続されデータ通信が行われる。このようなインターフェースとして、例えばＵＳＢインターフェースが知られている（例えば、特許文献１）。ＵＳＢインターフェースとして、ＵＳＢ２．０に準拠したインターフェース（単に、「ＵＳＢ２．０インターフェース」とも呼ぶ。）に加え、近年、ＵＳＢ３．０に準拠したインターフェース（以下、「ＵＳＢ３．０インターフェース」とも呼ぶ。）が普及しつつある。

ＵＳＢ２．０とＵＳＢ３．０では、通信モード（半二重方式、全二重方式）や信号線の本数等のデータ通信に関する仕様が異なる。このため、ＵＳＢ２．０インターフェースのデータ伝送速度は最大で４８０Ｍｂｐｓであるのに対し、ＵＳＢ３．０インターフェースのデータ伝送速度は最大で５Ｇｂｐｓである。このように、ＵＳＢ３．０インターフェースはＵＳＢ２．０インターフェースに比べ高速にデータ通信を行うことができる。一方、ＵＳＢ３．０インターフェースは、ポートの物理的使用は下位互換性を有する。すなわち、ＵＳＢ３．０に準拠した凸型のＵＳＢコネクタ（以下、「ＵＳＢ３．０コネクタ」）に加え、ＵＳＢ２．０に準拠した凸型のＵＳＢコネクタ（以下、「ＵＳＢ２．０コネクタ」とも言う。）も、ＵＳＢ３．０に準拠したＵＳＢポート（以下、「ＵＳＢ３．０ポート」とも言う。）に接続することができる（例えば、非特許文献１、２）。

特開２００３−１３１９５６号公報

"Universal Serial Bus"、［Online］、［検索日：平成２２年４月１３日］、インターネット＜URL:http://ja.wikipedia.org/wiki/USB＞ "知っておきたいＵＳＢ３．０のまとめ"、［Online］、［検索日：平成２２年４月１３日］、インターネット＜URL:http://monoist.atmarkit.co.jp/feledev/articles/mononews/05/mononews05_a.html＞

ホスト機器と周辺機器のＵＳＢ３．０ポートにＵＳＢ３．０コネクタをそれぞれ差し込んで物理的に両者を接続した場合、ＵＳＢ３．０に準拠した端子間の接触が完全に行われていない状況で、周辺機器とホスト機器との間の論理的な接続処理が完了してしまう場合があった。この場合、ホスト機器は、ＵＳＢ２．０インターフェースを用いたデータ通信を行うＵＳＢ２．０デバイスとして周辺機器を認識してしまう。ＵＳＢ３．０インターフェースを用いたデータ通信を行うためには、再度、両者間で論理的な接続処理を行う必要がある。このためには、ＵＳＢ３．０ケーブルをＵＳＢ３．０ポートに対して抜き差しすることが考えられる。しかしながら、ケーブルの抜き差し動作は、利用者にとって面倒な動作であり、抜き差し動作を利用者に強いるのは好ましくない。このような問題は、ＵＳＢ２．０インターフェースとＵＳＢ３．０インターフェースを利用可能な周辺機器に拘わらず、データ通信に関する仕様が異なる複数種のインターフェースを接続可能な単一の接続部を有する周辺機器に共通する問題である。

従って本発明は、周辺機器において、ホスト機器との間の論理的な接続が形成された場合でも、物理的な接続の脱着を行うことなく、再度、ホスト機器との間で論理的な接続を形成するための処理を行う技術を提供することを目的とする。

本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することができる。
形態１：
データ通信に関する仕様が異なる第１種と第２種のインターフェースのいずれかを用いてホスト機器との間でデータ通信を行うことが可能な周辺機器であって、
前記第１種のインターフェースに対応する第１種のコネクタと、前記第２種のインターフェースに対応する第２種のコネクタとを選択的に接続可能な単一の接続部と、
前記第１種と第２種のコネクタのいずれかを用いて、当該周辺機器と前記ホスト機器とが物理的に接続された場合に、前記ホスト機器から送られる信号で開始される初期接続処理であって、前記第１種と第２種のインターフェースのいずれかを用いて前記ホスト機器との間で論理的な接続を形成する初期接続処理を行う制御部と、を備え、
前記第２種のコネクタは、前記第１種のインターフェースを介したデータ通信に利用される第１種の端子群と、前記第２種のインターフェースを介したデータ通信に利用される第２種の端子群とを有し、前記第２種の端子群の少なくとも一部は前記第１種の端子群よりも奥側に位置し、
前記制御部は、さらに、
前記物理的な接続を維持した状態において、前記初期接続処理により形成された前記論理的な接続を切断して前記ホスト機器との間で前記論理的な接続を再び形成する、再接続処理を行うことが可能である、周辺機器。

［適用例１］データ通信に関する仕様が異なる第１種と第２種のインターフェースのいずれかを用いてホスト機器との間でデータ通信を行うことが可能な周辺機器であって、前記第１種のインターフェースに対応する第１種のコネクタと、前記第２種のインターフェースに対応する第２種のコネクタとを選択的に接続可能な単一の接続部と、前記第１種と第２種のコネクタのいずれかを用いて、当該周辺機器と前記ホスト機器とが物理的に接続された場合に、前記ホスト機器から送られる信号で開始される初期接続処理であって、前記第１種と第２種のインターフェースのいずれかを用いて前記ホスト機器との間で論理的な接続を形成する初期接続処理を行う制御部と、を備え、前記制御部は、さらに、前記物理的な接続を維持した状態において、前記初期接続処理により形成された前記論理的な接続を切断して前記ホスト機器との間で前記論理的な接続を再び形成する、再接続処理を行うことが可能である、周辺機器。

適用例１に記載の周辺機器によれば、物理的な接続を切断する動作をユーザに強いることなく、所望とするインターフェースを用いたデータ通信を行うために、論理的な接続を形成するための処理を再度行うことができる。また、一般に、物理的な接続が行われてから時間が経過した後に論理的な接続を形成するための処理を行った方が、所望とするインターフェースが形成される可能性が高くなる。よって、初期接続処理の後に再接続処理を行うことで、誤ったインターフェースが形成される可能性を低減できる。

［適用例２］適用例１に記載の周辺機器であって、前記第２種のインターフェースは、前記第１種のインターフェースに比べデータ伝送速度が速く、前記制御部は、前記初期接続処理により形成された論理的な接続が、前記第１種のインターフェースを用いた接続であると判別した場合は、前記再接続処理を行い、前記初期接続処理により形成された論理的な接続が、前記第２種のインターフェースを用いた接続であると判別した場合は、前記再接続処理を行わない、周辺機器。
適用例２に記載の周辺機器によれば、データ伝送速度の速いインターフェースを用いたデータ通信を行うために、論理的な接続を形成するための処理を再度行うことができる。

［適用例３］適用例１に記載の周辺機器であって、前記制御部は、当該周辺機器と前記ホスト機器との前記物理的な接続が、前記第１種と第２種のコネクタのいずれかを用いて行われたかに拘わらず、前記初期接続処理と前記再接続処理の両方の処理を行う、周辺機器。
適用例３に記載の周辺機器によれば、周辺機器の制御を単純化しつつも、所望とするインターフェースを用いたデータ通信を行うために、論理的な接続を形成するための処理を再度行うことができる。

［適用例４］適用例１乃至適用例３のいずれか１つに記載の周辺機器であって、前記再接続処理は、前記制御部が、前記制御部の状態を初期状態にすることで前記初期接続処理により形成された前記論理的な接続を切断する工程を含む、周辺機器。
適用例４に記載の周辺機器によれば、制御部の状態を初期状態にすることで、ホスト機器との間で形成された論理的な接続を切断することができる。

［適用例５］適用例１乃至適用例３のいずれか１つに記載の周辺機器であって、前記再接続処理は、前記制御部が、前記ホスト機器にバスリセット信号を当該周辺機器に対して送信させることで、前記初期接続処理により形成された論理的な接続を切断する工程を含む、周辺機器。
適用例５に記載の周辺機器によれば、ホスト機器に対してバスリセット信号を送信させることによりホスト機器との間で形成された論理的な接続を切断することができる。これにより、制御部を初期状態から起動させる必要がないため、制御部の状態を初期状態にすることで論理的な接続を切断する場合に比べ、より短時間で再接続処理を実行することができる。

［適用例６］適用例１乃至適用例５のいずれか１つに記載の周辺機器であって、前記第１種のインターフェースは、ＵＳＢ２．０に準拠しており、前記第２種のインターフェースは、ＵＳＢ３．０に準拠している、周辺機器。
適用例６に記載の周辺機器によれば、物理的な接続を切断する動作をユーザに強いることなく、ＵＳＢ２．０インターフェースとＵＳＢ３．０インターフェースの論理的な接続を形成するための処理を再度行うことができる。

本発明は、上述した周辺機器としての構成のほか、周辺機器とホスト機器との間のインターフェース接続方法や、周辺機器の制御方法、周辺機器を制御するためのコンピュータプログラムとしても構成することができる。コンピュータプログラムは、コンピュータが読取可能な記録媒体に記録されていてもよい。記録媒体としては、例えば、磁気ディスクや光ディスク、メモリカード、ハードディスク等の種々の媒体を利用することができる。

本発明の第１実施例としての周辺機器の概略構成を説明するための図である。 周辺機器がホスト機器と行う初期接続処理を説明するための図である。 外部記憶装置１００がＰＣ２００と行う一連の接続処理を説明するための図である。 外部記憶装置１００がＰＣ２００と行う再接続処理を説明するための図である。 第２実施例における外部記憶装置１００がＰＣ２００と行う一連の接続処理を説明するための図である。 一連の接続処理の第１変形例を説明するための図である。

次に、本発明の実施の形態を以下の順序で説明する。
Ａ．第１実施例：
Ｂ．第２実施例：
Ｃ．変形例：

Ａ．実施例：
Ａ−１．周辺機器の概略構成：
図１は、本発明の第１実施例としての周辺機器の概略構成を説明するための図である。図１では、説明の容易のために、周辺機器１００とホスト機器２００がケーブル３００を介して物理的に接続されている状態を示している。第１実施例の周辺機器１００には、外付け型の外部記憶装置１００を用いている。ホスト機器２００には、パーソナルコンピュータ（以下、「ＰＣ」ともいう。）２００を用いている。

外部記憶装置１００は、メインコントローラ２０と、ハードディスクドライブ（以下、「ＨＤＤ」ともいう。）６０と、ＵＳＢポート７０とを備えている。

ＵＳＢポート７０は、ＵＳＢ３．０に準拠した形状を有しており、ＵＳＢ２．０に準拠した凸型のコネクタとＵＳＢ３．０に準拠した凸型のコネクタとを選択的に接続することができる。具体的には、ＵＳＢポート７０は、ＵＳＢ２．０に準拠したＳｔａｎｄａｒｄ−Ｂ（以下、「ＵＳＢ２．０Ｂコネクタ」ともいう。）と、ＵＳＢ３．０に準拠したＳｔａｎｄａｒｄ−Ｂ（以下、「ＵＳＢ３．０Ｂコネクタ」ともいう。）を選択的に接続できるポートである。ここで、「選択的に接続できる」とは、ＵＳＢ２．０Ｂコネクタと、ＵＳＢ３．０Ｂコネクタを同時に接続することはできないが、いずれか一方ずつであれば両者共に接続するできることを指す。

メインコントローラ２０は内部に、ＵＳＢ制御回路２１と、ＨＤＤ制御回路３０と、ＲＯＭ４０と、ＲＡＭ４５と、ＣＰＵ５０とを備えている。これらは、内部バスを介して相互に接続されている。

ＵＳＢ制御回路２１は、ＵＳＢケーブル３００と信号線３２０を介して論理的に接続されたＰＣ２００との間でＵＳＢ２．０とＵＳＢ３．０のいずれかに準拠したデータ通信を行う。ＵＳＢ制御回路２１は、ＵＳＢ２．０物理層回路２２と、ＵＳＢ３．０物理層回路２４とを備える。ＵＳＢ２．０物理層回路２２は、ＰＣ２００からケーブル３００を介して転送されるＵＳＢ２．０に準拠する差動信号をデジタル信号に変換する。ＵＳＢ３．０物理層回路２４は、ＰＣ２００からケーブル３００を介して転送されるＵＳＢ３．０に準拠する差動信号をデジタル信号に変換する。

ＨＤＤ６０は、信号線３５０を介してメインコントローラ２０と接続されている。ＨＤＤ制御回路３０は、ＨＤＤ６０に対するデータの読み出しと書き込みとを制御する回路である。ＲＯＭ４０は、後述するＣＰＵ５０が実行する各種プログラムを記憶している。外部記憶装置１００が起動されると、各種プログラムがＲＯＭ４０からＲＡＭ４５にロードされる。

ＣＰＵ５０は、ロードした各種プログラムに従って、ＵＳＢ制御回路２１を通じたＰＣ２００とのデータ通信や、ＨＤＤ制御回路３０を通じたＨＤＤ６０へのデータの読み書きを制御する。

ＣＰＵ５０は、各種プログラムとして実行される機能として、コマンド変換部５２と、リセット部５４と、Ｉ／Ｆ判別部５６とを備える。コマンド変換部５２は、ＵＳＢインターフェースの信号からＳＡＴＡインターフェースの信号への変換や、ＳＡＴＡインターフェースの信号からＵＳＢインターフェースの信号への変換を行う。すなわち、コマンド変換部５２は、異なる複数種のインターフェースの信号を、各インターフェースに対応した信号に変換する機能を有する。

リセット部５４は、後述する再接続処理の一部の工程を行うために用いられる。なお、再接続処理は、外部記憶装置１００がＰＣ２００との間で行う論理的な接続を形成するための処理（以下、「初期接続処理」ともいう。）の後に行われる。この詳細は後述する。

Ｉ／Ｆ判別部５６は、外部記憶装置１００とＰＣ２００間で形成されたインターフェースの種類を判別する。

ＰＣ２００は、ＵＳＢポート８０と、ＵＳＢ制御回路９０とを備える。ＵＳＢポート８０とＵＳＢ制御回路９０は信号線３６０により接続されている。ＵＳＢポート８０は、ＵＳＢ３．０に準拠した形状を有しており、ＵＳＢ２．０に準拠した凸型のコネクタとＵＳＢ３．０に準拠した凸型のコネクタとを選択的に接続することができる。具体的には、ＵＳＢポート８０は、ＵＳＢ２．０に準拠したＳｔａｎｄａｒｄ−Ａ（以下、「ＵＳＢ２．０Ａコネクタ」ともいう。）と、ＵＳＢ３．０に準拠したＳｔａｎｄａｒｄ−Ａ（以下、「ＵＳＢ３．０Ａコネクタ」ともいう。）を選択的に接続できるポートである。ＵＳＢ制御回路９０は、ＵＳＢケーブル３００と信号線３２０を介して論理的に接続された外部記憶装置１００との間でＵＳＢ２．０とＵＳＢ３．０のいずれかに準拠したデータ通信を行う。ＵＳＢ制御回路９０は、ＵＳＢ２．０物理層回路９２と、ＵＳＢ３．０物理層回路９４とを備える。各物理層回路９２，９４は、上述した外部記憶装置１００の各物理層回路２２，２４と同様、ＵＳＢ２．０とＵＳＢ３．０に準拠する差動信号をそれぞれデジタル信号に変換する。なお、ＰＣ２００の内部構成は上述した構成の他にＣＰＵやＲＯＭ等を備えるが、ここでは、説明に必要な内部構成のみを図示している。

Ａ−２．初期接続処理：
図２は、周辺機器がホスト機器と行う初期接続処理（ステップＳ１）を説明するための図である。図２（Ａ）は、ＵＳＢ３．０準拠のケーブル３００を用いて外部記憶装置１００とＰＣ２００を物理的に接続したにも拘わらず、初期接続処理の結果、ＵＳＢ２．０インターフェースが形成された場合の図である。図２（Ｂ）は、ＵＳＢ３．０準拠のケーブル３００を用いて外部記憶装置１００とＰＣ２００を物理的に接続した場合に、初期接続処理の結果、ＵＳＢ３．０インターフェースが形成された場合の図である。以下に説明する初期接続処理は、外部記憶装置１００のメインコントローラ２０が、ＰＣ２００のメインコントローラ（図示せず）との間で行う処理である。ここでは、ＵＳＢケーブル３００の一端側のＵＳＢ３．０Ｂコネクタは、ＵＳＢポート７０に物理的に接続され、ＵＳＢ３．０に準拠したＵＳＢポート７０とＵＳＢ３．０Ｂコネクタの各端子が接触している状態で、利用者がケーブル３００の他端側のＵＳＢ３．０ＡコネクタをＵＳＢポート８０（図１）に差し込んだ場合について説明する。なお、これ以降、物理的な接続を単に「接続」ともいう。

図２（Ａ）に示すように、周辺機器である外部記憶装置１００とホスト機器であるＰＣ２００とがＵＳＢケーブル３００により接続されると、ＰＣ２００から外部記憶装置１００に対してＵＳＢ２．０インターフェースを用いた論理的な接続を形成するためのＵＳＢ２．０接続要求信号が送信される（ステップＳ１０）。外部記憶装置１００がＵＳＢ２．０接続要求信号を正常に受け付けた場合、外部記憶装置１００はＰＣ２００に正常に信号を受け付けたことを示すＡＣＫ信号を返信する（ステップＳ１２）。これにより、外部記憶装置１００とＰＣ２００との間で、ＵＳＢ２．０インターフェースを用いた論理的な接続が形成される。ＵＳＢ２．０インターフェースを用いた論理的な接続が形成されることで、外部記憶装置１００とＰＣ２００間でＵＳＢ２．０インターフェースを用いたデータ通信が可能となる。

ＵＳＢ２．０接続要求信号に対するＡＣＫ信号を受信したＰＣ２００は、ＵＳＢ３．０インターフェースを用いた論理的な接続を形成するためのＵＳＢ３．０接続要求信号を外部記憶装置１００に送信する（ステップＳ１４）。外部記憶装置１００がＵＳＢ３．０接続要求信号を正常に受け付けなかった場合、外部記憶装置１００はＰＣ２００に正常に受け付けられなかったことを示すＮＡＣＫ信号を返信する（ステップＳ１６）。これにより、ＵＳＢ３．０インターフェースを用いた論理的な接続が形成されず、ＵＳＢ２．０インターフェースが維持される。すなわち、図２（Ａ）に示す初期接続処理の結果、ＰＣ２００は、外部記憶装置１００をＵＳＢ２．０デバイスとして誤って認識したことになる。

一方、図２（Ｂ）に示すように、外部記憶装置１００がＰＣ２００からのＵＳＢ３．０接続要求信号を正常に受け付けた場合は、ＡＣＫ信号をＰＣ２００に返信する（ステップＳ１６ａ）。これにより、ＵＳＢ２．０インターフェースに代えてＵＳＢ３．０インターフェースを用いた論理的な接続が形成され、ＵＳＢ３．０インターフェースを用いたデータ通信が行える状態になる。

このように、電気的仕様が異なるＵＳＢ２．０コネクタとＵＳＢ３．０コネクタを選択的に接続可能な単一のＵＳＢポート７０，８０を用いた場合に、図２（Ａ）に示すように、誤ったＵＳＢインターフェース（図２（Ａ）の場合、ＵＳＢ２．０インターフェース）を用いたデータ通信が開始される一因について以下に説明する。

ホスト機器であるＰＣ２００のＵＳＢポート８０に接続されるＵＳＢ３．０Ａコネクタは、ＵＳＢ２．０で使用される４本の信号線に加え、ＵＳＢ３．０準拠の信号線５本を有する内部構造となっている。このＵＳＢ３．０準拠の信号線５本は、ＵＳＢ２．０で使用される４本の信号線よりもＵＳＢ３．０Ａコネクタの奥側に配置されている。よって、ＵＳＢポート７０にＵＳＢ３．０Ｂコネクタが正常に接続されている状態（すなわち、ＵＳＢポート７０の各端子とＵＳＢ３．０Ｂコネクタの各端子が接触している状態）で、ＵＳＢ３．０ＡコネクタをＰＣ２００が備えるＵＳＢポート８０に利用者が差し込んだ場合、ＵＳＢポート８０が有するＵＳＢ２．０準拠の各端子とＵＳＢ３．０ＡコネクタのＵＳＢ２．０準拠の各端子が先に接続される。すなわち、外部記憶装置１００とＰＣ２００との間においてＵＳＢ２．０準拠の各端子が導通し、ＵＳＢ３．０準拠の各端子が導通していない状態が発生し得る。

一般に、ＵＳＢ２．０準拠の各端子の少なくとも一部が導通した時点で、ＰＣ２００から外部記憶装置１００にＵＳＢ２．０接続要求信号が送信され、初期接続処理が開始される。すなわち、ＵＳＢ３．０準拠の各端子が導通していない状態で初期接続処理が完了すると、ＰＣ２００は、外部記憶装置１００をＵＳＢ２．０デバイスであると認識する。また、初期接続処理後にＵＳＢ３．０準拠の各端子が導通したとしても、データ通信はＵＳＢ２．０インターフェースを用いて行われる。

なお、上記のような誤認識は、ＵＳＢポート８０にＵＳＢ３．０Ａコネクタが正常に接続されている状態（すなわち、ＵＳＢポート８０の各端子とＵＳＢ３．０Ａコネクタの各端子が接触している状態）で、ＵＳＢ３．０Ｂコネクタを外部記憶装置１００が備えるＵＳＢポート７０に差し込む場合においても発生し得る。利用者がＵＳＢ３．０ＢコネクタをＵＳＢポート７０に差し込んだ場合に、利用者がＵＳＢ３．０Ｂコネクタを未だ保持した状態で初期接続処理が開始されると、ＵＳＢ３．０ＢコネクタのＵＳＢ３．０準拠の各端子と、ＵＳＢポート７０のＵＳＢ３．０準拠の各端子が安定的に接触していない状態が起こり得るからである。

このように、初期接続処理の結果、ＰＣ２００が外部記憶装置１００をＵＳＢ２，０デバイスとして認識すると、初期接続処理の後にＵＳＢ３．０準拠の各端子が外部記憶装置１００とＰＣ２００間で導通したとしても、両者間ではＵＳＢ２．０インターフェースを用いたデータ通信が行われることになる。そこで、本実施例の外部記憶装置１００はＰＣ２００との間で、以下に説明する一連の接続処理を行う。

Ａ−３．一連の接続処理：
図３は、外部記憶装置１００がＰＣ２００と行う一連の接続処理を説明するための図である。

ＰＣ２００と行う初期接続処理の後（ステップＳ１）、外部記憶装置１００のＩ／Ｆ判別部５６（図１）は、外部記憶装置１００とＰＣ２００との間で形成されたインターフェースの種類を判別する（ステップＳ２）。

形成されたインターフェースがＵＳＢ３．０インターフェースである場合、外部記憶装置１００は、ＰＣ２００からのＵＳＢ２．０接続要求信号を再度送出させることなく、ＵＳＢ３．０インターフェースを用いたデータ通信を行える状態になる（ステップＳ３）。すなわち、形成されたインターフェースがＵＳＢ３．０インターフェースである場合、外部記憶装置１００はＰＣ２００と後述する再接続処理を行うことなく、接続処理を終了する。

一方、形成されたインターフェースがＵＳＢ２．０インターフェースである場合、外部記憶装置１００は、リセット部５４を用いてＰＣ２００に対しＵＳＢ２．０接続要求信号を送出させる工程を含む、再接続処理を行う（ステップＳ４）。この再接続処理において、外部記憶装置１００は、ＰＣ２００と再び論理的な接続を形成する。すなわち、再接続処理（ステップＳ４）は、初期接続処理（ステップＳ１）により形成された論理的な接続を一旦切断し、再度、接続処理を行う処理である。この、再接続処理（ステップＳ４）の詳細は後述する。

再接続処理の後、Ｉ／Ｆ判別部５６は、再接続処理により形成されたインターフェースの種類を判別する（ステップＳ５）。形成されたインターフェースがＵＳＢ３．０インターフェースである場合、ＵＳＢ３．０インターフェースを用いたデータ通信をＰＣ２００との間で行うことが可能となる（ステップＳ６）。一方、形成されたインターフェースがＵＳＢ２．０インターフェースである場合、ＵＳＢ２．０インターフェースを用いたデータ通信をＰＣ２００との間で行うことが可能となる（ステップＳ７）。

Ａ−４．再接続処理：
図４は、外部記憶装置１００がＰＣ２００と行う再接続処理を説明するための図である。この再接続処理は、外部記憶装置１００とＰＣ２００との間の物理的な接続を切断することなく行われる。すなわち、外部記憶装置１００とＰＣ２００とを接続するケーブル３００を抜き差しすることなく行われる。

ステップＳ１において形成されたインターフェースがＵＳＢ２．０インターフェースである場合、外部記憶装置１００のリセット部５４は、メインコントローラ２０をリセットする（ステップＳ２０）。すなわち、リセット部５４は、一旦、メインコントローラ２０を初期状態にする。ここで「初期状態」とは、外部記憶装置１００の電源がＯＦＦの時のメインコントローラ２０の状態をいう。すなわち、「初期状態」とはＲＯＭ４０のプログラムがＲＡＭ４５にロードされる前の状態であるとも言える。ステップＳ２０により、初期接続処理（ステップＳ１）により形成された外部記憶装置１００とＰＣ２００との間の論理的な接続が切断される。

論理的な接続が切断されると、図２（Ａ），（Ｂ）で説明した初期接続処理と同様の工程が行われる。すなわち、ＰＣ２００から外部記憶装置１００に対してＵＳＢ２．０接続要求信号とＵＳＢ３．０接続要求信号が送信され、各信号に対する応答を外部記憶装置１００がＰＣ２００に行う（ステップＳ３０，３２，３４，３６）。

上記のように、本実施例の外部記憶装置１００は、ケーブル３００の抜き差しを利用者に強いることなく、一旦形成された論理的な接続を切断して、再度、論理的な接続を形成することができる。また、再接続処理（ステップＳ４）は、初期接続処理（ステップＳ１）よりも後に行われる。これにより、再接続処理（ステップＳ４）を行う際には、初期接続処理（ステップＳ１）を行う際に比べ、ＵＳＢ３．０準拠の各端子と、ＵＳＢポート７０，８０の各端子が安定的に接触している可能性が高い。よって、再接続処理（ステップＳ４）を行うことで、ＰＣ２００が外部記憶装置１００をＵＳＢ２．０デバイスであると誤って認識する可能性を低減できる。これにより、データ伝送速度の速い所望とするインターフェース（本実施例の場合、ＵＳＢ３．０インターフェース）を用いて外部記憶装置１００はＰＣ２００との間でデータ通信を行うことができる。

ここで、ＵＳＢポート７０が課題を解決するための手段に記載の「単一の接続部」に相当し、ホストコントローラ２０が課題を解決するための手段に記載の「制御部」に相当する。

Ｂ．第２実施例：
図５は、第２実施例における外部記憶装置１００がＰＣ２００と行う再接続処理を説明するための図である。なお、第１実施例の外部記憶装置１００との違いは、リセット部５４のソフトウェア上の構成の違いであり、ハードウェア上の構成は第１実施例と同一である。よって、リセット部５４のソフトウェア上の構成の違いについて図５を用いて説明する。なお、第１実施例の一連の接続処理と第２実施例の一連の接続処理との違いは、再接続処理で行う処理内容である。

ステップＳ１（図３）により形成されたインターフェースがＵＳＢ２．０インターフェースである場合、リセット部５４は、ＰＣ２００に対してバスリセットコマンドを発行させる処理を行う。初期接続処理（ステップＳ１、図３）の後に、ＰＣ２００は、外部記憶装置１００の存在を確認するためのコマンド（「テストユニットレディコマンド」ともいう。）を外部記憶装置１００に送信する（ステップＳ２４）。これに対し、予め定められた制限時間内に外部記憶装置１００が応答を行わないようにリセット部５４は外部記憶装置１００を制御する（ステップＳ２６）。これにより、ＰＣ２００はバスリセットコマンドを外部記憶装置１００に送信し、バスリセットが行われる。すなわち、バスリセットにより、初期接続処理により形成された論理的な接続が切断される。換言すれば、ＵＳＢケーブル３００を仮想的に抜いた状態と同等の状態となる。論理的な接続が切断されると、第１実施例と同様に、外部記憶装置１００は、初期接続処理と同様の工程をＰＣ２００との間で行う（ステップＳ３０，３２，３４，３６）。

上記のように、第２実施例の外部記憶装置１００のリセット部５４は、ＰＣ２００にバスリセット信号を発行させ、一旦形成された論理的な接続を切断することで、再度、論理的な接続を形成するための処理を外部記憶装置１００に行わせている。すなわち、再接続処理の中で、メインコントローラ２０を初期状態にする工程を行う必要が無いため、ＲＯＭに格納されている各種プログラムをＲＡＭ４５に再びロードする必要がない。これにより、第２実施例の外部記憶装置１００は、第１実施例で奏する効果に加え、より短時間に再接続処理を完了することができるという効果を奏する。

Ｃ．変形例：
なお、上記実施例における構成要素の中の、特許請求の範囲の独立項に記載した要素以外の要素は、付加的な要素であり、適宜省略可能である。また、本発明の上記実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば次のような変形も可能である。

Ｃ−１．第１変形例：
図６は、一連の接続処理の第１変形例を説明するための図である。上記実施例の接続処理（図３）との違いは、ステップＳ２及びステップＳ３を行わない点であり、その他の工程については同様の工程が行われるため、同一の工程については同一符号を付すと共に説明を省略する。

第１変形例の一連の接続処理では、初期接続処理（ステップＳ１）により形成されたインターフェースがＵＳＢ３．０インターフェースであるか否かに拘わらず、外部記憶装置１００は、ＰＣ２００との間で再接続処理を行う（ステップＳ４）。なお、再接続処理は、第２実施例の再接続処理を行っても良い（図５、ステップＳ４ａ）。このようにしても、第１変形例は、上記実施例と同様の効果を奏する。さらに、第１変形例の一連の接続処理は、初期接続処理の後に、Ｉ／Ｆ判別部５６が形成されたインターフェースの種類を判別し、判別した種類によって再接続処理を行うか否かをメインコントローラ２０に制御させる必要がない。よって、上記実施例に比べ、接続処理の制御を単純化することができる。

Ｃ−２．第２変形例：
上記実施例では、本発明の周辺機器としてＨＤＤ６０を内蔵した外付け型の外部記憶装置１００を例に挙げて説明を行ったが、本発明の周辺機器はこれに限られるものではない。例えば、フラッシュメモリや光ディスク等の各種記録媒体を内蔵した外部記憶装置に本発明を適用することができる。更に、外部記憶装置、プリンタ、カメラ、デジタルテレビ用チューナー等の電子機器に本発明を適用するができる。また、ホスト機器はパーソナルコンピュータに限られず、計算機としての各種コンピュータ装置をホスト機器として用いることができる。

Ｃ−３．第３変形例：
上記実施例として通信方式が異なる２種類のインターフェースとして、ＵＳＢ２．０インターフェースとＵＳＢ３．０インターフェースを用いて説明を行ったが、特にこれに限定されるものではない。すなわち、単一の接続部（ポート）で選択的に利用可能な各種インターフェースを本発明に適用することができる。

Ｃ−４．第４変形例：
上記第２実施例の再接続処理ではＰＣ２００に対しバスリセットコマンドを送信させるために、リセット部５４は所定のコマンドに対し応答しないこととしたが（図５、ステップＳ２４〜Ｓ２８）、これに限定されるものではない。例えば、リセット部５４が、バスリセットコマンドを送信させる信号をＰＣ２００へ送信しても良い。このようにしても、上記第２実施例と同様の効果を奏する。

Ｃ−５．第５変形例：
上記実施例において、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよく、逆に、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよい。

２０…メインコントローラ
２１…ＵＳＢ制御回路
２２…ＵＳＢ２．０物理層回路
２４…ＵＳＢ３．０物理層回路
３０…ＨＤＤ制御回路
４０…ＲＯＭ
４５…ＲＡＭ
５０…ＣＰＵ
５２…コマンド変換部
５４…リセット部
５６…Ｉ／Ｆ判別部
７０…ＵＳＢポート
８０…ＵＳＢポート
９０…ＵＳＢ制御回路
９２…ＵＳＢ２．０物理層回路
９４…ＵＳＢ３．０物理層回路
１００…外部記憶装置
２００…ＰＣ
３００…ケーブル
３２０…信号線
３５０…信号線
３６０…信号線

Claims (7)

1. データ通信に関する仕様が異なる第１種と第２種のインターフェースのいずれかを用いてホスト機器との間でデータ通信を行うことが可能な周辺機器であって、
   前記第１種のインターフェースに対応する第１種のコネクタと、前記第２種のインターフェースに対応する第２種のコネクタとを選択的に接続可能な単一の接続部と、
   前記第１種と第２種のコネクタのいずれかを用いて、当該周辺機器と前記ホスト機器とが物理的に接続された場合に、前記ホスト機器から送られる信号で開始される初期接続処理であって、前記第１種と第２種のインターフェースのいずれかを用いて前記ホスト機器との間で論理的な接続を形成する初期接続処理を行う制御部と、を備え、
   前記第２種のコネクタは、前記第１種のインターフェースを介したデータ通信に利用される第１種の端子群と、前記第２種のインターフェースを介したデータ通信に利用される第２種の端子群とを有し、前記第２種の端子群の少なくとも一部は前記第１種の端子群よりも奥側に位置し、
   前記制御部は、さらに、
   前記物理的な接続を維持した状態において、前記初期接続処理により形成された前記論理的な接続を切断して前記ホスト機器との間で前記論理的な接続を再び形成する、再接続処理を行うことが可能である、周辺機器。
2. 請求項１に記載の周辺機器であって、
   前記第２種のインターフェースは、前記第１種のインターフェースに比べデータ伝送速度が速く、
   前記制御部は、
   前記初期接続処理によって形成された論理的な接続が、前記第１種のインターフェースを用いた接続であると判別した場合は、前記再接続処理を行い、
   前記初期接続処理によって形成された論理的な接続が、前記第２種のインターフェースを用いた接続であると判別した場合は、前記再接続処理を行わない、周辺機器。
3. 請求項１に記載の周辺機器であって、
   前記制御部は、
   当該周辺機器と前記ホスト機器との前記物理的な接続が、前記第１種と第２種のコネクタのいずれかを用いて行われたかに拘わらず、前記初期接続処理と前記再接続処理の両方の処理を行う、周辺機器。
4. 請求項１乃至請求項３のいずれか１項に記載の周辺機器であって、
   前記再接続処理は、
   前記制御部が、前記制御部の状態を初期状態にすることで前記初期接続処理により形成された前記論理的な接続を切断する工程を含む、周辺機器。
5. 請求項１乃至請求項３のいずれか１項に記載の周辺機器であって、
   前記再接続処理は、
   前記制御部が、前記ホスト機器にバスリセット信号を当該周辺機器に対して送信させることで、前記初期接続処理により形成された論理的な接続を切断する工程を含む、周辺機器。
6. 請求項１乃至請求項５のいずれか１項に記載の周辺機器であって、
   前記第１種のインターフェースは、ＵＳＢ２．０に準拠しており、
   前記第２種のインターフェースは、ＵＳＢ３．０に準拠している、周辺機器。
7. データ通信に関する仕様が異なる第１種と第２種のインターフェースのいずれかを選択的に用いてデータ通信を行うことが可能なホスト機器及び周辺機器の間の論理的な接続方法であって、
   前記第１種のインターフェースに対応する第１種のコネクタと前記第２種のインターフェースに対応する第２種のコネクタのいずれかを用いて、前記ホスト機器と前記周辺機器とが物理的に接続された場合に、前記ホスト機器から前記周辺機器に送られる信号で開始される初期接続処理工程であって、前記第１種と第２種のインターフェースのいずれかを用いて前記ホスト機器と前記周辺機器との間で論理的な接続を形成する初期接続処理工程と、
   前記物理的な接続を維持した状態において、前記初期接続処理工程により形成された前記論理的な接続を切断して前記周辺機器と前記ホスト機器との間で前記論理的な接続を再び形成する再接続処理工程と、を備え、
   前記第２種のコネクタは、前記第１種のインターフェースを介したデータ通信に利用される第１種の端子群と、前記第２種のインターフェースを介したデータ通信に利用される第２種の端子群とを有し、前記第２種の端子群の少なくとも一部は前記第１種の端子群よりも奥側に位置する、接続方法。

Images