JP5151966B2 - スイッチング電源 - Google Patents

Description

この発明は、交流電源から安定な直流電源をつくり、チョッパ回路の入力電圧と入力電流がほぼ同位相で相似形となるように動作させることで、力率の改善を図るスイッチング電源に関する。

図５は、この種のスイッチング電源を示す従来例である。
この回路では、交流電源１は、ダイオードブリッジからなる整流回路２で全波整流され、コンデンサ３により高周波ノイズを除去され、インダクタ４とダイオード５を介して平滑コンデンサ６に電流が供給され、平滑化された直流電圧（出力電圧）Voutが出力される。MOSFETなどのスイッチング素子７はインダクタ４とダイオード５との間に接続され、スイッチング素子７をオン・オフしてインダクタ４に流れる電流の転流を制御することによりダイオード５に流れる電流をオン・オフする。

出力電圧誤差検出回路８は、出力電圧Voutを分圧抵抗８Ｒで分圧した信号と設定電圧Vrefとの誤差を増幅した出力電圧誤差信号Verrを乗算器９に出力し、乗算器９は出力電圧誤差信号Verrと入力電圧検出回路１０による入力電圧Vinの検出値とを乗算し、入力電圧Vinと同位相かつ相似形で、出力電圧誤差信号Verrに比例する振幅を持つ電流しきい値（閾値）Ithを生成する。
インダクタ４を流れる電流は検出抵抗１２Ｒおよび電流検出回路１２で電流検出信号Viに変換され、比較器１１で電流閾値Ithと比較される。

比較器１１の出力はフリップフロップ１３のリセット入力（Ｒ）に入力され、フリップフロップ１３は比較器１１の出力によってリセットされ、ローレベル信号を出力する。フリップフロップ１３のセット入力（Ｓ）には発振器１４が接続されており、発振器１４は一定周波数でフリップフロップ１３をセットしてその出力をハイレベルに変化させる。フリップフロップ１３の出力は駆動回路１５に入力され、駆動回路１５は入力がハイレベルのときにスイッチング素子７をオンさせ、ローレベルのときにオフさせる。

このような構成で、スイッチング素子７がオンすると、インダクタ４からの電流が増加し、電流検出信号Viが上昇する。電流検出信号Viが電流閾値Ithを超えると、比較器１１の出力がハイレベルとなり、フリップフロップ１３のリセット入力にハイレベル信号が入力される。これにより、フリップフロップ１３の出力がローレベルとなり、駆動回路１５を介してスイッチング素子７がオフされる。

その結果、インダクタ４からの電流は徐々に減少するが、発振器１４によりフリップフロップ１３は一定周期でセットされるため、電流が或る程度減少した時点でフリップフロップ１３の出力はハイレベルに変化し、駆動回路１５を介してスイッチング素子７がオンされる。
このようにして、インダクタ４には入力電圧Viと同位相で相似形の電流が流れ、力率が改善される。

上記のような電源回路では、出力電圧誤差検出回路８の応答周波数を高くすると、出力電圧誤差信号に出力電圧リップル成分が重畳され、電流閾値にひずみが生じるため、入力電流に高調波成分が多くなり、力率が低下する。このような理由から、通常は図５に示すように出力電圧誤差検出回路８をローパスフィルタ構成とし、交流電源の周波数よりも低い遮断周波数を持つ周波数特性としている。

このような回路構成で、出力に接続された次段の回路が動作を開始して、無負荷状態から定格負荷に急変したような場合には、出力される電流が急増して出力電圧が低下するが、出力電圧誤差検出回路の周波数特性が低いため出力電圧誤差信号が遅れ、出力電圧の低下を抑制することができず、電圧不足により次段の回路が低下してしまうという不都合が発生する。また、起動時にも同様の理由で、出力電圧が設定電圧よりも大きくなっても出力電圧誤差信号が遅れ、出力電圧の上昇を抑制できず、出力電圧がオーバーシュートして過大な電圧がスイッチング素子やダイオードなどに印加され、電圧がスイッチング素子またはダイオードが破壊されるなどの問題が生じる。

そこで、例えば特許文献１では以下のようにしている。
図６に、特許文献１に開示の例を示す。
これは、出力電圧誤差検出回路（図６では電圧誤差増幅器）８を積分器の構成としたもので、入力抵抗８１と並列にダイオード８２，８３を設け、通常は入力抵抗８１とコンデンサ８４で決定される積分時定数で動作してリップルの影響を除去し、入力電圧と基準電圧との差が正負の所定値よりも大きいか、または小さいときはダイオード８２，８３のいずれかがオンして入力抵抗を小さくし、積分時定数を小さくして応答周波数を高め起動時の電圧変動を抑制するようにしている。

特開平１１−０６９７８７号公報

しかしながら、図６のような回路を集積（IC）化する場合、必要な積分時定数を実現するためには、ICチップ内では実現不可能な容量の大きなコンデンサが必要になることから、当該コンデンサは外付けにならざるを得ない。そのため、ICチップには少なくとも２つの接続端子が必要であり、接続端子（パッド）はある程度大きな面積を必要とすることからICチップのサイズは大きくなり、当該チップサイズの増大と端子数の増大がパッケージに与える影響がコストアップにつながるという問題がある。
また、起動時には出力電圧が低く、ダイオードはオン状態となっていて積分時定数は小さいため、電圧誤差増幅器の出力は大きく、電流閾値も大きくなっている。この様な状態で交流電源を印加すると、インダクタを介して大きな電流がスイッチング素子やダイオードに流れるため、スイッチング素子またはダイオードの破壊や、電流の急変によるインダクタからの音の発生などの問題が生じる。

この発明は以上のような点に鑑みなされたもので、その課題はICチップを大きくすることなく、負荷変動時の電圧変動を抑制可能にするとともに、電流を制限しつつ起動できるようにすることにある。

このような課題を解決するため、請求項１の発明では、交流電源を全波整流して脈流出力を得る整流回路と、
該整流回路に一端が接続されたインダクタと、該インダクタの他端に接続されたスイッチング素子と、前記インダクタから供給される電流を平滑して直流出力を得るコンデンサとからなるチョッパ回路と、
該チョッパ回路の入力電圧を検出する入力電圧検出回路と、
前記チョッパ回路の出力電圧と設定電圧との誤差を検出する出力電圧誤差検出回路と、
該出力電圧誤差検出回路に接続されるフィルタ回路と、
前記入力電圧検出回路により検出された入力電圧と同位相で波形が相似形であり、かつ前記出力電圧誤差検出回路の出力信号から前記フィルタ回路を介して生成される出力電圧誤差信号と比例した振幅となる電流制御信号を生成する電流制御信号生成回路と、
インダクタを流れる電流を検出する電流検出回路と、
前記電流制御信号に基づいて前記スイッチング素子をオン・オフするスイッチング制御回路と、
を備え、
前記フィルタ回路を、抵抗と直列に接続されたコンデンサと、
前記抵抗に並列に接続される第１のスイッチとダイオードとの直列回路と、
前記コンデンサに並列に接続される第２のスイッチとから構成することを特徴とする。

上記請求項1の発明においては、前記ダイオードの順方向電圧が、前記出力電圧誤差検出回路の出力信号に含まれるリップル電圧よりも大きくなるように設定することができ（請求項２の発明）、請求項1または２の発明においては、前記第１のスイッチはトランジスタまたはトランジスタと抵抗との並列回路からなり、前記出力電圧と第１の基準電圧との比較結果に基づいて前記トランジスタをオン・オフする第１のトランジスタ駆動回路に接続され、前記第２のスイッチはトランジスタまたはトランジスタと抵抗との直列回路からなり、前記出力電圧と第２の基準電圧との比較結果に基づいて前記トランジスタをオン・オフする第２のトランジスタ駆動回路に接続することができる（請求項３の発明）。これら請求項1〜３のいずれかの発明においては、前記スイッチング制御回路は、所定の周波数で前記スイッチング素子をオンさせ、前記電流検出信号が電流閾値信号に達したときにオフすることができ（請求項４の発明）、または、前記スイッチング制御回路に、前記電流閾値信号に比例する第２の電流閾値信号を生成する回路を付加し、前記スイッチング制御回路は前記スイッチング素子を、前記電流検出信号が前記電流閾値信号レベルに達したときにオフし、前記電流検出信号が前記第２の電流閾値信号レベルに達したときにオンすることができる（請求項５の発明）。

この発明によれば、出力電圧の設定電圧からの誤差を単純な増幅器により増幅し、その出力を抵抗，コンデンサ，ダイオードおよびトランジスタなどからなるフィルタ回路を通すことによって、リップルを除去する構成とする。これにより、過渡応答時などで出力電圧が大きく変動した場合には、フィルタ回路の抵抗をダイオードとトランジスタでショートするようにして応答速度を速めるとともに、フィルタ回路中のトランジスタのオン・オフを制御して適宜フィルタ回路の特性を変化させることにより、ＩＣ回路化の構成を大きくすることなく、負荷変動時の電圧低下等の電圧変動を効果的に抑制できるだけでなく、起動時の電流急増を抑制することができる。

図１はこの発明の実施の形態を示すスイッチング電源の回路図である。
図１からも明らかなように、従来例である図５との相違は、出力電圧誤差検出回路８をローパスフィルタ構成ではなく単純な増幅器構成とし、その後段にダイオード２１，２２、トランジスタ２３Ａ，２３Ｂ、抵抗２４およびコンデンサ２５などからなるフィルタ回路２０を設けた点にある。

トランジスタ２３Ａはそのゲートがトランジスタ駆動回路２６Ａに接続され、トランジスタ駆動回路２６Ａは、出力電圧Voutを分圧抵抗８Ｒで分圧した分圧信号Voと第１の基準電圧V1とを比較し、分圧信号Voが大きい場合はトランジスタ２３Ａがオンし、小さい場合はオフする。トランジスタ駆動回路２６Ａにヒステリシスを持たせることにより、トランジスタ２３Ａをオンからオフする電圧と、オフからオンする電圧を異なる値とすることも可能である。

同様に、トランジスタ２３Ｂのゲートはトランジスタ駆動回路２６Ｂに接続され、トランジスタ駆動回路２６Ｂは、出力電圧Voutを分圧抵抗８Ｒで分圧した分圧信号Voと第２の基準電圧V2とを比較し、分圧信号Voが大きい場合はトランジスタ２３Ａをオフし、小さい場合はオンする。トランジスタ駆動回路２６Ｂにヒステリシスを持たせることにより、トランジスタ２３Ａをオンからオフする電圧と、オフからオンする電圧を異なる値とすることも可能である。

図２は図１のスイッチング電源の動作を説明する各部波形図である。
順に、スイッチング電源の出力電圧Vout、出力電圧誤差検出回路８の出力である誤差検出信号Ve、およびフィルタ回路２０の出力である出力電圧誤差信号Verrの各波形を示す。これは、トランジスタ２３Ａをオンさせ、かつスイッチング制御を行なわない場合の動作波形であり、この発明動作を理解するためのものである。
いま、図２の時刻t0で、Vout端子に接続される次段の回路が動作を開始して無負荷状態から定格負荷に急変すると、出力電流が急増して出力電圧Voutが低下し、これに伴い誤差検出信号Veが変化する。ダイオード２２の順方向電圧よりも誤差検出信号Veとコンデンサ２５の積分電圧との差電圧（以下、単に誤差検出信号Veと記す）が小さい範囲では、従来例と同様に抵抗２４とコンデンサ２５で決定される時定数に基づいて出力電圧誤差信号Verrは変化する。

ダイオード２２の順方向電圧よりも誤差検出信号Veが大きくなる時刻t1では、ダイオード２２がオンしてコンデンサ２５を急激に充電できるようになり、出力電圧誤差信号Verrは出力電圧Voutに追従して変化する。これにより、電流閾値Ithも出力電圧Voutに追従して変化する。図５のスイッチング電源では、出力電圧誤差信号Verrは出力電圧Voutに追従しないため、電流閾値Ithも出力電圧Voutに追従しないことになる。

図３（Ａ），（Ｂ）に、図１のスイッチング電源における起動時と負荷変動時の動作例を示す。上から順にのスイッチング電源の出力電圧Vout，その分圧信号Vo，誤差検出信号Ve，および出力電圧誤差信号Verrを示し、各破線は従来例での動作波形を示す。
交流電源１が印加されると、インダクタ４とダイオード５を介して平滑コンデンサ６が充電され、出力電圧Voutが上昇し始める。このとき、分圧信号Voは第２の基準電圧V2よりも低いため、トランジスタ２３Ｂはオンされており、出力電圧誤差信号Verrは低レベルに保持され、電流閾値Ithも低レベルとなって、スイッチング動作は行なわれない。つまり、スイッチング素子７はオフしている。これにより、出力電圧Voutがごく低いときに、すなわち出力電圧と設定電圧との差が非常に大きいときに、その差を増幅した出力電圧誤差信号Verrおよび電流閾値Ithが異常に大きな値になってラッシュ電流が発生することを防止することができる。

平滑コンデンサ６の充電が進んで出力電圧Voutが上昇し、時刻t2で分圧信号Voが第２基準電圧V2を超えると、トランジスタ駆動回路２６Ｂによりトランジスタ２３Ｂがオフ（遮断）してコンデンサ２５の充電が開始し、出力電圧誤差信号Verrは抵抗２４およびコンデンサ２５によって定まる時定数で上昇していく。コンデンサ２５の充電電圧が時定数で上昇するため、電流閾値Ithの上昇が制限され、過大な電流がスイッチング素子やダイオードに流れることがなく、スイッチング素子またはダイオードの破壊や、電流の急変によるインダクタからの音の発生を防止することができる。なお、第１基準電圧V1は第２基準電圧V2より高いため、トランジスタ２３Ａはトランジスタ駆動回路２６Ａによりオフにされている。
平滑コンデンサ６の充電がさらに進んで出力電圧Voutが上昇し、時刻t3で分圧信号Voが第１基準電圧V1を超えると、トランジスタ駆動回路２６Ａによりトランジスタ２３Ａがオン（導通）し、ダイオード２２が動作可能な状態になる。さらに、出力電圧Voutが上昇すると、分圧信号Voが基準電圧Vrefよりも大きくなり、誤差検出信号Veが負になるとダイオード２１がオンし、コンデンサ２５が放電して出力電圧誤差信号Verrは急速に低下する。これにより、過大な電圧によるスイッチング素子またはダイオードの破壊が回避される。

この状態から、次段の回路が動作を開始して無負荷状態から定格負荷に急変すると、出力電圧Voutは図３（Ｂ）の時刻t4のように低下する。時刻t5でダイオード２２がオンすると（このときトランジスタ２３Ａは既にオンしている）、電圧誤差検出信号Verrが出力電圧Voutに追従して急速に上昇するため、出力電流が増加し出力電圧の低下が抑制される。また、次段の回路が動作を停止して、定格負荷状態から無負荷状態に変化する場合は、上記とは逆にダイオード２１がオンして、コンデンサ２５を急激に放電することで、電圧誤差検出信号Verrが出力電圧Voutに追従して急速に低下する。これにより、電流閾値Ithも出力電圧Voutに追従して減少し、出力電圧のオーバーシュートを抑制することができる。なお、図３に示す誤差検出信号Veは、上述のように誤差検出信号Veとコンデンサ２５の積分電圧との差電圧を意味している。

フィルタ回路２０のコンデンサ２５は、特許文献１と同様にICチップ内では実現不可能な容量が必要であり、外付けにならざるを得ないが、図１では一方の端子を接地とすることができるため、必要な接続端子数は１つで済み、ICチップの小型化が可能である。
出力電圧Voutのリップル電圧が大きく、誤差増幅信号Veのリップル分がダイオード２１，２２の順方向電圧を超える場合は、ダイオードを複数個さらに直列に接続することにより、リップル分ではダイオードがオンせず、カットオフ周波数が増加しないようにすることができる。さらに、トランジスタ２３Ａと並列に抵抗を追加、またはトランジスタ２３Ｂと直列に抵抗を追加することにより、起動時の立ち上り時間を調整することもできる。また、ダイオード２１，２２と直列に抵抗を追加することにより、負荷変動時のカットオフ周波数を調整することも可能である。

図４にこの発明の別の実施形態を示す。図１と異なる点は、発振器１４の代わりに電流閾値Ithに比例する第２の電流閾値Ith2を発生する分圧器２７と、第２の電流閾値Ith2と電流検出信号Viとを比較する第２の比較器２８とを設けた点にある。
このような構成で、スイッチング素子７がオンしてインダクタ４の電流が増加するとき、電流検出信号Viが電流しきい値Ithに達すると比較器１１によりフリップフロップ１３はリセットされ、駆動回路１５を介してスイッチング素子７をオフにする。スイッチング素子７のオフ後は電流が徐々に低下し、電流検出信号Viが第２の電流閾値Ith2に達すると、第２の比較器２８によりフリップフロップ１３はセットされ、駆動回路１５を介してスイッチング素子７をオンにする。このようにして、従来例と同様に、インダクタ４には入力電圧Vinと同位相で相似形の電流が流れ、力率が改善される。その他の動作は図１に示す実施形態と同じである。

この発明の実施の形態を示す構成図 図１の負荷変動時の動作を説明するための各部波形図 図１の起動時および負荷変動時の動作を説明するための各部波形図 この発明の別の実施の形態を示す構成図 従来の一般的なスイッチング電源例を示す構成図 図５で用いられる出力電圧誤差検出回路の具体例を示す回路構成図

符号の説明

１…交流電源、２…整流回路、３，２５…コンデンサ、４…インダクタ、５，２１，２２…ダイオード、６…平滑コンデンサ、７…スイッチング素子、８…出力電圧誤差検出回路、８Ｒ…分圧抵抗、９…乗算器、１０…入力電圧検出回路、１１，２８…比較器、１２…電流検出回路、１２Ｒ…検出抵抗、１３…フリップフロップ、１４…発振器、１５…駆動回路、２０…フィルタ回路、２３Ａ, ２３Ｂ…トランジスタ、２４…抵抗、２６Ａ, ２６Ｂ…トランジスタ駆動回路、２７…分圧器。

Claims (5)

1. 交流電源を全波整流して脈流出力を得る整流回路と、
   該整流回路に一端が接続されたインダクタと、該インダクタの他端に接続されたスイッチング素子と、前記インダクタから供給される電流を平滑して直流出力を得るコンデンサとからなるチョッパ回路と、
   該チョッパ回路の入力電圧を検出する入力電圧検出回路と、
   前記チョッパ回路の出力電圧と設定電圧との誤差を検出する出力電圧誤差検出回路と、
   該出力電圧誤差検出回路に接続されるフィルタ回路と、
   前記入力電圧検出回路により検出された入力電圧と同位相で波形が相似形であり、かつ前記出力電圧誤差検出回路の出力信号から前記フィルタ回路を介して生成される出力電圧誤差信号と比例した振幅となる電流制御信号を生成する電流制御信号生成回路と、
   インダクタを流れる電流を検出する電流検出回路と、
   前記電流制御信号に基づいて前記スイッチング素子をオン・オフするスイッチング制御回路と、
   を備え、
   前記フィルタ回路を、抵抗と直列に接続されたコンデンサと、
   前記抵抗に並列に接続される第１のスイッチとダイオードとの直列回路と、
   前記コンデンサに並列に接続される第２のスイッチとから構成することを特徴とするスイッチング電源。
2. 前記ダイオードの順方向電圧が、前記出力電圧誤差検出回路の出力信号に含まれるリップル電圧よりも大きくなるように設定されることを特徴とする請求項１に記載のスイッチング電源。
3. 前記第１のスイッチはトランジスタまたはトランジスタと抵抗との並列回路からなり、前記出力電圧と第１の基準電圧との比較結果に基づいて前記トランジスタをオン・オフする第１のトランジスタ駆動回路に接続され、
   前記第２のスイッチはトランジスタまたはトランジスタと抵抗との直列回路からなり、前記出力電圧と第２の基準電圧との比較結果に基づいて前記トランジスタをオン・オフする第２のトランジスタ駆動回路に接続されることを特徴とする請求項１または２に記載のスイッチング電源。
4. 前記スイッチング制御回路は、所定の周波数で前記スイッチング素子をオンさせ、前記電流検出信号が電流閾値信号に達したときにオフすることを特徴とする請求項１〜３のいずれか１つに記載のスイッチング電源。
5. 前記スイッチング制御回路に、前記電流閾値信号に比例する第２の電流閾値信号を生成する回路を付加し、前記スイッチング制御回路は前記スイッチング素子を、前記電流検出信号が前記電流閾値信号レベルに達したときにオフし、前記電流検出信号が前記第２の電流閾値信号レベルに達したときにオンすることを特徴とする請求項４に記載のスイッチング電源。

Images