[go: up one dir, main page]

JP5150218B2 - ＺｎＯ系半導体発光素子の製造方法 - Google Patents

ＺｎＯ系半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5150218B2
JP5150218B2 JP2007291591A JP2007291591A JP5150218B2 JP 5150218 B2 JP5150218 B2 JP 5150218B2 JP 2007291591 A JP2007291591 A JP 2007291591A JP 2007291591 A JP2007291591 A JP 2007291591A JP 5150218 B2 JP5150218 B2 JP 5150218B2
Authority
JP
Japan
Prior art keywords
zno
based semiconductor
plane
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007291591A
Other languages
English (en)
Other versions
JP2009117744A (ja
Inventor
直史 堀尾
和史 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2007291591A priority Critical patent/JP5150218B2/ja
Priority to US12/265,105 priority patent/US7745345B2/en
Publication of JP2009117744A publication Critical patent/JP2009117744A/ja
Application granted granted Critical
Publication of JP5150218B2 publication Critical patent/JP5150218B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/012—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group II-IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials

Landscapes

  • Led Devices (AREA)
  • Weting (AREA)
  • Led Device Packages (AREA)

Description

本発明は、ＺｎＯ系半導体発光素子の製造方法に関する。
酸化亜鉛（ＺｎＯ）は、例えば、高効率な発光材料として期待されており、ＺｎＯ系化合物半導体を用いた発光素子が提案されている。
半導体発光素子の光取り出し効率を向上するために、一般的に、素子表面に凹凸加工を施す方法が知られている。例えば、窒化物半導体発光素子について、凹凸加工により光取り出し効率の向上を図る技術が、特許文献１、２に開示されている。
特開２００３−３１８４４３号公報 特開２００３−２５８２９６号公報
本発明の一目的は、ＺｎＯ系半導体部材の新規な加工技術を提供することである。
本発明の他の目的は、光取り出し効率の向上が図られたＺｎＯ系半導体発光素子の製造に適用可能なＺｎＯ系半導体素子の製造方法を提供することである。
本発明の第１の観点によれば、（ａ）ウルツァイト構造を持ち、一方の面が＋Ｃ面でその反対側の面が−Ｃ面であるＺｎＯ系半導体基板と、該ＺｎＯ系半導体基板の＋Ｃ面の上方にエピタキシャル成長され、第１の導電型を有する第１のＺｎＯ系半導体層と、該第１の半導体層の上方にエピタキシャル成長され、該第１の導電型と反対の第２の導電型を有する第２のＺｎＯ系半導体層とを含むＺｎＯ系半導体ウエハを準備する工程と、（ｂ）前記ＺｎＯ系半導体ウエハを酸性エッチング液でウエットエッチングすることにより、前記ＺｎＯ系半導体基板の−Ｃ面をエッチングする工程とを有し、前記工程（ｂ）は、前記ＺｎＯ系半導体ウエハの＋Ｃ面に、前記酸性エッチング液から保護する層を形成せずにエッチングを行う、ＺｎＯ系半導体発光素子の製造方法が提供される。
本発明の第２の観点によれば、第１の観点の発明において、前記工程（ｂ）は、前記ＺｎＯ系半導体基板の−Ｃ面に凹凸を形成し、前記ＺｎＯ系半導体基板が導電性であり、さらに、（ｃ）前記工程（ｂ）で凹凸が形成された−Ｃ面上に第１の電極を形成する工程と、（ｄ）前記第２の半導体層の上方に第２の電極を形成する工程とを有するＺｎＯ系半導体素子の製造方法が提供される。
ＺｎＯ系半導体基板の−Ｃ面を、酸性エッチング液によるウエットエッチングで、＋Ｃ面に対して選択的にエッチングすることができる。
ＺｎＯ系半導体基板の＋Ｃ面側上方にエピタキシャル成長された構造が形成されていても、この構造のエッチングが抑制される。このエッチング技術を、例えば、−Ｃ面への選択的な凹凸形成に利用して、ＺｎＯ系半導体発光素子の光取り出し効率向上を図ることができる。
まず、ウルツァイト構造の酸化亜鉛（ＺｎＯ）結晶について説明する。図９（Ａ）に、ウルツァイト構造の面方位を示す。Ｃ面、Ａ面、Ｍ面等の結晶面が存在する。Ｃ面が、Ｃ軸に直交する。
図９（Ｂ）に、ウルツァイト構造のＺｎＯ結晶のＣ軸方向の原子配置を示す。黒丸がＺｎ原子を示し、白丸がＯ原子を示す。Ｏ原子の並ぶＯ原子面（Ｏ面）とＺｎ原子の並ぶＺｎ原子面（Ｚｎ面）とがＣ軸方向に交互に積層されており、ウルツァイト構造のＺｎＯ結晶のＣ面は、Ｚｎ面である＋Ｃ面と、Ｏ面である−Ｃ面とに分類される。Ｃ軸方向の一端側が＋Ｃ面となり、その反対側が−Ｃ面となる。
図９（Ｃ）に、Ｃ面ＺｎＯ基板の概略斜視図を示す。Ｃ面ＺｎＯ基板は、一方の面に＋Ｃ面が露出し、その裏面に−Ｃ面が露出するＺｎＯ基板である。
次に、Ｃ面ＺｎＯ基板のエッチング特性を調べた実験について説明する。Ｃ面ＺｎＯ基板を、硝酸１０％水溶液でエッチングした。液温２５℃とし、エッチング液を攪拌しながら行った。
図１０（Ａ）及び図１０（Ｂ）は、それぞれ、エッチング時間に対するエッチング量の依存性を示す表及びグラフである。３分、９分、２７分のエッチングに対して、−Ｃ面のエッチング量は０．４６μｍ、１．５４μｍ、４．４０μｍであったが、＋Ｃ面のエッチング量はいずれも０μｍであり、＋Ｃ面はほとんどエッチングされなかった。なお、−Ｃ面のエッチング速度は、約０．１６μｍ／ｍｉｎとなる。このように、酸性エッチング液によるウエットエッチングで、ウルツァイト構造のＺｎＯ結晶の−Ｃ面が、＋Ｃ面に対して選択的にエッチングされることがわかった。
なお、図９（Ｂ）に示したように、Ｏ原子面である−Ｃ面はδ − に分極し、Ｚｎ原子面である＋Ｃ面はδ ＋ に分極していると考えられる。このため、酸性エッチャントにより−Ｃ面はエッチングされやすく、＋Ｃ面は非常にエッチングされにくいのではないかと考えられる。
なお、酸性エッチング液として、硝酸水溶液以外にも、硫酸水溶液、塩酸水溶液、リン酸水溶液、酢酸水溶液等を用いることができると考えられる。ｐＨについては、酸性ならばよいが、ｐＨを調整することにより、エッチングレートをコントロールできる。早いエッチングレートが必要な場合は、ｐＨ１〜ｐＨ４程度が良く、遅いエッチングレートが必要な場合は、ｐＨ４〜ｐＨ６程度がよい。
なお、エッチング溶液として、上記の酸の混酸水溶液または酸性の緩衝溶液を用いることにより、エッチング面の平坦性（凹凸性）を制御できる場合もある。エッチング溶液の濃度は、数％から数十％までの広い範囲で有効であり、エッチング速度、エッチング面のラフネス等目的に合った濃度を選択すればよい。
なお、ＺｎＯに対する実験結果について説明したが、ウルツァイト構造のＺｎＯ系半導体（例えば、Ｍｇ、Ｂｅ、Ｃｄ、Ｓ、Ｓｅ、が、ウルツァイト構造を保つ範囲でＺｎＯに導入された化合物半導体）についても同様に、酸性エッチャントで＋Ｃ面に対して−Ｃ面を選択的にエッチングできるであろう。
次に、実施例のＺｎＯ系半導体発光素子に用いる動作層付きＺｎＯ系半導体ウエハ（以下単にＺｎＯ系半導体ウエハと呼ぶこともある）の構成例について説明する。ただし、本発明によるエッチング方法は、半導体発光素子のみに適用されるものでなない。
図１１は、ＺｎＯ系半導体ウエハの概略断面図である。Ｃ面ＺｎＯ基板１は、一方の面（図の下面）１０が−Ｃ面であり、その反対側の面（図の上面）１１が＋Ｃ面である。＋Ｃ面１１上に、ＺｎＯからなる緩衝層２が形成されている。緩衝層２の上に、ｎ型ＺｎＯ系半導体層３が形成され、ｎ型ＺｎＯ系半導体層３の上に、ＺｎＯ系半導体発光層４が形成され、さらに、発光層４の上に、ｐ型ＺｎＯ系半導体層５が形成されている。
緩衝層２〜ｐ型ＺｎＯ系半導体層５は、Ｃ面ＺｎＯ基板１の＋Ｃ面１１上にエピタキシャル成長され、上面が＋Ｃ面となるように成長している。最上面であるｐ型ＺｎＯ系半導体層５の上面１２が＋Ｃ面となる。緩衝層２〜ｐ型ＺｎＯ系半導体層５は、例えば、有機金属気相成長（ＭＯＶＰＥ）、分子線エピタキシ（ＭＢＥ）、有機金属分子線エピタキシ（ＭＯＭＢＥ）、気相エピタキシ（ＶＰＥ）等により形成される。
導電型決定不純物として、ｎ型ＺｎＯ系半導体層３にはガリウム（Ｇａ）がドープされ、ｐ型ＺｎＯ系半導体層５には窒素（Ｎ）がドープされている。積層構造３、４、５が、ｐ層−発光層−ｎ層発光構造を構成する。積層構造３、４、５を、半導体動作層（あるいは発光ダイオード（ＬＥＤ）動作層）６と呼ぶこととする（以下単に動作層と呼ぶこともある）。
ｎ型ＺｎＯ系半導体層３、発光層４、及びｐ型ＺｎＯ系半導体層５は、公知のいずれの構成としてもよい。ｎ型ＺｎＯ系半導体層３は、例えば、コンタクト層であるｎ型ＺｎＯ系半導体層３ａ上に、クラッド層であるｎ型ＺｎＯ系半導体層３ｂが形成された構造であり、ｐ型半導体層５は、例えば、クラッド層であるｐ型ＺｎＯ系半導体層５ｂ上に、コンタクト層であるｐ型ＺｎＯ系半導体層５ａが形成された構造である。ｎ型及びｐ型クラッド層３ｂ、５ｂは、発光層４へのキャリア閉じ込めのために設けられ、例えばＭｇＺｎＯから構成される。
発光層４は、例えば、ＺｎＯ系半導体の単層膜とすることや、薄膜の井戸層と障壁層とを交互に積層した多重量子井戸（ＭＱＷ）構造とすることができる。井戸層／障壁層の組み合わせとしては、例えば、ＺｎＯ／ＭｇＺｎＯ、ＺｎＯ／ＢｅＺｎＯ、ＺｎＯＳｅ／ＺｎＯ、ＺｎＯＳ／ＺｎＯ、ＣｄＺｎＯ／ＺｎＯ、ＺｎＯＳｅ／ＭｇＺｎＯ、ＺｎＯＳ／ＭｇＺｎＯ、ＣｄＺｎＯ／ＭｇＺｎＯ、ＺｎＯＳｅ／ＢｅＺｎＯ、ＺｎＯＳ／ＢｅＺｎＯ、ＣｄＺｎＯ／ＢｅＺｎＯが挙げられる。
なお、ＺｎＯ系半導体発光素子の作製に最低限必要な機能層は、ｎ型ＺｎＯ系半導体層、及びｐ型ＺｎＯ系半導体層の２層である。ｐｎ型発光構造では、ｐ型ＺｎＯ系半導体層とｎ型ＺｎＯ系半導体層とがｐｎ接合面を介して積層される。
なお、発光素子としては、ｐｎ型発光構造よりも、ｐ型半導体層とｎ型半導体層との間にＭＱＷ等の発光層を挿入した構造（ｐ型半導体層と発光層とが接合面を介して積層され、さらに発光層とｎ型半導体層とが接合面を介して積層された構造）の方が発光効率等の観点からより好ましい。ここでは、動作層としてｐ層−発光層−ｎ層の発光構造を持つ発光素子を例として説明している。
なお、緩衝層２を省き、ＺｎＯ基板１上にｎ型ＺｎＯ系半導体層３を直接エピタキシャル成長させてもよい。
実際に用意したＺｎＯ系半導体ウエハは、Ｃ面ＺｎＯ基板１が、厚さ２００μｍでｎ型導電性を有するものであり、緩衝層２が、厚さ３０ｎｍのＺｎＯ層であり、ｎ型ＺｎＯ系半導体層３が、厚さ２００ｎｍのＧａドープＺｎＯ層であり、発光層４が厚さ２ｎｍのＣｄＺｎＯ層であり、ｐ型ＺｎＯ系半導体層５が、厚さ７０ｎｍのＮドープＭｇＺｎＯクラッド層と、厚さ１００ｎｍのＮドープＺｎＯコンタクト層との積層構造である。ＬＥＤ動作層６（積層３、４、５）が、表面（上面）方向に向かって＋Ｃ軸配向していることを確認した。なお、このようなＺｎＯ系半導体ウエハからの発光波長は、例えば４５０ｎｍである。
次に、本発明の第１の実施例によるＺｎＯ系半導体発光装置について説明する。まず、図１（Ａ）に示すように、上述のようなＺｎＯ系半導体ウエハを準備する。
次に、図１（Ｂ）に示すように、ＺｎＯ基板１の、ＬＥＤ動作層６の形成側と反対側の面である−Ｃ面１０の全面に、スピンコーターでレジストを塗布し、その後プリベークをしてレジスト膜２０を形成する。
次に、図１（Ｃ）に示すように、正六角形の開口が多数並んだ開口パターンを有するフォトマスク２１をレジスト面にコンタクトさせて露光し、レジスト膜２０に開口パターンを転写する。
次に、図１（Ｄ）に示すように、レジストを現像し、露光されたパターン部を取り除いて、レジスト膜２０からなるマスクを形成する。
次に、図１（Ｅ）に示すように、レジスト膜２０をマスクとして、ＺｎＯ基板１の−Ｃ面１０をウエットエッチングすることにより、−Ｃ面１０上に凹部３０を形成する。−Ｃ面１０のウエットエッチングには、上記実験で説明したように、例えば１０％硝酸水溶液が用いられる。エッチング時間は例えば室温で１２分とし、深さ２μｍ程度の凹部３０を形成する。これにより、−Ｃ面１０に凹凸が形成される。
次に、図１（Ｆ）に示すように、レジスト膜２０を除去し、さらにＺｎＯ系半導体ウエハを洗浄する。
図２（Ａ）に、ＺｎＯ基板１の凹部３０が形成された−Ｃ面１０の概略平面図を示す。正六角形形状の凹部３０が、面内に多数並んでいる。図２（Ｂ）に示すように、一つの凹部３０の寸法は、例えば、最長の対角線の長さを２μｍ〜１０μｍとする。図２（Ｃ）に概略断面図を示すように、凹部３０の深さは、例えば１μｍ〜３μｍとする。
上述のように、エッチング液の濃度は、数％程度から数十％程度まで用いることができる。エッチング液は、例えば塩酸水溶液、硫酸水溶液等の他の酸性エッチング液でもよい。エッチング液の濃度と温度は、エッチング深さ、エッチング面の粗さ、形状精度を加味して決定する。
ＬＥＤ動作層６の露出する最表面１２は、＋Ｃ面なので、ＺｎＯ基板１の−Ｃ面１０に凹凸を形成するエッチング工程でエッチングされない。従って、ＺｎＯ基板１の−Ｃ面１０に凹凸を形成するエッチング工程で、ＬＥＤ動作層６の表面をレジスト、ワックス等で保護する必要がない。
引き続き図３（Ａ）及び図３（Ｂ）を参照して、ＺｎＯ系半導体発光素子の作製工程について説明する。図３（Ａ）は第１の実施例の発光素子の概略平面図であり、図３（Ｂ）は図３（Ａ）の１点鎖線ＡＡ’に沿った第１の実施例の発光素子の概略断面図である。第１の実施例の発光素子では、ＺｎＯ系半導体ウエハの＋Ｃ面１２側から発光素子上方に光を取り出す。
なお、１枚の半導体ウエハ上に多数個の発光素子構造が同時に形成される。多数個の発光素子構造が形成された後、個々の発光素子が分離される。以下、１つの発光素子を代表として作製工程を説明する。
まず、ｐ型ＺｎＯ系半導体層５の上面である＋Ｃ面１２上に、フォトリソグラフィーにより、ｐ側電極４０の形状で開口したレジストマスクを形成する。電子ビーム（ＥＢ）蒸着にてＮｉ／Ａｕ層をそれぞれ１ｎｍ／１０ｎｍの厚みで積層し、その後リフトオフ法にてマスク開口部以外の蒸着材料を除去することにより、ｐ側電極４０を形成する。なお、積層構造をＸ／Ｙと記載するとき、より左側に記載されたＸがより下層側、より右側に記載されたＹがより上層側に積層されているものとする。
個々の発光素子の平面形状は、例えば３５０μｍ角の正方形である。ｐ側電極４０は、例えば、個々の素子の縁から内側に５μｍ〜１０μｍ引き下がった大きさに形成される。
次に、基板１の凹凸が形成された−Ｃ面１０上に、フォトリソグラフィーにより、ｎ側電極４２及びｎ側電極接続部材４３の形状で開口したレジストマスクを形成する。ＥＢ蒸着にて、ｎ側電極４２としてＴｉ／Ａｇ層をそれぞれ１ｎｍ〜３ｎｍ／１００ｎｍの厚みで積層し、続けてｎ側電極接続部材４３としてＰｔ／Ａｕ／Ｐｔ／Ａｕをそれぞれ１００ｎｍ／２００ｎｍ／１００ｎｍ／２００ｎｍの厚みで積層し、その後リフトオフ法にてマスク開口部以外の蒸着材料を除去することにより、ｎ側電極４２及びｎ側電極接続部材４３を同時に形成する。
ｎ側電極４２が、−Ｃ面１０の凹凸を反映して形成され、基板１側から入射した光の散乱反射面を構成する。なお、ｎ側電極４２は、Ｔｉ／Ａｌ、Ｐｔ／Ａｇ、Ｐｔ／Ａｌ等の積層構造としてもよい。
次に、ラピッドサーマルアニール（ＲＴＡ）炉にて４５０℃、３０秒の電極アニールを実施する。雰囲気ガスとして２０％酸素含有窒素ガスまたは１００％酸素ガスを用いる。この工程により、Ｎｉ／Ａｕ層のＮｉが酸化され酸化ニッケルになり、ｐ側電極４０が透光性電極となる。
なお、ｎ側電極接続部材４３は、フレームに共晶接合可能なように、Ｔｉ／Ａｕ／Ｐｔ／Ａｕ−Ｓｎ／ＡｕまたはＰｔ／Ａｕ／Ｐｔ／Ａｕ−Ｓｎ／Ａｕを、１００ｎｍ／１００ｎｍ／１００ｎｍ／１０００ｎｍ〜３０００ｎｍ／１０ｎｍの厚みで積層した構造としてもよい。ただし、ｎ側電極接続部材４３を共晶接合可能な材料とする場合は、ｎ側電極４２及びｎ側電極接続部材４３の形成工程の前に、ｐ側電極４０を透光性とする上記のアニールを実施する。また、ｎ側電極のアニールは、別途、例えば２５０℃で３分実施する。
次に、ｐ側電極４０の一部領域の上に、フォトリソグラフィーにより、ｐ側電極パッド４１の形状で開口したレジストマスクを形成する。ＥＢ蒸着にてＮｉ／Ａｕ層をそれぞれ１００ｎｍ／１０００ｎｍの厚みで積層し、その後リフトオフ法にてマスク開口部以外の蒸着材料を除去することにより、ｐ側電極パッド４１を形成する。なお、ｐ側電極パッド４１は、Ｎｉ／Ａｕ、Ｔｉ／Ａｕ、Ｎｉ／Ｒｈ／Ａｕ、Ｔｉ／Ｒｈ／Ａｕの積層構造としてもよい。また、１層目の金属は、Ａｌ、Ｓｎ、Ｐｂ等でもよい。
次に、ＺｎＯ基板１の−Ｃ面１０上の、隣り合う素子のｎ側電極接続部材４３に挟まれた隙間５０をスクライブして、スクライブ溝を形成し、ブレーキング装置にて個々の発光素子に分離する。
第１の実施例の発光素子では、発光層４から基板１方向に放射された光が、基板１の−Ｃ面１０の凹凸を反映した形状のｎ側電極４２により散乱反射される。これにより、ＺｎＯ系半導体ウエハ上面１２での全反射が抑制されて、発光素子からの光取り出し効率向上が図られる。また、結果として、発光素子からの発光が素子自身に吸収されることによる発熱が抑制され、素子の信頼性が向上する。
導電性のＣ面ＺｎＯ基板１の＋Ｃ面上方にＬＥＤ動作層６が形成され、−Ｃ面上に散乱反射面を構成する電極が形成される。酸性エッチャントによるエッチングで、−Ｃ面を選択的にエッチングできるので、ＬＥＤ動作層６が形成されたＺｎＯ系半導体ウエハを、＋Ｃ面側を特に保護せずにエッチングしても、−Ｃ面のみに凹凸を形成できる。
なお、−Ｃ面に凹部を形成する例を説明したが、−Ｃ面上の凹凸の形成態様はこれに限らない。例えば、レジストのネガ・ポジを反転させて、図２（Ｄ）に示すように凸部を形成することにより、凹凸を形成してもよい。凸部とする場合も、面内の寸法を例えば２μｍ〜１０μｍとし、高さを例えば１μｍ〜３μｍとする。
また、−Ｃ面１０上の各凹部（または凸部）の形状は六角形に限らない。例えば、図４（Ａ）に示すように、円形の凹部（または凸部）としてもよく、図４（Ｂ）に示すように、四角形の凹部（または凸部）としてもよい。なお、第１の実施例のように、−Ｃ面上に散乱反射電極を形成する場合、六角形の凹部を形成して凹凸を構成した場合の光取り出し効率が良好であった。
なお、基板１の厚みは、２００μｍ程度までなら、スクライブ、ブレーキングで素子分離が容易であるため、研削・研磨工程の必要がない。これ以上基板が厚い場合は、１００μｍ〜２００μｍ程度まで薄くする方が好ましい。
次に、上述のように形成されたＺｎＯ系半導体発光素子を使ったＬＥＤランプの作製工程について説明する。図５は、第１の実施例のＬＥＤランプの概略断面図である。
個々に分離した発光素子６２は、ｎ側電極接続部材がフレーム６０のホーン上に例えば銀ペースト６１により接着されてダイボンディングされ、その後ｐ側電極パッドが、金ワイヤ６４でピン６６へワイヤーボンディングされる。さらに、蛍光体分散樹脂６３が、発光素子６２を覆ってポッティングされる。最後に樹脂モールド６５を形成して、ＬＥＤランプが完成する。なお、砲弾型ランプについて説明したが、これ以外に缶パッケージ、チップＬＥＤ、表面実装パッケージ等の様々な態様のランプを作製することができる。
発光素子６２から放出された光（例えば波長４５０ｎｍ）が、蛍光体分散樹脂６３に入射し、さらに樹脂モールド６５を透過してランプ外に放出される。発光素子６２から放出された光の少なくとも一部が、蛍光体分散樹脂６３の蛍光体で波長変換されることにより、ＬＥＤランプからは混色（例えば白色）の光が放出される。なお、発光素子６２（ＺｎＯ系半導体）の屈折率は約２．０であり、蛍光体分散樹脂６３の樹脂バインダーの屈折率は例えば約１．５である。
次に、第２の実施例によるＺｎＯ系半導体発光装置について説明する。図６（Ａ）は第２の実施例の発光素子の概略平面図であり、図６（Ｂ）は図６（Ａ）の１点鎖線ＡＡ’に沿った第２の実施例の発光素子の概略断面図である。
第２の実施例の発光素子では、第１の実施例と反対に、ＺｎＯ系半導体ウエハの−Ｃ面１０側から発光素子上方に光を取り出す。まず、第１の実施例と同様に、酸性エッチャントによるウエットエッチングにより、ＺｎＯ系半導体ウエハの基板１の−Ｃ面１０上に凹凸を形成する。ただし、第２の実施例では、六角形の凸部を残すことにより凹凸面を構成する。
なお、第１の実施例で説明したように、凹凸面は凹部及び凸部のどちらを形成しても構成することができ、個々の凹部（または凸部）の形状は、必要に応じて、六角形の他、円形、四角形等とすることもできる。
次に、ｐ型ＺｎＯ系半導体層５の表面の＋Ｃ面１２上に、フォトリソグラフィーにより、ｐ側電極７０及びｐ側電極接続部材７１の形状で開口したレジストマスクを形成する。ＥＢ蒸着にて、ｐ側電極７０としてＮｉ／Ａｇ層をそれぞれ１ｎｍ〜３ｎｍ／１００ｎｍの厚みで積層し、続けてｐ側電極接続部材７１としてＰｔ／Ａｕ／Ｐｔ／Ａｕをそれぞれ１００ｎｍ／２００ｎｍ／１００ｎｍ／２００ｎｍの厚みで積層し、その後リフトオフ法にてマスク開口部以外の蒸着材料を除去することにより、ｐ側電極７０及びｐ側電極接続部材７１を同時に形成する。
ｐ側電極７０及びｐ側電極接続部材７１は、例えば、個々の素子の縁から５μｍ〜１０μｍ内側に引き下がった大きさに形成される。個々の発光素子の平面形状は、例えば３５０μｍ角の正方形である。ｐ側電極７０が、基板１側から入射した光を反射する。なお、ｐ側電極７０は、Ｎｉ／Ａｇ以外に、Ｎｉ／Ｐｔ、Ｎｉ／Ｒｈ、Ｎｉ／Ａｌ等の積層構造としてもよい。
次に、基板１の凹凸が形成された−Ｃ面１０上に、フォトリソグラフィーにより、ｎ側電極７２及びｎ側電極パッド７３の形状で開口したレジストマスクを形成する。ＥＢ蒸着にて、ｎ側電極７２としてＴｉ／Ａｇ層をそれぞれ１ｎｍ〜３ｎｍ／１００ｎｍの厚みで積層し、続けてｎ側電極パッド７３としてＰｔ／Ａｕ／Ｐｔ／Ａｕをそれぞれ１００ｎｍ／２００ｎｍ／１００ｎｍ／１０００ｎｍの厚みで積層し、その後リフトオフ法にてマスク開口部以外の蒸着材料を除去することにより、ｎ側電極７２及びｎ側電極パッド７３を同時に形成する。ｎ側電極７２及びｎ側電極パッド７３は、−Ｃ面１０の一部の領域上に形成され、−Ｃ面１０の広い領域が露出する。なお、ｎ側電極７２は、Ｔｉ／Ａｌ、Ｐｔ／Ａｇ、Ｐｔ／Ａｌ等の積層構造としてもよい。
第１の実施例では、光取り出し側をｐ側ＺｎＯ系半導体層５側とした。ｐ側ＺｎＯ系半導体層５は薄いので、動作層６の広い範囲で厚さ方向に電流が良好に流れるように、ｐ側ＺｎＯ系半導体層５の表面を広く覆ってｐ側透明電極を形成した。
一方、第２の実施例では、光取り出し側をｎ導電型の基板１側とする。基板１はｐ側ＺｎＯ系半導体層５に比べると非常に厚いので、基板１上の比較的狭い領域上にｎ側電極を設けても、動作層６の広い範囲で厚さ方向に電流を良好に流すことができる。光取り出し側の面を広く覆う透明電極が必要ないので、透明電極による光吸収の低減が期待される。
次に、ラピッドサーマルアニール（ＲＴＡ）炉にて４００℃、３０秒の電極アニールを実施する。雰囲気ガスとして例えば窒素ガスを用いる。
なお、ｐ側電極接続部材７１は、フレームに共晶接合可能なように、Ｔｉ／Ａｕ／Ｐｔ／Ａｕ−Ｓｎ／ＡｕまたはＰｔ／Ａｕ／Ｐｔ／Ａｕ−Ｓｎ／Ａｕを、１００ｎｍ／１００ｎｍ／１００ｎｍ／１０００ｎｍ〜３０００ｎｍ／１０ｎｍの厚みで積層した構造としてもよい。ただし、ｐ側電極接続部材７１を共晶接合可能な材料とする場合は、ｐ側電極接続部材７１の形成工程の前に、ｎ側電極７２及びｎ側電極パッド７３の形成工程と、上記アニール（４００℃、３０秒、雰囲気ガス窒素ガス）とを実施する。また、ｐ側電極のアニールは、別途、例えば２５０℃で３分実施する。
次に、ＺｎＯ基板１の−Ｃ面１０の、隣り合う素子との境界部８０をスクライブしてスクライブ溝を形成し、ブレーキング装置にて個々の発光素子に分離する。
第２の実施例の発光素子では、発光層４から放射された光が、基板１の凹凸の形成された−Ｃ面１０を介して上方に取り出される。これにより、ＺｎＯ系半導体ウエハ上面１０での全反射が抑制されて、発光素子からの光取り出し効率向上が図られる。また、第１の実施例と同様に、ＬＥＤ動作層６が形成されたＺｎＯ系半導体ウエハを＋Ｃ面側を特に保護せずにエッチングしても、−Ｃ面のみに凹凸を形成できる。
次に、第２の実施例のＺｎＯ系半導体発光素子を使ったＬＥＤランプの作製工程について説明する。図７は、第２の実施例のＬＥＤランプの概略断面図である。
このＬＥＤランプの例では、発光素子９２のｐ側電極接続部材として、共晶接合系の材料を用いる。発光素子９２のｐ側電極接続部材を、フレーム６０に、フレーム側電極接続部材９１を介してＡｕ−Ｓｎ共晶接合で接合する。このように、基板側でなくＬＥＤ動作層側をフレームに接着する場合（フリップチップボンディングする場合）は、Ａｇペースト等で接着すると、ｐ層−ｎ層間が短絡する懸念があるので、共晶接合とすることが好ましい。
その後、ｎ側電極パッドを金ワイヤ６４でピン６６へワイヤーボンディングし、第１の実施例と同様に、さらに、蛍光体分散樹脂６３をポッティングし、樹脂モールド６５を形成して、ＬＥＤランプが完成する。凹凸構造により、樹脂と発光素子との密着性が向上するため剥離を防止できる。この結果、発光素子と樹脂とが剥離して空間ができることによる光量低下を防止できるという効果がある。
次に、比較例のＺｎＯ系半導体発光装置について説明する。図１２（Ａ）は比較例の発光素子の概略平面図であり、図１２（Ｂ）は図１２（Ａ）の１点鎖線ＡＡ’に沿った比較例の発光素子の概略断面図である。
比較例の発光素子は、第１の実施例の発光素子と同様に、ＺｎＯ系半導体ウエハのｐ型ＺｎＯ系半導体層５上に透光性のｐ側電極１４０が形成され、ｐ側電極１４０を通して発光素子上方に光を取り出す。ただし、基板１の−Ｃ面上に凹凸が形成されていない。
ｐ側電極１４０としてＮｉＯ２−Ａｕが用いられ、ｐ側電極パッド１４１としてＡｕが用いられる。また、ｎ側電極１４２としてＴｉが用いられ、ｎ側電極接続部材１４３としてＡｕが用いられる。
図１３は、比較例の発光素子を用いたＬＥＤランプの概略断面図である。第１の実施例のＬＥＤランプと同様に、発光素子１０２のｎ側電極接続部材が銀ペースト６１でフレーム６０に接着され、ｐ側電極パッドが金ワイヤ６４でピン６６へワイヤーボンディングされている。蛍光体分散樹脂６３が発光素子１０２を覆い、さらに、樹脂モールド６５が形成されている。
次に、第１及び第２の実施例の発光素子と、比較例の発光素子の素子特性を比較した結果について説明する。図８が、比較結果をまとめた表である。蛍光体を用いた白色ＬＥＤランプを構成して全光束を測定した。測定値は、比較例の出力を１００％として規格化している。
凹凸を形成しない比較例、及び、凹凸を形成した第１と第２の実施例で、発光素子の発光波長は４５０ｎｍであった。全光束は、比較例を１００％とすると、第１の実施例が１２０％であり、第２の実施例が１４０％であった。
このように、ＺｎＯ系半導体ウエハの基板に凹凸を形成することにより、出力が向上した。なお、第２の実施例の方が、第１の実施例に比べて高い出力となったのは、第２の実施例では発光素子上面に透明電極が形成されておらず、透明電極による光吸収の影響が低減したためではないかと推測される。
上述のように、素子分離を容易にするため、ＺｎＯ系半導体ウエハの基板の厚さは、２００μｍ程度以下の薄さであることが好ましい。第１及び第２の実施例では、マスクを使い−Ｃ面を部分的にエッチングして、光取り出し効率向上のための凹凸構造を形成した。−Ｃ面の選択的エッチングは、この他、基板を薄くするためのエッチングとして利用することもできる。
次に、このようなエッチング方法について説明する。厚さ３００μｍの動作層付きＺｎＯ系半導体ウエハを準備した。溶液循環式エッチング槽にこのＺｎＯ系半導体ウエハをセットし、エッチング液として１０％硝酸水溶液を用いて、室温で１５時間処理した。
この処理により、−Ｃ面の全面をエッチングして、ＺｎＯ基板の厚さを１５０μｍに薄くすることができた。なお、硝酸濃度、処理温度、循環流速等の条件を最適化することにより、エッチング処理時間をより短くすることが可能であろう。
ＺｎＯ基板が厚すぎる場合には、このようなエッチングで所望の薄さにすることができる。−Ｃ面のみをエッチングできるので、＋Ｃ面上に動作層が形成済みであっても、動作層表面を特に保護することなく簡便にエッチング処理が行える。このようにして所望の薄さにしたＺｎＯ系半導体ウエハを、例えば第１、第２の実施例（あるいは比較例）の発光素子の作製に使うことができる。
なお、基板を薄くするための従来の研磨・研削工程では、ウエハを保持盤にワックスや粘着フィルム等で貼り付け、砥石で研削し、ダイヤモンドスラリー等により研磨する。また、作業後は薄くなったウエハを保持盤より取り外す作業等があり、ウエハを破損しやすい。ウエハをウエットエッチングで薄くできることにより、加工歩留まりを向上させ、加工工数、設備費用等を削減できることが期待される。
以上説明したように、一方の面にＺｎＯ結晶の−Ｃ面が露出し、他方の面にＺｎＯ結晶の＋Ｃ面が露出した部材を、酸性エッチング液でウエットエッチングすることにより、−Ｃ面を選択的にエッチングすることができる。
例えば、Ｃ面ＺｎＯ基板の＋Ｃ面上方にＺｎＯ系半導体動作層が成長済みのウエハを、＋Ｃ面にエッチング液から保護する保護層を形成せずにウエハごとエッチングしても、動作層の損傷を抑制して、−Ｃ面のみをエッチングすることができる。
動作層は、ＺｎＯ基板の＋Ｃ面上に、＋Ｃ面の表面を保って形成されていることが好ましい。動作層に、極性が反転するなどの双晶や、他の結晶軸方向（例えばａ軸やｍ軸方向）に配向したドメイン（粒界）が存在すると、その部位で動作層がエッチングされてしまうからである。
ただし、＋Ｃ配向で成長した動作層に、僅かに−Ｃ配向ドメインが混在していてもよい。＋Ｃ配向で成長した動作層に、僅かに−Ｃ配向が混在した動作層付基板をドライプロセス等でエッチングした場合、完成した発光素子内に−Ｃ配向したドメインは残る。
この場合、静電耐圧試験、寿命試験等の抜取り試験で−Ｃ配向ドメインを含む発光素子を選択した場合にしか、このような発光素子を不良として検知できない。すなわち、全数試験を行う通常のＩ−Ｖ試験では、不良を確認できない。
しかし、上述のウエットエッチング方法を用いると、−Ｃ配向したドメインをエッチング時に消失させることができる。この結果、例えば第１の実施例の構造の素子を形成すると、消失した部分においては透光性電極が基板と接触することになる。また例えば第２の実施例の構造の素子を形成すると、ｐ型電極が基板と接触することになる。このため、素子完成後のＩ−Ｖ試験で容易に不良と認識できるようになる。すなわち、本エッチング方法は、ＺｎＯ系半導体素子の歩留まり向上に資する。
なお、基板及び動作層の結晶面は、Ｃ面に完全に一致していなくともよく、ｍ軸方向またはａ軸方向に数度程度傾斜していてもよいであろう。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
図１（Ａ）〜図１（Ｆ）は、本発明の第１の実施例の発光素子の製造工程を説明するための概略断面図である。 図２（Ａ）、図２（Ｂ）は、−Ｃ面上の凹凸の面内形状の例を示す概略平面図であり、図２（Ｃ）、図２（Ｄ）は、−Ｃ面上の凹凸の断面形状の例を示す概略断面図である。 図３（Ａ）は、第１の実施例の発光素子の概略平面図であり、図３（Ｂ）は、第１の実施例の発光素子の概略断面図である。 図４（Ａ）、図４（Ｂ）は、−Ｃ面上の凹凸の面内形状の他の例を示す概略平面図である。 図５は、第１の実施例のＬＥＤランプの概略断面図である。 図６（Ａ）は、第２の実施例の発光素子の概略平面図であり、図６（Ｂ）は、第２の実施例の発光素子の概略断面図である。 図７は、第２の実施例のＬＥＤランプの概略断面図である。 図８は、第１、第２の実施例、及び比較例の発光素子の特性をまとめた表である。 図９（Ａ）は、ウルツァイト構造の面方位を示す概略斜視図であり、図９（Ｂ）は、ウルツァイト構造のＺｎＯ結晶のＣ軸方向の原子配置を示す概略図であり、図９（Ｃ）は、Ｃ面ＺｎＯ基板の概略斜視図である。 図１０（Ａ）及び図１０（Ｂ）は、それぞれ、Ｃ面ＺｎＯ基板のエッチング時間に対するエッチング量の依存性を示す表及びグラフである。 図１１は、動作層付きＺｎＯ系半導体ウエハの概略断面図である。 図１２（Ａ）は、比較例の発光素子の概略平面図であり、図１２（Ｂ）は、比較例の発光素子の概略断面図である。 図１３は、比較例のＬＥＤランプの概略断面図である。
符号の説明
１ Ｃ面ＺｎＯ基板
２ 緩衝層
３ ｎ型ＺｎＯ系半導体層
４ 発光層
５ ｐ型ＺｎＯ系半導体層
６ 半導体動作層
１０ −Ｃ面
１１、１２ ＋Ｃ面
２０ レジスト膜
２１ フォトマスク
３０ 凹部
４０ ｐ側電極
４１ ｐ側電極パッド
４２ ｎ側電極
４３ ｎ側電極接続部材
６０ フレーム
６１ 銀ペースト
６２ 発光素子
６３ 蛍光体分散樹脂
６４ 金ワイヤ
６５ 樹脂モールド
６６ ピン

Claims (8)

  1. （ａ）ウルツァイト構造を持ち、一方の面が＋Ｃ面でその反対側の面が−Ｃ面であるＺｎＯ系半導体基板と、該ＺｎＯ系半導体基板の＋Ｃ面の上方にエピタキシャル成長され、第１の導電型を有する第１のＺｎＯ系半導体層と、該第１の半導体層の上方にエピタキシャル成長され、該第１の導電型と反対の第２の導電型を有する第２のＺｎＯ系半導体層とを含むＺｎＯ系半導体ウエハを準備する工程と、
    （ｂ）前記ＺｎＯ系半導体ウエハを酸性エッチング液でウエットエッチングすることにより、前記ＺｎＯ系半導体基板の−Ｃ面をエッチングする工程と
    を有し、
    前記工程（ｂ）は、前記ＺｎＯ系半導体ウエハの＋Ｃ面に、前記酸性エッチング液から保護する層を形成せずにエッチングを行う、ＺｎＯ系半導体発光素子の製造方法。
  2. 前記工程（ｂ）は、前記ＺｎＯ系半導体基板の−Ｃ面に凹凸を形成し、
    前記ＺｎＯ系半導体基板が導電性であり、
    さらに、
    （ｃ）前記工程（ｂ）で凹凸が形成された−Ｃ面上に第１の電極を形成する工程と、
    （ｄ）前記第２の半導体層の上方に第２の電極を形成する工程と
    を有する請求項１に記載のＺｎＯ系半導体発光素子の製造方法。
  3. 前記工程（ｃ）は、前記−Ｃ面上に、前記ＺｎＯ系半導体基板側から入射した光を反射させる前記第１の電極を形成する工程であり、前記工程（ｄ）は、前記第２の半導体層の上方に、前記第２の半導体層側から入射した光を透過させる前記第２の電極を形成する工程である請求項２に記載のＺｎＯ系半導体発光素子の製造方法。
  4. 前記工程（ｃ）は、前記−Ｃ面上の一部の領域に、前記第１の電極を形成する工程であり、前記工程（ｄ）は、前記第２の半導体層の上方に、前記第２の半導体層側から入射した光を反射させる前記第２の電極を形成する工程である請求項２に記載のＺｎＯ系半導体発光素子の製造方法。
  5. さらに、（ｅ）支持電極部材に、前記第２の半導体層を、前記第２の電極を介して接着する工程を有する請求項４に記載のＺｎＯ系半導体発光素子の製造方法。
  6. 前記工程（ｂ）は、前記ＺｎＯ系半導体基板の−Ｃ面の全面をエッチングして、該ＺｎＯ系半導体基板を薄くする請求項１に記載のＺｎＯ系半導体発光素子の製造方法。
  7. 前記工程（ｂ）は、前記酸性エッチング液として、硝酸水溶液、硫酸水溶液、塩酸水溶液、リン酸水溶液、酢酸水溶液、これらの混酸水溶液、及び、酸性の緩衝溶液から選択されたものを用いる請求項１〜６のいずれか１項に記載のＺｎＯ系半導体発光素子の製造方法。
  8. （ｆ）ウルツァイト構造を持ち、一方の面が＋Ｃ面でその反対側の面が−Ｃ面であるＺｎＯ系半導体基板を準備する工程と、
    （ｇ）前記ＺｎＯ系半導体基板を酸性エッチング液でウエットエッチングすることにより、前記−Ｃ面をエッチングする工程と
    を有し、
    前記工程（ｇ）は、前記ＺｎＯ系半導体基板の＋Ｃ面に、前記酸性エッチング液から保護する層を形成せずにエッチングを行う、ＺｎＯ系半導体発光素子の製造方法。
JP2007291591A 2007-11-09 2007-11-09 ＺｎＯ系半導体発光素子の製造方法 Expired - Fee Related JP5150218B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007291591A JP5150218B2 (ja) 2007-11-09 2007-11-09 ＺｎＯ系半導体発光素子の製造方法
US12/265,105 US7745345B2 (en) 2007-11-09 2008-11-05 ZnO based semiconductor device manufacture method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007291591A JP5150218B2 (ja) 2007-11-09 2007-11-09 ＺｎＯ系半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009117744A JP2009117744A (ja) 2009-05-28
JP5150218B2 true JP5150218B2 (ja) 2013-02-20

Family

ID=40624086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007291591A Expired - Fee Related JP5150218B2 (ja) 2007-11-09 2007-11-09 ＺｎＯ系半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US7745345B2 (ja)
JP (1) JP5150218B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5004885B2 (ja) * 2008-07-15 2012-08-22 スタンレー電気株式会社 半導体構造の加工方法
JP5493119B2 (ja) * 2009-03-11 2014-05-14 スタンレー電気株式会社 酸化亜鉛系半導体素子の製造方法
US20100270592A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation Semiconductor device
US8253145B2 (en) * 2009-04-29 2012-08-28 University Of Seoul Industry Cooperation Foundation Semiconductor device having strong excitonic binding
US8263427B2 (en) * 2009-06-02 2012-09-11 Intermolecular, Inc. Combinatorial screening of transparent conductive oxide materials for solar applications
JP2011054866A (ja) * 2009-09-04 2011-03-17 Stanley Electric Co Ltd ＺｎＯ系半導体発光素子の製造方法
JP5342970B2 (ja) * 2009-09-15 2013-11-13 スタンレー電気株式会社 酸化亜鉛系半導体発光素子の製造方法及び酸化亜鉛系半導体発光素子
JP5679869B2 (ja) * 2011-03-07 2015-03-04 スタンレー電気株式会社 光半導体素子の製造方法
JP5862354B2 (ja) * 2011-04-15 2016-02-16 三菱化学株式会社 窒化物系発光ダイオード素子とその製造方法
TWI460885B (zh) * 2011-12-09 2014-11-11 Univ Nat Chiao Tung 具有空氣介質層之半導體光電元件及空氣介質層之製作方法
JP6231810B2 (ja) * 2013-08-09 2017-11-15 スタンレー電気株式会社 半導体発光素子及びその製造方法
DE102014110065A1 (de) * 2014-07-17 2016-01-21 Epcos Ag Material für ein thermoelektrisches Element und Verfahren zur Herstellung eines Materials für ein thermoelektrisches Element
JP7043015B2 (ja) * 2019-03-07 2022-03-29 豊田合成株式会社 半導体素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068702A (ja) * 1999-08-26 2001-03-16 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置の製造方法
TW576864B (en) 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
JP4077312B2 (ja) 2001-12-28 2008-04-16 株式会社東芝 発光素子の製造方法および発光素子
JP4233268B2 (ja) 2002-04-23 2009-03-04 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
JP4185797B2 (ja) * 2003-03-25 2008-11-26 シャープ株式会社 酸化物半導体発光素子およびその製造方法
JP2005203519A (ja) * 2004-01-14 2005-07-28 Sumitomo Electric Ind Ltd 半導体発光装置
JP3924303B2 (ja) * 2005-05-09 2007-06-06 ローム株式会社 窒化物半導体素子およびその製法
JP4954534B2 (ja) * 2005-11-22 2012-06-20 ローム株式会社 窒化物半導体素子およびその製法
JP4852322B2 (ja) * 2006-03-03 2012-01-11 ローム株式会社 窒化物半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
US20090124042A1 (en) 2009-05-14
JP2009117744A (ja) 2009-05-28
US7745345B2 (en) 2010-06-29

Similar Documents

Publication Publication Date Title
JP5150218B2 (ja) ＺｎＯ系半導体発光素子の製造方法
TWI697133B (zh) 光電元件
KR102323686B1 (ko) 발광 소자 및 그 제조 방법
JP5550078B2 (ja) 半導体発光素子
JP5276959B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
JP6452651B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
JP2005150675A (ja) 半導体発光ダイオードとその製造方法
CN110088921A (zh) 半导体发光元件及其制造方法
JP2010027643A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5644669B2 (ja) 窒化物半導体発光素子の製造方法
JP5030398B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
KR100648136B1 (ko) 발광 다이오드 및 그 제조 방법
JP5075786B2 (ja) 発光装置及びその製造方法
KR100946441B1 (ko) 수직 전극구조를 갖는 발광소자 및 그 제조방법
CN111971805A (zh) 半导体发光元件及其制造方法
CN107591463B (zh) 发光组件及发光组件的制造方法
JP2009094108A (ja) ＧａＮ系ＬＥＤ素子の製造方法
CN107735870B (zh) 发光组件以及发光组件的制造方法
KR100530986B1 (ko) 발광 다이오드와 그 제조 방법 및 사파이어 기판의 식각방법
KR100497338B1 (ko) 발광 다이오드 및 그 제조 방법
JP2008124411A (ja) 窒化物半導体発光ダイオード素子
CN110034216A (zh) Iii-v族氮化物深紫外发光二极管结构及其制作方法
TWI804627B (zh) 發光元件以及發光元件的製造方法
KR100661717B1 (ko) 알루미늄 버퍼층을 이용한 발광 다이오드 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

R150 Certificate of patent or registration of utility model

Ref document number: 5150218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees