JP5144306B2 - Optical semiconductor device and manufacturing method thereof - Google Patents
Optical semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5144306B2 JP5144306B2 JP2008041388A JP2008041388A JP5144306B2 JP 5144306 B2 JP5144306 B2 JP 5144306B2 JP 2008041388 A JP2008041388 A JP 2008041388A JP 2008041388 A JP2008041388 A JP 2008041388A JP 5144306 B2 JP5144306 B2 JP 5144306B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical
- semiconductor device
- optical semiconductor
- mmi coupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 200
- 239000004065 semiconductor Substances 0.000 title claims description 139
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000010410 layer Substances 0.000 claims description 217
- 239000002344 surface layer Substances 0.000 claims description 30
- 230000008878 coupling Effects 0.000 claims description 23
- 238000010168 coupling process Methods 0.000 claims description 23
- 238000005859 coupling reaction Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 14
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical group [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000012071 phase Substances 0.000 description 51
- 238000010586 diagram Methods 0.000 description 17
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 239000013307 optical fiber Substances 0.000 description 5
- 238000005868 electrolysis reaction Methods 0.000 description 4
- 238000005424 photoluminescence Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 230000001902 propagating effect Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000005697 Pockels effect Effects 0.000 description 2
- 229910007709 ZnTe Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052950 sphalerite Inorganic materials 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- 101150071746 Pbsn gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、光半導体装置及びその製造方法に関する。 The present invention relates to an optical semiconductor device and a method for manufacturing the same .
メトロネットワークにおけるWDM(光波長多重:Wavelength Division Multiplexing)システムでは、大容量化に対する高い要求がある。大容量化するためにはチャンネル数を大幅に増やすことが必要であり、チャンネル数が増えると、それに伴って、各ノードにおける、レーザー、変調器などの使用素子数が増大する。そして、このような使用素子数の増大に伴い、それらを実装するための部品を含めた実装体積必要容量が増大する。また、多数の光部品を動作させるための消費電力も増大する。 In a WDM (Wavelength Division Multiplexing) system in a metro network, there is a high demand for large capacity. In order to increase the capacity, it is necessary to greatly increase the number of channels. As the number of channels increases, the number of elements such as lasers and modulators used at each node increases accordingly. As the number of elements used increases, the required mounting volume capacity including components for mounting them increases. In addition, power consumption for operating a large number of optical components also increases.
そのため、小型かつ低消費電力の光変調器の開発やレーザーと外部光変調器の小型モジュールの開発が行われている。 Therefore, development of a small and low power consumption optical modulator and development of a small module of a laser and an external optical modulator are being carried out.
例えば、InP MZ(マッハツェンダ)変調器は、LN変調器やEA変調器と比較して、チップサイズが小さく、駆動電圧が低く、変調可能な波長帯域が広いということが報告されている(非特許文献1参照)。 For example, it has been reported that an InP MZ (Mach-Zehnder) modulator has a smaller chip size, a lower driving voltage, and a wider wavelength band that can be modulated compared to an LN modulator or an EA modulator (non-patent document). Reference 1).
また、InP MZ光変調器と波長可変レーザーをマルチチップ実装した低消費電力かつコンパクトな波長可変モジュールが近年開発されている。 In addition, a low-power consumption and compact wavelength tunable module in which an InP MZ optical modulator and a wavelength tunable laser are mounted on a multichip has been developed in recent years.
しかし、上述した半導体InP MZ光変調器のスポット径は光ファイバのスポット径の1/10しかないため、結合損失が1.5dB以下にならず、結合損失が大きいことが問題となっていた。 However, since the spot diameter of the semiconductor InP MZ optical modulator described above is only 1/10 of the spot diameter of the optical fiber, the coupling loss does not become 1.5 dB or less, and the coupling loss is large.
また、半導体InP MZ光変調器(MZM)での損失が4dB程度と大きいことが問題となっていた。 Further, there is a problem that the loss in the semiconductor InP MZ optical modulator (MZM) is as large as about 4 dB.
そこで、本発明は、上記課題に鑑みなされたものであり、レーザーと光変調器のマルチチップモジュールを作製する際に、光ファイバと光変調器の結合損失を補償すると共に、半導体InP マッハツェンダ変調器での損失を補償し、デバイスからの出力パワーを増加させた光半導体装置及びその製造方法を提供することを目的とする。 Accordingly, the present invention has been made in view of the above problems, and in manufacturing a multichip module of a laser and an optical modulator, the coupling loss between the optical fiber and the optical modulator is compensated, and a semiconductor InP Mach-Zehnder modulator is provided. It is an object of the present invention to provide an optical semiconductor device and a method for manufacturing the same , which compensate for losses in the semiconductor device and increase the output power from the device.
上述した課題を解決する第1の発明に係る光半導体装置は、
閃亜鉛鉱構造を有する同一のn型化合物半導体基板の(100)面上に、表面層がp型である、リッジ構造で作製された半導体光増幅器と、npin層構造を有し、表面層がn型である、ハイメサ構造で作製されたマッハツェンダ変調器とが、前記基板に対して順メサ方向に、それぞれ該方向に光を導波させるように形成され、集積されている光半導体装置であって、
前記マッハツェンダ変調器は、
前記光を合分岐する2つの光合分岐手段と、一方の光合分岐手段の出力部と他方の光合分岐手段の入力部とをそれぞれ接続する2つの光導波路と、前記2つの光導波路のそれぞれに設けられた2つの位相制御手段とを具備し、
前記2つの光合分岐手段と前記2つの位相制御手段との間のそれぞれに、前記半導体光増幅器のp型表面層と同一のp型の表面層が形成され、該p型の表面層と前記npin層構造中のp層との間にp型でない層が形成されている
ことを特徴とする。
An optical semiconductor device according to a first invention for solving the above-described problem is
On the (100) surface of the same n-type compound semiconductor substrate having a zinc blende structure, a semiconductor optical amplifier having a p-type surface layer and having a npin layer structure and a surface layer having a p-type surface layer An n-type Mach-Zehnder modulator made of a high mesa structure is an integrated optical semiconductor device formed and guided in the forward mesa direction in the forward mesa direction. And
The Mach-Zehnder modulator is
And two wavelength division means for coupling the branch to the light, and two optical waveguides connecting one output of the wavelength division means and the other an input unit of the wavelength division means each of the two optical waveguides Two phase control means provided in each,
A p-type surface layer identical to the p-type surface layer of the semiconductor optical amplifier is formed between the two optical coupling / branching means and the two phase control means , and the p-type surface layer A non-p-type layer is formed between the p-layer in the npin layer structure .
上述した課題を解決する第2の発明に係る光半導体装置は、第1の発明に係る光半導体装置であって、
前記半導体光増幅器と前記マッハツェンダ変調器の界面、または前記マッハツェンダ変調器と前記p型の表面層との界面が、逆メサ方向に対して傾斜する方向に延在して形成されている
ことを特徴とする。
An optical semiconductor device according to a second invention for solving the above-described problem is an optical semiconductor device according to the first invention,
An interface between the semiconductor optical amplifier and the Mach-Zehnder modulator, or an interface between the Mach-Zehnder modulator and the p-type surface layer is formed to extend in a direction inclined with respect to the reverse mesa direction. And
上述した課題を解決する第3の発明に係る光半導体装置は、第2の発明に係る光半導体装置であって、
前記界面の傾斜角度が、0度より大きく45度より小さい
ことを特徴とする。
An optical semiconductor device according to a third invention for solving the above-mentioned problem is an optical semiconductor device according to the second invention,
An inclination angle of the interface is larger than 0 degree and smaller than 45 degrees.
上述した課題を解決する第4の発明に係る光半導体装置は、第1乃至第3の何れか一つの発明に係る光半導体装置であって、
前記マッハツェンダ変調器は、
2つの入力部と2つの出力部を有する第一の2×2 MMIカプラと、
2つの入力部と2つの出力部を有する第二の2×2 MMIカプラと、
前記第一の2×2 MMIカプラの出力部と前記第二の2×2 MMIカプラの入力部とをそれぞれ接続する2つの光導波路と、
前記2つの光導波路のそれぞれに設けられた2つの位相制御手段とを具備し、
前記第一の2×2 MMIカプラの入力部に前記半導体光増幅器が形成されている
ことを特徴とする。
An optical semiconductor device according to a fourth invention for solving the above-described problem is an optical semiconductor device according to any one of the first to third inventions,
The Mach-Zehnder modulator is
A first 2 × 2 MMI coupler having two inputs and two outputs;
A
Two optical waveguides respectively connecting the output part of the first 2 × 2 MMI coupler and the input part of the second 2 × 2 MMI coupler;
Comprising a two phase control means provided in each of the two optical waveguides,
The semiconductor optical amplifier is formed at an input portion of the first 2 × 2 MMI coupler.
上述した課題を解決する第5の発明に係る光半導体装置は、第1乃至第3の何れか一つの発明に係る光半導体装置であって、
前記マッハツェンダ変調器は、
2つの入力部と2つの出力部を有する第一の2×2 MMIカプラと、
2つの入力部と2つの出力部を有する第二の2×2 MMIカプラと、
前記第一の2×2 MMIカプラの出力部と前記第二の2×2 MMIカプラの入力部とをそれぞれ接続する2つの光導波路と、
前記2つの光導波路のそれぞれに設けられた2つの位相制御手段とを具備し、
前記第二の2×2 MMIカプラの入力部に前記半導体光増幅器が形成されている
ことを特徴とする。
更に、上述した課題を解決する第6の発明に係る光半導体装置の製造方法の発明は、
第1乃至第5の何れか一つの光半導体装置の製造方法であって、
前記p型の表面層と前記npin層構造中のp層との間にp型でない層を形成するにあたり、
前記基板上に、前記半導体光増幅器のp型表面層が途中まで積層され、かつ前記半導体光増幅器以外の部分に前記npin層構造中のpin層構造上に下から順にエッチストップ層とInPカバー層とが積層されている状態で、全面に前記半導体光増幅器のp型表面層と同一のp型の表面層を形成し、
その後、前記半導体光増幅器の部分と、前記2つの光合分岐手段と前記2つの位相制御手段との間のそれぞれの前記p型の表面層が形成されるべき部分とを除いた部分において、最上層から前記エッチストップ層まで除去し、
該除去した部分に新たにn層を積層することで、前記p型の表面層と前記npin層構造中のp層との間に、前記p型でない層として、前記エッチストップ層と前記InPカバー層とが形成された状態とする
ことを特徴とする。
An optical semiconductor device according to a fifth invention for solving the above-described problem is the optical semiconductor device according to any one of the first to third inventions,
The Mach-Zehnder modulator is
A first 2 × 2 MMI coupler having two inputs and two outputs;
A
Two optical waveguides respectively connecting the output part of the first 2 × 2 MMI coupler and the input part of the second 2 × 2 MMI coupler;
Comprising a two phase control means provided in each of the two optical waveguides,
The semiconductor optical amplifier is formed at an input portion of the second 2 × 2 MMI coupler.
Furthermore, an invention of a method of manufacturing an optical semiconductor device according to the sixth invention for solving the above-described problem is as follows.
A method of manufacturing one of the first to fifth optical semiconductor devices,
In forming a non-p-type layer between the p-type surface layer and the p-layer in the npin layer structure,
On the substrate, a p-type surface layer of the semiconductor optical amplifier is laminated partway, and an etch stop layer and an InP cover layer are sequentially formed on the pin layer structure in the npin layer structure from the bottom in a portion other than the semiconductor optical amplifier. And a p-type surface layer identical to the p-type surface layer of the semiconductor optical amplifier is formed on the entire surface.
Thereafter, in a portion excluding the portion of the semiconductor optical amplifier and the portion where the p-type surface layer between the two optical coupling / branching means and the two phase control means is to be formed, the uppermost layer To the etch stop layer,
A new n layer is laminated on the removed portion, so that the etch stop layer and the InP cover are formed as a non-p-type layer between the p-type surface layer and the p-layer in the npin layer structure. Layer and formed state
It is characterized by that.
本発明に係る光半導体装置によれば、レーザーと光変調器のマルチチップモジュールを作製する際に、光ファイバと光変調器の結合損失を補償できると共に、半導体InP マッハツェンダ変調器での損失を補償できる。さらに、デバイスからの出力パワーを増加させることができる。 According to the optical semiconductor device of the present invention, when a multi-chip module of a laser and an optical modulator is manufactured, the coupling loss between the optical fiber and the optical modulator can be compensated, and the loss in the semiconductor InP Mach-Zehnder modulator is compensated. it can. Furthermore, the output power from the device can be increased.
本発明に係る光半導体装置を実施するための最良の形態について、実施例に基づき詳細に説明する。 The best mode for carrying out an optical semiconductor device according to the present invention will be described in detail based on examples.
本発明に係る光半導体装置の第1の実施例につき、図1および図2を参照して具体的に説明する。
図1は、光半導体装置を模式的に示す図である。図2は、光半導体装置が具備するSOA(半導体光増幅器:Semiconductor Optical Amplifier)とMZMの層構造を説明するための図であり、図2(a)にこれら層が接続した状態を模式的に示し、図2(b)にSOAの断面を示し、図2(c)にMZMの断面を示す。
A first embodiment of the optical semiconductor device according to the present invention will be specifically described with reference to FIGS.
FIG. 1 is a diagram schematically showing an optical semiconductor device. FIG. 2 is a diagram for explaining a layer structure of an SOA (semiconductor optical amplifier) and MZM included in the optical semiconductor device. FIG. 2A schematically shows a state in which these layers are connected. FIG. 2B shows a cross section of the SOA, and FIG. 2C shows a cross section of the MZM.
本実施例に係る光半導体装置100は、図1に示すように、一つの半導体基板1上に設けられたものであり、第一,第二の2×2 MMIカプラ(光結合分岐手段)10,20と、第一の2×2 MMIカプラ10と第二の2×2 MMIカプラ20との間に設けられた2つの位相制御領域30,40とを具備している。これら素子(第一,第二の2×2 MMIカプラ10,20および2つの位相制御領域(位相変調領域)30,40)は、ハイメサ構造のMZM(マッハツェンダ変調器)60で作製されている。
As shown in FIG. 1, an
第一の2×2 MMIカプラ10は、2つの入力部11,12と2つの出力部13,14とを具備する。第二の2×2 MMIカプラ20も、2つの入力部21,22と2つの出力部23,24とを具備する。そして、一方の位相制御領域(第二の位相制御領域)30は、第一の2×2 MMIカプラ10の一方の出力部13と第二の2×2 MMIカプラ20の一方の入力部21とを接続する第二の位相制御用光導波路31に電圧を印加する第二の制御用電極32を具備する。他方の位相変調領域(第一の位相制御領域)40は、第一の2×2 MMIカプラ10の他方の出力部14と第二の2×2 MMIカプラ20の他方の入力部22とを接続する第一の位相制御用光導波路41に電圧を印加する第一の制御用電極42を具備する。すなわち、制御用電極32,42が位相制御手段をなす。そして、第一の2×2 MMIカプラ10の一方の入力部11へ信号光λ1を導波する入力ポート1a近傍には、リッジ構造のSOA(Semiconductor Optical Amplifier:半導体光増幅器)50が作製されている。すなわち、MZM60にSOA50がモノリシック集積されている。
The first 2 × 2
ここで、リッジ構造とは、図2(b)に示すように、活性層53をメサ加工せずに活性層53の上層55,56のみをメサ加工したものである。他方、ハイメサ構造とは、図2(c)に示すように、活性層62もメサ加工した構造であり活性層側壁が大気に露出している構造である。基板は(100)InPである。そして、これらSOA50およびMZM60はn−InP基板1に対して順メサ方向([011]方向)に作製されている。このように順メサ方向([011]方向)に作製したことにより、この方向にてポッケルス効果が大きいため、MZMの変調特性が向上する。
Here, as shown in FIG. 2B, the ridge structure is obtained by mesa-processing only the
MZM60のコア層は多重量子井戸(MQW)62であり、MQWを構成する量子井戸層は20層でありInGaAsP(層厚:10nm)、障壁層は19層でありInP(層厚:10nm)である。MQWのフォトルミネッセンス波長は1.43μmとなるようにMQW62の組成は調整されている。MZM60のメサ幅W1は2.0μmであり、その高さH1は3.5μmである。
The core layer of the
他方、SOA50の活性層は多重量子井戸(MQW)53であり、MQWを構成する量子井戸層は8層でありInGaAsP(層厚:5nm)、障壁層は7層でありInGaAsP(フォトルミネッセンス波長:1.25μm、層厚:10nm)で形成されている。MQWのフォトルミネッセンス波長は1.55μmとなるように量子井戸組成は調整されている。なお、MQW53の上下部には、i−InGaAsP SCH層54,52が形成されており、i−InGaAsP SCH層54の上部には、p−InP層55が形成されている。そして、p−InP層55の上部にp−InGaAsP層56が形成されている。SOA50のリッジ幅W2は2.0μmであり、その長さL2は600μmである。
On the other hand, the active layer of the
上述した光半導体装置100では、光λ1が入力ポート1aから入力されると、SOA50で増幅され、第一の2×2 MMIカプラ10によって2つの位相制御用光導波路31,41に等分に分配される。そして、第一,第二の制御用電極(集中定数型電極)42,32により、それぞれの位相制御用光導波路41,31に個別に電圧が印加され、光の位相状態を変化させる。2つの位相制御用光導波路41,31を通過した光は、第二の2×2 MMIカプラ20により合波され、それぞれの光の位相状態により、上下の出力ポート1d,1c(上下は図1中における上下)から光λ3,λ2が出力される。
In the
ここで、第一の制御用電極42への印加電圧をVb1とし、第二の制御用電極32への印加電圧をVb2=0Vとした場合の消光特性を図3に示す。この図3におけるBar portとは下方の出力ポート1cを表し、Cross portとは上方の出力ポート1dを表す。
この図3に示すように、電圧Vb1を変化させ、第一の位相制御用光導波路41を通過する光の位相を変化させることで、第一,第二の位相制御用光導波路41,31を通過した光の合波光の位相も変化し、光がBar port(出力ポート1c)またはCross port(出力ポート1d)から出力する比率は変化する。
Here, FIG. 3 shows extinction characteristics when the voltage applied to the
As shown in FIG. 3, by changing the voltage Vb1 and changing the phase of the light passing through the first phase control
また、第一の制御用電極42への印加電圧をVb1=0Vとすると共に、第二の制御用電極32への印加電圧をVb2=0Vとし、SOA50への注入電流を50mA、100mA、150mA、200mAと変化させた時のBar port(出力ポート1c)からの出力パワーのデバイス入力パワー依存性を図4に示す。図4にて横軸にデバイス入力パワーを示し、縦軸にデバイス出力パワーを示す。
この図4に示すように、SOA50により光が増幅されることによって、SOA注入電流が100mA以上では、入力パワーよりも8dB以上大きなパワーが出力される。これは、MZM60での損失を補償しているだけでなく、8dB程度のデバイスと光ファイバとの結合損失も補償可能であることを示している。
よって、SOA50をモノシリック集積することにより、出力ポート1c,1dからの出力パワーが増加する。
In addition, the voltage applied to the
As shown in FIG. 4, by amplifying light by the
Therefore, by monolithically integrating the
デバイス入力パワーを−8.6dBmとし、第一の制御用電極42への印加電圧をVb1=0Vとすると共に、第二の制御用電極32への印加電圧をVb2=0Vとしたときの、Bar port(出力ポート1c)からの出力のSOA注入電流依存性をC帯全域で測定した結果を図5に示す。図5にて横軸にSOAへの注入電流を示し、縦軸にデバイス出力パワーを示す。
この図5に示すように、C帯全域で波長依存性が小さいことが分かる。これは、MZ変調器のフォトルミネッセンス波長を1.43μm程度としたため、C帯(1530nm〜1565nm)は、バンド端よりも長波となり、電圧に対する吸収係数および屈折率変化の波長依存性が小さいためである。
When the device input power is −8.6 dBm, the voltage applied to the
As shown in FIG. 5, it can be seen that the wavelength dependence is small throughout the C band. This is because the photoluminescence wavelength of the MZ modulator is about 1.43 μm, so the C band (1530 nm to 1565 nm) is longer than the band edge, and the wavelength dependence of the absorption coefficient and refractive index change with respect to voltage is small. is there.
ここで、図6に1530nmから1560nmのNRZ信号(9.9532Gb/s、PRBS:231−1)の出力光波形のアイパターンを示す。図6(a)は入力光波長λが1530nmである場合の図であり、図6(b)は入力光波長λが1540nmの場合の図であり、図6(c)は入力光波長λが1550nmである場合の図であり、図6(d)は入力光波長λが1560nmである場合の図である。駆動電圧を3Vppとし、電極42へのバイアス電圧を−8.5Vとし、電極32へのバイアス電圧を0Vとし、入力光パワーを−4.6dBmとし、SOA注入電流を100mAとする。
この図6に示すように、C帯全域でほぼ同一の良好な波形品質が得られ、消光比も9.6dBmと良好な特性を示すことが分かった。
Here, FIG. 6 shows an eye pattern of an output light waveform of an NRZ signal (9.9532 Gb / s, PRBS: 2 31 −1) from 1530 nm to 1560 nm. 6A is a diagram when the input light wavelength λ is 1530 nm, FIG. 6B is a diagram when the input light wavelength λ is 1540 nm, and FIG. 6C is a diagram when the input light wavelength λ is FIG. 6D is a diagram in the case of 1550 nm, and FIG. 6D is a diagram in the case where the input light wavelength λ is 1560 nm. The drive voltage is 3 Vpp, the bias voltage to the
As shown in FIG. 6, it was found that almost the same good waveform quality was obtained in the entire C band, and the extinction ratio was 9.6 dBm.
また、図7に1530nmから1560nmのNRZ信号(10Gbit/s)の0km(図中back−to−back表記)とシングルモードファイバ100km伝送特性を示す符号誤り率(ビット・エラー・レート:BER)との関係を示す。
この図7に示すように、C帯全域でエラーフリー動作を示し、パワーペナルティが、BERが10-12において1.5dB未満で良好な特性を示すことが分かった。
Further, in FIG. 7, 0 km (back-to-back notation in the figure) of an NRZ signal (10 Gbit / s) from 1530 nm to 1560 nm, a code error rate (bit error rate: BER) indicating a
As shown in FIG. 7, it was found that an error-free operation was observed in the entire C band, and that the power penalty was good when the BER was 10-12 and less than 1.5 dB.
ここで、上述した光半導体装置100におけるSOA50−MZM60の結合部の作製方法につき図8および図9を参照して説明する。なお、SOA50、MZM60の素子形状加工、電極形成は通常の半導体デバイスプロセスによるものである。
Here, a method for manufacturing the SOA 50-
最初に、図8(a)に示すように、MOVPE(Metal−organic vapor phase epitaxy:有機金属気相成長法)により、上層のp−InP層59まで積層した後、SOA50にSiO2膜71を形成し、このSiO2膜71をマスクとしてMZM60のi−InGaAsP SCH層52までをエッチング(除去)する。すなわち、SOA50においては、下層から順番に、n−InP層51、i−InGaAsP SCH層52、i−MQW層53、i−InGaAsP SCH層54、p−InP層59が形成され、このp−InP層59の上部にSiO2膜71が形成される。他方、MZM60においては、n−InP層61のみが残されている。なお、SOA50におけるp−InP層59の層厚は0.5μmである。
First, as shown in FIG. 8A, the upper p-InP layer 59 is stacked by MOVPE (Metal-organic vapor phase epitaxy), and then the SiO 2 film 71 is formed on the
続いて、図8(b)に示すように、MZM60の領域のみコア層までMOVPEにより積層する(選択成長させる)。すなわち、MZM60において、n−InP層61の上部にInGaAsP/InP(10nm/10nm)からなるi−MQW層(層厚:0.4μm)62が形成され、このi−MQW層62の上部にi―InP層(層厚:0.3μm)63が形成される。
Subsequently, as shown in FIG. 8B, only the region of
続いて、図8(c)に示すように、MZM60にのみp層、n層、エッチストップ層、カバー層をMOVPEにより積層する。すなわち、MZM60において、i−InP層63の上部に下層側から順番に、InPよりもバンドギャップが大きい材料、例えばp−InGaAlAs層又はp−InAlAs層(層厚:50nm)64、n−InGaAsP層(層厚:50nm)65、n−InPエッチストップ層69、InGaAsPエッチストップ層301、InPカバー層302が形成される。
Subsequently, as shown in FIG. 8C, the p layer, the n layer, the etch stop layer, and the cover layer are laminated on the
続いて、図9(a)に示すように、SOA50のSiO2膜71を除去し、全面(SOA50およびMZM60)に、p層およびカバー層を積層する。これは、SOA50と比較し、MZM60が極めて大きいため、SOA50のみ選択成長することができないため、全面に成長する。すなわち、SOA50において、p−InP層59の上部に下層側から順番に、p−InP層(層厚:1.2μm)55、p−InGaAsP/InGaAs キャップ層56、InPカバー層72が形成される。このp−InP層55は、SOA50でクラッド層となる。このステップにて作製されたp−InP層はi−InGaAsP SCH層54の上部に作製されたp−InP層59と同一組成であり、この層を含めて図9(a)にて符号55で示した。他方、MZM60において、InPカバー層302の上部に下層側から順番に、p−InP層(層厚:1.2μm)303、p−InGaAsP/InGaAs キャップ層304、InPカバー層305が形成される。
Subsequently, as shown in FIG. 9A, the SiO 2 film 71 of the
続いて、図9(b)に示すように、SOA50にて、InPカバー層72を除去しSiO2マスク73を形成した後、MZM60に積層されたp層を全てエッチングにより除去する。すなわち、MZM60において、n−InPエッチストップ層69より上部の層である、InGaAsPエッチストップ層301、InPカバー層302、p−InP層303、p−InGaAsP/InGaAs キャップ層304、InPカバー層305が除去される。
Subsequently, as shown in FIG. 9B, after the
続いて、図9(c)に示すように、MZM60にn層およびカバー層が積層される。すなわち、MZM60において、n−InPエッチストップ層69の上部に下層側から順番に、n−InP層(層厚:1.3μm)66、n−InGaAs(P) キャップ層67、InPカバー層68が形成される。このステップにて作製されたn−InP層はn−InPエッチストップ層69と同一組成であり、この層を含めて図9(c)にて符号66で示した。MZM60は、npin層構造で作製されている。これにより、電気信号や光信号の損失がpin型よりも小さく、電界の印加効率が高いため、小型で低駆動電圧動作ができる。
よって、上述した光半導体装置100を作製することができる。
Subsequently, as illustrated in FIG. 9C, the n layer and the cover layer are laminated on the
Therefore, the above-described
したがって、本実施例に係る光半導体装置100によれば、同一基板1上にて光が導波する方向にSOA50とMZM60とが集積されていることにより、レーザーと光変調器のマルチチップモジュールを作製する際に、光ファイバと光変調器の結合損失を補償できると共に、半導体InP マッハツェンダ変調器での損失を補償できる。さらに、デバイスからの出力パワーを増加させることができる。
Therefore, according to the
本実施例においては、基板にInPを用い、InGaAs(P)を積層して用いたが、同様な結晶構造である閃亜鉛鉱構造を有すれば同様なポッケルス効果を有する。そこで、GaAs、ZnTe、ZnS等を基板に用いることも可能である。また、基板上にInAl(Ga)As、GaInNAs、AlGaAs、InAlGaP、ZnSeTe等を積層することも可能である。 In this embodiment, InP is used for the substrate and InGaAs (P) is used in a stacked manner. However, if the zinc blende structure is the same crystal structure, the same Pockels effect is obtained. Therefore, GaAs, ZnTe, ZnS, or the like can be used for the substrate. Further, InAl (Ga) As, GaInNAs, AlGaAs, InAlGaP, ZnSeTe, or the like can be stacked on the substrate.
本実施例では、1.55μm帯の波長帯を対象としたが、量子井戸層に用いるInGaAsPの組成を変えることにより、1.1−1.65μmの長波長帯に対応することができる。また、基板をGaAs、ZnTe、ZnS等の基板上にAlGaAs、InAlGaP、ZnSeTe等を積層することにより他の波長帯に対応することも可能である。 In this embodiment, the wavelength band of 1.55 μm band is targeted, but by changing the composition of InGaAsP used for the quantum well layer, it is possible to cope with the long wavelength band of 1.1-1.65 μm. Further, by stacking AlGaAs, InAlGaP, ZnSeTe or the like on a substrate such as GaAs, ZnTe, or ZnS, it is possible to cope with other wavelength bands.
本発明に係る光半導体装置の第2の実施例につき、図10および図11を参照して具体的に説明する。
図10は、光半導体装置を模式的に示した図であり、図11は、光半導体装置が具備するSOAとMZMの層構造を説明するための図である。なお、図10にて、λ11は入力ポート1aに入力される光を示し、λ12は出力ポート1dから出力される光を示し、λ13は出力ポート1cから出力される光を示す。
A second embodiment of the optical semiconductor device according to the present invention will be specifically described with reference to FIGS.
FIG. 10 is a diagram schematically showing the optical semiconductor device, and FIG. 11 is a diagram for explaining the layer structure of SOA and MZM included in the optical semiconductor device. In FIG. 10, λ11 indicates light input to the
本実施例に係る光半導体装置は、上述した第1の実施例に係る光半導体装置と同一の素子構成(第一,第二の2×2 MMIカプラ10,20と、位相制御領域30,40)を具備する装置であり、SOAを第二の2×2 MMIカプラ20の入力部に適用した装置である。すなわち、本実施例に係る光半導体装置が具備するリッジ構造のSOAは、ハイメサ構造のMZMの間に挿入されている。本実施例において、上述した第1の実施例に係る光半導体装置と同一素子には同一符号を付記しその説明を省略する。また、本実施例に係る光半導体装置が具備するSOA、MZMそれぞれの層構造、SOA−MZMの結合部の作製工程は、上述した第1の実施例に係る光半導体装置と同一であり、その説明を省略する。
The optical semiconductor device according to this embodiment has the same element configuration (first and second 2 × 2
本実施例に係る光半導体装置200は、図10に示すように、第二の2×2 MMIカプラ20の入力部21,22のそれぞれに設けられたSOA250a,250bを具備する装置である。具体的には、図11に示すように、MZM60の間に設けられたSOA250a,250bを具備する装置である。
The
上記実施例1にて図4を用いて説明したように、SOAからの出力パワーはSOA入力パワーの増加と共に増加し、SOAへの注入電流の増加と共に増加するが、あるレベルで飽和してしまう。この図4のグラフから、SOA注入電流や入力パワーを増加させても、最大デバイス出力は7〜8dBm程度となると予測される。ここで、図1に示すような構成の光半導体装置(第一の2×2 MMIカプラの入力部にSOAを作製した光半導体装置)では、デバイスの最大出力は、SOAの飽和出力パワーから光導波路での光の損失を引いた値となる。
よって、デバイスの最大出力パワーは、SOAの飽和出力パワーに大きく依存する。
As described with reference to FIG. 4 in the first embodiment, the output power from the SOA increases as the SOA input power increases and increases as the injection current into the SOA increases, but saturates at a certain level. . From the graph of FIG. 4, even if the SOA injection current and the input power are increased, the maximum device output is predicted to be about 7 to 8 dBm. Here, in the optical semiconductor device configured as shown in FIG. 1 (an optical semiconductor device in which an SOA is fabricated at the input portion of the first 2 × 2 MMI coupler), the maximum output of the device is derived from the saturation output power of the SOA. The value is obtained by subtracting the loss of light in the waveguide.
Therefore, the maximum output power of the device greatly depends on the saturation output power of the SOA.
ここで、図12にデバイス(光半導体装置)にパルス光を伝搬させた際のレベルダイアグラムを示す。
この図12に示すように、第一の2×2 MMIカプラの入力部にSOAを作製した場合、デバイスに入力した光がSOAで増幅されるが(この時の利得は9dBである)、伝搬損により、デバイスからの出力は、SOA出力よりも損失−1dB小さい値となる。
よって、光伝搬損による出力減少を避けるため、一般的に、SOAで光増幅を行う場合、出力端に最も近いところにSOAを設置する。
Here, FIG. 12 shows a level diagram when the pulse light is propagated to the device (optical semiconductor device).
As shown in FIG. 12, when an SOA is manufactured at the input portion of the first 2 × 2 MMI coupler, light input to the device is amplified by the SOA (the gain at this time is 9 dB), but is propagated. Due to the loss, the output from the device is a loss-1 dB less than the SOA output.
Therefore, in order to avoid a decrease in output due to light propagation loss, generally, when optical amplification is performed using SOA, the SOA is installed at a position closest to the output end.
そこで出力端に最も近い、第一の2×2 MMIカプラの入力部ではなく、第二の2×2 MMIカプラの出力部、つまり出力部23と24にSOAを作製した場合、SOAに入射する光は、この時の損失が−1.5dBとなり導波路伝搬損によりデバイスの入力値よりも小さくなるが、利得飽和によりSOA入力が小さい方が利得は大きいので、SOA出力は図1の構成におけるSOA出力値とあまり変わらない値が得られ、SOA出力後の光伝搬損が小さい分、デバイス出力は図1の構成の場合よりも大きくなる。
Therefore, when an SOA is produced not at the input portion of the first 2 × 2 MMI coupler closest to the output end but at the output portion of the second 2 × 2 MMI coupler, that is, the
しかし、実際の使用状態では、図1の構成では、SOAに入力する光はCW光であるが、第二の2×2 MMIカプラの出力部にSOAを作製した場合、強度変調された光が入力することになる。 However, in the actual use state, in the configuration of FIG. 1, the light input to the SOA is CW light. However, when the SOA is produced at the output portion of the second 2 × 2 MMI coupler, the intensity-modulated light is not generated. Will be input.
このため、後者ではパターン効果により、変調信号のパターンによって1レベルの出力が異なるパターン効果が生じてしまい、波形が劣化してしまう。 For this reason, in the latter case, the pattern effect causes a pattern effect in which the output of one level differs depending on the pattern of the modulation signal, and the waveform deteriorates.
このように、パターン効果の影響を受けないように強度変調前に光増幅を行う構成が図1であり、図1の構成よりも大きなデバイス出力が得られる構成が図10である。 Thus, FIG. 1 shows a configuration for performing optical amplification before intensity modulation so as not to be affected by the pattern effect, and FIG. 10 shows a configuration for obtaining a larger device output than the configuration of FIG.
図10の構成にした場合、デバイスに入射した光は、第一の2×2 MMIカプラ10により各位相制御用光導波路31,41に等分に分波され、各位相制御用光導波路31,41に作製されたSOA250a,250bで増幅される。
In the case of the configuration shown in FIG. 10, the light incident on the device is equally divided into the phase control
そして、各SOA250a,250bで増幅された光が第二の2×2 MMIカプラ20で合波され出力ポート1c,1dから出力される。
この構成の場合、両位相制御用光導波路31,41に作製されたSOA250a,250bからの出力が最大の時(飽和出力パワー)、第二の2×2 MMIカプラ20で両位相制御用光導波路31,41を伝搬した光が合波された結果、デバイス出力は飽和出力パワーの2倍の値となる。
Then, the lights amplified by the respective SOAs 250a and 250b are multiplexed by the second 2 × 2
In the case of this configuration, when the output from the
ここで、図13に図10の構成のデバイス入出力パワー、SOA入出力パワーの関係を示す。
この図13に示すように、最大となるデバイス出力は、図4と比較すると2倍の9〜10dBm程度となることが分かる。
FIG. 13 shows the relationship between the device input / output power and the SOA input / output power of the configuration shown in FIG.
As shown in FIG. 13, it can be seen that the maximum device output is about 9 to 10 dBm, which is twice that of FIG.
したがって、本実施例に係る光半導体装置200によれば、第二の2×2 MMIカプラの入力部21,22にSOA250a,250bを作製したことにより、デバイスからの出力パワーを増加させることができる。
Therefore, according to the
本発明に係る光半導体装置の第3の実施例につき、図14〜17を参照して具体的に説明する。
図14は従来のMZMにおける光導波路間の絶縁状態を説明するための図であり、図15は光半導体装置が具備するMZMを説明するための図である。図16は光半導体装置の作製方法を説明するための図である。図17は光半導体装置を模式的に示した図であり、図17(a)にその平面を示し、図17(b)に光半導体装置が具備する第一の2×2 MMIカプラの出力部の拡大を示す。なお、図17にて、λ31は入力ポート1aに入力される光を示し、λ32は出力ポート1cから出力される光を示し、λ33は出力ポート1dから出力される光を示す。
A third embodiment of the optical semiconductor device according to the present invention will be specifically described with reference to FIGS.
FIG. 14 is a diagram for explaining an insulation state between optical waveguides in a conventional MZM, and FIG. 15 is a diagram for explaining an MZM included in the optical semiconductor device. FIG. 16 is a diagram for explaining a method for manufacturing the optical semiconductor device. FIG. 17 is a diagram schematically showing the optical semiconductor device. FIG. 17A is a plan view thereof, and FIG. 17B is an output section of the first 2 × 2 MMI coupler included in the optical semiconductor device. Shows an enlargement of In FIG. 17, λ31 indicates light input to the
上述した第1および第2の実施例において作製されたデバイス(光半導体装置)100,200は、第一の位相制御用光導波路41と第二の位相制御用光導波路31間が、n−InP層66で電気的に繋がっているため、各位相制御用光導波路31,41を伝搬する光の位相を、各制御用電極32,42を通して、個別に電圧で制御することが困難と成る。
The devices (optical semiconductor devices) 100 and 200 manufactured in the first and second embodiments described above have n-InP between the first phase control
これを解決するために、MZMの両位相制御用光導波路間を高抵抗化することが必要となる。
従来、図14に示すように、第一,第二の位相制御用光導波路間を高抵抗化するために、n−InP層66に分離溝81が作製され、第一,第二の位相制御用光導波路間は空気により絶縁される。すなわち、図14に示すように、MZM領域80は、下層側から順番に、n−InP層61、i−MQW(層厚:0.4μm)62、i−InP(層厚:0.3μm)63、InPよりもバンドギャップの大きい組成のP型層(層厚:50nm)64、n−InGaAsP層(層厚:50nm)65、n−InP層(層厚:1.3μm)66、n−InGaAs(P)キャップ層67、InPカバー層68で構成され、InPカバー層68、n−InGaAs(P)キャップ層67、n−InP層66までの深さを有する分離溝81が作製されている。
In order to solve this, it is necessary to increase the resistance between both phase control optical waveguides of the MZM.
Conventionally, as shown in FIG. 14, in order to increase the resistance between the first and second phase control optical waveguides, a
しかし、従来の方法では、伝搬してきた光λ20が溝81を通過する際に、空気中でモードが広がるため、n−InP層66に再結合する際に100%結合できず、光損失が大きい。
However, in the conventional method, when the propagating light λ20 passes through the
本実施例において、第一,第二の位相制御用光導波路間を高抵抗化するために、第一,第二の位相制御用光導波路のn型表面層の一部にp型層を有する層(層構造310)が挿入される。
本実施例に係る光半導体装置が具備するMZM360は、図15に示すように、従来の分離溝81が形成されたMZM80にて、この分離溝81に層構造310が作製されたものである。この層構造310は、下層側から順番に、InGaAsPエッチストップ層301、InPカバー層302、p−InP層303、InGaAsP/InGaAs キャップ層304、SiO2膜306で構成される。
In this embodiment, in order to increase the resistance between the first and second phase control optical waveguides, a p-type layer is provided on part of the n-type surface layer of the first and second phase control optical waveguides. A layer (layer structure 310) is inserted.
As shown in FIG. 15, the
以下、本実施例に係る光半導体装置の作製方法につき図16を用いて説明する。本実施例に係る光半導体装置の作製方法は、図9(a)までは上述した第1の実施例に係る光半導体装置の作製方法と同じであり、その説明を省略する。すなわち、本実施例に係る光半導体装置の作製は、図8(a)〜(c)、図9(a)に示す光半導体装置の作製工程の後に図16(a)に示す光半導体装置の作製工程が行われる。 Hereinafter, a method for manufacturing the optical semiconductor device according to this example will be described with reference to FIGS. The manufacturing method of the optical semiconductor device according to the present example is the same as the manufacturing method of the optical semiconductor device according to the first example described above up to FIG. That is, the fabrication of the optical semiconductor device according to this example is performed after the fabrication process of the optical semiconductor device shown in FIGS. 8A to 8C and FIG. A manufacturing process is performed.
図16(a)に示すように、MZM360のp層をエッチングする際に図9(a)に示されるInPカバー305を除去した後にp層表面の一部にSiO2マスク306を形成して、全部エッチングで取り除かずに一部を残す。すなわち、SiO2マスク306が形成されていない箇所においては、n−InPエッチストップ層69より上部の層である、InGaAsPエッチストップ層301、InPカバー層302、p−InP層303、p−InGaAsP/InGaAs キャップ層304が除去される。
As shown in FIG. 16A, after etching the p layer of
続いて、図16(b)に示すように、層構造310の領域以外のMZM360にn−InP層、キャップ層、カバー層を選択成長させる。すなわち、n−InPエッチストップ層69の上部に下層側から順番に、n−InP層(層厚:1.3μm)66、n−InGaAs(P) キャップ層67、InPカバー層68が形成される。このステップにて選択成長で作製されたn−InP層はn−InPエッチストップ層69と同一組成であり、この層を含めて図16(b)にて符号66で示した。
Subsequently, as illustrated in FIG. 16B, an n-InP layer, a cap layer, and a cover layer are selectively grown on the
よって、上述した光半導体装置の作製方法によれば、層構造310のp型層をSOA50のp型表面層を積層するときに同時に積層することができる。そのため、作製プロセス自体が簡易化であり、その作製コストを低減できる。
Therefore, according to the manufacturing method of the optical semiconductor device described above, the p-type layer of the
ここで、本実施例に係る光半導体装置300は、上述した層構造310を適用した装置であり、上述した第1の実施例で示した素子構成において、図17に示すように、第一の2×2 MMIカプラ10の出力部13,14および第二の2×2 MMIカプラ20の入力部21,22の4箇所にそれぞれ層構造310a,310b,310c,310dが作製された装置である。これにより、第一,第二の位相制御用光導波路41,31間にてn-InP層66中にp−InP層303が導入され、第一の位相制御用光導波路41と第二の位相制御用光導波路31との間にn−p−n層構造が形成されるため、第一の位相制御用光導波路41のn層と第二の位相制御用光導波路31のn層に電位差が生じた際には、n−p−nの2つのp/n界面のうちどちらか一方が必ず逆バイアスとなり、電位差の極性にかかわらず高抵抗となる。その結果、光の伝搬損失を大幅に小さくすることができる。また、分離溝の角には一般的に電解が集中し易くなり、そこがデバイスの破壊の原因となりやすいが、p−InP層303を導入して高抵抗化したことにより、電解集中が生じず信頼性の面からも優れている。
Here, the
なお、本実施例では、合計4箇所に層構造310a,310b,310c,310dを作製した光半導体装置300を用いて説明したが、第一の2×2 MMIカプラ10の出力部13,14の何れか1箇所及び第二の2×2 MMIカプラ20の入力部21,22の何れか1箇所の合計2箇所に層構造310を作製した光半導体装置とすることも可能である。このような光半導体装置であっても、上述した光半導体装置300と同様に、第一の位相制御用光導波路41と第二の位相制御用光導波路31との間が高抵抗となる効果が得られる。
In the present embodiment, the
上記では、層構造310a,310b,310c,310dは逆メサ方向に導波路幅に亘って形成された光半導体装置300を用いて説明したが、導波路方向と逆メサ方向でなくても導波路幅に亘って形成され第一の位相制御用光導波路41と第二の位相制御用光導波路31の間が高抵抗化(電気的に絶縁)されるように形成された光半導体装置とすることも可能である。
In the above description, the
本発明に係る光半導体装置の第4の実施例につき、図18を参照して具体的に説明する。
図18は光半導体装置を模式的に示す図である。なお、図18にて、λ41は入力ポート1aに入力される光を示し、λ42は出力ポート1cから出力される光を示し、λ43は出力ポート1dから出力される光を示す。
A fourth embodiment of the optical semiconductor device according to the present invention will be specifically described with reference to FIG.
FIG. 18 is a diagram schematically showing an optical semiconductor device. In FIG. 18, λ41 indicates light input to the
本実施例に係る光半導体装置400は、上述した第3の実施例に係る光半導体装置300が具備する層構造310を適用した装置であり、上述した第2の実施例で示した素子構成において、図18に示すように、第二の2×2 MMIカプラ20の入力部21,22がSOA250a,250bのp型表面層により高抵抗化されるので、第一の2×2 MMIカプラ10の出力部13,14の2箇所にそれぞれ層構造410a,410bが作製された装置である。これにより、第一,第二の位相制御用光導波路41,31間にてn−InP層66中にp−InP層303が導入され、第一の位相制御用光導波路41と第二の位相制御用光導波路31間が高抵抗化(電気的に絶縁)される。
An
このように本実施例に係る光半導体装置400によれば、p−InP層303を導入して高抵抗化したことで、光の伝搬損失を大幅に小さくすることができる。
As described above, according to the
また、分離溝の角に電解が集中し易くなり、そこがデバイスの破壊の原因となりやすいが、p−InP層303を導入して高抵抗化したことにより、電解集中が生じず信頼性の面からも優れている。上述した光半導体装置400が具備する層構造410a,410bのp型層をSOA250a,250bのp型表面層を積層するときに同時に積層して作製することができる。そのため、作製プロセス自体が簡易化であり、その作製コストを低減できる。
Electrolysis tends to concentrate on the corners of the separation groove, which tends to cause device breakdown. However, by introducing the p-
なお、本実施例では、層構造410a,410bは逆メサ方向に導波路幅に亘って形成された光半導体装置400を用いて説明したが、導波路方向と逆メサ方向でなくても導波路幅に亘って形成され第一の位相制御用光導波路41と第二の位相制御用光導波路31の間が高抵抗化(電気的に絶縁)されるように形成された光半導体装置とすることも可能である。
In the present embodiment, the
本発明に係る光半導体装置の第5の実施例につき、図19を参照して具体的に説明する。
図19は、光半導体装置が具備するSOAとMZMとの接続箇所(結合箇所)を模式的に示した平面図である。図19にて、矢印Aは基板に対して順メサ方向を示し、矢印Bは基板に対して逆メサ方向を示す。
本実施例に係る光半導体装置は、上述した光半導体装置で作製されたSOAとMZMとが接続する界面を変更したものである。
A fifth embodiment of the optical semiconductor device according to the present invention will be specifically described with reference to FIG.
FIG. 19 is a plan view schematically showing a connection location (joining location) between the SOA and MZM included in the optical semiconductor device. In FIG. 19, arrow A indicates the forward mesa direction with respect to the substrate, and arrow B indicates the reverse mesa direction with respect to the substrate.
The optical semiconductor device according to this example is obtained by changing the interface where the SOA and the MZM manufactured by the above-described optical semiconductor device are connected.
本実施例に係る光半導体装置500では、図19に示すように、SOA50とMZM60との結合界面(結合部)501は、素子方向(順メサ方向)に対して垂直方向(逆メサ方向)から傾斜して形成されている。
In the
すなわち、上述した光半導体装置500においては、SOA50とMZM60の結合界面501が素子方向(順メサ方向)に対して垂直方向(逆メサ方向)に形成された場合、結合界面に入射した光、例えば、SOA50から出射してMZM60に入射する光の一部は結合界面で反射され、戻り光としてSOAに(再)入射してSOAの劣化を促進させてしまう可能性がある。したがって、結合界面501を逆メサ方向から傾斜させることにより、戻り光のSOA50への入射を防ぐことができる。
That is, in the
ここで、結合界面501の傾斜角度θは何度であっても戻り光の影響の抑制の効果を奏するが、結合界面が逆メサ方向であるときに結晶再成長時に異常成長が抑制されるので逆メサ方向からの傾斜角度は小さいほうが良い。一方、逆メサ方向の傾斜角度θが大きいほうが戻り光のSOA50への入射を防ぐ点で効果が大きい。したがって、逆メサ方向からの傾斜角度θは0度より大きく45度以下で有効である。
Here, the effect of suppressing the influence of the return light is obtained regardless of the inclination angle θ of the
なお、上記では、SOA50とMZM60との結合界面501に適用した光半導体装置500を用いて説明したが、上述した光半導体装置300の層構造310a,310bとMZM360との結合界面に適用した光半導体装置としたり、上述した光半導体装置400の層構造410a,410b,410c,410dとMZM60との結合界面に適用した光半導体装置としたりすることも可能である。これらのような光半導体装置であっても、上述した光半導体装置500と同様な作用効果を奏する。
In the above description, the
10,20 2×2 MMIカプラ
30,40 位相制御領域
50 半導体光増幅器
60 マッハツェンダ変調器
310 層構造
100、200,300,400,500 光半導体装置
10, 20 2 × 2
Claims (6)
前記マッハツェンダ変調器は、
前記光を合分岐する2つの光合分岐手段と、一方の光合分岐手段の出力部と他方の光合分岐手段の入力部とをそれぞれ接続する2つの光導波路と、前記2つの光導波路のそれぞれに設けられた2つの位相制御手段とを具備し、
前記2つの光合分岐手段と前記2つの位相制御手段との間のそれぞれに、前記半導体光増幅器のp型表面層と同一のp型の表面層が形成され、該p型の表面層と前記npin層構造中のp層との間にp型でない層が形成されている
ことを特徴とする光半導体装置。 On the (100) surface of the same n-type compound semiconductor substrate having a zinc blende structure, a semiconductor optical amplifier having a p-type surface layer and having a npin layer structure and a surface layer having a p-type surface layer An n-type Mach-Zehnder modulator made of a high mesa structure is an integrated optical semiconductor device formed and guided in the forward mesa direction in the forward mesa direction. And
The Mach-Zehnder modulator is
And two wavelength division means for coupling the branch to the light, and two optical waveguides connecting one output of the wavelength division means and the other an input unit of the wavelength division means each of the two optical waveguides Two phase control means provided in each,
A p-type surface layer identical to the p-type surface layer of the semiconductor optical amplifier is formed between the two optical coupling / branching means and the two phase control means , and the p-type surface layer A non-p-type layer is formed between the n layer and the p layer in the npin layer structure .
前記半導体光増幅器と前記マッハツェンダ変調器の界面、または前記マッハツェンダ変調器と前記p型の表面層との界面は、逆メサ方向に対して傾斜する方向に延在して形成されている
ことを特徴とする光半導体装置。 An optical semiconductor device according to claim 1,
The interface between the semiconductor optical amplifier and the Mach-Zehnder modulator or the interface between the Mach-Zehnder modulator and the p-type surface layer is formed to extend in a direction inclined with respect to the reverse mesa direction. An optical semiconductor device.
前記界面の傾斜角度は、0度より大きく45度より小さい
ことを特徴とする光半導体装置。 An optical semiconductor device according to claim 2,
An optical semiconductor device characterized in that an inclination angle of the interface is larger than 0 degree and smaller than 45 degrees.
前記マッハツェンダ変調器は、
2つの入力部と2つの出力部を有する第一の2×2 MMIカプラと、
2つの入力部と2つの出力部を有する第二の2×2 MMIカプラと、
前記第一の2×2 MMIカプラの出力部と前記第二の2×2 MMIカプラの入力部とをそれぞれ接続する2つの光導波路と、
前記2つの光導波路のそれぞれに設けられた2つの位相制御手段とを具備し、
前記第一の2×2 MMIカプラの入力部に前記半導体光増幅器が形成されている
ことを特徴とする光半導体装置。 An optical semiconductor device according to any one of claims 1 to 3,
The Mach-Zehnder modulator is
A first 2 × 2 MMI coupler having two inputs and two outputs;
A second 2 × 2 MMI coupler having two inputs and two outputs;
Two optical waveguides respectively connecting the output part of the first 2 × 2 MMI coupler and the input part of the second 2 × 2 MMI coupler;
Comprising a two phase control means provided in each of the two optical waveguides,
An optical semiconductor device, wherein the semiconductor optical amplifier is formed at an input portion of the first 2 × 2 MMI coupler.
前記マッハツェンダ変調器は、
2つの入力部と2つの出力部を有する第一の2×2 MMIカプラと、
2つの入力部と2つの出力部を有する第二の2×2 MMIカプラと、
前記第一の2×2 MMIカプラの出力部と前記第二の2×2 MMIカプラの入力部とをそれぞれ接続する2つの光導波路と、
前記2つの光導波路のそれぞれに設けられた2つの位相制御手段とを具備し、
前記第二の2×2 MMIカプラの入力部に前記半導体光増幅器が形成されている
ことを特徴とする光半導体装置。 An optical semiconductor device according to any one of claims 1 to 3,
The Mach-Zehnder modulator is
A first 2 × 2 MMI coupler having two inputs and two outputs;
A second 2 × 2 MMI coupler having two inputs and two outputs;
Two optical waveguides respectively connecting the output portion of the first 2 × 2 MMI coupler and the input portion of the second 2 × 2 MMI coupler;
Comprising a two phase control means provided in each of the two optical waveguides,
An optical semiconductor device, wherein the semiconductor optical amplifier is formed at an input portion of the second 2 × 2 MMI coupler.
前記p型の表面層と前記npin層構造中のp層との間にp型でない層を形成するにあたり、 In forming a non-p-type layer between the p-type surface layer and the p-layer in the npin layer structure,
前記基板上に、前記半導体光増幅器のp型表面層が途中まで積層され、かつ前記半導体光増幅器以外の部分に前記npin層構造中のpin層構造上に下から順にエッチストップ層とInPカバー層とが積層されている状態で、全面に前記半導体光増幅器のp型表面層と同一のp型の表面層を形成し、 On the substrate, a p-type surface layer of the semiconductor optical amplifier is laminated partway, and an etch stop layer and an InP cover layer are sequentially formed on the pin layer structure in the npin layer structure from the bottom in a portion other than the semiconductor optical amplifier. And a p-type surface layer identical to the p-type surface layer of the semiconductor optical amplifier is formed on the entire surface.
その後、前記半導体光増幅器の部分と、前記2つの光合分岐手段と前記2つの位相制御手段との間のそれぞれの前記p型の表面層が形成されるべき部分とを除いた部分において、最上層から前記エッチストップ層まで除去し、 Thereafter, in a portion excluding the portion of the semiconductor optical amplifier and the portion where the p-type surface layer between the two optical coupling / branching means and the two phase control means is to be formed, the uppermost layer To the etch stop layer,
該除去した部分に新たにn層を積層することで、前記p型の表面層と前記npin層構造中のp層との間に、前記p型でない層として、前記エッチストップ層と前記InPカバー層とが形成された状態とする A new n layer is laminated on the removed portion, so that the etch stop layer and the InP cover are formed as a non-p-type layer between the p-type surface layer and the p-layer in the npin layer structure. Layer and formed state
ことを特徴とする光半導体装置の製造方法。An optical semiconductor device manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008041388A JP5144306B2 (en) | 2008-02-22 | 2008-02-22 | Optical semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008041388A JP5144306B2 (en) | 2008-02-22 | 2008-02-22 | Optical semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009198881A JP2009198881A (en) | 2009-09-03 |
JP5144306B2 true JP5144306B2 (en) | 2013-02-13 |
Family
ID=41142413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008041388A Expired - Fee Related JP5144306B2 (en) | 2008-02-22 | 2008-02-22 | Optical semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5144306B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5515927B2 (en) * | 2010-03-24 | 2014-06-11 | 住友電気工業株式会社 | Semiconductor optical device |
JP5505230B2 (en) * | 2010-09-27 | 2014-05-28 | 富士通株式会社 | Optical semiconductor device |
JP5821250B2 (en) | 2010-11-19 | 2015-11-24 | 富士通オプティカルコンポーネンツ株式会社 | Light modulation device and light modulation control method |
JP5853386B2 (en) | 2010-12-16 | 2016-02-09 | 富士通オプティカルコンポーネンツ株式会社 | Light modulation device and light modulation control method |
JP5897414B2 (en) * | 2011-08-23 | 2016-03-30 | 日本オクラロ株式会社 | Optical device manufacturing method |
JP5329687B2 (en) * | 2012-03-05 | 2013-10-30 | 日本電信電話株式会社 | Isolator-less optical transmitter |
JP5806148B2 (en) * | 2012-03-07 | 2015-11-10 | 日本電信電話株式会社 | Evaluation method and evaluation apparatus for optical modulation element integrated with optical amplifier |
JP2014075387A (en) * | 2012-10-02 | 2014-04-24 | Mitsubishi Electric Corp | Optical integrated device |
JP2017173346A (en) | 2014-08-04 | 2017-09-28 | 古河電気工業株式会社 | Optical modulator |
JP6661519B2 (en) * | 2016-02-19 | 2020-03-11 | 三菱電機株式会社 | Optical transmitter |
JP7247120B2 (en) * | 2018-02-08 | 2023-03-28 | 古河電気工業株式会社 | Optical integrated device and optical module |
JP7151934B1 (en) * | 2021-12-07 | 2022-10-12 | 三菱電機株式会社 | Optical semiconductor device, optical modulator and optical transmitter |
JPWO2023223550A1 (en) * | 2022-05-20 | 2023-11-23 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3266728B2 (en) * | 1994-01-31 | 2002-03-18 | 株式会社日立製作所 | Manufacturing method of waveguide type optical element |
JP4906185B2 (en) * | 2000-12-04 | 2012-03-28 | 富士通株式会社 | Optical semiconductor device and optical semiconductor device modulation method |
JP2005116644A (en) * | 2003-10-03 | 2005-04-28 | Ntt Electornics Corp | Semiconductor opto-electronic waveguide |
JP2005159118A (en) * | 2003-11-27 | 2005-06-16 | Nippon Telegr & Teleph Corp <Ntt> | Milliwave light source |
JP4504175B2 (en) * | 2004-12-16 | 2010-07-14 | 日本電信電話株式会社 | Semiconductor optical modulator |
-
2008
- 2008-02-22 JP JP2008041388A patent/JP5144306B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009198881A (en) | 2009-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5144306B2 (en) | Optical semiconductor device and manufacturing method thereof | |
CN110168824B (en) | Semiconductor optical amplifier, method for manufacturing the same, and optical phase modulator | |
KR100333482B1 (en) | High speed semiconductor optical modulator and its fabrication method | |
JP2809124B2 (en) | Optical semiconductor integrated device and method of manufacturing the same | |
JP6939411B2 (en) | Semiconductor optical device | |
JP4762834B2 (en) | Optical integrated circuit | |
US20130207140A1 (en) | Semiconductor Optical Element Semiconductor Optical Module and Manufacturing Method Thereof | |
US8498501B2 (en) | Semiconductor optical modulator and semiconductor mach-zehnder optical modulator | |
CN111164475A (en) | Semiconductor Optical Integrated Components | |
JP2019008179A (en) | Semiconductor optical element | |
JPH05341242A (en) | Optical modulating element | |
JP2005116644A (en) | Semiconductor opto-electronic waveguide | |
JP4411938B2 (en) | Modulator integrated semiconductor laser, optical modulation system, and optical modulation method | |
JP4629346B2 (en) | Optical integrated device | |
JP4105618B2 (en) | Semiconductor optical modulation waveguide | |
CN111819743B (en) | Semiconductor optical integrated element and manufacturing method thereof | |
US20210184421A1 (en) | Semiconductor Optical Element | |
JP2004341092A (en) | Electic field absorption type optical modulator, semiconductor integrated element with electic field absorption type optical modulator, module using them, and method for manufacturing semiconductor integrated element with electic field absorption type optical modulator | |
JP2001013472A (en) | Optical semiconductor element and optical communication equipment | |
JP2018206901A (en) | Optical transmitter | |
JP2019007997A (en) | Semiconductor optical element | |
JP2019057541A (en) | Semiconductor optical integrated element | |
Aihara et al. | Heterogeneously integrated membrane DFB laser and Si Mach-Zehnder modulator on Si photonics platform | |
JP4283079B2 (en) | Semiconductor optoelectronic waveguide | |
WO2025013246A1 (en) | Optical modulator and optical transmitter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5144306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |