[go: up one dir, main page]

JP5135613B2 - Image sensor and imaging apparatus using the same - Google Patents

Image sensor and imaging apparatus using the same Download PDF

Info

Publication number
JP5135613B2
JP5135613B2 JP2010006108A JP2010006108A JP5135613B2 JP 5135613 B2 JP5135613 B2 JP 5135613B2 JP 2010006108 A JP2010006108 A JP 2010006108A JP 2010006108 A JP2010006108 A JP 2010006108A JP 5135613 B2 JP5135613 B2 JP 5135613B2
Authority
JP
Japan
Prior art keywords
pixel
charge
pixel block
image sensor
charge distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010006108A
Other languages
Japanese (ja)
Other versions
JP2011146924A (en
Inventor
淳治 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010006108A priority Critical patent/JP5135613B2/en
Publication of JP2011146924A publication Critical patent/JP2011146924A/en
Application granted granted Critical
Publication of JP5135613B2 publication Critical patent/JP5135613B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Description

この発明は、イメージセンサおよびそれを用いた撮像装置に関し、特に、リモートセンシングなどの分野で用いられるイメージセンサと、それを用いた撮像装置に関する。   The present invention relates to an image sensor and an image pickup apparatus using the same, and more particularly to an image sensor used in a field such as remote sensing and an image pickup apparatus using the same.

近年、半導体基板上に多数の画素(光検出器)をアレイ状に配置し、同一基板上に信号電荷の読出回路や出力アンプを備えたイメージセンサが多数開発されている。リモートセンシングにおいては、画素を1次元アレイ状に配置したイメージセンサを人工衛星などに搭載し、画素アレイと垂直な方向を衛星の進行方向に一致させることによって地表の2次元画像を撮影する。画像解像度を向上させるには画素ピッチをできるだけ小さくすることが望ましい。しかし、画素ピッチを小さくすると、画素の面積が縮小する分だけ画素への入射光量が減少し、S/Nが劣化する。   2. Description of the Related Art In recent years, a large number of image sensors have been developed in which a large number of pixels (photodetectors) are arranged in an array on a semiconductor substrate and a signal charge readout circuit and an output amplifier are provided on the same substrate. In remote sensing, an image sensor in which pixels are arranged in a one-dimensional array is mounted on an artificial satellite or the like, and a two-dimensional image of the ground surface is photographed by making the direction perpendicular to the pixel array coincide with the traveling direction of the satellite. In order to improve the image resolution, it is desirable to make the pixel pitch as small as possible. However, if the pixel pitch is reduced, the amount of light incident on the pixel is reduced by the amount that the area of the pixel is reduced, and the S / N deteriorates.

S/Nを改善するための巧妙な手段としてTDI方式(Time Delay and Integration)のイメージセンサが開発されている。TDI方式は、電荷転送のタイミングを被写体像の移動タイミングに同期させることでS/Nを改善するCCD(Charge Coupled Devices)イメージセンサの読出し方式である。CCDとしては、2次元イメージセンサであるFFT(Full Frame Transfer)型CCDなどが用いられる。リモートセンシングの場合、CCDの垂直方向への電荷転送速度を衛星の移動速度に合わせることでTDI動作を実現できる。垂直CCDでM段のTDI動作を行なうと、蓄積時間が実効的にM倍となるため、感度がM倍向上し、S/Nは√M倍に改善される。   As a clever means for improving the S / N, a TDI (Time Delay and Integration) image sensor has been developed. The TDI system is a CCD (Charge Coupled Devices) image sensor readout system that improves S / N by synchronizing the charge transfer timing with the movement timing of the subject image. As the CCD, an FFT (Full Frame Transfer) type CCD which is a two-dimensional image sensor is used. In the case of remote sensing, the TDI operation can be realized by matching the charge transfer speed in the vertical direction of the CCD with the moving speed of the satellite. When the M-stage TDI operation is performed by the vertical CCD, the accumulation time is effectively M times, so that the sensitivity is improved M times and the S / N is improved to √M times.

また、TDI方式のイメージセンサにおいて、電荷転送方向を順方向と逆方向に切換える、いわゆる双方向TDIが提案されている(たとえば、特許文献1参照)。このイメージセンサでは、外部から印加する垂直転送クロックによって電荷転送方向の順方向と逆方向との切り換わり位置を制御することで、TDI段数を切換えることを可能にしている。   In the TDI type image sensor, so-called bidirectional TDI is proposed in which the charge transfer direction is switched between the forward direction and the reverse direction (see, for example, Patent Document 1). In this image sensor, the number of TDI stages can be switched by controlling the switching position between the forward direction and the reverse direction in the charge transfer direction by a vertical transfer clock applied from the outside.

特開平11−298805号公報JP 11-298805 A

しかし、リモートセンシングにおいて、高速で移動しながら複数の地点を順次撮影しようとすると、被写体像の移動方向と画素アレイの垂直方向を一致させることは難しくなる。両者の方向に角度ずれが生じると、画像解像度が著しく劣化する。そのため、従来は、衛星の姿勢を制御して両者の方向を一致させてから撮像を行なう必要があり、撮影できる地点の数が限定されていた。   However, in remote sensing, if it is attempted to photograph a plurality of points sequentially while moving at high speed, it is difficult to match the moving direction of the subject image with the vertical direction of the pixel array. If an angle shift occurs in both directions, the image resolution is significantly degraded. For this reason, conventionally, it is necessary to perform imaging after controlling the attitude of the satellite to match both directions, and the number of points that can be photographed is limited.

また、特許文献1のTDI方式イメージセンサは、電荷転送の方向を2通りに切換えるものであるが、その電荷転送方向は順方向と逆方向だけに限られている。したがって、このイメージセンサでは、被写体像の移動方向と画素アレイの垂直方向との角度ずれを補償することはできず、撮像地点を大幅に増加させることはできない。   The TDI image sensor disclosed in Patent Document 1 switches the charge transfer direction in two ways, but the charge transfer direction is limited to only the forward direction and the reverse direction. Therefore, with this image sensor, it is not possible to compensate for the angular deviation between the moving direction of the subject image and the vertical direction of the pixel array, and it is not possible to significantly increase the number of imaging points.

それゆえに、この発明の主たる目的は、被写体像の移動方向が画素アレイの垂直方向に一致しない場合でも、高い画像解像度を得ることが可能なイメージセンサを提供することである。   Therefore, a main object of the present invention is to provide an image sensor capable of obtaining a high image resolution even when the moving direction of the subject image does not coincide with the vertical direction of the pixel array.

この発明に係るイメージセンサは、垂直方向に配列された複数の画素ブロックを含む画素アレイを備えたものである。各画素ブロックは、水平方向に配置された複数の画素を含む。各画素ブロックの各画素が次段の画素ブロックの2つの画素に対向するように、奇数番の画素ブロックと偶数番の画素ブロックは予め定められた距離だけ水平方向にずらせて配置されている。このイメージセンサは、さらに、各隣接する2つの画素ブロックの間に設けられ、前段の画素ブロックの各画素からの信号電荷を該画素に対向する次段の画素ブロックの2つの画素のうちのいずれか一方の画素に選択的に伝達する電荷振り分け部を備える。   The image sensor according to the present invention includes a pixel array including a plurality of pixel blocks arranged in the vertical direction. Each pixel block includes a plurality of pixels arranged in the horizontal direction. The odd-numbered pixel block and the even-numbered pixel block are shifted in the horizontal direction by a predetermined distance so that each pixel of each pixel block faces two pixels of the next-stage pixel block. The image sensor is further provided between each two adjacent pixel blocks, and the signal charge from each pixel of the preceding pixel block is transferred to any of the two pixels of the next pixel block facing the pixel. A charge distribution unit for selectively transmitting to one of the pixels is provided.

この発明に係るイメージセンサでは、複数の画素ブロックを垂直方向に配列し、各画素ブロックの各画素が次段の画素ブロックの2つの画素に対向するように、奇数番の画素ブロックと偶数番の画素ブロックを所定距離だけ水平方向にずらせて配置し、各隣接する2つの画素ブロックの間に電荷振り分け部を設け、前段の画素ブロックの各画素からの信号電荷を次段の画素ブロックの2つの画素のうちのいずれか一方の画素に選択的に伝達させる。したがって、被写体像の移動方向が画素アレイの垂直方向に一致しない場合でも、信号電荷の転送方向を被写体像の移動方向に一致させることができ、高い画像解像度を得ることができる。   In the image sensor according to the present invention, a plurality of pixel blocks are arranged in the vertical direction, and the odd-numbered pixel blocks and the even-numbered pixel blocks are arranged so that each pixel of each pixel block faces two pixels of the next-stage pixel block. The pixel blocks are horizontally displaced by a predetermined distance, a charge distribution unit is provided between each adjacent two pixel blocks, and signal charges from each pixel of the previous pixel block are transferred to the two pixel blocks of the next pixel block. This is selectively transmitted to one of the pixels. Therefore, even when the moving direction of the subject image does not coincide with the vertical direction of the pixel array, the signal charge transfer direction can be made coincident with the moving direction of the subject image, and a high image resolution can be obtained.

本発明の実施の形態1によるTDI方式イメージセンサの構成を示すブロック図である。1 is a block diagram illustrating a configuration of a TDI image sensor according to Embodiment 1 of the present invention. 図1に示したTDI方式イメージセンサの要部を示す図である。It is a figure which shows the principal part of the TDI system image sensor shown in FIG. 図2に示した電荷振り分け部の動作を示すタイムチャートである。3 is a time chart showing the operation of the charge distribution unit shown in FIG. 2. 図2に示した電荷振り分け部の動作を示す図である。FIG. 3 is a diagram illustrating an operation of a charge distribution unit illustrated in FIG. 2. 図2に示した電荷振り分け部の動作を示す他の図である。FIG. 10 is another diagram showing the operation of the charge distribution unit shown in FIG. 2. 図2に示した電荷振り分け部の動作を示すさらに他の図である。FIG. 10 is still another diagram illustrating the operation of the charge distribution unit illustrated in FIG. 2. 図2に示した電荷振り分け部の動作を示すさらに他の図である。FIG. 10 is still another diagram illustrating the operation of the charge distribution unit illustrated in FIG. 2. 本発明の実施の形態2による撮像装置の構成を示すブロック図である。It is a block diagram which shows the structure of the imaging device by Embodiment 2 of this invention.

[実施の形態1]
本願の実施の形態1によるTDI方式イメージセンサは、シリコン基板の表面に形成されており、図1に示すように画素アレイ1を備える。画素アレイ1は、垂直方向(図1中の上下方向)に配列されたn個(ただし、nは2以上の整数である)の画素ブロックBK1〜BKnを含む。各画素ブロックBKは、複数行(図1では3行)、複数列に配置された複数の画素2を含む。各画素行の複数の画素2は、所定の画素ピッチで水平方向(図1中の左右方向)に配列されている。各画素列の複数の画素2は、所定の画素ピッチで垂直方向(図1中の上下方向)に配列されている。各画素2は、入射光強度に応じた量の電荷を発生する。各画素2で発生した信号電荷は、列方向の下流側(図1では下側)の画素2に順次転送される。
[Embodiment 1]
The TDI image sensor according to Embodiment 1 of the present application is formed on the surface of a silicon substrate, and includes a pixel array 1 as shown in FIG. The pixel array 1 includes n (where n is an integer of 2 or more) pixel blocks BK1 to BKn arranged in the vertical direction (vertical direction in FIG. 1). Each pixel block BK includes a plurality of pixels 2 arranged in a plurality of rows (three rows in FIG. 1) and a plurality of columns. The plurality of pixels 2 in each pixel row are arranged in the horizontal direction (left-right direction in FIG. 1) at a predetermined pixel pitch. The plurality of pixels 2 in each pixel column are arranged in the vertical direction (vertical direction in FIG. 1) at a predetermined pixel pitch. Each pixel 2 generates an amount of charge corresponding to the incident light intensity. The signal charge generated in each pixel 2 is sequentially transferred to the pixel 2 on the downstream side (lower side in FIG. 1) in the column direction.

奇数番の画素ブロックBK1,BK3,…の画素2と偶数番の画素ブロックBK2,BK4,…の画素2とは、画素ピッチの2分の1のピッチだけ水平方向に互いにずれて配置されている。このため、各画素ブロックBKの最終段の画素行の各画素2は、次段(図1では下側)の画素ブロックBKの初段の画素行の2つの画素2に対向している。   The pixels 2 of the odd-numbered pixel blocks BK1, BK3,... And the pixels 2 of the even-numbered pixel blocks BK2, BK4,... Are shifted from each other in the horizontal direction by a half pitch of the pixel pitch. . Therefore, each pixel 2 in the last pixel row of each pixel block BK is opposed to two pixels 2 in the first pixel row of the next pixel block (lower side in FIG. 1).

また、画素ブロックBK1〜BKnの間には、それぞれ電荷振り分け部CS1〜CSn−1が設けられている。各電荷振り分け部CSは、前段の画素ブロックBKの最終行の各画素2からの信号電荷を、次段の画素ブロックBKの初段の画素行の対応する2つの画素2のうちのいずれか一方の画素2に選択的に転送する。   In addition, charge distribution units CS1 to CSn-1 are provided between the pixel blocks BK1 to BKn, respectively. Each charge distributing unit CS converts the signal charge from each pixel 2 in the last row of the previous pixel block BK to one of the two corresponding pixels 2 in the first pixel row in the next pixel block BK. Selectively transfer to pixel 2.

さらに、最終段の画素ブロックBKnに隣接して電荷蓄積部3、水平CCD4、および出力アンプ5が設けられている。画素2に光が入射すると、その画素2で入射光強度に応じた量の電荷が発生する。画素2で発生した信号電荷は、画素ブロックBKと電荷振り分け部CSとを交互に通り、電荷蓄積部3に向かって垂直方向(図1中の下方)に転送され、次に電荷蓄積部3から水平CCD4に転送され、さらに水平CCD4によって水平方向(図1中の右方向)に転送され、出力アンプ5から出力される。   Further, a charge storage unit 3, a horizontal CCD 4, and an output amplifier 5 are provided adjacent to the final pixel block BKn. When light enters the pixel 2, an amount of electric charge corresponding to the incident light intensity is generated in the pixel 2. The signal charge generated in the pixel 2 passes through the pixel block BK and the charge distribution unit CS alternately, and is transferred in the vertical direction (downward in FIG. 1) toward the charge storage unit 3, and then from the charge storage unit 3. It is transferred to the horizontal CCD 4, further transferred in the horizontal direction (right direction in FIG. 1) by the horizontal CCD 4, and output from the output amplifier 5.

図2は、図1に示したTDI方式イメージセンサの要部を示す図である。図2では、図面の簡単化のため、7個の画素ブロックBK1〜BK7と、6個の電荷振り分け部CS1〜CS6とが示されている。また、各画素ブロックBKでは、1つの画素行のみが示されている。図2において、太枠線で囲まれた四角形の領域が1つの画素2に相当し、太枠線で囲まれた横長の帯状の領域が1つの電荷振り分け部CSに相当する。   FIG. 2 is a diagram showing a main part of the TDI type image sensor shown in FIG. In FIG. 2, for simplification of the drawing, seven pixel blocks BK1 to BK7 and six charge distribution units CS1 to CS6 are shown. In each pixel block BK, only one pixel row is shown. In FIG. 2, a rectangular area surrounded by a thick frame line corresponds to one pixel 2, and a horizontally long band-shaped area surrounded by a thick frame line corresponds to one charge distribution unit CS.

各画素ブロックBKの画素行には、複数本(図2では3本)の垂直転送電極(ポリシリコンゲート)6が共通に設けられている。各垂直転送電極6は水平方向に延在しており、3本の垂直転送電極6は垂直方向に隣接して配置されている。また、各電荷振り分け部CSには、各画素2に対応して2つの振り分け電極(ポリシリコンゲート)7が設けられている。すなわち、各電荷振り分け部CSには、1画素行に属する画素2の2倍の数の振り分け電極7が設けられている。各電荷振り分け部CSの複数の振り分け電極7は、水平方向に画素ピッチの2分の1のピッチで配列されている。   A plurality of (three in FIG. 2) vertical transfer electrodes (polysilicon gates) 6 are commonly provided in the pixel row of each pixel block BK. Each vertical transfer electrode 6 extends in the horizontal direction, and the three vertical transfer electrodes 6 are arranged adjacent to each other in the vertical direction. Each charge distribution unit CS is provided with two distribution electrodes (polysilicon gates) 7 corresponding to the respective pixels 2. In other words, each charge distribution unit CS is provided with twice as many distribution electrodes 7 as the pixels 2 belonging to one pixel row. The plurality of distribution electrodes 7 of each charge distribution unit CS are arranged at a pitch of half the pixel pitch in the horizontal direction.

また、図2において、網掛けが施された領域は、シリコン基板内に形成された垂直転送チャネル8である。垂直転送チャネル8は、各画素ブロックBKにおいては、各画素2に対応して3本の垂直転送電極6の下に形成されている。各画素2に対応する垂直転送チャネル8は、水平方向に隣接する画素2に対応する垂直転送チャネル8と離間している。また、垂直転送チャネル8は、各電荷振り分け部CSにおいては、各振り分け電極7に対応して振り分け電極7の下に形成されている。各振り分け電極7に対応する垂直転送チャネル8は、前段および後段の画素2に対応する垂直転送チャネル8につながっている。   In FIG. 2, the shaded area is the vertical transfer channel 8 formed in the silicon substrate. The vertical transfer channel 8 is formed below the three vertical transfer electrodes 6 corresponding to each pixel 2 in each pixel block BK. The vertical transfer channel 8 corresponding to each pixel 2 is separated from the vertical transfer channel 8 corresponding to the pixel 2 adjacent in the horizontal direction. Further, the vertical transfer channel 8 is formed below the sorting electrode 7 corresponding to each sorting electrode 7 in each charge sorting unit CS. The vertical transfer channel 8 corresponding to each distribution electrode 7 is connected to the vertical transfer channel 8 corresponding to the pixel 2 in the previous stage and the subsequent stage.

また、画素ブロックBK1〜BK7に共通に入力ピンP1〜P3が設けられている。各画素ブロックBKの1番目(図2中の1番上)の垂直転送電極6は、コンタクトホール10および金属配線11を介して入力ピンP1に接続されている。各画素ブロックBKの2番目の垂直転送電極6は、コンタクトホール10および金属配線11を介して入力ピンP2に接続されている。また、各画素ブロックBKの3番目の垂直転送電極6は、コンタクトホール10および金属配線11を介して入力ピンP3に接続されている。入力ピンP1〜P3には、それぞれクロック信号φT1〜φT3が外部から与えられる。   In addition, input pins P1 to P3 are provided in common to the pixel blocks BK1 to BK7. The first (first top in FIG. 2) vertical transfer electrode 6 of each pixel block BK is connected to the input pin P <b> 1 through the contact hole 10 and the metal wiring 11. The second vertical transfer electrode 6 of each pixel block BK is connected to the input pin P2 via the contact hole 10 and the metal wiring 11. The third vertical transfer electrode 6 of each pixel block BK is connected to the input pin P3 through the contact hole 10 and the metal wiring 11. Clock signals φT1 to φT3 are externally applied to the input pins P1 to P3, respectively.

また、電荷振り分け部CS1〜CS6の奇数番目の振り分け電極7に対応してそれぞれ入力ピンP11a〜P16aが設けられ、電荷振り分け部CS1〜CS6の偶数番目の振り分け電極7に対応してそれぞれ入力ピンP11b〜P16bが設けられている。各電荷振り分け部(たとえばCS1)の奇数番目の振り分け電極7は、コンタクトホール12および金属配線13を介して対応の入力ピン(この場合P11a)に接続されている。各電荷振り分け部(たとえばCS1)の偶数番目の振り分け電極7は、コンタクトホール12および金属配線13を介して対応の入力ピン(この場合P11b)に接続されている。入力ピンP11a〜16aには、それぞれクロック信号φL1〜φL6が外部から与えられえる。入力ピンP11b〜16bには、それぞれクロック信号φR1〜φR6が外部から与えられる。   Further, input pins P11a to P16a are provided corresponding to the odd-numbered distribution electrodes 7 of the charge distribution units CS1 to CS6, respectively, and input pins P11b corresponding to the even-numbered distribution electrodes 7 of the charge distribution units CS1 to CS6, respectively. To P16b are provided. The odd-numbered sorting electrode 7 of each charge sorting section (for example, CS1) is connected to the corresponding input pin (in this case P11a) via the contact hole 12 and the metal wiring 13. Even-numbered sorting electrodes 7 of each charge sorting section (for example, CS1) are connected to corresponding input pins (in this case, P11b) through contact holes 12 and metal wirings 13. Clock signals φL1 to φL6 can be externally applied to the input pins P11a to 16a, respectively. Clock signals φR1 to φR6 are externally applied to the input pins P11b to 16b, respectively.

図3(a)は電荷を右に振り分ける場合におけるクロック信号φT1〜φT3,φR,φLの波形を示すタイムチャートであり、図3(b)は電荷を左に振り分ける場合におけるクロック信号φT1〜φT3,φR,φLの波形を示すタイムチャートである。クロック信号φT1〜φT3,φR(またはφL)は、4相駆動CCDに供給する垂直転送クロック信号と同様であるが、電荷振り分け部CSによって左右のどちらに電荷を転送するかによってクロック信号の与え方が異なっている。すなわち、電荷を図2中の右に振り分ける場合は、クロック信号φRを活性化させるとともにクロック信号φLを「L」レベルに固定し、電荷を図2中の左に振り分ける場合は、クロック信号φLを活性化させるとともにクロック信号φRを「L」レベルに固定する。   FIG. 3A is a time chart showing the waveforms of the clock signals φT1 to φT3, φR, and φL when the charges are distributed to the right, and FIG. 3B is a clock signal φT1 to φT3 when the charges are distributed to the left. It is a time chart which shows the waveform of (phi) R and (phi) L. The clock signals φT1 to φT3, φR (or φL) are the same as the vertical transfer clock signal supplied to the four-phase drive CCD, but the way of supplying the clock signal depends on whether the charge is transferred to the left or right by the charge distribution unit CS. Is different. That is, when distributing the charge to the right in FIG. 2, the clock signal φR is activated and the clock signal φL is fixed to the “L” level, and when distributing the charge to the left in FIG. The clock signal φR is fixed to “L” level while being activated.

次に、このイメージセンサの電荷転送動作について説明する。CCDでは、「H」レベルの信号が与えられた転送電極の下の転送チャネルにポテンシャル井戸が形成され、そのポテンシャル井戸に信号電荷が蓄積される。図3(a)において、クロック信号φT1,φT2がともに「H」レベルにされると、各画素ブロックBKの1番目と2番目の垂直転送電極6の下の垂直転送チャネル8にポテンシャル井戸が形成され、そのポテンシャル井戸に信号電荷が蓄積される。   Next, the charge transfer operation of this image sensor will be described. In a CCD, a potential well is formed in a transfer channel below a transfer electrode to which an “H” level signal is applied, and signal charges are accumulated in the potential well. In FIG. 3A, when the clock signals φT1 and φT2 are both set to the “H” level, a potential well is formed in the vertical transfer channel 8 below the first and second vertical transfer electrodes 6 of each pixel block BK. The signal charge is accumulated in the potential well.

次に、クロック信号φT2,φT3がともに「H」レベルにされると、各画素ブロックBKの2番目と3番目の垂直転送電極6の下の垂直転送チャネル8にポテンシャル井戸が形成され、ポテンシャル井戸の移動に伴って信号電荷が移動する。次に、クロック信号φT3,φRがともに「H」レベルにされると、各画素ブロックBKの3番目の垂直転送電極6と電荷振り分け部CSの各偶数番の振り分け電極7の下の垂直転送チャネル8にポテンシャル井戸が形成される。このとき、クロック信号φLが「L」レベルに固定されるので、電荷振り分け部CSの各奇数番の振り分け電極7の下にはポテンシャル井戸は形成されない。したがって、信号電荷は、各画素ブロックBKの3番目の垂直転送電極6と電荷振り分け部CSの各偶数番の振り分け電極7の下に移動する。   Next, when the clock signals φT2 and φT3 are both set to the “H” level, a potential well is formed in the vertical transfer channel 8 below the second and third vertical transfer electrodes 6 of each pixel block BK. As the signal moves, the signal charge moves. Next, when the clock signals φT3 and φR are both set to the “H” level, the vertical transfer channel below the third vertical transfer electrode 6 of each pixel block BK and the even-numbered distribution electrodes 7 of the charge distribution unit CS. 8, a potential well is formed. At this time, since the clock signal φL is fixed at the “L” level, no potential well is formed under each odd-numbered distribution electrode 7 of the charge distribution unit CS. Accordingly, the signal charges move below the third vertical transfer electrode 6 of each pixel block BK and the even-numbered distribution electrodes 7 of the charge distribution unit CS.

次に、クロック信号φR,φT1がともに「H」レベルにされると、電荷振り分け部CSの各偶数番の振り分け電極7と各画素ブロックBKの1番目の垂直転送電極6の下の垂直転送チャネル8にポテンシャル井戸が形成され、ポテンシャル井戸の移動に伴って信号電荷が移動する。以上の一連の転送動作により、図3(a)の駆動クロックを与えた場合は、画素2で発生した信号電荷は電荷振り分け部CSを介して右下の画素2に転送される。   Next, when both the clock signals φR and φT1 are set to the “H” level, the vertical transfer channel below the even-numbered distribution electrodes 7 of the charge distribution unit CS and the first vertical transfer electrode 6 of each pixel block BK. 8, a potential well is formed, and the signal charge moves as the potential well moves. When the drive clock shown in FIG. 3A is given by the above series of transfer operations, the signal charge generated in the pixel 2 is transferred to the lower right pixel 2 via the charge distributing unit CS.

同様に、図3(b)において、クロック信号φT1,φT2がともに「H」レベルにされると、各画素ブロックBKの1番目と2番目の垂直転送電極6の下の垂直転送チャネル8にポテンシャル井戸が形成され、そのポテンシャル井戸に信号電荷が蓄積される。   Similarly, in FIG. 3B, when the clock signals φT1 and φT2 are both set to the “H” level, the potential is applied to the vertical transfer channel 8 below the first and second vertical transfer electrodes 6 of each pixel block BK. A well is formed, and signal charges are accumulated in the potential well.

次に、クロック信号φT2,φT3がともに「H」レベルにされると、各画素ブロックBKの2番目と3番目の垂直転送電極6の下の垂直転送チャネル8にポテンシャル井戸が形成され、ポテンシャル井戸の移動に伴って信号電荷が移動する。次に、クロック信号φT3,φLがともに「H」レベルにされると、各画素ブロックBKの3番目の垂直転送電極6と電荷振り分け部CSの各奇数番の振り分け電極7の下の垂直転送チャネル8にポテンシャル井戸が形成される。このとき、クロック信号φRが「L」レベルに固定されるので、電荷振り分け部CSの各偶数番の振り分け電極7の下にはポテンシャル井戸は形成されない。したがって、信号電荷は、各画素ブロックBKの3番目の垂直転送電極6と電荷振り分け部CSの各奇数番の振り分け電極7の下に移動する。   Next, when the clock signals φT2 and φT3 are both set to the “H” level, a potential well is formed in the vertical transfer channel 8 below the second and third vertical transfer electrodes 6 of each pixel block BK. As the signal moves, the signal charge moves. Next, when the clock signals φT3 and φL are both set to the “H” level, the vertical transfer channel below the third vertical transfer electrode 6 of each pixel block BK and the odd-numbered distribution electrodes 7 of the charge distribution unit CS. 8, a potential well is formed. At this time, since the clock signal φR is fixed at the “L” level, no potential well is formed under each even-numbered distribution electrode 7 of the charge distribution unit CS. Therefore, the signal charge moves below the third vertical transfer electrode 6 of each pixel block BK and the odd-numbered distribution electrodes 7 of the charge distribution unit CS.

次に、クロック信号φL,φT1がともに「H」レベルにされると、電荷振り分け部CSの各奇数番の振り分け電極7と各画素ブロックBKの1番目の垂直転送電極6の下の垂直転送チャネル8にポテンシャル井戸が形成され、ポテンシャル井戸の移動に伴って信号電荷が移動する。以上の一連の転送動作により、図3(b)の駆動クロックを与えた場合は、画素2で発生した信号電荷は電荷振り分け部CSを介して左下の画素2に転送される。   Next, when both of the clock signals φL and φT1 are set to the “H” level, the vertical transfer channel below each odd-numbered distribution electrode 7 of the charge distribution unit CS and the first vertical transfer electrode 6 of each pixel block BK. 8, a potential well is formed, and the signal charge moves as the potential well moves. When the drive clock shown in FIG. 3B is given by the above series of transfer operations, the signal charge generated in the pixel 2 is transferred to the lower left pixel 2 via the charge distributing unit CS.

クロック信号φR,φLは、各電荷振り分け部CS毎に独立に設定される。クロック信号φR1〜φR6,φL1〜φL6の組み合わせ方によって、TDI転送を行なう際の電荷転送方向(角度)を変えることができる。   The clock signals φR and φL are set independently for each charge distribution unit CS. Depending on how the clock signals φR1 to φR6 and φL1 to φL6 are combined, the charge transfer direction (angle) when performing the TDI transfer can be changed.

図4〜図7は、図1〜図3で示したTDI方式イメージセンサの電荷転送方法を示す図である。図4〜図7では、図面の簡単化のため、9個の画素ブロックBK1〜BK9と、8個の電荷振り分け部CS1〜CS8とが示されている。また、各画素ブロックBKでは、2つの画素行のみが示されている。   4 to 7 are diagrams showing a charge transfer method of the TDI image sensor shown in FIGS. 4 to 7, nine pixel blocks BK1 to BK9 and eight charge distribution units CS1 to CS8 are shown for the sake of simplicity. In each pixel block BK, only two pixel rows are shown.

図4では、電荷振り分け部CS1〜CS8にそれぞれクロック信号φR1,φL2,φR3,φL4,φR5,φL6,φR7,φL8が入力される。クロック信号φL1,φR2,φL3,φR4,φL5,φR6,φL7,φR8は、ともに「L」レベルに固定される。この場合、電荷振り分け部CS1〜CS8は、前段の画素ブロックBK1〜BK8からの信号電荷をそれぞれ右、左、右、左、右、左、右、左に振り分ける。このため、信号電荷は、図4中の矢印で示した経路を通って蛇行しながら移動し、全体として信号電荷の転送方向は画素アレイ1の垂直方向(図4中の下方向)になる。   In FIG. 4, clock signals φR1, φL2, φR3, φL4, φR5, φL6, φR7, and φL8 are input to the charge distributing units CS1 to CS8, respectively. Clock signals φL1, φR2, φL3, φR4, φL5, φR6, φL7, and φR8 are all fixed at the “L” level. In this case, the charge distribution units CS1 to CS8 distribute the signal charges from the preceding pixel blocks BK1 to BK8 to the right, left, right, left, right, left, right, and left, respectively. For this reason, the signal charge moves while meandering through the path indicated by the arrow in FIG. 4, and the transfer direction of the signal charge is the vertical direction of the pixel array 1 (downward direction in FIG. 4) as a whole.

図5では、電荷振り分け部CS1〜CS8にそれぞれクロック信号φR1,φR2,φL3,φR4,φR5,φL6,φR7,φR8が入力される。クロック信号φL1,φL2,φR3,φL4,φL5,φR6,φL7,φL8は、ともに「L」レベルに固定される。この場合、電荷振り分け部CS1〜CS8は、前段の画素ブロックBK1〜BK8からの信号電荷をそれぞれ右、右、左、右、右、左、右、右に振り分ける。この場合は、右に2回、左に1回の振り分けを繰り返し行なうので、右方向への振り分け頻度が多い分だけ信号電荷の転送方向は全体として図5中の斜め右下方向になる。   In FIG. 5, clock signals φR1, φR2, φL3, φR4, φR5, φL6, φR7, and φR8 are input to the charge distributing units CS1 to CS8, respectively. Clock signals φL1, φL2, φR3, φL4, φL5, φR6, φL7, and φL8 are all fixed at the “L” level. In this case, the charge distribution units CS1 to CS8 distribute the signal charges from the preceding pixel blocks BK1 to BK8 to the right, right, left, right, right, left, right, and right, respectively. In this case, since the distribution is performed twice on the right and once on the left, the signal charge transfer direction as a whole is diagonally lower right in FIG.

図6では、電荷振り分け部CS1〜CS8にそれぞれクロック信号φR1〜φR3,φL4,φR5〜φR7,φL8が入力される。クロック信号φL1〜φL3,φR4,φL5〜φL7,φR8は、ともに「L」レベルに固定される。この場合、電荷振り分け部CS1〜CS8は、前段の画素ブロックBK1〜BK8からの信号電荷をそれぞれ右、右、右、左、右、右、右、左に振り分ける。この場合は、右に3回、左に1回の振り分けを繰り返し行なうので、右方向への振り分け頻度が多い分だけ信号電荷の転送方向は全体として図6中の斜め右下方向になる。   In FIG. 6, clock signals φR1 to φR3, φL4, φR5 to φR7, and φL8 are input to the charge distributing units CS1 to CS8, respectively. Clock signals φL1 to φL3, φR4, φL5 to φL7, and φR8 are all fixed at “L” level. In this case, the charge distribution units CS1 to CS8 distribute the signal charges from the preceding pixel blocks BK1 to BK8 to the right, right, right, left, right, right, right, and left, respectively. In this case, since the distribution is performed three times to the right and one time to the left, the transfer direction of the signal charge is diagonally lower right in FIG. 6 as much as the frequency of distribution in the right direction is higher.

図7では、電荷振り分け部CS1〜CS8にそれぞれクロック信号φR1〜φR8が入力される。クロック信号φL1〜φL8は、ともに「L」レベルに固定される。この場合、電荷振り分け部CS1〜CS8は、ともに前段の画素ブロックBK1〜BK8からの信号電荷を右に振り分ける。この場合は、右への振り分けを繰り返し行なうので、信号電荷の転送方向は全体として図7中の斜め右下方向になる。図4〜図7中の矢印は電荷の移動経路を表しており、図4から図7の順に転送方向が曲げられる角度が増大する。図4〜図7では、転送方向を右に曲げる場合について示したが、クロック信号を示す符号のRとLを入れ替えれば、転送方向は左に曲げられる。   In FIG. 7, clock signals φR1 to φR8 are input to the charge distributing units CS1 to CS8, respectively. Clock signals φL1 to φL8 are all fixed at “L” level. In this case, the charge distribution units CS1 to CS8 all distribute signal charges from the preceding pixel blocks BK1 to BK8 to the right. In this case, since the distribution to the right is repeated, the transfer direction of the signal charge is diagonally lower right in FIG. The arrows in FIGS. 4 to 7 represent the charge transfer paths, and the angle at which the transfer direction is bent in the order of FIGS. 4 to 7 increases. Although FIGS. 4 to 7 show the case where the transfer direction is bent to the right, the transfer direction is bent to the left if the symbols R and L indicating the clock signal are interchanged.

この実施の形態1では、画素アレイ1を複数の画素ブロックBKに分割し、各隣接する2つの画素ブロックBKの間に電荷振り分け部CSを設け、前段の画素ブロックBKの画素2からの信号電荷を次段の画素ブロックBKの2つの画素2のうちのいずれか一方の画素2に選択的に伝達させる。したがって、被写体像の移動方向が画素アレイ1の列方向に一致しない場合でも、信号電荷の転送方向を被写体像の移動方向に一致させることができ、高い画像解像度を得ることができる。   In the first embodiment, the pixel array 1 is divided into a plurality of pixel blocks BK, a charge distribution unit CS is provided between each two adjacent pixel blocks BK, and signal charges from the pixels 2 of the preceding pixel block BK are provided. Is selectively transmitted to one of the two pixels 2 of the pixel block BK at the next stage. Therefore, even when the moving direction of the subject image does not coincide with the column direction of the pixel array 1, the signal charge transfer direction can be made coincident with the moving direction of the subject image, and a high image resolution can be obtained.

なお、一般に可視イメージセンサには、被写体からの光を素子の表面側から入射させて用いる表面入射型のセンサと、素子の裏面側から光を入射させる裏面入射型のセンサがある。本発明の実施の形態1によるTDI方式イメージセンサは、表面入射型と裏面入射型のいずれのセンサにも適用が可能である。ただし、電荷振り分け部CSへの金属配線が多数必要になる場合は、裏面入射型にした方が大きな画素開口率を得ることができる。   In general, visible image sensors include a front-side incident type sensor that uses light from a subject incident from the front side of the element, and a back-side incident type sensor that allows light to enter from the back side of the element. The TDI image sensor according to the first embodiment of the present invention can be applied to both front-illuminated and back-illuminated sensors. However, when a large number of metal wirings to the charge distributing unit CS are required, a larger pixel aperture ratio can be obtained by using the back-illuminated type.

[実施の形態2]
図8は、本発明の実施の形態2による撮像装置の構成を示すブロック図である。図8において、この撮像装置は、TDI方式イメージセンサ20、制御回路21、および検知装置22を備える。TDI方式イメージセンサ20は、図1〜図7で示したTDI方式イメージセンサと同じものである。検知装置22は、TDI方式イメージセンサ20の画素アレイ1上に投影される被写体像の移動方向を検知する。被写体像の移動方向を検知する方法としては、ジャイロセンサなどから得られた衛星の移動方向と撮像システムの向きに関する情報から割り出す方法や、撮像システムの焦点面上に設置した別の2次元イメージセンサの画像情報を利用する方法などがある。
[Embodiment 2]
FIG. 8 is a block diagram showing a configuration of an imaging apparatus according to Embodiment 2 of the present invention. In FIG. 8, the imaging apparatus includes a TDI image sensor 20, a control circuit 21, and a detection device 22. The TDI image sensor 20 is the same as the TDI image sensor shown in FIGS. The detection device 22 detects the moving direction of the subject image projected on the pixel array 1 of the TDI image sensor 20. As a method of detecting the moving direction of the subject image, a method of calculating from the information on the moving direction of the satellite and the direction of the imaging system obtained from a gyro sensor or the like, or another two-dimensional image sensor installed on the focal plane of the imaging system There is a method of using image information.

制御回路21は、検知装置22の検知結果に基づいてクロック信号φT1〜φT3,φR,φLを生成し、画素アレイ1上に投影される被写体像の移動方向と電荷転送方向(角度)とを一致させる。また、制御回路21は、電荷を斜め下方向に転送する場合において転送方向の曲がりが大きいときは(図5〜図7参照)、クロック信号φT1〜φT3の周期を微調整して垂直方向の画像解像度の劣化を抑制する。この場合は、電荷を垂直方向に転送する場合(図4参照)の垂直転送周期をTとし、転送方向の曲がり角度をθとしたとき、転送周期をT/cosθに設定すればよい。   The control circuit 21 generates clock signals φT1 to φT3, φR, and φL based on the detection result of the detection device 22, and matches the movement direction of the subject image projected on the pixel array 1 and the charge transfer direction (angle). Let In addition, when the charge is transferred obliquely downward, the control circuit 21 finely adjusts the cycle of the clock signals φT1 to φT3 when the transfer direction bend is large (see FIGS. 5 to 7). Reduces resolution degradation. In this case, when the charge is transferred in the vertical direction (see FIG. 4), the transfer cycle may be set to T / cos θ, where T is the vertical transfer cycle and θ is the bending angle in the transfer direction.

この実施の形態2では、衛星の進行にともなう被写体像の移動方向が画素アレイ1の列方向に一致しない場合でも、信号電荷の転送方向を被写体像の移動方向に合わせることができ、画像解像度の劣化を防止することができる。その結果、複数の地点を順次撮影しようとする場合、被写体像の移動方向を画素アレイ1の垂直方向と完全に一致させる必要がなくなるため、衛星の姿勢制御に対する要求精度が緩和され、撮影できる地点の数が大幅に増加する。   In the second embodiment, even when the moving direction of the subject image as the satellite travels does not coincide with the column direction of the pixel array 1, the transfer direction of the signal charge can be matched with the moving direction of the subject image. Deterioration can be prevented. As a result, when a plurality of points are to be photographed sequentially, it is not necessary to make the moving direction of the subject image completely coincide with the vertical direction of the pixel array 1, so that the required accuracy for the attitude control of the satellite is relaxed and the points can be photographed. The number of increases significantly.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

1 画素アレイ、2 画素、3 電荷蓄積部、4 水平CCD、5 出力アンプ、6 垂直転送電極、7 振り分け電極、8 垂直転送チャネル、10,12 コンタクトホール、11,13 金属配線、20 TDI方式イメージセンサ、21 制御回路、22 検知装置、BK 画素ブロック、CS 電荷振り分け部、P 入力ピン。   1 pixel array, 2 pixels, 3 charge storage unit, 4 horizontal CCD, 5 output amplifier, 6 vertical transfer electrode, 7 distribution electrode, 8 vertical transfer channel, 10, 12 contact hole, 11, 13 metal wiring, 20 TDI image Sensor, 21 control circuit, 22 detector, BK pixel block, CS charge distribution unit, P input pin.

Claims (4)

垂直方向に配列された複数の画素ブロックを含む画素アレイを備え、
各画素ブロックは水平方向に配置された複数の画素を含み、
各画素ブロックの各画素が次段の画素ブロックの2つの画素に対向するように、奇数番の画素ブロックと偶数番の画素ブロックは予め定められた距離だけ水平方向にずらせて配置され、
さらに、各隣接する2つの画素ブロックの間に設けられ、前段の画素ブロックの各画素からの信号電荷を該画素に対向する次段の画素ブロックの2つの画素のうちのいずれか一方の画素に選択的に伝達する電荷振り分け部を備える、イメージセンサ。
A pixel array including a plurality of pixel blocks arranged in a vertical direction,
Each pixel block includes a plurality of pixels arranged in a horizontal direction,
The odd-numbered pixel block and the even-numbered pixel block are arranged so as to be shifted in the horizontal direction by a predetermined distance so that each pixel of each pixel block faces two pixels of the next-stage pixel block.
Further, provided between each two adjacent pixel blocks, signal charges from each pixel in the previous pixel block are transferred to one of the two pixels in the next pixel block facing the pixel. An image sensor comprising a charge distribution unit for selectively transmitting.
複数の電荷振り分け部を備え、
各電荷振り分け部は他の電荷振り分け部と独立に動作する、請求項1に記載のイメージセンサ。
A plurality of charge distribution units,
The image sensor according to claim 1, wherein each charge distribution unit operates independently of other charge distribution units.
請求項2に記載のイメージセンサと、
前記画素アレイに投影される被写体像の移動方向を検知する検知装置と、
前記検知装置の検知結果に基づいて、前記被写体像の移動方向と前記画素アレイにおける信号電荷の転送方向とが一致するように各電荷振り分け部を制御する制御回路とを備える、撮像装置。
An image sensor according to claim 2;
A detection device for detecting a moving direction of a subject image projected on the pixel array;
An image pickup apparatus comprising: a control circuit that controls each charge distribution unit so that a moving direction of the subject image and a signal charge transfer direction in the pixel array coincide with each other based on a detection result of the detection apparatus.
前記制御回路は、前記信号電荷の転送方向に応じて前記信号電荷の転送速度を制御する、請求項3に記載の撮像装置。   The imaging device according to claim 3, wherein the control circuit controls a transfer rate of the signal charge according to a transfer direction of the signal charge.
JP2010006108A 2010-01-14 2010-01-14 Image sensor and imaging apparatus using the same Expired - Fee Related JP5135613B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010006108A JP5135613B2 (en) 2010-01-14 2010-01-14 Image sensor and imaging apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010006108A JP5135613B2 (en) 2010-01-14 2010-01-14 Image sensor and imaging apparatus using the same

Publications (2)

Publication Number Publication Date
JP2011146924A JP2011146924A (en) 2011-07-28
JP5135613B2 true JP5135613B2 (en) 2013-02-06

Family

ID=44461386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010006108A Expired - Fee Related JP5135613B2 (en) 2010-01-14 2010-01-14 Image sensor and imaging apparatus using the same

Country Status (1)

Country Link
JP (1) JP5135613B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9049353B2 (en) 2011-09-28 2015-06-02 Semiconductor Components Industries, Llc Time-delay-and-integrate image sensors having variable integration times
FR3001852B1 (en) * 2013-02-07 2015-02-27 E2V Semiconductors SCALE IMAGE SENSOR AND SUMMING WITH DETECTION OF SCANNING ERRORS
DE102017208041A1 (en) * 2017-05-12 2018-11-15 Deutsches Zentrum für Luft- und Raumfahrt e.V. TDI-line detector
EP3651451B1 (en) 2018-11-07 2022-08-17 IMEC vzw A device for time delay and integration imaging and a method for controlling time delay and integration imaging
CN110797363A (en) * 2019-11-05 2020-02-14 昆山锐芯微电子有限公司 Back-illuminated time-delay integral image sensor and method of forming the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504523A (en) * 1993-10-21 1996-04-02 Loral Fairchild Corporation Electronic image unsteadiness compensation
DE4416772A1 (en) * 1994-05-10 1995-11-23 Mannesmann Ag Method and device for reducing motion blur or image noise when imaging moving objects
JPH09247388A (en) * 1996-03-11 1997-09-19 Fuji Xerox Co Ltd Picture reader
JPH10126589A (en) * 1996-10-23 1998-05-15 Canon Inc Digital image reader

Also Published As

Publication number Publication date
JP2011146924A (en) 2011-07-28

Similar Documents

Publication Publication Date Title
CN107615485B (en) Solid-state imaging device and electronic apparatus
JP5038188B2 (en) Imaging apparatus and imaging system using the same
TWI516122B (en) Solid-state imaging device, signal processing method of solid-state imaging device, and electronic device
CN101461230B (en) Solid-state imaging element and imaging device using the same
CN109729759B (en) Imaging element and imaging device
JP5135613B2 (en) Image sensor and imaging apparatus using the same
US9100545B2 (en) Image device having a plurality of detectors in a time delay and integration (TDI) configuration and associated method
US20190280030A1 (en) Solid-state imaging device and distance-measuring imaging device
US11978757B2 (en) Image sensor and image capturing device
EP2665098B1 (en) Solid state imaging device
JPWO2010038378A1 (en) Pixel shift type imaging device
CN113906733A (en) Imaging device and driving method of imaging device
JP6732043B2 (en) TDI linear image sensor
JP3916612B2 (en) Solid-state imaging device, driving method thereof, and camera using the same
CN110099228B (en) Image sensor including pixel array having pixel blocks arranged in zigzag
US20080198252A1 (en) Solid-state imaging device and method of driving the same
US20130312248A1 (en) Methods for producing image sensors having multi- purpose architectures
JP5222000B2 (en) Image sensor
CN113791420B (en) Time-of-flight sensor pixel circuit, structure and time-of-flight sensor
US11172146B2 (en) Imaging apparatus and solid-state imaging device used therein
JP2021072414A (en) Photoelectric conversion device, imaging system, and mobile body
CN109561874B (en) Solid-state imaging device, radiation imaging system, and solid-state imaging device control method
US7586133B2 (en) Solid state imaging apparatus and driving method of solid state imaging apparatus
US9083907B2 (en) Driving circuit of image sensor and method of operating the same
JP2005183527A (en) Cmos image sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121023

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees