JP5135076B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP5135076B2 JP5135076B2 JP2008163090A JP2008163090A JP5135076B2 JP 5135076 B2 JP5135076 B2 JP 5135076B2 JP 2008163090 A JP2008163090 A JP 2008163090A JP 2008163090 A JP2008163090 A JP 2008163090A JP 5135076 B2 JP5135076 B2 JP 5135076B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- crystal display
- signal line
- counter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は液晶表示装置に係り、特に、各画素に備えられる薄膜トランジスタがいわゆるトップゲート型で構成される液晶表示装置に関する。 The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device in which a thin film transistor provided in each pixel is a so-called top gate type.
液晶表示装置は、その液晶表示パネルの各画素が光透過率を制御されるように構成されているため、該液晶表示パネルの背面にバックライトを備えているのが通常となっている。 Since the liquid crystal display device is configured such that each pixel of the liquid crystal display panel can control the light transmittance, the liquid crystal display panel is usually provided with a backlight on the back surface of the liquid crystal display panel.
また、アクティブ・マトリックス型と称される液晶表示装置は、各画素に薄膜トランジスタを備えて構成されている。これにより、行方向に配列される各画素の薄膜トランジスタをゲート信号線への走査信号の供給によってオンすることによって前記各画素を選択し、この選択に合わせて、列方向に配列されている各画素に共通に接続されているドレイン信号線から前記薄膜トランジスタを通して選択された前記各画素に映像信号を供給するようになっている。 A liquid crystal display device called an active matrix type includes a thin film transistor in each pixel. Accordingly, the thin film transistors of the pixels arranged in the row direction are turned on by supplying scanning signals to the gate signal lines, and the pixels arranged in the column direction are selected in accordance with the selection. A video signal is supplied to each pixel selected through the thin film transistor from a drain signal line commonly connected to the pixel.
そして、前記薄膜トランジスタは、それが形成される基板に、半導体層、ゲート絶縁膜、ゲート電極の順に形成することによって、ゲート電極が半導体層よりも上層に形成されるいわゆるトップゲート型となっているものが知られている。そして、この場合において、液晶表示パネルの薄膜トランジスタが形成された基板(TFT基板と称する場合がある)をバックライト側に指向させて配置させるようにしたものが知られている。 The thin film transistor is a so-called top gate type in which the gate electrode is formed above the semiconductor layer by forming the semiconductor layer, the gate insulating film, and the gate electrode in this order on the substrate on which the thin film transistor is formed. Things are known. In this case, a substrate in which a thin film transistor substrate (sometimes referred to as a TFT substrate) of a liquid crystal display panel is arranged so as to face the backlight side is known.
このような液晶表示装置は、たとえば、下記特許文献1に開示がなされている。
しかし、上記特許文献1に開示されている液晶表示装置は、バックライトからの光がTFT基板を通して薄膜トランジスタの半導体層に照射される構成となっている。 However, the liquid crystal display device disclosed in Patent Document 1 has a configuration in which light from the backlight is irradiated to the semiconductor layer of the thin film transistor through the TFT substrate.
このため、このような構成の液晶表示装置において、高輝度の表示を実現しようとしてバックライトの輝度を向上させた場合、薄膜トランジスタの半導体層内にリーク電流を発生せしめる不都合を有していた。そして、これをそのまま放置しておくことは表示品質の向上を妨げる結果となる。 For this reason, in the liquid crystal display device having such a configuration, when the luminance of the backlight is improved in order to realize a high luminance display, there is a disadvantage that a leak current is generated in the semiconductor layer of the thin film transistor. If this is left as it is, the display quality is prevented from being improved.
この場合、薄膜トランジスタの半導体層への光の照射を回避するための手段としては種々想定し得るが、いずれも製造工数の増大をもたらし、構成を複雑化させるものであった。 In this case, various means for avoiding light irradiation to the semiconductor layer of the thin film transistor can be envisaged, but all of them increase the number of manufacturing steps and complicate the configuration.
本発明の目的は、構成が簡単であるにも拘わらず、薄膜トランジスタの半導体層内にリーク電流の発生を抑制でき、高輝度の表示を実現し得る液晶表示装置を提供することにある。 An object of the present invention is to provide a liquid crystal display device that can suppress the occurrence of leakage current in a semiconductor layer of a thin film transistor and can realize a high-luminance display despite its simple configuration.
本発明は、各画素の対向電極がたとえばITO(Indium Tin Oxide)の透明導電膜で構成され、これら各対向電極に基準信号(映像信号に対して基準となる信号)を供給する金属層からなる対向電圧信号線によって、バックライトからの光を薄膜トランジスタへ照射されるのを回避させた構成としたものである。 In the present invention, the counter electrode of each pixel is made of, for example, a transparent conductive film made of ITO (Indium Tin Oxide), and includes a metal layer that supplies a reference signal (a signal serving as a reference for the video signal) to each of the counter electrodes. In this configuration, the thin film transistor is prevented from being irradiated with light from the backlight by the counter voltage signal line.
本発明の構成は、たとえば、以下のようなものとすることができる。 The configuration of the present invention can be as follows, for example.
(1)本発明の液晶表示装置は、たとえば、液晶を挟持して対向配置される第1基板と第2基板を備える液晶表示パネルと、この液晶表示パネルの前記第2基板側に配置されるバックライトとからなる液晶表示装置であって、
前記第1基板の液晶側の各画素に、ゲート信号線からの走査信号によってオンされる薄膜トランジスタと、このオンされた薄膜トランジスタを通してドレイン信号線からの映像信号が供給される透明導電材の画素電極と、金属層の対向電極信号線を通して前記映像信号に対して基準となる信号が供給される透明導電材の対向電極とが形成され、
前記薄膜トランジスタは、そのゲート電極が半導体層よりも上層に形成されているとともに、絶縁膜を介して前記対向電極信号線の下層に位置づけられて構成され、
少なくとも電極の形成された領域を除く前記半導体層が前記対向電極信号線に重なって配置されていることを特徴とする。
(1) The liquid crystal display device of the present invention is, for example, disposed on the second substrate side of the liquid crystal display panel including a first substrate and a second substrate that are disposed to face each other with a liquid crystal interposed therebetween. A liquid crystal display device comprising a backlight,
A thin film transistor that is turned on by a scanning signal from a gate signal line to each pixel on the liquid crystal side of the first substrate, and a pixel electrode of a transparent conductive material to which a video signal from a drain signal line is supplied through the turned on thin film transistor A transparent conductive material counter electrode to which a reference signal is supplied to the video signal through the counter electrode signal line of the metal layer is formed;
The thin film transistor is configured such that its gate electrode is formed above the semiconductor layer and positioned below the counter electrode signal line via an insulating film,
The semiconductor layer excluding at least a region where an electrode is formed is disposed so as to overlap the counter electrode signal line.
(2)本発明の液晶表示装置は、たとえば、(1)において、前記対向電極信号線は、対向電極と直接に重ねられて形成されていることを特徴とする。 (2) In the liquid crystal display device of the present invention, for example, in (1), the counter electrode signal line is formed so as to be directly overlapped with the counter electrode.
(3)本発明の液晶表示装置は、たとえば、(1)において、前記画素電極の上層に層間絶縁膜を介して前記画素電極と重ねられて前記対向電極が形成され、
前記画素電極は面状の電極から構成され、前記対向電極は複数の並列された線状の電極から構成されていることを特徴とする。
(3) In the liquid crystal display device of the present invention, for example, in (1), the counter electrode is formed on the pixel electrode above the pixel electrode via an interlayer insulating film,
The pixel electrode is composed of a planar electrode, and the counter electrode is composed of a plurality of parallel linear electrodes.
(4)本発明の液晶表示装置は、たとえば、(1)において、前記対向電極の上層に層間絶縁膜を介して前記対向電極と重ねられて前記画素電極が形成され、
前記対向電極は面状の電極から構成され、前記画素電極は複数の並列された線状の電極から構成されていることを特徴とする。
(4) In the liquid crystal display device of the present invention, for example, in (1), the pixel electrode is formed on the counter electrode so as to overlap the counter electrode via an interlayer insulating film,
The counter electrode is composed of a planar electrode, and the pixel electrode is composed of a plurality of parallel linear electrodes.
(5)本発明の液晶表示装置は、たとえば、前記第2基板の液晶側の各画素にカラーフィルタを備えることを特徴とする。 (5) The liquid crystal display device of the present invention includes, for example, a color filter in each pixel on the liquid crystal side of the second substrate.
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成は、本願明細書全体の記載または図面から明らかにされる。 The above-described configuration is merely an example, and the present invention can be modified as appropriate without departing from the technical idea. In addition, the configuration of the present invention other than the configuration described above will be clarified from the entire description of the present specification or the drawings.
このような構成からなる液晶表示装置によれば、構成が簡単であるにも拘わらず、薄膜トランジスタの半導体層内にリーク電流の発生を抑制でき、高輝度の表示を実現させることができる。 According to the liquid crystal display device having such a configuration, although the configuration is simple, the generation of a leakage current in the semiconductor layer of the thin film transistor can be suppressed, and a high-luminance display can be realized.
本発明のその他の効果については、明細書全体の記載から明らかにされる。 Other effects of the present invention will become apparent from the description of the entire specification.
本発明の実施例を、図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。 Embodiments of the present invention will be described with reference to the drawings. In each drawing and each example, the same or similar components are denoted by the same reference numerals and description thereof is omitted.
〈実施例1〉
(全体構成)
図2は、本発明の液晶表示装置の全体を示す構成図である。図2において、まず、液晶表示パネルPNLがある。液晶表示パネルPNLは、液晶(図示せず)を挟持して対向配置される透明の基板SUB1および基板SUB2を外囲器とする。前記液晶は基板SUB1に対する基板SUB1の固定を兼ねるシール材(図示せず)によって、これら基板SUB1、SUB2の間に介在されている。液晶表示パネルPNLは、基板SUB1、SUB2の液晶側の面にマトリックス状に配置された多数の画素(図示せず)が形成され、この画素において、それぞれ独立に液晶の光透過率を制御できるようになっている。この画素の構成については後述する。
<Example 1>
(overall structure)
FIG. 2 is a block diagram showing the entire liquid crystal display device of the present invention. In FIG. 2, there is first a liquid crystal display panel PNL. The liquid crystal display panel PNL includes a transparent substrate SUB1 and a substrate SUB2 that are opposed to each other with a liquid crystal (not shown) interposed therebetween. The liquid crystal is interposed between the substrates SUB1 and SUB2 by a sealing material (not shown) that also serves to fix the substrate SUB1 to the substrate SUB1. In the liquid crystal display panel PNL, a large number of pixels (not shown) arranged in a matrix are formed on the liquid crystal side surfaces of the substrates SUB1 and SUB2, and the light transmittance of the liquid crystal can be controlled independently in each pixel. It has become. The configuration of this pixel will be described later.
ここで、液晶表示パネルPNLの基板SUB1は観察者(図示せず)側に配置されるようになっており、該液晶表示パネルPNLの背面、すなわち基板SUB2側にバックライトBLが配置されるようになっている。 Here, the substrate SUB1 of the liquid crystal display panel PNL is arranged on the viewer (not shown) side, and the backlight BL is arranged on the back surface of the liquid crystal display panel PNL, that is, on the substrate SUB2 side. It has become.
バックライトBLは、たとえば、液晶表示パネルPNLと平行に配置された導光板CLBと、導光板CLBの一辺における側壁面に配置された光源LSによって構成されている。光源LSからの光は、導光板CLBの前記側壁面を通して導光板CLB内に入射され全反射を繰り返した後に、液晶表示パネルPNLと平行な面から出射され、この出射光Lは液晶表示パネルPNLの各画素を透過し得るようになっている。なお、バックライトBLは、必ずしもこのような構成に限定されることはなく、たとえば直下型と称されるバックライトであってもよい。 The backlight BL is composed of, for example, a light guide plate CLB arranged in parallel with the liquid crystal display panel PNL and a light source LS arranged on a side wall surface on one side of the light guide plate CLB. Light from the light source LS enters the light guide plate CLB through the side wall surface of the light guide plate CLB and repeats total reflection, and then is emitted from a surface parallel to the liquid crystal display panel PNL. The emitted light L is emitted from the liquid crystal display panel PNL. These pixels can be transmitted. The backlight BL is not necessarily limited to such a configuration, and may be a backlight called a direct type, for example.
そして、液晶表示パネルPNLの基板SUB1はいわゆるTFT基板と称され、その液晶側の面には、図3に示す回路(等価回路)が形成されている。図3は、等価回路であるが実際の画素の幾何学的配置に対応して描かれ、そのx−y面は、基板SUB1の液晶側の面と対応する。 The substrate SUB1 of the liquid crystal display panel PNL is called a so-called TFT substrate, and a circuit (equivalent circuit) shown in FIG. 3 is formed on the surface on the liquid crystal side. FIG. 3 is an equivalent circuit, but is drawn corresponding to the actual pixel arrangement, and its xy plane corresponds to the liquid crystal side surface of the substrate SUB1.
図3において、図中x方向に延在されy方向に並設されるゲート信号線GLがあり、また、y方向に延在されx方向に並設されるドレイン信号線DLがある。隣接する一対のゲート信号線GLと隣接する一対のドレイン信号線DLで囲まれる領域は画素PIXの領域を構成する。 In FIG. 3, there is a gate signal line GL extending in the x direction and juxtaposed in the y direction, and there is a drain signal line DL extending in the y direction and juxtaposed in the x direction. A region surrounded by a pair of adjacent gate signal lines GL and a pair of adjacent drain signal lines DL constitutes a region of the pixel PIX.
各画素PIXは、ゲート信号線GLからの走査信号(電圧)によってオンされる薄膜トランジスタTFTと、オンされた薄膜トランジスタTFTを通してドレイン信号線DLからの映像信号(電圧)が供給される画素電極PXと、前記映像信号に対して基準となる基準信号(電圧)が供給される対向電極CTが備えられている。対向電極CTへの基準信号の供給はゲート信号線GLと平行に配置される対向電圧信号線CLを通して行われるようになっている。画素電極PXと対向電極CTとの間には、電圧差に応じた電界が発生し、この電界によって液晶の分子を挙動させるようになっている。 Each pixel PIX includes a thin film transistor TFT which is turned on by a scanning signal (voltage) from the gate signal line GL, a pixel electrode PX to which a video signal (voltage) from the drain signal line DL is supplied through the turned on thin film transistor TFT, A counter electrode CT is provided to which a reference signal (voltage) serving as a reference for the video signal is supplied. The reference signal is supplied to the counter electrode CT through a counter voltage signal line CL arranged in parallel with the gate signal line GL. An electric field corresponding to the voltage difference is generated between the pixel electrode PX and the counter electrode CT, and the liquid crystal molecules are caused to behave by this electric field.
このように構成される回路は、x方向に配列される各画素の薄膜トランジスタTFTをゲート信号線GLへの走査信号の供給によってオンすることによって前記各画素を選択し、この選択に合わせて、y方向に配列されている各画素に共通に接続されているドレイン信号線DLから前記薄膜トランジスタTFTを通して選択された前記各画素の画素電極PXに映像信号を供給するように駆動されるようになっている。 The circuit configured as described above selects each pixel by turning on the thin film transistor TFT of each pixel arranged in the x direction by supplying a scanning signal to the gate signal line GL. It is driven to supply a video signal from the drain signal line DL commonly connected to the pixels arranged in the direction to the pixel electrode PX of each pixel selected through the thin film transistor TFT. .
なお、液晶表示パネルPNLの基板SUB2は対向基板と称され、液晶側の面においてブラックマトリックス、カラーフィルタ等が形成されている。 The substrate SUB2 of the liquid crystal display panel PNL is called a counter substrate, and a black matrix, a color filter, and the like are formed on the surface on the liquid crystal side.
(画素の構成)
図1は、液晶表示パネルPNLの基板SUB1の液晶側の面に形成された画素PIXの平面図を示し、図3の点線枠の部分に相当する構成図である。また、図4は、図1のIV−IV線における断面図を基板SUB2とともに示し、図5は、図1のV−V線における断面図を基板SUB2とともに示している。
(Pixel configuration)
FIG. 1 is a plan view of the pixel PIX formed on the liquid crystal side surface of the substrate SUB1 of the liquid crystal display panel PNL, and is a configuration diagram corresponding to the dotted frame portion of FIG. 4 shows a cross-sectional view taken along line IV-IV in FIG. 1 together with the substrate SUB2, and FIG. 5 shows a cross-sectional view taken along line VV in FIG. 1 together with the substrate SUB2.
まず、基板SUB1(図3、図4参照)の液晶側の面に、たとえばシリコン窒化膜からなる下地層GW(図3、図4参照)が形成されている。この下地層GWは基板SUB1から後述の半導体層PSに不純物が侵入してしまうのを阻止するようになっている。 First, a base layer GW (see FIGS. 3 and 4) made of, for example, a silicon nitride film is formed on the liquid crystal side surface of the substrate SUB1 (see FIGS. 3 and 4). The base layer GW prevents impurities from entering the semiconductor layer PS described later from the substrate SUB1.
下地層GWの上面であって薄膜トランジスタTFTの形成領域に半導体層PSが形成されている。この半導体層PSはたとえばポリシリコン(p−Si)からなり、その一端は後述のドレイン信号線DLの形成領域の一部に、他端は後述の画素電極PXの形成領域の一部に位置づけられるようになっている。 なお、この半導体層PSは、図示していないが、チャネル領域、ドレイン領域、ソース領域に、必要とする導電型の不純物がドープされて形成されている。 A semiconductor layer PS is formed in the formation region of the thin film transistor TFT on the upper surface of the base layer GW. The semiconductor layer PS is made of, for example, polysilicon (p-Si), and one end thereof is positioned as a part of a formation region of a drain signal line DL described later and the other end is positioned as a part of a formation region of a pixel electrode PX described later. It is like that. Although not shown, the semiconductor layer PS is formed by doping a channel region, a drain region, and a source region with a necessary conductivity type impurity.
基板SUB1の表面には、半導体層PSをも被って絶縁膜GI(図3、図4参照)が形成されている。この絶縁膜GIは、薄膜トランジスタTFTの形成領域において、そのゲート絶縁膜としての機能を有する。 An insulating film GI (see FIGS. 3 and 4) is formed on the surface of the substrate SUB1 so as to cover the semiconductor layer PS. This insulating film GI functions as a gate insulating film in the formation region of the thin film transistor TFT.
絶縁膜GIの上面には、図1中x方向に走行するゲート信号線GLが形成されている。ゲート信号線GLには、半導体層PSのほぼ中央部を横切るようにして突出部が形成され、この突出部は、薄膜トランジスタTFTのゲート電極GTとして機能するようになっている。 A gate signal line GL that runs in the x direction in FIG. 1 is formed on the upper surface of the insulating film GI. A protrusion is formed on the gate signal line GL so as to cross almost the center of the semiconductor layer PS, and this protrusion functions as the gate electrode GT of the thin film transistor TFT.
基板SUB1の表面には、ゲート信号線GLをも被って層間絶縁膜IN1(図3、図4参照)が形成されている。ゲート信号線GLと後述のドレイン信号線DLとの層間絶縁を図るためである。 On the surface of the substrate SUB1, an interlayer insulating film IN1 (see FIGS. 3 and 4) is formed so as to cover the gate signal line GL. This is for interlayer insulation between the gate signal line GL and a drain signal line DL described later.
層間絶縁膜IN1の上面には、図中y方向に走行するドレイン信号線DLが形成されている。このドレイン信号線DLは、層間絶縁膜IN1、絶縁膜GIに形成されたスルーホールTH1を通して半導体層PSの一端に接続されている。該ドレイン信号線DLの半導体層PSへの接続部は薄膜トランジスタTFTのたとえばドレイン電極DTとして機能するようになっている。 A drain signal line DL that runs in the y direction in the figure is formed on the upper surface of the interlayer insulating film IN1. The drain signal line DL is connected to one end of the semiconductor layer PS through a through hole TH1 formed in the interlayer insulating film IN1 and the insulating film GI. A connection portion of the drain signal line DL to the semiconductor layer PS functions as, for example, the drain electrode DT of the thin film transistor TFT.
なお、薄膜トランジスタTFTのソース電極、ドレイン電極は、バイアスの印加によって入れ替わるが、この明細書においては、便宜的に、ドレイン信号線DLに接続される側をドレイン電極、画素電極PXと接続される側をソース電極と称する。 Note that the source electrode and the drain electrode of the thin film transistor TFT are switched by application of a bias. In this specification, for convenience, the side connected to the drain signal line DL is connected to the drain electrode and the pixel electrode PX. Is referred to as a source electrode.
また、半導体層PSの他端には、ドレイン信号線DLの形成の際に同時に形成され、層間絶縁膜IN1、絶縁膜GIに形成されたスルーホールTH2を通して接続されるソース電極STが形成されている。このソース電極STは、異なる層の画素電極PXと電気的に接続される電極で、その接続部は比較的広い面積を有するようにして形成されている。 Further, the other end of the semiconductor layer PS is formed with the source electrode ST that is formed simultaneously with the formation of the drain signal line DL and connected through the through hole TH2 formed in the interlayer insulating film IN1 and the insulating film GI. Yes. The source electrode ST is an electrode that is electrically connected to the pixel electrode PX in a different layer, and the connection portion is formed to have a relatively wide area.
基板SUB1の表面には、ドレイン信号線DL、ソース電極STをも被うようにして保護膜PAS(図3、図4参照)が形成されている。この保護膜PASは、薄膜トランジスタTFTの液晶との直接の接触を回避させるために設けられ、たとえば、無機絶縁膜および有機絶縁膜の順次積層体から構成されている。有機絶縁膜を用いるのはたとえば表面の平坦化を図らんがためである。 A protective film PAS (see FIGS. 3 and 4) is formed on the surface of the substrate SUB1 so as to cover the drain signal line DL and the source electrode ST. This protective film PAS is provided in order to avoid direct contact with the liquid crystal of the thin film transistor TFT, and is composed of, for example, a sequentially laminated body of an inorganic insulating film and an organic insulating film. The organic insulating film is used for the purpose of flattening the surface, for example.
保護膜PASの表面には、たとえばITO(Indium Tin Oxide)の透明導電膜からなる画素電極PXが形成されている。この画素電極PXは、隣接する他の画素領域における画素電極PXと電気的に分離されて形成され、したがって、当該画素領域の僅かな周辺を除いた領域に形成された面状の電極となっている。そして、この画素電極PXは、薄膜トランジスタTFTと隣接する部分において、保護膜PASに形成されたスルーホールTH3を通して前記ソース電極STと電気的に接続されている。 On the surface of the protective film PAS, a pixel electrode PX made of, for example, a transparent conductive film of ITO (Indium Tin Oxide) is formed. The pixel electrode PX is formed so as to be electrically separated from the pixel electrode PX in another adjacent pixel region, and thus is a planar electrode formed in a region excluding a slight periphery of the pixel region. Yes. The pixel electrode PX is electrically connected to the source electrode ST through a through hole TH3 formed in the protective film PAS in a portion adjacent to the thin film transistor TFT.
基板SUB1の表面には、画素電極PXをも被って層間絶縁膜IN2が形成され、この層間絶縁膜IN2の上面には、前記画素電極PXと重畳するようにして対向電極CTが形成されている。対向電極CTは、たとえばITO(Indium Tin Oxide)の透明導電膜からなり、並設された複数(図では2個)の線状の電極群で構成されている。この対向電極CTは、図1においては、x方向に隣接する他の画素の対向電極と接続されて形成されている。しかし、これに限らず、さらに、y方向に隣接する他の画素の対向電極と接続されるように構成してもよい。また、隣接する他の画素の対向電極CTと分離されて形成されていてもよい。 An interlayer insulating film IN2 is formed on the surface of the substrate SUB1 so as to cover the pixel electrode PX, and a counter electrode CT is formed on the upper surface of the interlayer insulating film IN2 so as to overlap the pixel electrode PX. . The counter electrode CT is made of, for example, a transparent conductive film made of ITO (Indium Tin Oxide), and is composed of a plurality of (two in the figure) linear electrode groups arranged in parallel. In FIG. 1, the counter electrode CT is formed so as to be connected to a counter electrode of another pixel adjacent in the x direction. However, the present invention is not limited to this, and may be configured to be connected to a counter electrode of another pixel adjacent in the y direction. Further, it may be formed separately from the counter electrode CT of another adjacent pixel.
そして、ゲート信号線GLと隣接し該ゲート信号線GLと平行に対向電圧信号線CLが形成されている。この対向電圧信号線CLはたとえばAlあるいはCrからなる金属層で形成され、対向電極CTとたとえば直接に重畳して形成されている。これにより、各画素の対向電極CTには該対向電圧信号線CLを通して表示領域外から基準信号が供給されるようになっている。そして、ITO等の透明導電膜からなる対向電極CTは比較的電気的抵抗が大きい材料からなるが、上述のように金属層からなる対向電圧信号線CLを対向電極CTに重畳させて構成することにより、対向電極CTの全体的な電気抵抗の低減化を図る効果を奏する。 A counter voltage signal line CL is formed adjacent to the gate signal line GL and parallel to the gate signal line GL. The counter voltage signal line CL is formed of a metal layer made of, for example, Al or Cr, and is formed to directly overlap the counter electrode CT, for example. Thereby, the reference signal is supplied to the counter electrode CT of each pixel from the outside of the display region through the counter voltage signal line CL. The counter electrode CT made of a transparent conductive film such as ITO is made of a material having a relatively large electrical resistance, and the counter voltage signal line CL made of a metal layer is superimposed on the counter electrode CT as described above. As a result, the overall electric resistance of the counter electrode CT can be reduced.
さらに、対向電圧信号線CLは、たとえば、そのゲート信号線GL側の辺が、ゲート信号線GLの対向電圧信号線CL側の辺と重ねられるように、幅が広く形成され、この結果、該対向電圧信号線CLは薄膜トランジスタTFTを被うように構成されている。 Furthermore, the counter voltage signal line CL is formed wide so that, for example, the side on the gate signal line GL side overlaps the side on the counter voltage signal line CL side of the gate signal line GL. The counter voltage signal line CL is configured to cover the thin film transistor TFT.
ここで、対向電圧信号線CLによって被われる薄膜トランジスタTFTは、そのドレイン電極DT、ソース電極STをも含めて被われるようにしてもよいが、少なくとも、ドレイン電極DT、ソース電極ST、ゲート電極GTの形成された領域を除く半導体層PSの部分が被われるようにできればよい。ドレイン電極DT、ソース電極ST、ゲート電極GTは金属層で構成され、それらが遮光膜として機能でき、これら電極が形成された領域を除く半導体層PSを前記対向電圧信号線CLによって遮光する趣旨である。 Here, the thin film transistor TFT covered by the counter voltage signal line CL may be covered including the drain electrode DT and the source electrode ST, but at least the drain electrode DT, the source electrode ST, and the gate electrode GT. It suffices if the portion of the semiconductor layer PS excluding the formed region can be covered. The drain electrode DT, the source electrode ST, and the gate electrode GT are composed of metal layers, which can function as a light shielding film, and the semiconductor layer PS excluding the region where these electrodes are formed is shielded by the counter voltage signal line CL. is there.
このようにした場合、図4に示すように、バックライトBLからの出射光Lは、基板SUB2側から照射されるようになっているが、この出射光Lは、対向電圧信号線CLによって、薄膜トランジスタTFTの形成領域に照射されるのを妨げられる。このため、薄膜トランジスタTFTの半導体層PSにリーク電流が発生するのを回避でき、画質が劣化する憂いをなくすことができる。したがって、バックライトBLの輝度を向上させることによって、高輝度の表示を達成させることができる。 In this case, as shown in FIG. 4, the emitted light L from the backlight BL is irradiated from the substrate SUB2 side, but this emitted light L is transmitted by the counter voltage signal line CL. The formation region of the thin film transistor TFT is prevented from being irradiated. For this reason, it is possible to avoid the occurrence of a leak current in the semiconductor layer PS of the thin film transistor TFT, and it is possible to eliminate the concern that the image quality deteriorates. Therefore, display with high luminance can be achieved by improving the luminance of the backlight BL.
この場合、後述するが、基板SUB2側にはカラーフィルタCFが形成されており、このカラーフィルタCFによってバックライトBLからの光を減光させることから、その分、バックライトBLの輝度を向上させることができる。 In this case, as will be described later, a color filter CF is formed on the substrate SUB2 side, and the light from the backlight BL is reduced by the color filter CF, so that the luminance of the backlight BL is improved accordingly. be able to.
なお、基板SUB1の表面には、対向電極CT、対向電圧信号線CLをも被って配向膜(図示せず)が形成されている。配向膜は液晶LCに直接に接触する膜からなり、液晶LCの分子の初期配向方向を決定するようになっている。 An alignment film (not shown) is formed on the surface of the substrate SUB1 so as to cover the counter electrode CT and the counter voltage signal line CL. The alignment film is a film that is in direct contact with the liquid crystal LC, and determines the initial alignment direction of the molecules of the liquid crystal LC.
また、図4、図5に示すように、基板SUB2の液晶側の面には、ブラックマトリックス(遮光膜)BMが形成されている。このブラックマトリックスBMはたとえばドレイン信号線DLを被うようにしy方向に走行して形成されている。基板SUB2上のブラックマトリックスBMの間の画素領域にはカラーフィルタCFが形成され、該カラーフィルタCFは、赤、緑、青のうちのいずれかの色が施されている。また、基板SUB2の表面には、ブラックマトリックスBM、カラーフィルタCFをも被って平坦化膜OCが形成され、この平坦化膜OCの上面には配向膜(図示せず)が形成されている。 4 and 5, a black matrix (light-shielding film) BM is formed on the surface of the substrate SUB2 on the liquid crystal side. The black matrix BM is formed to run in the y direction so as to cover the drain signal line DL, for example. A color filter CF is formed in a pixel region between the black matrixes BM on the substrate SUB2, and the color filter CF is given any one of red, green, and blue. Further, a planarization film OC is formed on the surface of the substrate SUB2 so as to cover the black matrix BM and the color filter CF, and an alignment film (not shown) is formed on the upper surface of the planarization film OC.
〈実施例2〉
図6は、本発明の液晶表示装置の他の実施例を示す構成図で、図4に対応した図となっている。
<Example 2>
FIG. 6 is a block diagram showing another embodiment of the liquid crystal display device of the present invention and corresponds to FIG.
図4の場合、薄膜トランジスタTFTを被う保護膜PAS上にあって、画素電極PXが形成され、この画素電極PXの上に、層間絶縁膜IN2を介して画素電極PXに重ねられて対向電極CTが形成されたものである。 In the case of FIG. 4, the pixel electrode PX is formed on the protective film PAS covering the thin film transistor TFT, and is superimposed on the pixel electrode PX via the interlayer insulating film IN2 on the pixel electrode PX. Is formed.
これに対し、図6の場合、薄膜トランジスタTFTを被う保護膜PAS上にあって、対向電極CTが形成され、この対向電極CTの上に、層間絶縁膜IN2を介して対向電極CTに重ねられて画素電極PXが形成されたものとなっている。この場合、対向電極CTは隣接する他の画素の対向電極CTと電気的に接続されていてもよい面状の電極として構成される。画素電極PXは隣接する他の画素の画素電極PXと電気的に分離された電極で形成されるとともに、並設された複数の線状の電極群から構成される。 On the other hand, in the case of FIG. 6, the counter electrode CT is formed on the protective film PAS covering the thin film transistor TFT, and is superimposed on the counter electrode CT via the interlayer insulating film IN2 on the counter electrode CT. Thus, the pixel electrode PX is formed. In this case, the counter electrode CT is configured as a planar electrode that may be electrically connected to the counter electrode CT of another adjacent pixel. The pixel electrode PX is formed of an electrode that is electrically separated from the pixel electrode PX of another adjacent pixel, and includes a plurality of linear electrode groups arranged in parallel.
そして前記対向電極CTには、図1に示したと同様に、金属層からなる対向電圧信号線CLが直接に重畳されて形成され、下層の薄膜トランジスタTFTを被うようにして形成されている。同様に、バックライトBLからの光を対向電圧信号線CLによって遮光し、薄膜トランジスタTFTに照射されないようにするためである。 In the same manner as shown in FIG. 1, the counter voltage CT is formed by directly overlapping the counter voltage signal line CL made of a metal layer so as to cover the lower layer thin film transistor TFT. Similarly, the light from the backlight BL is shielded by the counter voltage signal line CL so that the thin film transistor TFT is not irradiated.
なお、この実施例2の場合、画素電極PXは、面状に形成された対向電極CTの下層にある薄膜トランジスタTFTのソース電極STと、スルーホールTH4を通して電気的に接続しなければならないことから、前記対向電極CTには該スルーホールTH4を間に位置づける孔HLが形成されており、対向電極CTと画素電極PXとの短絡を回避させている。 In the second embodiment, the pixel electrode PX must be electrically connected to the source electrode ST of the thin film transistor TFT below the counter electrode CT formed in a planar shape through the through hole TH4. The counter electrode CT is formed with a hole HL that positions the through hole TH4 therebetween, thereby avoiding a short circuit between the counter electrode CT and the pixel electrode PX.
また、上述した各実施例の場合、対向電圧信号線CLはゲート信号線GLと一部重なるように配置させたが、必ずしも重ねる必要はない。 Further, in each of the above-described embodiments, the counter voltage signal line CL is disposed so as to partially overlap the gate signal line GL, but it is not necessarily required to overlap.
PNL……液晶表示パネル、SUB1、SUB2……基板、BL……バックライト、CLB……導光板、LS……光源、GL……ゲート信号線、DL……ドレイン信号線、TFT……薄膜トランジスタ、PX……画素電極、CT……対向電極、CL……対向電圧信号線、PIX……画素、PS……半導体層、GT……ゲート電極、DT……ドレイン電極、ST……ソース電極、GI……絶縁膜、IN1、IN2……層間絶縁膜、PAS……保護膜、BM……ブラックマトリックス、CF……カラーフィルム、OC……平坦化膜、TH1〜TH4……スルーホール、HL……孔。 PNL: Liquid crystal display panel, SUB1, SUB2 ... Substrate, BL ... Backlight, CLB ... Light guide plate, LS ... Light source, GL ... Gate signal line, DL ... Drain signal line, TFT ... Thin film transistor, PX: Pixel electrode, CT: Counter electrode, CL: Counter voltage signal line, PIX: Pixel, PS: Semiconductor layer, GT: Gate electrode, DT: Drain electrode, ST: Source electrode, GI ... Insulating film, IN1, IN2 ... Interlayer insulating film, PAS ... Protective film, BM ... Black matrix, CF ... Color film, OC ... Flattening film, TH1-TH4 ... Through hole, HL ... Hole.
Claims (5)
前記第1基板の液晶側の各画素に、ゲート信号線からの走査信号によってオンされる薄膜トランジスタと、このオンされた薄膜トランジスタを通してドレイン信号線からの映像信号が供給される透明導電材の画素電極と、金属層の対向電極信号線を通して前記映像信号に対して基準となる信号が供給される透明導電材の対向電極とが形成され、
前記薄膜トランジスタは、そのゲート電極が半導体層よりも上層に形成されているとともに、絶縁膜を介して前記対向電極信号線の下層に位置づけられて構成され、
少なくとも電極の形成された領域を除く前記半導体層が前記対向電極信号線に重なって配置されていることを特徴とする液晶表示装置。 A liquid crystal display device comprising a first substrate and a second substrate disposed opposite to each other with a liquid crystal interposed therebetween, and a backlight disposed on the second substrate side of the liquid crystal display panel,
A thin film transistor that is turned on by a scanning signal from a gate signal line to each pixel on the liquid crystal side of the first substrate, and a pixel electrode of a transparent conductive material to which a video signal from a drain signal line is supplied through the turned on thin film transistor A transparent conductive material counter electrode to which a reference signal is supplied to the video signal through the counter electrode signal line of the metal layer is formed;
The thin film transistor is configured such that its gate electrode is formed above the semiconductor layer and positioned below the counter electrode signal line via an insulating film,
A liquid crystal display device, wherein the semiconductor layer excluding at least a region where an electrode is formed is disposed so as to overlap the counter electrode signal line.
前記画素電極は面状の電極から構成され、前記対向電極は複数の並列された線状の電極から構成されていることを特徴とする請求項1に記載の液晶表示装置。 The counter electrode is formed on the pixel electrode overlying the pixel electrode via an interlayer insulating film,
2. The liquid crystal display device according to claim 1, wherein the pixel electrode is composed of a planar electrode, and the counter electrode is composed of a plurality of parallel linear electrodes.
前記対向電極は面状の電極から構成され、前記画素電極は複数の並列された線状の電極から構成されていることを特徴とする請求項1に記載の液晶表示装置。 The pixel electrode is formed on the counter electrode overlying the counter electrode via an interlayer insulating film,
2. The liquid crystal display device according to claim 1, wherein the counter electrode is composed of a planar electrode, and the pixel electrode is composed of a plurality of parallel linear electrodes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008163090A JP5135076B2 (en) | 2008-06-23 | 2008-06-23 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008163090A JP5135076B2 (en) | 2008-06-23 | 2008-06-23 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010002821A JP2010002821A (en) | 2010-01-07 |
JP5135076B2 true JP5135076B2 (en) | 2013-01-30 |
Family
ID=41584582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008163090A Expired - Fee Related JP5135076B2 (en) | 2008-06-23 | 2008-06-23 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5135076B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5979627B2 (en) * | 2011-12-12 | 2016-08-24 | パナソニック液晶ディスプレイ株式会社 | Display panel and display device |
KR102514320B1 (en) * | 2015-12-24 | 2023-03-27 | 삼성디스플레이 주식회사 | Display device |
JP2017021387A (en) * | 2016-10-31 | 2017-01-26 | 株式会社ジャパンディスプレイ | Liquid crystal display |
JP6873752B2 (en) * | 2017-03-09 | 2021-05-19 | パナソニック液晶ディスプレイ株式会社 | Liquid crystal display device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3114723B2 (en) * | 1998-08-03 | 2000-12-04 | 日本電気株式会社 | Liquid crystal display device and method of manufacturing the same |
JP3125872B2 (en) * | 1998-09-14 | 2001-01-22 | 日本電気株式会社 | Active matrix type liquid crystal display |
JP4152623B2 (en) * | 2001-01-29 | 2008-09-17 | 株式会社日立製作所 | Liquid crystal display |
JP4932337B2 (en) * | 2005-06-30 | 2012-05-16 | 株式会社半導体エネルギー研究所 | Liquid crystal display device and manufacturing method |
-
2008
- 2008-06-23 JP JP2008163090A patent/JP5135076B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010002821A (en) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5448875B2 (en) | Liquid crystal display | |
JP4946135B2 (en) | Liquid crystal display element | |
JP4162890B2 (en) | Liquid crystal display | |
JP5486784B2 (en) | Liquid crystal display | |
US20230341978A1 (en) | Display device including position input function | |
US9293649B2 (en) | Display device having dummy data lines | |
JP4364925B2 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display device, television receiver | |
KR20080015696A (en) | Liquid crystal display | |
TWI753527B (en) | Display device | |
US8553193B2 (en) | Pixel structure and display panel having the same | |
JP2010008444A (en) | Liquid crystal display device | |
JP5135076B2 (en) | Liquid crystal display | |
JP2009271103A (en) | Liquid crystal display device | |
KR102262431B1 (en) | Liquid crystal display | |
US20100231561A1 (en) | Liquid crystal display device | |
JP2014106322A (en) | Liquid crystal display device | |
TWI494649B (en) | Liquid crystal display device | |
KR20180046982A (en) | Display device and manufacturing method thereof | |
WO2018225647A1 (en) | Substrate for display device, and substrate | |
JP4441507B2 (en) | Liquid crystal display | |
JP2010039228A (en) | Display | |
JP2010072110A (en) | Liquid crystal display panel | |
JP5525705B2 (en) | Liquid crystal display | |
JP2004109418A (en) | Liquid crystal display device | |
JP2010054970A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5135076 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |