JP5130937B2 - 電流異常検出回路 - Google Patents

Description

本発明は、電源とグランドとの間において、負荷と共に直列に接続される駆動用トランジスタがターンオンした場合に、前記負荷に流れる電流の異常を検出する回路に関する。

特許文献１には、負荷のレアショート（ハーフショート）を検出する回路として、負荷を駆動するＭＯＳＦＥＴとミラー対を構成するようにＦＥＴを備え、負荷電流の数１０００分の１程度で電流を検出し、高精度抵抗により電圧に変換して基準電圧と比較することで異常検出を行う構成が開示されている。
特開２００６−１７６９６号公報

しかしながら、特許文献１の構成では、負荷に対して過電流をある程度の時間流さなければ異常を検出することができないという問題がある。また、カレントミラー回路の電流精度は、正常状態として想定している電流値に対してのみ保障されているため、負荷を駆動する側のトランジスタに過剰な電流が流れた場合は、電流検出側のトランジスタに対して流れる電流が想定したミラー比に基づくとは限らず、負荷に対して更に多くの電流が流れてしまう可能性もある。
本発明は上記事情に鑑みてなされたものであり、その目的は、負荷に過剰な電流が通電される時間をより短くして、異常検出が可能な電流異常検出回路を提供することにある。

請求項１記載の電流異常検出回路によれば、電流変化検出手段は、負荷と共に直列に接続される駆動用トランジスタがターンオンした場合に、負荷に流れる電流が変化する状態を検出し、異常判定手段は、前記電流が所定範囲を超えて変化したことが検出されると異常を判定する。すなわち、駆動用トランジスタがターンオンした際に負荷に通電される電流が正常な状態と異なれば、電流変化の傾きが事前に想定される所定範囲を超えるので、そのような電流変化を捉えれば、負荷に過剰な電流が流れようとした場合でも極めて早い段階で異常判定ができ、負荷に過剰な電流が通電される時間を短くすることができる。

そして、電流変化検出手段は、負荷の端子電圧を、第１基準電圧と、この第１基準電圧よりも高い電位に設定される第２基準電圧とそれぞれ比較し、前記端子電圧が第１基準電圧を超えた時点から第２基準電圧を超えるまでの時間を時間計測手段により計測する。そして、異常判定手段は、計測された時間が前記所定範囲に相当する時間外になると異常を判定する。この場合、時間計測手段により計測された時間は、駆動用トランジスタがターンオンした際に負荷に通電される電流変化の傾きを示すので、前記計測時間を評価すれば、電流変化が正常であるか異常であるかを判定することができる。

請求項２記載の電流異常検出回路によれば、電流変化検出手段により計測された時間データを記憶手段に記憶して、異常判定手段は、記憶手段に記憶されている前回の時間データと、時間計測手段によって今回計測された時間データとの差が所定範囲に相当する時間外になると異常を判定する。すなわち、前回計測されて記憶手段に記憶されている時間データが正常であることを前提に基準とし、前回の時間データと今回計測した時間データとの差が大きい場合は、電流変化が所定範囲を超えたと判断できる。

請求項３記載の電流異常検出回路によれば、記憶手段に、請求項２における時間データの差に相当するデータ値を予め記憶しておく。そして、異常判定手段は、記憶手段に記憶されている前回の時間データより、前記差に相当するデータ値を減算したデータを時間計測手段によって今回計測された時間データと比較する。したがって、異常を判定する場合の許容値を事前にデータにより設定して、判定処理を容易に行うことができる。

請求項４記載の電流異常検出回路によれば、電流変化検出手段を構成する時間計測手段は、負荷の端子電圧を第１基準電圧と比較する第１コンパレータの出力信号が変化した時点から、前記端子電圧を第２基準電圧と比較する第２コンパレータの出力信号が変化した時点まで計時動作を行う。したがって、２つのコンパレータの出力信号に基づいて時間計測手段の計時動作を制御することで、評価対象とする計測時間を簡単に得ることができる。

請求項５記載の電流異常検出回路によれば、時間計測手段は、第１コンパレータ，第２コンパレータの出力信号が入力されるＥＸＯＲゲートの出力信号が有意レベルを示す期間に計時動作を行う。すなわち、ＥＸＯＲゲートの出力信号が有意レベルを示す期間は、評価対象とする計測時間に相当する期間となるから、時間計測手段が当該期間だけ計時動作を行うことで、評価対象とする計測時間を一層間簡単に得ることができる。

以下、本発明の一実施例について図面を参照して説明する。図１は、電流異常検出回路の全体構成を示す。電源とグランドとの間には、ＰチャネルＭＯＳＦＥＴ１（駆動用トランジスタ）とＬ負荷であるコイル２との直列回路，電流源３と可変抵抗素子４との直列回路，電流源５と可変抵抗素子６との直列回路が並列に接続されている。そして、ＦＥＴ１とコイル２との共通接続点は、第１コンパレータ７（電流変化検出手段），第２コンパレータ８（電流変化検出手段）の非反転入力端子に共通に接続されており、電流源３と可変抵抗素子４との共通接続点は第１コンパレータ７の反転入力端子に、電流源５と可変抵抗素子６との共通接続点は第２コンパレータ８の反転入力端子にそれぞれ接続されている。
尚、電流源３，５により供給される定電流Ｉが同じ値である場合、可変抵抗素子４の抵抗値Ｒ１と可変抵抗素子６の抵抗値Ｒ２とは、（Ｒ１＜Ｒ２）となるように設定される。

第１コンパレータ７，第２コンパレータ８の出力端子は、フリップフロップ９，１０のデータ入力端子ＩＮにそれぞれ接続されており、フリップフロップ９，１０のデータ出力端子ＯＵＴは、ＥＸＯＲゲート１１（時間計測手段）の入力端子にそれぞれ接続されている。フリップフロップ９，１０のクロック入力端子ＣＬＫには、図示しないクロック出力回路より、所定周波数のクロック信号が与えられる。

ＥＸＯＲゲート１１の出力端子は、タイマカウンタ１２（時間計測手段）のカウントイネーブル端子ＣＥに接続されており、タイマカウンタ１２のカウントデータは、書き込み制御ロジック部１３に与えられる。書込み制御ロジック部１３は、例えばＣＰＬＤ（Complex Programmable Logic Device）などで構成されるハードウエアロジック回路であり、タイマカウンタ１２のカウントデータを読み込むと、そのデータをＥＥＰＲＯＭ１４（記憶手段）に書き込むように設定されている。そして、ＥＸＯＲゲート１１の出力端子は、書込み制御ロジック部１３のトリガ入力端子にも接続されており、書込み制御ロジック部１３は、ＥＸＯＲゲート１１より出力される信号の立下りエッジをトリガとして、書き込み制御を開始するようになっている。

また、書込み制御ロジック部１３がタイマカウンタ１２より読み出したデータは、ＥＥＰＲＯＭ１４に書き込まれる以前の段階でラッチされ、比較器（マグニチュードコンパレータ）１５Ｕ，１５Ｄに出力されるようになっている。そして、ＥＥＰＲＯＭ１４は、書込み制御ロジック部１３により書き込まれたデータを、加減算部１６を介して比較器１５Ｕ，１５Ｄ（異常判定手段）に比較用閾値データとして出力する。

この場合、ＥＥＰＲＯＭ１４には、書込み制御ロジック部１３により前回書き込まれたデータＣＤ＿Ｏを基準として、電流異常を判定するための許容値データαが予め書き込み設定されており、加減算部１６にデータＣＤ＿Ｏ，データαを出力する。すると、加減算部１６は、両者を加算したデータ（ＣＤ＿Ｏ＋α）を比較器１５Ｕに出力し、両者を減算したデータ（ＣＤ＿Ｏ−α）を比較器１５Ｄに出力する。

すなわち、比較器１５Ｕ，１５Ｄは、前回ＥＥＰＲＯＭ１４に書き込まれているデータＣＤ＿Ｏに許容値データαを加減算した結果を比較基準として、タイマカウンタ１２により今回計測された時間データＣＤ＿Ｎと比較する。比較器１５Ｕは、
ＣＤ＿Ｎ＞（ＣＤ＿Ｏ＋α）
であれば、比較結果信号をハイレベルに変化させ、比較器１５Ｄは、
ＣＤ＿Ｎ＜（ＣＤ＿Ｏ−α）
であれば、比較結果信号をハイレベルに変化させる。
そして、比較器１５Ｕ，１５Ｄの比較結果は、ＯＲゲート１７（異常判定手段）の入力端子にそれぞれ与えられ、ＯＲゲート１７の出力信号が、ハイアクティブの異常判定信号となる。以上が、電流異常検出回路１８を構成する。

次に、本実施例の作用について、図２及び図３も参照して説明する。ＦＥＴ１のゲートには、図示しない駆動制御回路によりＰＷＭ信号が出力され、ＦＥＴ１は、そのＰＷＭ信号によりオンオフ制御されて、コイル２に対して断続的に通電を行う。
図２は、ＦＥＴ１がターンオンした場合に、コイル２に流れる電流ＩLの変化を示すものである。ＦＥＴ１を介して通電される電流量が正常である場合は、電流ＩLの上昇度合は、図中に破線で示すように、時刻ｔ１で所定値Ｉt1に、時刻ｔ２で所定値Ｉt2に達するような傾きとなる。

これに対して、例えばコイル２に対してレアショートが発生することなどにより、通電電流量が増加した場合は、電流ＩLの上昇度合は、図中に実線で示すように、時刻ｔ１’（＜ｔ１）で所定値Ｉt1に、時刻ｔ２’（＜ｔ２）で所定値Ｉt2に達するような、より急峻な傾きとなる。尚、図１において、コイル２に対して並列接続されるように破線で示した抵抗素子は、レアショート発生時の等価抵抗のイメージである。また、デッドショートが発生した場合には、電流変化の傾きは一層急峻となる。

そこで、コイル２の抵抗分を考慮して、可変抵抗素子４，６の抵抗値を調整し、
Ｖt1＝Ｒ１・Ｉ，Ｖt2＝Ｒ２・Ｉ
となるように設定しておく。電圧Ｖt1，Ｖt2（第１，第２基準電圧）は、電流Ｉt1，Ｉt2が流れた場合のコイル２の端子電圧に対応させる。すると、図３に示すように、第１コンパレータ７の出力信号は、電流ＩLが所定値Ｉt1を超えた時点でハイレベルに変化し、第２コンパレータ８の出力信号は、電流ＩLが所定値Ｉt2を超えた時点でハイレベルに変化する。

ＥＸＯＲゲート１１は、コンパレータ７，８の出力信号の排他的論理和をとるので、前者の信号がハイレベルに変化した時点から、後者の信号がハイレベルに変化する時点まで、ＥＸＯＲゲート１１の出力信号はハイレベル（有意）となる。したがって、前記出力信号がハイレベルとなる期間の長さは電流ＩLの傾き度合に相当しており、前記期間が長ければ傾きは緩慢であり、前記期間が短ければ傾きが急峻であることを示す。この期間長は個別の設計に応じて異なるが、一例としては数ｍｓ〜数１００μｓ程度になると想定される。

そして、タイマカウンタ１２は、上記出力信号がハイレベルとなる期間だけカウント動作するので、そのカウントデータの大小は、電流ＩLの傾き度合を示す。書込み制御ロジック部１３は、ＥＸＯＲゲート１１の出力信号の立下りエッジでトリガされてロジックシーケンスを開始し、タイマカウンタ１２のカウントデータをラッチしてから、所定時間の経過後に、ラッチしたデータをＥＥＰＲＯＭ１４に書き込む。
すると、上述したように、比較器１５Ｕ，１５Ｄは、前回ＥＥＰＲＯＭ１４に書き込まれているデータＣＤ＿Ｏに許容値データαが加減算された結果を比較基準として、タイマカウンタ１２により今回計測された時間データＣＤ＿Ｎと比較する。図３（ａ）は、電流ＩLの通電量が正常な場合であり、図２に示す時間（ｔ２−ｔ１）に相当する。

一方、図３（ｂ）は、電流ＩLの通電量が過剰な場合であり、図２に示す時間（ｔ２’−ｔ１’）に相当する。この場合、比較器１５Ｕでは、
ＣＤ＿Ｎ＜（ＣＤ＿Ｏ−α）
となり、比較結果信号をハイレベルに変化させる。したがって、ＯＲゲート１７は、異常判定信号を出力することになる。

また、オープン系の故障が発生した場合は、コイル２に対する通電が行われないため、電流ＩLは「０」のままとなる。この場合、比較器１５Ｄにおいて、
ＣＤ＿Ｎ≧（ＣＤ＿Ｏ＋α）
となり、比較結果信号をハイレベルに変化させる。したがって、ＯＲゲート１７は、この場合も異常判定信号を出力する。

以上のように本実施例によれば、電流異常検出回路１８は、ＦＥＴ１がターンオンした場合に、コイル２に流れる電流ＩLが変化する状態を検出し、その電流ＩLが所定範囲を超えて変化したことを検出することで電流異常を判定するようにした。したがって、コイル２に過剰な電流が流れようとした場合でも極めて早い段階で異常判定ができ、過電流が通電される時間を短くすることができる。
具体的には、コイル２の端子電圧を、第１コンパレータ７，第２コンパレータ８によって第１基準電圧Ｖt1と、第２基準電圧Ｖt2とそれぞれ比較し、前記端子電圧が第１基準電圧Ｖt1を超えた時点から第２基準電圧Ｖt2を超えるまでの時間を、ＥＸＯＲゲート１１及びタイマカウンタ１２により計測する。

そして、タイマカウンタ１２により計測された時間データをＥＥＰＲＯＭ１４に記憶し、そのＥＥＰＲＯＭ１４に許容データ値αも予め記憶しておき、比較器１５は、今回の計測時間ＣＤ＿Ｎと、ＥＥＰＲＯＭ１４に記憶されている前回の時間データＣＤ＿Ｏとの差がαを超えると、即ち、計測時間ＣＤ＿Ｎが所定範囲［（ＣＤ＿Ｏ−α）≦ＣＤ＿Ｎ≦（ＣＤ＿Ｏ＋α）］を超えて変化すると異常を判定する。

従って、ＦＥＴ１がターンオンした際にコイル２に通電される電流変化の傾きを、タイマカウンタ１２により計測された時間で評価して、負荷電流ＩLの変化が正常であるか異常であるかを判定することができる。また、前回計測されてＥＥＰＲＯＭ１４に記憶されている時間データＣＤ＿Ｏが正常であることを前提に基準とし、今回計測した時間データＣＤ＿Ｎとの差がαよりも大きい場合に、電流変化が所定範囲を超えたと判断できる。更に、異常を判定する場合の許容値αを事前にデータにより設定して、判定処理を容易に行うことができる。

また、２つのコンパレータ７，８の出力信号に基づき、ＥＸＯＲゲート１１を介して得られる排他的論理和信号が有意レベルを示す間にタイマカウンタ１２が計時動作を行うように制御することで、評価対象とする計測時間ＣＤ＿Ｎを簡単に得ることができる。

本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
可変抵抗素子４，６に替えて、所定の抵抗値を有する抵抗素子を用いても良い。
フリップフロップ９，１０は、必要に応じて配置すれば良い。
比較器１５Ｄだけを設けてＯＲゲート１７を削除し、比較器１５Ｄの比較結果信号のみによって異常判定を行っても良い。
タイマカウンタ１２により計測されたデータ値を、毎回ＥＥＰＲＯＭ１４に記憶させて、前回のデータと今回のデータとを比較する必要はなく、予め定めた基準データ（許容値αに相当する分を含む）をＥＥＰＲＯＭ１４に記憶させておき、その基準データとタイマカウンタ１２により計測されたデータ値とを比較しても良い。またその場合、記憶手段には、ＰＲＯＭやツェナーザップを使用しても良い。

タイマカウンタ１２のカウントイネーブルＣＥがロウアクティブである場合には、ＥＸＯＲゲート１１の出力信号を反転させて与えれば良い。
また、ＥＸＯＲゲート１１を削除して、タイマカウンタ１２のカウント開始，停止を、コンパレータ７，８の出力信号で直接制御しても良い。
負荷はコイル２に限ることなく、例えば、Ｈブリッジを構成する下側（グランド側）のＭＯＳＦＥＴを負荷としても良い。
駆動用トランジスタは、ＰチャネルＭＯＳＦＥＴやバイポーラトランジスタでも良く、また、ロウサイド駆動方式に適用しても良い。

本発明の一実施例であり、電流異常検出回路の全体構成を示す図 ＦＥＴがターンオンした場合に、コイルに流れる電流ＩLの変化を示す図 回路動作を示すタイミングチャート

符号の説明

図面中、１はＰチャネルＭＯＳＦＥＴ（駆動用トランジスタ）、２はコイル（負荷）、７は第１コンパレータ（電流変化検出手段）、８は第２コンパレータ（電流変化検出手段）、１１はＥＸＯＲゲート（時間計測手段）、１２はタイマカウンタ（時間計測手段）、１４はＥＥＰＲＯＭ（記憶手段）、１５は比較器（異常判定手段）、１７はＯＲゲート（異常判定手段）、１８は電流異常検出回路を示す。

Claims (5)

1. 電源とグランドとの間において、負荷と共に直列に接続される駆動用トランジスタがターンオンした場合に、前記負荷に流れる電流が変化する状態を検出する電流変化検出手段と、
   前記電流変化検出手段により、前記電流が所定範囲を超えて変化したことが検出されると異常を判定する異常判定手段とを備え、
   前記電流変化検出手段は、前記負荷の端子電圧を、第１基準電圧と、この第１基準電圧よりも高い電位に設定される第２基準電圧とそれぞれ比較し、前記端子電圧が前記第１基準電圧を超えた時点から前記端子電圧が前記第２基準電圧を超えるまでの時間を計測する時間計測手段により構成され、
   前記異常判定手段は、前記時間計測手段により計測された時間が前記所定範囲に相当する時間外になると異常を判定することを特徴とする電流異常検出回路。
2. 前記電流変化検出手段により計測された時間データが記憶される記憶手段を備え、
   前記異常判定手段は、前記記憶手段に記憶されている前回の時間データと、前記時間計測手段によって今回計測された時間データとの差が前記所定範囲に相当する時間外になると異常を判定することを特徴とする請求項１記載の電流異常検出回路。
3. 前記記憶手段には、前記差に相当するデータ値が予め記憶されており、
   前記異常判定手段は、前記記憶手段に記憶されている前回の時間データより、前記前記差に相当するデータ値を減算したデータを、前記時間計測手段によって今回計測された時間データと比較することを特徴とする請求項２記載の電流異常検出回路。
4. 前記電流変化検出手段は、
   前記負荷の端子電圧を前記第１基準電圧と比較する第１コンパレータと、
   前記負荷の端子電圧を前記第２基準電圧と比較する第２コンパレータとを備え、
   前記時間計測手段は、前記第１コンパレータの出力信号が変化した時点から前記第２コンパレータの出力信号が変化した時点まで、計時動作を行うことを特徴とする請求項１ないし３の何れかに記載の電流異常検出回路。
5. 前記第１コンパレータ，前記第２コンパレータの出力信号が入力されるＥＸＯＲゲートを備え、
   前記時間計測手段は、前記ＥＸＯＲゲートの出力信号が有意レベルを示す期間に計時動作を行うことを特徴とする請求項４記載の電流異常検出回路。

Images