JP5122935B2 - Manufacturing method of multilayer ceramic substrate for electronic component inspection jig - Google Patents
Manufacturing method of multilayer ceramic substrate for electronic component inspection jig Download PDFInfo
- Publication number
- JP5122935B2 JP5122935B2 JP2007328401A JP2007328401A JP5122935B2 JP 5122935 B2 JP5122935 B2 JP 5122935B2 JP 2007328401 A JP2007328401 A JP 2007328401A JP 2007328401 A JP2007328401 A JP 2007328401A JP 5122935 B2 JP5122935 B2 JP 5122935B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- fired
- multilayer ceramic
- via hole
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、電子部品検査治具用多層セラミック基板の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer ceramic substrate for an electronic component inspection jig.
従来より、電子部品の一つであるIC(Integrated Circuit)の導通や機能等を検査するために、ICの各端子にプローブを接触させて検査を行うIC検査用治具が用いられている。この種のIC検査用治具としては、多層セラミック基板の一方の面にプローブ用電極を設け、他方の面にビアを介してプローブ用電極に電気的に接続される電極を設けたものが知られている。前記多層セラミック基板においては、IC端子の繰り返し接触に耐え得る高い強度とIC端子とブローブとを確実に接触させ得る高い寸法精度が要求される。 2. Description of the Related Art Conventionally, in order to inspect the continuity and function of an IC (Integrated Circuit) which is one of electronic components, an IC inspection jig that performs inspection by bringing a probe into contact with each terminal of the IC has been used. As this type of IC inspection jig, a probe electrode is provided on one surface of a multilayer ceramic substrate, and an electrode electrically connected to the probe electrode through a via is provided on the other surface. It has been. The multilayer ceramic substrate is required to have high strength that can withstand repeated contact of the IC terminals and high dimensional accuracy that can reliably contact the IC terminals and the probe.
近時、ICの微細化に伴いIC端子のサイズや間隔が縮小化する傾向がある一方、シリコンウエハの大型化が進み、最近では12インチ(約300mm)サイズのウエハが出現してきている。そして、IC検査は、このように大型化したシリコンウエハ単位で行う要求が高まっている。このため、多層セラミック基板に要求される特性はますます厳しくなってきており、ICの微細化およびウエハの大型化に十分対応可能な高い寸法精度と高い強度を有する多層セラミック基板が求められてきている。 Recently, there is a tendency that the size and interval of the IC terminals are reduced with the miniaturization of the IC. On the other hand, the size of the silicon wafer is increased, and recently, a 12-inch (about 300 mm) size wafer has appeared. Further, there is an increasing demand for IC inspection in units of silicon wafers that have been increased in size. For this reason, the characteristics required for the multilayer ceramic substrate are becoming more and more severe, and there is a demand for a multilayer ceramic substrate having high dimensional accuracy and high strength that can sufficiently cope with the miniaturization of ICs and the enlargement of wafers. Yes.
一般に、IC検査用治具に用いる多層セラミック基板は、導電性ペーストを充填、塗付したセラミックグリーンシートを複数枚積層し、一体に焼成することにより製造されている。しかしながら、このような方法では、焼成時の各セラミックグリーンシートの収縮にバラツキが生じるため、IC端子への接続に必要な寸法精度を得ることが困難であった。 In general, a multilayer ceramic substrate used for an IC inspection jig is manufactured by laminating a plurality of ceramic green sheets filled and coated with a conductive paste and firing them together. However, in such a method, since the shrinkage of each ceramic green sheet at the time of firing occurs, it is difficult to obtain the dimensional accuracy necessary for connection to the IC terminal.
そこで、より高い寸法精度を得るため、いわゆる無収縮焼成技術と称する製造技術が提案されてきている(例えば、特許文献1、2参照。)。この技術は、焼成したセラミック基板に未焼成のセラミックグリーンシートを積層した後、一体に焼成するもので、焼成したセラミック基板がセラミックグリーンシートの収縮時のXY方向(平面方向)への収縮を抑制するため、高い寸法精度が得られると考えられる。
Therefore, in order to obtain higher dimensional accuracy, a manufacturing technique called a so-called non-shrinkage firing technique has been proposed (for example, see
しかしながら、これらの技術では、焼成セラミック基板に積層されたセラミックグリーンシートのXY方向の収縮は抑制されるものの、次のような問題があった。すなわち、特許文献1に記載された方法では、焼成したセラミック基板の作製にあたり、第1のセラミックグリーンシートにビアホールを形成した後に焼成を行っている。このため、第1のセラミックグリーンシートはXY方向に収縮しながら焼結するため、高い寸法精度が得られない。その結果、得られた焼成セラミック基板に第2のセラミックグリーンシートを積層して焼成しても、得られる基板の寸法精度は必ずしも十分ではない。また、特許文献2においても、焼成したセラミック基板にビアホールを形成する方法についての記載はなく、焼成したセラミック基板自体の寸法精度については言及されていない。
However, these techniques have the following problems, although shrinkage in the XY direction of the ceramic green sheet laminated on the fired ceramic substrate is suppressed. That is, in the method described in
このように、近時要求されているような高い強度と高い寸法精度を有する多層セラミック基板を製造する技術は未だ確立されていない。
本発明は、上記従来技術の課題に対処してなされたものであり、IC等の電子部品の電極端子の微細化およびウエハ等の電子部品集合体の大型化に十分対応可能な高い寸法精度と高い強度を有する電子部品検査治具用多層セラミック基板を製造することができる方法を提供することを目的とする。 The present invention has been made in response to the above problems of the prior art, and has high dimensional accuracy that can sufficiently cope with the miniaturization of electrode terminals of electronic components such as ICs and the enlargement of an assembly of electronic components such as wafers. It is an object of the present invention to provide a method capable of producing a multilayer ceramic substrate for an electronic component inspection jig having high strength.
(1)請求項1の発明(電子部品検査治具用多層セラミック基板の製造方法)は第1のセラミックグリーンシートを第1の温度で焼成して第1の焼成済み基板を作製した後、前記第1の焼成済み基板に円錐台形状の第1のビアホールを形成し、次いで、この第1のビアホールに、前記第1の温度より低い第2の温度で焼成可能な導電ペーストを充填する工程(a)と、 前記第2の温度で焼成可能な第2のセラミックグリーンシートまたは該第2のセラミックグリーンシートを複数枚積層した積層体の少なくとも一主面に、前記導電ペーストを充填した第1の焼成済み基板を、前記第1のビアホールの大径側の面を前記第2のセラミックグリーンシートまたは前記積層体に向けて積層して複合積層体を得る工程(b)と、前記複合積層体を前記第2の温度で焼成する工程(c)と、前記焼成した複合積層体の前記第1の焼成済み基板の非積層側表面に電極を形成する工程(d)とを有し、前記工程(d)は、前記第1の焼成済み基板の非積層側表面を研磨する工程と、その研磨面に前記電極を形成するためスパッタリングを行う工程とを含むことを特徴とする。 (1) In the invention of claim 1 (a method for producing a multilayer ceramic substrate for an electronic component inspection jig), after firing a first ceramic green sheet at a first temperature to produce a first fired substrate, A step of forming a truncated cone-shaped first via hole in the first baked substrate, and then filling the first via hole with a conductive paste that can be baked at a second temperature lower than the first temperature ( a) and a first ceramic green sheet that can be fired at the second temperature or a laminate in which a plurality of the second ceramic green sheets are laminated, the first paste in which the conductive paste is filled (B) obtaining a composite laminate by laminating the fired substrate with the large-diameter side surface of the first via hole facing the second ceramic green sheet or the laminate; and Above And step (c) is fired at a second temperature, possess a (d) forming an electrode on the fired non-laminated surface of the first fired substrate of the composite laminate, the step (d ) Includes a step of polishing the non-stacked surface of the first baked substrate and a step of performing sputtering to form the electrode on the polished surface .
本発明では、第1の焼成済み基板に第1のビアホールを形成するので、ビアホールの位置および形状が高寸法精度となる。また、このように高寸法精度のビアホールを有する第1の焼成済み基板に第2のセラミックグリーンシートを積層して焼成するため、得られる多層セラミック基板全体の寸法精度も高いものとなる。さらに、第1の焼成済み基板に形成した第1のビアホールの充填する導電ペーストとして、Ag、Cuなどの低抵抗金属系材料を使用することが可能になり、検査精度の向上、消費電力の低減を図ることができる。 In the present invention, since the first via hole is formed in the first baked substrate, the position and shape of the via hole have high dimensional accuracy. In addition, since the second ceramic green sheet is laminated and fired on the first fired substrate having a via hole with high dimensional accuracy in this way, the dimensional accuracy of the entire multilayer ceramic substrate obtained is also high. Furthermore, it becomes possible to use a low-resistance metal material such as Ag or Cu as the conductive paste filled in the first via hole formed on the first baked substrate, thereby improving inspection accuracy and reducing power consumption. Can be achieved.
(2)請求項2の発明は、前記第1の温度が1350℃以上であり、かつ、前記第2の温度が800〜1000℃であることを特徴とする。 (2) The invention of claim 2 is characterized in that the first temperature is 1350 ° C. or higher and the second temperature is 800 to 1000 ° C.
本発明では、第1の焼成済み基板を焼成する第1の温度と、第2のセラミックグリーンシートと第1の焼成済み基板を積層した複合積層体を焼成する第2の温度を例示したものであり、第1の温度が1350℃以上であり、かつ、第2の温度が800〜1000℃であると、高強度、高寸法精度で、かつ、ビア抵抗の小さいIC検査治具用多層セラミック基板を容易かつ確実に得ることができる。 In the present invention, the first temperature for firing the first fired substrate and the second temperature for firing the composite laminate in which the second ceramic green sheet and the first fired substrate are laminated are exemplified. Yes, when the first temperature is 1350 ° C. or higher and the second temperature is 800 to 1000 ° C., the multilayer ceramic substrate for an IC inspection jig has high strength, high dimensional accuracy, and low via resistance. Can be obtained easily and reliably.
(3)請求項3の発明は、前記工程(b)において、予め前記第1の焼成済み基板に充填された導電ペーストは焼成されていることを特徴とする。 (3) The invention of claim 3 is characterized in that, in the step (b), the conductive paste previously filled in the first fired substrate is fired.
本発明では、第1の焼成済み基板に充填された導電ペーストを予め焼成するので、異なった組成および収縮挙動の導体ペーストを第1の焼成済み基板に配置することができ、より信頼性および電気特性の高い導体を配置することが可能となる。 In the present invention, since the conductive paste filled in the first baked substrate is baked in advance, conductor pastes having different compositions and shrinkage behavior can be arranged on the first baked substrate. It becomes possible to arrange a conductor having high characteristics.
(4)請求項4の発明は、前記第1のビアホールの形成は、レーザ加工により行うことを特徴とする。 (4) The invention of claim 4 is characterized in that the formation of the first via hole is performed by laser processing.
本発明では、第1の焼成済み基板の所望の位置に、所望の形状、大きさの第1のビアホールを容易にかつ経済的に形成することができる。 In the present invention, the first via hole having a desired shape and size can be easily and economically formed at a desired position of the first baked substrate.
(5)請求項5の発明は、前記第1のビアホールの径が、30μm以上、100μm以下であることを特徴とする。 (5) The invention of claim 5 is characterized in that the diameter of the first via hole is 30 μm or more and 100 μm or less.
本発明では、第1のビアホールの径が、30μm以上、100μm以下であるので、ICの微細化に十分に対応可能なビアおよび配線パターンを形成することができる。第1のビアホールの径が30μm未満では、下層に設けられるビアとの僅かな位置ずれによっても接続不良が生ずるおそれがあり、また、ビアホールへの導体の充填も困難になる。また、第1のビアホールの径が100μmを超えると、微細な電極パターンを形成することが困難になり、ICの微細化に十分に対応することができなくなる。 In the present invention, since the diameter of the first via hole is not less than 30 μm and not more than 100 μm, a via and a wiring pattern that can sufficiently cope with the miniaturization of the IC can be formed. If the diameter of the first via hole is less than 30 μm, a slight misalignment with the via provided in the lower layer may cause a connection failure, and it becomes difficult to fill the via hole with the conductor. Further, if the diameter of the first via hole exceeds 100 μm, it becomes difficult to form a fine electrode pattern, and it becomes impossible to sufficiently cope with the miniaturization of the IC.
(6)請求項6の発明は、前記第1の焼成済み基板の厚みが、0.1mm以上、0.5mm以下であることを特徴とする。 (6) The invention of claim 6 is characterized in that the thickness of the first baked substrate is 0.1 mm or more and 0.5 mm or less.
本発明では、第1の焼成済み基板の厚みが、0.1mm以上、0.5mm以下であるので、第2のセラミックグリーンシートまたはその積層体への積層が容易であるとともに、ビアホールの形成、特にレーザ加工によるビアホールの形成が容易である。第1の焼成済み基板の厚みが0.1mm未満では、第2のセラミックグリーンシートまたはその積層体への積層が困難になる。また、第1の焼成済み基板の厚みが0.5mmを超えると、所望の大きさ、形状のビアホールの形成が困難になる。 In the present invention, since the thickness of the first baked substrate is 0.1 mm or more and 0.5 mm or less, the second ceramic green sheet or a laminate thereof can be easily laminated, and via holes can be formed. In particular, it is easy to form a via hole by laser processing. When the thickness of the first fired substrate is less than 0.1 mm, it is difficult to laminate the second ceramic green sheet or its laminate. If the thickness of the first baked substrate exceeds 0.5 mm, it becomes difficult to form a via hole having a desired size and shape.
(7)請求項7の発明は、前記導電ペーストは、Ag、Cu、Au、PdおよびPtの群から選ばれる少なくとも1種を含むことを特徴とする。 (7) The invention of claim 7 is characterized in that the conductive paste contains at least one selected from the group consisting of Ag, Cu, Au, Pd and Pt.
本発明では、第1のビアホールに充填される導電ペーストが、Ag、Cu、Au、PdおよびPtの群から選ばれる少なくとも1種を含んでいるので、第1の焼成済み基板に低抵抗のビア導体を形成することができ、これにより検査精度の向上、消費電力の低減を図ることができる。 In the present invention, since the conductive paste filled in the first via hole contains at least one selected from the group consisting of Ag, Cu, Au, Pd and Pt, the first fired substrate has a low resistance via. A conductor can be formed, thereby improving inspection accuracy and reducing power consumption.
(8)請求項8の発明は、前記工程(b)において、前記第1の焼成済み基板に形成された第1のビアホールと連通し、かつ、前記第2の温度で焼成可能な導体ペーストが充填された第2のビアホールを有する第2のセラミックグリーンシートが積層されることを特徴とする。 (8) In the invention of claim 8, in the step (b), there is provided a conductor paste that communicates with the first via hole formed in the first fired substrate and can be fired at the second temperature. A second ceramic green sheet having a filled second via hole is laminated.
本発明では、焼成後の第2のセラミックグリーンシートに、第1の焼成済み基板に形成されるビアと電気的に確実に接続されたビアを形成することができる。 In the present invention, vias that are electrically and reliably connected to vias formed on the first fired substrate can be formed in the fired second ceramic green sheet.
本発明によれば、IC(電子部品)の端子電極パターンの微細化およびウエハ(電子部品集合体)の大型化に十分対応可能な高い寸法精度と高い強度を有する電子部品検査治具用多層セラミック基板を製造することができる。 According to the present invention, a multilayer ceramic for an electronic component inspection jig having high dimensional accuracy and high strength that can sufficiently cope with miniaturization of terminal electrode patterns of IC (electronic components) and enlargement of wafers (electronic component assemblies). A substrate can be manufactured.
以下、本発明を実施するための形態について、図面を参照して説明する。なお、説明は図面に基づいて行うが、それらの図面は単に図解のために提供されるものであって、本発明はそれらの図面により何ら限定されるものではない。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. Although the description will be made based on the drawings, the drawings are provided for illustration only, and the present invention is not limited to the drawings.
(第1の実施形態)
図1は本発明の第1の実施形態に係る電子部品(IC)検査治具用多層セラミック基板の製造方法の工程を示す断面図である。
(First embodiment)
FIG. 1 is a cross-sectional view showing a process of a method for manufacturing a multilayer ceramic substrate for an electronic component (IC) inspection jig according to a first embodiment of the present invention.
まず、図1(a)に示すように、第1の温度で焼成可能な第1のセラミックグリーンシート11を用意する。第1の温度は、強度の高い基板を得る観点から、1350℃以上であることが好ましく、1350〜1600℃であることがより好ましい。具体的には、アルミナ粉末(平均粒径3μm、比表面積1.0m2/g)に、アクリル樹脂(バインダ)、トルエン等の溶剤、およびDOP(ジオクチルフタレート)等の可塑剤を加え、十分に混合してセラミックスラリーとした後、このスラリーにドクターブレード法を適用して第1のセラミックグリーンシート11を得る。 First, as shown in FIG. 1A, a first ceramic green sheet 11 that can be fired at a first temperature is prepared. The first temperature is preferably 1350 ° C. or higher and more preferably 1350 to 1600 ° C. from the viewpoint of obtaining a substrate having high strength. Specifically, an alumina powder (average particle size of 3 μm, specific surface area of 1.0 m 2 / g) is added with a solvent such as acrylic resin (binder), toluene, and a plasticizer such as DOP (dioctyl phthalate). After mixing to make a ceramic slurry, the first ceramic green sheet 11 is obtained by applying a doctor blade method to this slurry.
次に、図1(b)に示すように、この第1のセラミックグリーンシート11を、第1の温度、具体的には1400℃で焼成して第1の焼成済み基板12を得る。この第1の焼成済み基板12の厚みは、0.1mm以上、0.5mm以下であることが好ましく、0.15mm以上、0.3mm以下であることがより好ましい。厚みが、0.1mm未満では強度が不十分となって、後述する第2のセラミックグリーンシートとの積層作業が困難になる。また、厚みが0.5mmを超えると、後述するビアホールの形成が困難になる。
Next, as shown in FIG. 1B, the first ceramic green sheet 11 is fired at a first temperature, specifically 1400 ° C., to obtain a first fired
次に、図1(c)に示すように、第1の焼成済み基板12に、レーザを照射して貫通孔であるビアホール(第1のビアホール)13を形成する。レーザによるビアホール13の形成には、CO2レーザやエキシマレーザ等の気体レーザ、YAGレーザやYVO4レーザ等の固体レーザを用いることができるが、特にこれらに限定されるものではない。また、レーザ加工によらず、ブラスト加工やドリル加工等も適用可能である。しかしながら、ブラスト加工では、微細なビアホール13の形成が困難であり、一方、ドリル加工では多額の加工費用がかかり非経済的である。このような観点からレーザ加工が好ましい。
Next, as shown in FIG. 1C, the first
第1のビアホール13の径は、後述する実験からも明らかなように、30μm以上、100μm以下であることが好ましく、50μm以上、85μm以下であることがより好ましい。第1のビアホール13の径が、30μm未満では導電ペーストの充填性が不良になり、信頼性の高い電気的接続が困難になるおそれがある。また、後述する第2のセラミックグリーンシートに形成されるビアや配線層との位置合わせに非常に高い精度が要求されるようになり、僅かな位置ずれで電気的接続が得られないおそれが生ずる。また、径が100μmを超えると、微細化されたICへの対応が困難になる。
The diameter of the first via
次に、図1(d)に示すように、第1のビアホール13に、第1の温度より低温の第2の温度で焼成可能な導電ペースト14を充填した後、図1(e)に示すように、この導電ペーストを充填した第1の焼成済み基板12を加熱し、導電ペースト14を焼成してビア(第1のビア)15を形成する。第2の温度は、800〜1000℃であることが好ましい。ここで、「第1の温度より低温の第2の温度で焼成可能な導電ペースト」とは、第1の温度と第2の温度との間に融点を有する金属粉末を含んでいる導電ペーストをいう。本発明においては、このような条件を満足するもののなかでも、得られるIC検査治具用多層セラミック基板の検査精度の向上や消費電力の低減等の観点から、低抵抗の金属、例えばAg、Cu、Au、PdおよびPtの群から選ばれる少なくとも1種を含む導電ペーストの使用が好ましい。
Next, as shown in FIG. 1D, the first via
次に、図1(f)に示すように、第1の焼成済み基板12の一方の面に、1枚乃至複数枚(図面の例では4枚)の、第2の温度、好ましくは800〜1000℃の温度で焼成可能な第2のセラミックグリーンシート16A〜16Dを積層する。
Next, as shown in FIG. 1 (f), one or more (four in the example of the drawing) second temperature, preferably 800 to one surface of the first
具体的には、SiO2、Al2O3およびB2O3を主成分とするホウケイ酸系ガラス粉末(平均粒径3μm、比表面積1.0m2/g)と、アルミナ粉末(平均粒径3μm、比表面積1.0m2/g)(両成分の重量比1:1)に、アクリル樹脂(バインダ)、トルエン等の溶剤、およびDOP(ジオクチルフタレート)等の可塑剤を加え、十分に混合してセラミックスラリーとした後、このスラリーにドクターブレード法を適用して第2のセラミックグリーンシート16A〜16Dを得る。そして、これらの第2のセラミックグリーンシート16A〜16Dに、パンチングによりビアホール(第2のビアホール)17を形成し、この第2のビアホール17に導電ペースト14を充填する。また、各第2のセラミックグリーンシート16A〜16Dの表面に、導電ペースト14と同様な導電ペーストを用いて配線パターン18を印刷する。その後、各第2のセラミックグリーンシート16A〜16Dを、第1の焼成済み基板12の一方の面に順次積層し、複合積層体を得る。第2のセラミックグリーンシート16A〜16Dを予め積層して積層体とし、これを第1の焼成済み基板12の一方の面に積層するようにしてもよい。
Specifically, a borosilicate glass powder (average particle size 3 μm, specific surface area 1.0 m 2 / g) containing SiO 2 , Al 2 O 3 and B 2 O 3 as main components, and alumina powder (average particle size) 3 μm, specific surface area 1.0 m 2 / g) (weight ratio 1: 1 of both components) Add a solvent such as acrylic resin (binder), toluene, and plasticizer such as DOP (dioctyl phthalate) and mix thoroughly. Then, after making a ceramic slurry, the doctor blade method is applied to the slurry to obtain second ceramic
次に、図1(g)に示すように、上記複合積層体を第2の温度、具体的には850℃、1時間で焼成する。この焼成により第2のセラミックグリーンシート16A〜16Dは、内部にビア(第2のビア)19が形成された第2の焼成済み基板20A〜20Dとなる。なお、加圧しながら焼成することも可能である。また、第1の焼成済み基板12に充填した導電ペースト14を予め焼成せず、この工程で焼成するようにしてもよい。
Next, as shown in FIG.1 (g), the said composite laminated body is baked at 2nd temperature, specifically, 850 degreeC for 1 hour. By this firing, the second ceramic
次に、図1(h)に示すように、焼成した複合積層体の両面または第1の焼成済み基板12の表面、つまり非積層面に、スパッタリング、蒸着、電解メッキ、無電解メッキ等により、Ti、Mo、Cu、Ni、Au等からなる電極21を形成する。具体的には、スパッタリングにより、Ti層およびCu層を形成し、次いで、電解メッキによりCu層、Ni層およびAu層を形成する。これにより、IC検査治具用多層セラミック基板100が完成する。
Next, as shown in FIG. 1 (h), by sputtering, vapor deposition, electrolytic plating, electroless plating, etc. on both surfaces of the fired composite laminate or the surface of the first fired
次に、本実施形態により得られた電子部品(IC)検査治具用多層セラミック基板100の使用方法を図2を用いて説明する。
Next, a method of using the multilayer
図2に模式的に示すように、上記多層セラミック基板100は、IC22の検査に用いられるIC検査用治具23の基板として用いられ、その一方の表面に形成された電極21に端子(プローブ)24が設けられる。
As schematically shown in FIG. 2, the multilayer
IC22の検査を行う場合、それらの端子24をIC22の端子25に接触させ、多層セラミック基板100の他方の表面の電極21に、IC電気特性検査装置26を接続し、IC22の検査を行う。
When inspecting the IC 22, the
本実施形態においては、第1の焼成済み基板12にビアホール13を形成するため、第1の焼成済み基板12自体(特に、ビア15の位置や形状)が高寸法精度となる。さらに、この高寸法精度の第1の焼成済み基板12に第2のセラミックグリーンシート16A〜16Dを積層して焼成するため、得られる多層セラミック基板100も高寸法精度となる。したがって、第1の焼成済み基板12の一方の表面に形成された電極21に端子(プローブ)24を介してIC22の端子25を接触させて検査する場合に、電極21とIC22の端子25と確実に電気的に接続させることができる。
In the present embodiment, since the via
また、第1の焼成済み基板12が、アルミナ成分95重量%という高強度基板からなるため、プローブを介したIC端子25との繰り返し接触にも十分耐えることができる。
Further, since the first
(第2の実施形態)
図3は、本発明の第2の実施形態に係るIC検査治具用多層セラミック基板の製造方法の工程を示す断面図である。ここでは、重複する説明を避けるため、第1の実施形態と共通する点については説明を省略し、相違点を中心に説明する。
(Second Embodiment)
FIG. 3 is a cross-sectional view showing steps of a method for manufacturing a multilayer ceramic substrate for an IC inspection jig according to the second embodiment of the present invention. Here, in order to avoid overlapping description, description of points that are common to the first embodiment will be omitted, and differences will be mainly described.
本実施形態においては、まず、図3(a)に示すように、第1の実施形態と同様な材料を用いて2枚の第1のセラミックグリーンシート11A、11Bを作製する。
In the present embodiment, first, as shown in FIG. 3A, two first ceramic
次に、図3(b)に示すように、これらの2枚の第1のセラミックグリーンシート11A、11Bを焼成して、2枚の第1の焼成済み基板12A、12Bを得る。
Next, as shown in FIG. 3B, these two first ceramic
次に、図3(c)に示すように、各第1の焼成済み基板12A、12Bにビアホール(第1のビアホール)13を形成する。
Next, as shown in FIG. 3C, via holes (first via holes) 13 are formed in the first
次に、図3(d)に示すように、第1のビアホール13に導電ペースト14を充填した後、図3(e)に示すように、この導電ペースト14を充填した各第1の焼成済み基板12A、12Bを加熱し、導電ペースト14を焼成してビア15を形成する。なお、第1の実施形態の場合と同様、導電ペースト14の焼成は後の工程で行ってもよい。
Next, as shown in FIG. 3 (d), the first via
次に、図3(f)に示すように、2枚の第1の焼成済み基板12A、12Bと、1枚乃至複数枚(図面の例では4枚)の第2のセラミックグリーンシート16A〜16Dを、第1の焼成済み基板12A、12Bが第2のセラミックグリーンシート16A〜16Dの両側に配置されるように積層し、複合積層体を得る。
Next, as shown in FIG. 3F, two first fired
次に、図3(g)に示すように、上記複合積層体を加圧焼成し、さらに、図3(h)に示すように、焼成した複合積層体の片面または両面に電極21を形成する。これにより、IC検査治具用多層セラミック基板200が完成する。
Next, as shown in FIG. 3 (g), the composite laminate is fired under pressure, and as shown in FIG. 3 (h),
本実施形態においては、第1の実施形態と同様の効果を得ることができるうえに、第2のセラミックグリーンシート16A〜16Dの両側に第1の焼成済み基板12A、12Bを配置して焼成しているので、第2のセラミックグリーンシート16A〜16D焼成時の変形がより抑制され、ビア15,19による電気的接続の信頼性をさらに向上させることができる。
In the present embodiment, the same effects as in the first embodiment can be obtained, and the first fired
なお、本実施形態では、第2のセラミックグリーンシート16A〜16Dの両側に第1の焼成済み基板12、つまり、同じ材料、同じ方法で作製された焼成済み基板を配置しているが、一方に第1の焼成済み基板12を配置し、他方に第1の焼成済み基板12と異なる材料、方法で作製された第3の焼成済み基板を使用することも可能である。しかしながら、本発明の目的のためには、第2の温度より少なくとも高い温度、好ましくは第1の焼成済み基板12の場合と同様、1350℃以上の温度で焼成された基板を使用することが好ましい。また、このような基板に形成されたビアホールに充填する導電ペーストも、ビアの低抵抗化のためには、導電ペースト14として例示したような低抵抗の導電ペーストを用いることが好ましい。
In the present embodiment, the first fired
次に、本発明の効果を確認するために行った実験およびその結果について記載する。
(実験)
第1の焼成済み基板の厚み/第1の焼成済み基板に設けられたビアホール径の多層セラミック基板の特性(電気接続信頼性および検査用端子(電極)の接着性)に与える影響を調べる実験を行った。
Next, experiments conducted to confirm the effects of the present invention and the results thereof will be described.
(Experiment)
An experiment to investigate the effect of the thickness of the first fired substrate / the via hole diameter provided on the first fired substrate on the characteristics of the multilayer ceramic substrate (reliability of electrical connection and adhesion of test terminals (electrodes)) went.
本実験では、表1に示すような第1の焼成済み基板の厚み等の異なる13種のIC検査治具用多層セラミック基板(試料No.1〜13)を作製した。
[試料No.1の作製]
アルミナ粉末(平均粒径3μm、比表面積1.0m2/g)1kgおよびアクリル樹脂(バインダ)120gをアルミナ製ポットに入れ、さらに適当量のMEK(メチルエチルケトン)およびDOP(可塑剤)を加え、5時間混合してセラミックスラリーを得た。得られたセラミックスラリーを用いてドクターブレード法により厚み0.30mmのセラミックグリーンシート(第1のセラミックグリーンシート)を得た。
In this experiment, 13 types of multilayer ceramic substrates (samples Nos. 1 to 13) for IC inspection jigs having different thicknesses of the first fired substrate as shown in Table 1 were produced.
[Sample No. Preparation of 1]
1 kg of alumina powder (average particle size 3 μm, specific surface area 1.0 m 2 / g) and 120 g of acrylic resin (binder) are put in an alumina pot, and then appropriate amounts of MEK (methyl ethyl ketone) and DOP (plasticizer) are added. Mixing for a time, a ceramic slurry was obtained. Using the obtained ceramic slurry, a ceramic green sheet (first ceramic green sheet) having a thickness of 0.30 mm was obtained by a doctor blade method.
次いで、上記第1のセラミックグリーンシート2枚を1400℃で10時間加熱し焼成した。これらの各焼成済み基板(第1の焼成済み基板)に対し、CO2レーザを用いて85μm径のビアホールを所要数形成した後、それらのビアホールにAg系導電ペーストを充填し、900℃で0.5時間加熱して導電ペーストを焼成した。 Next, the two first ceramic green sheets were heated and fired at 1400 ° C. for 10 hours. Each of these baked substrates (first baked substrate) is formed with a required number of via holes having a diameter of 85 μm using a CO 2 laser, and then filled with Ag-based conductive paste in the via holes, and 0 ° C. at 900 ° C. The conductive paste was fired by heating for .5 hours.
また、SiO2、Al2O3およびB2O3を主成分とするホウケイ酸系ガラス粉末(平均粒径3μm、比表面積1.0m2/g)と、アルミナ粉末(平均粒径3μm、比表面積1.0m2/g)とを、重量比で1:1、総量で1kgとなるように秤量してアルミナ製ポットに入れ、さらに適当量のMEK(メチルエチルケトン)およびDOP(可塑剤)を加え、5時間混合してセラミックスラリーを得た。得られたセラミックスラリーを用いてドクターブレード法により厚み0.15mmのセラミックグリーンシート(第2のセラミックグリーンシート)を得た。 Further, borosilicate glass powder (average particle size 3 μm, specific surface area 1.0 m 2 / g) mainly composed of SiO 2 , Al 2 O 3 and B 2 O 3 and alumina powder (average particle size 3 μm, ratio) (Surface area 1.0 m 2 / g) is weighed to a weight ratio of 1: 1 and a total amount of 1 kg and put into an alumina pot, and then add appropriate amounts of MEK (methyl ethyl ketone) and DOP (plasticizer). The ceramic slurry was obtained by mixing for 5 hours. Using the obtained ceramic slurry, a ceramic green sheet (second ceramic green sheet) having a thickness of 0.15 mm was obtained by a doctor blade method.
上記第2のセラミックグリーンシート20枚にそれぞれパンチングにより所要数のビアホールを形成し、このビアホールにAg系導電ペーストを充填するとともに、同種の導電ペーストを用いて常法により配線パターンを形成した。 A required number of via holes were formed in each of the 20 second ceramic green sheets by punching, and the via holes were filled with an Ag-based conductive paste, and a wiring pattern was formed by a conventional method using the same type of conductive paste.
これらの20枚の第2のセラミックグリーンシートを積層し、さらにその両面に、導電ペーストを充填し焼成した第1の焼成済み基板を積層して複合積層体とした後、850℃で1時間加熱焼成した。 After laminating these 20 second ceramic green sheets and further laminating a first fired substrate filled with a conductive paste and firing on both sides to form a composite laminate, heating at 850 ° C. for 1 hour Baked.
焼成後の複合積層体の両面を研磨した後、スパッタリングと電解メッキにより電極(縦2mm×横2mm×厚み0.01mm)を形成し、IC検査治具用多層セラミック基板を製造した。 After both surfaces of the fired composite laminate were polished, electrodes (vertical 2 mm × horizontal 2 mm × thickness 0.01 mm) were formed by sputtering and electrolytic plating to produce a multilayer ceramic substrate for an IC inspection jig.
[試料No.2〜13の作製]
第1の焼成済み基板の製造に用いる原料粉末の種類、グリーンシートの厚み、ビアホール径、および、導体材料を、表1に示すように変えた以外は試料No.1の場合と同様にしてIC検査治具用多層セラミック基板を製造した。なお、原料粉末として、No.8では、窒化珪素(平均粒径1μm、比表面積7m2/g)を、No.9では、ムライト(平均粒径2μm、比表面積5m2/g)を、その他のNo.2〜7およびNo.10〜13では、No.1と同様のアルミナを用いた。
[Sample No. Production of 2 to 13]
Except for changing the kind of raw material powder used in the manufacture of the first fired substrate, the thickness of the green sheet, the via hole diameter, and the conductor material as shown in Table 1, sample No. In the same manner as in No. 1, a multilayer ceramic substrate for IC inspection jig was produced. In addition, as raw material powder, No. No. 8, silicon nitride (
[特性評価]
得られたIC検査治具用多層セラミック基板の特性評価を下記に示す方法で行った。結果を表1に併せ示す。
(a)電気接続信頼性
IC検査治具用多層セラミック基板の両面に設けた電極間の導通を確認し、導通が得られた電極の割合を調べた。
(b)電極の接着性
IC検査治具用多層セラミック基板の一方の面に設けた電極に銅ワイヤーを半田付けし、これを20mm/minで引っ張り、基板が破壊したときの荷重(ピール強度)を測定した。
[Characteristic evaluation]
Characteristic evaluation of the obtained multilayer ceramic substrate for IC inspection jig was performed by the method shown below. The results are also shown in Table 1.
(A) Electrical connection reliability The electrical connection between the electrodes provided on both surfaces of the multilayer ceramic substrate for IC inspection jig was confirmed, and the ratio of the electrodes with which electrical connection was obtained was examined.
(B) Adhesiveness of electrode A load (peel strength) when a copper wire is soldered to an electrode provided on one surface of a multilayer ceramic substrate for an IC inspection jig and pulled at 20 mm / min to break the substrate. Was measured.
表1から明らかなように、ビアホール径が30μm以上、100μm以下で、かつ、第1の焼成済み基板の厚みが0.1mm以上、0.5mm以下である場合に、特に良好な結果が得られている。 As is apparent from Table 1, particularly good results are obtained when the via hole diameter is 30 μm or more and 100 μm or less and the thickness of the first fired substrate is 0.1 mm or more and 0.5 mm or less. ing.
なお、本発明は以上説明した実施形態等に何ら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施し得ることはいうまでもない。 It should be noted that the present invention is not limited to the above-described embodiments and the like, and it goes without saying that the present invention can be implemented in various modes without departing from the present invention.
11,11A,11B…第1のセラミックグリーンシート、12,12A,12B…第1の焼成済み基板、13…(第1の)ビアホール、14…導電ペースト、15…(第1の)ビア、16A〜16D…第2のセラミックグリーンシート、17…(第2の)ビアホール、19…(第2の)ビア、20A〜20D…第2の焼成済み基板、21…電極、100,200…IC検査治具用多層セラミック基板。
DESCRIPTION OF
Claims (8)
前記第2の温度で焼成可能な第2のセラミックグリーンシートまたは該第2のセラミックグリーンシートを複数枚積層した積層体の少なくとも一主面に、前記導電ペーストを充填した第1の焼成済み基板を、前記第1のビアホールの大径側の面を前記第2のセラミックグリーンシートまたは前記積層体に向けて積層して複合積層体を得る工程(b)と、
前記複合積層体を前記第2の温度で焼成する工程(c)と、
前記焼成した複合積層体の前記第1の焼成済み基板の非積層側表面に電極を形成する工程(d)と
を有し、
前記工程(d)は、前記第1の焼成済み基板の非積層側表面を研磨する工程と、その研磨面に前記電極を形成するためスパッタリングを行う工程とを含むことを特徴とする電子部品検査治具用多層セラミック基板の製造方法。 After the first ceramic green sheet is fired at a first temperature to produce a first fired substrate, a truncated cone-shaped first via hole is formed in the first fired substrate, and then the first fired substrate is formed. Filling a via hole with a conductive paste that can be fired at a second temperature lower than the first temperature (a);
A first fired substrate filled with the conductive paste on at least one main surface of a second ceramic green sheet that can be fired at the second temperature or a laminate in which a plurality of the second ceramic green sheets are laminated. A step (b) of obtaining a composite laminate by laminating the surface on the large diameter side of the first via hole toward the second ceramic green sheet or the laminate ,
Firing the composite laminate at the second temperature (c);
Possess the (d) forming an electrode on the non-laminated surface of the first fired substrate of the fired composite laminate,
The step (d) includes a step of polishing the non-laminated side surface of the first baked substrate and a step of performing sputtering to form the electrode on the polished surface. Manufacturing method of multilayer ceramic substrate for jig.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328401A JP5122935B2 (en) | 2007-12-20 | 2007-12-20 | Manufacturing method of multilayer ceramic substrate for electronic component inspection jig |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328401A JP5122935B2 (en) | 2007-12-20 | 2007-12-20 | Manufacturing method of multilayer ceramic substrate for electronic component inspection jig |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009152352A JP2009152352A (en) | 2009-07-09 |
JP5122935B2 true JP5122935B2 (en) | 2013-01-16 |
Family
ID=40921168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007328401A Expired - Fee Related JP5122935B2 (en) | 2007-12-20 | 2007-12-20 | Manufacturing method of multilayer ceramic substrate for electronic component inspection jig |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5122935B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11497126B2 (en) | 2019-11-05 | 2022-11-08 | Point Engineering Co., Ltd. | Multilayer wiring board and probe card including same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011114318A (en) * | 2009-11-30 | 2011-06-09 | Kyocera Kinseki Corp | Manufacturing method of element-mounting member wafer, and manufacturing method of the element-mounting member |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0878849A (en) * | 1994-09-05 | 1996-03-22 | Hitachi Ltd | Ceramic multilayer circuit board and manufacturing method thereof |
JP2005093946A (en) * | 2003-09-19 | 2005-04-07 | Ngk Spark Plug Co Ltd | Ceramic wiring board and component mounted wiring board using it |
JP2004125803A (en) * | 2003-11-20 | 2004-04-22 | Ibiden Co Ltd | Probe card |
JP4203485B2 (en) * | 2005-03-11 | 2009-01-07 | Tdk株式会社 | Manufacturing method of multilayer ceramic substrate |
-
2007
- 2007-12-20 JP JP2007328401A patent/JP5122935B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11497126B2 (en) | 2019-11-05 | 2022-11-08 | Point Engineering Co., Ltd. | Multilayer wiring board and probe card including same |
Also Published As
Publication number | Publication date |
---|---|
JP2009152352A (en) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5236379B2 (en) | IC inspection apparatus substrate and manufacturing method thereof | |
JP5461902B2 (en) | Substrate for electrical inspection and manufacturing method thereof | |
TWI592960B (en) | A method of forming a bonded structure of an electronic component, an electronic component, and an object to be bonded | |
JP2009074823A (en) | Wiring board for electronic component inspection device, and its manufacturing method | |
JP2008034828A (en) | Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate | |
JP2009158576A (en) | Multilayer ceramic substrate for electronic component inspecting tool | |
US10854385B2 (en) | Method for producing ceramic substrate, ceramic substrate, and module | |
JP5084668B2 (en) | Probe card wiring board and probe card using the same | |
JP5122935B2 (en) | Manufacturing method of multilayer ceramic substrate for electronic component inspection jig | |
KR101716992B1 (en) | Conductive paste, and ceramic substrate produced using same | |
JP2010223849A (en) | Probe card wiring board and probe card using the same | |
JP6614240B2 (en) | Ceramic multilayer substrate | |
JP5725845B2 (en) | Ceramic circuit board for probe card and probe card using the same | |
JP4900226B2 (en) | Multilayer ceramic substrate, manufacturing method thereof, and electronic component | |
JP5495774B2 (en) | Ceramic circuit board for probe card and probe card using the same | |
JP3630372B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP2009238976A (en) | Ceramic laminated substrate and method for manufacturing the ceramic laminated body | |
JP5184924B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP2011208980A (en) | Ceramic wiring board for probe card and probe card using the same | |
JP5675389B2 (en) | Probe card wiring board and probe card | |
WO2001069991A1 (en) | Method of manufacturing multilayer ceramic substrate, and conductor paste | |
JPH06334351A (en) | Conductor paste and ceramic multilayer interconnection board using same | |
JP2013098325A (en) | Method for manufacturing multilayer ceramic substrate | |
JP7237474B2 (en) | Ceramic wiring board and probe board | |
JP2019096817A (en) | Wiring board and probe board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5122935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |