[go: up one dir, main page]

JP5118238B2 - 耐食性と歩留まりを向上させたプリント基板 - Google Patents

耐食性と歩留まりを向上させたプリント基板 Download PDF

Info

Publication number
JP5118238B2
JP5118238B2 JP2011142338A JP2011142338A JP5118238B2 JP 5118238 B2 JP5118238 B2 JP 5118238B2 JP 2011142338 A JP2011142338 A JP 2011142338A JP 2011142338 A JP2011142338 A JP 2011142338A JP 5118238 B2 JP5118238 B2 JP 5118238B2
Authority
JP
Japan
Prior art keywords
printed circuit
conductor layer
circuit board
pads
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011142338A
Other languages
English (en)
Other versions
JP2013008932A (ja
Inventor
雄一 大河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2011142338A priority Critical patent/JP5118238B2/ja
Priority to US13/477,151 priority patent/US8853561B2/en
Priority to CN2012102061462A priority patent/CN102858086A/zh
Priority to DE201210105488 priority patent/DE102012105488A1/de
Publication of JP2013008932A publication Critical patent/JP2013008932A/ja
Application granted granted Critical
Publication of JP5118238B2 publication Critical patent/JP5118238B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、耐食性と歩留まりを向上させたプリント基板に関する。
電子部品の小型化により、プリント基板上の配線パターン幅も微細化が進み、基板製造時のパターン形成の難易度が上がって歩留まりが低下する問題や、フィールド使用環境で腐食や電食により断線が発生しやすくなる問題がある。特に、工作機械が使用されるような工場環境では切削液がミスト化し、そのミストがプリント基板表面に付着して部品端子からの配線引き出し部が腐食や電食により断線する問題がある。
そこで、耐食性や防湿性に優れるポリウレタン樹脂等をプリント基板に絶縁コーティングする技術がある(特許文献1を参照)。他の技術として、表面実装部品用のパッド内にブラインドビアホール(BVH)を配置して配線引き出し部を内層導体層に形成する技術がある(特許文献2を参照)。さらに、他の技術として、パッド外周をソルダレジストで被って配線引き出し部の露出をなくす技術がある(特許文献3を参照)。
特開平10−321115号公報 特開2001−358445号公報 特開2001−332851号公報
特許文献1に開示される技術では、プリント基板とコネクタなどの電子部品を電気的に接続するため、絶縁コーティングは部品実装後に行う必要がある。このため、コネクタなどの電子部品にコーティング材が付着してしまい接触不良を起こす問題がある。
特許文献2に開示される技術では、電子部品装着用の全てのパッドにブラインドビアホール(BVH)を付加すると、ブラインドビアホール(BVH)が接続する内層導体層に配線が集中し、全ての配線を接続するのが困難になる。特許文献3に開示される技術では、パッド側面部がはんだ付けされないため、はんだ付け強度の低下という問題がある。
図8は、パッド50の端53がソルダレジスト51の開口端52から離れている構造(符号55の部位を参照)の表面実装部品用パッド(通常パッド)を説明する図である。パッド50とはんだボール端子31とは上面と側面とではんだ付けされるため、はんだ付け強度が高いが、配線引き出し部54はソルダレジスト51で覆われていないため、腐食や電食による断線が発生する可能性が高い。なお、符号56は絶縁樹脂層である。
また、図9は、ソルダレジスト61の開口端62がパッド60の端よりパッド中心方向に延び、ソルダレジスト61がパッド60の周辺部に覆いかぶさる構造の表面実装部品用パッド(オーバーレジストパッド)を説明する図である。配線引き出し部63はソルダレジスト61で被覆されている。オーバーレジストパッド60の構成は、腐食や電食による断線の可能性は図8の通常パッドに比べて低いものの、はんだボール端子31がオーバーレジストパッド60の上面とのみはんだ付けされるため、図8の通常パッドの構成に比較して、はんだ付け強度が低い。なお、符号64は絶縁樹脂層である。符号65はソルダレジスト61がパッドの周辺端部を被覆している部位を示している。
そこで本発明は、従来技術の上記問題点に鑑み、部品実装後のコーティングなしにプリント基板の耐食性を向上し、同時に歩留まりを向上させることを目的とする。
本願の請求項1に係る発明は、複数枚の銅張積層板と複数枚のプリプレグを用い、銅張積層板とプリプレグを交互に積層し、最外位置には前記プリプレグの外側に表層導体層を配置し、一括積層プレスしたプリント基板であって、前記プリント基板の表面に実装される表面実装部品用のパッドを有し、前記パッドからの配線引き出し部の全てを、前記表層導体層と直下の銅張積層板を接続するブラインドビアホールを通じて該銅張積層板の内層導体層に接続すると共に、少なくとも表層導体層に最も近い銅張積層板の表裏の導体層を接続するインナービアホールを設け、該インナービアホールには導電膜を形成し、前記表面実装部品の端子と前記パッドとは、該パッドの上面と側面とではんだ付けされることを特徴とするプリント基板である。
請求項2に係る発明は、複数枚の銅張積層板と複数枚のプリプレグを用い、銅張積層板とプリプレグを交互に積層し、最外位置には前記プリプレグの外側に表層導体層を配置し、一括積層プレスしたプリント基板であって、前記プリント基板の表面に実装される表面実装部品用のパッドと、前記パッドを2つ以上含むと共に、該パッドの最小幅以上のパターン幅で接続または塗り潰されたベタパターンを有し、前記ベタパターンに包含されるパッドの外周をソルダレジストで被った構造とし、前記ベタパターンに包含されない個々独立して形成されたパッドからの配線引き出し部の全てを、前記表層導体層と直下の銅張積層板を接続するブラインドビアホールを通じて該銅張積層板の内層導体層に接続すると共に、少なくとも表層導体層に最も近い銅張積層板の表裏の導体層を接続するインナービアホールを設け、該インナービアホールには導電膜を形成し、前記表面実装部品の端子と前記個々独立して形成されたパッドとは、該パッドの上面と側面とではんだ付けされることを特徴とするプリント基板である。
本発明により、部品実装後のコーティングなしにプリント基板の耐食性を向上し、同時に歩留まりを向上させることができる。
プリント基板の断面構造を説明する図である。 インナービアホール(IVH)の製造工程を説明する図である。 インナービアホール(IVH)を有するプリント基板の構成を説明する図である。 ブラインドビアホール(BVH)の製造工程を説明する図である。 本発明の実施形態1を説明する図である。 本発明の実施形態2を説明する図である。 本発明の実施形態2に用いられるベタパターンを説明する図である。 通常パッドを説明する図である。 オーバーレジストパッドを説明する図である。
以下、本発明の実施形態を図面と共に説明する。
図1は、プリント基板の断面構造を説明する図である。
各種電気機器の分野で使用されているプリント基板について、高密度化、高集積化の要望の高まりとともに多層プリント基板が注目されている。この多層のプリント基板1は、回路形成した複数層からなる内層導体層4、複数層からなる絶縁樹脂層5と表層導体層3を積層一体化し、表層導体層3にソルダレジスト層2が設けられている。表層導体層3または内層導体層4は、絶縁樹脂層5と交互に積層されている。ソルダレジスト層2は、プリント基板の表面を覆い、表層導体層3に形成される回路パターンを保護する絶縁膜である。本発明において、このような多層構造を有するプリント基板1には、導通めっき処理した埋め込み型導通孔としてのインナービアホール(IVH)および導通めっき処理したブラインドビアホール(BVH)が設けられている。
プリント基板1にインナービアホール(IVH)を形成する製造工程を図2,図3を用いて説明する。図2は、銅張積層板に貫通孔および回路を形成することを説明する図である。図3は、インナービアホール(IVH)を有するプリント基板を説明する図である。 インナービアホール(IVH)は、プリント基板内の別々の内層導体層を互いに接続するために、プリント基板内に埋め込まれて外層には現れない構造を有する。
図2(a)に示される絶縁樹脂材12の両側面に銅箔11,13が設けられた銅張積層板10に、ドリル加工またはレーザ加工などの加工方法を用いて、インナービアホール(IVH)を形成する位置に貫通孔14を設ける(図2(b)参照)。銅張積層板10に設けた貫通孔14を、導通めっき処理した埋め込み型導通孔としてのインナービアホール(IVH)とするために、銅箔11,13、および、貫通孔14の内壁に導電膜15を形成する導通めっき処理を行う(導電膜付加)(図2(c))。なお、導電膜15,15を形成した銅箔11,13の部分は、図1の内層導体層4に対応する。この内層導体層4,4に所望の回路パターンを形成する(図2(d))。
図2を用いて説明した銅張積層板10を複数枚(図3では2枚)用いて、インナービアホール(IVH)を形成したプリント基板1を構成する。表層銅箔16、プリプレグ17、銅張積層板10a、プリプレグ17、銅張積層板10b、プリプレグ17、表層銅箔16を一括してプレス(一括積層プレス)し、インナービアホール(IVH)18を有するプリント基板1を作成する。
なお、積層される銅張積層板10は2枚に限定されず、3枚以上の場合もある。また、プリプレグ17は、熱硬化性樹脂によって被覆された繊維によって構成されている。
本発明のプリント基板1は、インナービアホール(IVH)およびブラインドビアホール(BVH)を有する。図4は、プリント基板1へのブラインドビアホール(BVH)の製造工程を説明する図である。図2,図3を用いて説明した銅張積層板10を多層積層後に、表層銅箔16およびプリプレグ17に、ドリル加工やレーザ加工などによってブラインドビアホール(BVH)用の非貫通孔19,19を開ける加工を行う(図4(a))。この非貫通孔19,19の先端は、直下の銅張積層板10の内層導体層4に達するまで孔が開けられている。非貫通孔19,19を、導通めっき処理した導通孔としてのブラインドビアホール(BVH)とするために、表層銅箔16,16、および、非貫通孔19の内壁に導電膜20,20を形成する導通めっき処理を行う(導電膜付加)(図4(b))。銅箔16,16に導電膜20、20が形成された部分は、図1の表層導体層3,3に対応する。この表層導体層3,3に所望の回路パターンを形成する(図4(c))。
図5は本発明の実施形態1を説明する図である。プリント基板1に、表層導体層3の所望の回路パターンの一部として、プリント基板1に電子部品のボールグリッドアレイ部品30を実装するためのパッド22が形成される。ボールグリッドアレイ部品30は、端子接合用のはんだボール端子31がパッケージ底面に格子状に形成されている表面実装パッケージである。ボールグリッドアレイ部品30の複数のはんだボール端子31とプリント基板上に設けられたパッド22の各々が、はんだボール端子31を溶融させることにより接合され、ボールグリッドアレイ部品30がプリント基板1に電気的・機械的に接合される。本発明の実施形態1では、パッド22とその直下の銅張積層板10の内層導体層4とを、ブラインドビアホール(BVH)21を介して電気的に接続することができる。これによって、パッド22からの配線の引き出しを表面導体層3に設ける必要がなくなり、耐食性と歩留まりを向上させることができる。
さらに、内層導体層4の間を電気的に接続するインナービアホール(IVH)18を設けることで、ブラインドビアホール(BVH)21が接続する内層導体層4に配線が集中することを回避することができる。符号32で示す破線の部位は、パッド22とはんだボール端子31との接合部位である。ボール端子31とパッド22とは、パッド22の上面と側面とで両者がはんだ付けされていることから、はんだ付け強度を高く維持することができる。なお、表面実装部品以外のプリント基板1にリードを挿入する部品は、通常の基板構造により任意の内層導体層4に配線の引き出しが可能である。
図6は、本発明の実施形態2を説明する図である。プリント基板1には、銅張積層板10とプリプレグ17を交互に積層し、最外位置にはプリプレグ17の外側に表層導体層3が配置されている。プリント基板1は、プリント基板1の表面に実装される表面実装部品用の個々独立して形成されたパッド22と、パッドを2つ以上含むと共に該パッドの最小幅以上のパターン幅で接続または塗り潰されて形成されたベタパターン33を有する。パッド22とベタパターン33は、表層導体層3に回路形成される。
本発明の実施形態2では、ベタパターン33に包含されないパッド22からの配線引き出し部の全てを、表層導体層3と直下の銅張積層板10の内層導体層4を電気的に接続するブラインドビアホール21を通じて該銅張積層板10の内層導体層4に接続すると共に、少なくとも表層導体層3に最も近い銅張積層板10の表裏を接続するインナービアホール18が設けられ、該インナービアホール18には導電膜が形成され、銅張積層板10の表と裏の導体層が電気的に接続された構造とされている。
図7は、ベタパターン33を説明する図である。図7に示されるベタパターン33は、2つのパッドを含む最小構成のベタパターンである。ベタパターン33に包含されるパッド34,34は、その外周をソルダレジスト2で被った構造とされている。符号35はソルダレジスト2の開口端部の位置を表し、符号36はオーバーレジストパッド34の端部を表す。はんだ付け強度の低下が問題とならない部品端子については、ベタパターン33に包含されるパッド34に接続することで、パッドの外周をソルダレジストで被った構造として耐食性を確保できるため、ブラインドビアホール21を通じて配線引き出し部を内層導体層4に設ける必要がなく、配線の自由度を大きくすることができる。
1 プリント基板
2 ソルダレジスト層
3 表層導体層
4 内層導体層
5 絶縁樹脂層

10 銅張積層板
11 銅箔
12 絶縁樹脂材
13 銅箔
14 貫通孔
15 導電膜
16 表層銅箔
17 プリプレグ
18 インナービアホール
19 非貫通孔
20 導電膜
21 ブラインドビアホール
22 パッド
23 引き出し配線

30 ボールグリッドアレイ部品
31 はんだボール端子
32 パッドとはんだボール端子の接合部位
33 ベタパターン
34 オーバーレジストパッド
35 ソルダレジストの開口端
36 オーバーレジストパッドの端

50 パッド
51 ソルダレジスト
52 ソルダレジストの開口端
53 パッドの端
54 配線引き出し部
55 パッドとソルダレジストの隙間
56 絶縁樹脂層

60 オーバーレジストパッド
61 ソルダレジスト
62 ソルダレジスト61の開口端
63 配線引き出し部
64 絶縁樹脂層
65 ソルダレジストがパッドを被覆している部位

Claims (2)

  1. 複数枚の銅張積層板と複数枚のプリプレグを用い、
    銅張積層板とプリプレグを交互に積層し、最外位置には前記プリプレグの外側に表層導体層を配置し、一括積層プレスしたプリント基板であって、
    前記プリント基板の表面に実装される表面実装部品用のパッドを有し、
    前記パッドからの配線引き出し部の全てを、前記表層導体層と直下の銅張積層板を接続するブラインドビアホールを通じて該銅張積層板の内層導体層に接続すると共に、少なくとも表層導体層に最も近い銅張積層板の表裏の導体層を接続するインナービアホールを設け、該インナービアホールには導電膜を形成し、前記表面実装部品の端子と前記パッドとは、該パッドの上面と側面とではんだ付けされることを特徴とするプリント基板。
  2. 複数枚の銅張積層板と複数枚のプリプレグを用い、
    銅張積層板とプリプレグを交互に積層し、最外位置には前記プリプレグの外側に表層導体層を配置し、一括積層プレスしたプリント基板であって、
    前記プリント基板の表面に実装される表面実装部品用のパッドと、
    前記パッドを2つ以上含むと共に、該パッドの最小幅以上のパターン幅で接続または塗り潰されたベタパターンを有し、
    前記ベタパターンに包含されるパッドの外周をソルダレジストで被った構造とし、
    前記ベタパターンに包含されない個々独立して形成されたパッドからの配線引き出し部の全てを、前記表層導体層と直下の銅張積層板を接続するブラインドビアホールを通じて該銅張積層板の内層導体層に接続すると共に、少なくとも表層導体層に最も近い銅張積層板の表裏の導体層を接続するインナービアホールを設け、該インナービアホールには導電膜を形成し、前記表面実装部品の端子と前記個々独立して形成されたパッドとは、該パッドの上面と側面とではんだ付けされることを特徴とするプリント基板。
JP2011142338A 2011-06-27 2011-06-27 耐食性と歩留まりを向上させたプリント基板 Expired - Fee Related JP5118238B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011142338A JP5118238B2 (ja) 2011-06-27 2011-06-27 耐食性と歩留まりを向上させたプリント基板
US13/477,151 US8853561B2 (en) 2011-06-27 2012-05-22 Printed wiring board with improved corrosion resistance and yield
CN2012102061462A CN102858086A (zh) 2011-06-27 2012-06-18 提高了抗蚀性和成品率的印刷电路板
DE201210105488 DE102012105488A1 (de) 2011-06-27 2012-06-22 Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011142338A JP5118238B2 (ja) 2011-06-27 2011-06-27 耐食性と歩留まりを向上させたプリント基板

Publications (2)

Publication Number Publication Date
JP2013008932A JP2013008932A (ja) 2013-01-10
JP5118238B2 true JP5118238B2 (ja) 2013-01-16

Family

ID=47321503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011142338A Expired - Fee Related JP5118238B2 (ja) 2011-06-27 2011-06-27 耐食性と歩留まりを向上させたプリント基板

Country Status (4)

Country Link
US (1) US8853561B2 (ja)
JP (1) JP5118238B2 (ja)
CN (1) CN102858086A (ja)
DE (1) DE102012105488A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104584207A (zh) * 2012-12-21 2015-04-29 松下知识产权经营株式会社 电子部件封装以及其制造方法
US9825209B2 (en) * 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
JP2015141998A (ja) 2014-01-28 2015-08-03 ファナック株式会社 配線パターンの腐食による断線を防止する構造を備えたプリント基板
CN103915235A (zh) * 2014-03-21 2014-07-09 华为技术有限公司 一种平面磁性元件及其制作方法
CN110783727A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种连接器及制作方法
CN110783742A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 连接器及制作方法
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
JP7524581B2 (ja) * 2020-03-31 2024-07-30 三菱マテリアル株式会社 銅ベース基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3527060B2 (ja) 1997-05-16 2004-05-17 三菱電機株式会社 防腐食ガス性を有する電気絶縁コーティングを施した電子回路基板を搭載した開閉器
USRE40947E1 (en) 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP2000174410A (ja) * 1998-12-08 2000-06-23 Denso Corp 電子部品の実装構造および電子部品の実装方法
JP4547817B2 (ja) 2000-03-15 2010-09-22 ソニー株式会社 プリント配線板のランド部、部品実装されたプリント配線板、プリント配線板の製造方法、及び、プリント配線板実装方法
JP2001291936A (ja) * 2000-04-04 2001-10-19 Mitsubishi Electric Corp 半導体装置
JP2001358445A (ja) 2000-06-13 2001-12-26 Denso Corp 電子部品の実装構造
CN100423621C (zh) 2001-03-07 2008-10-01 索尼株式会社 印制布线板的连接盘部分、印制布线板的制造方法和印制布线板的元件安装方法
JP5077250B2 (ja) * 2008-06-23 2012-11-21 株式会社デンソー 電子回路基板及び電子制御装置
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board

Also Published As

Publication number Publication date
DE102012105488A1 (de) 2012-12-27
JP2013008932A (ja) 2013-01-10
CN102858086A (zh) 2013-01-02
US8853561B2 (en) 2014-10-07
US20120325531A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
JP5118238B2 (ja) 耐食性と歩留まりを向上させたプリント基板
JP5272090B2 (ja) 配線板とその製造方法
JP4287733B2 (ja) 電子部品内蔵多層プリント配線板
US20150257261A1 (en) Printed wiring board
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
KR101580203B1 (ko) 다층 플렉시블 인쇄 회로 기판, 및 이를 제조하기 위한 방법
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
JP5524315B2 (ja) 多層フレキシブルプリント配線板を用いた表示素子モジュール
JP2013073989A (ja) 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板
JP2015162626A (ja) プリント配線板およびその製造方法
JP5022750B2 (ja) 多層プリント配線板
JP5836863B2 (ja) 表面実装型モジュールと該表面実装型モジュールの端子、及び表面実装型モジュールの端子の製造方法、並びに表面実装型モジュール搭載基板
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器
JP3905802B2 (ja) プリント配線板及びその製造方法
JP2013115110A (ja) 段差構造のプリント配線板
JP4705400B2 (ja) 多層プリント配線板の製造方法
JP5204871B2 (ja) 部分多層フレキシブルプリント配線板
KR20160139829A (ko) 다층 fpcb 및 그 제조 방법
KR20140148111A (ko) 경연성 인쇄회로기판 및 그 제조방법
JP5779908B2 (ja) 部品内蔵配線板
JP2006186149A (ja) プリント基板および電子機器
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
WO2010029611A1 (ja) 多層フレキシブルプリント配線基板及び電子装置
KR20140145769A (ko) 인쇄회로기판 및 그의 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121018

R150 Certificate of patent or registration of utility model

Ref document number: 5118238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees