KR20160139829A - 다층 ｆｐｃｂ 및 그 제조 방법 - Google Patents
다층 ｆｐｃｂ 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20160139829A KR20160139829A KR1020150075392A KR20150075392A KR20160139829A KR 20160139829 A KR20160139829 A KR 20160139829A KR 1020150075392 A KR1020150075392 A KR 1020150075392A KR 20150075392 A KR20150075392 A KR 20150075392A KR 20160139829 A KR20160139829 A KR 20160139829A
- Authority
- KR
- South Korea
- Prior art keywords
- fpcb
- copper foil
- base film
- via hole
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims description 14
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 claims abstract description 126
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 94
- 239000011889 copper foil Substances 0.000 claims abstract description 88
- 238000003466 welding Methods 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 abstract description 20
- 238000010030 laminating Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 29
- 239000010410 layer Substances 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000003475 lamination Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000002313 adhesive film Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229920001646 UPILEX Polymers 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 각각의 베이스 필름 상에 동박을 합지하고 회로를 인쇄하고 패턴을 형상하여 에칭함으로써 형성된 서로 다른 2개의 FPCB의 각각의 동박면을 전기적으로 스팟용접시킴으로써, 단선의 결함이 없이 신뢰성이 있게 다층 FPCB를 제조할 수 있는 다층 FPCB 및 그 제조 방법에 관한 것으로, 상측의 일부에 제1 동박 상면(110)이 부착되어 있고, 하측의 일부에 제1 동박 바닥면(120)이 부착되어 있는 제1 베이스 필름(130) 및, 상기 제1 동박 상면(110), 제1 동박 바닥면(120), 제1 베이스 필름(130)을 관통하는 비아 홀(140)을 구비한 제1 FPCB(100); 및 상측의 일부에 제2 동박 상면(210)이 부착되어 있는 제2 베이스 필름(220)으로 형성되고 상기 제2 동박 상면(210)과 제2 베이스 필름(220)을 관통하는 비아홀이 형성되어 있지 않은 제2 FPCB(200)로 이루어지며; 상기 제1 FPCB(100)의 비아 홀(130)을 중심으로 제1 FPCB(100)의 제1 동박 바닥면(120)의 하부에 상기 제2 FPCB(200)의 제2 동박 상면(210)이 서로 맞대어져 전기적으로 용접되어 형성된 것을 특징으로 한다.
Description
본 발명은 다층 FPCB 및 그 제조 방법에 관한 것으로, 보다 상세하게는 각각의 베이스 필름 상에 동박을 합지하고 회로를 인쇄하고 패턴을 형상하여 에칭함으로써 형성된 서로 다른 2개의 FPCB의 각각의 동박면을 전기적으로 스팟용접시킴으로써, 단선의 결함이 없이 신뢰성이 있게 다층 FPCB를 제조할 수 있는 다층 FPCB 및 그 제조 방법에 관한 것이다.
일반적으로, 전자부품 및 부품내장기술의 발달과 더불어 회로 도체를 중첩하는 다층 인쇄회로기판이 계속적으로 개발되어 지고 있다.
최근에는 전자산업 기술분야에서 반도체 직접회로의 집적도의 급속한 발전 및 소형 칩부품을 직접 탑재하는 표면실장 기술이 발전하고 전자장비들이 소형화 됨에 따라 보다 복잡하고 협소한 공간에서도 내장이 용이하도록 하는 것을 필요로 하고 있으며, 이러한 요구에 부응하여 양면 노출형 및 다층 FPCB가 개발되고 있다.
특히, 적층이 용이하고 사용도가 높은 양면 노출구조의 FPCB의 경우에는 핸드폰 배터리, 프린터의 헤드, LCD, PDP 등이 기술적 발전으로 인하여 사용이 급격하게 증가하면서 그 요구는 더욱 늘어가고 있는 실정이다.
종래의 FPCB 적층 방법은 관통 홀(through hole) 또는 비아 홀(via hole)을 이용해서 층간을 연결하게 되는데, 관통 홀의 경우 각 층별로 연결되는 부위가 동일하므로 제품 설계시에 소자 패드의 위치와 연결 회로가 고정되어 설계상 많은 제약이 따르게 된다.
이러한 문제점을 해결하기 위해 안출된 것이 한국 공개특허 제10-2006-0128168호 및 한국 공개특허 제10-2014-0081460호이다.
상기 한국 공개특허 한국 공개특허 제10-2006-0128168호는 내측회로 형성공정을 통해 회로패턴이 형성되어진 내측의 동박적층판 외측에 또 다른 동박적층판을 접착필름을 이용하여 핫프레스 방식으로 적층 부착시키고, 상기 동박적층판의 외측면에 노출된 동박층의 회로패턴을 형성하는 외측회로 형성공정을 수행하여 다층의 FPCB를 제작함에 있어서, 상기 내측회로 형성공정에서는 양면에 동박층이 형성된 양면 동박적층판을 사용하여 내측회로의 패턴 형성과정이 이루어짐을 특징으로 한다.
그러나, 상기 선행특허는 서로 다른 2개의 동박적층판 사이에 층간 접착필름을 개재하고 핫프레스 방식으로 압력 및 열을 가해 서로 다른 2개의 동박적층판을 접착시키기에 단선의 문제점이 있다.
또한, 상기 한국 공개특허 제10-2014-0081460호는 양면에 임시 접착층을 제공하는 접착층 제공단계; 상기 임시 접착층 양면에 제1 코어층을 각각 적층하는 제1 적층단계; 상기 제1 코어층 상에 제1 절연층을 각각 적층하는 제2 적층단계; 상기 제1 절연층 상에 제2 절연층을 각각 적층하는 제3 적층단계; 상기 임시 접착층을 제거하여 상기 제1 절연층을 코어로 하는 두 개의 다층기판을 형성하는 단계로 이루어진다.
그러나, 상기 선행특허도 임시 접착층이 발포성 양면 테이프이기에 단선의 문제의 문제점이 있다.
따라서 본 발명의 목적은 상기와 같은 문제를 해결하기 위해 안출된 것으로, 비아 홀이 형성된 제1 FPCB의 동박 바닥면과 비아 홀이 없는 제2 FPCB의 동박 상면이 서로 맞대어 지게 배치하고 제1 FPCB의 동박 상면에 전기적으로 전압과 전류를 인가하여 상기 전압과 전류가 제1 FPCB의 비아 홀을 통해 제1 FPCB의 동박 바닥면을 거쳐 제2 FPCB의 동박 상면에 전달됨으로써, 제1 FPCB의 동박 바닥면과 제2 FPCB의 동박 상면이 전기적으로 스팟용접되어 서로 다른 2개의 FPCB가 적층될 수 있는 다층 FPCB 및 그 제조 방법을 제공하고자 하는 것이다.
본 본 발명에 따른 다층 FPCB는 상측의 일부에 제1 동박 상면이 부착되어 있고, 하측의 일부에 제1 동박 바닥면이 부착되어 있는 제1 베이스 필름 및, 상기 제1 동박 상면, 제1 동박 바닥면, 제1 베이스 필름을 관통하는 비아 홀을 구비한 제1 FPCB; 및 상측의 일부에 제2 동박 상면이 부착되어 있는 제2 베이스 필름으로 형성되고 상기 제2 동박 상면과 제2 베이스 필름을 관통하는 비아홀이 형성되어 있지 않은 제2 FPCB로 이루어지며; 상기 제1 FPCB의 비아 홀을 중심으로 제1 FPCB의 제1 동박 바닥면의 하부에 상기 제2 FPCB의 제2 동박 상면이 서로 맞대어져 전기적으로 용접되어 형성된 것을 특징으로 한다.
또한, 본 발명에 따른 다층 FPCB 제조 방법은 상측의 일부에 제1 동박 상면이 부착되어 있고, 하측의 일부에 제1 동박 바닥면이 부착되어 있는 제1 베이스 필름 및, 상기 제1 동박 상면, 제1 동박 바닥면, 제1 베이스 필름을 관통하는 비아 홀을 구비한 제1 FPCB를 준비하는 단계와; 상측의 일부에 제2 동박 상면이 부착되어 있는 제2 베이스 필름으로 형성되고 상기 제2 동박 상면과 제2 베이스 필름을 관통하는 비아홀이 형성되어 있지 않은 제2 FPCB를 준비하는 단계와; 상기 제1 FPCB의 비아 홀을 중심으로 상기 비아 홀이 형성된 제1 FPCB의 제1 동박 바닥면과 상기 비아 홀이 없는 제2 FPCB의 제2 동박 상면이 서로 맞대어 지게 위치시키는 단계; 및 상기 제1 FPCB의 제1 동박 상면에 전기적으로 전압과 전류를 인가하는 단계를 포함하며; 상기 전압과 전류가 상기 제1 FPCB의 비아 홀을 통해 상기 제1 FPCB의 제1 동박 바닥면을 거쳐 상기 제2 FPCB의 제2 동박 상면에 전달됨으로써, 상기 제1 FPCB의 제1 동박 바닥면과 상기 제2 FPCB의 제2 동박 상면이 전기적으로 용접되어 서로 다른 2개의 FPCB가 적층되는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 다층 FPCB 및 그 제조 방법은 층간 접착필름을 서로 다른 2개의 FPCB 간에 개재할 필요가 없이 간단하게 다층 FPCB를 제조할 수 있다는 이점이 있다.
또한, 스팟용접에 의해 제1 FPCB의 동박 바닥면과 제2 FPCB의 동박 상면이 전기적으로 용접되어 서로 다른 2개의 FPCB가 적층되기에 단선의 문제점이 해결되어 신뢰성 있는 다층 FPCB를 획득할 수 있다는 이점이 있다.
도 1은 본 발명에 따른 다층 FPCB의 적층전 상태 측단면도.
도 2는 본 발명에 따른 다층 FPCB의 적층 과정 측단면도.
도 3은 본 발명에 따른 다층 FPCB의 적층후 상태 측단면도.
도 4는 본 발명에 따른 다층 FPCB 제조 공정의 흐름도.
도 2는 본 발명에 따른 다층 FPCB의 적층 과정 측단면도.
도 3은 본 발명에 따른 다층 FPCB의 적층후 상태 측단면도.
도 4는 본 발명에 따른 다층 FPCB 제조 공정의 흐름도.
이하, 도면을 참조한 실시 예들의 상세한 설명을 통하여 본 발명에 따른 다층 FPCB 및 그 제조 방법을 보다 상세히 기술하기로 한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략될 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 클라이언트나 운용자, 사용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면 전체에 걸쳐 같은 참조번호는 같은 구성 요소를 가리킨다.
도 1은 본 발명에 따른 다층 FPCB의 적층전 상태 측단면도이며, 도 2는 본 발명에 따른 다층 FPCB의 적층 과정 측단면도이며, 도 3은 본 발명에 따른 다층 FPCB의 적층후 상태 측단면도이며, 도 4는 본 발명에 따른 다층 FPCB 제조 공정의 흐름도이다.
도 1 내지 도 3을 참조하여, 본 발명에 따른 다층 FPCB 제조를 살펴보고자 한다.
여기서, FPCB 제조 공정은 널리 공지된 것이기에, 이에 대한 상세한 설명은 생략된다. 본 발명은 널리 공지된 방식으로 제조된 FPCB를 적층하여 다층 FPCB를 제조하는 방법에 주안점을 두고자 한다.
먼저, 다층 FPCB를 제조하기 위해, 다층 FPCB를 형성할 제1 FPCB(100)와 제2 FPCB(200)를 준비한다.
여기서, 상기 제1 FPCB(100) 및 제2 FPCB(200)는 각기 베이스 필름 상에 동박을 합지하고 회로를 인쇄하고 패턴을 형상하여 에칭함으로써 형성되는데, 상기 베이스 필름은 연성재료인 폴리이미드(Polyimide)를 내층 코어(Inner Core)로 사용하여 가요성을 갖도록 한 것으로, 여러 메이커(Maker)에서 각각 Aplical, Kapton, Upilex 라는 상품명으로 생산되고 있기에 이에 대한 상세한 설명은 생략된다.
한편, 상기 제1 FPCB(100)는 상측의 일부에 제1 동박 상면(110)이 부착되어 있고, 하측의 일부에 제1 동박 바닥면(120)이 부착되어 있는 제1 베이스 필름(130) 및, 상기 제1 동박 상면(110), 제1 동박 바닥면(120), 제1 베이스 필름(130)을 관통하는 비아 홀(140)을 구비한다.
또한, 상기 제2 FPCB(200)는 상측의 일부에 제2 동박 상면(210)이 부착되어 있는 제2 베이스 필름(220)으로 형성되고 상기 제2 동박 상면(210)과 제2 베이스 필름(220)을 관통하는 비아홀이 형성되어 있지 않다.
본 발명에 따른 다층 FPCB는 상기 제1 FPCB(100)의 비아 홀(140)을 중심으로 상기 비아 홀(140)이 형성된 제1 FPCB(100)의 제1 동박 바닥면(120)과 상기 비아 홀이 없는 제2 FPCB(200)의 제2 동박 상면(210)이 서로 맞대어 지게 한 후, 전기 용접기(300)로 상기 제1 FPCB(100)의 제1 동박 상면(110)에 전압과 전류를 인가하여, 상기 전압과 전류가 상기 제1 FPCB(100)의 비아 홀(140)을 통해 상기 제1 FPCB(100)의 제1 동박 바닥면(120)을 거쳐 상기 제2 FPCB(200)의 제2 동박 상면(210)에 전달됨으로써(화살표 방향 참조), 상기 제1 FPCB(100)의 제1 동박 바닥면(120)과 상기 제2 FPCB(200)의 제2 동박 상면(210)이 전기적으로 용접되어 적층됨으로써 제조된다.
여기서, 상기 전기 용접기(300)를 통한 용접은 스팟용접이며, 상기 스팟용접을 위한 전압은 5Ｖ ~ 10Ｖ이며, 전류는 0.5A ~ 1A인데, 상기 전압이 5Ｖ 미만이면 전기적 용접이 불가능하고, 상기 전압이 10Ｖ를 초과하면 용접으로 인해 베이스 필름이 상할 수 있다. 또한, 상기 전류가 0.5A 미만이면 전기적 용접이 불가능하고, 상기 전류가 1A를 초과하면 동박이 타버릴 수 있다.
이제, 도 4를 참조하여, 본 발명에 따른 다층 FPCB 제조방법을 살펴보고자 한다.
먼저, 상측의 일부에 제1 동박 상면(110)이 부착되어 있고, 하측의 일부에 제1 동박 바닥면(120)이 부착되어 있는 제1 베이스 필름(130) 및, 상기 제1 동박 상면(110), 제1 동박 바닥면(120), 제1 베이스 필름(130)을 관통하는 비아 홀(140)을 구비한 제1 FPCB(100)를 준비한다(S410). 이후, 상측의 일부에 제2 동박 상면(210)이 부착되어 있는 제2 베이스 필름(220)으로 형성되고 상기 제2 동박 상면(210)과 제2 베이스 필름(220)을 관통하는 비아홀이 형성되어 있지 않은 제2 FPCB(200)를 준비한다(S420). 그 후, 상기 제1 FPCB(100)의 비아 홀(140)을 중심으로 상기 비아 홀(140)이 형성된 제1 FPCB(100)의 제1 동박 바닥면(120)과 상기 비아 홀이 없는 제2 FPCB(200)의 제2 동박 상면(210)이 서로 맞대어 지게 위치시킨다(S430). 이후, 상기 제1 FPCB(100)의 제1 동박 상면(110)에 전기적으로 전압과 전류를 인가한다(S440).
여기서, 상기 전압과 전류가 상기 제1 FPCB(100)의 비아 홀(140)을 통해 상기 제1 FPCB(100)의 제1 동박 바닥면(120)을 거쳐 상기 제2 FPCB(200)의 제2 동박 상면(210)에 전달됨으로써, 상기 제1 FPCB(100)의 제1 동박 바닥면(120)과 상기 제2 FPCB(200)의 제2 동박 상면(210)이 전기적으로 용접되어 서로 다른 2개의 FPCB가 적층된다.
또한, 상기 S410 단계와 S420 단계는 순서가 뒤바뀌어도 무관하다.
또한, 전기적 용접은 전기 용접기(300)를 통해 이루어지는 스팟용접이며, 상기 스팟용접을 위한 전압은 5Ｖ ~ 10Ｖ이며, 전류는 0.5A ~ 1A인데, 상기 전압이 5Ｖ 미만이면 전기적 용접이 불가능하고, 상기 전압이 10Ｖ를 초과하면 용접으로 인해 베이스 필름이 상할 수 있다. 또한, 상기 전류가 0.5A 미만이면 전기적 용접이 불가능하고, 상기 전류가 1A를 초과하면 동박이 타버릴 수 있다.
전술한 바와 같은 본 발명에 따른 다층 FPCB 및 그 제조 방법은 층간 접착필름을 서로 다른 2개의 FPCB 간에 개재할 필요가 없이 간단하게 다층 FPCB를 제조할 수 있다. 또한, 스팟용접에 의해 제1 FPCB의 동박 바닥면과 제2 FPCB의 동박 상면이 전기적으로 용접되어 서로 다른 2개의 FPCB가 적층되기에 단선의 문제점이 해결되어 신뢰성 있는 다층 FPCB를 획득할 수 있다.
비록 본 발명의 실시예에선, 스팟용접이 FPCB의 동박에 실시되었지만, 이에 제한되지 않고 니켈, 은, 금과 같은 전도성 물질로 이루어진 FPCB의 박막에 대해서도 실시될 수 있음은 물론이다.
이상과 같이 본 발명은 양호한 실시 예에 근거하여 설명하였지만, 이러한 실시 예는 본 발명을 제한하려는 것이 아니라 예시하려는 것이므로, 본 발명이 속하는 기술분야의 숙련자라면 본 발명의 기술사상을 벗어남이 없이 위 실시 예에 대한 다양한 변화나 변경 또는 조절이 가능할 것이다. 그러므로, 본 발명의 보호 범위는 본 발명의 기술적 사상의 요지에 속하는 변화 예나 변경 예 또는 조절 예를 모두 포함하는 것으로 해석되어야 할 것이다.
100: 제1 FPCB
110: 제1 동박 상면
120: 제1 동박 바닥면 130: 제1 베이스 필름
140: 비아 홀 200: 제2 FPCB
210: 제2 동박 상면 220: 제2 베이스 필름
300: 전기 용접기
120: 제1 동박 바닥면 130: 제1 베이스 필름
140: 비아 홀 200: 제2 FPCB
210: 제2 동박 상면 220: 제2 베이스 필름
300: 전기 용접기
Claims (4)
- 상측의 일부에 제1 동박 상면(110)이 부착되어 있고, 하측의 일부에 제1 동박 바닥면(120)이 부착되어 있는 제1 베이스 필름(130) 및, 상기 제1 동박 상면(110), 제1 동박 바닥면(120), 제1 베이스 필름(130)을 관통하는 비아 홀(140)을 구비한 제1 FPCB(100); 및
상측의 일부에 제2 동박 상면(210)이 부착되어 있는 제2 베이스 필름(220)으로 형성되고 상기 제2 동박 상면(210)과 제2 베이스 필름(220)을 관통하는 비아홀이 형성되어 있지 않은 제2 FPCB(200)로 이루어지며;
상기 제1 FPCB(100)의 비아 홀(140)을 중심으로 제1 FPCB(100)의 제1 동박 바닥면(120)의 하부에 상기 제2 FPCB(200)의 제2 동박 상면(210)이 서로 맞대어져 전기적으로 용접되어 형성된 것을 특징으로 다층 FPCB.
- 청구항 1에 있어서,
상기 용접을 위한 전압은 5Ｖ ~ 10Ｖ이며, 전류는 0.5A ~ 1A인 것을 특징으로 다층 FPCB.
- 청구항 1에 있어서,
상기 용접은 스팟용접인 것을 특징으로 다층 FPCB.
- 상측의 일부에 제1 동박 상면(110)이 부착되어 있고, 하측의 일부에 제1 동박 바닥면(120)이 부착되어 있는 제1 베이스 필름(130) 및, 상기 제1 동박 상면(110), 제1 동박 바닥면(120), 제1 베이스 필름(130)을 관통하는 비아 홀(140)을 구비한 제1 FPCB(100)를 준비하는 단계(S410)와;
상측의 일부에 제2 동박 상면(210)이 부착되어 있는 제2 베이스 필름(220)으로 형성되고 상기 제2 동박 상면(210)과 제2 베이스 필름(220)을 관통하는 비아홀이 형성되어 있지 않은 제2 FPCB(200)를 준비하는 단계(S420)와;
상기 제1 FPCB(100)의 비아 홀(140)을 중심으로 상기 비아 홀(140)이 형성된 제1 FPCB(100)의 제1 동박 바닥면(120)과 상기 비아 홀이 없는 제2 FPCB(200)의 제2 동박 상면(210)이 서로 맞대어 지게 위치시키는 단계(S430); 및
상기 제1 FPCB(100)의 제1 동박 상면(110)에 전기적으로 전압과 전류를 인가하는 단계(S440)를 포함하며;
상기 전압과 전류가 상기 제1 FPCB(100)의 비아 홀(140)을 통해 상기 제1 FPCB(100)의 제1 동박 바닥면(120)을 거쳐 상기 제2 FPCB(200)의 제2 동박 상면(210)에 전달됨으로써, 상기 제1 FPCB(100)의 제1 동박 바닥면(120)과 상기 제2 FPCB(200)의 제2 동박 상면(210)이 전기적으로 용접되어 서로 다른 2개의 FPCB가 적층되는 것을 특징으로 다층 FPCB 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150075392A KR20160139829A (ko) | 2015-05-28 | 2015-05-28 | 다층 ｆｐｃｂ 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150075392A KR20160139829A (ko) | 2015-05-28 | 2015-05-28 | 다층 ｆｐｃｂ 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160139829A true KR20160139829A (ko) | 2016-12-07 |
Family
ID=57573818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150075392A Ceased KR20160139829A (ko) | 2015-05-28 | 2015-05-28 | 다층 ｆｐｃｂ 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20160139829A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102274450B1 (ko) * | 2020-01-07 | 2021-07-08 | 삼원액트 주식회사 | 인덕티브 센서 제조 방법 및 이에 의해 제조된 인덕티브 센서 |
| US12167531B2 (en) | 2021-08-09 | 2024-12-10 | Samsung Electronics Co., Ltd. | Flexible printed circuit board having waterproof structure and foldable electronic device including the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060128168A (ko) | 2005-06-09 | 2006-12-14 | 주식회사 비에이치 | 양면형 동박 적층판을 이용한 다층 연성인쇄기판 제조방법 |
| KR20140081460A (ko) | 2012-12-21 | 2014-07-01 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
-
2015
- 2015-05-28 KR KR1020150075392A patent/KR20160139829A/ko not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060128168A (ko) | 2005-06-09 | 2006-12-14 | 주식회사 비에이치 | 양면형 동박 적층판을 이용한 다층 연성인쇄기판 제조방법 |
| KR20140081460A (ko) | 2012-12-21 | 2014-07-01 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102274450B1 (ko) * | 2020-01-07 | 2021-07-08 | 삼원액트 주식회사 | 인덕티브 센서 제조 방법 및 이에 의해 제조된 인덕티브 센서 |
| US12167531B2 (en) | 2021-08-09 | 2024-12-10 | Samsung Electronics Co., Ltd. | Flexible printed circuit board having waterproof structure and foldable electronic device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9089082B2 (en) | Printed circuit board with embedded component and method for manufacturing same | |
| JP3407737B2 (ja) | 多層基板の製造方法およびその製造方法によって形成される多層基板 | |
| US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
| CN105722342A (zh) | 柔性印刷电路板及其制造方法 | |
| US9743511B1 (en) | Rigid flex circuit board | |
| TW201410097A (zh) | 柔性多層電路板及其製作方法 | |
| JP2014107552A (ja) | 多層回路基板及びその製作方法 | |
| TW201401942A (zh) | 多層電路板及其製作方法 | |
| KR102488164B1 (ko) | 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법 | |
| JP2004140018A (ja) | 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器 | |
| JP2011040607A (ja) | 多層フレキシブルプリント配線板およびその製造方法 | |
| TW201524298A (zh) | 軟硬結合電路板的製作方法 | |
| KR101516531B1 (ko) | 회로판, 및 회로판의 제조 방법 | |
| US20140182899A1 (en) | Rigid-flexible printed circuit board and method for manufacturing same | |
| US10772220B2 (en) | Dummy core restrict resin process and structure | |
| KR20160139829A (ko) | 다층 ｆｐｃｂ 및 그 제조 방법 | |
| JP2004186235A (ja) | 配線板および配線板の製造方法 | |
| CN107889356B (zh) | 软硬复合线路板 | |
| JP2008258358A (ja) | リジッドフレキ基板とその製造方法 | |
| JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
| JP2007088058A (ja) | 多層基板、及びその製造方法 | |
| KR100699240B1 (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
| JP2008311553A (ja) | 複合多層プリント配線板の製造方法 | |
| KR101887754B1 (ko) | 리지드 플렉시블 회로기판 제조방법 | |
| JP2004214393A (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20150528 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20160621 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20161129 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20160621 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| PG1501 | Laying open of application |