JP5102418B2

JP5102418B2 - ディスプレイパネル駆動回路

Info

Publication number: JP5102418B2
Application number: JP2001251430A
Authority: JP
Inventors: 聡竹原
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2001-08-22
Filing date: 2001-08-22
Publication date: 2012-12-19
Anticipated expiration: 2021-08-22
Also published as: CN100383848C; JP2003066902A; CN1725281A

Description

【０００１】
【発明の属する技術分野】
本発明はディスプレイパネルの駆動回路に関し、特に有機エレクトロルミネセンス素子などの自発光素子からなるディスプレイパネルの駆動回路に関する。
【０００２】
【従来の技術】
薄型で低消費電力なディスプレイ装置を実現するための自発光素子として有機エレクトロルミネセンス（以下、ＥＬと称する）素子が知られている。このＥＬ素子を用いたディスプレイ装置やその駆動回路が特開２００１−４２８２１号公報に記載されている。
【０００３】
図５はかかるＥＬ素子の概略構成を示す図である。同図に示されているように、ＥＬ素子は、透明電極１０１が形成されたガラス板等からなる透明基板１００上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも１層の有機機能層１０２，及び、金属電極１０３が積層されたものである。
図６は、かかるＥＬ素子の特性を電気的に示す等価回路を示す図である。同図に示されているように、ＥＬ素子は、容量成分Ｃと、その容量成分Ｃに並列に結合するダイオード特性の成分Ｅとによって置き換えることができる。ここで、透明電極１０１の陽極にプラス、金属電極１０３の陰極にマイナスの電圧を加えて透明電極と金属電極との間に直流を印加すると、容量成分Ｃに電荷が蓄積される。この際、ＥＬ素子固有の障壁電圧又は発光閾値電圧を越えると、電極（ダイオード成分Ｅの陽極側）から発光層を担う有機機能層に電流が流れ始め、この電流に比例した強度で有機機能層１０２が発光する。
【０００４】
図７は、複数の上記ＥＬ素子をマトリクス状に配列してなるＥＬディスプレイパネルを用いて画像表示を行うＥＬディスプレイ装置の概略構成を示す図である。同図において、ＥＬディスプレイパネルとしてのＥＬＤＰ１０には、第１表示ライン〜第ｎ表示ライン各々を担う陰極線（金属電極）Ｂ₁〜Ｂ_nと、これら陰極線Ｂ₁〜Ｂ_n各々に交差して配列されたｍ個の陽極線（透明電極）Ａ₁〜Ａ_mが形成されている。これら陰極線Ｂ₁〜Ｂ_n及び陽極線Ａ₁〜Ａ_mの交差した部分の各々（ｎ×ｍ個）に、上述した構造を有するＥＬ素子Ｅ₁₁〜Ｅ_nmが形成されている。なお、これらＥＬ素子Ｅ₁₁〜Ｅ_nm各々は、ＥＬＤＰ１０としての１画素を担うものである。
【０００５】
発光制御回路１は、入力された１画面分（ｎ行、ｍ列）の画像データをＥＬＤＰ１０の各画素、すなわち上記ＥＬ素子Ｅ₁₁〜Ｅ_nmの各々に対応した画素データＤ₁₁〜Ｄ_nmに変換し、これらを図８に示されているように、１行分毎に順次、陽極線ドライブ回路２に供給して行く。例えば、画素データＤ₁₁〜Ｄ_nmとは、ＥＬＤＰ１０の第１表示ラインに属するＥＬ素子Ｅ₁₁〜Ｅ_nm各々に対して発光を実施させるか否かを指定するｍ個のデータビットであり、それぞれ論理レベル「１」である場合には「発光」、論理レベル「０」である場合には「非発光」を示す。
【０００６】
また、発光制御回路１は、図８に示されているように、１行分毎の画素データの供給タイミングに同期して、ＥＬＤＰ１０の第１表示ライン〜第ｎ表示ライン各々を順次走査すべき走査線選択信号を陰極線走査回路３に供給する。陽極線ドライブ回路２は、まず、上記画素データ群におけるｍ個のデータビットの内から、「発光」を指定する論理レベル「１」のデータビットを全て抽出する。次に、この抽出したデータビット各々に対応した「列」に属する陽極線Ａ₁〜Ａ_mの内から全て選択し、この選択した陽極線のみに定電流源を接続し、所定の画素駆動電流ｉを供給する。
【０００７】
陰極線走査回路３は、上記陰極線Ｂ₁〜Ｂ_nの内から、上記走査線選択信号で示される表示ラインに対応した陰極線を択一的に選択してこの陰極線をアース電位に設定すると共に、その他の陰極線の各々に所定の高電位Ｖ_CCをそれぞれ印加する。なお、かかる高電位Ｖ_CCは、ＥＬ素子が所望の輝度で発光しているときの両端電圧（寄生容量Ｃへの充電量に基づいて決定する電圧）とほぼ同一値に設定される。
【０００８】
この際、上記陽極線ドライブ回路２によって上記定電流源が接続された「列」と、上記陰極線走査回路３にてアース電位に設定された表示ラインとの間には発光駆動電流が流れ、かかる表示ライン及び「列」に交差して形成されているＥＬ素子は、この発光駆動電流に応じて発光する。一方、上記陰極線走査回路３によって高電位Ｖ_CCに設定された表示ラインと、上記定電流源が接続された「列」との間には電流が流れ込まないので、かかる表示ライン及び「列」に交差して形成されているＥＬ素子は非発光のままである。
【０００９】
以上のような動作が、画素データＤ₁₁〜Ｄ_1m，Ｄ₂₁〜Ｄ_2m，…，Ｄ_n1〜Ｄ_nm各々に基づいて実施されると、ＥＬＤＰ１０の画面上には、入力された画像データに応じた１フィールド分の発光パターン、つまり画像が表示されるのである。
【００１０】
【発明が解決しようとする課題】
近年、ディスプレイパネルの大画面化を実現するにあたり、表示ライン、つまり上記陰極線Ｂの本数を増加すると共に、陽極線Ａの本数を増加して画面の高精細化を行う必要が生じてきた。したがって、これら陽極線Ａ及び陰極線Ｂ各々の本数の増加につれ、陽極線ドライブ回路２及び陰極線走査回路３各々の回路規模も増大するので、両者をＩＣ化するにあたり、チップ面積の増大に伴う歩留まりの悪化が懸念される。そこで、これら陽極線ドライブ回路２及び陰極線走査回路３各々を、それぞれ複数のＩＣチップで構築することも考えられる。
【００１１】
例えば、図９に示されているように、陽極線ドライブ回路２を２つのＩＣチップ２ａ、２ｂで構築することが考えられる。このように２つのＩＣチップ２ａ及び２ｂで陽極線ドライブ回路２を構築する場合、図１０に示されているように、陽極線Ａ₁から陽極線Ａ_NまでをＩＣチップ２ａで駆動し、陽極線Ａ_N+1から陽極線Ａ_mまでをＩＣチップ２ｂで駆動することになる。なお、同図においては、各画素素子への電流出力、すなわち駆動出力のチャネル番号として「１」〜「Ｎ−１」、「Ｎ」、「Ｎ＋１」、「Ｎ＋２」〜「ｍ」が付されている。
【００１２】
ところで、陽極線ドライブ回路２を複数のＩＣチップで構築すると、製造上のバラツキ等により、各ＩＣチップ間で、上記陽極線に供給すべき発光駆動電流の値に格差が生じる場合がある。よって、かかる発光駆動電流の違いによりＥＬＤＰ１０の画面上には互いに輝度の異なる領域ができてしまい、特に、その境界上での輝度段差が画質を損ねてしまうという欠点があった。
【００１３】
本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的は陽極線ドライブ回路を複数のＩＣチップで構築した際における画質劣化を抑制することができるディスプレイパネル駆動回路を提供することである。
【００１４】
【課題を解決するための手段】
本発明の請求項１によるディスプレイパネル駆動回路は、第１及び第２のＩＣチップを含みこれら第１及び第２のＩＣチップの駆動出力群に属する駆動出力を、複数の表示ラインを担う複数の陰極線とこれら複数の陰極線の各々に交差して配列された第１及び第２の駆動ライン群である複数の陽極線が形成されているディスプレイパネルを構成する複数の自発光素子を駆動するための前記第１及び第２の駆動ライン群に属する駆動ラインのうちの対応する駆動ラインに、それぞれ与えるディスプレイパネル駆動回路であって、前記第１のＩＣチップの駆動出力群に属する第１の駆動出力と第２のＩＣチップの駆動出力群に属する第２の駆動出力とを入力とし、これら第１及び第２の駆動出力のどちらかを、走査線選択信号によって、前記複数の陰極線の内から前記走査線選択信号で示される表示ラインに対応した陰極線が選択されるタイミングと同じタイミングで、切り替えて選択し、選択された駆動出力を前記第１の駆動ライン群に属する駆動ラインのうち前記第２の駆動ライン群に隣接配置されている駆動ラインに与えるスイッチング回路を含むことを特徴とする。
【００１５】
本発明の請求項２によるディスプレイパネル駆動回路は、請求項１において、前記スイッチング回路は、前記第１のＩＣチップ内に形成されていることを特徴とする。
本発明の請求項３によるディスプレイパネル駆動回路は、請求項１又は２において、前記第２のＩＣチップは、前記第２の駆動ライン群を構成する駆動ラインに対応しないダミーの駆動出力を有し、このダミーの駆動出力が前記第２の駆動出力として前記スイッチング回路に入力されることを特徴とする。
【００１６】
本発明の請求項４によるディスプレイパネル駆動回路は、請求項１〜３のいずれか１項において、前記ディスプレイパネルを構成する複数の自発光素子は、エレクトロルミネセンス素子であることを特徴とする。要するに本発明では、ダミーの駆動出力を設けておき、これと隣接するＩＣチップにおける本来の駆動出力とを所定周期で切り替えて、駆動ラインに与えているので、ＩＣチップ間で隣り合う出力電流のばらつきを抑えることができる。よって、陽極線ドライブ回路を複数のＩＣチップで構築した際に、各ＩＣチップ間の電流駆動能力の格差によってディスプレイ上に互いに輝度の異なる２つの表示領域における輝度段差は緩やかなものとなり、画質の劣化が抑制できる。そして、上記スイッチング回路をＩＣチップ内に形成すれば、上記スイッチング回路を実装するためのスペースを新たに用意する必要はない。
【００１７】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態について説明する。なお、以下の説明において参照する各図では、他の図と同等部分は同一符号によって示されている。
図１は本発明によるディスプレイパネル駆動回路の実施の一形態の主要部分の構成を示す図である。同図に示されているように、本実施形態によるディスプレイパネル駆動回路は、第１のＩＣチップ２ａと、第２のＩＣチップ２ｂとを含んで構成される。
【００１８】
第１のＩＣチップ２ａは、チャネル番号１〜Ｎ＋１の駆動出力を有している。そして、チャネル番号１〜Ｎ−１の駆動出力は、陽極線Ａ₁〜Ａ_N-1に与えられ、それら陽極線Ａ₁〜Ａ_N-1に対応する画素素子が駆動される。
一方、第２のＩＣチップ２ｂは、チャネル番号Ｎ〜ｍの駆動出力を有している。そして、チャネル番号Ｎ＋２〜ｍの駆動出力は、陽極線Ａ_N+2〜Ａ_mに与えられ、それら陽極線Ａ_N+2〜Ａ_mに対応する画素素子が駆動される。
【００１９】
また、第１のＩＣチップ２ａのチャネル番号Ｎの駆動出力の他、第２のＩＣチップ２ｂのチャネル番号Ｎの駆動出力が、第１のＩＣチップ２ａ内のスイッチング回路ＳＷ１に入力されている。このスイッチング回路ＳＷ１では、それら２つの駆動出力を択一的に出力し、陽極線Ａ_Nに与えている。
つまり、スイッチング回路ＳＷ１は、ＩＣチップ２ａの駆動出力群（チャネル番号１〜Ｎ＋１）に属するチャネル番号Ｎの駆動出力と、ＩＣチップ２ｂの駆動出力群（チャネル番号Ｎ〜ｍ）に属するチャネル番号Ｎの駆動出力とを入力とし、これら２つの駆動出力を所定周期で切り替えて、第１の駆動ライン群である陽極線Ａ₁〜陽極線Ａ_Nに属する陽極線のうち第２の駆動ライン群である陽極線Ａ_{N ＋１}〜陽極線Ａ_m に隣接配置されている陽極線Ａ_Nに与えている。なお、ＩＣチップ２ｂのチャネル番号Ｎの駆動出力は、第２の駆動ライン群である陽極線Ａ_{N ＋１}〜陽極線Ａ_mを構成する各陽極線（駆動ライン）に対応しないダミーの駆動出力ｄ２である。
【００２０】
同様に、第２のＩＣチップ２ｂのチャネル番号Ｎ＋１の駆動出力の他、第１のＩＣチップ２ａのチャネル番号Ｎ＋１の駆動出力が、第２のＩＣチップ２ｂ内のスイッチング回路ＳＷ２に入力されている。このスイッチング回路ＳＷ２では、それら２つの駆動出力を択一的に出力し、陽極線ＡN+1 に与えている。
つまり、スイッチング回路ＳＷ２は、ＩＣチップ２ｂの駆動出力群（チャネル番号Ｎ〜ｍ）に属するチャネル番号Ｎ＋１の駆動出力と、ＩＣチップ２ａの駆動出力群（チャネル番号１〜Ｎ＋１）に属するチャネル番号Ｎ＋１の駆動出力とを入力とし、これら２つの駆動出力を所定周期で切り替えて、第２の駆動ライン群である陽極線Ａ_{N ＋１}〜陽極線Ａｍに属する陽極線のうち第１の駆動ライン群である陽極線Ａ1〜陽極線ＡN に隣接配置されている陽極線ＡN+1 に与えている。なお、ＩＣチップ２ａのチャネル番号Ｎ＋１の駆動出力は、第１の駆動ライン群である陽極線Ａ1〜陽極線ＡN を構成する各陽極線（駆動ライン）に対応しないダミーの駆動出力ｄ１である。
【００２１】
以上のようにスイッチング回路ＳＷ１，ＳＷ２においては、ＩＣチップ内の本来の駆動出力の他、隣接する他のＩＣチップからのダミーの駆動出力をも入力とし、所定周期で２つの駆動出力を切り替えて陽極線に与えることにより、時分割制御を行う。ＩＣチップ２ａ及び２ｂは、両端にそれぞれダミーの出力が設けられている。一方のＩＣチップ２ａにおけるダミーの出力は、他方のＩＣチップ２ｂに入力されている。そして、このＩＣチップ２ｂから入力されるダミーの出力は、ＩＣチップ２ａに入力されている。
【００２２】
なお、スイッチング回路ＳＷ１，ＳＷ２は、ＩＣチップ２ａ，２ｂの内部に形成されているため、配線Ｓ１，Ｓ２を追加するだけで済み、その実装スペースを新たに用意する必要はない。
図２は、本駆動回路による駆動切り替えタイミングを示すタイミングチャートである。同図においては、陽極線Ａ_Nに与える、ＩＣチップ２ａの駆動出力とＩＣチップ２ｂの駆動出力との割合（以下、切り替え比率と称する）が、２対１の場合の例が示されている。
【００２３】
同図に示されている走査線選択信号によって、陰極線Ｂ₁，Ｂ₂，Ｂ₃，Ｂ₄が順に選択されるとき、各陽極線にＩＣチップ２ａ又は２ｂの駆動出力が与えられる。陽極線Ａ_N-1には、ＩＣチップ２ａのチャネル番号Ｎ−１の駆動出力が与えられ、陽極線Ａ_N+2には、ＩＣチップ２ｂのチャネル番号Ｎ＋２の駆動出力が与えられる。
【００２４】
陽極線Ａ_Nについては、ＩＣチップ２ａのチャネル番号Ｎの駆動出力と、ＩＣチップ２ｂのチャネル番号Ｎの駆動出力（ダミーの駆動出力）とが所定の周期で択一的に与えられる。本例では、ＩＣチップ２ａのチャネル番号Ｎの駆動出力を与える期間が２回続いて生じた後、ＩＣチップ２ｂのチャネル番号Ｎの駆動出力を与える期間が１回生じる。すなわち、ＩＣチップ２ａとＩＣチップ２ｂの切り替え比率は２対１である。
【００２５】
また、陽極線Ａ_N+1については、ＩＣチップ２ｂのチャネル番号Ｎ＋１の駆動出力と、ＩＣチップ２ａのチャネル番号Ｎ＋１の駆動出力（ダミーの駆動出力）とが所定の周期で択一的に与えられる。本例では、ＩＣチップ２ｂのチャネル番号Ｎの駆動出力を与える期間が２回続いて生じた後、ＩＣチップ２ａのチャネル番号Ｎの駆動出力を与える期間が１回生じる。すなわち、ＩＣチップ２ａとＩＣチップ２ｂの切り替え比率は１対２である。
【００２６】
もっとも、同図に示されている切り替え周期に限定されるものではなく、他の切り替え比率に従った周期で切り替えを行っても良い。
ここで、陽極線のチャンネル番号と出力電流との関係について図３を参照して説明する。同図には、スイッチング回路における切り替え比率を１対１にした場合と、２対１にした場合と、切り替えをしない場合とが示されている。同図中の黒丸を結ぶ実線は、切り替えをしない場合で、陽極線Ａ_Nのチャンネルの出力電流と陽極線Ａ_N+1のチャンネルの出力電流との間の変化が急激である。したがって、このような輝度段差が画質を損ねる。
【００２７】
これに対して同図中の二重丸を結ぶ実線は、切り替え比率を１対１にした場合で、陽極線Ａ_Nのチャンネルの出力電流と陽極線Ａ_N+1のチャンネルの出力電流との間の変化はほとんど無い。陽極線Ａ_N+1のチャンネルの出力電流と陽極線Ａ_N+2のチャンネルの出力電流との間の変化、及び陽極線Ａ_N-1と陽極線Ａ_Nの変化は切り替えをしない場合の陽極線Ａ_Nと陽極線Ａ_N+1との間の変化に比べて小さい。
【００２８】
同図中の白丸を結ぶ破線は、切り替え比率を２対１にした場合で、陽極線Ａ_N-1のチャンネルから陽極線Ａ_Nのチャンネル、陽極線Ａ_N+1のチャンネルを経て、陽極線Ａ_N+2のチャンネルに至るまでの出力電流の変化が緩やかである。このため、切り替え比率を１対１にした場合よりも、輝度の段差が小さくなっている。
陽極線ドライブ回路を複数のＩＣチップで構築すると、製造上のバラツキ等により、各ＩＣチップ間で陽極線に供給すべき発光駆動電流の値に格差が生じ、画面上に互いに輝度の異なる領域ができてしまう。そのような場合であっても、ＩＣチップの駆動出力を所定周期で切り替えて２つの駆動ライン群の境目の駆動ラインに与えることにより、輝度の異なる領域の境界上での輝度変化がなめらかになり、画質を損ねないのである。
【００２９】
ここで、陽極線Ａ_Nに対応して設けられているスイッチング回路ＳＷ１の構成例が図４に示されている。同図に示されているスイッチング回路ＳＷ１は、それぞれ対応するＩＣチップのチャネル番号Ｎから出力される電流が入力される２つのアナログスイッチ２１及び２２を含んで構成されている。アナログスイッチ２１及び２２は、共に、ソース及びドレインを共通とするＮ型ＭＯＳ（ＭｅｔａｌｏｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ及びＰ型ＭＯＳトランジスタによって構成されている。そして、これらＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタのゲートがスイッチング制御端子となり、互いに反転した信号によりオンオフが制御される。
【００３０】
また、同図においては、上記スイッチング制御端子であるゲートに出力パルス２００を与えるカウンタ２０と、この出力パルス２００を反転するインバータＩＮＶとを含んで構成されている。なお、インバータＩＮＶは、例えば周知のＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）インバータ回路で構成する。
【００３１】
アナログスイッチ２１のＮ型ＭＯＳトランジスタ及びアナログスイッチ２２のＰ型ＭＯＳトランジスタにはカウンタ２０の出力パルス２００がそのまま入力されるのに対し、アナログスイッチ２１のＰ型ＭＯＳトランジスタ及びアナログスイッチ２２のＮ型ＭＯＳトランジスタには出力パルス２００がインバータＩＮＶによって論理反転されて入力される。このため、カウンタ２０の出力パルス２００がハイレベルのときにアナログスイッチ２１がオン状態で、アナログスイッチ２２がオフ状態となる。一方、カウンタ２０の出力パルス２００がローレベルのときにアナログスイッチ２１がオフ状態で、アナログスイッチ２２がオン状態となる。
【００３２】
カウンタ２０には、走査線選択信号（図２参照）に同期しているクロックＣＬＫが入力され、そのクロックＣＬＫによってカウント動作が行われる。そして、そのカウント動作によって上述した比率に対応するデューティ比を有する出力パルス２００が生成される。この出力パルス２００によってアナログスイッチ２１及び２２のオンオフ状態を制御することにより、アナログスイッチ２１及び２２を択一的にオン状態とする。
【００３３】
すなわち、同図（ｂ）に示されているように、クロックＣＬＫを入力とするカウンタ２０からの出力パルス２００がアナログスイッチ２１及び２２に与えられることにより、アナログスイッチ２２がオン状態になる期間とアナログスイッチ２１がオン状態になる期間との比率は、２対１になる。これにより、陽極線Ａ_Nには、ＩＣチップ２ａのチャネル番号Ｎの駆動出力とＩＣチップ２ｂのチャネル番号Ｎの駆動出力とが２対１の割合で与えられることになる。陽極線Ａ_N+1に対応して設けられているスイッチング回路ＳＷ２も同様に、２つのアナログスイッチ及びカウンタを用いて構成すれば良い。
【００３４】
なお、以上は２つのＩＣチップを用いた場合について説明したが、それに限定されず、より多くのＩＣチップを用いた場合について本発明が適用できることは明らかである。この場合においても、ＩＣチップに対応する各駆動ラインに対応しないダミーの駆動出力を設けておき、これと隣接するＩＣチップにおける本来の駆動出力とを所定周期で上記と同様に切り替えて、駆動ラインに与えれば良い。こうすることにより、各ＩＣチップ間の電流駆動能力の格差によってディスプレイ上に互いに輝度の異なる２つの表示領域の輝度段差は緩やかなものとなり、画質の劣化が抑制されるのである。
【００３５】
また、以上は、隣接するＩＣチップにそれぞれ１つのダミーの駆動出力を設けた場合について説明したが、それに限定されず、それぞれに複数のダミーの駆動出力を設けた場合についても本発明が適用できることは明らかである。ＩＣチップに対応する各駆動ラインに対応する複数のダミーの駆動出力を設けておき、これと隣接するＩＣチップにおける本来の複数の駆動出力とを所定周期で上記と同様に切り替えて駆動ラインに与えればよい。切り替え比率を複数の駆動出力ごとにそれぞれ変えることにより、各ＩＣチップ間の電流駆動能力の格差によってディスプレイ上の互いに輝度の異なる２つの表示領域の輝度段差はさらに緩やかなものとなり、画質の劣化が抑制されるのである。
【００３６】
また、以上はディスプレイパネルを構成する画素素子がＥＬ素子である場合について説明したが、それ以外の素子である場合についても本発明が適用できることは明らかである。
【００３７】
【発明の効果】
以上説明したように本発明は、ダミーの駆動出力を設けておき、これと隣接するＩＣチップにおける本来の駆動出力とを所定周期で切り替えて、駆動ラインに与えることにより、陽極線ドライブ回路を複数のＩＣチップで構築した際に、各ＩＣチップ間の電流駆動能力の格差によってディスプレイ上に互いに輝度の異なる２つの表示領域における輝度段差は緩やかなものとなり、画質の劣化が抑制できるという効果がある。
【図面の簡単な説明】
【図１】本発明によるディスプレイパネル駆動回路の実施の一形態の主要部分の構成を示す図である。
【図２】図１のディスプレイパネル駆動回路による駆動切り替えタイミングを示すタイミングチャートである。
【図３】陽極線のチャンネル番号と出力電流との関係を示す図である。
【図４】（ａ）はスイッチング回路の構成例を示す図、（ｂ）は（ａ）のスイッチング回路の動作を示すタイミングチャートである。
【図５】ＥＬ素子の概略構成を示す図である。
【図６】ＥＬ素子の特性を電気的に示す等価回路を示す図である。
【図７】複数のＥＬ素子をマトリクス状に配列してなるＥＬディスプレイパネルを用いて画像表示を行うＥＬディスプレイ装置の概略構成を示す図である。
【図８】画素データ及び走査線選択信号の供給タイミングを示す図である。
【図９】陽極線ドライブ回路を２つのＩＣチップで構築した場合を示す図である。
【図１０】陽極線ドライブ回路の駆動出力と陽極線との対応関係を示す図である。
【符号の説明】
１発光制御回路
２ａ、２ｂＩＣチップ
２陽極線ドライブ回路
３陰極線走査回路
２０カウンタ
２１、２２ＭＯＳトランジスタ
１００透明基板
１０１透明電極
１０２有機機能層
１０３金属電極
２００出力パルス
ＳＷ１，ＳＷ２スイッチング回路

Claims

第１及び第２のＩＣチップを含みこれら第１及び第２のＩＣチップの駆動出力群に属する駆動出力を、複数の表示ラインを担う複数の陰極線とこれら複数の陰極線の各々に交差して配列された第１及び第２の駆動ライン群である複数の陽極線が形成されているディスプレイパネルを構成する複数の自発光素子を駆動するための前記第１及び第２の駆動ライン群に属する駆動ラインのうちの対応する駆動ラインに、それぞれ与えるディスプレイパネル駆動回路であって、前記第１のＩＣチップの駆動出力群に属する第１の駆動出力と第２のＩＣチップの駆動出力群に属する第２の駆動出力とを入力とし、これら第１及び第２の駆動出力のどちらかを、走査線選択信号によって、前記複数の陰極線の内から前記走査線選択信号で示される表示ラインに対応した陰極線が選択されるタイミングと同じタイミングで、切り替えて選択し、選択された駆動出力を前記第１の駆動ライン群に属する駆動ラインのうち前記第２の駆動ライン群に隣接配置されている駆動ラインに与えるスイッチング回路を含むことを特徴とするディスプレイパネル駆動回路。
前記スイッチング回路は、前記第１のＩＣチップ内に形成されていることを特徴とする請求項１記載のディスプレイパネル駆動回路。
前記第２のＩＣチップは、前記第２の駆動ライン群を構成する駆動ラインに対応しないダミーの駆動出力を有し、このダミーの駆動出力が前記第２の駆動出力として前記スイッチング回路に入力されることを特徴とする請求項１又は２記載のディスプレイパネル駆動回路。
前記ディスプレイパネルを構成する複数の自発光素子は、エレクトロルミネセンス素子であることを特徴とする請求項１〜３のいずれか１項に記載のディスプレイパネル駆動回路。