[go: up one dir, main page]

JP5100075B2 - Plasma etching method - Google Patents

Plasma etching method Download PDF

Info

Publication number
JP5100075B2
JP5100075B2 JP2006267916A JP2006267916A JP5100075B2 JP 5100075 B2 JP5100075 B2 JP 5100075B2 JP 2006267916 A JP2006267916 A JP 2006267916A JP 2006267916 A JP2006267916 A JP 2006267916A JP 5100075 B2 JP5100075 B2 JP 5100075B2
Authority
JP
Japan
Prior art keywords
gas
plasma etching
etching
plasma
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006267916A
Other languages
Japanese (ja)
Other versions
JP2007294842A (en
Inventor
彰規 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006267916A priority Critical patent/JP5100075B2/en
Priority to US11/691,804 priority patent/US7842190B2/en
Publication of JP2007294842A publication Critical patent/JP2007294842A/en
Application granted granted Critical
Publication of JP5100075B2 publication Critical patent/JP5100075B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、プラズマを用いて被処理体をエッチングする工程を含むプラズマエッチング方法に関する。   The present invention relates to a plasma etching method including a step of etching an object to be processed using plasma.

近年、半導体デバイスは一層の高集積化が求められており、そのため、より微細なパターンを形成することが要求されている。このような要求を満たすべく、フォトリソグラフィー工程においては、微細パターンに対応して高解像度を得るために、ドライエッチングによるパターン形成の際に半導体ウエハ上に形成されるレジスト膜を薄く形成する必要がある。しかし、微細パターンに対応してレジスト膜を薄くしていくと、レジスト膜に対する被エッチング膜のエッチング選択比を十分に確保することができなくなり、微細なパターンを精度良く形成し難いという問題があった。   In recent years, semiconductor devices have been required to have higher integration, and therefore, it is required to form finer patterns. In order to satisfy these requirements, in the photolithography process, it is necessary to form a thin resist film on the semiconductor wafer during pattern formation by dry etching in order to obtain high resolution corresponding to a fine pattern. is there. However, if the resist film is made thinner corresponding to the fine pattern, the etching selectivity of the film to be etched with respect to the resist film cannot be ensured sufficiently, and it is difficult to form a fine pattern with high accuracy. It was.

そこで、上記のような不都合を解消する技術として、3層レジストが用いられている。3層レジストの例としては、被エッチング膜である下地層の上に平坦化のために有機系材料からなる下層レジスト膜を厚く形成し、その上に例えばSOG(Spin On Grass)による酸化ケイ素膜などの無機系材料膜を中間層として形成し、さらにその上に、上層レジスト膜(感光性レジスト膜)を形成したものが挙げられる。   Therefore, a three-layer resist is used as a technique for solving the above inconvenience. As an example of a three-layer resist, a lower resist film made of an organic material is formed thickly on a base layer, which is a film to be etched, for planarization, and a silicon oxide film by, for example, SOG (Spin On Grass) is formed thereon. An inorganic material film such as the above is formed as an intermediate layer, and an upper resist film (photosensitive resist film) is further formed thereon.

このような3層レジストにおいては、まず、最上層の上層レジスト膜をフォトリソグラフィー技術によってパターン形成し、次いでこのパターン形成された上層レジスト膜をマスクとして中間層をエッチングし、上層レジスト膜のパターンを中間層に転写する。次に、上層レジスト膜および中間層をマスクとして用い、下層レジスト膜をエッチング(ドライ現像)し、上層レジスト膜および中間層のパターンを下層レジスト膜に転写する。この際、下層レジスト膜より薄く形成された上層レジスト膜はエッチング途中で消失し、中間層をマスクとして下層レジスト膜のエッチングが完了する。このようにして、最終的にパターン形成された下層レジスト膜と中間層とが残る。そして、この下層レジスト膜と中間層とからなる積層構造のマスクを使用して、下地層のエッチングが行なわれる。   In such a three-layer resist, first, the upper layer upper resist film is patterned by a photolithographic technique, then the intermediate layer is etched using the patterned upper layer resist film as a mask, and the pattern of the upper layer resist film is formed. Transfer to the intermediate layer. Next, using the upper resist film and the intermediate layer as a mask, the lower resist film is etched (dry development), and the pattern of the upper resist film and the intermediate layer is transferred to the lower resist film. At this time, the upper resist film formed thinner than the lower resist film disappears during the etching, and the etching of the lower resist film is completed using the intermediate layer as a mask. In this way, the finally patterned lower resist film and intermediate layer remain. Then, the underlying layer is etched using a laminated structure mask composed of the lower resist film and the intermediate layer.

このような一連のエッチング工程において、ドライ現像工程、すなわち、上層レジスト膜および中間層をマスクとして下層レジスト膜をエッチングする際には、Oガスを含むO系エッチングガスが用いられてきた(例えば、特許文献1〜3)。
特開2002−93778号公報(請求項3など) 特開2002−110643号公報(請求項4など) 特開2004−71768号公報(請求項1など)
In this series of etching steps, a dry development step, i.e., when etching the lower resist film as a mask the upper resist film and the intermediate layer, O 2 -based etching gas containing O 2 gas has been used ( For example, Patent Documents 1 to 3).
JP 2002-93778 A (Claim 3 etc.) JP 2002-110443 A (Claim 4 etc.) JP 2004-71768 A (Claim 1 etc.)

系エッチングガスを用いてドライ現像を行なう場合、下層レジスト膜を垂直にエッチングすることが難しく、エッチング形状の制御性に難点があった。また、開口面積が広いパターンをドライ現像する場合には、ドライ現像後に開口内に露出させられるべき下地層の表面に、エッチングの際の反応生成物が残渣となって付着・堆積するという問題があった。そして、O系エッチングガスのプラズマによるドライ現像では、上記エッチング形状の制御と残渣の抑制とはトレードオフの関係にあり、この二つの要求を両立できるエッチング条件は見出されていないのが実情であった。 When dry development is performed using an O 2 -based etching gas, it is difficult to etch the lower resist film vertically, and there is a difficulty in controlling the etching shape. Further, when a pattern having a wide opening area is dry-developed, there is a problem that a reaction product during etching adheres and deposits as a residue on the surface of the base layer that should be exposed in the opening after dry development. there were. In dry development using O 2 -based etching gas plasma, there is a trade-off relationship between the control of the etching shape and the suppression of residues, and no actual etching conditions that can satisfy these two requirements have been found. Met.

従って本発明は、O系エッチングガスのプラズマを使用して3層レジストの下層レジスト膜をドライ現像する際に、エッチング形状の制御と残渣の抑制を両立させることが可能なプラズマエッチング方法を提供することである。 Therefore, the present invention provides a plasma etching method capable of simultaneously controlling the etching shape and suppressing residues when dry developing the lower resist film of the three-layer resist using plasma of an O 2 -based etching gas. It is to be.

上記課題を解決するため、本発明の第1の観点は、下地層より上層に、下から下層有機系材料膜、無機系材料からなる中間層および上層有機系材料膜が形成され、かつ前記中間層および前記上層有機系材料膜がパターン形成されている被処理体に対し、
プラズマエッチング装置の処理室内で、エッチングガスとして、CH ガスとOガスとを含む混合ガスを用い、かつ総ガス流量に対する前記CH ガスの流量比を40〜60%として、前記上層有機系材料膜および前記中間層をマスクとして前記下層有機系材料膜をエッチングすることにより、前記中間層のパターンを前記下層有機系材料膜に転写する工程を含む、プラズマエッチング方法を提供する。
In order to solve the above-described problem, a first aspect of the present invention is that an upper layer lower than the underlayer is formed with a lower organic material film, an intermediate layer made of an inorganic material, and an upper organic material film, and the intermediate layer For the object to be processed in which the layer and the upper organic material film are patterned,
In the processing chamber of the plasma etching apparatus, a mixed gas containing CH 4 gas and O 2 gas is used as an etching gas, and the flow rate ratio of the CH 4 gas to the total gas flow rate is set to 40 to 60 %. There is provided a plasma etching method including a step of transferring a pattern of the intermediate layer to the lower organic material film by etching the lower organic material film using the material film and the intermediate layer as a mask.

上記第1の観点において、前記プラズマエッチング装置は、相対向する上下一対の電極間に高周波電界を形成してプラズマを生成する容量結合型プラズマエッチング装置であることが好ましい。この場合、上部電極にプラズマ形成用高周波を500〜1000W印加し、下部電極にイオン引込み用高周波を100〜300W印加してもよく、あるいは、下部電極に、プラズマ形成用高周波を500〜1000Wおよびイオン引込み用高周波を100〜300W印加してもよい。
また、上部電極または下部電極に対し、プラズマ形成用高周波を0.94〜1.88W/cmのパワー密度で印加することもできる。
In the first aspect, the plasma etching apparatus is preferably a capacitively coupled plasma etching apparatus that generates a plasma by forming a high-frequency electric field between a pair of upper and lower electrodes facing each other. In this case, a high frequency for plasma formation of 500 to 1000 W may be applied to the upper electrode and a high frequency for ion attraction of 100 to 300 W may be applied to the lower electrode. Alternatively, a high frequency of plasma formation of 500 to 1000 W and ions may be applied to the lower electrode. You may apply 100-300W of drawing high frequency.
Further, a high frequency for plasma formation can be applied to the upper electrode or the lower electrode at a power density of 0.94 to 1.88 W / cm 2 .

本発明の第2の観点は、コンピュータ上で動作し、実行時に、上記第1の観点のプラズマエッチング方法が行なわれるようにプラズマエッチング装置を制御する、制御プログラムを提供する。 The second aspect of the present invention operates on a computer, when executed, controls the flop plasma etching apparatus as a plasma etching method of the first aspect is performed, to provide a control program.

本発明の第3の観点は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、上記第1の観点のプラズマエッチング方法が行なわれるようにプラズマエッチング装置を制御するものである、コンピュータ読み取り可能な記憶媒体を提供する。
A third aspect of the present invention is a computer-readable storage medium storing a control program that runs on a computer,
Wherein the control program, when executed, controls the flop plasma etching apparatus as a plasma etching method of the first aspect is performed, a computer-readable storage medium.

本発明の第4の観点は、被処理体に対しプラズマエッチング処理を行なうための処理室と、
前記処理室内で被処理体を載置する支持体と、
前記処理室内を減圧するための排気手段と、
前記処理室内に処理ガスを供給するためのガス供給手段と、
前記処理室内で上記第1の観点のプラズマエッチング方法が行なわれるように制御する制御部と、
を備えた、プラズマ処理装置を提供する。
According to a fourth aspect of the present invention, there is provided a processing chamber for performing a plasma etching process on an object to be processed;
A support for placing the object to be processed in the processing chamber;
Exhaust means for depressurizing the processing chamber;
Gas supply means for supplying a processing gas into the processing chamber;
A controller for controlling the plasma etching method of the first aspect to be performed in the processing chamber;
A plasma processing apparatus is provided.

本発明のプラズマエッチング方法によれば、エッチングガスとして、CH ガスとO ガスとを含む混合ガスを用い、かつ総ガス流量に対するCH ガスの流量比を40〜60%とするので、3層レジストの下層有機系材料膜をドライ現像する際、エッチング形状の制御性を確保できるとともに、大開口パターンでの残渣の発生を抑制することができる。
従って、本発明のプラズマエッチング方法は、微細化が進む半導体装置の製造過程におけるエッチングプロセスとして好適であり、信頼性の高い半導体装置を製造する上で有利に利用できる方法である。
According to the plasma etching method of the present invention, a mixed gas containing CH 4 gas and O 2 gas is used as an etching gas , and the flow rate ratio of CH 4 gas to the total gas flow rate is set to 40 to 60%. When dry developing the lower organic material film of the layer resist, the controllability of the etching shape can be secured and the generation of residues in the large opening pattern can be suppressed.
Therefore, the plasma etching method of the present invention is suitable as an etching process in the manufacturing process of a semiconductor device that is being miniaturized, and can be advantageously used for manufacturing a highly reliable semiconductor device.

以下、添付図面を参照して、本発明の実施の形態を詳細に説明する。
図1は、本発明を実施するために好適に利用可能なプラズマエッチング装置を示す概略断面図である。このプラズマエッチング装置1は、電極板が上下平行に対向し、一方にプラズマ形成用電源が接続された容量結合型平行平板プラズマエッチング装置として構成されている。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
FIG. 1 is a schematic cross-sectional view showing a plasma etching apparatus that can be suitably used for carrying out the present invention. The plasma etching apparatus 1 is configured as a capacitively coupled parallel plate plasma etching apparatus in which electrode plates face each other in parallel in the vertical direction and a plasma forming power source is connected to one of them.

このプラズマエッチング装置1は、例えば表面がセラミック溶射処理されたアルミニウムからなる円筒形状に成形された処理容器としてのチャンバー2を有しており、このチャンバー2は保安接地されている。前記チャンバー2内には、例えばシリコンからなり、その上に所定の膜が形成された半導体ウエハ(以下単に「ウエハ」と記す)Wを水平に載置し、かつ、下部電極としても機能するサセプタ3が支持部材4に支持された状態で設けられている。この支持部材4はセラミックなどの絶縁板5を介して、図示しない昇降装置の支持台6により支持されており、この昇降機構によってサセプタ3が昇降可能となっている。支持台6の下方中央の大気部分は、ベローズ7で覆われており、チャンバー2内と大気部分とが分離されている。   The plasma etching apparatus 1 has a chamber 2 as a processing container formed into a cylindrical shape made of aluminum whose surface is ceramic sprayed, for example, and the chamber 2 is grounded for safety. In the chamber 2, a semiconductor wafer (hereinafter simply referred to as "wafer") W made of, for example, silicon and having a predetermined film formed thereon is horizontally mounted, and also functions as a lower electrode. 3 is provided in a state supported by the support member 4. This support member 4 is supported by a support base 6 of a lifting device (not shown) via an insulating plate 5 such as ceramic, and the susceptor 3 can be lifted and lowered by this lifting mechanism. The atmospheric portion at the lower center of the support base 6 is covered with a bellows 7, and the inside of the chamber 2 and the atmospheric portion are separated.

前記支持部材4の内部には、冷媒室8が設けられており、この冷媒室8には、例えばガルデンなどの冷媒が冷媒導入管8aを介して導入されて循環し、その冷熱が前記サセプタ3を介して前記ウエハWに対して伝熱され、これによりウエハWの処理面が所望の温度に制御される。また、チャンバー2が真空に保持されていても、冷媒室8に循環される冷媒によりウエハWを有効に冷却可能なように、被処理体であるウエハWの裏面に、伝熱媒体、例えばHeガスなどを供給するためのガス通路9が設けられており、この伝熱媒体を介してサセプタ3の冷熱がウエハWに有効に伝達され、ウエハWを精度良く温度制御することができる。   A refrigerant chamber 8 is provided inside the support member 4. In the refrigerant chamber 8, for example, a refrigerant such as Galden is introduced and circulated through the refrigerant introduction pipe 8 a, and the cold heat is supplied to the susceptor 3. Then, heat is transferred to the wafer W through this, whereby the processing surface of the wafer W is controlled to a desired temperature. Further, even if the chamber 2 is held in a vacuum, a heat transfer medium such as He is provided on the back surface of the wafer W as the object to be processed so that the wafer W can be effectively cooled by the refrigerant circulating in the refrigerant chamber 8. A gas passage 9 for supplying gas or the like is provided, and the cold heat of the susceptor 3 is effectively transmitted to the wafer W through this heat transfer medium, and the temperature of the wafer W can be controlled with high accuracy.

前記サセプタ3は、その上部中央部が凸状の円板状に成形され、その上に、絶縁材の間に電極12が介在されてなる静電チャック11が設けられており、電極12に接続された直流電源13から直流電圧が印加されることにより、例えばクーロン力によってウエハWを静電吸着する。前記サセプタ3の上端周縁部には、静電チャック11上に載置されたウエハWを囲むように、エッチングの均一性を向上させるための環状のフォーカスリング15が配置されている。   The susceptor 3 is formed in a disc shape having a convex upper central portion, and an electrostatic chuck 11 having an electrode 12 interposed between insulating materials is provided on the susceptor 3. By applying a direct current voltage from the direct current power source 13, the wafer W is electrostatically adsorbed by, for example, Coulomb force. An annular focus ring 15 for improving the uniformity of etching is disposed on the periphery of the upper end of the susceptor 3 so as to surround the wafer W placed on the electrostatic chuck 11.

前記サセプタ3の上方には、このサセプタ3と平行に対向して上部電極として機能するシャワーヘッド21が設けられている。このシャワーヘッド21は、絶縁材22を介して、チャンバー2の上部に支持されており、サセプタ3との対向面24には多数の吐出孔23を有している。なお、ウエハW表面とシャワーヘッド21とは、例えば30〜90mm程度離間され、この距離は前記昇降機構により調節可能である。   Above the susceptor 3, a shower head 21 that functions as an upper electrode is provided in parallel with the susceptor 3. The shower head 21 is supported on the upper portion of the chamber 2 via an insulating material 22, and has a large number of discharge holes 23 on the surface 24 facing the susceptor 3. The surface of the wafer W and the shower head 21 are separated from each other by about 30 to 90 mm, for example, and this distance can be adjusted by the lifting mechanism.

前記シャワーヘッド21の中央にはガス導入口26が設けられ、さらにこのガス導入口26には、ガス供給管27が接続されており、さらにこのガス供給管27には、バルブ28を介して、エッチングガスを供給する処理ガス供給系30が接続されている。処理ガス供給系30は、例えば図2に示すように、COガス供給源301およびOガス供給源302を有しており、これらガス源からの配管には、それぞれマスフローコントローラ311およびバルブ312が設けられている。また、図3は処理ガス供給系30の別の構成例であり、この例では、CHガス供給源303およびOガス供給源304を有しており、これらガス源からの配管には、それぞれマスフローコントローラ311およびバルブ312が設けられている。 A gas inlet 26 is provided in the center of the shower head 21, and a gas supply pipe 27 is connected to the gas inlet 26. Further, a valve 28 is connected to the gas supply pipe 27 through a valve 28. A processing gas supply system 30 for supplying an etching gas is connected. The processing gas supply system 30 includes, for example, a CO gas supply source 301 and an O 2 gas supply source 302, as shown in FIG. 2, and a mass flow controller 311 and a valve 312 are connected to piping from these gas sources, respectively. Is provided. FIG. 3 shows another configuration example of the processing gas supply system 30. In this example, the processing gas supply system 30 includes a CH 4 gas supply source 303 and an O 2 gas supply source 304, and piping from these gas sources includes: A mass flow controller 311 and a valve 312 are provided.

そして、エッチングガスとしてのCOガス/Oガスや、CHガス/Oガスが、処理ガス供給系30のそれぞれのガス供給源からガス供給配管27、ガス導入口26を介してシャワーヘッド21内の空間に至り、ガス吐出孔23から吐出される。 Then, the CO gas / O 2 gas or the CH 4 gas / O 2 gas as the etching gas is supplied from each gas supply source of the processing gas supply system 30 through the gas supply pipe 27 and the gas inlet 26 to the shower head 21. It reaches the inner space and is discharged from the gas discharge hole 23.

前記チャンバー2の側壁底部近傍には排気管35が接続されており、この排気管35には排気装置36が接続されている。排気装置36はターボ分子ポンプなどの真空ポンプを備えており、これによりチャンバー2内を所定の減圧雰囲気、例えば1Pa以下の所定の圧力まで真空引き可能なように構成されている。また、チャンバー2の側壁にはウエハWの搬入出口37と、この搬入出口37を開閉するゲートバルブ38とが設けられており、このゲートバルブ38を開にした状態で搬入出口37を介してウエハWが隣接するロードロック室(図示せず)との間で搬送されるようになっている。   An exhaust pipe 35 is connected near the bottom of the side wall of the chamber 2, and an exhaust device 36 is connected to the exhaust pipe 35. The exhaust device 36 includes a vacuum pump such as a turbo molecular pump, and is configured so that the chamber 2 can be evacuated to a predetermined reduced pressure atmosphere, for example, a predetermined pressure of 1 Pa or less. Further, a loading / unloading port 37 for the wafer W and a gate valve 38 for opening and closing the loading / unloading port 37 are provided on the side wall of the chamber 2, and the wafer is passed through the loading / unloading port 37 with the gate valve 38 opened. W is transported between adjacent load lock chambers (not shown).

上部電極として機能するシャワーヘッド21には、高周波電源40が接続されており、その給電線には整合器41が介在されている。この高周波電源40は、例えば60MHzの周波数の高周波電力を上部電極であるシャワーヘッド21に供給し、上部電極であるシャワーヘッド21と下部電極であるサセプタ3との間にプラズマ形成用の高周波電界を形成する。また、シャワーヘッド21にはローパスフィルター(LPF)42が接続されている。   A high frequency power supply 40 is connected to the shower head 21 that functions as an upper electrode, and a matching unit 41 is interposed in the power supply line. The high frequency power supply 40 supplies high frequency power having a frequency of, for example, 60 MHz to the shower head 21 that is the upper electrode, and generates a high frequency electric field for plasma formation between the shower head 21 that is the upper electrode and the susceptor 3 that is the lower electrode. Form. The shower head 21 is connected to a low pass filter (LPF) 42.

下部電極として機能するサセプタ3には、高周波電源50が接続されており、その給電線には整合器51が介在されている。この高周波電源50は、例えば2MHzの周波数の高周波電力を下部電極であるサセプタ3に供給し、プラズマ中のイオンをウエハWに向けて引き込み、異方性の高いエッチングを実現する。また、このサセプタ3にはハイパスフィルター(HPF)16が接続されている。   A high frequency power supply 50 is connected to the susceptor 3 functioning as the lower electrode, and a matching unit 51 is interposed in the power supply line. The high-frequency power supply 50 supplies high-frequency power having a frequency of, for example, 2 MHz to the susceptor 3 that is the lower electrode, and draws ions in the plasma toward the wafer W, thereby realizing highly anisotropic etching. The susceptor 3 is connected to a high pass filter (HPF) 16.

また、プラズマエッチング装置1の各構成部は、CPUを備えたプロセスコントローラ60に接続されて制御される構成となっている。プロセスコントローラ60には、工程管理者がプラズマエッチング装置1を管理するためにコマンドの入力操作等を行うキーボードや、プラズマエッチング装置1の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース61が接続されている。   Each component of the plasma etching apparatus 1 is connected to and controlled by a process controller 60 having a CPU. The process controller 60 includes a user interface 61 including a keyboard that allows a process manager to input commands to manage the plasma etching apparatus 1, a display that visualizes and displays the operating status of the plasma etching apparatus 1, and the like. It is connected.

また、プロセスコントローラ60には、プラズマエッチング装置1で実行される各種処理をプロセスコントローラ60の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部62が接続されている。   Further, the process controller 60 has a storage unit 62 in which a recipe in which a control program for realizing various processes executed by the plasma etching apparatus 1 is realized under the control of the process controller 60 and processing condition data is stored. It is connected.

そして、必要に応じて、ユーザーインターフェース61からの指示等にて任意のレシピを記憶部62から呼び出してプロセスコントローラ60に実行させることで、プロセスコントローラ60の制御下で、プラズマエッチング装置1での所望の処理が行われる。また、前記レシピは、例えば、CD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリなどのコンピュータ読み取り可能な記憶媒体に格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させて利用したりすることも可能である。   Then, if desired, an arbitrary recipe is called from the storage unit 62 by an instruction from the user interface 61 and is executed by the process controller 60, so that a desired one in the plasma etching apparatus 1 is controlled under the control of the process controller 60. Is performed. The recipe may be stored in a computer-readable storage medium such as a CD-ROM, a hard disk, a flexible disk, or a flash memory, or may be a dedicated line from another device. It is also possible to transmit and use it as needed.

次に、このように構成されるプラズマエッチング装置1を用いて実施される多層レジストのドライ現像の概要について、図4〜図7を参照しながら説明する。まず、図4に示すように、酸化ケイ素(SiO)などからなる、最終的なエッチング対象としての下地層101上に、例えば有機系材料からなる下層レジスト膜102、酸化ケイ素(SiO)などの無機系材料からなるSOG膜103、および例えばポリメタクリレート系樹脂などの有機系材料からなる上層レジスト膜104を、順次形成する。ここで、上層レジスト膜104の膜厚は、下層レジスト膜102の膜厚よりも薄く形成されている。また、上層レジスト膜104は、フォトリソグラフィー技術によりパターニングされている。なお、ここでは図示を省略するが、SOG膜103と上層レジスト膜104の間に反射防止膜を設けても良い。 Next, an outline of dry development of a multilayer resist performed using the plasma etching apparatus 1 configured as described above will be described with reference to FIGS. First, as shown in FIG. 4, for example, a lower resist film 102 made of an organic material, silicon oxide (SiO 2 ), etc., on a base layer 101 made of silicon oxide (SiO 2 ) or the like as a final etching target. An SOG film 103 made of an inorganic material and an upper resist film 104 made of an organic material such as polymethacrylate resin are sequentially formed. Here, the upper resist film 104 is formed thinner than the lower resist film 102. The upper resist film 104 is patterned by a photolithography technique. Although not shown here, an antireflection film may be provided between the SOG film 103 and the upper resist film 104.

次に、例えばCFなどのフルオロカーボン系ガスを含むエッチングガスを使用し、上層レジスト膜104をマスクにしてSOG膜103をエッチングし、図5に示すように上層レジスト膜104のパターンをSOG膜103に転写する。 Next, the SOG film 103 is etched using an etching gas containing a fluorocarbon-based gas such as CF 4 and the upper resist film 104 as a mask, and the pattern of the upper resist film 104 is changed to the SOG film 103 as shown in FIG. Transcript to.

次に、上層レジスト膜104およびSOG膜103をマスクにして下層レジスト膜102をエッチングしてドライ現像する。このドライ現像には、前記容量結合型平行平板プラズマエッチング装置1を使用することが好ましい。この際、エッチングガスとして炭素含有化合物ガスとOガスとを特定のガス流量比でチャンバー2内に導入し、上部電極であるシャワーヘッド21と、下部電極であるサセプタ3にそれぞれ所定の高周波電力を印加することにより電極間に高周波電界を形成してエッチングガスのプラズマを励起させ、該プラズマにより下層レジスト膜102のエッチングを行なう。 Next, the lower resist film 102 is etched and dry developed using the upper resist film 104 and the SOG film 103 as a mask. For the dry development, the capacitively coupled parallel plate plasma etching apparatus 1 is preferably used. At this time, a carbon-containing compound gas and an O 2 gas are introduced into the chamber 2 as an etching gas at a specific gas flow ratio, and predetermined high-frequency power is supplied to the shower head 21 as the upper electrode and the susceptor 3 as the lower electrode, respectively. Is applied to form a high frequency electric field between the electrodes to excite the plasma of the etching gas, and the lower resist film 102 is etched by the plasma.

このドライ現像に使用する炭素含有化合物ガスとしては、例えばCOガス、CHガス、Cガス、Cガス等を挙げることができるが、これらの中でもCOガス、CHガスが好適である。これらの炭素化合物含有ガスは、エッチングの際に反応生成物が発生しやすい所謂デポ性のガスであるため、エッチング中に反応生成物が下層レジスト膜102の側壁に付着して保護膜が形成され、この保護膜によってサイドエッチングの進行が抑制される。その結果、マスク下方におけるアンダーカットの発生が回避される。また、必要に応じ、下地層101に形成されるトレンチやホールなどの開口幅/開口径をフォトリソグラフィー技術によりパターン形成された上層レジスト膜104よりも狭める目的で、この下地層101をエッチングする際のマスクとなる下層レジスト膜102の側壁をテーパー状に形成することも可能である。このようなエッチング形状の制御性は、炭素含有化合物ガスとOガスとの流量比を特定の範囲に選択することによって得られるものである。 Examples of the carbon-containing compound gas used for the dry development include CO gas, CH 4 gas, C 2 H 6 gas, C 3 H 8 gas, and the like. Among these, CO gas and CH 4 gas are exemplified. Is preferred. Since these carbon compound-containing gases are so-called deposition gases that easily generate reaction products during etching, the reaction products adhere to the side walls of the lower resist film 102 during etching, and a protective film is formed. The progress of side etching is suppressed by this protective film. As a result, occurrence of undercut below the mask is avoided. Further, when etching the base layer 101 for the purpose of narrowing the opening width / opening diameter of trenches, holes and the like formed in the base layer 101 as needed, compared with the upper resist film 104 patterned by the photolithography technique. It is also possible to form the side wall of the lower resist film 102 serving as a mask in a tapered shape. Such controllability of the etching shape is obtained by selecting the flow ratio of the carbon-containing compound gas and the O 2 gas within a specific range.

下層レジスト膜102に対するエッチング形状を制御するための総ガス流量に対する炭素含有化合物ガスの流量比としては40〜99%が好ましい。
より好ましいエッチングガスの流量比は、炭素含有化合物ガスの種類によって異なる。例えば、エッチングガスとしてCOガスとOガスを使用する場合には、総ガス流量に対するCOガスの流量比を50〜99%とすることが望ましい。総ガス流量に対するCOガス流量の比率が50%を下回ると、サイドエッチングが進行し、エッチングマスクであるSOG膜103の直下にアンダーカットが形成され、エッチング形状の制御が困難になる。一方、総ガス流量に対するCOガス流量の比率が99%を超えると、エッチストップのおそれがある。
The flow rate ratio of the carbon-containing compound gas to the total gas flow for controlling the etching shape for the lower resist film 102 is preferably 40 to 99%.
A more preferable etching gas flow ratio varies depending on the type of the carbon-containing compound gas. For example, when CO gas and O 2 gas are used as the etching gas, the flow rate ratio of the CO gas to the total gas flow rate is preferably 50 to 99%. When the ratio of the CO gas flow rate to the total gas flow rate is less than 50%, side etching proceeds, an undercut is formed immediately below the SOG film 103 as an etching mask, and the etching shape is difficult to control. On the other hand, if the ratio of the CO gas flow rate to the total gas flow rate exceeds 99%, there is a risk of etch stop.

また、エッチングガスとしてCHガスとOガスを使用する場合には、総ガス流量に対するCHガスの流量比を40〜60%とすることが望ましい。総ガス流量に対するCHガスの比率が40%を下回ると、サイドエッチングが進行し、エッチングマスクであるSOG膜103の直下にアンダーカットが形成され、エッチング形状の制御が困難になる。一方、総ガス流量に対するCHガス流量の比率が60%を超えると、堆積物が多くなってエッチングが進行せず、エッチストップを起こすことも多くなり、やはりエッチング形状の制御が困難になる。また、大開口パターンをエッチングする場合に、反応生成物がエッチング残渣となって本来露出させられるべき下地膜101の表面に堆積してしまうという問題が生じる。 Also, when using CH 4 gas and O 2 gas as the etching gas, it is desirable that the flow rate of CH 4 gas to the total gas flow rate 40 to 60%. When the ratio of CH 4 gas to the total gas flow rate is less than 40%, side etching proceeds, undercuts are formed immediately below the SOG film 103 as an etching mask, and it becomes difficult to control the etching shape. On the other hand, if the ratio of the CH 4 gas flow rate to the total gas flow rate exceeds 60%, the amount of deposits increases, etching does not proceed, and etch stop often occurs, so that it becomes difficult to control the etching shape. Further, when a large opening pattern is etched, there arises a problem that the reaction product becomes an etching residue and is deposited on the surface of the base film 101 that should be exposed.

また、チャンバー2内でエッチングガスのプラズマを生成させるため、上部電極であるシャワーヘッド21に印加する高周波電力としては、例えば500〜1000W(パワー密度;0.94〜1.88W/cm)が好ましい。ここで、パワー密度は、上部電極に印加される高周波電力をシリコン製のフォーカスリング15の表面積とウエハWの表面積との合計面積で除した値を意味する(以下、同様の意味である)。なお、図1のプラズマエッチング装置1では、フォーカスリング15の外径を260mm、ウエハWの外径を200mmとしてパワー密度を算出した。
シャワーヘッド21に印加する高周波電力が500W未満の場合には、プラズマ密度が小さくなるため、有機材料からなる下層レジスト膜102のエッチングレートが極端に低下するおそれがあり、1000Wを超えると、反応生成物がエッチング残渣となって本来露出させられるべき下地膜101の表面に堆積してしまうという問題が生じる。
In addition, in order to generate plasma of the etching gas in the chamber 2, for example, 500 to 1000 W (power density; 0.94 to 1.88 W / cm 2 ) is used as the high frequency power applied to the shower head 21 that is the upper electrode. preferable. Here, the power density means a value obtained by dividing the high-frequency power applied to the upper electrode by the total area of the surface area of the silicon focus ring 15 and the surface area of the wafer W (hereinafter, the same meaning). In the plasma etching apparatus 1 of FIG. 1, the power density was calculated by setting the outer diameter of the focus ring 15 to 260 mm and the outer diameter of the wafer W to 200 mm.
When the high-frequency power applied to the shower head 21 is less than 500 W, the plasma density becomes small, so that the etching rate of the lower resist film 102 made of an organic material may be extremely reduced. There arises a problem that an object becomes an etching residue and is deposited on the surface of the base film 101 that should be exposed.

また、下部電極であるサセプタ3に印加する高周波電力としては、例えば100〜300Wが好ましい。サセプタ3に印加する高周波電力が100W未満の場合には、エッチングレートが極端に低下したり、サイドエッチングやエッチング残渣が発生したりするおそれがあり、300Wを超えると、エッチングレートが速くなりすぎて精密な制御が難しくなる、という問題が生じる。   Moreover, as high frequency electric power applied to the susceptor 3 which is a lower electrode, 100-300W is preferable, for example. If the high frequency power applied to the susceptor 3 is less than 100 W, the etching rate may be extremely reduced, or side etching or etching residue may occur. If it exceeds 300 W, the etching rate becomes too fast. The problem arises that precise control becomes difficult.

下層レジスト膜102をエッチングするドライ現像工程では、上層レジスト膜104が下層レジスト膜102に比べて薄く形成されているため、下層レジスト膜102をエッチングしている途中で、上層レジスト膜104が消耗して除去される。従って、SOG膜103のみをマスクとして下層レジスト膜102のエッチングが終了する。このようにして、上層レジスト膜104およびSOG膜103のパターンが下層レジスト膜102に転写され、図6に示すように、下地層101上に下層レジスト膜102とSOG膜103とが積層されたマスクパターンが形成される。   In the dry development process for etching the lower resist film 102, since the upper resist film 104 is formed thinner than the lower resist film 102, the upper resist film 104 is consumed while the lower resist film 102 is being etched. Removed. Therefore, the etching of the lower resist film 102 is completed using only the SOG film 103 as a mask. In this way, the patterns of the upper resist film 104 and the SOG film 103 are transferred to the lower resist film 102, and as shown in FIG. 6, a mask in which the lower resist film 102 and the SOG film 103 are laminated on the base layer 101. A pattern is formed.

次に、パターン形成された下層レジスト膜102とSOG膜103とをマスクとして、下地層101をエッチングすることにより、図7に示すように、下地層101に目的とするトレンチやホールなどの凹部110を形成することができる。   Next, the underlying layer 101 is etched using the patterned lower resist film 102 and the SOG film 103 as a mask, thereby forming a recess 110 such as a target trench or hole in the underlying layer 101 as shown in FIG. Can be formed.

次に、図1のプラズマエッチング装置1を用いて、下層レジスト膜102のエッチング(ドライ現像)を実施するための具体的な手順について説明する。まず、ゲートバルブ38を開にして図5のような積層構造が形成されたウエハWをチャンバー2内に搬入し、サセプタ3に載置した後、ゲートバルブ38を閉じる。
次に、サセプタ3を上昇させてサセプタ3上のウエハW表面とシャワーヘッド21との距離を例えば50〜60mm程度に調整する。そして、排気装置36の真空ポンプにより排気管35を介してチャンバー2内を排気し、チャンバー2内を所定圧力まで減圧した後、直流電源13から直流電圧を静電チャック11内の電極12に印加し、ウエハWを静電チャック11上に静電吸着させる。
Next, a specific procedure for performing etching (dry development) of the lower resist film 102 using the plasma etching apparatus 1 of FIG. 1 will be described. First, the gate valve 38 is opened, a wafer W having a laminated structure as shown in FIG. 5 is loaded into the chamber 2, placed on the susceptor 3, and then the gate valve 38 is closed.
Next, the susceptor 3 is raised and the distance between the surface of the wafer W on the susceptor 3 and the shower head 21 is adjusted to, for example, about 50 to 60 mm. Then, the inside of the chamber 2 is evacuated through the exhaust pipe 35 by the vacuum pump of the exhaust device 36, the inside of the chamber 2 is reduced to a predetermined pressure, and then a DC voltage is applied from the DC power source 13 to the electrode 12 in the electrostatic chuck 11. Then, the wafer W is electrostatically adsorbed on the electrostatic chuck 11.

次いで、処理ガス供給系30からエッチングガスとしてCOガス/Oガス、またはCHガス/Oガスをチャンバー1内に導入する。そして、高周波電源40からシャワーヘッド21に例えば60MHzの高周波電力を印加し、これにより、上部電極としてのシャワーヘッド21と下部電極としてのサセプタ3との間に高周波電界を生じさせ、上記エッチングガスをプラズマ化する。 Next, CO gas / O 2 gas or CH 4 gas / O 2 gas is introduced into the chamber 1 as an etching gas from the processing gas supply system 30. Then, a high frequency power of 60 MHz, for example, is applied from the high frequency power supply 40 to the shower head 21, thereby generating a high frequency electric field between the shower head 21 as the upper electrode and the susceptor 3 as the lower electrode, Turn into plasma.

このようにして生成されたエッチングガスのプラズマにより、下層レジスト膜102のエッチングを行う。このとき、高周波電源50から下部電極であるサセプタ3に所定の周波数例えば2MHzの高周波電力を印加してプラズマ中のイオンをサセプタ3側へ引き込むようにする。   The lower resist film 102 is etched by the etching gas plasma thus generated. At this time, a high frequency power of a predetermined frequency, for example, 2 MHz, is applied from the high frequency power supply 50 to the susceptor 3 which is the lower electrode, and ions in the plasma are drawn to the susceptor 3 side.

このようにして下層レジスト膜102のエッチングを行い、図6に示すように、SOG膜103のパターンが下層レジスト膜102に転写された段階でエッチングを終了する。なお、必要に応じて、時間にして10〜30%程度、好ましくは15〜20%のオーバーエッチングを実施してもよい。   In this way, the lower resist film 102 is etched, and the etching is completed when the pattern of the SOG film 103 is transferred to the lower resist film 102 as shown in FIG. If necessary, overetching of about 10 to 30%, preferably 15 to 20% over time may be performed.

プラズマエッチング装置1を用い、下層レジスト膜102に対してドライ現像のためのエッチングを実施する際の他の条件(ガス流量比および高周波パワー以外)は以下のとおりである。   Other conditions (other than the gas flow rate ratio and high frequency power) when performing etching for dry development on the lower resist film 102 using the plasma etching apparatus 1 are as follows.

次に、本発明の効果を確認した試験結果について説明する。なお、以下の試験では、下地層101としてSi基板を用い、その上に有機系材料からなる膜厚306nmの下層レジスト膜102、酸化ケイ素(SiO)からなる膜厚106nmのSOG膜103、および上層レジスト膜104として膜厚180nmのArFレジストが形成された積層体を用いた。
試験例1
図1のプラズマエッチング装置1を使用し、図5と同様の構造を有する積層体に対してプラズマエッチング処理を実施し、下層レジスト膜102のエッチング(ドライ現像)を実施した。
エッチングでは、下記の条件を固定条件として設定し、エッチングガスの流量比のみを変化させた。なお、時間にして20%のオーバーエッチングを実施した。
Next, test results for confirming the effects of the present invention will be described. In the following test, a Si substrate was used as the base layer 101, and a lower resist film 102 with a film thickness of 306 nm made of an organic material, a SOG film 103 with a film thickness of 106 nm made of silicon oxide (SiO 2 ), and As the upper resist film 104, a laminate in which an ArF resist having a film thickness of 180 nm was formed was used.
Test example 1
Using the plasma etching apparatus 1 of FIG. 1, a plasma etching process was performed on the stacked body having the same structure as in FIG. 5, and the lower resist film 102 was etched (dry development).
In the etching, the following conditions were set as fixed conditions, and only the flow rate ratio of the etching gas was changed. In addition, 20% overetching was performed over time.

<固定条件>
圧力=1.3Pa(10mTorr)
上部電極RFパワー(60MHz)=1000W(パワー密度;1.88W/cm
下部電極RFパワー(2MHz)=200W
背圧(センター部/エッジ部)=1333Pa/4666Pa(10/35Torr;Heガス)
上部及び下部電極間距離=55mm
温度(上部電極/チャンバ側壁/下部電極)=60℃/50℃/20℃
<Fixed conditions>
Pressure = 1.3 Pa (10 mTorr)
Upper electrode RF power (60 MHz) = 1000 W (power density; 1.88 W / cm 2 )
Lower electrode RF power (2 MHz) = 200 W
Back pressure (center portion / edge portion) = 1333 Pa / 4666 Pa (10/35 Torr; He gas)
Distance between upper and lower electrodes = 55mm
Temperature (upper electrode / chamber sidewall / lower electrode) = 60 ° C./50° C./20° C.

<エッチングガス流量比>
CO/Oを下記の流量比で用いた。
CO/O流量比=80/20mL/min(sccm)、50/50mL/min(sccm)または20/80mL/min(sccm)
<Etching gas flow ratio>
CO / O 2 was used at the following flow ratio.
CO / O 2 flow ratio = 80/20 mL / min (sccm), 50/50 mL / min (sccm) or 20/80 mL / min (sccm)

エッチング後、エッチング形状を透過型電子顕微鏡(TEM)の画像によって観察した。まず、ドライ現像によって形成されたライン&スペースのパターンが密な領域と疎な領域について、ウエハW上の中央(センター部)と周縁(エッジ部)おけるCD(Critical Dimension)を測定した。測定部位は、図6に示す3箇所である。すなわち、トップCD(CDと記す)、ミドルCD(CDと記す)、ボトムCD(CDと記す)を測定し、サイドエッチ(マスク下のアンダーカットの発生)の有無について観察した。その結果を表1に示した。 After the etching, the etched shape was observed with a transmission electron microscope (TEM) image. First, CD (Critical Dimension) at the center (center portion) and the periphery (edge portion) on the wafer W was measured for a dense region and a sparse region of line & space patterns formed by dry development. There are three measurement sites shown in FIG. That is, the top CD (denoted as CD t ), middle CD (denoted as CD m ), and bottom CD (denoted as CD b ) were measured, and the presence or absence of side etching (occurrence of undercut under the mask) was observed. The results are shown in Table 1.

また、上記エッチング条件で、例えば目的とするパッド(PAD)やガードリング(Guard Ring)の構成を模擬的に表した広い開口部において、エッチング残渣の発生の有無についても観察した。その結果を表2に示した。   In addition, in the above etching conditions, for example, the presence or absence of etching residue was observed in a wide opening simulating the structure of the target pad (PAD) or guard ring (Guard Ring). The results are shown in Table 2.

Figure 0005100075
Figure 0005100075

Figure 0005100075
Figure 0005100075

表1より、ウエハWの面内位置およびパターンの疎密にかかわらず、CO/O流量比が大きいほど、CD、CD、CDの差異が少なく、サイドエッチの発生も抑制され、高いエッチング精度を確保できることが示された。また、表2より、大開口パターンのエッチング残渣については、試験した全ての条件で発生が確認されなかった。 From Table 1, regardless of the in-plane position of the wafer W and the density of the pattern, the larger the CO / O 2 flow rate ratio, the smaller the difference in CD t , CD m , CD b , and the occurrence of side etch is suppressed, which is high. It was shown that the etching accuracy can be secured. Moreover, generation | occurrence | production was not confirmed from Table 2 on all the conditions tested about the etching residue of the large opening pattern.

試験例2
図1のプラズマエッチング装置1を使用し、図5と同様の構造を有する積層体に対してプラズマエッチング処理を実施し、下層レジスト膜102のエッチング(ドライ現像)を実施した。エッチングでは、下記の条件を固定条件として設定し、上部電極および下部電極に印加する高周波パワーのみを変化させた。なお、時間にして20%のオーバーエッチングを実施した。
Test example 2
Using the plasma etching apparatus 1 of FIG. 1, a plasma etching process was performed on the stacked body having the same structure as in FIG. 5, and the lower resist film 102 was etched (dry development). In the etching, the following conditions were set as fixed conditions, and only the high frequency power applied to the upper electrode and the lower electrode was changed. In addition, 20% overetching was performed over time.

<固定条件>
CO/O流量比=80/20mL/min(sccm)、50/50mL/min(sccm)
圧力=1.3Pa(10mTorr)
背圧(センター部/エッジ部)=1333Pa/4666Pa(10/35Torr;Heガス)
上部及び下部電極間距離=55mm
温度(上部電極/チャンバ側壁/下部電極)=60℃/50℃/20℃
<Fixed conditions>
CO / O 2 flow rate ratio = 80/20 mL / min (sccm), 50/50 mL / min (sccm)
Pressure = 1.3 Pa (10 mTorr)
Back pressure (center portion / edge portion) = 1333 Pa / 4666 Pa (10/35 Torr; He gas)
Distance between upper and lower electrodes = 55mm
Temperature (upper electrode / chamber sidewall / lower electrode) = 60 ° C./50° C./20° C.

<高周波パワー>
上部電極RFパワー(60MHz)=500W(パワー密度;0.94W/cm)、1000W(パワー密度;1.88W/cm)または1500W(パワー密度;2.83W/cm
下部電極RFパワー(2MHz)=100W、200Wまたは300W
<High frequency power>
Upper electrode RF power (60 MHz) = 500 W (power density; 0.94 W / cm 2 ), 1000 W (power density; 1.88 W / cm 2 ) or 1500 W (power density; 2.83 W / cm 2 )
Lower electrode RF power (2 MHz) = 100 W, 200 W or 300 W

エッチング後、試験例1と同様に、透過型電子顕微鏡(TEM)の画像に基づき、CD、CDおよびCDを測定し、併せてエッチング残渣の発生の有無を観察した。その結果を表3に示した。
また、試験例1と同様に、大開口パターンを形成した場合についてのエッチング残渣の観察結果を表4に示した。
After etching, as in Test Example 1, CD t , CD m and CD b were measured based on the transmission electron microscope (TEM) image, and the presence or absence of generation of etching residues was also observed. The results are shown in Table 3.
Further, similarly to Test Example 1, the observation result of the etching residue when the large opening pattern is formed is shown in Table 4.

Figure 0005100075
Figure 0005100075

Figure 0005100075
Figure 0005100075

表3より、ウエハWの面内位置およびパターンの疎密にかかわらず、上部電極へのRFパワーが1500Wでは、エッチング残渣が多くなる傾向が示された。また、下部電極へのRFパワーが100Wの場合もエッチング残渣が発生した。CDについては、最適流量であれば上部電極へのRFパワーが500〜1500W(パワー密度0.94〜2.83W/cm)の範囲で、CDとCDの差異が極めて少なかった。
また、表4より、大開口パターンのエッチング残渣は、上部電極へのRFパワーが1500Wの場合と、下部電極へのRFパワーが100Wの場合に発生が確認された。
Table 3 shows that the etching residue tends to increase when the RF power to the upper electrode is 1500 W regardless of the in-plane position of the wafer W and the pattern density. Etching residue was also generated when the RF power to the lower electrode was 100 W. For CD, the difference between CD m and CD b was very small when the RF power to the upper electrode was in the range of 500 to 1500 W (power density 0.94 to 2.83 W / cm 2 ) at the optimum flow rate.
Further, from Table 4, it was confirmed that the etching residue of the large opening pattern was generated when the RF power to the upper electrode was 1500 W and when the RF power to the lower electrode was 100 W.

試験例3
図1のプラズマエッチング装置1を使用し、図5と同様の構造を有する積層体に対してプラズマエッチング処理を実施し、下層レジスト膜102のエッチング(ドライ現像)を実施した。エッチングでは、下記の条件を固定条件として設定し、エッチングガスの流量比のみを変化させた。なお、時間にして20%のオーバーエッチングを実施した。
Test example 3
Using the plasma etching apparatus 1 of FIG. 1, a plasma etching process was performed on the stacked body having the same structure as in FIG. 5, and the lower resist film 102 was etched (dry development). In the etching, the following conditions were set as fixed conditions, and only the flow rate ratio of the etching gas was changed. In addition, 20% overetching was performed over time.

<固定条件>
圧力=1.3Pa(10mTorr)
上部電極RFパワー(60MHz)=1000W(パワー密度;1.88W/cm
下部電極RFパワー(2MHz)=200W
背圧(センター部/エッジ部)=1333Pa/4666Pa(10/35Torr;Heガス)
上部及び下部電極間距離=55mm
温度(上部電極/チャンバ側壁/下部電極)=60℃/50℃/20℃
<Fixed conditions>
Pressure = 1.3 Pa (10 mTorr)
Upper electrode RF power (60 MHz) = 1000 W (power density; 1.88 W / cm 2 )
Lower electrode RF power (2 MHz) = 200 W
Back pressure (center portion / edge portion) = 1333 Pa / 4666 Pa (10/35 Torr; He gas)
Distance between upper and lower electrodes = 55mm
Temperature (upper electrode / chamber sidewall / lower electrode) = 60 ° C./50° C./20° C.

<エッチングガス流量比>
CH/Oを下記の流量比で用いた。
CH/O流量比=80/20mL/min(sccm)、50/50mL/min(sccm)または20/80mL/min(sccm)
<Etching gas flow ratio>
CH 4 / O 2 was used at the following flow ratio.
CH 4 / O 2 flow ratio = 80/20 mL / min (sccm), 50/50 mL / min (sccm) or 20/80 mL / min (sccm)

エッチング後、エッチング形状を透過型電子顕微鏡(TEM)の画像によって観察した。まず、ドライ現像によって形成されたライン&スペースのパターンが密な領域と疎な領域について、ウエハW上の中央(センター部)と周縁(エッジ部)おけるCD(Critical Dimension)を測定した。測定部位は、図6に示す3箇所である。すなわち、トップCD(CDと記す)、ミドルCD(CDと記す)、ボトムCD(CDと記す)を測定し、サイドエッチ(マスク下のアンダーカットの発生)の有無について観察した。その結果を表5に示した。 After the etching, the etched shape was observed with a transmission electron microscope (TEM) image. First, CD (Critical Dimension) at the center (center portion) and the periphery (edge portion) on the wafer W was measured for a dense region and a sparse region of line & space patterns formed by dry development. There are three measurement sites shown in FIG. That is, the top CD (denoted as CD t ), middle CD (denoted as CD m ), and bottom CD (denoted as CD b ) were measured, and the presence or absence of side etching (occurrence of undercut under the mask) was observed. The results are shown in Table 5.

また、上記エッチング条件で、例えば目的とするパッド(PAD)やガードリング(Guard Ring)の構成を模擬的に表した広い開口部において、エッチング残渣の発生の有無についても観察した。その結果を表6に示した。   In addition, in the above etching conditions, for example, the presence or absence of etching residue was observed in a wide opening simulating the structure of the target pad (PAD) or guard ring (Guard Ring). The results are shown in Table 6.

Figure 0005100075
Figure 0005100075

Figure 0005100075
Figure 0005100075

表5より、ウエハWの面内位置およびパターンの疎密にかかわらず、CH/O流量比が大きいと、デポが顕著に発生してエッチング不能となった。逆に、CH/O流量比が小さいと、サイドエッチが発生し、エッチング形状の精度が低下した。これに対し、CH/O流量比が50/50(=1)の場合には、CD、CD、CDの差異が少なく、サイドエッチの発生も抑制され、高いエッチング精度を確保できることが示された。また、表6より、大開口パターンのエッチング残渣については、試験した全ての条件で発生が確認されなかった。 From Table 5, regardless of the in-plane position of the wafer W and the density of the pattern, when the CH 4 / O 2 flow rate ratio is large, deposits are remarkably generated and etching becomes impossible. Conversely, when the CH 4 / O 2 flow rate ratio was small, side etching occurred and the accuracy of the etching shape was lowered. On the other hand, when the CH 4 / O 2 flow rate ratio is 50/50 (= 1), the difference in CD t , CD m , and CD b is small, the occurrence of side etching is suppressed, and high etching accuracy is ensured. It was shown that it can be done. Moreover, generation | occurrence | production was not confirmed from Table 6 about all the conditions tested about the etching residue of the large opening pattern.

試験例4
図1のプラズマエッチング装置1を使用し、図5と同様の構造を有する積層体に対してプラズマエッチング処理を実施し、下層レジスト膜102のエッチング(ドライ現像)を実施した。エッチングでは、下記の条件を固定条件として設定し、上部電極および下部電極に印加する高周波パワーのみを変化させた。なお、時間にして20%のオーバーエッチングを実施した。
Test example 4
Using the plasma etching apparatus 1 of FIG. 1, a plasma etching process was performed on the stacked body having the same structure as in FIG. 5, and the lower resist film 102 was etched (dry development). In the etching, the following conditions were set as fixed conditions, and only the high frequency power applied to the upper electrode and the lower electrode was changed. In addition, 20% overetching was performed over time.

<固定条件>
CH/O流量比=50/50mL/min(sccm)
圧力=1.3Pa(10mTorr)
背圧(センター部/エッジ部)=1333Pa/4666Pa(10/35Torr;Heガス)
上部及び下部電極間距離=55mm
温度(上部電極/チャンバ側壁/下部電極)=60℃/50℃/20℃
<Fixed conditions>
CH 4 / O 2 flow rate ratio = 50/50 mL / min (sccm)
Pressure = 1.3 Pa (10 mTorr)
Back pressure (center portion / edge portion) = 1333 Pa / 4666 Pa (10/35 Torr; He gas)
Distance between upper and lower electrodes = 55mm
Temperature (upper electrode / chamber sidewall / lower electrode) = 60 ° C./50° C./20° C.

<高周波パワー>
上部電極RFパワー(60MHz)=500W(パワー密度;0.94W/cm)、1000W(パワー密度;1.88W/cm)または1500W(パワー密度;2.83W/cm
下部電極RFパワー(2MHz)=100W、200Wまたは300W
<High frequency power>
Upper electrode RF power (60 MHz) = 500 W (power density; 0.94 W / cm 2 ), 1000 W (power density; 1.88 W / cm 2 ) or 1500 W (power density; 2.83 W / cm 2 )
Lower electrode RF power (2 MHz) = 100 W, 200 W or 300 W

エッチング後、試験例3と同様に、透過型電子顕微鏡(TEM)の画像に基づき、CD、CDおよびCDを測定し、併せてエッチング残渣の発生の有無を観察した。その結果を表7に示した。
また、試験例3と同様に、大開口パターンを形成した場合についてのエッチング残渣の観察結果を表8に示した。
After the etching, as in Test Example 3, CD t , CD m and CD b were measured based on the transmission electron microscope (TEM) image, and the presence or absence of generation of etching residues was also observed. The results are shown in Table 7.
Further, similarly to Test Example 3, the observation result of the etching residue when the large opening pattern is formed is shown in Table 8.

Figure 0005100075
Figure 0005100075

Figure 0005100075
Figure 0005100075

表7より、ウエハWの面内位置およびパターンの疎密にかかわらず、上部電極へのRFパワーが1500Wでは、エッチング残渣が多くなる傾向が示された。また、下部電極へのRFパワーが100Wの場合もエッチング残渣が発生した。CDについては、最適流量であれば上部電極へのRFパワーが500〜1500W(パワー密度0.94〜2.83W/cm)の範囲で、CDとCDの差異が極めて少なかった。また、表8より、大開口パターンのエッチング残渣は、上部電極へのRFパワーが1500W場合と、下部電極へのRFパワーが100Wの場合に発生が確認された。 Table 7 shows that the etching residue tends to increase when the RF power to the upper electrode is 1500 W regardless of the in-plane position of the wafer W and the pattern density. Etching residue was also generated when the RF power to the lower electrode was 100 W. For CD, the difference between CD m and CD b was very small when the RF power to the upper electrode was in the range of 500 to 1500 W (power density 0.94 to 2.83 W / cm 2 ) at the optimum flow rate. Further, from Table 8, it was confirmed that the etching residue of the large opening pattern was generated when the RF power to the upper electrode was 1500 W and when the RF power to the lower electrode was 100 W.

試験例5
図1のプラズマエッチング装置1を使用し、図5と同様の構造を有する積層体に対してプラズマエッチング処理を実施し、下層レジスト膜102のエッチング(ドライ現像)を実施した。エッチングでは、下記の条件を固定条件として設定し、エッチングガスの流量比のみを変化させた。なお、時間にして20%のオーバーエッチングを実施した。
Test Example 5
Using the plasma etching apparatus 1 of FIG. 1, a plasma etching process was performed on the stacked body having the same structure as in FIG. 5, and the lower resist film 102 was etched (dry development). In the etching, the following conditions were set as fixed conditions, and only the flow rate ratio of the etching gas was changed. In addition, 20% overetching was performed over time.

<固定条件>
圧力=1.3Pa(10mTorr)
上部電極RFパワー(60MHz)=1000W(パワー密度;1.88W/cm
下部電極RFパワー(2MHz)=200W
背圧(センター部/エッジ部)=1333Pa/4666Pa(10/35Torr;Heガス)
上部及び下部電極間距離=55mm
温度(上部電極/チャンバ側壁/下部電極)=60℃/50℃/20℃
<Fixed conditions>
Pressure = 1.3 Pa (10 mTorr)
Upper electrode RF power (60 MHz) = 1000 W (power density; 1.88 W / cm 2 )
Lower electrode RF power (2 MHz) = 200 W
Back pressure (center portion / edge portion) = 1333 Pa / 4666 Pa (10/35 Torr; He gas)
Distance between upper and lower electrodes = 55mm
Temperature (upper electrode / chamber sidewall / lower electrode) = 60 ° C./50° C./20° C.

<エッチングガス流量比>
CH/Oを下記の流量比で用いた。
CH/O流量比=80/20mL/min(sccm)、60/40mL/min(sccm)、50/50mL/min(sccm)、40/60mL/min(sccm)または20/80mL/min(sccm)
<Etching gas flow ratio>
CH 4 / O 2 was used at the following flow ratio.
CH 4 / O 2 flow ratio = 80/20 mL / min (sccm), 60/40 mL / min (sccm), 50/50 mL / min (sccm), 40/60 mL / min (sccm) or 20/80 mL / min ( sccm)

エッチング後、エッチング形状を透過型電子顕微鏡(TEM)の画像によって観察した。本試験では、ウエハW上の中央(センター部)と周縁(エッジ部)おけるボトムCD(CD)を測定し、その変化について評価した。その結果を表9に示した。また、ガス流量比とCDとの関係を図8に示した。 After the etching, the etched shape was observed with a transmission electron microscope (TEM) image. In this test, the bottom CD (CD b ) at the center (center portion) and the periphery (edge portion) on the wafer W was measured, and the change was evaluated. The results are shown in Table 9. The relationship between the gas flow rate ratio and CDb is shown in FIG.

Figure 0005100075
Figure 0005100075

表9および図8より、CH/O流量比を変化させることにより、CDを制御できることがわかる。特に、CH/O流量比40/60mL/min(sccm)と60/40mL/min(sccm)とを比較すると、流量比60/40mL/min(sccm)では流量比40/60mL/min(sccm)に比べてCDが最大20nm狭くなっている。これは、CH/O流量比60/40mL/min(sccm)の場合、エッチング後の下層レジスト膜102の側壁がテーパー状に斜めに形成された結果、CDが小さくなったものと考えられる。このように、CH/O流量比を40/60〜60/40mL/min(sccm)の範囲で変化させることにより、下地層101をエッチングする際のマスクとなる下層レジスト膜102の開口幅/開口径を調節できる。従って、例えば、フォトリソグラフィーによりパターン形成された上層レジスト膜104の開口幅/開口径に比べ、下地層101に凹部110を形成する際のマスク(下層レジスト膜102)の開口幅/開口径をより小さく制御することが可能になる。なお、表9に示すように、CH/O流量比が20/80mL/min(sccm)では、サイドエッチングが発生した。また、CH/O流量比が80/20mL/min(sccm)では、堆積物(デポ)が多くなってエッチストップを起こした。 From Table 9 and FIG. 8, it can be seen that CD b can be controlled by changing the CH 4 / O 2 flow rate ratio. In particular, when the CH 4 / O 2 flow rate ratio of 40/60 mL / min (sccm) and 60/40 mL / min (sccm) are compared, the flow rate ratio of 40/60 mL / min (sccm) is 40/60 mL / min (sccm). CD b compared to sccm) has become the largest 20nm narrow. This is considered to be because when the CH 4 / O 2 flow rate ratio is 60/40 mL / min (sccm), the CD b is reduced as a result of the side wall of the lower resist film 102 after etching being formed obliquely in a tapered shape. It is done. Thus, by changing the CH 4 / O 2 flow rate ratio in the range of 40/60 to 60/40 mL / min (sccm), the opening width of the lower resist film 102 serving as a mask when the underlayer 101 is etched. / The opening diameter can be adjusted. Therefore, for example, the opening width / opening diameter of the mask (lower resist film 102) when forming the recess 110 in the base layer 101 is larger than the opening width / opening diameter of the upper resist film 104 patterned by photolithography. Small control becomes possible. As shown in Table 9, side etching occurred when the CH 4 / O 2 flow rate ratio was 20/80 mL / min (sccm). Further, when the CH 4 / O 2 flow rate ratio was 80/20 mL / min (sccm), the amount of deposits (depots) increased and an etch stop occurred.

以上のように、本発明のプラズマエッチング方法によれば、炭素含有化合物ガスの流量比と、上下の電極に印加する高周波電力を選択することにより、エッチング形状の精度向上とエッチング残渣の抑制が可能になる。従って、本発明のプラズマエッチング方法は、微細化が進む半導体装置の製造過程におけるエッチングプロセスとして好適であり、信頼性の高い半導体装置を製造できる方法である。   As described above, according to the plasma etching method of the present invention, it is possible to improve the accuracy of the etching shape and suppress the etching residue by selecting the flow ratio of the carbon-containing compound gas and the high frequency power applied to the upper and lower electrodes. become. Therefore, the plasma etching method of the present invention is suitable as an etching process in the manufacturing process of a semiconductor device that is being miniaturized, and can manufacture a highly reliable semiconductor device.

以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。例えば、上記実施形態では上下電極に高周波電力を印加してエッチングを行う平行平板型のプラズマエッチング装置を用いたが、これに限るものではなく、上部電極のみ、または下部電極のみに高周波電力を印加するタイプの装置であってもよい。この場合、例えばプラズマ形成用高周波とイオン引込み用高周波の両方を下部電極に印加する方式であってもよい。また、永久磁石を用いたマグネトロンRIEプラズマエッチング装置であってもよい。
さらに、容量結合型のプラズマエッチング装置に限らず、誘導結合型等の他の形式のプラズマエッチング装置も用いることができる。
As mentioned above, although embodiment of this invention was described, this invention is not restrict | limited to the said embodiment, A various deformation | transformation is possible. For example, in the above embodiment, a parallel plate type plasma etching apparatus that performs etching by applying high-frequency power to the upper and lower electrodes is used, but the present invention is not limited to this, and high-frequency power is applied only to the upper electrode or only the lower electrode. It may be a type of device. In this case, for example, a method of applying both the plasma forming high frequency and the ion drawing high frequency to the lower electrode may be employed. Further, a magnetron RIE plasma etching apparatus using a permanent magnet may be used.
Furthermore, not only the capacitively coupled plasma etching apparatus but also other types of plasma etching apparatuses such as an inductively coupled type can be used.

本発明は、例えばDRAM(Dynamic Random Access Memory)などの各種半導体装置を製造する過程において好適に利用可能である。   The present invention can be suitably used in the process of manufacturing various semiconductor devices such as DRAM (Dynamic Random Access Memory).

本発明のプラズマエッチング方法の実施に好適に利用可能なプラズマエッチング装置の概略構成を示す断面図。Sectional drawing which shows schematic structure of the plasma etching apparatus which can be utilized suitably for implementation of the plasma etching method of this invention. 処理ガス供給系の一構成例を示す図面。The figure which shows one structural example of a process gas supply system. 処理ガス供給系の別の構成例を示す図面。The figure which shows another structural example of a process gas supply system. 半導体ウエハの表面付近の断面構造を示す模式図であり、上層レジスト膜がパターン形成された状態を示す。It is a mimetic diagram showing the section structure near the surface of a semiconductor wafer, and shows the state where the upper resist film was formed in a pattern. 半導体ウエハの表面付近の断面構造を示す模式図であり、SOG膜をエッチングした後の状態を示す。It is a mimetic diagram showing the section structure near the surface of a semiconductor wafer, and shows the state after etching a SOG film. 半導体ウエハの表面付近の断面構造を示す模式図であり、ドライ現像後の状態を示す。It is a mimetic diagram showing the section structure near the surface of a semiconductor wafer, and shows the state after dry development. 半導体ウエハの表面付近の断面構造を示す模式図であり、エッチングにより凹部を形成した後の状態を示す。It is a mimetic diagram showing the section structure near the surface of a semiconductor wafer, and shows the state after forming a crevice by etching. CH/Oガスの流量比率とボトムCDとの関係を示すグラフ。Graph showing the relationship between the CH 4 / O 2 gas flow rate ratio and the bottom CD.

符号の説明Explanation of symbols

1:プラズマエッチング装置
2:チャンバー(処理容器)
3:サセプタ(下部電極)
21:シャワーヘッド
30:処理ガス供給系
36:排気装置
40:高周波電源
50:高周波電源
60:プロセスコントローラ
101:下地層
102:下層レジスト膜
103:SOG膜
104:上層レジスト膜
110:凹部
W:半導体ウエハ
1: Plasma etching device 2: Chamber (processing vessel)
3: Susceptor (lower electrode)
21: Shower head 30: Processing gas supply system 36: Exhaust device 40: High frequency power supply 50: High frequency power supply 60: Process controller 101: Underlayer 102: Lower layer resist film 103: SOG film 104: Upper layer resist film 110: Concave portion W: Semiconductor Wafer

Claims (8)

下地層より上層に、下から下層有機系材料膜、無機系材料からなる中間層および上層有機系材料膜が形成され、かつ前記中間層および前記上層有機系材料膜がパターン形成されている被処理体に対し、
プラズマエッチング装置の処理室内で、エッチングガスとして、CH ガスとOガスとを含む混合ガスを用い、かつ総ガス流量に対する前記CH ガスの流量比を40〜60%として、前記上層有機系材料膜および前記中間層をマスクとして前記下層有機系材料膜をエッチングすることにより、前記中間層のパターンを前記下層有機系材料膜に転写する工程を含む、プラズマエッチング方法。
The lower layer organic material film, the intermediate layer made of an inorganic material, and the upper organic material film are formed on the upper layer from the lower layer, and the intermediate layer and the upper organic material film are patterned. Against the body
In the processing chamber of the plasma etching apparatus, a mixed gas containing CH 4 gas and O 2 gas is used as an etching gas, and the flow rate ratio of the CH 4 gas to the total gas flow rate is set to 40 to 60 %. A plasma etching method comprising: transferring a pattern of the intermediate layer to the lower organic material film by etching the lower organic material film using the material film and the intermediate layer as a mask.
前記プラズマエッチング装置は、相対向する上下一対の電極間に高周波電界を形成してプラズマを生成する容量結合型プラズマエッチング装置である、請求項1に記載のプラズマエッチング方法。 2. The plasma etching method according to claim 1, wherein the plasma etching apparatus is a capacitively coupled plasma etching apparatus that generates plasma by forming a high-frequency electric field between a pair of upper and lower electrodes facing each other. 上部電極にプラズマ形成用高周波を500〜1000W印加し、下部電極にイオン引込み用高周波を100〜300W印加する、請求項に記載のプラズマエッチング方法。 3. The plasma etching method according to claim 2 , wherein a high frequency for plasma formation is applied to the upper electrode in a range of 500 to 1000 W, and a high frequency for ion attraction is applied in a range of 100 to 300 W to the lower electrode. 下部電極に、プラズマ形成用高周波を500〜1000Wおよびイオン引込み用高周波を100〜300W印加する、請求項に記載のプラズマエッチング方法。 3. The plasma etching method according to claim 2 , wherein a high frequency for plasma formation is applied to the lower electrode at 500 to 1000 W and a high frequency for ion attraction is applied at 100 to 300 W. 4. 上部電極または下部電極に対し、プラズマ形成用高周波を0.94〜1.88W/cmのパワー密度で印加する、請求項に記載のプラズマエッチング方法。 The plasma etching method according to claim 2 , wherein a high frequency for plasma formation is applied to the upper electrode or the lower electrode at a power density of 0.94 to 1.88 W / cm 2 . コンピュータ上で動作し、実行時に、請求項1から請求項のいずれか1項に記載されたプラズマエッチング方法が行なわれるようにプラズマエッチング装置を制御する、制御プログラム。 Running on a computer, when executed, controls the flop plasma etching apparatus as plasma etching method according to any one of claims 1 to 5 is performed, the control program. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、請求項1から請求項のいずれか1項に記載されたプラズマエッチング方法が行なわれるようにプラズマエッチング装置を制御するものである、コンピュータ読み取り可能な記憶媒体。
A computer-readable storage medium storing a control program that runs on a computer,
Wherein the control program, when executed, controls the flop plasma etching apparatus as plasma etching method according to any one of claims 1 to 5 is performed, computer-readable storage medium.
被処理体に対しプラズマエッチング処理を行なうための処理室と、
前記処理室内で被処理体を載置する支持体と、
前記処理室内を減圧するための排気手段と、
前記処理室内に処理ガスを供給するためのガス供給手段と、
前記処理室内で請求項1から請求項のいずれか1項に記載されたプラズマエッチング方法が行なわれるように制御する制御部と、
を備えた、プラズマ処理装置。
A processing chamber for performing a plasma etching process on an object to be processed;
A support for placing the object to be processed in the processing chamber;
Exhaust means for depressurizing the processing chamber;
Gas supply means for supplying a processing gas into the processing chamber;
A control unit that controls the plasma etching method according to any one of claims 1 to 5 to be performed in the processing chamber;
A plasma processing apparatus comprising:
JP2006267916A 2006-03-28 2006-09-29 Plasma etching method Active JP5100075B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006267916A JP5100075B2 (en) 2006-03-28 2006-09-29 Plasma etching method
US11/691,804 US7842190B2 (en) 2006-03-28 2007-03-27 Plasma etching method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006088623 2006-03-28
JP2006088623 2006-03-28
JP2006267916A JP5100075B2 (en) 2006-03-28 2006-09-29 Plasma etching method

Publications (2)

Publication Number Publication Date
JP2007294842A JP2007294842A (en) 2007-11-08
JP5100075B2 true JP5100075B2 (en) 2012-12-19

Family

ID=38765128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006267916A Active JP5100075B2 (en) 2006-03-28 2006-09-29 Plasma etching method

Country Status (1)

Country Link
JP (1) JP5100075B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009193988A (en) * 2008-02-12 2009-08-27 Tokyo Electron Ltd Plasma-etching method and computer storage medium
JP2009200080A (en) * 2008-02-19 2009-09-03 Tokyo Electron Ltd Plasma etching method, plasma etching apparatus, control program and computer readable storage medium
JP5260356B2 (en) 2009-03-05 2013-08-14 東京エレクトロン株式会社 Substrate processing method
FR3041120B1 (en) * 2015-09-11 2017-09-29 Commissariat Energie Atomique METHOD FOR SELECTIVELY ENGRAVING A BLOCK COPOLYMER

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774147A (en) * 1993-07-05 1995-03-17 Sony Corp Method and apparatus for dry etching
JP2002093778A (en) * 2000-09-11 2002-03-29 Toshiba Corp Etching method of organic film and method for manufacturing semiconductor device using the same
US6706138B2 (en) * 2001-08-16 2004-03-16 Applied Materials Inc. Adjustable dual frequency voltage dividing plasma reactor
JP2005026348A (en) * 2003-06-30 2005-01-27 Tokyo Electron Ltd Plasma treatment method

Also Published As

Publication number Publication date
JP2007294842A (en) 2007-11-08

Similar Documents

Publication Publication Date Title
US9177823B2 (en) Plasma etching method and plasma etching apparatus
JP5642001B2 (en) Plasma etching method
JP4912907B2 (en) Plasma etching method and plasma etching apparatus
US10475659B2 (en) Method of processing target object
TWI401741B (en) Plasma etching method
JP2006203035A (en) Plasma etching method
JP2009206401A (en) Plasma etching method, plasma etching apparatus and computer storage medium
JP4652140B2 (en) Plasma etching method, control program, computer storage medium
JP5064319B2 (en) Plasma etching method, control program, and computer storage medium
JP2011192718A (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
TW202029284A (en) Etching method and substrate processing apparatus
US7842190B2 (en) Plasma etching method
JP5100075B2 (en) Plasma etching method
JP4663368B2 (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium
JP4775834B2 (en) Etching method
JP2008172184A (en) Plasma etching method, plasma etching device, control program and computer storage medium
US20090206053A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP2012195569A (en) Semiconductor device manufacturing method and computer storage medium
JP5804978B2 (en) Plasma etching method and computer recording medium
JP5089871B2 (en) Manufacturing method of semiconductor device
JP2007116031A (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program, and computer storage medium
JP5047644B2 (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium
JP2007242753A (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium
JP2006156992A (en) Plasma processing method
JP2007251044A (en) Plasma etching method, plasma etching equipment and computer storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5100075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250