[go: up one dir, main page]

JP2006156992A - Plasma processing method - Google Patents

Plasma processing method Download PDF

Info

Publication number
JP2006156992A
JP2006156992A JP2005319316A JP2005319316A JP2006156992A JP 2006156992 A JP2006156992 A JP 2006156992A JP 2005319316 A JP2005319316 A JP 2005319316A JP 2005319316 A JP2005319316 A JP 2005319316A JP 2006156992 A JP2006156992 A JP 2006156992A
Authority
JP
Japan
Prior art keywords
plasma processing
etching
film
processing method
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005319316A
Other languages
Japanese (ja)
Inventor
Masanobu Honda
昌伸 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005319316A priority Critical patent/JP2006156992A/en
Publication of JP2006156992A publication Critical patent/JP2006156992A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an etching method that allows etching with a high selectivity ratio relative to a photoresist, and a CVD film formation method that allows an α-CF film to be formed at a high deposition rate. <P>SOLUTION: A plasma processing method is used for processing a target object by using plasma of a process gas containing a fluorocarbon compound. A fluorocarbon compound having at least one triple bond within a molecule and a CF<SB>3</SB>group bonded by at least one single bond adjacent to the triple bond, such as 1,1,1,4,4,4-hexafluoro-2-butyne or 1,1,1,4,4,5,5,5-octafluoro-2-pentyne, is used. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、プラズマ処理方法に関し、詳細には、半導体装置の製造過程において、エッチング処理や成膜処理に適用可能なプラズマ処理方法に関する。   The present invention relates to a plasma processing method, and more particularly to a plasma processing method applicable to an etching process or a film forming process in a manufacturing process of a semiconductor device.

被処理基板に形成されたSiO膜等のシリコン酸化膜をフォトレジストをマスクとしてプラズマエッチングする場合、エッチングガスとしては、例えば、オクタフルオロシクロペンテン(c-C)やヘキサフルオロ-1,3-ブタジエン(1,3-C)などのフッ化炭素化合物のガス(CF系ガス)が用いられてきた。(例えば特許文献1、特許文献2)。 When plasma etching is performed using a silicon oxide film such as a SiO 2 film formed on a substrate to be processed using a photoresist as a mask, examples of etching gas include octafluorocyclopentene (c-C 5 F 8 ), hexafluoro-1, Fluorocarbon compound gas (CF gas) such as 3-butadiene (1,3-C 4 F 6 ) has been used. (For example, Patent Document 1 and Patent Document 2).

しかし、近年では、フォトレジストマスクの薄膜化が進行していることに伴い、高い対フォトレジスト選択比でのエッチングが要求されている。すなわち、エッチングにおけるフォトレジストに対するシリコン酸化膜の選択比(シリコン酸化膜のエッチングレート/フォトレジストのエチングレート)を高めることが課題となっている。しかし、前記特許文献1に記載されたc-Cや特許文献2に記載された1,3-Cは、対フォトレジスト選択比という観点では充分に満足できるものではなかった。 However, in recent years, with the progress of thinning of a photoresist mask, etching with a high selectivity to photoresist is required. That is, increasing the selectivity of the silicon oxide film to the photoresist in etching (silicon oxide film etching rate / photoresist etching rate) is a problem. However, c-C 5 F 8 described in Patent Document 1 and 1,3-C 4 F 6 described in Patent Document 2 are not sufficiently satisfactory from the viewpoint of the photoresist selectivity. .

また、c-Cや1,3-Cの場合、エッチングレートを高めるためにガス流量を増やすと、副生成物(デポ)がエッチングホール内に堆積していき、徐々にエッチングレートが低下し、最終的にはエッチングが停止するエッチングストップを引き起こすという問題があった。 In addition, in the case of c-C 5 F 8 and 1,3-C 4 F 6 , when the gas flow rate is increased to increase the etching rate, by-products (depots) accumulate in the etching holes and gradually There has been a problem in that the etching rate is lowered and eventually causes an etching stop in which the etching stops.

一方、シリコン基板上やSiO膜などの絶縁膜上に、c-CガスなどのCF系ガスを用いてCVD(Chemical Vapor Deposition)により低誘電率のアモルファスCF膜(α−CF膜)を形成する技術が知られている。しかし、従来のCF系ガスの場合、成膜速度が充分でないことから、より高速で成膜できる技術の提供が求められていた。
特開2002−134479号公報(特許請求の範囲) 特開2001−267294号公報(特許請求の範囲)
On the other hand, a low dielectric constant amorphous CF film (α-CF film) is formed on a silicon substrate or an insulating film such as a SiO 2 film by CVD (Chemical Vapor Deposition) using a CF-based gas such as c-C 5 F 8 gas. ) Is known. However, in the case of the conventional CF-based gas, since the film forming speed is not sufficient, provision of a technique capable of forming a film at a higher speed has been demanded.
JP 2002-134479 A (Claims) JP 2001-267294 A (Claims)

従って、本発明の第1の目的は、CF系ガスを用い、高い対フォトレジスト選択比でシリコン酸化膜のエッチングを可能にするエッチング方法を提供することである。また、本発明の第2の目的は、CF系のガスを用い、高い成膜レートでα−CF膜を形成できるCVD成膜方法を提供することである。   Accordingly, a first object of the present invention is to provide an etching method that enables etching of a silicon oxide film using a CF-based gas with a high selectivity to photoresist. In addition, a second object of the present invention is to provide a CVD film forming method capable of forming an α-CF film at a high film formation rate using a CF-based gas.

上記課題を解決するため、本発明の第1の観点によれば、被処理体を、フッ化炭素化合物を含む処理ガスによるプラズマを用いて処理するプラズマ処理方法であって、
前記フッ化炭素化合物は、分子内に少なくとも一つの三重結合と、該三重結合に隣接した少なくとも一つの一重結合により結合されたCF基とを含む化合物であることを特徴とする、プラズマ処理方法が提供される。
In order to solve the above-described problem, according to a first aspect of the present invention, there is provided a plasma processing method for processing an object to be processed using plasma with a processing gas containing a fluorocarbon compound,
The plasma treatment method, wherein the fluorocarbon compound is a compound containing in the molecule at least one triple bond and a CF 3 group bonded by at least one single bond adjacent to the triple bond. Is provided.

第1の観点のプラズマ処理方法において、前記プラズマ処理は、被処理体上に形成されたシリコン含有酸化膜に対し、その上に形成されパターニングされたフォトレジストをマスクとしてエッチングを行なうものであることが好ましい。この場合、前記エッチングにおける対フォトレジスト選択比は4.8〜6であることが好ましい。また、前記エッチングにおける処理ガスのレジデンスタイムは、0.01〜0.1秒であることが好ましい。さらに、前記フッ化炭素化合物は、1,1,1,4,4,4-ヘキサフルオロ-2-ブチンであることが好ましい。また、前記処理ガスは、さらにHe、Ne、ArおよびXeからなる群より選ばれる1種または2種以上の希ガスを含むことが好ましい。また、前記処理ガスは、さらにOを含むことが好ましい。 In the plasma processing method of the first aspect, the plasma processing is performed by etching a silicon-containing oxide film formed on an object to be processed using a photoresist formed and patterned thereon as a mask. Is preferred. In this case, the etching selectivity to the photoresist is preferably 4.8-6. Moreover, it is preferable that the residence time of the process gas in the said etching is 0.01 to 0.1 second. Further, the fluorocarbon compound is preferably 1,1,1,4,4,4-hexafluoro-2-butyne. The processing gas preferably further contains one or more rare gases selected from the group consisting of He, Ne, Ar and Xe. Further, it is preferable that the processing gas further contains O 2 .

第1の観点のプラズマ処理方法において、前記プラズマ処理は、被処理体上へのα−CF膜の成膜を行なうものであることが好ましい。この場合、前記フッ化炭素化合物は、1,1,1,4,4,4-ヘキサフルオロ-2-ブチンまたは1,1,1,4,4,5,5,5-オクタフルオロ-2-ペンチンであることが好ましい。   In the plasma processing method of the first aspect, it is preferable that the plasma processing is to form an α-CF film on an object to be processed. In this case, the fluorocarbon compound is 1,1,1,4,4,4-hexafluoro-2-butyne or 1,1,1,4,4,5,5,5-octafluoro-2- Pentine is preferred.

また、本発明の第2の観点によれば、コンピュータ上で動作し、実行時に、請求項1ないし請求項9のいずれか1項に記載されたプラズマ処理方法が行なわれるようにプラズマ処理装置を制御することを特徴とする、制御プログラムが提供される。   According to a second aspect of the present invention, there is provided a plasma processing apparatus that operates on a computer and performs the plasma processing method according to any one of claims 1 to 9 when executed. There is provided a control program characterized by controlling.

また、本発明の第3の観点によれば、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、請求項1ないし請求項9のいずれか1項に記載されたプラズマ処理方法が行なわれるように、プラズマ処理装置を制御するものであることを特徴とする、コンピュータ記憶媒体が提供される。
According to a third aspect of the present invention, there is provided a computer storage medium storing a control program that operates on a computer,
A computer storage for controlling the plasma processing apparatus so that the plasma processing method according to any one of claims 1 to 9 is performed at the time of execution. A medium is provided.

本発明のプラズマ処理方法によれば、三重結合と、該三重結合に隣接した少なくとも一つの一重結合により結合されたCF基とを有するフッ化炭素化合物のガスを用いることにより、高い対フォトレジスト選択比でのシリコン酸化膜のエッチング、または高い成膜レートでのCF膜の成膜が可能になる。 According to the plasma processing method of the present invention, by using a fluorocarbon compound gas having a triple bond and a CF 3 group bonded by at least one single bond adjacent to the triple bond, a high anti-photoresist It becomes possible to etch the silicon oxide film at a selective ratio or to form a CF film at a high film formation rate.

特に、従来使用されてきたc-Cや1,3-C等のフッ化炭素化合物に代えて、1,1,1,4,4,4-ヘキサフルオロ-2-ブチンを用いることにより、高い対フォトレジスト選択比でSiOなどのシリコン酸化膜をエッチングすることが可能になる。さらに、1,1,1,4,4,4-ヘキサフルオロ-2-ブチンを用いたエッチングの場合、レジデンスタイムを0.01〜0.1秒とすることにより、エッチングストップを防止しながら、およそ4.8〜6程度の高い対フォトレジスト選択比を得ることができる。従って、本発明のプラズマ処理方法は、例えば半導体デバイスにおけるゲート電極などの製造過程において、SiO、SiOFなどの酸化膜にホールやトレンチを形成するエッチングプロセスとして好適に利用できる。 In particular, 1,1,1,4,4,4-hexafluoro-2-butyne is used in place of fluorocarbon compounds such as c-C 5 F 8 and 1,3-C 4 F 6 which have been used conventionally. By using this, it becomes possible to etch a silicon oxide film such as SiO 2 with a high photoresist selection ratio. Furthermore, in the case of etching using 1,1,1,4,4,4-hexafluoro-2-butyne, while preventing the etching stop by setting the residence time to 0.01 to 0.1 seconds, A high photo resist selection ratio of about 4.8-6 can be obtained. Therefore, the plasma processing method of the present invention can be suitably used as an etching process for forming holes or trenches in an oxide film such as SiO 2 or SiOF in the manufacturing process of a gate electrode or the like in a semiconductor device, for example.

また、フッ化炭素化合物として、1,1,1,4,4,4-ヘキサフルオロ-2-ブチン、または1,1,1,4,4,5,5,5-オクタフルオロ-2-ペンチンを用いることにより、高い堆積レートで効率良くCF膜を成膜することが可能になる。従って、本発明のプラズマ処理方法は、例えば半導体デバイスのゲート電極などの製造過程において、シリコン基板上やSiOなどの層間絶縁膜上にLow−k膜としてのCF膜を堆積させるCVD成膜プロセスとして好適に利用できる。 Further, 1,1,1,4,4,4-hexafluoro-2-butyne or 1,1,1,4,4,5,5,5-octafluoro-2-pentyne as the fluorocarbon compound By using this, it is possible to efficiently form a CF film at a high deposition rate. Therefore, the plasma processing method of the present invention is a CVD film forming process in which a CF film as a low-k film is deposited on a silicon substrate or an interlayer insulating film such as SiO 2 in the manufacturing process of a gate electrode of a semiconductor device, for example. Can be suitably used.

本発明のプラズマ処理方法では、処理ガスとしてフッ化炭素化合物を含む処理ガスを用いる。処理ガス中に含まれるフッ化炭素化合物は、分子内に少なくとも一つの三重結合と、該三重結合に隣接した少なくとも一つの一重結合により結合されたCF基とを含む化合物であり、例えば次の一般式(I)で表される化合物が例示される。 In the plasma processing method of the present invention, a processing gas containing a fluorocarbon compound is used as the processing gas. The fluorocarbon compound contained in the process gas is a compound containing at least one triple bond in the molecule and a CF 3 group bonded by at least one single bond adjacent to the triple bond. The compound represented by general formula (I) is illustrated.

Figure 2006156992
[式中、Rは、CF基、C基などの有機残基、または無機残基を示す]
Figure 2006156992
[Wherein, R represents an organic residue such as CF 3 group or C 2 F 5 group, or an inorganic residue]

上記一般式(I)で表される化合物の中でも、置換基RがC基である1,1,1,4,4,5,5,5-オクタフルオロ-2-ペンチン(以下、「2-C」と記すことがある)、置換基RがCF基である1,1,1,4,4,4-ヘキサフルオロ-2-ブチン(以下、「2-C」と記すことがある)が特に好ましい。 Among the compounds represented by the general formula (I), 1,1,1,4,4,5,5,5-octafluoro-2-pentyne (hereinafter referred to as the substituent R is a C 2 F 5 group) may be referred to as "2-C 5 F 8"), the substituent R is a CF 3 group 1,1,1,4,4,4-hexafluoro-2-butyne (hereinafter, "2-C 4 F 6 ”is sometimes preferred).

本発明で使用するフッ化炭素化合物は、上記一般式(I)から明らかなように、分子内に少なくとも一つの三重結合と、該三重結合に隣接した少なくとも一つの一重結合により結合されたCF基とを持つことから、プラズマ中で三重結合が切断されやすく、切断部位に隣接するCF基が遊離しやすい性質を持つ。遊離したCF基は非常に不安定であり、重合しやすいため、エッチングにおいては、生成したポリマーがフォトレジスト膜の表面に堆積してレジスト保護膜として作用し、成膜においては生成したポリマーがシリコン基板やシリコン酸化膜などの成膜対象物上に高いレートで堆積してCF膜を形成するものである。 As is apparent from the above general formula (I), the fluorocarbon compound used in the present invention has CF 3 bonded in the molecule by at least one triple bond and at least one single bond adjacent to the triple bond. Therefore, the triple bond is easily cleaved in the plasma, and the CF 3 group adjacent to the cleavage site is easily released. Since the released CF 3 group is very unstable and easily polymerized, in etching, the produced polymer is deposited on the surface of the photoresist film and acts as a resist protective film. A CF film is formed by depositing on a deposition target such as a silicon substrate or a silicon oxide film at a high rate.

本発明のプラズマ処理方法をエッチングに適用する場合の被エッチング対象は、例えばSiO膜、SiOF膜などのシリコン酸化膜のほか、SiOC膜、SiOCH膜等を挙げることができる。 Examples of an object to be etched when the plasma processing method of the present invention is applied to etching include a silicon oxide film such as a SiO 2 film and a SiOF film, as well as a SiOC film and a SiOCH film.

また、本発明のプラズマ処理方法をCVD成膜に適用する場合の被成膜対象は、例えばシリコン基板やゲート電極のポリシリコン層、層間絶縁膜あるいはゲート絶縁膜としてのSiO膜、SiOF膜などのシリコン酸化膜等を挙げることができる。 In addition, when the plasma processing method of the present invention is applied to CVD film formation, the film formation target is, for example, a silicon layer, a polysilicon layer of a gate electrode, an interlayer insulating film or a SiO 2 film as a gate insulating film, a SiOF film, etc. The silicon oxide film can be used.

以下、図面を参照しながら、本発明の好ましい形態について説明する。
図1は、本発明の第1実施形態にかかるエッチングプロセスの一例を説明するため、半導体ウエハ(以下、単に「ウエハ」と記す)Wの縦断面の要部を拡大して示す模式図である。図1(a)に示すとおり、ウエハWを構成するシリコン基板101上には、絶縁膜としてのSiOなどのシリコン酸化膜102が形成されており、その上にマスクとして、フォトレジスト膜103が形成されている。このフォトレジスト膜103は、例えば、Kr−Fレジスト用のポリ−ヒドロキシスチレン、Ar−Fレジスト用のポリ−メチルメタクリレート(PMMA)などの材料で構成され、所定形状にパターニングされている。パターンを構成する開口部(溝またはホールに対応する部分)110の底には、シリコン酸化膜102が露出している。
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic diagram showing an enlarged main part of a longitudinal section of a semiconductor wafer (hereinafter simply referred to as “wafer”) W in order to explain an example of an etching process according to the first embodiment of the present invention. . As shown in FIG. 1A, a silicon oxide film 102 such as SiO 2 as an insulating film is formed on a silicon substrate 101 constituting the wafer W, and a photoresist film 103 is formed thereon as a mask. Is formed. The photoresist film 103 is made of, for example, a material such as poly-hydroxystyrene for Kr-F resist, poly-methyl methacrylate (PMMA) for Ar-F resist, and is patterned into a predetermined shape. The silicon oxide film 102 is exposed at the bottom of the opening 110 (portion corresponding to the groove or hole) constituting the pattern.

エッチングは、図1(b)に示すように、プラズマ処理装置1(図2参照)を用いてフォトレジストの開口部110内のシリコン酸化膜102を除去するために行なわれる。このシリコン酸化膜102の除去に用いるエッチングガスとしては、2-C等のフッ化炭素化合物ガスと、He、Ne、Ar、Xe等の希ガスを含む混合ガスが好ましく、さらにOを含む混合ガスがより好ましい。具体的には、例えば2-CとArとOを含むガスを用い、プラズマエッチングを行なう。エッチングは、例えば開口部110’(溝またはホール)の深さが、所定の深さに達した時点をもって終了することができる。エッチングは、エッチングレートが450nm/min以上となる条件で実施することが好ましい。また、[シリコン酸化膜102のエッチングレート]/[フォトレジスト膜103のエチングレート]で表される対フォトレジスト選択比が4.8〜6となるようにすることが好ましい。 Etching is performed to remove the silicon oxide film 102 in the photoresist opening 110 using the plasma processing apparatus 1 (see FIG. 2), as shown in FIG. As an etching gas used for the removal of the silicon oxide film 102, and 2-C 4 F 6 or the like fluorocarbon compound gas, He, Ne, Ar, is a mixed gas containing a rare gas such as Xe Preferably, further O 2 A mixed gas containing is more preferable. Specifically, for example, plasma etching is performed using a gas containing 2-C 4 F 6 , Ar, and O 2 . The etching can be terminated when, for example, the depth of the opening 110 ′ (groove or hole) reaches a predetermined depth. Etching is preferably performed under the condition that the etching rate is 450 nm / min or more. Further, it is preferable that the selectivity ratio with respect to photoresist expressed by [etching rate of silicon oxide film 102] / [etching rate of photoresist film 103] is 4.8 to 6.

図2は、第1実施形態にかかるエッチングプロセスに好適に用いられるプラズマ処理装置を模式的に示すものである。このプラズマ処理装置1は、電極板が上下平行に対向し、双方に高周波電源が接続された容量結合型平行平板エッチング装置として利用できる。   FIG. 2 schematically shows a plasma processing apparatus suitably used in the etching process according to the first embodiment. The plasma processing apparatus 1 can be used as a capacitively coupled parallel plate etching apparatus in which electrode plates are opposed in parallel in the vertical direction and a high frequency power source is connected to both.

このプラズマ処理装置1は、例えば表面がアルマイト処理(陽極酸化処理)されたアルミニウムからなる円筒形状に成形されたチャンバー2を有しており、このチャンバー2は接地されている。チャンバー2内には、例えばシリコンからなり、その上に被処理体として、所定の膜が形成されたウエハWを水平に載置し、下部電極として機能するサセプタ5がサセプタ支持台4に支持された状態で設けられている。このサセプタ5にはハイパスフィルター(HPF)6が接続されている。   The plasma processing apparatus 1 has a chamber 2 formed into a cylindrical shape made of aluminum, for example, whose surface is anodized (anodized), and the chamber 2 is grounded. In the chamber 2, a wafer W made of, for example, silicon and having a predetermined film formed thereon as a target object is placed horizontally, and a susceptor 5 functioning as a lower electrode is supported by the susceptor support 4. It is provided in the state. A high pass filter (HPF) 6 is connected to the susceptor 5.

サセプタ支持台4の内部には、温度調節媒体室7が設けられており、導入管8を介して温度調節媒体室7に温度調節媒体が導入、循環され、サセプタ5を所望の温度に制御できるようになっている。   A temperature control medium chamber 7 is provided inside the susceptor support 4, and the temperature control medium is introduced into the temperature control medium chamber 7 through the introduction pipe 8 and circulated so that the susceptor 5 can be controlled to a desired temperature. It is like that.

サセプタ5は、その上中央部が凸状の円板状に成形され、その上にウエハWと略同形の静電チャック11が設けられている。静電チャック11は、絶縁材の間に電極12が介在された構成となっており、電極12に接続された直流電源13から例えば1.5kVの直流電圧が印加されることにより、クーロン力によってウエハWを静電吸着する。   The upper center portion of the susceptor 5 is formed into a convex disk shape, and an electrostatic chuck 11 having substantially the same shape as the wafer W is provided thereon. The electrostatic chuck 11 has a configuration in which an electrode 12 is interposed between insulating materials. When a DC voltage of, for example, 1.5 kV is applied from a DC power source 13 connected to the electrode 12, the electrostatic chuck 11 has a Coulomb force. The wafer W is electrostatically adsorbed.

そして、絶縁板3、サセプタ支持台4、サセプタ5、さらには静電チャック11には、被処理体であるウエハWの裏面に、伝熱媒体、例えばHeガスなどを所定圧力(バックプレッシャー)にて供給するためのガス通路14が形成されており、この伝熱媒体を介してサセプタ5とウエハWとの間の熱伝達がなされ、ウエハWが所定の温度に維持されるようになっている。   The insulating plate 3, the susceptor support 4, the susceptor 5, and the electrostatic chuck 11 are heated to a predetermined pressure (back pressure) with a heat transfer medium, for example, He gas, on the back surface of the wafer W that is the object to be processed. A gas passage 14 for supplying the wafer W is formed, and heat transfer is performed between the susceptor 5 and the wafer W through the heat transfer medium so that the wafer W is maintained at a predetermined temperature. .

サセプタ5の上端周縁部には、静電チャック11上に載置されたウエハWを囲むように、環状のフォーカスリング15が配置されている。このフォーカスリング15はセラミックスあるいは石英などの絶縁性材料からなり、エッチングの均一性を向上させるように作用する。   An annular focus ring 15 is disposed at the upper peripheral edge of the susceptor 5 so as to surround the wafer W placed on the electrostatic chuck 11. The focus ring 15 is made of an insulating material such as ceramics or quartz, and acts to improve etching uniformity.

サセプタ5の上方には、このサセプタ5と平行に対向して上部電極21が設けられている。この上部電極21は、絶縁材22を介して、チャンバー2の上部に支持されており、サセプタ5との対向面を構成し、多数の吐出孔23を有する、例えば石英からなる電極板24と、この電極24を支持する導電性材料、例えば表面がアルマイト処理されたアルミニウムからなる電極支持体25とによって構成されている。なお、サセプタ5と上部電極21との間隔は、調節可能とされている。   An upper electrode 21 is provided above the susceptor 5 so as to face the susceptor 5 in parallel. The upper electrode 21 is supported on the upper portion of the chamber 2 via an insulating material 22, constitutes a surface facing the susceptor 5, and has a large number of discharge holes 23, for example, an electrode plate 24 made of quartz, The electrode 24 is composed of a conductive material, for example, an electrode support 25 made of aluminum whose surface is anodized. The interval between the susceptor 5 and the upper electrode 21 can be adjusted.

上部電極21における電極支持体25の中央には、ガス導入口26が設けられ、さらにこのガス導入口26には、ガス供給管27が接続されており、さらにこのガス供給管27には、バルブ28並びにマスフローコントローラ29を介して、処理ガス供給源30が接続され、この処理ガス供給源30から、プラズマエッチングのためのエッチングガスが供給されるようになっている。なお、図2では、一つの処理ガス供給源30のみを代表的に図示しているが、処理ガス供給源30は複数設けられており、例えば、2-C等のフッ化炭素化合物ガス、Ar等の希ガス、O等をそれぞれ独立に流量制御して、チャンバー2内に供給できるよう構成されている。 A gas introduction port 26 is provided at the center of the electrode support 25 in the upper electrode 21, and a gas supply pipe 27 is connected to the gas introduction port 26. Further, a valve is connected to the gas supply pipe 27. 28 and a mass flow controller 29 are connected to a processing gas supply source 30, and an etching gas for plasma etching is supplied from the processing gas supply source 30. In FIG. 2, only one processing gas supply source 30 is representatively shown, but a plurality of processing gas supply sources 30 are provided, for example, a fluorocarbon compound such as 2-C 4 F 6 Gas, a rare gas such as Ar, O 2 and the like are independently controlled in flow rate and supplied into the chamber 2.

チャンバー2の底部には排気管31が接続されており、この排気管31には排気装置35が接続されている。排気装置35はターボ分子ポンプなどの真空ポンプを備えており、これによりチャンバー2内を所定の減圧雰囲気、例えば1Pa以下の所定の圧力まで真空引き可能なように構成されている。また、チャンバー2の側壁には、ゲートバルブ32が設けられており、このゲートバルブ32を開にした状態でウエハWが隣接するロードロック室(図示せず)との間で搬送されるようになっている。   An exhaust pipe 31 is connected to the bottom of the chamber 2, and an exhaust device 35 is connected to the exhaust pipe 31. The exhaust device 35 includes a vacuum pump such as a turbo molecular pump, and is configured so that the inside of the chamber 2 can be evacuated to a predetermined reduced pressure atmosphere, for example, a predetermined pressure of 1 Pa or less. Further, a gate valve 32 is provided on the side wall of the chamber 2 so that the wafer W is transferred to and from an adjacent load lock chamber (not shown) with the gate valve 32 opened. It has become.

上部電極21には、第1の高周波電源40が接続されており、その給電線には整合器41が設けられている。また、上部電極21にはローパスフィルター(LPF)42が接続されている。この第1の高周波電源40は、50〜150MHzの範囲の周波数を有しており、このように高い周波数の高周波電力を印加することにより、チャンバー2内に好ましい解離状態で、かつ高密度のプラズマを形成することができ、低圧条件下でのプラズマ処理が可能となる。さらには、この第1の高周波電源40の周波数は、50〜80MHzが好ましく、典型的には図2中に示すように60MHzまたはその近傍の条件が採用される。   A first high frequency power supply 40 is connected to the upper electrode 21, and a matching unit 41 is provided on the feeder line. Further, a low pass filter (LPF) 42 is connected to the upper electrode 21. The first high-frequency power source 40 has a frequency in the range of 50 to 150 MHz. By applying such high-frequency high-frequency power, a high-density plasma in a preferable dissociated state in the chamber 2. Can be formed, and plasma treatment under low pressure conditions becomes possible. Furthermore, the frequency of the first high frequency power supply 40 is preferably 50 to 80 MHz, and typically, a condition of 60 MHz or its vicinity is adopted as shown in FIG.

下部電極としてのサセプタ5には、第2の高周波電源50が接続されており、その給電線には整合器51が設けられている。この第2の高周波電源50は、数百kHz〜十数MHzの範囲の周波数を有しており、このような範囲の周波数の高周波電力を印加することにより、ウエハWに対してダメージを与えることなく適切なイオン作用を与えることができる。第2の高周波電源50の周波数は、例えば図2に示すように13.56MHz、または800KHz等の条件が採用される。   A second high frequency power supply 50 is connected to the susceptor 5 as the lower electrode, and a matching unit 51 is provided on the power supply line. The second high frequency power supply 50 has a frequency in the range of several hundred kHz to several tens of MHz, and damages the wafer W by applying a high frequency power having a frequency in such a range. And an appropriate ionic effect can be provided. As the frequency of the second high frequency power supply 50, for example, a condition such as 13.56 MHz or 800 KHz is adopted as shown in FIG.

プラズマ処理装置1の各構成部は、CPUを備えたプロセスコントローラ60に接続されて制御される構成となっている。プロセスコントローラ60には、工程管理者がプラズマ処理装置1を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置1の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェイス61が接続されている。   Each component of the plasma processing apparatus 1 is connected to and controlled by a process controller 60 having a CPU. The process controller 60 includes a user interface 61 including a keyboard for a command input by a process manager to manage the plasma processing apparatus 1, a display for visualizing and displaying the operating status of the plasma processing apparatus 1, and the like. It is connected.

また、プロセスコントローラ60には、プラズマ処理装置1で実行される各種処理をプロセスコントローラ60の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが格納された記憶部62が接続されている。   Further, the process controller 60 stores a recipe in which a control program (software) for realizing various processes executed by the plasma processing apparatus 1 under the control of the process controller 60 and processing condition data are recorded. A storage unit 62 is connected.

そして、必要に応じて、ユーザーインターフェイス61からの指示を受けて、任意のレシピを記憶部62から呼び出してプロセスコントローラ60に実行させることで、プロセスコントローラ60の制御下で、プラズマ処理装置1での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、不揮発性メモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。   Then, if necessary, in response to an instruction from the user interface 61, an arbitrary recipe is called from the storage unit 62 and is executed by the process controller 60, so that the plasma processing apparatus 1 performs the process under the control of the process controller 60. Desired processing is performed. In addition, recipes such as the control program and processing condition data may be stored in a computer-readable storage medium such as a CD-ROM, a hard disk, a flexible disk, a non-volatile memory, or the like. For example, it is possible to transmit the data from time to time via a dedicated line and use it online.

次に、このように構成されるプラズマ処理装置1によって、シリコン基板101に形成されたシリコン酸化膜102をエッチングする工程について説明する。   Next, a process of etching the silicon oxide film 102 formed on the silicon substrate 101 by the plasma processing apparatus 1 configured as described above will be described.

まず、シリコン酸化膜102およびパターン形成されたフォトレジスト膜103を有するウエハWを、ゲートバルブ32を開放して、図示しないロードロック室からチャンバー2内へ搬入し、静電チャック11上に載置する。そして、直流電源13から直流電圧を印加することによって、ウエハWを静電チャック11上に静電吸着する。   First, the wafer W having the silicon oxide film 102 and the patterned photoresist film 103 is loaded into the chamber 2 from a load lock chamber (not shown) with the gate valve 32 opened, and placed on the electrostatic chuck 11. To do. The wafer W is electrostatically adsorbed on the electrostatic chuck 11 by applying a DC voltage from the DC power source 13.

次いで、ゲートバルブ32を閉じ、排気装置35によって、チャンバー2内を所定の真空度まで真空引きする。その後、バルブ28を開放し、処理ガス供給源30からエッチング用のガスとして、例えば、2-Cなどのフッ化炭素化合物(CxFy;x、yは任意の整数である。以下同じ意味で用いる)とArとOを、マスフローコントローラ29によって所定の流量比に調整しつつ、処理ガス供給管27、ガス導入口26、上部電極21の中空部へと導入し、電極板24の吐出孔23を通じて、図2に矢印で示すように、ウエハWに対して均一に吐出させる。ここで、処理ガス流量は、例えば2-C/Ar/O=10〜50/0〜1500/10〜50mL/min、好ましくは18〜20/300/20mL/min程度とすることができる。 Next, the gate valve 32 is closed, and the inside of the chamber 2 is evacuated to a predetermined vacuum level by the exhaust device 35. Thereafter, the valve 28 is opened, and a fluorocarbon compound (CxFy; x, y is an arbitrary integer) such as 2-C 4 F 6 as an etching gas from the processing gas supply source 30. Hereinafter, the same meanings are used. And Ar and O 2 are introduced into the processing gas supply pipe 27, the gas inlet 26, and the hollow portion of the upper electrode 21 while being adjusted to a predetermined flow ratio by the mass flow controller 29, and discharged from the electrode plate 24. Through the holes 23, as shown by arrows in FIG. Here, the processing gas flow rate is, for example, 2-C 4 F 6 / Ar / O 2 = 10 to 50/0 to 1500/10 to 50 mL / min, preferably about 18 to 20/300/20 mL / min. Can do.

また、エッチングは、エッチングレートが450nm/min以上となるようにすることが好ましい。さらに、処理ガスのレジデンスタイムは、エッチングの際の対フォトレジスト選択比を高める観点から、例えば0.01〜0.1秒程度とすることが好ましく、0.01〜0.03秒がより好ましい。
ここで、レジデンスタイムは、エッチングガスのチャンバー1内のエッチングに寄与する部分における滞留時間を意味し、下部電極面積(図2の場合は、ウエハWの面積とフォーカスリング15の面積の合計)に上下の電極間距離を乗算して求めた有効チャンバー体積(つまり、処理ガスがプラズマ化する空間の体積)をV[m]、排気速度をS[m/秒]、チャンバー内圧力をp[Pa]、処理ガスの総流量をQ(Pa・m/秒)としたとき、レジデンスタイムτ[秒]は、以下の式に基づき求めることができる。
τ=V/S=pV/Q
Etching is preferably performed so that the etching rate is 450 nm / min or more. Further, the residence time of the processing gas is preferably about 0.01 to 0.1 seconds, and more preferably 0.01 to 0.03 seconds, from the viewpoint of increasing the selectivity of the photoresist to the etching. .
Here, the residence time means the residence time of the etching gas in the portion that contributes to the etching in the chamber 1, and the lower electrode area (in the case of FIG. 2, the sum of the area of the wafer W and the area of the focus ring 15). The effective chamber volume obtained by multiplying the distance between the upper and lower electrodes (that is, the volume of the space in which the processing gas is converted into plasma) is V [m 3 ], the exhaust speed is S [m 3 / sec], and the pressure in the chamber is p [Pa], where the total flow rate of the processing gas is Q (Pa · m 3 / sec), the residence time τ [sec] can be determined based on the following equation.
τ = V / S = pV / Q

そして、チャンバー2内の圧力を、所定の圧力、例えば、1〜8Pa、好ましくは約2.0Pa程度に維持し、第1の高周波電源40から上部電極21に500〜3000W、好ましくは2200W程度、第2の高周波電源50から下部電極としてのサセプタ5に1000〜3000W、好ましくは1800W程度の高周波電力をそれぞれ供給し、エッチングガスをプラズマ化してシリコン酸化膜102のエッチングを行う。なお、バックプレッシャーは、ウエハWのセンター部/エッジ部で約666.5/約3332.5Pa程度に設定することが好ましい。また、プロセス温度として、例えば、上部電極21の温度=60℃;チャンバー2側壁の温度=50℃;サセプタ5の温度=−10℃とすることが好ましい。   Then, the pressure in the chamber 2 is maintained at a predetermined pressure, for example, about 1 to 8 Pa, preferably about 2.0 Pa, and the first high frequency power supply 40 applies the upper electrode 21 to 500 to 3000 W, preferably about 2200 W, High frequency power of 1000 to 3000 W, preferably about 1800 W is supplied from the second high frequency power supply 50 to the susceptor 5 as a lower electrode, and the etching gas is turned into plasma to etch the silicon oxide film 102. The back pressure is preferably set to about 666.5 / about 3332.5 Pa at the center / edge of the wafer W. Further, as the process temperature, for example, the temperature of the upper electrode 21 = 60 ° C; the temperature of the side wall of the chamber 2 = 50 ° C; the temperature of the susceptor 5 = -10 ° C is preferable.

図3は、本発明の第2実施形態にかかるCVD成膜プロセスの一例を説明するための模式図である。図3(a)に示すとおり、ウエハW上には、例えばゲート電極などを構成するポリシリコン層105と、層間絶縁膜としてのシリコン酸化膜106が形成されている。   FIG. 3 is a schematic diagram for explaining an example of a CVD film forming process according to the second embodiment of the present invention. As shown in FIG. 3A, on the wafer W, for example, a polysilicon layer 105 constituting a gate electrode and a silicon oxide film 106 as an interlayer insulating film are formed.

CVD成膜は、例えば図3の(a)および(b)に示すように、プラズマ処理装置1(図2参照)を用いてシリコン酸化膜106の上にLow−k膜としてのCF膜107を形成することを目的として行なわれる。このCF膜107の成膜では、成膜ガスとして、例えばフッ化炭素化合物とHe、Ne、Ar、Kr、Xe等の希ガスとを含む混合ガスを用いることが好ましく、さらにOを含む混合ガスを用いることがより好ましい。例えば、2-Cおよび/または2-Cと、ArとOを含むガスを用い、プラズマCVDを行なう。CVDは、例えばCF膜107が所定の膜厚に達した時点をもって終了することができる。 For example, as shown in FIGS. 3A and 3B, the CVD film is formed by forming a CF film 107 as a low-k film on the silicon oxide film 106 using the plasma processing apparatus 1 (see FIG. 2). This is done for the purpose of forming. In the formation of the CF film 107, it is preferable to use a mixed gas containing, for example, a fluorocarbon compound and a rare gas such as He, Ne, Ar, Kr, or Xe as a film forming gas, and a mixed gas containing O 2. It is more preferable to use a gas. For example, plasma CVD is performed using a gas containing 2-C 4 F 6 and / or 2-C 5 F 8 and Ar and O 2 . The CVD can be terminated when, for example, the CF film 107 reaches a predetermined film thickness.

この第2実施形態に係るCVD成膜プロセスでは、第1実施形態と同様に、図2のプラズマ処理装置1をCVD装置として好適に利用することができるので、ここでは、第1実施形態と相違する点を中心に述べる。   In the CVD film forming process according to the second embodiment, as in the first embodiment, the plasma processing apparatus 1 of FIG. 2 can be suitably used as a CVD apparatus, and here, it is different from the first embodiment. I will focus on the points to do.

プラズマ処理装置1をプラズマエッチング装置として利用する場合は、下部電極としてのサセプタ5に、第2の高周波電源50から高周波電力を供給したが、CVD装置として使用する場合は、上部電極21にのみ所定の高周波電力を供給し、サセプタ5への高周波電力の供給を行なわずにプラズマ処理を行なう。   When the plasma processing apparatus 1 is used as a plasma etching apparatus, high frequency power is supplied from the second high frequency power supply 50 to the susceptor 5 as a lower electrode. However, when the plasma processing apparatus 1 is used as a CVD apparatus, only the upper electrode 21 is predetermined. The plasma processing is performed without supplying high frequency power to the susceptor 5.

CVD成膜プロセスにおいては、ポリシリコン層105およびシリコン酸化膜106を有するウエハWを、ゲートバルブ32を開放して、図示しないロードロック室からチャンバー2内へ搬入し、静電チャック11上に載置する。そして、直流電源13から直流電圧を印加することによって、ウエハWを静電チャック11上に静電吸着する。   In the CVD film forming process, the wafer W having the polysilicon layer 105 and the silicon oxide film 106 is loaded into the chamber 2 from a load lock chamber (not shown) with the gate valve 32 opened, and mounted on the electrostatic chuck 11. Put. The wafer W is electrostatically adsorbed on the electrostatic chuck 11 by applying a DC voltage from the DC power source 13.

次いで、ゲートバルブ32を閉じ、排気装置35によって、チャンバー2内を所定の真空度まで真空引きする。その後、バルブ28を開放し、処理ガス供給源30から成膜用のガスとして、例えば、2-C6、2−Cなどのフッ化炭素化合物(CxFy)とArとOを、マスフローコントローラ29によって所定の流量比に調整しつつ、処理ガス供給管27、ガス導入口26、上部電極21の中空部へと導入し、電極板24の吐出孔23を通じて、図2に矢印で示すように、ウエハWに対して均一に吐出させる。ここで、処理ガス流量は、例えばCxFy/Ar/O=10〜50/0〜1500/10〜50mL/min、好ましくは40/300/20mL/min程度とすることができる。また、処理ガスのレジデンスタイムは、例えば0.01〜0.1秒程度とすることが好ましく、0.01〜0.03秒がより好ましい。
ここで、レジデンスタイムは、成膜用ガスのチャンバー1内の成膜に寄与する部分における滞留時間を意味し、下部電極面積(図2の場合は、ウエハWの面積とフォーカスリング15の面積の合計)に上下の電極間距離を乗算して求めた有効チャンバー体積(つまり、処理ガスがプラズマ化する空間の体積)をV[m]、排気速度をS[m/秒]、チャンバー内圧力をp[Pa]、処理ガスの総流量をQ(Pa・m/秒)としたとき、レジデンスタイムτ[秒]は、以下の式に基づき求めることができる。
τ=V/S=pV/Q
Next, the gate valve 32 is closed, and the inside of the chamber 2 is evacuated to a predetermined vacuum level by the exhaust device 35. Thereafter, the valve 28 is opened, and a fluorocarbon compound (CxFy) such as 2-C 4 F 6, 2-C 5 F 8 , Ar, and O 2 is used as a film forming gas from the processing gas supply source 30. 2 is introduced into the processing gas supply pipe 27, the gas inlet 26, and the hollow portion of the upper electrode 21 while being adjusted to a predetermined flow rate ratio by the mass flow controller 29, and the arrow in FIG. As shown in FIG. 2, the wafer W is uniformly discharged. Here, the processing gas flow rate can be, for example, CxFy / Ar / O 2 = 10-50 / 0 to 1500/10 to 50 mL / min, preferably about 40/300/20 mL / min. The residence time of the processing gas is preferably about 0.01 to 0.1 seconds, for example, and more preferably 0.01 to 0.03 seconds.
Here, the residence time means a residence time in a portion that contributes to film formation in the chamber 1 of the film formation gas, and the area of the lower electrode (in the case of FIG. 2, the area of the wafer W and the area of the focus ring 15). The total chamber) is multiplied by the distance between the upper and lower electrodes, that is, the effective chamber volume (that is, the volume of the space where the processing gas is turned into plasma) is V [m 3 ], the exhaust speed is S [m 3 / sec], When the pressure is p [Pa] and the total flow rate of the processing gas is Q (Pa · m 3 / sec), the residence time τ [sec] can be obtained based on the following equation.
τ = V / S = pV / Q

そして、チャンバー2内の圧力を、所定の圧力、例えば、1〜8Pa、好ましくは約2.0Pa程度に維持し、第1の高周波電源40から上部電極21に500〜3000W、好ましくは2200W程度、第2の高周波電源50から下部電極としてのサセプタ5に0〜1000W、好ましくは0Wの高周波電力をそれぞれ印加し、成膜ガスをプラズマ化してシリコン酸化膜106上にCF膜107の成膜を行う。また、プロセス温度として、例えば上部電極21の温度=60℃;チャンバー2側壁の温度=50℃;サセプタ5の温度=20℃とすることが好ましい。   Then, the pressure in the chamber 2 is maintained at a predetermined pressure, for example, about 1 to 8 Pa, preferably about 2.0 Pa, and the first high frequency power supply 40 applies the upper electrode 21 to 500 to 3000 W, preferably about 2200 W, A high frequency power of 0 to 1000 W, preferably 0 W is applied from the second high frequency power supply 50 to the susceptor 5 as a lower electrode, and the film forming gas is converted into plasma to form the CF film 107 on the silicon oxide film 106. . Further, as the process temperature, for example, the temperature of the upper electrode 21 = 60 ° C .; the temperature of the side wall of the chamber 2 = 50 ° C .; the temperature of the susceptor 5 = 20 ° C. is preferable.

次に、本発明の効果を確認した試験について説明する。なお、以下の試験で使用したフッ化炭素化合物(CxFy)の構造式を次に示す。   Next, a test for confirming the effect of the present invention will be described. The structural formula of the fluorocarbon compound (CxFy) used in the following tests is shown below.

Figure 2006156992
Figure 2006156992

図1と同様の構造で、シリコン基板101上に熱酸化により2000nmの膜厚でシリコン酸化膜102としてのSiO膜を形成し、さらにホールに対応する直径で開口部110が形成された膜厚660nmのフォトレジスト膜103を有するサンプルウエハを作成した。なお、フォトレジスト膜103には、ポリ−メチルメタクリレート系(PMMA系)のX線マスクフォトレジストを用いた。 A film thickness in which an SiO 2 film as a silicon oxide film 102 is formed on a silicon substrate 101 by thermal oxidation with a film thickness of 2000 nm, and an opening 110 is formed with a diameter corresponding to a hole, with the same structure as in FIG. A sample wafer having a photoresist film 103 of 660 nm was prepared. For the photoresist film 103, a poly-methylmethacrylate (PMMA) X-ray mask photoresist was used.

上記サンプルウエハに対し、図2と同様の構成のプラズマ処理装置1(ただし、チャンバ2の容積70L)を用いてエッチングを実施し、直径0.1、0.15および0.3μmのホール形成を行ない、それぞれの場合についてエッチングレートを測定し、対フォトレジスト選択比を算出した。なお、対フォトレジスト選択比は、フラットとファセットを区別して算出した。ここで、「フラット」はフォトレジスト膜103の平坦面の膜厚(フォトレジスト膜103の全厚み)を基準にエッチングレートを測定した結果を意味し、「ファセット」は、フォトレジスト103の角部にイオンスパッタ等の作用によって削れ(いわゆる肩落ち)が発生した場合に、フォトレジスト膜103の全厚みから肩落ち部分の厚みを差し引いた膜厚を基準にエッチングレートを算出した結果を意味する。   Etching is performed on the sample wafer by using the plasma processing apparatus 1 having the same configuration as in FIG. 2 (however, the volume of the chamber 2 is 70 L) to form holes having diameters of 0.1, 0.15, and 0.3 μm. In each case, the etching rate was measured and the selectivity for the photoresist was calculated. Note that the photoresist selectivity was calculated by distinguishing between flat and facet. Here, “flat” means the result of measuring the etching rate based on the film thickness of the flat surface of the photoresist film 103 (total thickness of the photoresist film 103), and “facet” means the corner portion of the photoresist 103. This means the result of calculating the etching rate on the basis of the film thickness obtained by subtracting the thickness of the shoulder drop portion from the total thickness of the photoresist film 103 when scraping (so-called shoulder drop) occurs due to the action of ion sputtering or the like.

エッチングガスの成分であるフッ化炭素化合物としては、分子内に少なくとも一つの三重結合と、該三重結合に隣接した少なくとも一つの一重結合により結合されたCF基とを含む化合物として2-Cを用いた。また、比較のため、上記フッ化炭素化合物の構造異性体である1,3-Cを使用した。 As a fluorocarbon compound that is a component of the etching gas, 2-C 4 is a compound containing at least one triple bond in the molecule and a CF 3 group bonded by at least one single bond adjacent to the triple bond. the F 6 was used. For comparison, 1,3-C 4 F 6 , which is a structural isomer of the above fluorocarbon compound, was used.

ガス流量は、ArとO流量を固定し、Cの流量を変化させ、C/Ar/O=18〜24/300/20mL/min(sccm)とした。チャンバー2内の圧力は、約2.0Pa(15mTorr)、上部電極21に2200W、下部電極としてのサセプタ5に1800Wの高周波電力をそれぞれ供給し、エッチングガスをプラズマ化してエッチングを行なった。なお、バックプレッシャーは、ウエハWのセンター部/エッジ部で約666.5/約3332.5Pa(5/25Torr)、プロセス温度は、上部電極21=60℃、チャンバー2側壁=50℃;サセプタ5=−10℃、エッチング時間は3分とした。 Gas flow rate, securing the Ar and O 2 flow rate, to change the flow rate of C 4 F 6, and the C 4 F 6 / Ar / O 2 = 18~24 / 300 / 20mL / min (sccm). The pressure in the chamber 2 was about 2.0 Pa (15 mTorr), high-frequency power of 2200 W was supplied to the upper electrode 21 and 1800 W was supplied to the susceptor 5 as the lower electrode, and etching was performed by turning the etching gas into plasma. The back pressure is about 666.5 / about 3332.5 Pa (5/25 Torr) at the center / edge of the wafer W, and the process temperature is the upper electrode 21 = 60 ° C., the side wall of the chamber 2 = 50 ° C .; = −10 ° C., etching time was 3 minutes.

エッチングレートと対フォトレジスト選択比について、形成したホールの直径が0.1μmの場合の結果を図4に、同0.15μmの場合の結果を図5に、同0.3μmの場合の結果を図6にそれぞれ示した(いずれもフラットにおける測定結果である)。
また、Cの流量が20mL/minの場合の各ホール径におけるフラットとファセットの対フォトレジスト選択比を図7に示した。
With respect to the etching rate and the photoresist selection ratio, the results when the formed hole diameter is 0.1 μm are shown in FIG. 4, the results when the hole diameter is 0.15 μm, and the results when the hole diameter is 0.3 μm. Each is shown in FIG. 6 (both are measurement results in a flat state).
FIG. 7 shows the photoresist selection ratio of flat and facet at each hole diameter when the flow rate of C 4 F 6 is 20 mL / min.

図4〜図7より、分子内に少なくとも一つの三重結合と、該三重結合に隣接した少なくとも一つの一重結合により結合されたCF基とを持つ2-Cは、その異性体である1,3-Cに比べて対フォトレジスト選択比が高く、特にフラットの場合は、ホール径が大きくなるに従い両者の対フォトレジスト選択比の差が有意に大きくなった。エッチングレートについては2-Cと1,3-Cに大きな差は認められなかった。
以上の結果から、2-Cを用いることにより、エッチングレートを1,3-Cと同等に維持しながら、対フォトレジスト選択性の高いエッチングが可能になることが示された。
4 to 7, 2-C 4 F 6 having at least one triple bond in the molecule and a CF 3 group bonded by at least one single bond adjacent to the triple bond is an isomer thereof. Compared with a certain 1,3-C 4 F 6 , the selectivity ratio with respect to the photoresist was high. In particular, in the case of the flat type, the difference in the selectivity ratio between the two with respect to the photoresist diameter significantly increased as the hole diameter increased. Regarding the etching rate, no significant difference was observed between 2-C 4 F 6 and 1,3-C 4 F 6 .
From the above results, it is shown that by using 2-C 4 F 6 , etching with high selectivity to photoresist can be performed while maintaining the etching rate equal to 1,3-C 4 F 6. It was.

次に、分子内に少なくとも一つの三重結合と、該三重結合に隣接した少なくとも一つの一重結合により結合されたCF基とを持つフッ化炭素化合物(CxFy)として2-Cおよび2-Cとこれらの構造異性体であるc-C、1,3-C(オクタフルオロ-1,3-ペンタジエン)および1,3-Cを使用し、サンプルウエハに対し、プラズマ処理装置1を用いてエッチングを実施した。ここでは、直径0.15μmのホール形成を行ない、エッチングレートを測定し、対フォトレジスト選択比を算出した。 Next, 2-C 5 F 8 and 2 as fluorocarbon compounds (CxFy) having at least one triple bond in the molecule and a CF 3 group bonded by at least one single bond adjacent to the triple bond. -C 4 F 6 and their structural isomers c-C 5 F 8 , 1,3-C 5 F 8 (octafluoro-1,3-pentadiene) and 1,3-C 4 F 6 are used. Etching was performed on the sample wafer using the plasma processing apparatus 1. Here, holes having a diameter of 0.15 μm were formed, the etching rate was measured, and the selectivity for the photoresist was calculated.

ガス流量は、ArとO流量を固定し、CxFyの流量を変化させ、CxFy/Ar/O=14〜24/300/20mL/min(sccm)とした。チャンバー2内の圧力は、約2.0Pa(15mTorr)、上部電極21に2200W、下部電極としてのサセプタ5に1800Wの高周波電力をそれぞれ供給し、エッチングガスをプラズマ化してエッチングを行なった。なお、バックプレッシャーは、ウエハWのセンター部/エッジ部で約666.5/約3332.5Pa(5/25Torr)、プロセス温度は、上部電極21=60℃、チャンバー2側壁=50℃;サセプタ5=−10℃、エッチング時間は3分とした。 The gas flow rate was set to CxFy / Ar / O 2 = 14 to 24/300/20 mL / min (sccm) by fixing the Ar and O 2 flow rates and changing the CxFy flow rate. The pressure in the chamber 2 was about 2.0 Pa (15 mTorr), high-frequency power of 2200 W was supplied to the upper electrode 21 and 1800 W was supplied to the susceptor 5 as the lower electrode, and etching was performed by turning the etching gas into plasma. The back pressure is about 666.5 / about 3332.5 Pa (5/25 Torr) at the center / edge of the wafer W, and the process temperature is the upper electrode 21 = 60 ° C., the side wall of the chamber 2 = 50 ° C .; = −10 ° C., etching time was 3 minutes.

その結果を図8に示した。図8中、○はエッチング性能が良好であったことを示し、△はエッチング性能がやや低下したことを示し、×は途中でエッチングが不可能になりエッチングストップしたことを意味する。この結果より、分子内に少なくとも一つの三重結合と、該三重結合に隣接した少なくとも一つの一重結合により結合されたCF基とを含むフッ化炭素化合物である2-Cは対フォトレジスト選択比が高く、流量を上昇させてもエッチングストップが起こりにくいことが示された。 The results are shown in FIG. In FIG. 8, ◯ indicates that the etching performance is good, Δ indicates that the etching performance is slightly lowered, and × indicates that the etching is impossible and the etching is stopped halfway. From this result, 2-C 4 F 6 , which is a fluorocarbon compound containing at least one triple bond in the molecule and a CF 3 group bonded by at least one single bond adjacent to the triple bond, is It was shown that the resist selection ratio is high, and the etching stop hardly occurs even when the flow rate is increased.

また、図8から、2-Cは、チャンバー2の容積70L、圧力約2.0Pa(15mTorr)の条件で、流量が20〜22mL/min(sccm)程度の範囲で高い対フォトレジスト選択比が得られていることから、処理ガスのレジデンスタイムが、0.01〜0.1秒程度の範囲であれば高い対フォトレジスト選択比が得られることがわかった。 Further, from FIG. 8, 2-C 4 F 6 is a high anti-photoresist with a flow rate of about 20 to 22 mL / min (sccm) under the condition that the volume of the chamber 2 is 70 L and the pressure is about 2.0 Pa (15 mTorr). From the fact that the selection ratio was obtained, it was found that if the residence time of the processing gas is in the range of about 0.01 to 0.1 seconds, a high photoresist selection ratio can be obtained.

一方、他のフッ化炭素化合物の場合には、全般的にエッチングレートが高い傾向がみられるものの、対フォトレジスト選択比が低く、フォトレジスト膜の薄膜化への対応が困難であることが示された。   On the other hand, in the case of other fluorocarbon compounds, although the etching rate generally tends to be high, the selectivity ratio with respect to the photoresist is low and it is difficult to cope with the thinning of the photoresist film. It was done.

次に、CVD成膜プロセスへの適用について述べる。図3(a)に示したものと同様に、ポリシリコン層105上にシリコン酸化膜106としてSiO膜が積層された構造の積層体に対しCVD成膜試験を実施した。 Next, application to a CVD film forming process will be described. Similarly to the one shown in FIG. 3A, a CVD film formation test was performed on a stacked body having a structure in which a SiO 2 film was stacked as the silicon oxide film 106 on the polysilicon layer 105.

CVD成膜は、図2と同様の構成のプラズマ処理装置1を用いてシリコン酸化膜106の上にLow−k膜としてのCF膜を形成した。成膜ガスとしては、フッ化炭素化合物(CxFy)とArとOを含むガスを用いた。 In the CVD film formation, a CF film as a low-k film was formed on the silicon oxide film 106 using the plasma processing apparatus 1 having the same configuration as in FIG. As a film forming gas, a gas containing a fluorocarbon compound (CxFy), Ar, and O 2 was used.

CVD成膜処理においては、ArとO流量を固定し、フッ化炭素化合物の流量を変化させ、ガス流量比をCxFy/Ar/O=10〜50/300/20mL/min(sccm)とした。チャンバー2内の圧力は、約2.0Pa(15mTorr)、上部電極21に2200Wの高周波電力を供給し、下部電極としてのサセプタ5には高周波電力の供給を行なわなかった。なお、プロセス温度は、上部電極21=60℃、チャンバー2側壁=50℃;サセプタ5=20℃とした。 In the CVD film forming process, the flow rates of Ar and O 2 are fixed, the flow rate of the fluorocarbon compound is changed, and the gas flow rate ratio is CxFy / Ar / O 2 = 10-50 / 300/20 mL / min (sccm). did. The pressure in the chamber 2 was about 2.0 Pa (15 mTorr), high frequency power of 2200 W was supplied to the upper electrode 21, and high frequency power was not supplied to the susceptor 5 as the lower electrode. The process temperature was set to upper electrode 21 = 60 ° C., chamber 2 side wall = 50 ° C .; susceptor 5 = 20 ° C.

その結果を図9に示した。
図9から、分子内に少なくとも一つの三重結合と、該三重結合に隣接した少なくとも一つの一重結合により結合されたCF基とを含むフッ化炭素化合物である2-Cは、ガス流量10〜50mL/min(sccm)の範囲で堆積レートが最も高く、次に同様の構造を持つ2-Cの堆積レートが高いことが示された。上記二化合物の堆積レートは、これらの構造異性体であるc-C、1,3-Cと比較しても優れていた。一方、他のフッ化炭素化合物であるc-C(オクタフルオロシクロブタン)、C(オクタフルオロプロパン)の場合には、いずれも堆積レートが劣っていた。
The results are shown in FIG.
From FIG. 9, 2-C 5 F 8 , which is a fluorocarbon compound containing at least one triple bond in the molecule and a CF 3 group bonded by at least one single bond adjacent to the triple bond, It was shown that the deposition rate was highest at a flow rate of 10 to 50 mL / min (sccm), followed by the deposition rate of 2-C 4 F 6 having the same structure. The deposition rate of the two compounds was also superior to c-C 5 F 8 and 1,3-C 4 F 6 which are these structural isomers. On the other hand, in the case of c-C 4 F 8 (octafluorocyclobutane) and C 3 F 8 (octafluoropropane), which are other fluorocarbon compounds, the deposition rate was inferior.

以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
例えば、上記実施形態では容量結合型の平行平板エッチング装置を用いたが、本発明の範囲のガス圧力でプラズマを形成することができれば装置は問わず、誘導結合型等の種々のプラズマ処理装置を用いることができる。
As mentioned above, although embodiment of this invention was described, this invention is not restrict | limited to the said embodiment, A various deformation | transformation is possible.
For example, in the above embodiment, a capacitively coupled parallel plate etching apparatus is used. However, any plasma processing apparatus such as an inductively coupled apparatus may be used as long as plasma can be formed with a gas pressure within the range of the present invention. Can be used.

本発明の第1実施形態の説明に供するウエハ断面構造の模式図。1 is a schematic diagram of a wafer cross-sectional structure for explaining a first embodiment of the present invention. 本発明のプラズマ処理装置の概要を示す図面。BRIEF DESCRIPTION OF THE DRAWINGS Drawing which shows the outline | summary of the plasma processing apparatus of this invention. 本発明の第2実施形態の説明に供するウエハ断面構造の模式図。The schematic diagram of the wafer cross-section used for description of 2nd Embodiment of this invention. ホール径0.1μmにおけるCガスの流量とエッチングレートと対フォトレジスト選択比を示すグラフ図面。C 4 F 6 gas flow rate and the etching rate and the pair photoresist selectivity ratio graph showing the hole diameter 0.1 [mu] m. ホール径0.15μmにおけるCガスの流量とエッチングレートと対フォトレジスト選択比を示すグラフ図面。 C 4 F 6 gas flow rate and the etching rate and the pair photoresist selectivity ratio graph showing the hole diameter 0.15 [mu] m. ホール径0.3μmにおけるCガスの流量とエッチングレートと対フォトレジスト選択比を示すグラフ図面。C 4 F 6 gas flow rate and the etching rate and the pair photoresist selectivity ratio graph showing the hole diameter 0.3 [mu] m. ガスのホール径と対フォトレジスト選択比との関係を示すグラフ図面。C 4 F 6 graph showing the relationship between the hole diameter and the pair photoresist selectivity of gas. エッチングレートに対してCxFyガス種毎に対フォトレジスト選択比をプロットした図面。The figure which plotted the selectivity with respect to photoresist for every CxFy gas kind with respect to an etching rate. CxFyガス種毎のガス流量と堆積レートを示すグラフ図面。The graph figure which shows the gas flow rate and deposition rate for every CxFy gas kind.

符号の説明Explanation of symbols

1;プラズマ処理装置
2;チャンバー
60;プロセスコントローラ
61;ユーザーインターフェイス
62;記憶部
101;シリコン基板
102;シリコン酸化膜
103;フォトレジスト膜
105;ポリシリコン層
106;シリコン酸化膜
107;CF膜
110;開口部
DESCRIPTION OF SYMBOLS 1; Plasma processing apparatus 2; Chamber 60; Process controller 61; User interface 62; Memory | storage part 101; Silicon substrate 102; Silicon oxide film 103; Photoresist film 105; Polysilicon layer 106; Silicon oxide film 107; CF film 110; Aperture

Claims (11)

被処理体を、フッ化炭素化合物を含む処理ガスによるプラズマを用いて処理するプラズマ処理方法であって、
前記フッ化炭素化合物は、分子内に少なくとも一つの三重結合と、該三重結合に隣接した少なくとも一つの一重結合により結合されたCF基とを含む化合物であることを特徴とする、プラズマ処理方法。
A plasma processing method of processing an object to be processed using plasma with a processing gas containing a fluorocarbon compound,
The plasma treatment method, wherein the fluorocarbon compound is a compound containing in the molecule at least one triple bond and a CF 3 group bonded by at least one single bond adjacent to the triple bond. .
前記プラズマ処理は、被処理体上に形成されたシリコン含有酸化膜に対し、その上に形成されパターニングされたフォトレジストをマスクとしてエッチングを行なうものであることを特徴とする、請求項1に記載のプラズマ処理方法。   2. The plasma treatment according to claim 1, wherein the silicon-containing oxide film formed on the object to be processed is etched using a patterned photoresist formed thereon as a mask. 3. Plasma processing method. 前記エッチングにおける対フォトレジスト選択比が4.8〜6であることを特徴とする、請求項2に記載のプラズマ処理方法。   The plasma processing method according to claim 2, wherein the etching selectivity to the photoresist is 4.8-6. 前記エッチングにおける処理ガスのレジデンスタイムが0.01〜0.1秒であることを特徴とする、請求項3に記載のプラズマ処理方法。   The plasma processing method according to claim 3, wherein a residence time of the processing gas in the etching is 0.01 to 0.1 seconds. 前記フッ化炭素化合物は、1,1,1,4,4,4-ヘキサフルオロ-2-ブチンであることを特徴とする、請求項4に記載のプラズマ処理方法。   The plasma processing method according to claim 4, wherein the fluorocarbon compound is 1,1,1,4,4,4-hexafluoro-2-butyne. 前記処理ガスは、さらに、He、Ne、ArおよびXeからなる群より選ばれる1種または2種以上の希ガスを含むことを特徴とする、請求項5に記載のプラズマ処理方法。   The plasma processing method according to claim 5, wherein the processing gas further includes one or more rare gases selected from the group consisting of He, Ne, Ar, and Xe. 前記処理ガスは、さらにOを含むことを特徴とする、請求項6に記載のプラズマ処理方法。 The plasma processing method according to claim 6, wherein the processing gas further contains O 2 . 前記プラズマ処理は、被処理体上へのα−CF膜の成膜を行なうものであることを特徴とする、請求項1に記載のプラズマ処理方法。   2. The plasma processing method according to claim 1, wherein the plasma processing is to form an [alpha] -CF film on an object to be processed. 前記フッ化炭素化合物は、1,1,1,4,4,4-ヘキサフルオロ-2-ブチンまたは1,1,1,4,4,5,5,5-オクタフルオロ-2-ペンチンであることを特徴とする、請求項8に記載のプラズマ処理方法。   The fluorocarbon compound is 1,1,1,4,4,4-hexafluoro-2-butyne or 1,1,1,4,4,5,5,5-octafluoro-2-pentyne. The plasma processing method according to claim 8, wherein: コンピュータ上で動作し、実行時に、請求項1ないし請求項9のいずれか1項に記載されたプラズマ処理方法が行なわれるようにプラズマ処理装置を制御することを特徴とする、制御プログラム。   A control program that operates on a computer and controls the plasma processing apparatus so that the plasma processing method according to any one of claims 1 to 9 is performed at the time of execution. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、請求項1ないし請求項9のいずれか1項に記載されたプラズマ処理方法が行なわれるように、プラズマ処理装置を制御するものであることを特徴とする、コンピュータ記憶媒体。
A computer storage medium storing a control program that runs on a computer,
A computer storage for controlling the plasma processing apparatus so that the plasma processing method according to any one of claims 1 to 9 is performed at the time of execution. Medium.
JP2005319316A 2004-11-05 2005-11-02 Plasma processing method Pending JP2006156992A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005319316A JP2006156992A (en) 2004-11-05 2005-11-02 Plasma processing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004321872 2004-11-05
JP2005319316A JP2006156992A (en) 2004-11-05 2005-11-02 Plasma processing method

Publications (1)

Publication Number Publication Date
JP2006156992A true JP2006156992A (en) 2006-06-15

Family

ID=36634827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005319316A Pending JP2006156992A (en) 2004-11-05 2005-11-02 Plasma processing method

Country Status (1)

Country Link
JP (1) JP2006156992A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164922A (en) * 2011-02-09 2012-08-30 Yuutekku:Kk Piezoelectric material manufacturing method, piezoelectric material, and electronic device
JP2019057737A (en) * 2013-12-30 2019-04-11 ザ ケマーズ カンパニー エフシー リミテッド ライアビリティ カンパニー Method of operating semiconductor manufacturing process chamber
US11688609B2 (en) 2020-05-29 2023-06-27 Tokyo Electron Limited Etching method and plasma processing apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002039494A1 (en) * 2000-11-08 2002-05-16 Daikin Industries, Ltd. Dry etching gas and method for dry etching
JP2003282538A (en) * 2002-03-22 2003-10-03 Nippon Zeon Co Ltd Gas for plasma reaction and method for producing the same
JP2003282540A (en) * 2002-03-25 2003-10-03 Tokyo Electron Ltd Plasma etching method
JP2004512668A (en) * 2000-03-10 2004-04-22 アプライド マテリアルズ インコーポレイテッド Magnetically enhanced plasma etching method using fluorocarbon etching gas

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004512668A (en) * 2000-03-10 2004-04-22 アプライド マテリアルズ インコーポレイテッド Magnetically enhanced plasma etching method using fluorocarbon etching gas
WO2002039494A1 (en) * 2000-11-08 2002-05-16 Daikin Industries, Ltd. Dry etching gas and method for dry etching
JP2003282538A (en) * 2002-03-22 2003-10-03 Nippon Zeon Co Ltd Gas for plasma reaction and method for producing the same
JP2003282540A (en) * 2002-03-25 2003-10-03 Tokyo Electron Ltd Plasma etching method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164922A (en) * 2011-02-09 2012-08-30 Yuutekku:Kk Piezoelectric material manufacturing method, piezoelectric material, and electronic device
JP2019057737A (en) * 2013-12-30 2019-04-11 ザ ケマーズ カンパニー エフシー リミテッド ライアビリティ カンパニー Method of operating semiconductor manufacturing process chamber
US11688609B2 (en) 2020-05-29 2023-06-27 Tokyo Electron Limited Etching method and plasma processing apparatus

Similar Documents

Publication Publication Date Title
CN100514570C (en) Plasma etching method
TWI503881B (en) A plasma etch method, a plasma etch apparatus, and a computer memory medium
TW201826386A (en) Removal methods for high aspect ratio structures
TWI436419B (en) A plasma etch method and a computer readable memory medium
JP2008078515A (en) Plasma treatment method
JP5064319B2 (en) Plasma etching method, control program, and computer storage medium
KR102581284B1 (en) Systems and methods to form airgaps
JP2019145780A (en) Plasma etching method and plasma etching equipment
US20120009786A1 (en) Plasma processing method and manufacturing method of semiconductor device
US7351665B2 (en) Plasma etching method, plasma etching apparatus, control program, computer recording medium and recording medium having processing recipe recorded thereon
WO2006057236A1 (en) Substrate processing method and method for manufacturing semiconductor device
JP4663368B2 (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium
US7569478B2 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
JP2008172184A (en) Plasma etching method, plasma etching device, control program and computer storage medium
JP5100075B2 (en) Plasma etching method
JP4684924B2 (en) Plasma etching method, plasma etching apparatus and computer storage medium
JP5840973B2 (en) Semiconductor device manufacturing method and computer recording medium
US7655572B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program and computer storage medium
JP2006156992A (en) Plasma processing method
US7501350B2 (en) Plasma processing method
JP2006165246A (en) Plasma etching method
CN100472730C (en) Semiconductor device manufacturing method and manufacturing system
US10811275B2 (en) Plasma etching method and plasma etching apparatus
US20070111529A1 (en) Plasma etching method
JP5089871B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20081017

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20090114

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090917

A711 Notification of change in applicant

Effective date: 20090917

Free format text: JAPANESE INTERMEDIATE CODE: A711

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090917

A131 Notification of reasons for refusal

Effective date: 20110621

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20110804

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20120110

Free format text: JAPANESE INTERMEDIATE CODE: A02