[go: up one dir, main page]

JP5099317B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP5099317B2
JP5099317B2 JP2007131715A JP2007131715A JP5099317B2 JP 5099317 B2 JP5099317 B2 JP 5099317B2 JP 2007131715 A JP2007131715 A JP 2007131715A JP 2007131715 A JP2007131715 A JP 2007131715A JP 5099317 B2 JP5099317 B2 JP 5099317B2
Authority
JP
Japan
Prior art keywords
mode
data
volatile memory
arithmetic processing
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007131715A
Other languages
English (en)
Other versions
JP2008287492A (ja
Inventor
習志 川勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Machinery Ltd
Original Assignee
Murata Machinery Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Machinery Ltd filed Critical Murata Machinery Ltd
Priority to JP2007131715A priority Critical patent/JP5099317B2/ja
Publication of JP2008287492A publication Critical patent/JP2008287492A/ja
Application granted granted Critical
Publication of JP5099317B2 publication Critical patent/JP5099317B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Description

本発明は、省電力モードを備えた電子機器に関する。
省エネギーのために、機器が使用されないときに省電力モードに移行する機器が知られている。このとき、揮発性メモリ(Dynamic Random Access Memory(DRAM)、Synchronous DRAM(SDRAM)等)に記憶されているデータを不揮発性メモリに退避させて、揮発性メモリへの給電を停止する技術が知られている。
特許文献1には、Synchronous DRAM(SDRAM)展開されているプログラムや設定データを、省電力モード移行時にStatic Random Access Memory(SRAM)に退避させる技術が記載されている。また、特許文献2には、RAM内の作業データ等を、サスペンションモード移行時にフラッシュメモリにセーブする技術が記載されている(特開平10−240391号公報にもこれに類似する技術が記載されている)。
特開2004−74621号公報 特開平7−295672号公報
しかしながら、上記の特許文献1に記載の技術では、SDRAM内のデータの退避先として用いられるSRAMは揮発性メモリであるため、記憶内容の保持のために給電を継続する必要があり、省電力効果が小さい。
また、上記の特許文献2に記載の技術では、フラッシュメモリの動作速度がSDRAMに比して低速であるため、フラッシュメモリにデータを退避して省電力モードに移行した後、通常モードへの復帰が遅くなるという問題がある。
そこで、本発明の解決すべき課題は、通常モードと省電力モードとの間の移行時の動作において、省電力モードから通常モードへの復帰の迅速性を優先した動作と、電力の消費の抑制を優先した動作とをユーザの要望等に応じて切り替えできる電子機器の提供である。
上記の課題を解決するため、請求項1の発明では、揮発性メモリと、書換可能な不揮発性メモリと、動作モードとして通常の電力消費レベルで演算処理を行う通常モードと電力の消費を抑えた状態で演算処理を行う省電力モードとを有する演算処理部とを備え、前記演算処理部は、動作モード移行時の動作として、第1及び第2の動作を切り替え可能に有し、前記第1の動作が選択されているときには、前記揮発性メモリ内のデータを前記不揮発性メモリに退避させて前記通常モードから前記省電力モードに移行し、前記第2の動作が選択されているときには、前記揮発性メモリ内のデータを前記揮発性メモリ内で保持させた状態で前記通常モードから前記省電力モードに移行する電子機器において、前記演算処理部は、前記省電力モードから前記通常モードへの移行時において、前記第1の動作が選択されているときには、前記不揮発性メモリに退避させておいた前記データを前記不揮発性メモリから前記揮発性メモリに転送して前記揮発性メモリから読み込む第1の復帰動作と、前記不揮発性メモリに退避させておいた前記データを前記不揮発性メモリから直接読み込む第2の復帰動作とのいずれか一方を選択可能となっている一方、前記第2の動作が選択されているときには、前記揮発性メモリに保持させていた前記データを読み込む
また、請求項の発明では、請求項1の発明に係る電子機器において、前記揮発性メモリは、データの入出力に対応する第1のモードと、電力の消費を抑制してデータの保持を行う第2のモードとを切り替え可能に有し、前記演算処理部は、前記通常モードから前記省電力モードへの移行時において、前記第2の動作が選択されているときには、前記揮発性メモリを前記第1のモードから前記第2のモードに移行させる。
請求項1及び請求項2に記載の発明によれば、通常モードから省電力モードへの移行時に第1の動作が選択されているときには、揮発性メモリ内のデータが不揮発性メモリに退避されるため、省電力モードにおいて揮発性メモリへの給電を停止でき、電力の消費を抑制できる。但し、この場合は省電力モードから通常モードへの復帰時に、データを不揮発性メモリから揮発性メモリに転送してから演算処理部に読み込ませるか、不揮発性メモリから直接演算処理部に読み込ませる必要があるため、復帰が遅くなる。
一方、通常モードから省電力モードへの移行時に第1の動作が選択されているときには、揮発性メモリにデータを保持させた状態で省電力モードに移行するため、通常モードへ高速で復帰できる。但し、この場合は省電力モード時に不揮発性メモリにデータ保持のための給電を継続する必要があるため、電力を節約する効果は小さくなる。
このように、本発明によれば、通常モードと省電力モードとの間の移行時の動作において、省電力モードから通常モードへの復帰の迅速性を優先した動作と、電力の消費の抑制を優先した動作とをユーザの要望等に応じて切り替えできる。
また、省電力モードから通常モードへの移行時において、第1の動作が選択されているときに第1の復帰動作が選択された場合には、不揮発性メモリに退避させておいたデータを不揮発性メモリから揮発性メモリに転送して揮発性メモリから演算処理部に読み込ませるため、通常モードへの復帰が速い。一方、第2の復帰動作が選択された場合には、不揮発性メモリに退避させておいたデータを不揮発性メモリから直接演算処理部に読み込ませるため、揮発性メモリへの給電を停止した状態で通常モードに復帰でき、電力の消費の抑制に有利である。このように第1の復帰動作と第2の復帰動作を切り替えることにより、種々の状況に効率よく対応できる。
請求項に記載の発明によれば、電力の消費を抑制してデータの保持を行う第2のモードを有する揮発性メモリを採用したため、電力の消費をさらに抑制できる。
図1は、本発明の一実施形態に係る電子機器の構成及び通常モード時の動作を示すブロック図である。この電子機器1は、図1に示すように、揮発性メモリであるSDRAM2と、書換可能な不揮発性メモリであるフラッシュメモリ3と、動作モードとして通常の電力消費レベルで演算処理を行う通常モードと電力の消費を抑えた状態で演算処理を行うスリープモード(省電力モード)とを有する演算処理部であるCentral Processing Unit(CPU)4とを備えている。なお、上記構成の変形例として、SDRAM2に代えてDRAM等の他の揮発性メモリを用いてもよく、フラッシュメモリ3に代えてElectrically Erasable Programmable Read-Only Memory(EEPROM)等の他の不揮発性メモリを用いてもよい。
SDRAM2は、CPU4が処理を行うためのワークエリア等として用いられる。また、SDRAM2は、データの入出力に対応する第1のモードと、電力の消費を抑制してデータの保持を行う第2のモード(例えば、セルフリフレッシュモード)とを切り替えできる。
フラッシュメモリ3は、CPU4が実行するプログラム及びCPU4の処理に必要な設定データ等の格納に用いられるとともに、スリープモード移行時のデータの待避場所として用いられる。
CPU4は、電源投入による起動時等においては、図1に示すように、フラッシュメモリ3に記憶されたプログラム及び設定データ等をSDRAM2に転送し、SDRAM2から読み込み、動作速度の速いSDRAM2を用いて処理を実行する。
CPU4の動作モード移行時の動作として、第1及び第2の動作が切り替え可能に備えられている。第1の動作が選択されているときには、CPU4は、図2(a)に示すように、SDRAM2内のデータをフラッシュメモリ3に退避させて通常モードからスリープモード1に移行する。このときSDRAM2への給電が停止されて、電力の消費が抑制される。また、このスリープモード1では、CPU4はスリープモード時の処理に必要なプログラムや設定データ等をフラッシュメモリ3から読み込む。
このスリープモード1から通常モードへの復帰時には、CPU4は、図2(b)に示すように、フラッシュメモリ3に退避させておいた待避データをフラッシュメモリ3からSDRAM2に転送してSDRAM2から読み込んで処理を実行する。このように待避データをフラッシュメモリ3からSDRAM2に転送してSDRAM2から読み込むため、通常モードへ迅速に復帰できる。但し、待避データをフラッシュメモリ3からSDRAM2に転送する時間が必要であるため、その分通常モードへの復帰は遅くなる。
一方、第2の動作が選択されているときには、CPU4は、図3(a)に示すように、SDRAM2を第1のモードから第2のモード(例えば、セルフリフレッシュモード)に移行させてSDRAM2内で展開されているデータをSDRAM2内に保持させた状態で通常モードからスリープモード2に移行する。このとき、SDRAM2へはデータ保持のための給電が継続されるため、その分電力の消費を節約する効果は小さくなる。また、このスリープモード2においてもスリープモード1と同様に、CPU4はスリープモード時の処理に必要なプログラムや設定データ等をフラッシュメモリ3から読み込む。
このスリープモード2から通常モードへの復帰時には、CPU4は、図3(b)に示すように、SDRAM2を第2のモードから第1のモードに移行させ、SDRAM2内に保持されているデータを読み込んで処理を実行する。このとき、上記のスリープモード1からの復帰時のように、待避データをフラッシュメモリ3からSDRAM2に転送する必要がないため、その分通常モードへの復帰が速くなる。
動作モード移行時の動作として、CPU4に第1の動作と第2の動作のいずれを選択させるかは、ユーザの設定により自由に切り替えできる。例えば、CPU4に第1の動作と第2の動作のいずれを選択させるかを予めユーザが指定してもよいし、あるいは、CPU4が第1の動作か第2の動作かを選択するための選択条件を設定しておき、CPU4がその選択条件に従って第1及び第2の動作のいずれを選択するべきかを判断するようにしてもよい。例えば、具体例として、スリープモードへの移行時の時刻や動作状況に関して予め設定された選択条件に従って、CPU4が第1及び第2の動作のいずれを選択するべきかを判断するようにしてもよい。
以上のように、本実施形態によれば、動作モード移行時の動作として上記の第1及び第2の動作が切り替え可能に設けられているため、通常モードとスリープモードとの間の移行時の動作において、スリープモードから通常モードへの復帰の速度を優先した動作と、電力の消費の抑制を優先した動作とをユーザの要望等に応じて切り替えできる。
また、第2のモード(例えば、セルフリフレッシュモード)を有するSDRAM2を採用したため、電力の消費をさらに抑制できる。
なお、上述の実施形態の変形例として、スリープモード1から通常モードへの復帰時において、CPU4が、退避データをフラッシュメモリ3からSDRAM2に転送してSDRAM2から読み込みんで処理を実行する第1の復帰動作と、退避データをフラッシュメモリ3から直接読み込んで処理を実行する第2の復帰動作とのいずれか一方を選択できるようにしてもよい。第1の復帰動作により、退避データをフラッシュメモリ3からSDRAM2に転送してSDRAM2からCPU4に読み込ませた場合には、通常モードへの復帰が速い利点がある。一方、第2の復帰動作により、退避データをフラッシュメモリ3から直接CPU4に読み込ませた場合には、SDRAM2への給電を停止した状態で通常モードに復帰でき、電力の消費の抑制に有利である。
このように第1の復帰動作と第2の復帰動作を切り替えて選択することにより、種々の状況に効率よく対応できる。例えば、この電子機器1がファクシミリ装置である場合、夜間のファクシミリの受信等のように迅速な処理が要求されない場合には、第2の復帰動作が選択されるように設定しておくことにより、電力の消費の抑制が図れる。
本発明の一実施形態に係る電子機器の構成及び通常モード時の動作を示すブロック図である。 (a)はスリープモード1の動作を示す図であり、(b)はスリープモード1からの復帰時の動作を示す図である。 (a)はスリープモード2の動作を示す図であり、(b)はスリープモード2からの復帰時の動作を示す図である。
符号の説明
1 電子機器
2 SDRAM
3 フラッシュメモリ
4 CPU

Claims (2)

  1. 揮発性メモリと、書換可能な不揮発性メモリと、動作モードとして通常の電力消費レベルで演算処理を行う通常モードと電力の消費を抑えた状態で演算処理を行う省電力モードとを有する演算処理部とを備え、
    前記演算処理部は、動作モード移行時の動作として、第1及び第2の動作を切り替え可能に有し、前記第1の動作が選択されているときには、前記揮発性メモリ内のデータを前記不揮発性メモリに退避させて前記通常モードから前記省電力モードに移行し、前記第2の動作が選択されているときには、前記揮発性メモリ内のデータを前記揮発性メモリ内で保持させた状態で前記通常モードから前記省電力モードに移行する電子機器において、
    前記演算処理部は、前記省電力モードから前記通常モードへの移行時において、前記第1の動作が選択されているときには、前記不揮発性メモリに退避させておいた前記データを前記不揮発性メモリから前記揮発性メモリに転送して前記揮発性メモリから読み込む第1の復帰動作と、前記不揮発性メモリに退避させておいた前記データを前記不揮発性メモリから直接読み込む第2の復帰動作とのいずれか一方を選択可能となっている一方、前記第2の動作が選択されているときには、前記揮発性メモリに保持させていた前記データを読み込むことを特徴とする電子機器。
  2. 請求項1に記載の電子機器において、
    前記揮発性メモリは、データの入出力に対応する第1のモードと、電力の消費を抑制してデータの保持を行う第2のモードとを切り替え可能に有し、
    前記演算処理部は、前記通常モードから前記省電力モードへの移行時において、前記第2の動作が選択されているときには、前記揮発性メモリを前記第1のモードから前記第2のモードに移行させることを特徴とする電子機器。
JP2007131715A 2007-05-17 2007-05-17 電子機器 Active JP5099317B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007131715A JP5099317B2 (ja) 2007-05-17 2007-05-17 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007131715A JP5099317B2 (ja) 2007-05-17 2007-05-17 電子機器

Publications (2)

Publication Number Publication Date
JP2008287492A JP2008287492A (ja) 2008-11-27
JP5099317B2 true JP5099317B2 (ja) 2012-12-19

Family

ID=40147151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007131715A Active JP5099317B2 (ja) 2007-05-17 2007-05-17 電子機器

Country Status (1)

Country Link
JP (1) JP5099317B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452041B2 (ja) * 2009-03-13 2014-03-26 ローム株式会社 データ処理装置
JP5381837B2 (ja) * 2009-08-19 2014-01-08 株式会社リコー 情報処理装置、ネットワークシステム、省電力制御方法、省電力制御プログラム及び記録媒体
CN102263874B (zh) 2010-05-28 2014-03-12 京瓷办公信息系统株式会社 具有省电模式的图像形成装置
KR102023146B1 (ko) * 2011-07-26 2019-09-20 마벨 월드 트레이드 리미티드 인스턴트 온을 갖는 제로 전력 하이버네이션 모드
JP5721664B2 (ja) * 2012-05-28 2015-05-20 京セラドキュメントソリューションズ株式会社 画像形成装置
KR102049265B1 (ko) 2012-11-30 2019-11-28 삼성전자주식회사 최대절전 모드를 가지는 시스템 및 그 동작방법
JP6335616B2 (ja) 2013-04-30 2018-05-30 株式会社半導体エネルギー研究所 半導体装置
JP6550940B2 (ja) * 2014-11-20 2019-07-31 株式会社リコー 画像形成システム及び画像形成方法
JP5868535B2 (ja) * 2015-03-17 2016-02-24 京セラドキュメントソリューションズ株式会社 画像形成装置
US10467020B2 (en) 2016-02-26 2019-11-05 Toshiba Memory Corporation Memory device, and information-processing device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10143291A (ja) * 1996-11-13 1998-05-29 Sharp Corp 情報処理装置
JP2898616B2 (ja) * 1997-08-26 1999-06-02 三菱電機株式会社 サスペンド/リジューム機能を有するコンピュータ
JP2001250377A (ja) * 1999-12-28 2001-09-14 Ricoh Co Ltd 省エネ機能付き電子装置
JP4655398B2 (ja) * 2001-03-29 2011-03-23 株式会社デンソー バックアップ機能を備えた車両用制御装置
JP2004126911A (ja) * 2002-10-02 2004-04-22 Toshiba Corp 制御装置

Also Published As

Publication number Publication date
JP2008287492A (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
JP5099317B2 (ja) 電子機器
KR101222082B1 (ko) Mla의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법
JP2009211153A (ja) メモリ装置、情報処理装置及び電力制御方法
JP2006221381A (ja) プロセッサシステム、該プロセッサシステムを備えた画像形成装置
JP5321866B2 (ja) コンピュータシステム
KR20090009018A (ko) 플래쉬 메모리를 구비한 컴퓨터 및 플래쉬 메모리의구동방법
JP4325685B2 (ja) メモリを制御するメモリコントローラ、メモリモジュール、メモリの制御方法、および、コンピュータ。
JP2007226632A (ja) マイクロコンピュータ
JP5108690B2 (ja) Dma装置及びdma転送方法
WO2013186888A1 (ja) プログラマブルコントローラおよび電源切断対処方法
JP2007207074A (ja) オペレーションシステム、スレッド制御機構、及び情報処理装置
JP2006313090A (ja) 半導体集積回路及びそのバーインテスト方法
JP2011158967A (ja) 電子制御装置
JP2010097427A (ja) 処理装置、処理方法及びコンピュータプログラム
JP2008293130A (ja) 処理実行方法、処理実行装置及びコンピュータプログラム
JP2009129026A (ja) データ管理装置、情報処理装置及びプログラム
JP4107278B2 (ja) プロセッサ制御回路および情報処理装置
JP2005276104A (ja) マイクロコンピュータ
JP2013088941A (ja) 電子機器
JP2006059303A (ja) コンピュータシステム
JP2006350930A (ja) 制御回路及び情報処理装置
JP2004220519A (ja) 電子装置及び電子装置におけるデータ書き換え方法
JP4684575B2 (ja) 半導体装置及びその制御方法
JP6406106B2 (ja) 電子制御装置
JP2004288042A (ja) 情報処理装置及び情報処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120829

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5099317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250