JP5088334B2 - 光受信回路 - Google Patents

Description

本発明は、ＭＯＳＦＥＴを含むカレントミラー回路を用いた光受信回路に関する。

光受信回路は、光信号を受信してこれを電気信号に変換する。光受信回路には、受信した光信号の平均強度をモニターする機能が設けられるのが一般的である。例えば、特許文献１には、受光デバイスとしてフォトダイオード（Photodiode：ＰＤ）を用いた光受信回路において、ＰＤにバイアス電圧を供給する途上に電流検知用の抵抗素子を挿入し、この抵抗素子での電圧降下を検知することで、ＰＤを流れる光電流の大きさの平均値を検出することが記載されている。

しかしながら、一般的な光通信システムにおいては、光信号のダイナミックレンジが数μｄＢ〜数ｍｄＢと３桁程度もしくはそれ以上に及ぶ。そして、抵抗素子の電圧降下を利用して光電流の大きさを検知する方式では、その降下電圧も光信号のダイナミックレンジと同等の大きさに及ぶ。したがって、このような方式では、微弱な光信号に対しては光電流の検知精度が問題となり、また過大な光信号に対しては抵抗素子の電圧降下が過大となってＰＤに印加されるバイアス電圧が低下してしまうという問題があった。

このような問題を回避し得る方式として、例えば特許文献２には、バイアス電源とＰＤとの間にカレントミラー回路を挿入し、光電流の大きさをミラー電流に反映させることで光信号の強度を検知する方式が記載されている。

特開平０７−０２２６４２号公報 特開平１１−１８６９７１号公報

一般的に、カレントミラー回路は一対のバイポーラトランジスタによって構成されており、各バイポーラトランジスタを飽和領域（ベース電流を一定とした場合に、コレクタ−エミッタ間電圧を変化させてもコレクタ電流が大きくは変化しない領域）で動作させることにより、良好なカレントミラー特性を得ることができる。しかしながら、バイポーラトランジスタを飽和領域で動作させるためには、ベース−エミッタ間のｐｎ接合に十分な順方向バイアスを与えなければならない。ｐｎ接合の順方向電圧は０．６Ｖ〜０．８Ｖであり、ＰＤには順方向バイアスからこの順方向電圧を減じた電圧が印加される。

近年の電子回路には、省電力化が常に求められている。光受信回路もその例外ではなく、例えば、ＰＩＮ−ＰＤを用いた光受信回路では、一般的に電源電圧として５Ｖが使用されていたものが、近年では３．３Ｖか或いはそれ以下の電圧が仕様として標準的になってきている。このような状況下にあって、カレントミラー回路の主要素子としてバイポーラトランジスタを用いる場合、バイポーラトランジスタにおけるｐｎ接合の順方向電圧（０．６Ｖ〜０．８Ｖ）は、電源電圧のうち大きな割合を占めることになる。単に電源電圧を低下させるのではバイポーラトランジスタのベース−エミッタ間のｐｎ接合に十分な順方向バイアスを与えることが困難となり、良好なカレントミラー特性が得られない。また、バイポーラトランジスタに代えてＭＯＳＦＥＴを使用した場合でも、電圧増幅度が限られているために、そのドレイン−ソース間バイアス電圧を低下させた場合に良好なカレントミラー特性が得られない。

本発明は、上述した課題を克服するためになされたものであり、カレントミラー回路を用いた光受信回路において、電源電圧が低い場合であってもカレントミラー特性を効果的に発揮させて光電流を好適に検出することを目的とする。

上記した課題を解決するために、本発明による光受信回路は、光信号を受け光電流を生成するフォトダイオードと、フォトダイオードに接続された第１の電流経路、および光電流に対応するモニタ電流が流れる第２の電流経路を含むカレントミラー回路を有する電流モニタ回路とを備え、電流モニタ回路は、第１の電流経路に光電流を供給する第１のトランジスタと、第２の電流経路にモニタ電流を供給する第２のトランジスタとを有しており、第１及び第２のトランジスタのバイアス条件が互いに等しく設定され、且つ第１の電流経路が所定電位に保持されていることを特徴とする。

上記した光受信回路においては、第１及び第２のトランジスタのバイアス条件が互いに等しく設定されることによって、第１及び第２のトランジスタに流れる電流の大きさが必ず等しくなり、電流ミラー特性が実現される。そして、第１の電流経路が所定電位に保持されることによって、電源電圧が低く第１のトランジスタの電流電極間に小さな電圧しか確保できない場合であっても、第１及び第２のトランジスタの等しいバイアス条件を好適に維持できる。従って、上記した光受信回路によれば、カレントミラー特性を効果的に発揮させ、光電流の検出精度を高めることができる。

また、光受信回路は、電流モニタ回路は、第１及び第２の差動増幅器と、第１の差動増幅器からの出力信号を制御電極に受ける第３のトランジスタと、バイアス電源とを更に有しており、第１及び第２のトランジスタの制御電極が、相互に接続され且つ第２の差動増幅器からの出力信号を受け、第１及び第２のトランジスタの正側電流電極が共に正の電源電位線に接続されており、第１のトランジスタの負側電流電極と、フォトダイオード並びに第１及び第２の差動増幅器の各非反転入力端子とが相互に接続され、第１のトランジスタの負側電流電極から光電流が供給され、第２のトランジスタの負側電流電極と、第３のトランジスタの正側電流電極及び第１の差動増幅器の反転入力端子とが相互に接続され、第３のトランジスタの負側電流電極からモニタ電流が供給され、第２の差動増幅器の反転入力端子にバイアス電源が接続され、第１及び第２の差動増幅器の各非反転入力端子の電位が、第２の差動増幅器の反転入力端子と非反転入力端子との間の仮想短絡によってそれぞれバイアス電源の電位に設定され、第２のトランジスタの負側電流電極が、第１の差動増幅器の反転入力端子と非反転入力端子との間の仮想短絡によってバイアス電源の電位に設定されることを特徴としてもよい。これにより、第１及び第２のトランジスタのバイアス条件が互いに等しく設定され、且つ第１の電流経路が所定電位に保持される回路を好適に実現できる。

また、光受信回路は、第１のトランジスタの制御電極と負側電流電極との間に接続された第１の容量素子と、フォトダイオードに対して並列に接続された第２の容量素子とを更に備え、第２の差動増幅器が、その利得及び出力インピーダンスが動的に変化する機能を備えることが好ましい。また、この場合、第２の差動増幅器の上記機能は、光信号の強度が所定の値より小さい場合に第２の差動増幅器の利得及び出力インピーダンスを低下させることが更に好ましい。これにより、光信号の強度が大きく変動する状況下であっても上記光受信回路を安定して動作させることができる。

また、電流モニタ回路において、第１のトランジスタ及び第２の差動増幅器によって帰還回路が構成されており、帰還回路は、第１の容量素子の容量、及び第２の差動増幅器の出力インピーダンスにより形成される第１の極と、第２の容量素子、及び第１のトランジスタの正側電流端子と負側電流端子との間の等価抵抗値により形成される第２の極とを有し、第１の極の極周波数が、光信号が所定の値よりも小さい時に、この帰還回路の開利得が１となる周波数よりも大きいことを特徴としてもよい。これにより、光信号の強度が或る値より小さい場合に、第２の差動増幅器における利得及び出力インピーダンスを低下させる回路を好適に実現できる。

本発明によれば、カレントミラー回路を用いた光受信回路において、電源電圧が低い場合であってもカレントミラー特性を効果的に発揮させて光電流を好適に検出することができる。

図１は、実施形態に係る光受信回路１の構成を示す回路図である。 図２（ａ）及び図２（ｂ）は、第２の差動増幅器２７の利得Ａ１及び出力インピーダンスＺｏｕｔを、光電流Ｉｐｄによらず一定とした場合の帰還回路の動作について説明するためのグラフである。 図３は、光受信回路１における帰還回路内の周波数を補償した時の利得特性を表したものである。 図４は、図３の利得特性を実現するための第２の差動増幅器２７の構成について示す回路図である。 図５は、光受信回路１の諸特性について示すグラフである。

以下、本発明に係る光受信回路の実施の形態について、図面を参照しつつ説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本実施形態に係る光受信回路１の構成を示す回路図である。この光受信回路１は、光信号を受けて該光信号の強度に応じた光電流Ｉｐｄを生成するＰＤ１０と、光電流Ｉｐｄの平均値を検知するための電流モニタ回路２０とを備えている。また、光受信回路１は、正の電源電位Ｖｄｄを供給する電源電位線３０と、グランド（接地）電位ＧＮＤを供給する接地電位線３１とを備えている。

電流モニタ回路２０は、第１のｐ型ＭＯＳＦＥＴ２１（第１のトランジスタ）と、第２のｐ型ＭＯＳＦＥＴ２２（第２のトランジスタ）とを含むカレントミラー回路によって構成されている。この電流モニタ回路２０は、第１のｐ型ＭＯＳＦＥＴ２１に接続された第１の電流経路２３ａを流れる電流の大きさと、第２のｐ型ＭＯＳＦＥＴ２２に接続された第２の電流経路２３ｂを流れる電流の大きさとを互いに等しくするように動作する。すなわち、第１の電流経路２３ａにはＰＤ１０が接続されており、このＰＤ１０において生成される光電流Ｉｐｄの大きさは、電流モニタ回路２０が有するカレントミラー作用により、第２の電流経路２３ｂを流れる電流Ｉｍｏｎに忠実に再現される。そして、第２の電流経路２３ｂに直列に接続された検知抵抗２４での電圧降下量を、検知抵抗２４の両端に接続された端子２５ａ，２５ｂを介して測定することにより、光電流Ｉｐｄの大きさに相当する量を電圧信号として取得することができる。

本実施形態の光受信回路１は、上記構成に加え、第１の差動増幅器２６及び第２の差動増幅器２７と、第３のｐ型ＭＯＳＦＥＴ２８（第３のトランジスタ）と、参照電位Ｖｐｄを発生する参照電源３２と、参照電位Ｖｓを発生する参照電源３３と、容量素子３４とを更に備えている。第１のｐ型ＭＯＳＦＥＴ２１のゲート（制御電極）と、第２のｐ型ＭＯＳＦＥＴ２２のゲート（制御電極）とは、相互に接続されており且つ第２の差動増幅器２７からの出力信号を受ける。また、これらｐ型ＭＯＳＦＥＴ２１，２２のソース（正側電流電極）は電源電位線３０に接続されており、電源電位Ｖｄｄを受ける。第１のｐ型ＭＯＳＦＥＴ２１のドレイン（負側電流電極）は、ＰＤ１０に接続されており、ＰＤ１０を流れる光電流ＩｐｄをＰＤ１０に供給する。また、第１のｐ型ＭＯＳＦＥＴ２１のドレインは、二つの差動増幅器２６，２７の非反転入力端子にも接続されている。

第２のｐ型ＭＯＳＦＥＴ２２のドレイン（負側電流電極）は、第３のｐ型ＭＯＳＦＥＴ２８のソースに接続されている。第３のｐ型ＭＯＳＦＥＴ２８のゲート（制御電極）は、第１の差動増幅器２６からの出力信号を受ける。第３のｐ型ＭＯＳＦＥＴ２８のドレイン（負側電流電極）は、前述した検知抵抗２４を介して参照電源３２のプラス側端子に接続されている。参照電源３２のマイナス側端子は、接地電位線３１に接続されている。

第１の差動増幅器２６の反転入力端子は、第３のｐ型ＭＯＳＦＥＴ２８のソース（正側電流電極）に接続されている。従って、第１の差動増幅器２６と、第３のｐ型ＭＯＳＦＥＴ２８とは１００％の帰還ループを構成する。すなわち、第１の差動増幅器２６の裸利得が十分に大きいとすると、第３のｐ型ＭＯＳＦＥＴ２８のソースは、第１の差動増幅器２６の非反転入力端子に仮想的に短絡され、互いに電位が等しくなる。一方、第２の差動増幅器２７の非反転入力端子は、参照電源３２のプラス側端子に接続されており、参照電位Ｖｐｄを受ける。第２の差動増幅器２７の裸利得が十分大きいとすると、第１のｐ型ＭＯＳＦＥＴ２１及び第２の差動増幅器２７から成る帰還回路により、第２の差動増幅器２７の非反転入力端子が反転入力端子に仮想的に短絡され、互いの電位が等しくなる。

以上説明したように、第１及び第２の差動増幅器２６，２７に関わる二つの仮想短絡効果により、第１のｐ型ＭＯＳＦＥＴ２１のドレインの電位（すなわち、第１の電流経路２３ａの電位）は参照電位Ｖｐｄと一致し、また、第２のｐ型ＭＯＳＦＥＴ２２のドレインの電位（すなわち、第２の電流経路２３ｂの電位）も参照電位Ｖｐｄと一致する。二つのｐ型ＭＯＳＦＥＴ２１，２２のソースには電源電位Ｖｄｄが供給されており、また、互いのゲート同士が接続されているため、二つのｐ型ＭＯＳＦＥＴ２１，２２のバイアス条件は、第１のｐ型ＭＯＳＦＥＴ２１に流れる電流の大きさに無関係に常に等しくなる。従って、二つのｐ型ＭＯＳＦＥＴ２１，２２のソース−ドレイン間に流れる電流の大きさが必ず等しくなり、電流ミラー特性が実現される。

また、ＰＤ１０のカソード側に印加されるバイアス電圧（すなわち、第１の電流経路２３ａの電位）が、第２の差動増幅器２７の入力端子における仮想短絡効果により、光電流Ｉｐｄの大きさによらず所定の参照電位Ｖｐｄに保持される。従って、低消費電力化の要請に応えて正の電源電位Ｖｄｄの大きさを低下させたとしても、ＰＤ１０に印加されるバイアス電圧の大きさを参照電位Ｖｐｄに基づく大きさに維持することができる。

また、このような仮想短絡効果により、第１のｐ型ＭＯＳＦＥＴ２１のドレインの電位もまた、光電流Ｉｐｄの大きさによらず所定の参照電位Ｖｐｄに保持される。従って、例えば電源電位Ｖｄｄを２．８Ｖとした場合、ＰＤ１０に与えるバイアス電圧Ｖｐｄを２．５Ｖと設定し、第１のｐ型ＭＯＳＦＥＴ２１のドレイン−ソース間電圧が０．３Ｖしか確保できない場合であっても、二つのｐ型ＭＯＳＦＥＴ２１，２２のバイアス条件を等しく設定できるので、電流ミラー特性を効果的に発揮させることができる。ここで第３のｐ型ＭＯＳＦＥＴ２８は、上記二つの差動増幅器２６，２７の仮想短絡効果により参照電位Ｖｐｄに維持された第２のｐ型ＭＯＳＦＥＴ２７のドレインと、電流Ｉｍｏｎにより検知抵抗２４に生ずる電圧降下、及び第２の参照電位Ｖｓを加算した値との差を吸収する機能を有する。

次に、第１のｐ型ＭＯＳＦＥＴ２１及び第２の差動増幅器２７から成る帰還回路に関し、その閉ループ特性、特に閉ループ周波数特性について説明する。

第１のｐ型ＭＯＳＦＥＴ２１及び第２の差動増幅器２７から成る帰還回路のループ内には、帰還ループの周波数特性を支配する極（Ｐｏｌｅ）が複数形成される。そのうち一つの極（以下、第２の極という）は、ＰＤ１０のカソードと接地電位線３１との間に接続された、バイアス電圧の雑音を除去するためのバイパスコンデンサ１２（静電容量：Ｃｐｄ）と、ｐ型ＭＯＳＦＥＴ２１の等価抵抗（抵抗値：Ｒｄｓ）とによって形成されるＣＲ回路によるものである。なお、バイパスコンデンサ１２は、本実施形態における第２の容量素子である。受信した光信号の強度が大きい場合、ＰＤ１０は大きな光電流Ｉｐｄを生成し、この電流Ｉｐｄが第１のｐ型ＭＯＳＦＥＴ２１のドレイン−ソース間を流れる。但し、ＰＤ１０のバイアス電圧は既に説明したように光電流Ｉｐｄの大小によらず一定（Ｖｐｄ）に保持されるので、第１のｐ型ＭＯＳＦＥＴ２１のドレイン−ソース間電圧は一定である。そのようなバイアス条件下で大きな光電流Ｉｐｄが流れる場合には、第１のｐ型ＭＯＳＦＥＴ２１の等価抵抗値Ｒｄｓは小さな値となる。

一方、光信号の強度が小さい場合には、光電流Ｉｐｄは小さな値となるので、第１のｐ型ＭＯＳＦＥＴ２１の等価抵抗値Ｒｄｓは大きな値となる。一般的に、光電流Ｉｐｄは数μＡ〜数ｍＡの範囲で変化するので、第１のｐ型ＭＯＳＦＥＴ２１の等価抵抗値Ｒｄｓも３桁以上の範囲にわたって変化することになる。

このようなバイパスコンデンサ１２とｐ型ＭＯＳＦＥＴ２１の等価抵抗とによって形成される第２の極の極周波数は、バイパスコンデンサ１２の静電容量Ｃｐｄと、第１のｐ型ＭＯＳＦＥＴ２１の等価抵抗値Ｒｄｓとの積の逆数１／（Ｃｐｄ・Ｒｄｓ）に比例する。雑音除去のために設けられるバイパスコンデンサ１２としては、比較的大きな静電容量のものが好ましい。バイパスコンデンサ１２の静電容量を例えば２００ｐＦ程度とすると、光信号強度に応じて動的に変化する第１のｐ型ＭＯＳＦＥＴ２１の等価抵抗値Ｒｄｓを考慮した場合に、極周波数の変化範囲は数十Ｈｚ〜数ＭＨｚに及ぶ。

また、容量素子３４は、本実施形態における第１の容量素子であり、第１のｐ型ＭＯＳＦＥＴ２１及び第２の差動増幅器２７から成る帰還回路内において、第１のｐ型ＭＯＳＦＥＴ２１のゲート−ドレイン間（すなわち、第２の差動増幅器２７の非反転入力端子と出力端子との間）に接続されている。第１のｐ型ＭＯＳＦＥＴ２１を一つの反転増幅器とみなした場合、この容量素子３４は該反転増幅器の入出力間に接続されているので、第１のｐ型ＭＯＳＦＥＴ２１のゲートに接続されている第２の差動増幅器２７の出力端から見た容量素子３４の容量Ｃｍは、容量素子３４本来の容量Ｃ１に対して該反転増幅器の増幅度倍されたものとなる（厳密には、増幅率＋１倍）。一般に、この容量Ｃｍはミラー（Ｍｉｌｌｅｒ）容量と呼ばれる。このミラー容量Ｃｍは、第２の差動増幅器２７の出力インピーダンスＺｏｕｔと結合して、当該帰還回路内に一つの極（以下、第１の極という）を形成する。その極周波数は、第１のｐ型ＭＯＳＦＥＴ２１の利得をＡ２としたとき、｛（１＋Ａ２）・Ｃｍ・Ｚｏｕｔ｝の逆数に比例する。

ここで、本実施形態の光受信回路１においては、第２の差動増幅器２７の利得Ａ１及び出力インピーダンスＺｏｕｔを、光電流Ｉｐｄが小さい場合に低下させる構成を採用している。以下、そのような構成を採用する理由と、第２の差動増幅器２７の詳細な内部構成について説明する。

まず、第２の差動増幅器２７の利得Ａ１及び出力インピーダンスＺｏｕｔを、光電流Ｉｐｄによらず一定とした場合の帰還回路の動作について、図２（ａ）及び図２（ｂ）を参照しつつ説明する。図２（ａ）及び図２（ｂ）は、帰還回路内の周波数に対する利得特性を表したものである。なお、図２（ａ）は、光電流Ｉｐｄが大きい場合、すなわち第１のｐ型ＭＯＳＦＥＴ２１の等価抵抗Ｒｄｓが小さく設定される場合に対応しており、図２（ｂ）は、光電流Ｉｐｄが小さい場合、すなわち第１のｐ型ＭＯＳＦＥＴ２１の等価抵抗Ｒｄｓが大きく設定される場合に対応している。また、これらの図において、グラフＧａは第２の差動増幅器２７の利得を示しており、グラフＧｂは第１のｐ型ＭＯＳＦＥＴ２１の利得を示しており、グラフＧｃは第１のｐ型ＭＯＳＦＥＴ２１及び第２の差動増幅器２７から成る帰還回路の開利得を示している。

グラフＧａに示されるように、第２の差動増幅器２７の利得は、低周波数側で一定（Ａ１［ｄＢ］）の平坦な特性を示し、ミラー容量Ｃｍがその負荷として接続されているので、このミラー容量Ｃｍについての第１の極の極周波数｛（１＋Ａ２）・Ｃｍ・Ｚｏｕｔ｝^−１（図２の周波数ｆ１）を境に、傾き−２０［ｄＢ／ｄｅｃ］で減少する。一方、グラフＧｂに示されるように、第１のｐ型ＭＯＳＦＥＴ２１の利得は、低周波数側で一定（Ａ２［ｄＢ］）の平坦な特性を示し、バイパスコンデンサ１２の容量Ｃｐｄに関わる第２の極の極周波数（Ｃｐｄ・Ｒｄｓ）^−１（図２の周波数ｆ２）を境にこれも−２０［ｄＢ／ｄｅｃ］の割合で減少する。なお、第１のｐ型ＭＯＳＦＥＴ２１の等価抵抗値であるＲｄｓは、光電流Ｉｐｄが大きい場合には十分に小さな値に設定される。従って、この極周波数（Ｃｐｄ・Ｒｄｓ）^−１は、比較的高い周波数となる。

また、極周波数（Ｃｐｄ・Ｒｄｓ）^−１を境に第１のｐ型ＭＯＳＦＥＴ２１の利得が低下するので、ミラー容量Ｃｍが相対的に小さくなり、第２の差動増幅器２７の利得が平坦化される。そして、第１のｐ型ＭＯＳＦＥＴ２１に関わる利得特性を傾き−２０［ｄＢ／ｄｅｃ］で延長した直線が利得０［ｄＢ］の直線と交わる周波数Ａ２×（Ｃｐｄ・Ｒｄｓ）^−１（図２の周波数ｆ３）において、第１のｐ型ＭＯＳＦＥＴ２１の利得が１を下回るので、ミラー効果が全く作用しなくなり、第２の差動増幅器２７の利得も再度−２０［ｄＢ／ｄｅｃ］の割合で低下する。

ここで重要な点は、光電流Ｉｐｄが比較的大きい場合、図２（ａ）のグラフＧｃに示されるように、帰還回路の開利得が１（０［ｄＢ］）となる周波数で、この利得減少の傾きが−２０［ｄＢ／ｄｅｃ］の値に維持されていることである。すなわち、有意な利得（＞１［ｄＢ］）を示す周波数においては、常にその位相の進み／遅れが帰還回路を安定に動作させる状態が実現されていることである。光電流Ｉｐｄが大きく且つ第１のｐ型ＭＯＳＦＥＴ２１の等価抵抗値Ｒｄｓが十分に小さい条件下では、第１のｐ型ＭＯＳＦＥＴ２１と第２の差動増幅器２７により形成される帰還回路は安定に動作する。

一方、光電流Ｉｐｄが比較的小さい場合には、第１のｐ型ＭＯＳＦＥＴ２１の等価抵抗値Ｒｄｓは大きな値となる。従って、図２（ｂ）に示されるように、第２の極の極周波数（Ｃｐｄ・Ｒｄｓ）^−１（図２の周波数ｆ２）が図２（ａ）と比較して低周波側にシフトし、第１の極の極周波数｛（１＋Ａ２）・Ｃｍ・Ｚｏｕｔ｝^−１（図２の周波数ｆ１）に近づく。その結果、図２（ｂ）のグラフＧａに示されるように、第２の差動増幅器２７の利得特性の平坦化が図２（ａ）の場合より低周波数側で始まるので、帰還回路の開利得は、この周波数Ａ２×（Ｃｐｄ・Ｒｄｓ）^−１を境に、傾き−４０［ｄＢ／ｄｅｃ］で減衰する。

そして、この−４０［ｄＢ／ｄｅｃ］の傾きが、帰還回路の開利得が１（０［ｄＢ］）となる周波数においても維持される。これは、位相の進み／遅れが９０°以上となる周波数において、帰還回路が有意な利得を持つことになり、その動作が不安定になるばかりか、時に発振に至ることにもなる。

このような問題を回避するため、本実施形態に係る光受信回路１においては、前述したように、第２の差動増幅器２７の利得Ａ１及び出力インピーダンスＺｏｕｔを、光電流Ｉｐｄが小さい場合に低下させる構成を採用している。図３は、光受信回路１における帰還回路内の周波数に対する利得特性を表したものである。なお図３において、グラフＧｄは第２の差動増幅器２７の利得を示しており、グラフＧｅは第１のｐ型ＭＯＳＦＥＴ２１及び第２の差動増幅器２７から成る帰還回路の利得を示している。

図３のグラフＧｂに示されるように、第１のｐ型ＭＯＳＦＥＴ２１の利得特性は、図２（ｂ）の場合と同様である。しかしながら、第２の差動増幅器２７は、光電流Ｉｐｄが所定値より小さい場合に、その低周波数帯での利得がＡ１からＡ１’（但し、Ａ１’＜Ａ１）に低下すると同時に、その出力インピーダンスもＺｏｕｔからＺｏｕｔ’（但し、Ｚｏｕｔ’＜Ｚｏｕｔ）に低下するように動作する。

その結果、帰還回路の開利得が低周波数帯域においてＡ１’＋Ａ２に低下すると同時に、第１の極の極周波数が図２（ｂ）の場合に比較して大きく高域側にシフトされる。そして、帰還回路の開利得は、第１の極が高域側にシフトした結果、バイパスコンデンサ１２の容量値Ｃｐｄによる第２の極の極周波数（Ｃｐｄ・Ｒｄｓ）^−１を境に傾き−２０［ｄＢ／ｄｅｃ］で低下し、この状態が第１の極についての極周波数｛（１＋Ａ２）・Ｃｍ・Ｚｏｕｔ’｝^−１まで維持される。重要な点は、帰還回路の開利得が１（０［ｄＢ］）となる周波数においても尚この傾きが維持されていることである。これは、図２（ａ）に示した場合と同様に、帰還回路がいずれの周波数においても安定に動作することを意味する。

以上に説明した、図３の利得特性を実現するための第２の差動増幅器２７の構成について、図４を参照しつつ説明する。

図４は、第２の差動増幅器２７の内部構成を示す回路図である。第２の差動増幅器２７は、一対のｎ型ＭＯＳＦＥＴ４１，４２から成る差動対トランジスタ、及びこの差動対トランジスタの負荷として一対のｐ型ＭＯＳＦＥＴ４３，４４を含む差動回路４５を有する。ｎ型ＭＯＳＦＥＴ４１，４２の各ドレインは、それぞれｐ型ＭＯＳＦＥＴ４３，４４の各ドレインと接続されている。ｎ型ＭＯＳＦＥＴ４１，４２の各ソースは、互いに接続されており且つ電流源６０に接続されている。ｎ型ＭＯＳＦＥＴ４１のゲートには、第２の差動増幅器２７の非反転入力端子から取り込まれる電圧ＶｉｎＰが入力され、ｎ型ＭＯＳＦＥＴ４２のゲートには、第２の差動増幅器２７の反転入力端子から取り込まれる電圧ＶｉｎＮが入力される。また、一対のｐ型ＭＯＳＦＥＴ４３，４４のゲート同士は互いに接続されており、ソースには電源電位線３０から電源電位Ｖｄｄが供給される。そして、一対のｐ型ＭＯＳＦＥＴ４３，４４のうち、一方のｐ型ＭＯＳＦＥＴ４４のドレインから出力端子４６が引き出されている。

また、この第２の差動増幅器２７は、上記差動回路４５に加え、インピーダンス可変ユニット４７を更に有する。このインピーダンス可変ユニット４７は、一対のｐ型ＭＯＳＦＥＴ４８，４９と、ｐ型ＭＯＳＦＥＴ４８，４９へゲートバイアスを供給する為のｐ型ＭＯＳＦＥＴ５０及び負荷抵抗５１とを有する。ｐ型ＭＯＳＦＥＴ４８のソースは、抵抗５２ａを介してｐ型ＭＯＳＦＥＴ４３のドレインに接続されており、ｐ型ＭＯＳＦＥＴ４９のソースは、抵抗５２ｂを介してｐ型ＭＯＳＦＥＴ４４のドレインに接続されている。また、ｐ型ＭＯＳＦＥＴ４８，４９のゲート同士は互いに接続され、且つこれらのゲートはｐ型ＭＯＳＦＥＴ５０のドレインに接続されている。ｐ型ＭＯＳＦＥＴ５０のゲートはｐ型ＭＯＳＦＥＴ４４のドレインに接続されており、ソースには電源電位線３０から電源電位Ｖｄｄが供給される。ｐ型ＭＯＳＦＥＴ５０のドレインは、抵抗５１を介して接地電位線３１（グランド電位ＧＮＤ）に接続されている。

以上の構成を有する第２の差動増幅器２７における、インピーダンス可変機能について説明する。

図１に示した光受信回路１において、光信号の強度が小さくなると、第１のｐ型ＭＯＳＦＥＴ２１の等価抵抗値Ｒｄｓが大きくなる。すなわち、第１のｐ型ＭＯＳＦＥＴ２１のゲート電位（第２の差動増幅器２７の出力電圧）が上昇し、第１のｐ型ＭＯＳＦＥＴ２１のゲート−ソース間のバイアス電圧が小さくなる。一方、第２の差動増幅器２７の出力電圧が上昇すると、図４に示したｐ型ＭＯＳＦＥＴ５０のゲート−ソース間のバイアス電圧も小さくなり、このｐ型ＭＯＳＦＥＴ５０に流れる電流が減少し、抵抗５１での電圧降下が小さくなって、二つのｐ型ＭＯＳＦＥＴ４８，４９のゲート電位が低下する。電流引き込み用のＦＥＴであるｐ型ＭＯＳＦＥＴ４８，４９はこのゲート電位により制御されるので、そのゲート電位が低下するとゲート−ソース間のバイアス電圧が大きくなり、ソース−ドレイン間を流れる電流（引き込み電流）が大きくなる。その結果、一対のｎ型ＭＯＳＦＥＴ４１，４２の各ドレインから見たｐ型ＭＯＳＦＥＴ４３，４４による負荷が小さくなり、差動回路４５の利得が低下すると同時に、出力端子４６から見たインピーダンスが低下する。以上の動作により、光電流Ｉｐｄが小さい場合の、第２の差動増幅器２７における利得及び出力インピーダンスの低下が実現される。

図５は、本実施形態に係る光受信回路１の諸特性について示すグラフである。図５において、横軸は光信号の強度を示しており、光電流Ｉｐｄの大きさに対応する。

まず、第１及び第２のｐ型ＭＯＳＦＥＴ２１，２２により構成されるカレントミラー回路のミラー比、すなわち第１の電流経路２３ａに流れる電流（光電流Ｉｐｄ）の大きさと、第２の電流経路２３ｂに流れる電流の大きさとの比を図５（ａ）に示す。このミラー比の理想的な値は１であるが、本実施形態に係る光受信回路１では、第１及び第２のｐ型ＭＯＳＦＥＴ２１，２２として同じ大きさのものを採用しており、且つ第２の差動増幅器２７において光電流Ｉｐｄが小さい場合にその利得を低下させているので、ミラー比は１から若干外れている。しかしながら、その誤差は０．５％以下であり、十分に満足できる範囲である。

また、図５（ｂ）は光信号の強度に対する位相遅れの変化を示しており、図５（ｃ）は光信号の強度に対する帰還回路の利得が１（０［ｄＢ］）となる周波数を示しており、図５（ｄ）は光信号の強度に対する帰還回路の開利得の変化を示しており、図５（ｅ）はＰＤ１０に印加されるバイアス電圧の変化を示している。これらのグラフに示されるように、第２の差動増幅器２７の利得及び出力インピーダンスを低下させる機能は、−８［ｄＢ］を閾値として光信号強度がこれより小さな場合に作用している。そして、第２の差動増幅器２７の利得を低下させた場合であっても、ＰＤ１０に印加されるバイアス電圧の変動範囲は３％以下であり（２．５Ｖに対して０．０７Ｖ）、また、ミラー比の変動範囲は１％以下に収まっている。

本発明による光受信回路は、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では第１ないし第３トランジスタの例としてｐ型ＭＯＳＦＥＴを示して説明したが、本発明における第１ないし第３トランジスタは、他のＦＥＴやバイポーラトランジスタであってもよい。

１…光受信回路、１０…ＰＤ、１２…バイパスコンデンサ、２０…電流モニタ回路、２１…第１のｐ型ＭＯＳＦＥＴ、２２…第２のｐ型ＭＯＳＦＥＴ、２３ａ…第１の電流経路、２３ｂ…第２の電流経路、２４…検知抵抗、２５ａ，２５ｂ…端子、２６…第１の差動増幅器、２７…第２の差動増幅器、２８…第３のｐ型ＭＯＳＦＥＴ、３０…電源電位線、３１…接地電位線、３２，３３…参照電源、３４…容量素子、４１，４２…ｎ型ＭＯＳＦＥＴ、４３，４４，４８〜５０…ｐ型ＭＯＳＦＥＴ、４５…差動回路、４６…出力端子、４７…インピーダンス可変ユニット、５１，５２ａ，５２ｂ…抵抗、６０…電流源、Ｉｍｏｎ…モニタ電流、Ｉｐｄ…光電流、Ｖｄｄ…電源電位、Ｖｐｄ，Ｖｓ…参照電位。

Claims (3)

1. 光信号を受け光電流を生成するフォトダイオードと、
   前記フォトダイオードに接続された第１の電流経路、および前記光電流に対応するモニタ電流が流れる第２の電流経路を含むカレントミラー回路を有する電流モニタ回路と、
   第１及び第２の容量素子と
   を備え、
   前記電流モニタ回路は、前記第１の電流経路に前記光電流を供給する第１のトランジスタと、前記第２の電流経路に前記モニタ電流を供給する第２のトランジスタと、第１及び第２の差動増幅器と、前記第１の差動増幅器からの出力信号を制御電極に受ける第３のトランジスタと、バイアス電源とを有しており、
   前記第１及び第２のトランジスタのバイアス条件が互いに等しく設定され、且つ、前記第１の電流経路が所定電位に保持されており、
   前記第１及び第２のトランジスタの制御電極が、相互に接続され且つ前記第２の差動増幅器からの出力信号を受け、
   前記第１及び第２のトランジスタの正側電流電極が共に正の電源電位線に接続されており、
   前記第１のトランジスタの負側電流電極と、前記フォトダイオード並びに前記第１及び第２の差動増幅器の各非反転入力端子とが相互に接続され、前記第１のトランジスタの負側電流電極から前記光電流が供給され、
   前記第２のトランジスタの負側電流電極と、前記第３のトランジスタの正側電流電極及び前記第１の差動増幅器の反転入力端子とが相互に接続され、前記第３のトランジスタの負側電流電極から前記モニタ電流が供給され、
   前記第２の差動増幅器の反転入力端子に前記バイアス電源が接続され、
   前記第１及び第２の差動増幅器の各非反転入力端子の電位が、前記第２の差動増幅器の反転入力端子と非反転入力端子との間の仮想短絡によってそれぞれ前記バイアス電源の電位に設定され、前記第２のトランジスタの負側電流電極が、前記第１の差動増幅器の反転入力端子と非反転入力端子との間の仮想短絡によって前記バイアス電源の電位に設定され、
   前記第１の容量素子が、前記第１のトランジスタの制御電極と負側電流電極との間に接続されており、
   前記第２の容量素子が、前記フォトダイオードに対して並列に接続されており、
   前記第２の差動増幅器が、その利得及び出力インピーダンスが動的に変化する機能を備える、光受信回路。
2. 前記第２の差動増幅器の前記機能は、前記光信号の強度が所定の値より小さい場合に前記第２の差動増幅器の利得及び出力インピーダンスを低下させる、請求項１に記載の光受信回路。
3. 前記電流モニタ回路において、前記第１のトランジスタ及び前記第２の差動増幅器によって帰還回路が構成されており、
   前記帰還回路は、前記第１の容量素子の容量、及び前記第２の差動増幅器の出力インピーダンスにより形成される第１の極と、前記第２の容量素子、及び前記第１のトランジスタの正側電流端子と負側電流端子との間の等価抵抗値により形成される第２の極とを有し、
   前記光信号の強度が前記所定の値より小さい場合に、前記第１の極の極周波数が前記帰還回路の開利得が１となる周波数より大きい、請求項１または２に記載の光受信回路。
   
   

Images