JP5086647B2 - Stacked mounting structure - Google Patents
Stacked mounting structure Download PDFInfo
- Publication number
- JP5086647B2 JP5086647B2 JP2007008373A JP2007008373A JP5086647B2 JP 5086647 B2 JP5086647 B2 JP 5086647B2 JP 2007008373 A JP2007008373 A JP 2007008373A JP 2007008373 A JP2007008373 A JP 2007008373A JP 5086647 B2 JP5086647 B2 JP 5086647B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- mounting structure
- connection terminal
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Combinations Of Printed Boards (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
Description
本発明は、積層実装構造体、特に複数の部材を部材の厚さ方向に積層してできる3次元
的な積層実装構造体に関するものである。
The present invention relates to a stacked mounting structure, and more particularly to a three-dimensional stacked mounting structure formed by stacking a plurality of members in the thickness direction of members.
従来、電子部品が実装されている基板を備える構造体に関しては、種々の構成が提案されている(例えば、特許文献1、特許文献2参照。)。特許文献1には、例えば、図8に示すような、内視鏡10の先端部に設けられている撮像ユニットに関する実装構造体が開示されている。ここでは、撮像素子11と平行に実装基板を積層する技術が述べられている。この技術では、まず、撮像素子11と平行に実装基板12を配置する。そして、撮像素子11が実装された実装基板12と、その他の部品が実装されている実装基板13とを、スペーサを介して実装する。これにより、スペーサの高さ分で得られた空間に実装基板上の実装部品を配置できる。従って、実装構造体の実装密度を向上できる。この結果、内視鏡の先端部に設けられている撮像ユニットの小型化を図ることができる。
Conventionally, various structures have been proposed for a structure including a substrate on which electronic components are mounted (see, for example, Patent Document 1 and Patent Document 2). For example, Patent Document 1 discloses a mounting structure related to an imaging unit provided at a distal end portion of an
また、特許文献2には、図9に示すような、メモリモジュール基板24を備える実装構造体20の構成が開示されている。対向する基板21の内側は中空である。基板21の両面に複数の電極が設けられている。そして、基板21の表面の電極と、対向する基板21の裏面の電極とが互いに電気的に接続されている。電極どうしの接続部分では、導電性スペーサ25の両面に異方性導電フィルム22が貼り付けられている。このように、特許文献2には、電子部品23が実装されている基板21の実装構造体が開示されている。この構成では、導電性スペーサ25と異方性導電フィルム22との接合のために、導電性スペーサ25上に設けたスルーホール上に電極を設けている。
Further, Patent Document 2 discloses a configuration of a
特許文献1に開示された構成では、積層して配置した基板間の電気的導通はリード線14により確保されている。リード線14による基板間接合は、作業の自動化が困難である。例えば、立体的に配置された微小な構造体に、短いリード線を配置し、はんだ付けする作業は、一般的な自動実装機では対応が不可能である。
In the configuration disclosed in Patent Document 1, electrical continuity between the stacked substrates is ensured by the
そのため、リード線14の取付け作業は、自ずと手作業になってくる。また、たとえ手作業によっても、このような実装内容は難度が高い部類に入る。自動化が難しく、作業難度が高い技術では、実装コストの増加や生産能力の低下を招いてしまうという問題がある。また、手作業にてハンドリング可能なリード線の大きさ、及びハンドリング時に制御可能なリード線間の間隙を考慮すると、従来技術の構成では、実装構造体の小型化に対しても不利である。
Therefore, the attachment work of the
また、特許文献2に開示された構成では、図9から明らかなように、導電性スペーサ25上に、スルーホール外形よりも大きな面積の電極を設ける必要がある。このため、接合部の狭ピッチ化が困難となる。換言すると、実装構造体を上部から見たときの投影面積を小さくすることが困難である。また、この構成では、導電性スペーサ25と基板21との接合材料として、異方性導電フィルム22を用いている。このため、導電性スペーサ25と基板21との間の接続抵抗値が高くなってしまう欠点がある。
Further, in the configuration disclosed in Patent Document 2, it is necessary to provide an electrode having a larger area than the outline of the through hole on the
このように、従来技術の実装構造体は、電子部品の実装スペースを確保するためのスペーサを介した基板積層実装を行う上で、良好な生産性を確保することが困難である。また、基板の平面方向の投影面積を減少させるように小型化することも困難である。 As described above, it is difficult for the mounting structure according to the prior art to secure good productivity when performing the substrate stack mounting via the spacer for securing the mounting space for the electronic component. It is also difficult to reduce the size so as to reduce the projected area of the substrate in the planar direction.
本発明は、上述のような問題点を考慮してなされたものであり、複数の基板をスペーサを介して接続し、基板間の空間に実装部品を実装する積層実装構造体において、基板の平面方向の投影面積を減少させるように小型化しつつ、さらに、接続抵抗を小さくし、製造工程を少なくしたことで歩留まり向上及びコストの低減及び製造時間の短縮を実現した積層実装構造体を提供することを目的とする。 The present invention has been made in consideration of the above-described problems. In a stacked mounting structure in which a plurality of substrates are connected via spacers and mounting components are mounted in a space between the substrates, the plane of the substrate To provide a stacked mounting structure that achieves yield improvement, cost reduction, and manufacturing time reduction by reducing the connection resistance and reducing the manufacturing process while reducing the size to reduce the projected area in the direction. With the goal.
上述した課題を解決し、目的を達成するために、本発明によれば、被実装部品が実装された第1の部材と、第1の部材に対向して配置され、他の被実装部品が実装された第2の部材との少なくとも2つの部材と、第1の部材と第2の部材との間に設置され、第1の部材と第2の部材とを所定の間隙をもって接続し、内側に被実装部品を収納する空間を有する中間部材と、を有する積層実装構造体であって、第1の部材と第2の部材とには、少なくとも一対の第1の電極と第2の電極とが形成され、さらに第1の電極と第2の電極との少なくともいずれか一方に設けられている突起電極と、第1の電極または第2の電極が形成されている面に対して直交する中間部材の面に形成され、第1の電極と第2の電極とを電気的に接続するための導電部を有し、第1の電極または第2の電極が形成されている面に対して直交する中間部材の面に凹部が形成されることにより、第1の部材の第1の電極及び第2の部材の第2の電極がそれぞれ露出され、突起電極と中間部材に設けられている凹部内の導電部とを介して、第1の電極と第2の電極は電気的に接続されていることを特徴とする積層実装構造体を提供できる。 In order to solve the above-described problems and achieve the object, according to the present invention, the first member on which the mounted component is mounted, the first member is disposed facing the first member, and the other mounted component is Installed between at least two members of the mounted second member, the first member and the second member, and connecting the first member and the second member with a predetermined gap, An intermediate member having a space for housing a mounted component, wherein the first member and the second member include at least a pair of a first electrode and a second electrode. And a projection electrode provided on at least one of the first electrode and the second electrode, and a middle perpendicular to the surface on which the first electrode or the second electrode is formed Conductive portion formed on the surface of the member for electrically connecting the first electrode and the second electrode The first electrode and the second member of the first member are formed by forming a recess in the surface of the intermediate member orthogonal to the surface on which the first electrode or the second electrode is formed. Each of the second electrodes is exposed, and the first electrode and the second electrode are electrically connected via the protruding electrode and the conductive portion in the recess provided in the intermediate member. A stacked mounting structure can be provided.
また、本発明の好ましい態様によれば、第1の電極には第1の突起電極が形成され、第2の電極には第2の突起電極が形成されていることが望ましい。 According to a preferred aspect of the present invention, it is desirable that a first protruding electrode is formed on the first electrode and a second protruding electrode is formed on the second electrode.
また、本発明の好ましい態様によれば、突起電極は、積み重ねて形成されていることが望ましい。 Moreover, according to the preferable aspect of this invention, it is desirable that the protruding electrode is formed by stacking.
本発明によれば、複数の基板をスペーサを介して接続し、基板間の空間に実装部品を実装する積層実装構造体において、基板の平面方向の投影面積を減少させるように小型化しつつ、さらに、接続抵抗を小さくし、製造工程を少なくしたことで歩留まり向上及びコストの低減及び製造時間の短縮を実現した積層実装構造体を提供できるという効果を奏する。 According to the present invention, in a stacked mounting structure in which a plurality of substrates are connected via spacers and a mounting component is mounted in a space between the substrates, the size of the substrate can be reduced while reducing the projected area in the plane direction. As a result, it is possible to provide a stacked mounting structure that can improve the yield, reduce the cost, and shorten the manufacturing time by reducing the connection resistance and reducing the number of manufacturing steps.
以下に、本発明に係る積層実装構造体の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。 Hereinafter, embodiments of the stacked mounting structure according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
図1は、本発明の実施例1に係る積層実装構造体100を分解した状態の斜視構成を示している。第1の基板101aには、受動部品、能動部品をはじめ、電子部品である各種のデバイス102a1、102a2、102a3(以下、適宜「デバイス102a1等」という。)が実装されている。また、第2の基板101bには、受動部品、能動部品をはじめ、電子部品である他の各種のデバイス102b1、102b2、102b3(以下、適宜「デバイス102b1等」という。)が実装されている。第1の基板101aと第2の基板101bとは、対向して配置されている。なお、第1の基板101aは、第1の部材に対応する。第2の基板101bは、第2の部材に対応する。デバイス102a1、102b1等は、被実装部品に対応する。
FIG. 1 shows a perspective configuration of an exploded state of the stacked
第1の基板101a、第2の基板101b、及び後述する中間基板103は、それぞれ有機基板、セラミック基板、ガラス基板などで構成されている。また、第1の基板101a、第2の基板101b、及び中間基板103は、基板を複合した複合基板でも良い。
The
また、第1の基板101aと第2の基板101bとには、少なくとも一対の第1の接続端子104aと第2の接続端子104bとが形成されている。第1の接続端子104aは、第1の電極に対応する。第2の接続端子104bは、第2の電極に対応する。
In addition, at least a pair of
第1の基板101aに設けられた接続端子104a(図1では不図示)は、第1の基板101aに実装された各種のデバイス102a1等と電気的に接続されている。また、接続端子104aは、デバイス102a1等と第2の基板101bとを電気的に接続する機能も有している。
A
同様に、第2の基板101bに設けられた接続端子104bは、第2の基板101bに実装された電子部品である各種のデバイス102b1等と電気的に接続されている。また、接続端子104bは、デバイス102b1等と第1の基板101aとを電気的に接続する機能も有している。
Similarly, the
また、中間基板103は、第1の基板101aと第2の基板101bとの間に設置されている。中間基板103は、第1の基板101と第2の基板101bとを所定の間隙をもって接続し、内側に被実装部品であるデバイス102b1等を収納する空間である開口収納部103aを有する。
Further, the
以下、説明の便宜上、第1の接続端子104aまたは第2の接続端子104bが形成されている面に対して直交する中間基板103の面を、以下、適宜「中間基板103の側面」という。
Hereinafter, for convenience of explanation, the surface of the
中間基板103の側面方向と垂直な方向に開口収納部103aが、ドリリング、パンチング、レーザー加工、エッチング、型成型などによって形成されている。そして、中間基板103の高さは、第2の基板101bに実装された各種のデバイス102b1等の高さと同等か、もしくは大きいように構成されている。
An
図2に示すように、本実施例では、中間基板103の側面に凹部106(溝)が形成されている。これにより、第1の基板101aの第1の接続端子104a及び第2の基板101bの第2の接続端子104bが露出される構成となっている。凹部106は、図1に示すように、中間基板103の周囲にわたって形成されている。また、凹部106は、一定の深さで連続して形成されている。
As shown in FIG. 2, in this embodiment, a recess 106 (groove) is formed on the side surface of the
本実施例によれば、中間基板103の側面の少なくとも一部に凹部106が形成されている。このため、第1の接続端子104a及び第2の接続端子104bの一部がそれぞれ基板の主面方向に露出される。これにより、第1の基板101aと中間基板103、及び第2の基板101bと中間基板103の接続端子の接合面積を大きくすることができる。
According to this embodiment, the
図2におけるA−A’面の断面構成を用いて、さらに説明を続ける。図3、図4は、図2におけるA−A’断面の構成を示している。図3の(a)に示すように、第1の接続端子104a及び第2の接続端子104bには、それぞれ突起電極201が対向するように形成されている。
Further description will be continued using the cross-sectional configuration of the A-A ′ plane in FIG. 2. 3 and 4 show the configuration of the A-A ′ cross section in FIG. 2. As shown in FIG. 3A, protruding
また、第1の接続端子104aと第2の接続端子104bとが対向する位置に凹部106が形成されている。このように、積層方向から見たとき、第1の接続端子104aと第2の接続端子104bと凹部106とが同一投影面となるように配置されている。
Further, a
次に、図3の(b)に示すように、中間基板103の側面に形成されている凹部106に導電ペースト供給部202より導電ペースト105を供給する。これにより、第1の接続端子104aと第2の接続端子104bとの間に配線を形成できる。
Next, as shown in FIG. 3B, the
この結果、図4に示すように、第1の基板101aと第2の基板101bとを電気的に接続できる。突起電極201同士は、導電ペースト105で接続されている。導電ペースト105は、導電部に対応する。また、図5は、y方向から見た中間基板103の側面の構成を示している。
As a result, as shown in FIG. 4, the
ここで、第1の接続端子104a、第2の接続端子104bは、めっきで形成されている。その材質は、例えば、Au、Cu、Agなど、導電性を有する材料であれば良い。
Here, the
また、突起電極201は、Auからなるスタッドバンプである。突起電極201は、他にも導電材料による印刷バンプやめっきバンプで形成することもできる。突起電極201の形状は、先端部201aが最も細くなっている形状である。
The protruding
上述したように、第1の基板101aと第2の基板101bは対向して配置されている。第1の接続端子104a、第2の接続端子104bは、中間基板103に設けられた凹部106(溝)に関して、積層方向から見た投影面において完全に重複する位置に配置されている。
As described above, the
しかしながら、これに限られず、第1の接続端子104a、第2の接続端子104bは、中間基板103に設けられた凹部106(溝)に関して、積層方向から見た投影面において一部が重複する位置に配置しても良い。
However, the present invention is not limited to this, and the
第1の接続端子104a、第2の接続端子104bの電極の形状は、例えば、一辺140μmの矩形状である。なお、これに限られず、電極の形状は任意の形状でも良い。また、第1の接続端子104a、第2の接続端子104b上にそれぞれ設けられる突起電極201は、中間基板103に設けられた凹部106(溝)に関して、積層方向から見た投影面において完全に重複する位置に配置されている。さらに、突起電極201の径は、例えば、φ80μmである。突起電極201の直径は、凹部106の寸法(深さ)以下であれば良い。
The shape of the electrodes of the
そして、第1の基板101a及び第2の基板101b及び第1、第2の接続端子104a、104b及び突起電極201及び中間基板103に囲まれた空間に、導電ペースト105が配置されている。
A
導電ペースト105は、例えば、Ag粒子(粒径50〜5000nm)及びAgナノ粒子(粒径5〜20nm)を含有するペーストである。なお、第1の基板101a、中間基板103及び第2の基板101bは、それぞれ接着剤などにより固定されている。
The
これにより、突起電極201と中間基板103に設けられている凹部106内の導電ペースト105とを介して、第1の接続端子104aと第2の接続端子104bは電気的に接続されている。
Thus, the
本実施例では、導電ペースト105が、第1、第2の接続端子104a、104bに接触しない状態であっても、突起電極201を介して、より大きな範囲で導電ペースト105と第1、第2の接続端子104a、104bとの電気的な接続を確保できる。このことから、供給する導電ペースト105の分量の制御が容易になる。このため、設計範囲をより広くすることができ、製造が容易となる。
In this embodiment, even when the
また、導電ペースト105を加熱硬化させる際に生じる寸法変化が生じた場合でも、より大きな範囲で電気的な接続不良の発生を防ぐことができる。このように、本実施例によれば、凹部106に形成される導電ペースト105が小さくなる方向に誤差を生じた場合でも、突起電極201の高さ分の範囲で、その誤差を相殺できる。このため、電気的な接続を確実に行うことができる。この結果、凹部106内の導電ペースト105の形状誤差の影響を受けにくい積層実装構造体を得ることができる。
Even when a dimensional change occurs when the
また、本実施例によれば、第1の基板101aと中間基板103、及び第2の基板101bと中間基板103の接続端子の接合面積を大きくすることができる。このため、接合抵抗を小さくすることが可能となる。従って、電気的な接続品質が向上した積層実装構造体を提供することが可能となる。
Further, according to the present embodiment, the bonding area of the connection terminals of the
さらに、電気的なショートに対して安全な積層実装構造体を提供することが可能となる。特に、積層実装構造体が小型化し、中間基板103の導電ペースト105を狭ピッチ化した場合に有効となる。
Furthermore, it is possible to provide a stacked mounting structure that is safe against electrical shorts. This is particularly effective when the stacked mounting structure is downsized and the
また、中間基板103の側面に形成された導電ペースト105を、第1の基板101a及び第2の基板101bを上部から見たときの投影像(投影面積)内に収めることができる。
In addition, the
次に、本発明の実施例2に係る積層実装構造体について説明する。実施例1と同一の部分には同一の符号を付し、重複する説明は省略する。図6は、本実施例の積層実装構造体をy方向から見た中間基板103の側面の構成を示している。図7は、図2に示すのと同様にA−A’断面の構成を示している。
Next, a stacked mounting structure according to Embodiment 2 of the present invention will be described. The same parts as those in the first embodiment are denoted by the same reference numerals, and redundant description is omitted. FIG. 6 shows the configuration of the side surface of the
本実施例では、突起電極201は、それぞれさらに突起電極301が積み重ねて形成されている。また、突起電極301の形状は、先端部が最も細くなっている形状である。
In this embodiment, each protruding
本実施例では、供給する導電ペースト105の分量にばらつきが生じて導電ペースト供給量が少ない場合であっても、突起電極201が一段の場合に比較して、より大きな範囲で電気的な接続不良の発生を防ぐことができる。
In this embodiment, even when the amount of the
また、導電ペースト105を加熱硬化させる際に生じる寸法変化が生じた場合でも、より大きな範囲で電気的な接続不良の発生を防ぐことができる。さらに、突起電極201を積み重ねて、多段化することで、より大きな突起電極表面積において導電ペースト105と接触する。このため、電気的な接続品質がより向上及び安定する。
Even when a dimensional change occurs when the
上記各実施例では、2つの対向する突起電極201を用いている。しかしながら、これに限られず、接続端子104a、104bのうちの少なくとも一方の接続端子に突起電極を形成する構成でも良い。また、突起電極201を積み重ねる場合は、2段に限られない。3段以上に突起電極201を積み重ねることで、さらに上述の効果を奏することができる。
In each of the above embodiments, two opposing protruding
このように、本発明によれば、製造が容易で、小型かつ、電気的接続が確実で、品質が向上及び安定した積層実装構造体を得ることができる。本発明は、その趣旨を逸脱しない範囲で、様々な変形例をとることができる。 Thus, according to the present invention, it is possible to obtain a stacked mounting structure that is easy to manufacture, small in size, reliable in electrical connection, improved in quality, and stable. The present invention can take various modifications without departing from the spirit of the present invention.
以上のように、本発明にかかる積層実装構造体は、端子同士の接合を確実に行うことができ、小型な構造体に有用である。 As described above, the stacked mounting structure according to the present invention can reliably join the terminals, and is useful for a small structure.
100 積層実装構造体
101a 第1の基板
101b 第2の基板
102a1、102a2、102a3 デバイス
102b1、102b2、102b3 デバイス
103 中間基板
103a 開口収納部
104a、104b 接続端子
105 導電ペースト
106 凹部
201、301 突起電極
201a 先端部
DESCRIPTION OF
Claims (3)
前記第1の部材に対向して配置され、他の被実装部品が実装された第2の部材との少なくとも2つの部材と、
前記第1の部材と前記第2の部材との間に設置され、前記第1の部材と前記第2の部材とを所定の間隙をもって接続し、内側に前記被実装部品を収納する空間を有する中間部材と、を有する積層実装構造体であって、
前記第1の部材と前記第2の部材とには、少なくとも一対の第1の電極と第2の電極とが形成され、
さらに前記第1の電極と前記第2の電極との少なくともいずれか一方に設けられている突起電極と、
前記第1の電極または前記第2の電極が形成されている面に対して直交する前記中間部材の面に形成され、前記第1の電極と前記第2の電極とを電気的に接続するための導電部を有し、
前記第1の電極または前記第2の電極が形成されている面に対して直交する前記中間部材の面に凹部が形成されることにより、前記第1の部材の前記第1の電極及び前記第2の部材の前記第2の電極がそれぞれ露出され、
前記突起電極と前記中間部材に設けられている前記凹部内の前記導電部とを介して、前記第1の電極と前記第2の電極は電気的に接続されていることを特徴とする積層実装構造体。 A first member on which a component to be mounted is mounted;
At least two members arranged opposite to the first member and a second member on which another mounted component is mounted;
It is installed between the first member and the second member, connects the first member and the second member with a predetermined gap, and has a space for housing the mounted component inside. A laminated mounting structure having an intermediate member,
The first member and the second member are formed with at least a pair of a first electrode and a second electrode,
Furthermore, a protruding electrode provided on at least one of the first electrode and the second electrode;
Formed on the surface of the intermediate member orthogonal to the surface on which the first electrode or the second electrode is formed, for electrically connecting the first electrode and the second electrode Having a conductive part of
By forming a recess in the surface of the intermediate member orthogonal to the surface on which the first electrode or the second electrode is formed, the first electrode and the first electrode of the first member The second electrodes of the two members are respectively exposed;
The multilayer mounting characterized in that the first electrode and the second electrode are electrically connected via the protruding electrode and the conductive portion in the recess provided in the intermediate member. Structure.
前記第2の電極には第2の突起電極が形成されていることを特徴とする請求項1に記載の積層実装構造体。 A first protruding electrode is formed on the first electrode,
The stacked mounting structure according to claim 1, wherein a second protruding electrode is formed on the second electrode.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007008373A JP5086647B2 (en) | 2007-01-17 | 2007-01-17 | Stacked mounting structure |
US12/015,212 US7649740B2 (en) | 2007-01-17 | 2008-01-16 | Stacked mounting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007008373A JP5086647B2 (en) | 2007-01-17 | 2007-01-17 | Stacked mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008177295A JP2008177295A (en) | 2008-07-31 |
JP5086647B2 true JP5086647B2 (en) | 2012-11-28 |
Family
ID=39617598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007008373A Expired - Fee Related JP5086647B2 (en) | 2007-01-17 | 2007-01-17 | Stacked mounting structure |
Country Status (2)
Country | Link |
---|---|
US (1) | US7649740B2 (en) |
JP (1) | JP5086647B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009174910A (en) * | 2008-01-22 | 2009-08-06 | Olympus Corp | Multilayered/mounted structure |
US8942005B2 (en) * | 2009-05-21 | 2015-01-27 | Raytheon Company | Low cost, high strength electronics module for airborne object |
JP5424825B2 (en) * | 2009-11-12 | 2014-02-26 | オリンパス株式会社 | Stacked mounting structure |
WO2016092986A1 (en) | 2014-12-08 | 2016-06-16 | オリンパス株式会社 | Imaging unit, imaging module, and endoscope system |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0438417A (en) | 1990-06-01 | 1992-02-07 | Fujitsu Ltd | coordinate measuring device |
JP2756184B2 (en) * | 1990-11-27 | 1998-05-25 | 株式会社日立製作所 | Surface mounting structure of electronic components |
US5376226A (en) * | 1993-01-28 | 1994-12-27 | Trw Inc. | Method of making connector for integrated circuit chips |
JPH06334294A (en) * | 1993-05-18 | 1994-12-02 | Mitsubishi Electric Corp | Printed wiring structure |
JP2735022B2 (en) * | 1995-03-22 | 1998-04-02 | 日本電気株式会社 | Bump manufacturing method |
JP2870528B1 (en) | 1997-10-01 | 1999-03-17 | 日本電気株式会社 | 3D memory module |
JPH11307683A (en) * | 1998-04-23 | 1999-11-05 | Sony Corp | Semiconductor device, printed wiring board mounted therewith and manufacture thereof |
JP2000138447A (en) * | 1998-11-02 | 2000-05-16 | Nec Kyushu Ltd | Bga mounting printed circuit board |
US6038140A (en) * | 1998-12-31 | 2000-03-14 | Petri; Hector D. | Grounding circuit board standoff |
JP2000223824A (en) * | 1999-02-02 | 2000-08-11 | Matsushita Electric Ind Co Ltd | Printed wiring board electrode |
JP3722209B2 (en) * | 2000-09-05 | 2005-11-30 | セイコーエプソン株式会社 | Semiconductor device |
JP3660275B2 (en) * | 2001-06-14 | 2005-06-15 | シャープ株式会社 | Semiconductor device and manufacturing method thereof |
JP3935054B2 (en) * | 2002-11-22 | 2007-06-20 | 京セラ株式会社 | Wiring board |
JP2005286087A (en) * | 2004-03-30 | 2005-10-13 | Nec Infrontia Corp | Semiconductor device |
JP4502690B2 (en) * | 2004-04-13 | 2010-07-14 | 富士通株式会社 | Mounting board |
JP2006278811A (en) * | 2005-03-30 | 2006-10-12 | Alps Electric Co Ltd | Mounting board |
TWI312561B (en) * | 2006-10-27 | 2009-07-21 | Advanced Semiconductor Eng | Structure of package on package and method for fabricating the same |
JP2009158838A (en) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | Electronic equipment |
-
2007
- 2007-01-17 JP JP2007008373A patent/JP5086647B2/en not_active Expired - Fee Related
-
2008
- 2008-01-16 US US12/015,212 patent/US7649740B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008177295A (en) | 2008-07-31 |
US7649740B2 (en) | 2010-01-19 |
US20080170376A1 (en) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4918373B2 (en) | Stacked mounting structure | |
TWI525649B (en) | Electronic Parts | |
TWI442427B (en) | Electronic Parts | |
JP5926890B2 (en) | Wiring board, manufacturing method of wiring board, and imaging apparatus | |
JP2002305286A (en) | Semiconductor module and electronic component | |
US20100032196A1 (en) | Multilayer wiring board, semiconductor package and method of manufacturing the same | |
JP2014110423A (en) | Circuit board with built-in electronic component and manufacturing method therefor | |
JP5086647B2 (en) | Stacked mounting structure | |
JP4751714B2 (en) | Stacked mounting structure | |
JP2008177298A (en) | Laminated mounting structure | |
JP5238274B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP5263133B2 (en) | Lead type electronic components | |
JP2008177299A (en) | Laminated mounting structure | |
WO2016129278A1 (en) | Flexible substrate, component with flexible substrate, and method for producing component with flexible substrate | |
JP2008168042A (en) | Stacked mounting structure | |
JP2017199897A (en) | Semiconductor device | |
US7253553B2 (en) | Electronic component | |
JP2008004927A (en) | Laminated mounting structure | |
JPS6366959A (en) | Multiple lead frame | |
JP5690892B2 (en) | Coreless multilayer wiring board and manufacturing method thereof | |
JP4388168B2 (en) | Resin molded substrate | |
JP4954778B2 (en) | Three-dimensional electronic circuit device and connecting member | |
JP4140631B2 (en) | Manufacturing method of electronic parts | |
JP4954781B2 (en) | 3D electronic circuit equipment | |
CN114334892A (en) | Electronic power unit and semiconductor power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120822 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120907 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5086647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |