JP4954778B2 - Three-dimensional electronic circuit device and connecting member - Google Patents
Three-dimensional electronic circuit device and connecting member Download PDFInfo
- Publication number
- JP4954778B2 JP4954778B2 JP2007109192A JP2007109192A JP4954778B2 JP 4954778 B2 JP4954778 B2 JP 4954778B2 JP 2007109192 A JP2007109192 A JP 2007109192A JP 2007109192 A JP2007109192 A JP 2007109192A JP 4954778 B2 JP4954778 B2 JP 4954778B2
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- circuit board
- circuit device
- face
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 description 27
- 239000002184 metal Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 22
- 229910001111 Fine metal Inorganic materials 0.000 description 21
- 239000000758 substrate Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 4
- 238000002788 crimping Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004760 aramid Substances 0.000 description 2
- 229920003235 aromatic polyamide Polymers 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Combinations Of Printed Boards (AREA)
Description
本発明は、電子部品が実装された回路基板を立体的に積み重ねて構成した三次元電子回路装置、およびその構成要素であり回路基板間を連結する連結部材に関する。 The present invention relates to a three-dimensional electronic circuit device configured by three-dimensionally stacking circuit boards on which electronic components are mounted, and a connection member that is a component of the circuit board and connects the circuit boards.
近年、携帯電話装置に代表されるモバイル製品に対して、カメラ付きやTV内蔵という高機能や軽薄短小等の高付加価値化が強く要求されている。このような要求を満たすためには、構成部品の小型化、実装の高密度化、および回路基板の高機能化が不可欠である。高密度実装を実現するために、その部品実装面上に部品が配置されている回路基板を立体的に積み重ね(多段化実装し)て三次元電子回路装置を構成する三次元実装技術が注目されている。 In recent years, there has been a strong demand for mobile products typified by mobile phone devices to have high functions such as a camera and a built-in TV and high added value such as lightness, thinness, and smallness. In order to satisfy such demands, it is indispensable to reduce the size of the component parts, increase the mounting density, and enhance the functionality of the circuit board. In order to achieve high-density mounting, attention has been focused on three-dimensional mounting technology that configures a three-dimensional electronic circuit device by three-dimensionally stacking (multi-stage mounting) circuit boards on which components are arranged on the component mounting surface. ing.
三次元実装技術の適用例としては、ベアチップを積層した三次元パッケージ(例えば、スタック型CSP)を用いたものや、半導体チップから成る独立単体の仮パッケージを複数重ね合わせて三次元化を図ったパッケージ積層三次元装置を用いたもの等が挙げられる。さらには、電子部品(半導体チップ、受動部品など)が実装された回路基板を多段化接続することにより、電子部品の高密度実装を実現する技術もある。 As an application example of the three-dimensional mounting technology, three-dimensionalization is achieved by superimposing a plurality of independent single temporary packages made of semiconductor chips using a three-dimensional package in which bare chips are stacked (for example, a stack type CSP). The thing using a package lamination three-dimensional apparatus is mentioned. Furthermore, there is a technique for realizing high-density mounting of electronic components by connecting circuit boards on which electronic components (semiconductor chips, passive components, etc.) are mounted in multiple stages.
特許文献1に、多段化実装の一例として、複数枚の重ね合わされた回路基板間をビアホールを介して導電性材料で機械的に接続する技術が提案されている。同技術は、回路基板間の電気的配線長を最短にできるため、高い高周波特性が求められる用途の三次元電子回路装置に有用である。
特許文献2に、多段化実装のさらなる例として、複数枚の重ね合わされた回路基板を伝導性スペーサを介して機械的に接続する技術が提案されている。具体的には、回路基板の外端部近傍の部品実装面上に電極を設け、相対する回路基板の電極にスペーサを半田付けして接続される。同技術においては、複数の回路基板とスペーサの位置決めが容易であるという利点を有している。
特許文献3に、メイン回路基板とサブ回路基板をピン状の接続電極で機械的に接続する技術が提案されている。具体的には、メイン回路基板は、電子部品を搭載すると共に、その部品実装面におおむね垂直な方向に延在する外部接続用のスルーホールが複数個有している。サブ回路基板にはメイン回路基板のスルーホールに嵌合する複数個のピン状の電極と端面電極を有している。ピン状接続とスルーホールとが互いに嵌合した状態で半田付けされることによって、メイン回路基板とサブ回路基板が接続される。
特許文献4に、複数の回路基板の表面または内層で配線接続されている複数の電極をそれぞれの基板の周辺部に配置し、これら周辺部に配置された電極(以降、端面電極という)にリードフレームを導電性材料で機械的に接続する技術が提案されている。なお、リードフレームはそれぞれが1つの電極に対応する複数のリードが設けられている。各端面電極は対応するリードを収納できるように回路基板の端部に凹状に形成されている。つまり、リードが対応する凹状の端面電極に収容された状態で、半田付けされて複数の回路基板が接続される。
しかし、上述の技術においてはそれぞれ以下に述べるような問題がある。まず、特許文献1の技術に関しては、完成後の三次元回路装置に不具合があることが判明しても、不具合原因の解析(不具合原因の電子部品の特定)や不具合原因の電子部品の交換などの修理作業ができない。つまり、完成後の三次元回路装置においては、各回路基板が互いにビアホールを介して導電材料で機械的に接続されており、電子部品や配線が回路基板(三次元回路装置)内に閉じこめられている。
However, each of the above techniques has the following problems. First, regarding the technique of
そのために、不具合原因の改正や修理のために各回路基板を三次元回路装置からとり外すことが非常に困難であり、取り外す際に自他の回路基板が容易に破壊されてしまう。さらに、回路基板の実装面上の数カ所に配置される複数のビアホールを介して、複数の回路基板を接続するので、複数の回路基板と複数のビアホールとの位置決めという困難な作業が必要とされる。また、ビアホールによって回路基板の実装面積が損なわれる。 Therefore, it is very difficult to remove each circuit board from the three-dimensional circuit device in order to correct or repair the cause of the failure, and the other circuit boards are easily destroyed when removed. Furthermore, since a plurality of circuit boards are connected through a plurality of via holes arranged at several positions on the circuit board mounting surface, a difficult operation of positioning the plurality of circuit boards and the plurality of via holes is required. . In addition, the mounting area of the circuit board is damaged by the via hole.
特許文献2の技術に関しては、複数の回路基板の実装面の特定の領域に設けた電極とスペーサが半田付けされるので、回路基板とスペーサの位置決めの困難さは緩和される。しかしながら、完成後の三次元回路装置に不具合があることが判明した時の問題およびスペーサによって回路基板の実装面積が損なわれることは、特許文献1の技術におけるのと同様である。
Regarding the technique of
特許文献3の技術に関しては、複数のピン状の電極を、当該電極にそれぞれに対応するする複数のスルーホールに嵌合させて半田付けするために、メイン回路基板(スルーホール)およびサブ回路基板(ピン状電極)の位置決めに精度が要求される。さらに、スルーホールおよびピン状電極はそれぞれ所定の間隔を必要とするために、メイン回路基板およびサブ回路基板の実装面積が損なわれる。なお、ピン状電極とスルーホールが半田付けされるために、完成後の三次元回路装置に不具合があることが判明した時の問題は、特許文献1の技術におけるのと同様である。
With regard to the technology of
特許文献4の技術に関しては、リードフレームは導電性材料で端面電極に機械的に接続されるので、回路基板の実装面積が損なわれることは防止される。しかしながら、回路基板の単位面積当たりの実装密度が大きくなると、不都合が生じる。つまり、回路基板の実装面上の実装密度が高まると、単位面積当たりの端面電極数も増大する。
Regarding the technique of
単位面積あたりの端面電極数の増加を吸収するためには、端面電極のピッチおよびリードのピッチを狭くすると共に、端面電極およびリード自身も狭隘にしなくてはならない。端面電極とリードは、上述の特許文献3におけるスルーホールとピン状電極の関係と同様に、それぞれ所定の間隔を必要とする。そのために、個々の端面電極およびリードの狭隘化および狭ピッチ化は非常に困難である。
In order to absorb the increase in the number of end face electrodes per unit area, the pitch of the end face electrodes and the pitch of the leads must be narrowed, and the end face electrodes and the leads themselves must be narrowed. The end face electrode and the lead each require a predetermined interval, similar to the relationship between the through hole and the pin electrode in
また、実装密度の増大に応じた端面電極とリードの狭隘化および狭ピッチ化はまずリードの強度低下を招く。そして、リードによって接続される三次元電子回路装置の強度低下を招くと共に、リードによる回路基板間の電気的接続不良をも招く。なお、この実装密度の増大に起因する問題は、上述の特許文献1、特許文献2、および特許文献3の技術においても共通している。
In addition, narrowing and narrowing of the end face electrodes and leads according to an increase in mounting density first leads to a reduction in lead strength. In addition, the strength of the three-dimensional electronic circuit device connected by the leads is reduced, and an electrical connection failure between the circuit boards due to the leads is also caused. The problem caused by the increase in the mounting density is common to the techniques of
本発明は上記従来の課題を解決するもので、電極の狭ピッチ化に容易に対応でき、しかも電極間の良好な電気的接続を実現できる三次元電子回路装置を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a three-dimensional electronic circuit device that can easily cope with the narrowing of the pitch of electrodes and that can realize a good electrical connection between the electrodes.
上記目的を達成するため、本発明に係る三次元電子回路装置は、主面が重なるように多層に配置された、電子部品が実装された複数の回路基板同士をそれらの端面で互いに電気的に接続した三次元回路装置であって、前記各回路基板の端面は、第一のピッチ間隔で配設された複数の端面電極を有し、前記各回路基板の前記端面電極は、前記多層方向において、連結部材を介して電気的に接続されており、前記連結部材は、前記端面電極の表面同士を接続する異方性導電部材と前記異方性導電部材に接しているシート状部材とを含み、前記シート状部材の表面に前記第一のピッチ間隔よりも狭い第二のピッチ間隔で断続的に配列された、前記多層方向に延在する複数の導線を有し、前記異方性導電部材と少なくとも一本の前記導線とが接している三次元回路装置である。 In order to achieve the above object, a three-dimensional electronic circuit device according to the present invention electrically connects a plurality of circuit boards on which electronic components are mounted, arranged in multiple layers so that the principal surfaces overlap each other at their end faces. In the connected three-dimensional circuit device, the end face of each circuit board has a plurality of end face electrodes arranged at a first pitch interval, and the end face electrodes of the respective circuit boards are arranged in the multilayer direction. The connecting member includes an anisotropic conductive member that connects surfaces of the end face electrodes and a sheet-like member that is in contact with the anisotropic conductive member. The anisotropic conductive member having a plurality of conductive wires extending in the multilayer direction intermittently arranged at a second pitch interval narrower than the first pitch interval on the surface of the sheet-like member. And at least one of the conductors is in contact It is a three-dimensional circuit device.
ここで、前記所定の断面形状は、曲線または直線で規定されることが好ましく、更には略円弧状であることが好ましい。また前記シート状部材は、前記導線が配された面と異なる面に複数の溝が形成されていることが好ましく、前記溝は、前記導線の延在する方向と平行に形成されていることが好ましい。なお前記溝は、その断面形状が多角形および円弧のいずれかであればよい。 Here, the predetermined cross-sectional shape is preferably defined by a curve or a straight line, and more preferably a substantially arc shape. The sheet-like member preferably has a plurality of grooves formed on a different surface from the surface on which the conducting wire is disposed, and the groove is formed in parallel with the direction in which the conducting wire extends. preferable. In addition, the groove | channel should just be either a polygon or a circular arc in the cross-sectional shape.
前記溝は、前記導線の延在する方向と直交する方向に所定のピッチで形成されていることが好ましく、また前記溝は、前記複数本の導線の間に配置されていることが好ましい。 The grooves are preferably formed at a predetermined pitch in a direction orthogonal to the direction in which the conducting wires extend, and the grooves are preferably disposed between the plurality of conducting wires.
また前記シート状部材の前記導線が配された面のうち、前記複数本の導線の間に、前記導線と平行に溝が形成されていてもよい。また前記シート状部材は、縦弾性係数が異なる第1および第2の部材で構成され、前記導線が配された第1の部材の縦弾性係数は前記導線が配されていない第2の部材の縦弾性係数より小さいものであってもよい。 Moreover, the groove | channel may be formed in parallel with the said conducting wire between the said several conducting wires among the surfaces where the said conducting wire of the said sheet-like member was distribute | arranged. The sheet-like member is composed of first and second members having different longitudinal elastic modulus, and the longitudinal elastic modulus of the first member in which the conducting wire is arranged is that of the second member in which the conducting wire is not arranged. It may be smaller than the longitudinal elastic modulus.
また上記目的を達成する本発明の連結部材は、異方性導電部材と、複数本の導線が所定のピッチで平行に配され、かつ一方の面側に湾曲し易い性質を備えたシート状部材とが積層されて構成されている。 Further, the connecting member of the present invention that achieves the above object is a sheet-like member having a property that an anisotropic conductive member and a plurality of conductive wires are arranged in parallel at a predetermined pitch and are easily curved toward one surface side. And are laminated.
本発明の連結部材を用いれば、端面電極の狭ピッチ化に容易に対応でき、実装面積を増加させることもない。また、基板に変形や反りが発生した場合でも、複数本の導線のいずれかが端面電極と電気的に接続されることで、第1および第2の回路基板の端面電極間の電気的な接続を確保できる。 If the connecting member of the present invention is used, it is possible to easily cope with a narrow pitch of the end face electrodes, and the mounting area is not increased. Further, even when the substrate is deformed or warped, any one of the plurality of conductors is electrically connected to the end surface electrode, so that electrical connection between the end surface electrodes of the first and second circuit boards is achieved. Can be secured.
これら技術を用いれば、接続する前の個別検査により良品保証された回路基板の周辺部に延在された電極を接続して三次元電子回路装置を構成できる。また不具合が発生した場合でも、電極に接触している連結部材を回路基板から取り外すことによって、不具合原因の解析(不具合原因の電子部品の特定)や不具合原因の電子部品の交換などの修理作業が可能である。更に、修理不能のために回路基板が廃品になる場合でも、当該回路基板のみを交換すればよく、開発効率においてもメリットが大きい。 If these techniques are used, it is possible to configure a three-dimensional electronic circuit device by connecting electrodes extending to the periphery of a circuit board that is guaranteed to be non-defective by individual inspection before connection. Even if a failure occurs, removing the connecting member in contact with the electrode from the circuit board enables repair work such as analysis of the cause of the failure (identification of the electronic component causing the failure) or replacement of the electronic component causing the failure. Is possible. Furthermore, even when a circuit board becomes a waste product because it cannot be repaired, it is only necessary to replace the circuit board, which has a great merit in development efficiency.
また、回路基板の端面電極数や寸法が異なる場合にも、シート状部材として、端面電極のピッチより微細なピッチの導線を配した部材を標準化しておけば、端面電極の数や寸法に応じてシート状部材を切り出すことで柔軟に対応できる。 In addition, even when the number and dimensions of the end electrodes on the circuit board are different, standardizing a sheet-like member with a conductor having a finer pitch than the pitch of the end electrodes according to the number and dimensions of the end electrodes. This can be flexibly handled by cutting out the sheet-like member.
また、連結部材のうち端面電極と対向する位置にあるシート状部材は、端面電極の形状に対応して湾曲しているため、異方性導電部材を介して端面電極と導線の間の良好な導通状態を確保でき、基板間の電気的接続の信頼性が向上する。更に、シート状部材が湾曲することによって機械的な強度が増し、外部からの力に対して変形しにくくなる利点も有する。 Moreover, since the sheet-like member in the position facing the end face electrode among the connecting members is curved corresponding to the shape of the end face electrode, a good gap between the end face electrode and the conductive wire is obtained via the anisotropic conductive member. A conduction state can be secured, and the reliability of electrical connection between the substrates is improved. Furthermore, since the sheet-like member is curved, the mechanical strength is increased, and there is an advantage that the sheet-like member is not easily deformed by an external force.
(実施の形態1)
図1〜図4を参照して本発明の実施の形態1に係る三次元電子回路装置の構成について説明する。図1(a)に本実施の形態に係る三次元電子回路装置の平面図を示し、図1(b)に図1(a)のIb−Ib線の断面図を示す。また図2(a)に図1(a)のAa部の拡大図を示し、図2(b)に図2(a)のIIb−IIb線の断面図を示す。
(Embodiment 1)
The configuration of the three-dimensional electronic circuit device according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1A shows a plan view of the three-dimensional electronic circuit device according to the present embodiment, and FIG. 1B shows a cross-sectional view taken along line Ib-Ib in FIG. FIG. 2A shows an enlarged view of the Aa portion in FIG. 1A, and FIG. 2B shows a cross-sectional view taken along the line IIb-IIb in FIG. 2A.
図1に示すように、3次元電子回路装置100は、上側に配された第1回路基板111、下側に配された第2回路基板112および連結部材120aで構成されている。図1(b)に示すように、第1回路基板111は、電子部品が実装される第1の面MSと、この第1の面MSに対向する第2の面BSと、これら第1の面MSおよび第2の面BSのそれぞれと所定角度αおよびβを成して接続する第3の面PSで規定される基板である。本実施の形態では、角度αおよび角度βは90度に設定されている。第2回路基板112も第1回路基板111と同様の構成である。
As shown in FIG. 1, the three-dimensional
また第1回路基板111および第2回路基板112は、それぞれの実装面が対向するように、外周の端面PSに接続された板状の4枚の連結部材120aによって、間隔Sを隔てて保持されている。
Further, the
第1回路基板111および第2回路基板112として、両面配線基板または多層配線基板が用いられる。第1回路基板111には半導体チップ113および電子部品114が実装されており、第2回路基板112にはベアチップ116および電子部品114が実装されている。半導体チップ113、電子部品114およびベアチップ116の電極は、半田または導電性接着剤等により、第1回路基板111および第2回路基板112に設けられた、それぞれの電極に対応する配線パターンと電気的に接続されている。
As the
ここで、半導体チップ113は、IC、LSI等の半導体素子である。また電子部品114は、抵抗器、コンデンサ、インダクタ、バリスタ、ダイオード等の一般の受動部品である。なお、ベアチップ116は、フリップチップ実装またはワイヤボンディング接続での実装も可能である。
Here, the
第1回路基板111および第2回路基板112には一般の樹脂基板や無機基板を用いることができる。特に、ガラスエポキシ基板やアラミド基材を用いた基板、ビルドアップ基板、ガラスセラミック基板もしくはアルミナ基板が好ましい。
As the
図2(a)、(b)に示すように、第1回路基板111および第2回路基板112の周辺部の端面には、断面が略円弧状で回路基板111、112の配列方向、すなわち図中の矢印Z方向に延在する複数の端面電極115が設けられている。この端面電極115は、配線基板111の表面に形成された、電源用や電気信号用の配線パターン117に接続されている。
As shown in FIGS. 2A and 2B, the peripheral surfaces of the
ここで端面電極115の形成方法について説明する。まず第1回路基板111と第2回路基板112の周縁部に、無電解メッキにより銅などの金属層によってスルーホールを形成する。もしくは無電解メッキや導電性物質の充填などによりビアホールを形成する。続いて、形成されたスルーホールやビアホールの一部を基板端面ごと、機械的切断手段で切断する。このようにして略円弧状の端面電極115が形成される。なお、端面電極115の形成方法として上記方法以外に、無電解メッキや導電性物質の印刷、エッチングなどにより端面電極116を直接基板端部に形成する方法もある。
Here, a method of forming the
連結部材120aは、図2に示すように、片面に複数の金属細線122が配されたシート状部材121aと異方性導電フィルム123が積層されて構成されている。シート状部材121aはポリエステル、ポリイミド、アラミドなどの可撓性の樹脂フィルムである。連結部材120aの強度は、主としてシート状部材121aの機械的強度に依存している。シート状部材121aは、連結部材120aで回路基板111と112を連結した時に基板間の間隔Sを保持し、また連結部材120aに水平方向の外力が加わった時に、回路基板112に対し回路基板111が左右に変位しない程度の強度を持つ必要がある。
As shown in FIG. 2, the connecting
このシート状部材121aの一方の面に、第1回路基板111および第2回路基板112の配列方向(矢印Z方向)に延在する複数の金属細線122が形成されている。また複数の金属細線122は、図中の矢印X方向に沿って所定のピッチで形成されている。なおシート状部材121a上に所定ピッチの金属細線122を形成する方法は、フレキシブルプリント基板に配線パターンを形成する方法と同様であるため、ここでは説明を省略する。また金属細線122は、導電性を備えたものであれば必ずしも金属製の導線に限定されず、無機や有機の導体膜をエッチング等により加工したものでもよい。
A plurality of
上述したように端面電極115を略円弧状に形成することで、直線状の端面電極に比べて異方性導電フィルム123を介した金属細線122との接触面積が大きくなり、良好な導通状態が実現できる。更に、シート状部材121aが湾曲して端面電極115の半円状の隙間に入り込むことによって端面電極115から外れにくくなると共に、外力に対して変形しにくくなり、機械的強度も増す。このように、シート状部材121aと端面電極115との間での接触面積や機械的強度を増大させることが出来るような、端面電極115の断面形状は好ましくは円弧状であるが、任意の曲線や直線の組み合わせで規定することもできる。
As described above, by forming the
図3(a)、(b)にシート状部材121aの一部を四角形状に切り出したものの平面図および断面図を示す。図3(a)は金属細線122が設けられていない面の平面図である。シート状部材121aの金属細線122が形成された面とは反対側の面には、断面が三角形状の溝124aが所定のピッチで形成されている。溝124aによってシート状部材121aが湾曲しやすくなるため、連結部材120aを端面電極115に接続する際に、シート状部材121aが端面電極115の半円状の隙間に入り易くなる。またシート状部材121aが端面電極115の略円弧状の形状に沿った形で湾曲し、異方性導電フィルム123を介しての端面電極115と金属細線122との間の電気的な接続が確実に行われる。シート状部材121aを端面電極115の半円状の隙間に挿入する方法については、後に詳述する。
3A and 3B are a plan view and a cross-sectional view of a part of the sheet-
異方性導電フィルム123は、熱硬化性の絶縁樹脂、具体的にはフィルム状のエポキシ樹脂中に導電性粒子を分散したものである。異方性導電フィルム123は、外部からの圧力によって導電性粒子間の間隔が狭くなり、導電性粒子同士が接触することで導通状態が得られる。従って、圧力が加わらない方向では絶縁状態が保たれる。
The anisotropic
次に、図2および図4を参照して、連結部材120aを介して、第1回路基板111と第2回路基板112を所定の間隔Sを隔てて連結する工程について説明する。図4(a)および(b)は、図2(a)の平面図および図2(b)の断面図に対応しており、連結部材120aを構成するシート状部材121aと異方性導電フィルム123が端面電極115に接続される前の状態を示している。
Next, with reference to FIG. 2 and FIG. 4, a process of connecting the first circuit board 1111 and the
連結部材120aを端面電極115に接続する際には、最初に、図示しない治具を用い、第1回路基板111および第2回路基板112のそれぞれの実装面を上にして上下に並べ、かつ所定の間隔Sを隔てて保持する。
When connecting the connecting
次に、図4(a)、(b)に示すように、第1回路基板111および第2回路基板112の端面に対して平行になるように、異方性導電フィルム123と金属細線122が配されたシート状部材121aとを並べて配置する。
Next, as shown in FIGS. 4A and 4B, the anisotropic
次に、図示しない圧着ツールを用いて回路基板111の端面に対し、異方性導電フィルム123を介してシート状部材121aを圧着する。圧着ツールは、シート状部材121が端子電極115の半円状の隙間に確実に入るように、端面電極115に対向する位置に断面が半円状の突条もしくは突起が設けられている。
Next, the sheet-
この状態で図示しない加熱ツールにより異方性導電フィルム123を加熱すると、熱硬化性樹脂を基材とする異方性導電フィルム123が硬化する。異方性導電フィルム123の硬化により、端面電極115を含む回路基板111の端面と金属細線122の間、更にシート状部材121との間が接着される。結果、図2(a)、(b)に示した状態で、連結部材120aが第1回路基板111および第2回路基板112に強固に接続される。また異方性導電フィルム123が加圧された状態で加熱硬化することにより、端面電極115と金属細線122間の導通が確保される。
In this state, when the anisotropic
上述した加圧/加熱工程を経ることにより、図1および図2に示すように、第1回路基板111と第2回路基板112は、連結部材120aを介して連結される。第1回路基板111および第2回路基板112の対向する位置にある端面電極115は、加圧および加熱硬化されて導通状態となった異方性導電フィルム123および金属細線122を介して相互に電気的に接続される。一方で、異方性導電フィルム123は矢印X方向には絶縁状態を維持するため、所定のピッチで配された各端面電極115間は電気的に絶縁された状態となる。
Through the pressurizing / heating process described above, as shown in FIGS. 1 and 2, the
このように、端面電極115の形状に対応した突条または突起を有する圧着ツールを用いて、異方性導電フィルム123に適当な圧力を加えた状態で加熱硬化することにより、端面電極115と対向する金属細線122間の導通状態を確保できる。図2(a)に示すように端面電極115は、異方性導電フィルム123を介して複数本の金属細線122(図では4本)と接続される。従って回路基板111の端面電極115と回路基板112の端面電極115の間は、異方性導電フィルム123および複数本の金属細線122を介して電気的に接続される。結果、第1および第2回路基板111、112間の良好な電気的接続を実現できる。
In this way, by using a crimping tool having protrusions or protrusions corresponding to the shape of the
次に、金属細線122が備えるべき条件について説明する。金属細線122はシート状部材121aの表面に、端面電極115のピッチより小さいピッチで形成されている。ここで、金属細線122の配列のピッチをPとする(図2(a)参照)。回路基板111および112の各端面電極115間での電気的接続を実現するためには、各端面電極115が少なくとも1本の金属細線122と接続されていればよい。しかし加圧/加熱工程等で金属細線122に断線や剥離が生ずる恐れや、更に金属細線122の一本当たりの通電量が過大になる恐れを考慮すると、各端面電極115は2本以上の金属細線122と接続されることが好ましい。このためピッチPは端面電極115の円弧の長さL(図では記載の都合上、矢印を端面電極の外側に表示しているが、実際には端面電極の内周側の長さを示す)の1/2未満とすることが好ましい。なお、金属細線122と端面電極115の間には異方性導電フィルム123が介在しているため、金属細線122のピッチPは、異方性導電フィルム123の厚さを考慮し、上記条件より更に小さい値にする必要がある。
Next, the conditions that the
また金属細線122の太さによって流すことが可能な電流量が変わるため、金属細線122の太さや配列のピッチは、要求される通電量に応じて設定する必要がある。本実施の形態の場合、端面電極115のピッチが700μm、端面電極115の幅が500μmである。また金属細線122は、幅を20μm、配列ピッチを45μmとして、可撓性の樹脂フィルムからなる厚み約25μmのシート状部材121a上にパターンニングして形成されている。
In addition, since the amount of current that can be flowed varies depending on the thickness of the
本実施の形態では、シート状部材121aの背面側に溝124aを設けることによって湾曲し易くしている。このため、圧着ツールでシート状部材121aを圧着した時に溝が狭まる方向に変形することによって、シート状部材121aが端面電極115の円弧に対応した形に湾曲し、端面電極115とシート状部材121a間の接着がより強固なものとなる。シート状部材121aの湾曲の程度は、溝124aの断面形状や大きさ、ピッチを変えることによりコントロールできる。
In the present embodiment, the
なお、シート状部材121の厚さを薄くすることによってもシート状部材121を湾曲し易くすることができる。しかしシート状部材121は金属細線122を機械的に支持する機能も備えており、あまり薄くすると機械的強度が低下し、金属細線122を適切に支持できなくなるため好ましくない。
Note that the sheet-like member 121 can be easily bent by reducing the thickness of the sheet-like member 121. However, the sheet-like member 121 also has a function of mechanically supporting the
このように本実施の形態では、金属細線122が配されたシート状部材121aおよび異方性導電フィルム123で構成された連結部材120aを用いて、従来のリードフレームと同様の機能を実現している。端面電極115間のピッチを狭くしたい場合、リードフレームでは、加工上や強度上の問題から対応に限界があるが、本実施の形態の連結部材120aは、金属細線122のピッチを小さくすることで簡単に対応できる。
As described above, in the present embodiment, the same function as that of a conventional lead frame is realized by using the sheet-
次に、連結部材120aを回路基板111、112から取り外す場合について説明する。異方性導電フィルム123は半田等に比較するとはがれやすい性質を備えているため、シート状部材121aを強く引っ張ることにより、シート状部材121aを回路基板111、112から分離することができる。従って、回路基板111、112に不具合が生じた場合に、回路基板111、112から連結部材120aをはがして、回路基板毎に原因の解析(不具合原因の電子部品の特定)や、不具合原因の電子部品の交換などの修理作業ができる。更に、修理不能のために回路基板が廃品になる場合でも、当該回路基板のみの交換が可能となる。
Next, a case where the connecting
なお、本実施の形態においては、シート状部材121aの金属細線122が形成された面と反対側の面に断面が三角形状の溝を設けている。しかし溝の断面形状はこれに限定されることなく、同様の効果を発揮できるものであれば、他の形状でもよい。たとえば、図5(a)や(b)に示すような、断面が四角形(124a−1)や台形(124a−2)等の多角形状の溝や、半円形状の溝(124a−3)が形成されたシート状部材(121a−1、121a−2)を用いてもよい。また図5(b)に示すように断面形状の異なる溝が混在するものであってもよい。
In the present embodiment, a groove having a triangular cross section is provided on the surface of the sheet-
また溝の形状についても、図3に示すようなスリット状の溝だけでなく、同様の効果を発揮できる範囲で色々な変形が考えられる。図6(a)〜(c)にシート状部材121a−3〜121a−5の金属細線122を有しない面の平面図を示す。図6(a)〜c)は、図3(a)と同様にシート状部材の一部を四角形状に切り出したものである。図6(a)、(b)、(c)に示すように、長方形状の凹部をY方向に等間隔に配列した溝(124a−4)、格子状の溝(124a−5)、円形の空孔を複数点在させたもの(124a−6)でもよい。長方形状の凹部を等間隔に配列した溝124a−4や円形の空孔を複数点在させた溝124a−6は、スリット状の溝に比べて曲げに対する強度が増す。また格子状の溝124a−5はスリット状の溝に比べて湾曲の程度が均一になる利点を有する。
Also, the shape of the groove is not limited to the slit-shaped groove as shown in FIG. 3 but can be variously modified within a range where the same effect can be exhibited. 6A to 6C are plan views of the surfaces of the sheet-
なお、本実施の形態では、異方性導電フィルム123を用いて端面電極115と金属細線122間の導通状態を確保したが、異方性導電フィルムの代わりに異方性導電ペーストを用いても同様の効果が得られる。
In this embodiment, the conductive state between the
また、本実施の形態では、端面電極115として略円弧状の電極を用いているが、これに限定されることなく、例えば、端面電極115の半円状の隙間に半田ボールや円柱上の金属を挟み、その外側に連結部材を接続する構成にしてもよい。ただし、この場合は、シート状部材121aの湾曲し易い面を本実施の形態とは逆の面にする必要があるため、それを考慮して溝124を設ける面や溝の断面形状を決める必要がある。
In this embodiment, a substantially arc-shaped electrode is used as the
また本実施の形態において、第1回路基板111と第2回路基板112の間に形成されたスペースを絶縁材で充填して機械的強度を増してもよい。絶縁材としては、一般的に無機フィラーと熱硬化性樹脂を含む化合物が使用できる。
In the present embodiment, the mechanical strength may be increased by filling a space formed between the
更に本実施の形態では、2枚の回路基板を基板面が対向するように配置した例について説明したが、連結部材120aを用いて3枚以上の回路基板を連結することができることは云うまでもない。
Further, in the present embodiment, an example in which two circuit boards are arranged so that the board surfaces face each other has been described, but it goes without saying that three or more circuit boards can be connected using the connecting
(実施の形態2)
図7に、本発明の実施の形態2に係る三次元電子回路装置の要部平面図を示す。図7のAb部は図2のAa部に相当する。また図9(a)に本実施の形態で使用するシート状部材121bの一部の断面図を示す。なお図中、図1および図2と同一機能を有する部分には同一符号を付して説明を省略する。以後も同様とする。
(Embodiment 2)
In FIG. 7, the principal part top view of the three-dimensional electronic circuit device which concerns on
本実施の形態では、実施の形態1で用いた連結部材120aを連結部材120bに置き換えている。図9(a)に示すように、連結部材120bを構成するシート状部材121bは、金属電極122が配置された面にスリット上の溝124bが形成されている。実施の形態1の場合、シート状部材121aのうち溝124aが狭まる方向に変形することによってシート状部材121aが湾曲する。一方、本実施の形態では、シート状部材121bの溝124bが広がる方向に変形することによってシート状部材121bが湾曲する。シート状部材121bを用いることにより、実施の形態1のシート状部材121aと同様の効果が得られる。
In the present embodiment, the connecting
なお、連結部材120bを回路基板111、112に接着する方法は実施の形態1で説明した方法を援用できるため、ここでは説明を省略する。
In addition, since the method demonstrated in
(実施の形態3)
図8に、本発明の実施の形態3に係る三次元電子回路装置の要部平面図を示す。図8のAc部は図2のAa部に相当する。また図9(b)に本実施の形態で使用するシート状部材121cの一部の断面図を示す。
(Embodiment 3)
FIG. 8 shows a plan view of the main part of a three-dimensional electronic circuit device according to
本実施の形態では、実施の形態1で用いた連結部材120aを連結部材120cに置き換えている。図9(b)に示すように、連結部材120cを構成するシート状部材121cは、金属電極122が配置された面およびそれと反対側の面の両方にスリット状の溝124c−1および124c−2が形成されている。本実施の形態では、溝124c−1が狭まる方向に変形することにより、また溝124c−2が広がる方向に変形することによりシート状部材121cが湾曲する。従って、シート状部材121cは外力が加わった場合に、前述のシート状部材121aや121bに比べて、より湾曲しやすい性質を備えている。
In the present embodiment, the connecting
なお、実施の形態2と同様、連結部材120cを回路基板111、112に接着する方法は実施の形態1で説明した方法を援用できるため、ここでは説明を省略する。
In addition, since the method demonstrated in
(実施の形態4)
図10に、本発明の実施の形態4に係る三次元電子回路装置に用いるシート状部材121dの一部の断面図を示す。前述した実施の形態1では、シート状部材121aの金属電極122を有する面と反対側の面に溝を設けることにより、一方の面側に湾曲し易い性質を付加した。これに対し本実施の形態では、シート状部材121dを縦弾性係数の異なる第1および第2の部材125、126の2層構造としている。すなわち、表面に金属電極122が配された第1の部材125の縦弾性係数よりも第2の部材126の縦弾性係数を大きくすることで、第2の部材126側に湾曲し易い性質を付加している。
(Embodiment 4)
FIG. 10 shows a partial cross-sectional view of a sheet-
具体的には、ポリイミドの樹脂フィルムからなる第1の部材125の外側に銅箔からなる第2の部材126を接合している。銅箔の縦弾性係数はポリイミドの弾性率よりも大きいため、銅箔側に湾曲し易くなる。図6の構成のシート状部材121dを図1および図2に示したシート状部材121aの代わりに用いることにより、実施の形態1と同様の効果が得られる。
Specifically, the
更に、本実施の形態では、銅箔からなる第2の部材126がシールド電極またはシールド層として機能するため、不要輻射ノイズ対策としても有効である。
Furthermore, in the present embodiment, the
以上、図面を参照して本発明を実施するための最適な形態について説明したが、本発明の適用範囲はこれに限定されるものではなく、当業者であれば容易に到達しうる形態についても本発明の範囲に属することは明らかである。 As described above, the best mode for carrying out the present invention has been described with reference to the drawings. However, the scope of the present invention is not limited to this, and modes that can be easily reached by those skilled in the art are also included. It is clear that it belongs to the scope of the present invention.
本発明の三次元電子回路装置は、高機能化や多機能化、小型化が要求される各種のモバイル機器の用途に適用できる。 The three-dimensional electronic circuit device of the present invention can be applied to various mobile devices that require high functionality, multiple functions, and downsizing.
100 三次元電子回路装置
111、112 回路基板
113 半導体チップ
114 電子部品
115 端面電極
116 ベアチップ
117 配線パターン
120a〜120c 連結部材
121a〜121d シート状部材
122 金属細線
123 異方性導電フィルム
124a〜124c 溝
DESCRIPTION OF
Claims (7)
前記各回路基板の端面は、第一のピッチ間隔で配設された複数の端面電極を有し、 The end face of each circuit board has a plurality of end face electrodes arranged at a first pitch interval,
前記各回路基板の前記端面電極は、前記多層方向において、連結部材を介して電気的に接続されており、 The end surface electrodes of the circuit boards are electrically connected via a connecting member in the multilayer direction,
前記連結部材は、前記端面電極の表面同士を接続する異方性導電部材と、前記異方性導電部材に接しているシート状部材とを含み、 The connecting member includes an anisotropic conductive member that connects the surfaces of the end face electrodes, and a sheet-like member that is in contact with the anisotropic conductive member,
前記シート状部材の表面に前記第一のピッチ間隔よりも狭い第二のピッチ間隔で断続的に配列された、前記多層方向に延在する複数の導線を有し、 A plurality of conductive wires extending in the multilayer direction intermittently arranged at a second pitch interval narrower than the first pitch interval on the surface of the sheet-like member;
前記異方性導電部材と少なくとも一本の前記導線とが接している三次元電子回路装置。 A three-dimensional electronic circuit device in which the anisotropic conductive member is in contact with at least one of the conductive wires.
前記第二のピッチ間隔は前記円弧の内周の長さの1/2未満である請求項1または2に記載の三次元電子回路装置。 3. The three-dimensional electronic circuit device according to claim 1, wherein the second pitch interval is less than ½ of the inner circumference of the arc.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007109192A JP4954778B2 (en) | 2007-04-18 | 2007-04-18 | Three-dimensional electronic circuit device and connecting member |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007109192A JP4954778B2 (en) | 2007-04-18 | 2007-04-18 | Three-dimensional electronic circuit device and connecting member |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008270409A JP2008270409A (en) | 2008-11-06 |
JP4954778B2 true JP4954778B2 (en) | 2012-06-20 |
Family
ID=40049549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007109192A Expired - Fee Related JP4954778B2 (en) | 2007-04-18 | 2007-04-18 | Three-dimensional electronic circuit device and connecting member |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4954778B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100969695B1 (en) | 2008-03-31 | 2010-07-14 | 르네사스 일렉트로닉스 가부시키가이샤 | Semiconductor device capable of switching the operation mode |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0422075A (en) * | 1990-05-17 | 1992-01-27 | Seiko Epson Corp | wiring connection device |
JPH05343844A (en) * | 1992-06-04 | 1993-12-24 | Toshiba Corp | Electrical connection method of nonflexible circuit board with flexible circuit board |
JP2000138425A (en) * | 1998-11-02 | 2000-05-16 | Toshiba Corp | Connecting wiring structure |
JP3327252B2 (en) * | 1999-05-20 | 2002-09-24 | 日本電気株式会社 | Tape carrier, TCP and liquid crystal display |
JP2001326441A (en) * | 2000-05-17 | 2001-11-22 | Sony Corp | Composite wiring board and method of manufacturing the same |
US8093505B2 (en) * | 2006-10-24 | 2012-01-10 | Panasonic Corporation | Layered electronic circuit device |
-
2007
- 2007-04-18 JP JP2007109192A patent/JP4954778B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008270409A (en) | 2008-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7816782B2 (en) | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package | |
US9024203B2 (en) | Embedded printed circuit board and method for manufacturing same | |
JP4766050B2 (en) | Method for manufacturing electronic circuit device | |
JP2010277829A (en) | Substrate having connection terminal | |
CN108307584B (en) | Component module | |
JP4879276B2 (en) | 3D electronic circuit device | |
CN107770947A (en) | The manufacture method of printed wiring board and printed wiring board | |
JP2013089847A (en) | Printed circuit board and electronic apparatus using the same | |
US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
EP2273858A1 (en) | Printed circuit board unit and electronic device | |
US9929116B2 (en) | Electronic device module and method of manufacturing the same | |
JP2011151103A (en) | Electronic component interconnecting structure and connecting method | |
JP2010211997A (en) | Electrical connection component | |
JP4954778B2 (en) | Three-dimensional electronic circuit device and connecting member | |
JP6863244B2 (en) | Electronic components and manufacturing methods for electronic components | |
JP2010034119A (en) | Semiconductor device | |
JP2008118155A (en) | Package for semiconductor device | |
JP4954781B2 (en) | 3D electronic circuit equipment | |
JP2004266271A (en) | Electronic part mounting body and method for manufacturing the same | |
US20150016069A1 (en) | Printed circuit board | |
JP4667154B2 (en) | Wiring board, electrical element device and composite board | |
WO2017038791A1 (en) | Resin circuit board and component-mounting resin circuit board | |
JP4699089B2 (en) | Chip-on-film semiconductor device | |
CN211152313U (en) | Electric element and electronic device | |
JP2009272510A (en) | Mounting structure for ic package, method for manufacturing the same and its sheet capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |