JP5081456B2 - 表示装置 - Google Patents

Description

本発明は、パーシャル表示時の消費電力を削減した表示装置に関する。

携帯向け表示装置においては、パーシャル表示時の消費電力が低減されず、パーシャル表示モードを実現することが困難である。

下記特許文献１には、パーシャル表示エリアをフレーム周期毎に走査駆動し、パーシャル表示エリア以外の非表示エリアを奇数フレーム周期毎に走査駆動することで、消費電力を削減した表示装置が記載されている。
特開２００６−３９２３号公報

上記特許文献１のように、フレーム反転でパーシャル表示を行う場合、パーシャル表示エリアに、市松模様や横ストライプ模様のような表示パターンを表示すると、その表示パターンの周波数成分が高いので、信号線を駆動する電力が大きくなる。

そこで、本発明は、パーシャル表示の画質を劣化させることなく、消費電力を削減した表示装置を提供することを目的とする。

パーシャル表示エリアでは、表示パターンに応じて、フレーム反転とライン反転を切替え、パーシャル表示エリア以外の非表示エリアでは、フレーム反転させる。

パーシャル表示を行う場合には、外部からのパーシャル表示を指示する制御信号に基づいて、フレーム反転又はライン反転を行わせる交流信号を生成する。この交流信号によって、コモン電圧をライン又はフレーム毎に反転させる。また、２ライン分の表示データを比較して、交流信号を生成する。

以上、本発明によると、コモン電圧をライン又はフレーム毎に反転させて、表示パターンを表示するので、信号線への信号電圧の充放電電力が削減でき、低電力化が期待できる。また、非表示部はフレーム反転で固定のため、低電力が保てる。さらに、２ライン分の表示データを比較する揚合でも、パーシャル表示（８色）であるから、比較するデータ量が少ないので、小さな回路規模で実現できる。

以下、図面を用いて、本発明の実施例を説明する。

図１は、本発明に係る表示装置の構成図である。図１において、信号電圧生成回路１１には、外部から入力信号ＩＮＰＵＴ＿ＳＩＧと制御信号ＲＥＧとが入力され、信号電圧生成回路１１は、入力信号ＩＮＰＵＴ＿ＳＩＧに基づいて、信号線ＳＩＧｎ（ｎ＝１〜Ｎ：Ｎは整数）に印加する信号電圧を生成する。また、信号電圧生成回路１１は、入力された制御信号ＲＥＧに基づいて、コモン走査回路１２に供給する交流信号Ｍを生成する。

さらに、信号電圧生成回路１１は、入力信号ＩＮＰＵＴ＿ＳＩＧ中の同期信号に基づいて、コモン走査回路１２とゲート走査回路１３に供給する走査信号ＳＦＴ＿ＳＴを生成し、また、コモン走査回路１２に供給するハイレベルコモン電圧ＶＣＯＭＨとローレベルコモン電圧ＶＣＯＭＬを生成する。

コモン走査回路１２は、入力される走査信号ＳＦＴ＿ＳＴと交流信号Ｍとを用いて、入力されるハイレベルコモン電圧ＶＣＯＭＨとローレベルコモン電圧ＶＣＯＭＬのいずれか一方を選択して、コモン線ＣＯＭｎ（ｎ＝１〜Ｎ：Ｎは整数）を駆動する。

ゲート走査回路１３は、入力された走査信号ＳＦＴ＿ＳＴを用いて、ゲート電圧を生成して、ゲート線Ｇｎ（ｎ＝１〜Ｎ：Ｎは整数）を駆動する。

ゲート線Ｇｎと信号線ＳＩＧｎとの交差部には、薄膜トランジスタ１４が接続され、この薄膜トランジスタ１４によって表示素子１５が駆動される。ゲート線Ｇｎを１ライン毎に走査し、信号線ＳＩＧｎから１ライン毎の信号電圧とコモン線ＣＯＭｎから１ライン毎のコモン電圧を表示素子に印加することで、１ライン毎に薄膜トランジスタ１４と表示素子１５を駆動し、これを１フレーム期間に繰り返して、信号電圧に応じた画像を表示する。

図２は、図１に示す信号電圧生成回路１１の内部ブロック図である。図２において、入力信号ＩＮＰＵＴ＿ＳＩＧは、制御回路２１を介して、メモリ２２に記憶される。制御回路２１は、メモリ２２とＤＡＣ／出力回路２３を制御して、メモリ２２から読み出したデータを、ＤＡＣ／出力回路２３にて信号電圧ＶＳＩＧに変換させる。また、制御信号ＲＥＧは、レジスタ２４に記憶され、制御回路２１で読み出され、制御回路２１は、交流信号生成回路２５にて交流信号Ｍを生成させる。また、制御回路２１は、入力信号ＩＮＰＵＴ＿ＳＩＧ中の同期信号に基づいて、走査信号生成回路２６にて走査信号ＳＦＴ＿ＳＴを生成させる。なお、ハイレベルコモン電圧ＶＣＯＭＨとローレベルコモン電圧ＶＣＯＭＬはコモン電圧生成回路２７にて生成される。

パーシャル表示時には、レジスタ２４に記憶される設定により、表示部でのパーシャル表示領域や交流信号Ｍ（フレーム反転／ライン反転）が制御される。

図３は、図１に示すゲート走査回路１３の内部ブロック図である。図３において、走査信号ＳＦＴ＿ＳＴは、ゲートシフトレジスタＧＳＲｎ（ｎ＝１〜Ｎ：Ｎは整数）の初段のゲートシフトレジスタＧＳＲ１に入力され、互いに反転関係にあるゲートクロックＳＦＴ＿ＧＣＫ１とＳＦＴ＿ＧＣＫ２にて順次転送され、各ゲートシフトレジスタＧＳＲｎからのゲート電圧がゲート線Ｇｎに出力される。なお、ゲートクロックＳＦＴ＿ＧＣＫ１とＳＦＴ＿ＧＣＫ２は信号電圧生成回路から供給される。

図４は、図１に示すコモン走査回路１２の内部ブロック図である。図４において、走査信号ＳＦＴ＿ＳＴは、コモンシフトレジスタＣＳＲｎ（ｎ＝１〜Ｎ：Ｎは整数）の初段のコモンシフトレジスタＣＳＲ１に入力され、互いに反転関係にあるコモンクロックＳＦＴ＿ＣＣＫ１とＳＦＴ＿ＣＣＫ２にて順次転送され、各コモンシフトレジスタＣＳＲｎからのコモンシフトパルスが出力される。なお、コモンクロックＳＦＴ＿ＣＣＫ１とＳＦＴ＿ＣＣＫ２は信号電圧生成回路から供給される。

コモンシフトレジスタＣＳＲｎからのコモンシフトパルスは、コモンセレクタＣＯＭ＿ＳＥＬｎ（ｎ＝１〜Ｎ：Ｎは整数）に入力され、コモンセレクタＣＯＭ＿ＳＥＬｎは、コモンシフトパルスに同期して、交流信号Ｍがハイレベルの場合には、ハイレベルコモン電圧ＶＣＯＭＨを選択し、交流信号Ｍがローレベルの場合には、ローレベルコモン電圧ＶＣＯＭＬを選択して、コモン線ＣＯＭｎに出力する。

図５は、表示部での表示イメージ図であって、同図（ａ）は表示部に多階調を表示した通常表示の場合で、同図（ｂ）はパーシャル表示部に市松模様をドット表示し、非表示部に黒ベタを表示した場合で、同図（ｂ）はパーシャル表示部に白ベタを表示し、非表示部に黒ベタを表示した場合である。ここでは、表示部を４×８ドット、パーシャル表示部を４×４ドット、非表示部を４×４ドットとしているが、これに限定されない。

図５（ａ）において、通常表示エリアには、選択されたゲート線Ｇｎに対応して多階調の信号電圧ＶＳＩＧｎが印加され、コモン電圧をフレーム反転して、各ドットで階調の異なる表示を行う。図５（ｂ）において、表示エリアでは、市松模様をライン反転で表示し、非表示エリアでは、フレーム反転で黒ベタを表示する。図５（ｃ）において、表示エリアでは、白ベタを、非表示エリアでは、黒ベタを、共にフレーム反転で表示する。

図６は、図５（ａ）に示す通常表示を行う場合のタイミングチャートである。図６において、１フレーム周期を示す走査信号ＳＦＴ＿ＳＴを、ゲートクロックＳＦＴ＿ＧＣＫ１とＳＦＴ＿ＧＣＫ２に同期して、順次シフトさせ、ゲート電圧ＶＧｎ（ｎ＝１〜８）が生成される。各ゲート電圧ＶＧｎに対応する１ライン毎の多階調信号電圧ＶＳＩＧｎ（ｎ＝１〜４）が、順次、１フレーム周期に亘って表示される。

その際に、交流信号Ｍのレベルに応じて、ハイレベルコモン電圧ＶＣＯＭＨ又はローレベルコモン電圧ＶＣＯＭＬを、コモンクロックＳＦＴ＿ＣＣＫ１とＳＦＴ＿ＣＣＫ２に同期して選択することで、コモン電圧ＶＣＯＭｎ（ｎ＝１〜８）が生成される。

図６では、コモン電圧ＶＣＯＭｎは、１フレーム周期毎に反転するフレーム反転で、ハイレベルコモン電圧ＶＣＯＭＨとローレベルコモン電圧ＶＣＯＭＬとが交互に繰り返される。最初の１フレーム周期では、コモン電圧ＶＣＯＭｎはハイレベルで、次の１フレーム周期では、コモン電圧ＶＣＯＭｎはローレベルである。

図７は、図５（ｂ）に示す市松模様の表示パターンをパーシャル表示する場合のタイミングチャートである。図７において、図６と異なるのは、前半のパーシャル表示エリア（４×４ドット）で、交流信号Ｍが１ライン毎に反転していることである。そのため、コモン電圧ＶＣＯＭ１〜ＶＣＯＭ４が１ライン毎にライン反転する。したがって、この４ラインの走査期間において、信号電圧ＶＳＩＧ１〜ＶＳＩＧ４をローレベル、ハイレベル、ローレベル、ハイレベルとすることで、市松模様の表示パターンを表示することができる。次のフレーム周期においては、交流信号Ｍを反転させるので、信号電圧ＶＳＩＧ１〜ＶＳＩＧ４もハイレベル、ローレベル、ハイレベル、ローレベルと反転させる。

すなわち、コモン電圧が１ライン毎にライン反転するので、信号電圧を１ライン毎にハイレベル又はローレベルとすることなく、４ラインに亘ってハイレベル又はローレベルとすることができる。このことは、信号電圧の周波数成分が低くなることであるから、この周波数成分の低い信号電圧で信号線を駆動する信号電圧生成回路での駆動電力が低減し、表示装置としての消費電力が少なくなる。

なお、後半の非表示エリア（４×４ドットの黒ベタ表示）では、コモン電圧ＶＣＯＭ５〜ＶＣＯＭ８がハイレベルのフレーム反転であるため、信号電圧ＶＳＩＧ１〜ＶＳＩＧ４をハイレベルとして黒表示を行っている。次のフレーム周期においては、コモン電圧ＶＣＯＭ５〜ＶＣＯＭ８がローレベルのフレーム反転であるため、信号電圧ＶＳＩＧ１〜ＶＳＩＧ４をローレベルとして黒表示を行っている。

ここで、図２に示すように、交流信号Ｍは、レジスタ２４に記憶された制御信号に基づいて制御回路２１によって設定され、制御回路２１は、表示パターンに応じて信号電圧ＶＳＩＧの周波数成分を低下させる。

図８は、図５（ｃ）に示す白ベタの表示パターンをパーシャル表示する場合のタイミングチャートである。図８において、図７と異なるのは、パーシャル表示エリアでライン反転させずにフレーム反転させている。したがって、コモン電圧ＶＣＯＭｎがハイレベルの最初のフレーム周期において、パーシャル表示エリアでは、信号電圧ＶＳＩＧｎをローレベル、黒ベタを表示する非表示エリアでは、信号電圧ＶＳＩＧｎをハイレベルとしている。次のフレーム周期においては、これらの電圧を反転させている。

このように、白ベタをパーシャル表示する場合には、図７に示すようにライン反転させると、信号電圧ＶＳＩＧｎもライン毎に反転しなければならず、信号電圧ＶＳＩＧｎの周波数成分が高くなってしまうので、ライン反転させずにフレーム反転させている。

図９は、図１に示す信号電圧生成回路１１の他のブロック図であって、図２に示す信号電圧生成回路１１に交流判定回路９１を設けたものである。交流判定回路９１は、制御回路２１で制御され、メモリ２２から転送される２ライン分のデータ(Ｄａｔａ)を比較し、レジスタ２４に設定された基準値ＲＥＦに基づいて、コモン電圧をライン反転させるか否かの判定信号ＭＳＥＬを交流信号生成回路２５に出力する。交流信号生成回路２５では、制御回路２１で指示された交流信号Ｍを判定信号ＭＳＥＬに基づいて反転させる。

図１０は、図９に示した交流判定回路９１のブロック図である。図９において、データ記憶回路１０１にメモリ２２から転送された１ライン前のデータを記憶しておき、この１ライン前のデータ（ＤａｔａＲ）と現在の１ラインのデータ（Ｄａｔａ）とをデータ比較回路１０２で比較する。このデ一タ比較回路１０２は、例えば、ＥＯＲ回路などで構成されており、前ラインの各データと現在のラインの各データとが同じ場合には０、異なる場合に１をデータ毎に出力し、この１ライン分の各データの出力の合計値と、基準値ＲＥＦとを比較する。比較した結果、出力の合計値が基準値ＲＥＦ以上の場合には、信号線の充放電電力を抑制するためにコモン電圧をライン反転させ、出力の合計値が基準値ＲＥＦ未満の場合には、コモン電圧をライン反転させない。

図１１は、上記動作を説明するための表示部での表示イメージ図であって、表示部を４×８ドット、パーシャル表示部を４×４ドット、非表示部を４×４ドットとしているが、これに限定されない。

図１２は、図１１に示すように、水平方向のデータ数が４で、基準値ＲＥＦを２とし、１ライン分の各データ出力の合計値をＳｕｍとした場合の判定信号ＭＳＥＬの出力図であって、判定信号ＭＳＥＬが０の場合には、コモン電圧をライン反転させず、ＭＳＥＬが１の場合には、コモン電圧をライン反転させる。

図１３は、図１１に示す表示パターンに対する交流判定回路９１の動作を示すタイミングチャートである。図１３において、２ライン目から、現在の各データ（Ｄａｔａ）と１ライン前の各データ（ＤａｔａＲ）とを排他的論理和（Ｅｘｏｒ）し、その結果を合計（Ｓｕｍ）し、この合計（Ｓｕｍ）が２以上の場合には、判定信号ＭＳＥＬをハイレベルとし、合計（Ｓｕｍ）が２未満の場合には、判定信号ＭＳＥＬをローレベルとする。

すなわち、現在の１ラインの各データと１ライン前の各データとの相関が低い場合（Ｓｕｍが２以上）には、コモン電圧をライン反転させ、相関が高い場合（Ｓｕｍが２未満）には、コモン電圧をライン反転させず、フレーム反転のままとする。こうすることによって、信号電圧の周波数成分を低くすることができる。

なお、最初のラインは、表示素子（液晶）自体の交流反転に左右されるので、判定信号ＭＳＥＬには拠らない。すなわち、外部からの入力信号中の同期信号に同期した交流反転となる。これは、５ライン目からの非表示部の交流反転も同様である。したがって、判定信号ＭＳＥＬは、図１３に示すように、２ライン目から４ライン目まで影響するので、その他のラインにおいては、ハイレベルであってもローレベルであってもよい。

図１４は、上記動作を示すタイミングチャートであって、これまでのタイミングチャートと異なるのは、判定信号ＭＳＥＬを用いて交流信号Ｍを反転させている。図１４において、３ライン目のコモン電圧ＶＣＯＭ３をライン反転することで、信号電圧ＶＳＩＧｎの周波数成分を低くしている。

本発明に係る表示装置の構成図 図１に示す信号電圧生成回路１１の内部ブロック図 図１に示すゲート走査回路１３の内部ブロック図 図１に示すコモン走査回路１２の内部ブロック図 表示部での表示イメージ図 図５（ａ）に示す通常表示を行う場合のタイミングチャート 図５（ｂ）に示す市松模様の表示パターンをパーシャル表示する場合のタイミングチャート 図５（ｃ）に示す白ベタの表示パターンをパーシャル表示する場合のタイミングチャート 図１に示す信号電圧生成回路１１の他のブロック図 図９に示した交流判定回路９１のブロック図 表示部での表示イメージ図 判定信号ＭＳＥＬの出力図 図１０に示す交流判定回路９１の動作を示すタイミングチャート 図１１に示す表示パターンを表示する場合のタイミングチャート

符号の説明

１１…信号電圧生成回路、１２…コモン走査回路、１３…ゲート走査回路、２１…制御回路、２２…メモリ、２３…ＤＡＣ／出力回路、２４…レジスタ、２５…交流信号生成回路、２６…走査信号生成回路、２７…コモン電圧生成回路、９１…交流判定回路、１０１…データ記憶回路、１０２…データ比較回路

Claims (4)

1. マトリックス状に配列された複数の表示素子と、外部から入力される映像信号に応じた信号電圧を前記表示素子に印加する信号電圧生成回路と、前記信号電圧を印加すべき前記表示素子のラインを走査する走査回路と、前記表示素子に前記信号電圧に対向してコモン電圧を印加するコモン電圧生成回路とを備えた表示装置において、
   非パーシャル表示モードで、前記映像信号のフレームごとに、前記表示素子に保持される電圧を、前記コモン電圧を基準として正極と負極とで切り替え、
   パーシャル表示モードで、表示エリアの表示素子に対しては、前記映像信号のフレームごと又はラインごとに、前記表示素子に保持される電圧を、前記コモン電圧を基準として正極と負極とで切り替え、非表示エリアの表示素子に対しては、前記映像信号のフレームごとに、前記表示素子に保持される電圧を、前記コモン電圧を基準として正極と負極とで切り替え、
   前記パーシャル表示モードでの前記表示エリアの表示素子に対しては、前記映像信号の表示内容に応じて、前記映像信号のフレームごとに前記表示素子に保持される電圧を切り替えるか、前記映像信号のラインごとに前記表示素子に保持される電圧を切り替えるかの何れかが選択されることを特徴とする表示装置。
2. 前記コモン電圧は、ハイレベルのコモン電圧とローレベルのコモン電圧とを含み、
   前記コモン電圧生成回路が前記ハイレベルのコモン電圧と前記ローレベルのコモン電圧とを切り替えることにより、前記表示素子に保持される電圧を正極と負極とで切り替えることを特徴とする請求項１に記載の表示装置
3. 前記パーシャル表示モードでの前記表示エリアの表示素子に対しては、前記映像信号の表示内容の周波数成分が高い場合に、前記映像信号のラインごとに前記表示素子に保持される電圧を切り替え、前記映像信号の表示内容の周波数成分が低い場合に、前記映像信号のフレームごとに前記表示素子に保持される電圧を切り替えることを特徴とする請求項１に記載の表示装置。
4. 前記パーシャル表示モードでの前記表示エリアに表示すべき映像信号の階調数は、前記非パーシャル表示モードでの前記映像信号の階調数よりも少ないことを特徴とする請求項１に記載の表示装置。