JP5080318B2 - 画像処理装置及びアクセス制御方法 - Google Patents
画像処理装置及びアクセス制御方法 Download PDFInfo
- Publication number
- JP5080318B2 JP5080318B2 JP2008055305A JP2008055305A JP5080318B2 JP 5080318 B2 JP5080318 B2 JP 5080318B2 JP 2008055305 A JP2008055305 A JP 2008055305A JP 2008055305 A JP2008055305 A JP 2008055305A JP 5080318 B2 JP5080318 B2 JP 5080318B2
- Authority
- JP
- Japan
- Prior art keywords
- control program
- control
- program
- update
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 107
- 238000000034 method Methods 0.000 title claims description 39
- 230000005856 abnormality Effects 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims 2
- 230000015654 memory Effects 0.000 description 155
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 40
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 38
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 38
- 239000000872 buffer Substances 0.000 description 25
- 230000004913 activation Effects 0.000 description 23
- 230000002457 bidirectional effect Effects 0.000 description 23
- 230000006870 function Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 238000012546 transfer Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 4
- 230000003936 working memory Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Landscapes
- Stored Programmes (AREA)
- Facsimiles In General (AREA)
Description
このような多機能化の進展に伴い、制御するCPUの数が増加し、これらの複数のCPUに対応した、プログラムファイル数も増加し、これらのファイルを格納する記憶装置の容量も増大してきている。
このため、プログラムの不具合(バグ)の修正、新たな機能の追加等によるプログラムのバージョンアップが頻繁に必要になってきている。稼動状態にある画像処理装置に対してプログラムのバージョンアップを実施する方法としては、プログラムを格納した装置内蔵ROMをバージョンアップしたプログラムを格納したものと差し替える方法により対応することが可能であるが、この方法は、多大な工数と時間を要する。
ただ、ネットワーク経由で転送されてくるプログラムファイルをダウンロードする方法では、画像処理装置を動作させたままで、プログラムの書き換えや書き換えたプログラムの有効化を行うケースが起きることになり、例えば、印字動作等を行っている場合、画像処理に影響を与える恐れがあるため、実行中の画像処理を中断しなければならず、このようなケースでは、プログラムの書き換えを容易に行えない、という問題点が生じる。
また、CPUには、ソフトウェアダウンロード処理に要する負荷が加わるので、CPUに加わる負荷やCPU間通信に要する負荷は、極力増大させないようにして、通常サービスへの影響を最小限にすることが望まれる。
特許文献1記載の画像処理装置は、図11のシステム構成を有するもので、実行するプログラムを収納したフラッシュROM511とRAM512をCPU510の制御下に備え、画像処理装置が何らかの動作を実行している時にもホストコンピュータ519から通信用I/F520を介して、前記RAM512の所定領域にバージョンアッププログラムをダウンロードし、その後、RAM512にダウンロードしたプログラムをフラッシュROM511に書き込むことが示されている。
上記各特許文献の課題は、CPUに対するファームウェアの更新処理を、通常サービスへの影響を最小限に抑えつつ、高効率で行うことのできるシステムを提供することを目的としている。
本発明は、制御プログラムに従ってコンピュータを動作させることにより画像処理に必要な動作を制御する手段を有する画像処理装置における上述した従来技術の問題点に鑑みてなされたものであり、その目的は、更新制御プログラムをダウンロードする際に、制御プログラムの実行中においても、画像処理動作に影響を与えず、更新制御プログラムをダウンロードできるようにするとともに、短時間で更新制御プログラムの実行を可能にし、これを簡素な構成によって実現できるようにすることにある。
本発明は、制御プログラムに従って実行する画像処理動作を制御する主制御手段、外部から入力されてくる更新制御プログラムを読込む読込制御手段の各制御手段と前記各制御手段がそれぞれアクセス可能な第1記憶手段と第2記憶手段との接続を、一方の記憶手段から他方の記憶手段に切替制御し、接続した記憶手段に対し前記各制御手段からのアクセスを行うアクセス制御方法であって、前記読込制御手段は、前記第1記憶手段と前記第2記憶手段のうち、実行する前記制御プログラムが格納される方を前記主制御手段に接続するように切替制御すると同時に、前記制御プログラムが格納されない方を前記読込制御手段に接続するように切替制御し、かつ外部から入力される更新制御プログラムを、前記第1記憶手段と前記第2記憶手段のうち、前記制御プログラムが格納されない方の記憶手段に直接読込む制御を行うことを特徴とする。
さらに、ダウンロードを完了した後、直ぐに更新プログラムを使用することができるので、性能が向上する。
本実施形態の画像処理装置は、制御プログラムに従ってコンピュータを動作させることにより画像処理に必要な動作を制御する手段を有する。ここでは、原稿読取りにより入力される画像或いは外部機から通信手段を介して印刷出力を要求して入力される画像をもとに、印刷出力等を行う複合機(デジタル複写機)やプリンタに適用した例を示す。
主制御手段が動作に用いる制御プログラムは、電源断時にも格納したデータが消失しない不揮発性メモリのような記憶手段に格納、保管され、画像処理装置に電源が投入されると、動作に必要な制御プログラムが保管された不揮発性の記憶手段から読出され、実行プログラムとして用いることができる状態で管理され、処理要求に応じて駆動される。
また、不揮発性の記憶手段で保管される制御プログラムは、プログラムのバグの修正、新たな機能の追加等により必要となるバージョンアップが行われる。近年、プログラムのバージョンアップをネットワーク経由で更新プログラムをダウンロードする方法が採用されている。この方法による場合、ダウンロードの要求時に、画像処理装置では稼動状態にあるのが普通であるから、実行中のジョブがある場合に、このジョブの処理を中断させる必要があり、不具合を起こす原因となる。
図1は、本発明の1実施形態(以下「実施形態1」という)の画像処理装置の基本構成を示すブロック図である。なお、図1に示す構成は、上記の意図を実現する構成に関する部分を主として示し、この種の画像処理装置が通常備える他の構成部分については、図示を省略している。
制御プログラムを格納するための記憶手段として、第1記憶手段3及び第2記憶手段4を設けている。これは、一方が現行の制御プログラムを格納するために、また、他方が更新制御プログラムを格納するために用いるためである。よって、第1記憶手段3と第2記憶手段4のうち、現行の制御プログラムが格納された方を主制御手段2に、他方を更新制御プログラムが格納できるように読込制御手段1に接続する。このように記憶手段を分けて用いる場合、制御プログラムが更新されるたびに、更新制御プログラムの格納場所として第1記憶手段3と第2記憶手段4が交互に用いられる。
図1に示すように、読込制御手段1を第1記憶手段3と第2記憶手段4の一方から他方に切替えるために切替接続手段5を設け、また、主制御手段2を第1記憶手段3と第2記憶手段4の一方から他方に切替えるために切替接続手段6を設ける。これらの切替接続手段5,6は、それぞれ切替制御信号SEL2、SEL1の入力によって第1記憶手段3と第2記憶手段4の一方から他方に接続を切替える一対の接続器(切替接続手段5に対し接続器51,52、また切替接続手段6に対し接続器61,62)を持つ。
この更新制御プログラムのダウンロードは、読込制御手段1が、定められた記憶手段に対して直接書込みを行う、DMA転送等の方法によって行う。例えば、この図1の回路構成に示すように、主制御手段2のCPUの制御下で動作するバス9を用いずに、読込制御手段1の制御によって、読込制御手段1から直接、第1記憶手段3又は第2記憶手段4にDMA転送により更新制御プログラムを書き込む。
この切替えは、切替制御信号SEL2、SEL1によって、切替接続手段5と切替接続手段6を同時に制御し、更新制御プログラムのダウンロードに用いた記憶手段を主制御手段2に接続し実行する制御プログラムに用い、実行する制御プログラムを格納していた記憶手段を今度は読込制御手段1に更新制御プログラムのダウンロードに用いる。
図2は、図1を基本構成として、より具体的に回路構成を示すものである。
図2と図1の構成要素の対応関係は、次の通りである。図2のネットワーク処理部11は、図1の読込制御手段1に相当する。図2の主制御部12は、図1の主制御手段2に相当する。図2の不揮発性メモリ(1)13は、図1の第1記憶手段3に相当する。図2の不揮発性メモリ(2)14は、図1の第2記憶手段4に相当する。双方向バッファ15,16は、それぞれ、図1の切替接続手段5,6に相当する。
また、ネットワーク20から受信したデータが、プログラムデータである場合のみ、不揮発性メモリ(1)13又は不揮発性メモリ(2)14へプログラムデータを書込む。
不揮発性メモリ(1)13及び不揮発性メモリ(2)14は、それぞれ後述する主制御部12のCPU121に接続可能であるが、図1を参照して説明したように、切替制御によってどちらか一方の不揮発性メモリにしかアクセスできない。
主制御部12が接続する方の不揮発性メモリには、現在CPU121が実行中の制御プログラムが格納されており、他方の不揮発性メモリには、ネットワーク20から新バージョンをダウンロードするときに更新制御プログラムが格納されるので、ネットワーク処理部11が接続する。
メモリ選択部123は、現在不揮発性メモリ(1)13又は不揮発性メモリ(2)14のどちらの制御プログラムを使用してCPU121が動作しているかを示す情報と、不揮発性メモリ(1)13又は不揮発性メモリ(2)14のどちらを更新制御プログラムのダウンロードに使用するかを示す一対の設定情報を保持している。
なお、この一対の設定情報は、次に説明するように、切替接続手段として双方向バッファ15,16の切替制御信号として機能する。双方向バッファ15は、不揮発性メモリ(1)13又は不揮発性メモリ(2)14のどちらに接続するかを選択するために一対の双方向バッファ要素151,152を有し、また、双方向バッファ16は、不揮発性メモリ(1)13又は不揮発性メモリ(2)14のどちらに接続するかを選択するために一対の双方向バッファ要素161,162を有する。
SEL1信号、SEL2信号、それぞれ“H”と“L”の信号の状態に対応する双方向バッファ15,16の動作を纏めると、次のようになる。
・SEL1信号(主制御部12の接続)については、
SEL1信号=“H”時: 双方向バッファ161が有効、
双方向バッファ162が無効、
となり、不揮発性メモリ(1)13に接続する。
SEL1信号=“L”時: 双方向バッファ161が無効、
双方向バッファ162が有効、
となり、不揮発性メモリ(2)14に接続する。
・SEL2信号(ネットワーク処理部11の接続)については、
SEL2信号=“H”時: 双方向バッファ151が無効、
双方向バッファ152が有効、
となり、不揮発性メモリ(2)14に接続する。
SEL2信号=“L”時: 双方向バッファ151が有効、
双方向バッファ152が無効、
となり、不揮発性メモリ(1)13に接続する。
SEL1信号=“H” かつ SEL2信号=“H”の時、
不揮発性メモリ(1)13の状態=制御プログラムの実行可能、
不揮発性メモリ(2)14の状態=更新制御プログラムの格納に使用可能
となり、
SEL1信号=“L” かつ SEL2信号=“L”の時、
不揮発性メモリ(1)13の状態=更新制御プログラムの格納に使用可能、
不揮発性メモリ(2)14の状態=制御プログラムの実行可能
となる。
また、無効時は、双方向バッファがHi-Zとなる。
このように、メモリ選択部123で発生させるSEL1信号、SEL2信号によって双方向バッファ15,16の切替制御を行い、主制御部12とネットワーク処理部11をそれぞれ不揮発性メモリ(1)13又は不揮発性メモリ(2)14に接続する。
この実施形態のように、制御プログラムを格納する不揮発性メモリが2つあり、最も新しいバージョンの制御プログラムを格納しているメモリがバージョンアップするたびに交互に変わるので、使用する不揮発性メモリを管理する必要がある。つまり、CPU121が制御プログラムを起動するときに、2つの不揮発性メモリのどちらのメモリの制御プログラムを使用するかを示す情報である起動情報を起動情報格納メモリ125に保存することで、正常に制御プログラムを使用できるように管理をする。なお、CPU121がこの起動情報を格納するタイミングは、更新制御プログラムのダウンロードが終了した時点である。
不揮発性メモリ(1)状態、不揮発性メモリ(2)状態の意味は、
不揮発性メモリ(1)状態=“H”: 制御プログラムの実行可能時
“L”: 更新制御プログラムの格納に使用可能時
であり、また、
不揮発性メモリ(2)状態=“H”: 制御プログラムの実行可能時
“L”: 更新制御プログラムの格納に使用可能時
である。
起動情報格納メモリ125に保存した起動情報の用い方は、CPU121によって、起動時に先ず、このメモリに保存した起動情報が参照される。その後、参照した起動情報によって実行する制御プログラムを格納した不揮発性メモリの情報を得て、その不揮発性メモリから読出した制御プログラムを実行プログラムとして用いることができる状態で管理し、処理要求に応じてこの制御プログラムを駆動する。
ここでは、制御プログラムを使用するために通常行われる起動時のアクセス動作を「通常動作」とし、ネットワーク経由で行われるアップデート(更新制御プログラムのダウンロード)要求時のアクセス動作を「アップデート動作」として、分けて説明する。
なお、下記のアクセス動作、特に「アップデート動作」の説明では、動作に係る信号のタイムチャートを示す図5、ネットワークから受取るデータの処理プロセスをタイムチャートにて示す図6及びアクセスによって一対の不揮発性メモリに格納するデータの遷移をメモリマップにて示す図7を併せて参照する。
電源ON時等における起動時の動作手順として、CPU121が不揮発性メモリをアクセスし、使用する制御プログラムを読出し、実行可能な状態にロードする時の手順を説明する。
図3に示すシーケンス図によると、電源ON等により起動が指示されると、先ず、主制御部12のメモリ選択部123は、初期条件としてCPU121が不揮発性メモリ(1)13に対してアクセスできるように、
SEL1信号=“H” かつ SEL2信号=“H”
を一対の設定情報として保持する(シーケンスSq101)。
次いで、メモリ選択部123は、CPU121に対し、リセットを要求し、要求に従いCPU121は、不揮発性メモリをアクセスするための設定をリセットする(シーケンスSq102)。
この後、CPU121は、起動情報格納メモリ125の起動情報にアクセスし(シーケンスSq103)、現在、2つの不揮発性メモリのうちどちらで起動すればよいかを示す情報を読込む(シーケンスSq104)。
ここでは、不揮発性メモリ(1)状態=“H”(制御プログラム実行可能時)
不揮発性メモリ(2)状態=“L”(更新制御プログラムの格納に使用可能)
であることが読込まれる。
SEL1信号=“H” かつ SEL2信号=“H”
に設定する(シーケンスSq105)。
この後、CPU121は、不揮発性メモリ(1)13にアクセスし(シーケンスSq106)、実行する制御プログラム(ここでは、プログラムVer1とする)を作業用のメモリに読出し(シーケンスSq107)、プログラムVer1により処理を実行する。
上記「通常動作」によって、実行する制御プログラム(ここでは、プログラムVer1とする)が起動された後、ネットワーク経由で行われるアップデート(更新制御プログラムのダウンロード)要求時の制御プログラムのアップデート処理の動作手順、及びアップデート後に、CPU121が更新制御プログラム(ここでは、プログラムVer2とする)を格納した不揮発性メモリをアクセスし、使用する制御プログラムを読出し、実行可能な状態にロードする時の手順を説明する。
図4に示すシーケンス図によると、実行する制御プログラムVer1が起動された後、ネットワーク20からアップデートの開始要求を受信すると(シーケンスSq201)、この要求を受けるネットワーク処理部11は、アップデート開始OKをネットワーク20へ出力する(シーケンスSq202)。
この後、ネットワーク20から更新プログラムVer2データが送られてくるので、ネットワーク処理部11はこのデータを受信し(シーケンスSq203)、受信した更新プログラムVer2データを、不揮発性メモリへ書込む(シーケンスSq204)。このとき、上記「通常動作」で説明したように、SEL2信号=“H”であるから、受信した更新プログラムVer2データは、不揮発性メモリ(2)14に書込まれる。
ネットワーク処理部11は、ネットワークインターフェースとしての機能し、複合機やプリンタのような画像処理装置では、ネットワーク20から印刷データを受信し、印刷出力要求にも応じる。このため、ネットワーク処理部11では、受信したデータから制御プログラムのアップデート処理の要求か、印刷出力処理の要求かを判断して処理を分ける必要がある。
図6は、TCP(Transmission Control Protocol)によって、ネットワーク20との通信を行う場合のネットワーク処理部11における受信データの処理を説明するタイムチャートである。
DMA転送は、受信パケットからプログラムデータのみを取り出してパケットごとに転送先の不揮発性メモリに書込む。このため、ネットワーク処理部11は、バッファメモリ上のパケットプログラムデータの先頭アドレス、データ長を管理する。
本実施形態では、不揮発性メモリに対するアクセスは、DMA転送により行うので、この転送に用いるバス上の点153,163を流れるデータは、制御プログラムデータのみである。
次いで、ネットワーク処理部11からのダウンロード終了信号を受取ったメモリ選択部123は、ダウンロード終了信号をCPU121へ出力する(シーケンスSq207)。
ダウンロード終了信号を受取ったCPU121は、次回制御プログラムを起動する時に更新プログラムVer2を格納した不揮発性メモリ(2)14をアクセスするように、起動情報格納メモリ125に、
不揮発性メモリ(2)状態=“H”(制御プログラム実行可能時)
を起動応報として設定する(シーケンスSq208)。
この後、CPU121は、現在、実行中のタスクが終了した時、タスク終了ビットの設定を“H”にして、メモリ選択部123へ出力する(シーケンスSq209)。
ダウンロード終了ビット=“H” かつ タスク終了ビット=“H”の時、
CPU121が不揮発性メモリ(2)14をアクセスできるように、
SEL1信号=“L” かつ SEL2信号=“L”
を一対の設定情報として保持する(シーケンスSq210)。
次いで、メモリ選択部123は、CPU121に対し、リセットを要求し、要求に従いCPU121は、不揮発性メモリをアクセスするための設定をリセットする(シーケンスSq211)。
この後、CPU121は、起動情報格納メモリ125の起動情報にアクセスし(シーケンスSq212)、現在、2つの不揮発性メモリのうちどちらで起動すればよいかを示す情報を読込む(シーケンスSq213)。
ここでは、不揮発性メモリ(1)状態=“L”(更新制御プログラムの格納に使用可能)
不揮発性メモリ(2)状態=“H”(制御プログラム実行可能時)
であることが読込まれる。
SEL1信号=“L” かつ SEL2信号=“L”
に設定する(シーケンスSq214)。
この後、CPU121は、不揮発性メモリ(2)14にアクセスし(シーケンスSq215)、実行する制御プログラム(ここでは、プログラムVer2)を作業用のメモリに読出し(シーケンスSq216)、プログラムVer2により処理を実行する。
この実施形態では、上記で説明したように、制御プログラムを格納する不揮発性メモリが2つあり、更新制御プログラムのダウンロードに用いる不揮発性メモリへのアクセスを、CPU121が制御するバス9を介さずに、ネットワーク処理部11が直接行うので、CPU121の動作を中断することなく、ネットワークからの更新制御プログラムのダウンロードを行える。
この動作状態は、図5の不揮発性メモリへのアクセス動作に係る信号のタイムチャートに示される。即ち、図5に示すSEL1信号、SEL2信号が、SEL1信号=“H”かつSEL2信号=“H”とした期間は、不揮発性メモリ(1)13の制御プログラムをCPU121が起動する期間であり、またこの期間ではネットワーク20からのプログラムダウンロードの要求に対してもネットワーク処理部11が応動して更新制御プログラムを不揮発性メモリ(2)14へ書込むことができる期間であることを示している。
図7は、不揮発性メモリに対するアクセス動作による制御プログラムの格納状態の遷移をメモリマップにて示す図である。
図7中の(A)は、初期状態を示すもので、不揮発性メモリ(1)13に制御プログラムVer1が格納された状態を示す。この制御プログラムVer1がCPU121によりアクセスされ、実行プログラムとして使用される(上記「通常動作」の説明、参照)。
図7中の(B)は、ダウンロード後の状態を示すもので、不揮発性メモリ(2)14にダウンロードされた更新制御プログラムVer2が格納された状態を示す。なお、不揮発性メモリ(1)13には、制御プログラムVer1が格納されたままで、上記のように、現行のタスクが終了し、リセットが掛けられるまで、制御プログラムVer1がCPU121によりアクセスされ、実行プログラムとして使用される。
図7中の(C)の上段は、ダウンロード後、リセットが掛けられ、ダウンロードした更新制御プログラムVer2を次のタスクに適用するために、実行プログラムをアクセスできる不揮発性メモリを不揮発性メモリ(2)14に切替え、CPU121がこのプログラムVer2を使用できるようにしたときの状態を示すものである。なお、図7中の(C)の下段は、更新制御プログラムVer2の起動NG後の状態を示すもので、この動作については、後述する。
さらに、ダウンロードを完了し、現行のタスクが終了した後、直ぐに不揮発性メモリを切替えて更新プログラムを使用することができるので、次のタスクに対し最新の制御プログラムを用いた処理を行うことで性能の向上を図ることができる。
実施形態2の画像処理装置は、制御プログラムを格納するための不揮発性の記憶手段として、第1記憶手段3及び第2記憶手段4を有し、一方が現行の制御プログラムの格納用で主制御手段2に接続され、他方が更新制御プログラムの格納用で読込制御手段1に接続される。また、ネットワーク20からの要求に応じ更新制御プログラムがダウンロードされるたびに、更新制御プログラムの格納場所として第1記憶手段3と第2記憶手段4を交互に用いる、といった点で実施形態1と共通の設計概念に基づいている。
従って、基本的な構成は、図8に示すように、図1に示した実施形態1の構成と変わりがない。即ち、いずれも、主制御手段2(2’)及び読込制御手段(1’)をそれぞれ第1記憶手段3と第2記憶手段4の一方から他方に切替える切替接続手段5,6を有し、この切替接続手段5,6それぞれの切替制御を行うための切替制御信号SEL2、SEL1を出力する手段を有する。
具体的には、この実施形態の読込制御手段1’は、実施形態1において図2の主制御部12(図1の主制御手段2に当たる)内に設けたメモリ選択部123に相当するメモリ選択手段(不図示)を有し、この手段によって、切替制御信号SEL2、SEL1を出力する一対の設定情報を管理する。なお、切替制御信号SEL2、SEL1は、実施形態1における信号と同じ機能を持ち、SEL1信号は、実行する制御プログラムを格納する記憶手段を選択し、SEL2信号は、ダウンロードされる更新制御プログラムを格納する記憶手段を選択するためにそれぞれ切替接続手段5,6を切替制御する信号である。
実施形態1の場合、第1記憶手段3又は第2の記憶手段4を切替える際、切替制御信号SEL2、SEL1の設定を主制御手段2(図2の主制御部2に当たる)で行い、このためには、更新制御プログラムのダウンロードが終了したことを主制御手段2が検知する必要があり、ダウンロードの終了を読込制御手段1から通信ライン7を介して通知し、この通知を受けて主制御手段2が切替制御信号SEL2、SEL1を設定するという処理プロセスをとるので、タイミングにずれが生じる可能性がある。
この実施形態では、読込制御手段1’に切替制御信号SEL2、SEL1を設定するメモリ選択手段を設けたことにより、主制御手段2’を経ることなく、更新制御プログラムのダウンロードが終了後、即時に切替を行うことが可能になり、適正な動作を保つことができる。
図9に示す実施形態3の画像処理装置の構成は、上記した実施形態1の画像処理装置(図1)にウォッチドッグ手段8を付加したことを特徴とする。なお、図9に示す構成は、ウォッチドッグ手段8を付加した以外、図1の構成と変わりがない。
ウォッチドッグ手段8は、主制御手段2において使用する制御プログラムによる動作異常を検知する手段である。
ウォッチドッグ手段8を付加した画像処理装置の実施形態として、より具体的に回路構成を示す図2(実施形態1と共通)を参照して、以下本実施形態を説明する。図2の画像処理装置では、ウォッチドッグ手段として、ウォッチドッグタイマ18を付加した構成の例を示す。なお、図2に示すウォッチドッグタイマ18を実施形態2の画像処理装置(図8)へ付加しても同様に構成することができる。
ウォッチドッグタイマ18は、内部にカウンタ(タイマ)を持ち、カウントUP動作を常時行っている。CPU121は、一定間隔でウォッチドッグタイマ18内のカウンタヘのリセット信号を出力する。ウォッチドッグタイマ18は、CPU121から一定間隔でカウンタのリセット信号を入力し、カウンタをリセットする。CPU121からリセット信号が入力されずにカウンタが最大値までカウントUPされると、ウォッチドッグタイマ18は、CPU121の動作異常と判断する。この実施形態では、ネットワーク20からダウンロードした直後の更新制御プログラムを起動したときにウォッチドッグタイマ18によってCPU121の動作異常が検知されたときに、異常に対応した処理を行えるようにする。
図10に示すシーケンス図は、上記図3のシーケンスに従って、実行する制御プログラムVer1が起動された後の「アップデート動作」の手順、即ち、ネットワーク20からアップデートの開始要求を受信し、CPU121がダウンロードした更新制御プログラムVer2を実行するまで、を前段の動作手順とし、更新制御プログラムの起動異常に対応する動作手順(図10中破線で囲んだ部分)を後段の動作手順とする。ただし、前段の「アップデート動作」の手順(シーケンスSq301〜Sq316)は、上記「アップデート動作」において、図4のシーケンスにもとづいて説明した通りであるから、ここでは、記載を省略し、先の説明を参照する。
ここで、更新制御プログラムVer2が正常に起動できなかった場合、CPU121は、ウォッチドッグタイマ18へのカウンタリセット出力を停止する。
CPU121からのカウンタリセットが来ないために、ウォッチドッグタイマ18は、カウントアップし、異常が検知される。ウォッチドッグタイマ18は、起動異常を検知すると、CPU起動NG信号を主制御部12のメモリ選択部123へ出力する(シーケンスSq321)。なお、更新制御プログラムVer2が正常に起動できなかった場合のCPU起動NG信号の発生タイミングについては、図5のタイムチャートの最下部に示している。
SEL1信号=“L” かつ SEL2信号=“L”であれば、
SEL1信号=“H” かつ SEL2信号=“H”とし、
また、
SEL1信号=“H” かつ SEL2信号=“H”であれば、
SEL1信号=“L” かつ SEL2信号=“L”とし、
この設定情報を保持し、CPU121が不揮発性メモリ(1)13をアクセスできるようにする(シーケンスSq322)。
なお、図10の例では、
SEL1信号=“L” かつ SEL2信号=“L”であるから、
シーケンスSq322では、
SEL1信号=“H” かつ SEL2信号=“H”
に設定する。
この後、再起動の際に、CPU121は、
SEL1信号=“H” かつ SEL2信号=“H”
を設定して、不揮発性メモリ(1)13にアクセスし(シーケンスSq324)、実行する制御プログラム(ここでは、プログラムVer1)を作業用のメモリに読出し(シーケンスSq325)、プログラムVer1により処理を実行する。
制御プログラムの格納状態の遷移をメモリマップにて示す図7中の(C)の下段は、異常が発生する直前に使用していた制御プログラムに戻し再起動する処理を行ったときの制御プログラムの格納状態を示す。同図には、再起動によって、異常が発生する直前に使用していたプログラムVer1をCPU121が使用できるようにした状態を示している。なお、図7中の(C)の上段は、ダウンロードした更新制御プログラムVer2が正常に起動できた場合の状態を示している。
Claims (4)
- 制御プログラムに従ってコンピュータを動作させることにより画像処理に必要な動作を制御する手段を有する画像処理装置であって、
前記制御プログラムに従って画像処理動作を制御する主制御手段と、
外部から入力されてくる更新制御プログラムを読込む読込制御手段と、
前記主制御手段と前記読込制御手段とにそれぞれ接続可能な第1記憶手段と、
前記主制御手段と前記読込制御手段とにそれぞれ接続可能な第2記憶手段と、
前記主制御手段との接続を前記第1記憶手段と前記第2記憶手段の一方から他方に切替える第1切替接続手段と、
前記読込制御手段との接続を前記第1記憶手段と前記第2記憶手段の一方から他方に切替える第2切替接続手段とを有し、
前記読込制御手段は、前記第1記憶手段と前記第2記憶手段のうち、実行する前記制御プログラムが格納される方を前記主制御手段に接続するように第1切替接続手段を切替制御すると同時に、前記制御プログラムが格納されない方を前記読込制御手段に接続するように第2切替接続手段を切替制御する手段を備え、
かつ、外部から入力される更新制御プログラムを、前記第1記憶手段と前記第2記憶手段のうち、前記第2切替接続手段によって接続される方に、直接読込む制御を行うことを特徴とする画像処理装置。 - 請求項1に記載された画像処理装置において、
前記読込制御手段は、前記更新制御プログラムの読込完了を検知し、読込完了を前記主制御手段に通知する手段と、読込完了の検知時に、前記主制御手段が当該更新制御プログラムを実行プログラムとしてアクセスし、かつ新たな更新制御プログラムの読込を可能にするために、前記第1切替接続手段及び第2切替接続手段の切替え制御条件の設定を変更する手段を備え、
前記主制御手段は、前記読込制御手段から更新制御プログラムの読込完了通知を受け、次回に制御プログラムを起動する時に、当該更新制御プログラムを実行プログラムとしてアクセスするために、適応するアクセス制御条件を設定する手段を備えたことを特徴とする画像処理装置。 - 請求項1又は2に記載された画像処理装置において、
前記制御プログラムの動作異常を検知する異常検知手段と、
前記異常検知手段が動作異常を検知したことを条件に、前記第1切替接続手段及び第2切替接続手段の切替制御条件の設定を変更する手段を有したことを特徴とする画像処理装置。 - 制御プログラムに従って実行する画像処理動作を制御する主制御手段、外部から入力されてくる更新制御プログラムを読込む読込制御手段の各制御手段と前記各制御手段がそれぞれアクセス可能な第1記憶手段と第2記憶手段との接続を、一方の記憶手段から他方の記憶手段に切替制御し、接続した記憶手段に対し前記各制御手段からのアクセスを行うアクセス制御方法であって、
前記読込制御手段は、前記第1記憶手段と前記第2記憶手段のうち、実行する前記制御プログラムが格納される方を前記主制御手段に接続するように切替制御すると同時に、前記制御プログラムが格納されない方を前記読込制御手段に接続するように切替制御し、かつ外部から入力される更新制御プログラムを、前記第1記憶手段と前記第2記憶手段のうち、前記制御プログラムが格納されない方の記憶手段に直接読込む制御を行うことを特徴とするアクセス制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008055305A JP5080318B2 (ja) | 2008-03-05 | 2008-03-05 | 画像処理装置及びアクセス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008055305A JP5080318B2 (ja) | 2008-03-05 | 2008-03-05 | 画像処理装置及びアクセス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009211537A JP2009211537A (ja) | 2009-09-17 |
JP5080318B2 true JP5080318B2 (ja) | 2012-11-21 |
Family
ID=41184600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008055305A Expired - Fee Related JP5080318B2 (ja) | 2008-03-05 | 2008-03-05 | 画像処理装置及びアクセス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5080318B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5431111B2 (ja) * | 2009-10-22 | 2014-03-05 | 株式会社日立製作所 | 情報処理装置及びシステム設定方法 |
DE102011102425A1 (de) * | 2011-05-24 | 2012-11-29 | Heidelberger Druckmaschinen Ag | Simultanes Softwareupdate |
JP5911271B2 (ja) * | 2011-11-21 | 2016-04-27 | キヤノン株式会社 | 情報処理装置、その制御方法、および制御プログラム |
JP6432199B2 (ja) * | 2014-08-05 | 2018-12-05 | 日本電気株式会社 | 情報処理システム、情報処理装置、制御方法およびプログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05342009A (ja) * | 1992-06-11 | 1993-12-24 | Toshiba Corp | コンピュータのプログラム種別管理装置 |
JP2002207605A (ja) * | 2000-11-13 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 情報処理装置、及び情報処理方法 |
JP4443213B2 (ja) * | 2003-12-26 | 2010-03-31 | 富士通株式会社 | 通信装置 |
-
2008
- 2008-03-05 JP JP2008055305A patent/JP5080318B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009211537A (ja) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101515260B1 (ko) | 셧다운 처리를 적절하게 실행할 수 있는 정보 처리 장치, 정보 처리 장치의 제어 방법, 및 저장 매체 | |
EP1909474B1 (en) | Image processor and its control method | |
JP5438371B2 (ja) | 画像処理装置および画像処理方法 | |
JP2014115776A (ja) | 画像処理装置、画像処理装置の制御方法及びプログラム | |
US10747483B2 (en) | Image forming apparatus that updates firmware | |
JP5080318B2 (ja) | 画像処理装置及びアクセス制御方法 | |
JP5984326B2 (ja) | 情報処理装置、プログラムの更新方法及びプログラム | |
US9244692B2 (en) | Information processing apparatus, control method for information processing apparatus, and program to stop supply of clock to a DSP | |
JP4246672B2 (ja) | 画像形成装置および画像形成装置制御方法 | |
JP2015022681A (ja) | 情報処理装置および情報処理装置におけるソフトウェア更新方法 | |
JP2008158991A (ja) | Nand型フラッシュメモリの制御システム | |
JP2012006176A (ja) | 情報処理装置および画像形成装置 | |
JP5011780B2 (ja) | 情報処理装置、及びその起動方法 | |
JP5895609B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
US10447886B2 (en) | Image processing apparatus for updating a non-volatile memory and method controlling image processing apparatus | |
JP6459543B2 (ja) | 画像形成装置及びジョブ処理制御方法並びにジョブ処理制御プログラム | |
JP7404780B2 (ja) | 情報処理装置、情報処理装置の更新方法及び更新プログラム | |
JP5383722B2 (ja) | 情報処理装置 | |
JP5780768B2 (ja) | 情報処理装置、その制御方法、およびプログラム | |
JP7180463B2 (ja) | 画像形成装置 | |
JP4622325B2 (ja) | 画像形成装置および画像形成装置の制御プログラム | |
CN119671838A (zh) | 信息处理系统、记录介质及信息处理方法 | |
JP5645630B2 (ja) | 情報処理装置、停止方法、及びプログラム | |
JP5447112B2 (ja) | 画像形成装置 | |
JP6464657B2 (ja) | 画像処理装置、プログラム更新方法、およびコンピュータプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120827 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5080318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |