[go: up one dir, main page]

JP5078312B2 - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法 Download PDF

Info

Publication number
JP5078312B2
JP5078312B2 JP2006282725A JP2006282725A JP5078312B2 JP 5078312 B2 JP5078312 B2 JP 5078312B2 JP 2006282725 A JP2006282725 A JP 2006282725A JP 2006282725 A JP2006282725 A JP 2006282725A JP 5078312 B2 JP5078312 B2 JP 5078312B2
Authority
JP
Japan
Prior art keywords
region
drain
conductivity type
polycrystalline silicon
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006282725A
Other languages
English (en)
Other versions
JP2007165853A (ja
Inventor
直人 斎藤
裕一郎 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006282725A priority Critical patent/JP5078312B2/ja
Priority to US11/582,911 priority patent/US7575967B2/en
Priority to KR1020060101733A priority patent/KR101316190B1/ko
Priority to TW095138581A priority patent/TWI423343B/zh
Priority to CN2006101605825A priority patent/CN1953149B/zh
Publication of JP2007165853A publication Critical patent/JP2007165853A/ja
Priority to US12/462,423 priority patent/US7964457B2/en
Application granted granted Critical
Publication of JP5078312B2 publication Critical patent/JP5078312B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/115—Resistive field plates, e.g. semi-insulating field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は低電圧動作、低消費電力および高駆動能力が要求される半導体装置、特に電圧検出器(Voltage Detector、以後VDと表記)や定電圧レギュレータ(Voltage Regulator、以後VRと表記)やスイッチングレギュレータ(Switching Regulator、以後SWRと表記)などのパワーマネージメント半導体装置の製造方法に関する。
従来技術について、図８を基に説明する。図８は従来技術による半導体装置の製造方法を示す工程順模式的断面図であり、オフセット型のＬＤＤ構造を有するＮＭＯＳトランジスタの例である。
図８（ａ）において、例えばボロンを添加した抵抗率２０Ωｃｍから３０Ωｃｍの不純物濃度を有するＰ型半導体基板１４１に、例えばボロンを１×１０11atoms／cm2から１×１０13atoms／cm2のドーズ量でイオン注入し、１０００〜１２００℃で数時間〜十数時間アニールすることによりＰウェル１４２となる拡散層を形成し、ＬＯＣＯＳ法によりフィールド絶縁膜２３として例えば膜厚数千Åから１μｍの熱酸化膜を形成した後、ＭＯＳトランジスタを形成する領域の絶縁膜を除去し、ゲート絶縁膜１４４として例えば膜厚１０ｎｍから１００ｎｍの熱酸化膜を形成する。ゲート絶縁膜１４４を形成する前もしくはゲート絶縁膜１４４を形成した後にＰ型半導体基板１及びＰウェル１４２の不純物濃度を調整するためのイオン注入を行う。
次に図８（ｂ）において、ゲート絶縁膜１４４上に多結晶シリコンを堆積し、プリデポジションあるいはイオン注入により不純物を導入し、パターニングを行うことによりゲート電極となる多結晶シリコンゲート１４５が形成される。
続いて、多結晶シリコンゲート１４５からある間隔を離してドレイン高濃度領域１４６を形成するために、例えばＡｓを、シート抵抗を低減するために好ましくは１×１０14〜１×１０16atoms／cm2の濃度でイオン注入する。続いて、多結晶シリコンゲート２５をマスクとしてセルフアラインによりドレイン低濃度領域２７を形成するために、例えばリンを好ましくは１×１０12〜１×１０14atoms／cm2の濃度でイオン注入する。
さらに図８（ｃ）において、層間絶縁膜１４８を２００ｎｍ〜８００ｎｍ程度の膜厚堆積させる。
そして図８（ｄ）において、ソース高濃度領域１４６およびドレイン高濃度領域１４６領域と配線の接続をとるためのコンタクトホール１４９を形成する。続いて、配線金属をスパッタ等で形成、パターニングを行うと、ドレイン電極金属１５０とドレイン高濃度領域１４６表面がコンタクトホール１４９を通して接続される。（例えば、非特許文献を参照）
図９は従来の技術の高耐圧半導体装置の製造方法を示す模式的断面フローである。一例として厚い酸化膜をドレイン端に有する高耐圧ＭＯＳトランジスタのゲート部分からドレインにかけての構造を示している。
図９（ａ）において、例えばボロン添加した抵抗率２０Ωｃｍから３０Ωｃｍの不純物濃度のＰ型半導体基板１６１に、例えばボロンを１×１０11atoms／cm2から１×１０13atoms／cm2のドーズ量でイオン注入し、１０００〜１２００℃で数時間〜十数時間アニールすることにより形成する拡散層を形成しＰウェル１６２とする。ここではＰ型半導体基板にＰウエルを形成する工程を示したが、Ｎ型半導体基板にＰウェルを形成する場合も同様である。基板の導電型はどちらを選択することも可能である。
続いて、ＬＯＣＯＳ法を用いて厚い酸化膜を形成する。シリコン窒化膜（図示せず）を堆積、パターニングしたあと、不純物例えばリンを１×１０11atoms／cm2から１×１０13atoms／cm2イオン注入し、その後、厚い酸化膜、例えば膜厚０．２μｍから２μｍの熱酸化膜を選択的に形成する。このような工程を経て、厚い酸化膜１６４の下にドレイン低濃度不純物領域１６３ができあがる。
次に、図９（ｂ）に示すように、一度薄い酸化膜を除去した後、ゲート絶縁膜１６５を形成する。
続いて、図９（ｃ）に示すように、多結晶シリコン１６７を堆積し、プリデポジションあるいはイオン注入により不純物を導入する。
さらに、図９（ｄ）に示すように、多結晶シリコン１６７のパターニングを行うことによりゲート電極となる多結晶シリコンゲート１６８を形成する。
そして、図９（ｅ）に示すように、シート抵抗を低減するために、例えばＡｓを好ましくは１×１０14〜１×１０16atoms／cm2の濃度でイオン注入し、ソース（図示せず）およびドレイン高濃度領域１７０を形成する。
前田和夫著「はじめての半導体プロセス」、工業調査会、２０００年１２月１０日、ｐ３０
上記の従来の製造方法による半導体装置においては、ある程度の高さの、接合耐圧、表面ブレイクダウン耐圧、スナップバック耐圧、あるいは低いインパクトイオン化率を得るために、より濃度の薄いドレイン領域を形成しようとすると、ＥＳＤ耐圧が減少する方向にあり、ＥＳＤ耐圧規格を満たすことができない場合が出てくる。また、大きなドレイン電流を流したとき、低濃度領域における特に抵抗が高い部分で自己発熱が起き、電流集中が起こることにより素子が破壊するという現象も見られる。
すなわちトランジスタの重要な各特性と、ＥＳＤ耐圧の両立ができないことがあり、トランジスタのサイズを大きくして何とか特性、規格を満たすのが精一杯で、その結果チップ面積の増大に伴うコストアップは容認しなければならない、という問題があった。
また、一般的にコンタクト領域における配線金属のカバレッジは良好ではなく、平坦部におけるの配線厚さの２０％程度となっていることが多い。これが電流密度を制限する要因のひとつでもあり、結果としてコンタクト領域の面積を大きくしないと大電流を流すことは困難であった。
本発明は以上のような点に着目してなされたもので、本発明は十分なＥＳＤ耐圧を満たしつつ、熱破壊が起き難く、しかも面積の小さいトランジスタを形成することで結果的には低コストであり、寄生抵抗の小さい半導体装置の実現を可能とする製造方法を提供することを目的とする。
上記課題を解決するために、本発明は次の手段を用いた。
（１） 第一導電型の半導体基板層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第一の多結晶シリコンを堆積し、その後不純物導入を行うことによってゲート電極を形成する工程と、前記第一導電型の半導体基板層内に第二導電型の少なくとも２種類の濃度の不純物拡散層を形成する工程と、前記第二導電型の不純物拡散層の電気的接続をとるためのコンタクトホールを形成する工程と、配線金属を堆積し、前記コンタクトホールを通して前記第二導電型の不純物拡散層と前記配線金属を電気的に接続する工程を有する半導体装置の製造方法において、前記第二導電型の拡散層のうち不純物濃度がより低濃度である方の領域上で接続され、前記第ニ導電型の半導体領域表面よりも高い位置に、第二導電型の拡張領域を付加することとした。
（２） 第一導電型の半導体基板層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極に不純物を導入する工程と、前記第一導電型の半導体層内に第二導電型の少なくとも２種類の濃度の不純物拡散層を形成する工程と、第一導電型の半導体基板層上に層間絶縁膜を形成する工程と、前記第二導電型の不純物拡散層上に堆積した前記層間絶縁膜の一部を除去する工程と、前記第二導電型の不純物拡散層上に堆積した前記層間絶縁膜の一部を除去した領域上に多結晶シリコンを形成し、前記第二導電型の不純物拡散層表面と前記多結晶シリコンを接続する工程と、前記多結晶シリコンに第二導電型の不純物を導入する工程と、前記第二導電型の不純物拡散層と配線金属の電気的接続をとるためのコンタクトホールを形成する工程と、前記配線金属を堆積し、前記第二導電型の不純物拡散層と配線金属を電気的に接続すると同時に前記第二導電型の不純物拡散層と前記多結晶シリコンとを接続する工程とした。
（３） （２）において第一導電型の半導体基板層は第二導電型の半導体基板に形成することとした。
（４） （２）において多結晶シリコンの膜厚は５０ｎｍから８００ｎｍの範囲であるとした。
（５）（２）において多結晶シリコンに不純物を導入する工程は、イオン注入法であることとした。
（６）（２）において、配線金属を堆積し、前記第二導電型の不純物拡散層と前記配線金属を前記コンタクトホールを通して電気的に接続すると同時に、前記配線金属と前記多結晶シリコンとを接続する工程とした。
（７）（２）において、多結晶シリコンを形成し、多結晶シリコンに第二導電型の不純物を導入する工程と、その後、多結晶シリコン上に絶縁膜を形成し、さらにその後、第二導電型の不純物拡散層の電気的接続をとるためのコンタクトホールを形成する工程と、配線金属を堆積する工程とした。
（８） 第一導電型の半導体基板層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に多結晶シリコンを堆積し不純物導入を行う工程と、前記多結晶シリコン上にシリコン窒化膜を堆積しパターニングする工程と、前記シリコン窒化膜をマスクとして前記多結晶シリコンをパターニングし、ゲート電極を形成する工程と、前記第一導電型の半導体層内に第二導電型の少なくとも２種類の濃度の複数の不純物拡散層を形成する工程と、前記ゲート電極の側壁にシリコン窒化膜のサイドスペーサを形成する工程と、前記ゲート電極とシリコン窒化膜のサイドスペーサにさらに多結晶シリコンのサイドスペーサを形成する工程と、第一導電型の半導体基板層上に層間絶縁膜を形成する工程と、前記多結晶シリコンのサイドスペーサ上の前記層間絶縁膜の一部と、前記第二導電型の不純物拡散層上の前記層間絶縁膜の一部を除去しコンタクトホールを形成する工程と、配線金属を堆積し、前記多結晶シリコンのサイドスペーサおよび前記第二導電型の不純物拡散層と前記配線金属を前記コンタクトホールを通して電気的に接続すること工程とした。
（９）（８）において配線金属を堆積し、第二導電型の不純物拡散層と配線金属をコンタクトホールを通して電気的に接続すると同時に多結晶シリコンのサイドスペーサも配線金属に接続するこ工程とした。
（１０）（８）において第一導電型の半導体基板層は第二導電型の半導体基板に形成する工程とした。
（１１） （５）においてシリコン窒化膜サイドスペーサの幅は０．１μｍから０．５μｍの範囲である工程とした。
（１２）（５）において多結晶シリコンサイドスペーサの幅は０．２μｍから１．０μｍの範囲である工程とした。
（１３）（５）において多結晶シリコンサイドスペーサに不純物を導入する工程は、イオン注入法である工程とした。
（１４）第一導電型の半導体基板層上の一部に第二導電型の第一不純物拡散層を形成する工程と、前記第二導電型の第一不純物拡散層上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜が形成されていない領域に、ゲート絶縁膜を形成する工程と、前記第二導電型の第一不純物拡散層上のシリコン酸化膜の一部を除去し、前記第二導電型の不純物拡散層のシリコン表面を露出させる工程と、前記ゲート絶縁膜および前記第二導電型の不純物拡散層上絶縁膜の一部を除去した領域上に多結晶シリコンを堆積させ、前記第二導電型の不純物拡散層のシリコン表面と前記多結晶シリコンを接続する工程と、前記多結晶シリコンに第二導電型の不純物を導入する工程と、前記多結晶シリコンをパターニングして、前記ゲート絶縁膜上のゲート電極と、前記第二導電型の不純物拡散層上の拡張ドレイン領域を分離する工程と、第二導電型の第一不純物拡散層に隣接する第二導電型の第ニ不純物拡散層を形成する工程と、前記第二導電型の不純物拡散層の電気的接続をとるためのコンタクトホールを形成する工程と、配線金属を堆積し、前記第二導電型の不純物拡散層と前記配線金属を前記コンタクトホールを通して電気的に接続する工程とした。
（１５） （１４）において、第二導電型の第一不純物拡散層上の絶縁膜が１００ｎｍから１２００ｎｍの膜厚であるシリコン酸化膜であることとした。
（１６）（１４）において、第二導電型の不純物拡散層と配線金属を、コンタクトホールを通して電気的に接続すると同時に、第二多結晶シリコンも配線金属に接続する工程とした。
上述したように、本発明はＣＭＯＳを含むパワーマネージメント半導体装置やアナログ半導体装置の製造方法であり、ＭＯＳトランジスタにおけるドレイン低濃度領域のシリコン表面の一部およびその上方に、導電率および熱伝導率の高い物質からなる拡張領域を配置し接続することで、通常の回路動作時はドレイン抵抗の低減に寄与し、高電流での動作時やＥＳＤサージ入力時にはドレイン低濃度領域で発生する熱の拡散を促進し、温度上昇を抑制することで、シリコンの熱破壊を抑止することが可能となり、ＥＳＤ耐圧および素子破壊耐性が向上する。さらに、ドレイン低濃度領域の濃度設定の自由度が増すため、所望のトランジスタ特性を実現することが容易となるという効果もある。
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明による半導体装置の製造方法に係る第一の実施例を示す模式的断面フローである。
図１（ａ）において、例えばボロン添加した抵抗率２０Ωｃｍから３０Ωｃｍの不純物濃度のＰ型半導体基板１に、例えばボロンを１×１０11atoms／cm2から１×１０13atoms／cm2のドーズ量でイオン注入し、１０００〜１２００℃で数時間〜十数時間アニールすることにより拡散層であるＰウェル２を形成する。ここではＰ型半導体基板にＰウエルを形成する工程を示したが、Ｎ型半導体基板にＰウェルを形成する場合も同様である。基板の導電型は本発明の本質とは関係ない。
続いて、ＬＯＣＯＳ法により、例えば膜厚数千Åから１μｍの熱酸化膜を形成しフィールド絶縁膜３とした後、ＭＯＳトランジスタを形成する領域の絶縁膜を除去し、例えば膜厚１０ｎｍから１００ｎｍの熱酸化膜によりゲート絶縁膜４を形成する。ゲート絶縁膜４を形成する前もしくはゲート絶縁膜４を形成した後にＰ型半導体基板１及びＰウェル２の不純物濃度を調整するためのイオン注入を行う。引き続いて、ゲート絶縁膜５上に多結晶シリコンを堆積し、プリデポジションあるいはイオン注入により不純物を導入し、パターニングを行うことによりゲート電極となる多結晶シリコンゲート５を形成する。
続いて、シート抵抗を低減するために例えばＡｓを好ましくは１×１０14〜１×１０16atoms／cm2の濃度で多結晶シリコンゲート５からある間隔を離してイオン注入し、ドレイン高濃度領域７を形成する。続いて、多結晶シリコンゲート５をマスクとしてセルフアライン(自己整合的)になるように、例えばリンを好ましくは１×１０12〜１×１０14atoms／cm2の濃度でイオン注入し、ドレイン低濃度領域８を形成する。
続いて、層間絶縁膜６を２００ｎｍ〜８００ｎｍ程度の膜厚で堆積させる。
図１（ｂ）において、ドレイン低濃度領域８およびドレイン高濃度領域７上で多結晶シリコンゲート５からある間隔を離れた領域の層間絶縁膜６の一部を除去し、ドレイン低濃度領域８およびドレイン高濃度領域７上のシリコン表面を露出させる。
図１（ｃ）において、図１（ｂ）で露出させたドレイン低濃度領域８およびドレイン高濃度領域７上のシリコン表面に多結晶シリコンを堆積してから、不純物を導入し、パターニングを行うことにより、多結晶シリコンドレイン１１を形成する。不純物としては例えばリンを好ましくは１×１０14〜１×１０16atoms／cm2の濃度でイオン注入する。
次に図１（ｄ）において、ソースおよびドレイン領域と配線の接続をとるためのコンタクトホール１２、１３を形成する。その後、配線金属をスパッタで形成、パターニングを行うと、配線金属とドレイン表面がコンタクトホールを通して接続すると同時に、ドレイン低濃度領域８上の多結晶シリコンドレイン１１とドレイン電極金属１７が接続される。なお、多結晶シリコンドレイン１１とドレイン電極金属１７は必ずしも接続する必要はない。ＥＳＤ耐量、トランジスタ耐圧、ドレイン電流量等を考慮して、どちらか選択すれば良い。
図２は本発明の半導体装置の製造方法に係る第二の実施例を示す模式的断面フローである。
図２（ａ）において、例えばボロン添加した抵抗率２０Ωｃｍから３０Ωｃｍの不純物濃度のＰ型半導体基板２１に、例えばボロンを１×１０11atoms／cm2から１×１０13atoms／cm2のドーズ量でイオン注入し、１０００〜１２００℃で数時間〜十数時間アニールすることにより拡散層であるＰウェル２２を形成する。ここではＰ型半導体基板にＰウエルを形成する工程を示したが、Ｎ型半導体基板にＰウェルを形成する場合も同様である。基板の導電型は本発明の本質とは関係ない。
続いて、ＬＯＣＯＳ法によりフィールド絶縁膜２３、例えば膜厚数千Åから１μｍの熱酸化膜を形成した後、ＭＯＳトランジスタを形成する領域の絶縁膜を除去し、ゲート絶縁膜２４、例えば膜厚１０ｎｍから１００ｎｍの熱酸化膜を形成する。ゲート絶縁膜２４を形成する前もしくはゲート絶縁膜２４を形成した後にＰ型半導体基板２１及びＰウェル２２の不純物濃度を調整するためのイオン注入を行う。引き続いて、ゲート絶縁膜２４上に多結晶シリコンを堆積し、プリデポジションあるいはイオン注入により不純物を導入し、パターニングを行うことによりゲート電極となる多結晶シリコンゲート２５が形成される。
続いて、多結晶シリコンゲート２５からある間隔を離してドレイン高濃度領域２７、例えばＡｓを、シート抵抗を低減するため好ましくは１×１０14〜１×１０16atoms／cm2の濃度でイオン注入する。続いて、多結晶シリコンゲート２５をマスクとしてセルフアラインによりドレイン低濃度領域２８、例えばリンを好ましくは１×１０12〜１×１０14atoms／cm2の濃度でイオン注入する。
続いて、層間絶縁膜２６を２００ｎｍ〜８００ｎｍ程度の膜厚堆積させる。
図２（ｂ）において、ドレイン低濃度領域２８およびドレイン高濃度領域２７上で多結晶シリコンゲート２５からある間隔を離れた領域の層間絶縁膜２６の一部を除去し、ドレイン低濃度領域２８およびドレイン高濃度領域２７上に、それぞれドレイン低濃度領域コンタクトホール３１、およびドレイン高濃度領域コンタクトホール３２を形成し、シリコン表面を露出させる。
図２（ｃ）において、配線金属層３４をスパッタで所望の厚みで全面に堆積させる。
次に図２（ｄ）において、配線金属層３４をパターニングし、ソース電極３５およびドレイン高濃度領域電極３７と、ドレイン低濃度領域金属層３６が形成される。
図３は本発明の半導体装置の製造方法に係る第三の実施例を示す模式的断面フローである。
図３（ａ）において、例えばボロンを添加した抵抗率２０Ωｃｍから３０Ωｃｍの不純物濃度を有するＰ型半導体基板４１に、例えばボロンを１×１０11atoms／cm2から１×１０13atoms／cm2のドーズ量でイオン注入し、１０００〜１２００℃で数時間〜十数時間アニールすることにより拡散層であるＰウェル４２を形成する。ここではＰ型半導体基板にＰウエルを形成する工程を示したが、Ｎ型半導体基板にＰウェルを形成する場合も同様である。基板の導電型は本発明の本質とは関係ない。
続いて、ＬＯＣＯＳ法によりフィールド絶縁膜４３、例えば膜厚数千Åから１μｍの熱酸化膜を形成した後、ＭＯＳトランジスタを形成する領域の絶縁膜を除去し、ゲート絶縁膜４４、例えば膜厚５ｎｍから１００ｎｍの熱酸化膜を形成する。ゲート絶縁膜４４を形成する前もしくはゲート絶縁膜４４を形成した後にＰ型半導体基板４１及びＰウェル４２の不純物濃度を調整するためのイオン注入を行う。引き続いて、ゲート絶縁膜４４上に多結晶シリコンを堆積し、プリデポジションあるいはイオン注入により不純物を導入する。さらにシリコン窒化膜を堆積、パターニングを行うことでゲート電極上シリコン窒化膜４６を有する形状となる。ここで、好ましくは多結晶シリコンの膜厚は１００ｎｍ〜５００ｎｍ、シリコン窒化膜の膜厚は３０ｎｍ〜１００ｎｍの範囲である。また、多結晶シリコン膜とシリコン窒化膜のあいだに、ＷＳｉ等のシリサイド層を堆積しても良い。
その後、ゲート電極上シリコン窒化膜４６をマスクとして多結晶シリコンをパターニングすることにより、ゲート電極となる多結晶シリコンゲート４５が形成される。
続いて、例えばＡｓを、シート抵抗を低減するため好ましくは１×１０14〜１×１０16atoms／cm2の濃度で多結晶シリコンゲート４５からある間隔を離してイオン注入することでドレイン高濃度領域４７およびソース高濃度領域４９を形成する。続いて、多結晶シリコンゲート５およびシリコン窒化膜４６をマスクとしてセルフアラインとなるよう、例えばリンを好ましくは１×１０12〜１×１０14atoms／cm2の濃度でイオン注入することでドレイン低濃度領域４８およびソース低濃度領域５０を形成する。
図３（ｂ）において、再びシリコン窒化膜を堆積し、異方性エッチング行うことによりシリコン窒化膜サイドスペーサ５１が形成される。この後、Ｗｅｔエッチングにより、ソースおよびドレイン上の酸化膜を除去しておく。なお、多結晶シリコンゲート４５とゲート電極上シリコン窒化膜４６の膜厚、およびサイドスペーサを構成するシリコン窒化膜の膜厚を制御することにより、シリコン窒化膜サイドスペーサ５１の横方向の幅を様々に変えることができる。シリコン窒化膜の膜厚は好ましくは、１００ｎｍ〜５００ｎｍであり、横方向の幅は０．１〜０．５μｍである。また、シリコン窒化膜のエッチング条件によっては、同時にソースおよびドレイン上の酸化膜も除去されるときもあるので、その後のＷｅｔエッチングは行う必要がない場合もある。
次に図３（ｃ）において、図３（ｂ）で露出させたドレイン低濃度領域４８およびドレイン高濃度領域４７上のシリコン表面に第２の多結晶シリコンを堆積、プリデポジションあるいはイオン注入にて不純物を導入後、異方性エッチング行うことにより、多結晶シリコンサイドスペーサ５２が形成される。この多結晶シリコンサイドスペーサ５２の不純物の導入量を様々に変えることにより、ＥＳＤ耐量およびドレイン抵抗の制御を行うことができる。
このようにして、ソース高濃度領域４９、ソース低濃度領域５０の一部およびドレイン高濃度領域４７、ドレイン低濃度領域４８のシリコン表面は多結晶シリコンサイドスペーサと接続されることになる。多結晶シリコンゲート４５とゲート電極上シリコン窒化膜４６の膜厚、およびサイドスペーサを構成するシリコン窒化膜の膜厚とサイドスペーサを構成する多結晶シリコンの堆積膜厚を制御することにより、多結晶シリコンサイドスペーサ５２の横方向の長さを様々に変えることができる。好ましくは、多結晶シリコンサイドスペーサ５２の横方向の長さは、０．２μｍ〜１．０μｍである。特に、多結晶シリコンサイドスペーサ５２とドレイン低濃度領域４８およびドレイン高濃度領域４７上のシリコン表面の接触面積を制御することができる。
不純物はソースおよびドレインと同導電型とし、ここではたとえばリンを好ましくは１×１０14〜５×１０16atoms／cm2の濃度でイオン注入する。
次に図３（ｄ）において、層間絶縁膜５４を２００ｎｍ〜８００ｎｍ程度の膜厚堆積させる。続いてソースおよびドレイン領域と配線の接続をとるためのコンタクトホールを形成する。コンタクトホールはその一部が多結晶シリコンサイドスペーサ５２上にくるよう形成する。好ましくは、コンタクトホールと多結晶シリコンサイドスペーサのオーバーラップ長さは、０．２μｍ〜１．０μｍである。その後、配線金属をスパッタで形成、パターニングを行うと、配線金属とドレイン表面がコンタクトホールを通して接続すると同時に、ドレイン低濃度領域４８上の多結晶シリコンサイドスペーサ５２とドレイン電極金属５３が接続される。多結晶シリコンゲート４５からドレイン電極金属５３までの距離は多結晶シリコンサイドスペーサ５２の膜厚によって一義的に決まる為、ばらつきによるマージンを考慮する必要がなく、最小寸法にて設計が可能であるため、素子を最小化できる。なお、多結晶シリコンサイドスペーサ５２とドレイン電極金属５３は必ずしも接続する必要はない。所望の電気特性、トランジスタサイズ等を考慮して、接続するか、しないかを選択すべきである。
図４は本発明の半導体装置の製造方法に係る第四の実施例を示す模式的断面フローである。
図４（ａ）において、例えばボロンを添加した抵抗率２０Ωｃｍから３０Ωｃｍの不純物濃度のＰ型半導体基板６１に、例えばボロンを１×１０11atoms／cm2から１×１０13atoms／cm2のドーズ量でイオン注入し、１０００〜１２００℃で数時間〜十数時間アニールすることにより拡散層であるＰウェル６２を形成する。ここではＰ型半導体基板にＰウエルを形成する工程を示したが、Ｎ型半導体基板にＰウェルを形成する場合も同様である。基板の導電型は本発明の本質とは関係ない。
続いて、ＬＯＣＯＳ法によりフィールド絶縁膜６３、例えば膜厚数千Åから１μｍの熱酸化膜を形成した後、ＭＯＳトランジスタを形成する領域の絶縁膜を除去し、ゲート絶縁膜６４、例えば膜厚５ｎｍから１００ｎｍの熱酸化膜を形成する。ゲート絶縁膜６４を形成する前もしくはゲート絶縁膜６４を形成した後にＰ型半導体基板６１及びＰウェル６２の不純物濃度を調整するためのイオン注入を行う。引き続いて、ゲート絶縁膜４５上に多結晶シリコンを堆積し、プリデポジションあるいはイオン注入により不純物を導入する。さらにシリコン窒化膜を堆積、パターニングを行うことでゲート電極上シリコン窒化膜６６を有する形状となる。ここで、好ましくは多結晶シリコンの膜厚は１００ｎｍ〜５００ｎｍ、シリコン窒化膜の膜厚は３０ｎｍ〜１００ｎｍとなるよう設定する。また、多結晶シリコン膜とシリコン窒化膜のあいだに、ＷＳｉ等のシリサイド層を堆積しても良い。
その後、ゲート電極上シリコン窒化膜６６をマスクとして多結晶シリコンをパターニングすることにより、ゲート電極となる多結晶シリコンゲート６５が形成される。
続いて、例えばＡｓを、シート抵抗を低減するため好ましくは１×１０14〜１×１０16atoms／cm2の濃度で多結晶シリコンゲート６５からある間隔を離してイオン注入することでドレイン高濃度領域６７およびソース高濃度領域６９を形成する。続いて、多結晶シリコンゲート６５およびシリコン窒化膜６６をマスクとしてセルフアラインにより、ドレイン低濃度領域６８およびソース低濃度領域７０を、例えばリンを好ましくは１×１０12〜１×１０14atoms／cm2の濃度でイオン注入することで形成する。
図４（ｂ）において、再びシリコン窒化膜を堆積し、異方性エッチング行うことによりシリコン窒化膜サイドスペーサ７１が形成される。なお、多結晶シリコンゲート６５とゲート電極上シリコン窒化膜６６の膜厚、およびサイドスペーサを構成するシリコン窒化膜の膜厚を制御することにより、シリコン窒化膜サイドスペーサ７１の横方向の幅を様々に変えることができる。シリコン窒化膜の膜厚は好ましくは、１００ｎｍ〜５００ｎｍであり、横方向の幅は０．１〜０．５μｍである。
次に図４（ｃ）において、層間絶縁膜７４を２００ｎｍ〜８００ｎｍ程度の膜厚全面に堆積させる。
次に図４（ｄ）において、続いてソースおよびドレイン領域の低濃度領域上、高濃度領域上それぞれのコンタクトホールを形成する。その後、Ａｌ−Ｓｉ−Ｃｕ等の金属をスパッタで形成、パターニングを行うと、それぞれのコンタクトホールを通してＡｌ−Ｓｉ−Ｃｕ金属層とソースおよびドレイン表面が接続し、ドレイン高濃度領域電極７６、ドレイン低濃度領域金属層７５、ソース高濃度領域電極７８、ソース低濃度領域金属層７７が形成される。なお、ソース低濃度領域上においては、必ずしもコンタクトホールおよび金属層を形成する必要はない。
図５は本発明の半導体装置の製造方法に係る第五の実施例を示す模式的断面フローである。厚い酸化膜をドレイン端に有する高耐圧ＭＯＳトランジスタのゲート部分からドレインにかけての構造を示している
図５（ａ）において、例えばボロン添加した抵抗率２０Ωｃｍから３０Ωｃｍの不純物濃度のＰ型半導体基板８１に、例えばボロンを１×１０11atoms／cm2から１×１０13atoms／cm2のドーズ量でイオン注入し、１０００〜１２００℃で数時間〜十数時間アニールすることにより拡散層であるＰウェル８２を形成する。ここではＰ型半導体基板にＰウエルを形成する工程を示したが、Ｎ型半導体基板にＰウェルを形成する場合も同様である。基板の導電型は本発明の本質とは関係ない。
続いて、ＬＯＣＯＳ法を用いて厚い酸化膜を形成する。それはシリコン窒化膜（図示せず）を堆積、パターニングしたあと、不純物たとえばリンを１×１０11atoms／cm2から１×１０13atoms／cm2イオン注入し、その後、厚い酸化膜、例えば膜厚０．２μｍから２μｍの熱酸化膜を形成する。このような工程を経て、厚い酸化膜８４の下にドレイン低濃度不純物領域８３ができあがる。さらにその後ゲート絶縁膜８５を形成しておく。
その後、図５（ｂ）に示すように、厚い酸化膜８４の一部をエッチングによって除去し、ドレイン低濃度領域窓８６をあける。エッチングは異方性エッチングあるいは異方性エッチングと等方性エッチングの２段階により行われ、ドレイン低濃度領域８３の表面を露出させる。ドレイン低濃度領域窓８６から薄い酸化膜であるゲート絶縁膜８５までの距離は、所望の電気特性、例えば、耐圧を考慮して決められる。
続いて、図５（ｃ）に示すように、多結晶シリコン８７を堆積し、プリデポジションあるいはイオン注入により不純物を導入する。
続いて、図５（ｄ）に示すように、多結晶シリコン８７のパターニングを行うことによりゲート電極となる多結晶シリコンゲート８８とドレイン低濃度領域上のドレイン多結晶シリコン領域８９が形成される。
続いて、図５（ｅ）に示すように、ソース（図示せず）およびドレイン高濃度領域９０、を形成するため、例えばＡｓを、シート抵抗を低減するため好ましくは１×１０14〜１×１０16atoms／cm2の濃度でイオン注入する。その後、配線形成工程を行うが、このとき、ドレイン高濃度領域９０に接続される電極を、ドレイン多結晶シリコン領域８９に接続する場合もしない場合もある。所望のトランジスタ耐圧、ＥＳＤ耐圧、駆動能力を考慮して最適な設定にすれば良い。
図６は本発明の半導体装置の製造方法に係る第六の実施例を示す模式的断面フローである。厚い酸化膜をドレイン端に有する高耐圧ＭＯＳトランジスタのゲート部分からドレインにかけての構造を示している
図６（ａ）において、例えばボロンを添加した抵抗率２０Ωｃｍから３０Ωｃｍの不純物濃度のＰ型半導体基板１０１、例えばボロンを１×１０11atoms／cm2から１×１０13atoms／cm2のドーズ量でイオン注入し、１０００〜１２００℃で数時間〜十数時間アニールすることにより拡散層であるＰウェル１０２を形成する。ここではＰ型半導体基板にＰウエルを形成する工程を示したが、Ｎ型半導体基板にＰウェルを形成する場合も同様である。基板の導電型は本発明の本質とは関係ない。
続いて、ＬＯＣＯＳ法を用いて厚い酸化膜を形成する。それはシリコン窒化膜（図示せず）を堆積、パターニングしたあと、不純物たとえばリンを１×１０11atoms／cm2から１×１０13atoms／cm2イオン注入し、その後、厚い酸化膜として例えば膜厚０．２μｍから２μｍの熱酸化膜を形成する。このような工程を経て、厚い酸化膜１０４の下にドレイン低濃度不純物領域１０３ができあがる。さらにその後ゲート絶縁膜１０５を形成しておく。
続いて、図６（ｂ）に示すように、多結晶シリコンを堆積し、プリデポジションあるいはイオン注入により不純物を導入する。続いて、多結晶シリコンのパターニングを行うことによりゲート電極となる多結晶シリコンゲート１０８が形成される
その後、図６（ｃ）に示すように、厚い酸化膜１０４の一部をエッチングによって除去し、ドレイン低濃度領域窓１０６をあける。エッチングは異方性エッチングあるいは異方性エッチングと等方性エッチングの２段階により行われ、ドレイン低濃度領域１０３の表面を露出させる。ドレイン低濃度領域窓１０６から薄い酸化膜であるゲート絶縁膜１０５までの距離は、所望の電気特性、例えば、耐圧を考慮して決められる。
続いて、図６（ｄ）に示すように、再び多結晶シリコンを堆積し、プリデポジションあるいはイオン注入により不純物を導入する。続いて、多結晶シリコンのパターニングを行うことにより、ドレイン低濃度領域上のドレイン多結晶シリコン領域１０９が形成される。
続いて、図６（ｅ）に示すように、ソース（図示せず）およびドレイン高濃度領域１１０、を形成するため、例えばＡｓをシート抵抗を低減するため好ましくは１×１０14〜１×１０16atoms／cm2の濃度でイオン注入する。その後、配線形成工程を行うが、このとき、ドレイン高濃度領域１１０に接続される電極を、ドレイン多結晶シリコン領域１０９に接続する場合もしない場合もある。所望のトランジスタ耐圧、ＥＳＤ耐圧、駆動能力を考慮して最適な設定にすれば良い。
図７は本発明の半導体装置の製造方法に係る第六の実施例を示す模式的断面フローである。厚い酸化膜をドレイン端に有する高耐圧ＭＯＳトランジスタのゲート部分からドレインにかけての構造を示している
図７（ａ）において、例えばボロンを添加した抵抗率２０Ωｃｍから３０Ωｃｍの不純物濃度のＰ型半導体基板１２１に、例えばボロンを１×１０11atoms／cm2から１×１０13atoms／cm2のドーズ量でイオン注入し、１０００〜１２００℃で数時間〜十数時間アニールすることにより拡散層であるＰウェル１２２を形成する。ここではＰ型半導体基板にＰウエルを形成する工程を示したが、Ｎ型半導体基板にＰウェルを形成する場合も同様である。基板の導電型は本発明の本質とは関係ない。
続いて、ＬＯＣＯＳ法を用いて厚い酸化膜を形成する。それはシリコン窒化膜（図示せず）を堆積、パターニングしたあと、不純物たとえばリンを１×１０11atoms／cm2から１×１０13atoms／cm2イオン注入し、その後、厚い酸化膜として、例えば膜厚０．２μｍから２μｍの熱酸化膜を形成する。このような工程を経て、厚い酸化膜１２４の下にドレイン低濃度不純物領域１２３ができあがる。さらにその後ゲート絶縁膜１２５を形成しておく。
続いて、図７（ｂ）に示すように、多結晶シリコンを堆積し、プリデポジションあるいはイオン注入により不純物を導入する。続いて、多結晶シリコンのパターニングを行うことによりゲート電極となる多結晶シリコンゲート１２８が形成される
その後、図７（ｃ）に示すように、厚い酸化膜１２４の一部をエッチングによって除去し、ドレイン低濃度領域窓１２６をあける。エッチングは異方性エッチングあるいは異方性エッチングと等方性エッチングの２段階により行われ、ドレイン低濃度領域１２３の表面を露出させる。ドレイン低濃度領域窓１２６から薄い酸化膜であるゲート絶縁膜１２５までの距離は、所望の電気特性、例えば、ＥＳＤ耐量、トランジスタ耐圧等を考慮して決められる。
続いて、図７（ｄ）に示すように、ソース（図示せず）およびドレイン高濃度領域１３０を形成するため、例えばＡｓを、シート抵抗を低減するため好ましくは１×１０14〜１×１０16atoms／cm2の濃度でイオン注入する。その後層間絶縁膜１３１を堆積する。
続いて、図７（ｅ）に示すように、層間絶縁膜１３１をパターニングして、低濃度領域１２３表面および高濃度ドレイン領域１３０の表面を露出させる。この後、Ａｌ−Ｓｉ−Ｃｕ等の金属層を堆積し、パターニングすることにより、ドレイン低濃度領域金属層１３２およびドレイン高濃度領域電極１３３が形成される。
本発明による半導体装置の製造方法に係る第一の実施例を示す工程順模式的断面図 本発明による半導体装置の製造方法に係る第二の実施例を示す工程順模式的断面図 本発明による半導体装置の製造方法に係る第三の実施例を示す工程順模式的断面図 本発明による半導体装置の製造方法に係る第四の実施例を示す工程順模式的断面図 本発明による半導体装置の製造方法に係る第五の実施例を示す工程順模式的断面図 本発明による半導体装置の製造方法に係る第六の実施例を示す工程順模式的断面図 本発明による半導体装置の製造方法に係る第七の実施例を示す工程順模式的断面図 従来の半導体装置の製造方法の工程順模式的断面図 従来の高耐圧半導体装置の製造方法の工程順模式的断面図
符号の説明
１、２１、４１、６１，８１、１０１，１２１ Ｐ型半導体基板
２、２２、４２、６２、８２、１０２、１２２ Ｐウェル
３、２３、４３、６３、８４、１０４、１２４ フィールド絶縁膜
４、２４、４４、６４、８５、１０５、１２５ ゲート絶縁膜
５、２５、４５、６５、８８、１０８、１２８ 多結晶シリコンゲート
６、２６、５４、７４、８７、１３１ 層間絶縁膜
７、２７、４７、６７、９０、１１０、１３０ ドレイン高濃度領域
８、２８、４８、６８、８３、１０３、１２３ ドレイン低濃度領域
９、２９、４９、６９ ソース高濃度領域
１０、３０、５０、７０ ソース低濃度領域
１１、８９、１０９ 多結晶シリコンドレイン
１７、５３ ドレイン電極金属
１５、３５ ソース電極金属
３１ ドレイン低濃度領域コンタクトホール
３２ ドレイン高濃度領域コンタクトホール
３３ ソース高濃度領域コンタクトホール
３４ 金属層
３６、７５、１３２ ドレイン低濃度領域金属層
３７、７６、１３３ ドレイン高濃度領域電極
７７ ソース低濃度領域金属層
７８ ソース高濃度領域金属層
４６、６６ ゲート電極上部シリコン窒化膜
５１、７１ シリコン窒化膜サイドスペーサ
５２ 多結晶シリコンサイドスペーサ
８６、１０６、１２６ 低濃度ドレイン領域コンタクトホール

Claims (12)

  1. 第一導電型の半導体基板層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極に不純物を導入する工程と、
    前記第一導電型の半導体基板層内に第二導電型のドレイン高濃度領域を前記ゲート電極から離して形成する工程と、
    前記第一導電型の半導体基板層内に第二導電型のドレイン低濃度領域を前記ゲート電極に対し自己整合的に形成する工程と、
    前記第一導電型の半導体基板層上に層間絶縁膜を形成する工程と、
    前記ドレイン高濃度領域および前記ドレイン低濃度領域の上であって、前記ゲート電極から離れた領域の前記層間絶縁膜の一部を除去する工程と、
    前記層間絶縁膜の一部を除去した領域上に多結晶シリコンを形成し、前記ドレイン高濃度領域および前記ドレイン低濃度領域の表面と前記多結晶シリコンを接続する工程と、
    前記多結晶シリコンに第二導電型の不純物を導入する工程と、
    前記ドレイン高濃度領域との電気的接続をとるためのコンタクトホールを形成する工程と、
    配線金属を堆積し、前記ドレイン高濃度領域と前記配線金属とを前記コンタクトホールを通して電気的に接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第一導電型の半導体基板層は第二導電型の半導体基板に形成することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記配線金属を堆積し、前記ドレイン高濃度領域と前記配線金属とを前記コンタクトホールを通して電気的に接続すると同時に、前記配線金属と前記多結晶シリコンとを接続する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
  4. 第一導電型の半導体基板層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に多結晶シリコンを堆積し不純物導入を行う工程と、
    前記多結晶シリコン上にシリコン窒化膜を堆積しパターニングする工程と、
    前記シリコン窒化膜をマスクとして前記多結晶シリコンをパターニングし、ゲート電極を形成する工程と、
    前記第一導電型の半導体基板層内に第二導電型のドレイン高濃度領域を前記ゲート電極から離して形成する工程と、
    前記第一導電型の半導体基板層内に第二導電型のドレイン低濃度領域を前記ゲート電極に対し自己整合的に形成する工程と、
    前記ドレイン低濃度領域を形成した後に前記ゲート電極の側壁にシリコン窒化膜のサイドスペーサを形成する工程と、
    前記ゲート電極のシリコン窒化膜のサイドスペーサに重ねてさらに多結晶シリコンのサイドスペーサを形成する工程と、
    前記第一導電型の半導体基板層上に層間絶縁膜を形成する工程と、
    前記多結晶シリコンのサイドスペーサ上の前記層間絶縁膜の一部と、前記ドレイン高濃度領域および前記ドレイン低濃度領域の上であって、前記ゲート電極から離れた領域の上の前記層間絶縁膜の一部を除去しコンタクトホールを形成する工程と、
    配線金属を堆積し、前記ドレイン高濃度領域および前記ドレイン低濃度領域と前記配線金属とを前記コンタクトホールを通して電気的に接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  5. 前記配線金属を堆積し、前記ドレイン高濃度領域および前記ドレイン低濃度領域と前記配線金属とを前記コンタクトホールを通して電気的に接続すると同時に前記多結晶シリコンのサイドスペーサも前記配線金属に接続することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第一導電型の半導体基板層は第二導電型の半導体基板に形成することを特徴とする請求項４記載の半導体装置の製造方法。
  7. 第一導電型の半導体基板層上の一部にドレイン低濃度領域となる第二導電型の第一不純物拡散層を形成する工程と、
    前記第一不純物拡散層上に厚いシリコン酸化膜を形成する工程と、
    前記厚いシリコン酸化膜が形成されていない領域に、ゲート絶縁膜を形成する工程と、
    前記第一不純物拡散層上の厚いシリコン酸化膜の一部を除去し、前記第一不純物拡散層のシリコン表面を露出させる工程と、
    前記ゲート絶縁膜および前記第一不純物拡散層上の厚い絶縁膜の一部を除去した領域上に多結晶シリコンを堆積させ、前記第一不純物拡散層のシリコン表面と前記多結晶シリコンを接続する工程と、
    前記多結晶シリコンに第二導電型の不純物を導入する工程と、
    前記多結晶シリコンをパターニングして、前記ゲート絶縁膜上のゲート電極と、前記第一不純物拡散層上のドレイン多結晶シリコン領域とを分離する工程と、
    前記第一不純物拡散層に隣接する第二導電型の第二不純物拡散層を形成する工程と、
    前記第二不純物拡散層との電気的接続をとるためのコンタクトホールを形成する工程と、
    配線金属を堆積し、前記第二不純物拡散層と前記配線金属とを前記コンタクトホールを通して電気的に接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  8. 前記第二不純物拡散層と前記配線金属とを前記コンタクトホールを通して電気的に接続すると同時に、前記ドレイン多結晶シリコン領域も前記配線金属に接続する工程を有することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 第1導電型の半導体領域の表面に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられた幅と長さを有するゲート電極と、
    前記ゲート電極の両側に自己整合的に設けられた、第２導電型の不純物が低濃度に拡散された低濃度ソース領域および低濃度ドレイン領域と、
    前記低濃度ソース領域および前記低濃度ドレイン領域の前記ゲート電極から遠い部分に一部が重なるようにそれぞれ設けられた、第２導電型の不純物が高濃度に拡散された高濃度ソース領域および高濃度ドレイン領域と、
    前記ゲート電極と前記低濃度ソース領域と前記低濃度ドレイン領域と前記高濃度ソース領域と前記高濃度ドレイン領域との上に設けられた層間絶縁膜の前記低濃度ドレイン領域の大部分と前記高濃度ドレイン領域の一部分に渡る領域に設けられた開口部で前記低濃度ドレイン領域と前記高濃度ドレイン領域とに電気的に接続するように設けられた多結晶シリコンからなる多結晶シリコンドレインと、
    前記高濃度ソース領域の上に設けられたコンタクトホールを介して前記高濃度ソース領域に接続されたソース電極金属と、
    前記高濃度ドレイン領域の上に設けられたコンタクトホールを介して前記高濃度ドレイン領域に接続されるとともに前記多結晶シリコンドレインに接続されたドレイン電極金属とからなるＭＯＳ型の半導体装置。
  10. 第一導電型の半導体領域の表面に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられた幅と長さを有するゲート電極と、
    前記ゲート電極の上に前記ゲート電極と同型に設けられたシリコン窒化膜と、
    前記ゲート電極および前記シリコン窒化膜の両側に自己整合的に設けられた、第２導電型の不純物が低濃度に拡散された低濃度ソース領域および低濃度ドレイン領域と、
    前記低濃度ソース領域および前記低濃度ドレイン領域の前記ゲート電極から遠い部分に一部が重なるようにそれぞれ設けられた、第二導電型の不純物が高濃度に拡散された高濃度ソース領域および高濃度ドレイン領域と、
    前記ゲート電極の両側にそれぞれ設けられたシリコン窒化膜からなる第１のサイドスペーサと、
    前記第１のサイドスペーサの両側にそれぞれ設けられドレイン低濃度領域あるいはソース低濃度領域と直接接触するポリシリコンからなる第２のサイドスペーサと、
    前記第２のサイドスペーサとドレイン高濃度領域あるいはソース高濃度領域と接触するようにそれぞれ設けられたドレイン電極金属とソース電極金属とからなるＭＯＳ型の半導体装置。
  11. 前記第一導電型の半導体領域は第二導電型の半導体基板に形成されたことを特徴とする請求項１０記載の半導体装置。
  12. 前記ゲート電極は多結晶シリコンからなり、さらに前記ゲート電極と同型に設けられた前記シリコン窒化膜との間にシリサイド層を有することを特徴とする請求項１０記載の半導体装置。
JP2006282725A 2005-10-19 2006-10-17 半導体集積回路装置およびその製造方法 Expired - Fee Related JP5078312B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006282725A JP5078312B2 (ja) 2005-10-19 2006-10-17 半導体集積回路装置およびその製造方法
US11/582,911 US7575967B2 (en) 2005-10-19 2006-10-18 Semiconductor integrated circuit device and a manufacturing method for the same
KR1020060101733A KR101316190B1 (ko) 2005-10-19 2006-10-19 반도체 집적 회로장치 및 그 제조방법
TW095138581A TWI423343B (zh) 2005-10-19 2006-10-19 半導體積體電路裝置及其製造方法
CN2006101605825A CN1953149B (zh) 2005-10-19 2006-10-19 半导体集成电路器件及其制造方法
US12/462,423 US7964457B2 (en) 2005-10-19 2009-08-04 Semiconductor integrated circuit device and a manufacturing method for the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005304002 2005-10-19
JP2005304002 2005-10-19
JP2005331581 2005-11-16
JP2005331581 2005-11-16
JP2006282725A JP5078312B2 (ja) 2005-10-19 2006-10-17 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007165853A JP2007165853A (ja) 2007-06-28
JP5078312B2 true JP5078312B2 (ja) 2012-11-21

Family

ID=37947367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006282725A Expired - Fee Related JP5078312B2 (ja) 2005-10-19 2006-10-17 半導体集積回路装置およびその製造方法

Country Status (5)

Country Link
US (2) US7575967B2 (ja)
JP (1) JP5078312B2 (ja)
KR (1) KR101316190B1 (ja)
CN (1) CN1953149B (ja)
TW (1) TWI423343B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078312B2 (ja) * 2005-10-19 2012-11-21 セイコーインスツル株式会社 半導体集積回路装置およびその製造方法
JP5270877B2 (ja) * 2007-08-22 2013-08-21 セイコーインスツル株式会社 半導体装置
JP2009231811A (ja) * 2008-02-27 2009-10-08 Seiko Instruments Inc 半導体装置およびその製造方法
JP5437602B2 (ja) * 2008-07-29 2014-03-12 セイコーインスツル株式会社 半導体装置およびその製造方法
US9201677B2 (en) 2011-05-23 2015-12-01 Intelligent Intellectual Property Holdings 2 Llc Managing data input/output operations
US10339056B2 (en) 2012-07-03 2019-07-02 Sandisk Technologies Llc Systems, methods and apparatus for cache transfers
US8952431B2 (en) * 2013-05-09 2015-02-10 International Business Machines Corporation Stacked carbon-based FETs
JP2015177071A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法
US11251095B2 (en) 2016-06-13 2022-02-15 Globalfoundries Singapore Pte. Ltd. High gain transistor for analog applications

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147774A (ja) * 1985-12-20 1987-07-01 Nec Corp 半導体装置とその製造方法
JP2576506B2 (ja) * 1987-05-27 1997-01-29 日本電気株式会社 Ｍｏｓ半導体装置
JPH0744275B2 (ja) * 1988-10-06 1995-05-15 日本電気株式会社 高耐圧ｍｏｓ型半導体装置の製造方法
JP3134357B2 (ja) * 1991-06-26 2001-02-13 日本電気株式会社 半導体装置
JP2715929B2 (ja) * 1994-08-18 1998-02-18 日本電気株式会社 半導体集積回路装置
KR100269336B1 (ko) 1998-09-16 2000-10-16 윤종용 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법
US20030178658A1 (en) * 1999-07-13 2003-09-25 Hiroki Shinkawata Semiconductor memory and method of manufacture thereof
KR100369863B1 (ko) * 2000-06-29 2003-02-05 주식회사 하이닉스반도체 이에스디 보호 회로의 트랜지스터 및 그의 제조 방법
US6407445B1 (en) 2000-10-06 2002-06-18 National Semiconductor Corporation MOSFET-based electrostatic discharge (ESD) protection structure with a floating heat sink
US6656764B1 (en) * 2002-05-15 2003-12-02 Taiwan Semiconductor Manufacturing Company Process for integration of a high dielectric constant gate insulator layer in a CMOS device
US6627502B1 (en) * 2002-10-24 2003-09-30 Taiwan Semiconductor Manufacturing Company Method for forming high concentration shallow junctions for short channel MOSFETs
JP4390465B2 (ja) * 2003-03-12 2009-12-24 Ｎｅｃエレクトロニクス株式会社 抵抗素子、半導体装置及びそれらの製造方法
US7067391B2 (en) * 2004-02-17 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method to form a metal silicide gate device
JP5078312B2 (ja) * 2005-10-19 2012-11-21 セイコーインスツル株式会社 半導体集積回路装置およびその製造方法

Also Published As

Publication number Publication date
CN1953149A (zh) 2007-04-25
KR101316190B1 (ko) 2013-10-08
US20070085137A1 (en) 2007-04-19
TWI423343B (zh) 2014-01-11
US7575967B2 (en) 2009-08-18
US7964457B2 (en) 2011-06-21
JP2007165853A (ja) 2007-06-28
TW200731418A (en) 2007-08-16
KR20070042899A (ko) 2007-04-24
CN1953149B (zh) 2010-05-19
US20100032676A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
JP5078312B2 (ja) 半導体集積回路装置およびその製造方法
JP5079687B2 (ja) Ｓｏｉデバイスの製造方法
KR101144025B1 (ko) 반도체 장치 및 그 제조 방법
CN101271897B (zh) 半导体装置
TWI451526B (zh) 半導體元件及其製造方法
CN101794734A (zh) 半导体元件及其制造方法
US20090267160A1 (en) Semiconductor device and method for manufacturing the same
JP5028272B2 (ja) 半導体装置及びその製造方法
US20060180865A1 (en) Semiconductor device
JP2007027641A (ja) 半導体装置及びその製造方法
US7176536B2 (en) Semiconductor device having metal silicide layer on source/drain region and gate electrode and method of manufacturing the same
US20090152648A1 (en) Semiconductor Device and Method of Fabricating the Same
CN1327511C (zh) 半导体器件的制造方法
JP4950648B2 (ja) 半導体装置およびその製造方法
JP2006186180A (ja) 半導体装置およびその製造方法
JP2967754B2 (ja) 半導体装置およびその製造方法
JPH1168094A (ja) 半導体集積回路装置の製造方法
JP2002083878A (ja) 半導体装置及びその製造方法
JP2003179145A (ja) 半導体保護装置及びその製造方法
JP2005347372A (ja) 半導体装置及びその製造方法
JP2007150334A (ja) 半導体装置の製造方法
TW200818401A (en) Method of manufacturing complementary metal oxide semiconductor transistor
JP2012009789A (ja) 半導体抵抗素子
JP2013222938A (ja) 半導体装置及びその製造方法
JP2008041673A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090804

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5078312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees