JP5058256B2 - 光検出装置、及びそれを備えた表示装置 - Google Patents

Description

本発明は、光検出装置、及びそれを備えた表示装置に関する。

近年、液晶表示装置に代表される表示装置においては、表示装置の周囲の光の強度に応じて表示画面の輝度の調整を自動的に行うために、光センサが搭載されることがある。また、複数個の光センサがマトリクス状に配置された表示装置も知られている。この表示装置では、複数個の光センサが一つのエリアセンサとして働き、観察者側の画像が取り込まれる。

表示装置への光センサの搭載は、表示パネルに、ディスクリート部品の光センサを実装することによって行うことができる。また、光センサは、アクティブ素子（ＴＦＴ）や周辺回路の形成プロセスを利用して、アクティブマトリクス基板にモノリシックに形成することもできる。

このうち、特に、携帯端末装置用の表示装置の分野では、光センサは、部品点数の削減化や表示装置の小型化の観点から、アクティブマトリクス基板にモノリシックに形成することが求められている。モノリシックに形成された光センサとしては、例えば、シリコン膜によって形成されたフォトダイオードが知られている（例えば、特開２００６−３８５７号公報の図２，図３参照）。

ここで、従来からのフォトダイオード（光センサ）について、図１２を用いて説明する。図１２は、従来からの、フォトダイオードを備えた液晶表示パネルの構成を示す断面図である。図１２に示すように、フォトダイオード５１は、ラテラル構造を備えたＰＩＮダイオードであり、液晶表示パネルを構成するアクティブマトリクス基板５２にモノリシックに形成されている。

図１２に示すように、フォトダイオード５１は、シリコン膜６０を備えている。シリコン膜６０は、アクティブマトリクス基板５０のベース基板となるガラス基板５２上に、アクティブ素子として機能する薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））の形成工程を利用して、これと同時に形成されている。また、シリコン膜６０には、面方向に沿って順に、ｎ型の半導体領域（ｎ層）５１ａ、真性半導体領域（ｉ層）５１ｂ、及びｐ型の半導体領域（ｐ層）５１ｃが設けられている。ｉ層５１ｂは、フォトダイオード５１の光検出領域となる。

また、フォトダイオード５１の下層には、バックライト装置（図示せず）からの照明光を遮光する遮光膜５３が設けられている。遮光膜５３は、絶縁性のベースコート５４によって被覆されている。遮光膜５３は、通常、金属材料によって形成されている。また、遮光膜５３は、周囲から絶縁されて電気的に浮遊した状態にある。フォトダイオード５１は、更に、層間絶縁膜５５及び５６によって被覆されている。

なお、図１２において、５７はｎ層５１ａに接続された配線を示し、５８はｐ層５１ｃに接続された配線を示している。また、５９は平坦化膜を示し、６１は保護膜を示している。６２は、液晶層である。フィルター基板６３は外形のみを図示している。

ところで、図１２に示す例では、フォトダイオード５１の下層に金属製の遮光膜５３が配置されているため、フォトダイオード５１の出力特性は、遮光膜５３の電位が変動すると変動する。また、遮光膜５３の電位は、フォトダイオードのｐ層５１ｃの電位と連動する。

しかしながら、遮光膜５３、フォトダイオード５１、更にはフォトダイオード５１の近傍にあるその他の膜は、形成工程において取り込まれた固定電荷を含んでいる。また、固定電荷の量は、フォトダイオード毎又はアクティブマトリクス基板毎に異なり、固定電荷が異なると、遮光膜５３の電位とフォトダイオードの出力特性との関係が異なったものとなる。つまり、複数個の同一仕様のフォトダイオード５１が設けられている場合に、それぞれのｐ層５１ｃに同電圧が印加され、それぞれの遮光膜の電位が同一とされているにも拘わらず、フォトダイオード間で出力特性が異なる事態が発生してしまう。

また、遮光膜５３の電位とフォトダイオードの出力特性との関係は、固定電荷だけでなく、フォトダイオード５１の半導体領域における不純物の拡散濃度のばらつきによっても、異なってしまう。この場合も、上記と同様に、それぞれのｐ層５１ｃに同電圧が印加されているにも拘わらず、フォトダイオード間で出力特性が異なる事態が発生してしまう。

このように、図１２に示す例では、フォトダイオード毎の出力特性がばらつくという問題がある。具体的には、同一仕様のフォトダイオードであるのに、製品毎に出力特性が異なってしまう場合や、同一のアクティブマトリクス基板に搭載されている同一仕様のフォトダイオードであるのに、フォトダイオード毎に出力特性が異なってしまう場合が発生する。このような場合、光センサによる表示画面の輝度調整や、高画質での画像の取り込みは困難となる。

本発明の目的は、上記問題を解消し、フォトダイオード間の出力特性のばらつきを抑制し得る、光検出装置、及びそれを備えた表示装置を提供することにある。

上記目的を達成するために本発明における光検出装置は、光透過性のベース基板と、前記ベース基板の一方の主面に設けられた金属膜と、前記金属膜の上層に配置されたフォトダイオードとを備え、前記金属膜は、前記ベース基板の厚み方向において、前記フォトダイオード全体と重なるように形成され、前記フォトダイオードは、前記金属膜に対して電気的に絶縁されたシリコン膜を備え、前記シリコン膜には、ｐ型の半導体領域、真性半導体領域、及びｎ型の半導体領域が、前記シリコン膜の面方向において隣接するように設けられ、前記ｐ型の半導体領域は、その面積が前記ｎ型の半導体領域の面積よりも大きくなるように形成されていることを特徴とする。

また、上記目的を達成するため本発明における表示装置は、アクティブマトリクス基板を有する表示装置であって、前記アクティブマトリクス基板は、光透過性のベース基板と、前記ベース基板の一方の主面に形成された複数のアクティブ素子と、光検出装置とを備え、前記光検出装置は、前記ベース基板の一方の主面上に設けられた金属膜と、前記金属膜の上層に配置されたフォトダイオードとを備え、前記金属膜は、前記ベース基板の厚み方向において、前記フォトダイオード全体と重なるように形成され、前記フォトダイオードは、前記金属膜に対して電気的に絶縁されたシリコン膜を備え、前記シリコン膜には、ｐ型の半導体領域、真性半導体領域、及びｎ型の半導体領域が、前記シリコン膜の面方向において隣接するように設けられ、前記ｐ型の半導体領域は、その面積が前記ｎ型の半導体領域の面積よりも大きくなるように形成されていることを特徴とする。

以上の特徴により、本発明では、フォトダイオードにおける出力特性の変動を調整でき、同一仕様のフォトダイオードに同一の電圧が印加されている場合は、それぞれの出力特性が同一となるように制御することが可能となる。よって、本発明によれば、フォトダイオード間で出力特性が異なってしまう事態の発生が抑制され、フォトダイオード間の出力特性のばらつきが抑制される。

図１は、本発明の実施の形態における光検出装置の概略構成を示す断面図である。 図２は、図１に示した光検出装置を上方から見た状態を示す平面図である。 図３は、図１に示した光検出装置を備える表示装置の一部分の構成を概略的に示す平面図である。 図４は、遮光膜の電位とフォトダイオードの状態とを示す図である。図４（ａ）は、フォトダイオードにおける自由電子及び正孔の流れを示し、図４（ｂ）は、フォトダイオードにおけるエネルギーバンドを示し、図４（ｃ）は、等価回路を示している。 図５は、遮光膜の電位とフォトダイオードの状態とを示す図である。遮光膜の電位の大きさの点で図４と異なっている。図５（ａ）は、フォトダイオードにおける自由電子及び正孔の流れを示し、図５（ｂ）は、フォトダイオードにおけるエネルギーバンドを示し、図５（ｃ）は、等価回路を示している。 図６は、遮光膜の電位とフォトダイオードの状態とを示す図である。遮光膜の電位の大きさの点で図４及び図５と異なっている。図６（ａ）は、フォトダイオードにおける自由電子及び正孔の流れを示し、図６（ｂ）は、フォトダイオードにおけるエネルギーバンドを示し、図６（ｃ）は、等価回路を示している。 図７は、フォトダイオードにおけるフォト電流と遮光膜の電位との関係を示す図である。 図８は、モードＡ〜モードＣそれぞれの範囲を示す図である。 図９は、モードＡ〜モードＣそれぞれの範囲を示す図であり、図８の例とは、遮光膜の電位とフォトダイオードの出力特性との関係の点で異なっている。 図１０は、モードＡ〜モードＣそれぞれの範囲を示す図であり、図８及び図９の例とは、遮光膜の電位とフォトダイオードの出力特性との関係の点で異なっている。 図１１は、遮光膜、フォトダイオード及び電極の関係を示す説明図である。 図１２は、従来からの、フォトダイオードを備えた液晶表示パネルの構成を示す断面図である。

本発明における光検出装置は、光透過性のベース基板と、前記ベース基板の一方の主面に設けられた金属膜と、前記金属膜の上層に配置されたフォトダイオードとを備え、前記金属膜は、前記ベース基板の厚み方向において、前記フォトダイオード全体と重なるように形成され、前記フォトダイオードは、前記金属膜に対して電気的に絶縁されたシリコン膜を備え、前記シリコン膜には、ｐ型の半導体領域、真性半導体領域、及びｎ型の半導体領域が、前記シリコン膜の面方向において隣接するように設けられ、前記ｐ型の半導体領域は、その面積が前記ｎ型の半導体領域の面積よりも大きくなるように形成されていることを特徴とする。

また、本発明における表示装置は、アクティブマトリクス基板を有する表示装置であって、前記アクティブマトリクス基板は、光透過性のベース基板と、前記ベース基板の一方の主面に形成された複数のアクティブ素子と、光検出装置とを備え、前記光検出装置は、前記ベース基板の一方の主面上に設けられた金属膜と、前記金属膜の上層に配置されたフォトダイオードとを備え、前記金属膜は、前記ベース基板の厚み方向において、前記フォトダイオード全体と重なるように形成され、前記フォトダイオードは、前記金属膜に対して電気的に絶縁されたシリコン膜を備え、前記シリコン膜には、ｐ型の半導体領域、真性半導体領域、及びｎ型の半導体領域が、前記シリコン膜の面方向において隣接するように設けられ、前記ｐ型の半導体領域は、その面積が前記ｎ型の半導体領域の面積よりも大きくなるように形成されていることを特徴とする。

上記本発明における光検出装置及び表示装置においては、前記ｐ型の半導体領域の順方向における長さを、前記ｎ型の半導体領域の順方向における長さよりも大きくすることによって、前記ｐ型の半導体領域の面積が前記ｎ型の半導体領域の面積よりも大きくなるようにすることができる。

更に、上記本発明における光検出装置及び表示装置は、前記ベース基板の法線方向から見た前記ｐ型の半導体領域の形状が、前記ベース基板の法線方向から見た前記ｎ型の半導体領域の形状と異なっている態様とすることができる。この態様によれば、簡単に、ｐ型の半導体領域の面積をｎ型の半導体領域の面積よりも大きくすることができる。

（実施の形態）
以下、本発明の実施の形態における光検出装置及び表示装置について、図１〜図１１を参照しながら説明する。最初に、本実施の形態における光検出装置及び表示装置の概略構成について説明する。図１は、本発明の実施の形態における光検出装置の概略構成を示す断面図である。図２は、図１に示した光検出装置を上方から見た状態を示す平面図である。図３は、図１に示した光検出装置を備える表示装置の一部分の構成を概略的に示す平面図である。なお、図１においては、後述のアクティブマトリクス基板２０を構成する導体及び半導体の部材にのみハッチングを施している。また、図２及び図３においては、主な構成要素のみを図示している。

図１に示すように、本実施の形態における光検出装置は、アクティブマトリクス基板２０に備えられている。アクティブマトリクス基板２０は、本実施の形態における表示装置の一部を構成している。本実施の形態における表示装置は、液晶表示装置であって、アクティブマトリクス基板２０と、フィルター基板２２との間に液晶層２１を挟み込んで形成されている。図１においては、フィルター基板２２の図示は外形のみである。フィルター基板２２には、図示されていないが、対向電極やカラーフィルタが備えられている。

本実施の形態では、図３に示すように、アクティブマトリクス基板２０には、複数個の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）１５が形成されている。ＴＦＴ１５は、光透過性の画素電極１６と共に、ベース基板２（図１参照）の一方の主面に、マトリクス状に配置されている。ＴＦＴ１５は、画素電極１６をオン・オフするアクティブ素子として機能する。一つのＴＦＴ１５と、一つの画素電極１６とによって一つのサブ画素が構成され、更に、三つのサブ画素を一組として一つの画素が構成される。同一の画素を構成している三つのサブ画素は、それぞれ対応するカラーフィルタの色の点で異なっている。

更に、ＴＦＴ１５は、ソース領域及びドレイン領域が形成されたシリコン膜１５ａと、ゲート電極１５ｂとを備えている。ゲート電極１５ｂは、画面の水平方向に沿って配置されたゲート配線１３と一体的に形成されている。また、ソース領域にはソース電極１７が接続され、ドレイン領域にはドレイン電極１８が接続されている。ソース電極１７は、画面の垂直方向に沿って配置されたソース配線１４と一体的に形成されている。ドレイン電極１８は、画素電極１６に接続されている。

図１及び図２に示すように、光検出装置は、光透過性のベース基板２と、ベース基板２の一方の主面上に設けられた金属膜３と、金属膜３の上層に配置されたフォトダイオード１とを備えている。本実施の形態では、ベース基板２は、アクティブマトリクス基板１の一部である。金属膜３は、バックライト装置からの照明光が、フォトダイオード１に入射するのを防ぐために設けられた遮光膜である（以下、「遮光膜３」とする。）。遮光膜３は、その全周囲において電気的に絶縁されており、電気的には浮遊した状態にある。

また、図１及び図２に示すように、フォトダイオード１は、半導体領域を有するシリコン膜１１を備えている。シリコン膜１１は、遮光膜３を被覆する絶縁膜４の上に形成され、遮光膜３に対して電気的に絶縁されている。本実施の形態では、フォトダイオード１は、ラテラル構造を備えたＰＩＮダイオードである。シリコン膜１１には、面方向に沿って順に、ｎ型の半導体領域（ｎ層）１１ａ、真性半導体領域（ｉ層）１１ｂ及びｐ型の半導体領域（ｐ層）１１ｃが設けられている。このうち、ｉ層１１ｂがフォトダイオード１の光検出領域となる。また、ｎ層１１ａ、ｉ層１１ｂ、及びｐ層１１ｃは、シリコン膜１１の面方向において隣接するように形成されている。

ｉ層１１ｂは、隣接するｎ層１１ａ及びｐ層１１ｃに比べて電気的に中性に近い領域であれば良い。ｉ層１１ｂは、不純物を全く含まない領域や、伝導電子密度と正孔密度とが等しい領域であるのが好ましい。但し、ｉ層１１ｂは、ｎ層１１ａよりもｎ型不純物の拡散濃度が低いｎ^-領域や、ｐ層１１ｃよりもｐ型不純物の拡散濃度が低いｐ^-領域であっても良い。

本実施の形態において、シリコン膜１１を構成するシリコンの種類は特に限定されるものではない。但し、電荷の移動速度の点から、シリコン膜１１は、連続結晶粒界シリコンや、低温ポリシリコンによって形成されているのが好ましい。また、シリコン膜１１は、ＴＦＴ１５（図３参照）の形成工程を利用して形成されるのが好ましい。なお、本実施の形態では、シリコン膜１１中のｉ層１１ｂのみが光検出領域である。よって、遮光膜３は、シリコン膜１１に対しては、少なくともｉ層１１ｂを遮光するものであれば良い。

このように、本実施の形態においても、フォトダイオード１は、背景技術において図１２に示したフォトダイオード５１（従来例）と同様に、ｎ層１１ａ、ｉ層１１ｂ及びｐ層１１ｃが形成されたシリコン膜１１を備えている。

しかし、本実施の形態では、従来例と異なり、ｐ層１１ｃは、その面積がｎ層１１ａの面積よりも大きくなるように形成され、フォトダイオードの出力特性の安定化が図られている。本実施の形態では、ｐ層１１ｃの順方向における長さＬ_pをｎ層１１ａの長さＬ_nよりも長くすることによって、ｐ層１１ｃの面積をｎ層１１ａの面積よりも大きくしている。

具体的には、ｐ層１１ｃの順方向における長さＬ_p及びｎ層１１ａの長さＬ_nは、両者の差が、プロセス誤差（例えば３μｍ）以上となるように設定されている。そして、この結果、後述するように、遮光膜３の電位Ｖ_Gがｐ層１１ｃの電位Ｖ_Aに近づくこととなる。また、これにより、図３に示すように、例えば、一つのアクティブマトリクス基板２０に同一仕様のフォトダイオード１が複数個形成されている場合は、フォトダイオード１間の出力特性のバラツキの発生が抑制される。この点については後述する。

なお、シリコン膜１１は、層間絶縁膜５、及び層間絶縁膜６によって被覆されている。遮光膜３は、ベース基板２の厚み方向において、シリコン膜１１の全部と重なるように形成されている（図２参照）。図１において、９は、平坦化膜を示し、１０は、保護膜を示している。７はｎ層１１ａに接続された配線を示し、８はｐ層１１ｃに接続された配線を示している。配線７及び８は、層間絶縁膜５及び６と、平坦化膜９とを貫通するように形成されている。また、図３においては、配線７及び８の図示は省略している。

次に、ｐ層１１ｃの面積（長さＬ_p）がｎ層の面積（長さＬ_n）よりも大きい場合に、フォトダイオード１の出力特性が安定化する点について図４〜図１１を用いて説明する。先ず、ｐ層の面積がｎ層の面積と等しい場合（Ｌ_p＝Ｌ_n）に、遮光膜の電位Ｖ_Gがフォトダイオードに与える影響について、図４〜図６を用いて説明する。

図４〜図６は、それぞれ、遮光膜の電位とフォトダイオードの状態とを示す図である。各図（ａ）は、フォトダイオードにおける自由電子及び正孔の流れを示し、各図（ｂ）は、フォトダイオードにおけるエネルギーバンドを示し、各図（ｃ）は、等価回路を示している。

また、遮光膜３の電位Ｖ_Gは、図４では下記式（１）を満たし、図５では下記式（２）を満たし、図６では下記式（３）を満たしている。図４〜図６に示す例では、ｐ層１１ｃの順方向の長さＬ_pとｎ層１１ａの順方向の長さＬ_nとは、等しくなっている。

図４〜図６において、Ｖ_Cは、フォトダイオード１のｎ層１１ａにおける電位を示し、Ｖ_Aは、フォトダイオード１のｐ層１１ｃにおける電位を示している。Ｖ_{th_n}は、ｎ層１１ａをソース・ドレイン領域、遮光膜３をゲート電極、絶縁膜４をゲート絶縁膜とするｎチャンネルＭＯＳトランジスタを想定した場合のスレッショールド電圧を示している。同様に、Ｖ_{th_p}は、ｐ層１１ｃをソース・ドレイン領域、遮光膜３をゲート電極、絶縁膜４をゲート絶縁膜とするｐチャンネルＭＯＳトランジスタを想定した場合のスレッショールド電圧を示している。また、Ｅ_Cは伝導帯におけるエネルギー準位を示し、Ｅ_Fは禁制帯におけるエネルギー準位を示し、Ｅ_Vは価電子帯におけるエネルギー準位を示している。

図４（ａ）及び（ｂ）に示すように、遮光膜３の電位Ｖ_Gが、上記式（１）を満たす場合（以下、この場合を「モードＡ」とする。）は、ｉ層１１ｂの両界面付近において、自由電子及び正孔の移動が生じやすい状態となる。図４（ｃ）に示すように、モードＡでは、電流はフォトダイオード１内部をスムーズに流れることができる。

一方、図５（ａ）及び（ｂ）に示すように、遮光膜３の電位Ｖ_Gが、上記式（２）を満たす場合（以下、この場合を「モードＢ」とする。）は、ｉ層１１ｂのｎ層１１ａ側の界面付近においてのみ、自由電子及び正孔の移動が生じやすい状態となる。図５（ｃ）に示すように、モードＢでは、電流の流れはｉ層１１ｂによって妨げられる。

また、図６（ａ）及び（ｂ）に示すように、遮光膜３の電位Ｖ_Gが、上記式（３）を満たす場合（以下、この場合を「モードＣ」とする。）は、ｉ層１１ｂのｐ層１１ａ側の界面付近においてのみ、自由電子及び正孔の移動が生じやすい状態となる。図６（ｃ）に示すように、モードＣにおいても、モードＢの場合と同様に、電流の流れはｉ層１１ｂによって妨げられる。

ここで、図７を用いて、各モードとフォト電流との関係について説明する。図７は、フォトダイオードにおけるフォト電流と遮光膜の電位との関係を示す図である。図７においては、縦軸はフォトダイオード１から出力される電流の電流値［Ａ／μｍ］を示し、横軸は遮光膜３の電位Ｖ_G［Ｖ］を示している。また、図７に示す例も、ｐ層１１ｃの順方向の長さＬ_pとｎ層１１ａの順方向の長さＬ_nとが等しい場合を示している。

図７に示すように、フォトダイオード１のフォト電流及び暗電流は、遮光膜３の電位Ｖ_Gに応じて変動する。そして、モード間の切り替えが生じるときに、フォト電流及び暗電流は、特に大きく変動する。このことから、遮光膜３の電位Ｖ_Gは、フォトダイオード１においてモードの切り替えが生じないように設定されているのが好ましい。

また、図４に示したモードＡのときに、フォト電流は最も増加し、暗電流は最も低下する傾向にある。即ち、フォトダイオード１がモードＡである場合は、暗電流に対するフォト電流の割合（Ｓ／Ｎ比）が高まり、フォトダイオード１の出力特性は良好な状態となる。よって、遮光膜３の電位Ｖ_Gは、フォトダイオード１が常にモードＡとなるように設定されているのが特に好ましい。

ところで、図７は一例に過ぎず、実際は、モードＡ〜Ｃそれぞれとなる範囲は、フォトダイオード１毎に異なっている。つまり、遮光膜３の電位Ｖ_Gとフォトダイオード１の出力特性との関係はフォトダイオード１毎に異なっている。これは、同一仕様のフォトダイオード間であっても、ｎ層１１ａやｐ層１１ｂの拡散濃度が異なり、スレッショールド電圧Ｖ_{th_n}及びＶ_{th_p}にばらつきが存在するためである。また、フォトダイオード１や遮光膜３等に含まれる固定電荷の電荷量が、フォトダイオード間で異なるためである。図８〜図１０を用いて、スレッショールド電圧Ｖ_{th_n}及びＶ_{th_p}によるモードＡの範囲の変動について説明する。

図８〜図１０は、モードＡ〜モードＣそれぞれの範囲を示す図であり、それぞれにおいて遮光膜の電位とフォトダイオードの出力特性との関係は異なっている。各図において、縦軸は遮光膜の電位Ｖ_Gを示し、横軸はｐ層１１ｃの電位Ｖ_Aを示している。

また、遮光膜３とフォトダイオード１との間には、絶縁膜４により容量が形成される。ｎ層１１ａと遮光膜３との間の容量をＣ_gcとし、ｐ層１１ｃと遮光膜３との間の容量をＣ_gaとすると（図１１参照）、遮光膜３の電位Ｖ_Gは、下記式（４）に示すように、ｐ層１１ｃの電位Ｖ_Aを用いて近似することができる。

上記式（４）において、（Ｃ_ga／Ｃ_gc＋Ｃ_ga）＝αとすると、遮光膜３の電位Ｖ_Gは、更に下記式（５）を用いて近似することができる。図８〜図１０においては、遮光膜３の電位Ｖ_Gは下記式（５）によって表されている。

例えば、ｐ層１１ｃの順方向の長さＬ_pとｎ層１１ａの順方向の長さＬ_nとが等しい場合は、αの値は（１／２）となる。但し、実際は上記式（５）において、αは常に一定の値となるわけではなく、モード毎に異なった値となる。よって、図９及び図１０の例では、上記式（５）を示す直線の傾きはモード毎に変化することとなる。

例えば、モードＢにおいては、図５に示すように、実質的にｐ層１１ｃの領域が広がり、モードＡのときよりもＣ_gaの値が大きくなる。このため、モードＢでは、αの値は大きくなり、上記式（５）を示す直線の傾きは大きくなる。一方、モードＣにおいては、図６に示すように、実質的にｎ層１１ａの領域が広がり、モードＡのときよりもＣ_gcの値が大きくなる。このため、モードＣでは、αの値は小さくなり、上記式（５）を示す直線の傾きは小さくなる。但し、実際のαの変動幅は僅かであるため、図８〜図１０においては、αの変動についての図示は省略している。

図８〜図１０について検討する。図８に示した、スレッショールド電圧Ｖ_{th_n}が正、スレッショールド電圧Ｖ_{th_p}が負である例では、ｐ層１１ｃの電位Ｖ_Aに関係なく、上記式（５）を示す直線は常にモードＡの範囲内に存在する。よって、この場合は、フォトダイオード１も、常に、モードＡの状態となる。

一方、図９に示した、スレッショールド電圧Ｖ_{th_n}及びＶ_{th_p}が共に正である例では、ｐ層１１ｃの電位Ｖ_Aが０（ゼロ）に近づくと、上記式（５）を示す直線はモードＡとモードＢとの境界線に交わる。このとき、フォトダイオード１のモードはモードＡからモードＢに変換され、その出力特性は大きく変動する。

また、図１０に示した、スレッショールド電圧Ｖ_{th_n}及びＶ_{th_p}が共に負である場合は、ｐ層１１ｃの電位Ｖ_Aが０（ゼロ）に近づくと、上記式（５）を示す直線はモードＡとモードＣとの境界線に交わる。このとき、フォトダイオード１のモードはモードＡからモードＣに変換され、その出力特性は大きく変動する。

図８〜図１０の結果から、フォトダイオード１の出力特性の安定化を図り、ばらつきの発生を抑制するためには、遮光膜３の電位Ｖ_Gを示す直線がモード間の境界と交わらないようにすることが好ましい。また、交わる場合であっても、Ｖ_Aが０（ゼロ）に近い範囲に設定される場合は、Ｖ_Aが大きな負の値であるときに交わるようにすることで、モードの変更が生じないようにできる。一方、Ｖ_Aが負の大きな値に設定される場合は、Ｖ_Aが０（ゼロ）に近いときに交わるようにすることで、モードの変更が生じないようにできる。

次に、図１１を用いて、本実施の形態における遮光膜３の電位Ｖ_Gについて説明する。図１１は、遮光膜、フォトダイオード及び電極の関係を示す説明図である。本実施の形態では、ｐ層１１ｃの面積がｎ層１１ａの面積よりも大きくなっている。具体的には、ｐ層１１ｃの順方向の長さＬ_pは、ｎ層１１ａの順方向の長さＬ_nよりも長くなっている（Ｌ_p＞Ｌ_n）。よって、ｐ層１１ｃと遮光膜３との間の容量Ｃ_gaは、ｎ層１１ａと遮光膜３との間の容量Ｃ_gcよりも大きくなる（Ｃ_ga＞Ｃ_gc）。

このとき、図１１に示すように、ｐ層１１ｃの順方向の長さＬ_pが、ｎ層１１ａの順方向の長さＬ_nよりも非常に長くなると（Ｌ_p≫Ｌ_n）、容量Ｃ_gaも容量Ｃ_gcより非常に大きくなる（Ｃ_ga≫Ｃ_gc）。この場合、上記式（５）におけるαは１に近づき、下記式（６）が成立する。また、下記式（６）は、同一仕様のフォトダイオードであれば、それぞれにおいて成立する。

上記式（６）が成立している場合、即ち、遮光膜３の電位Ｖ_Gがｐ層１１ｃの電位Ｖ_Aに等しくなる場合は、図９において、遮光膜３の電位Ｖ_Gを示す直線と、モード間の境界とが交わることはない。また、図１０においては、遮光膜３の電位Ｖ_Gを示す直線とモード間の境界との交点は、０（ゼロ）に近づき、Ｖ_Aが負の大きな値に設定される場合に有効となる。

また、上記式（６）が成立しない場合であっても、ｐ層１１ｃの面積がｎ層１１ａの面積よりも大きくなると、Ｖ_GはＶ_Aに近づくこととなる。この場合、図９においては、遮光膜３の電位Ｖ_Gを示す直線とモード間の境界との交点は、負の方向に移動するため、Ｖ_Aが０（ゼロ）に近い範囲に設定される場合に有効となる。図１０においては、この場合も、上記式（６）が成立するときと同様にＶ_Aが負の大きな値に設定される場合に有効となる。

このように、本実施の形態では、出力特性が変化しないＶ_Aの範囲を調整できる。よって、同一仕様のフォトダイオード１に同一の電圧（Ｖ_A）が印加されている場合は、それぞれの出力特性が同一となるように制御することが可能となる。また、フォトダイオード１の出力特性が大きく変動する事態の発生も抑制できる。よって、例えば、図３に示すように複数個のフォトダイオード１が備えられている場合では、フォトダイオード１毎に出力特性が異なってしまい、出力特性がばらついてしまう事態の発生を抑制できる。

また、本実施の形態では、上述したように、ｐ層１１ｃの順方向の長さＬ_pをｎ層１１ａの順方向の長さＬ_nよりも長くすることによって、ｐ層１１ｃの面積がｎ層１１ａの面積よりも大きくされているが、これに限定されるものではない。ベース基板２の法線方向から見た（上から見た）ｐ層１１ｃの形状と、同方向から見たｎ層１１ａの形状とを異ならせることによって、ｐ層１１ｃの面積をｎ層１１ａの面積よりも大きくした態様であっても良い。

例えば、ｐ層１１ｃの順方向の長さＬ_pとｎ層１１ａの順方向の長さＬ_nとは同一であるが、ベース基板２の法線方向から見た（上から見た）ｎ層１１ａの形状が、角が取れた形状（六角形）となった態様であっても良い。また、順方向の長さではなく、それに垂直な方向の長さをｐ層とｎ層とで異ならせて、ｐ層の面積をｎ層の面積よりも大きくした態様であっても良い。更に、両者の長さと形状との両方を互いに異ならせて、ｐ層の面積をｎ層の面積よりも大きくした態様であっても良い。

なお、本明細書において「遮光膜の電位Ｖ_Gがｐ層の電位Ｖ_Aに等しくなる」とは、両者が完全に一致する場合のみならず、実質的に同一と見なされる場合をも含む意である。

本実施の形態は、表示装置が液晶表示装置である場合を例にとって説明しているが、本実施の形態における表示装置は、これに限定されるものではない。表示装置は、液晶表示装置以外の表示装置、例えば、有機ＥＬ表示装置や、無機ＥＬ表示装置であっても良い。

以上のように、本発明の光検出装置は、液晶表示装置やＥＬ表示装置といった表示装置に搭載できる。また、本発明の表示装置は、液晶表示装置やＥＬ表示装置等として利用できる。本発明の光検出装置及び表示装置は、産業上の利用可能性を有するものである。

Claims (6)

1. 光透過性のベース基板と、前記ベース基板の一方の主面に設けられた金属膜と、前記金属膜の上層に配置されたフォトダイオードとを備え、
   前記金属膜は、前記ベース基板の厚み方向において、前記フォトダイオード全体と重なるように形成され、
   前記フォトダイオードは、前記金属膜に対して電気的に絶縁されたシリコン膜を備え、
   前記シリコン膜には、ｐ型の半導体領域、真性半導体領域、及びｎ型の半導体領域が、前記シリコン膜の面方向において隣接するように設けられ、
   前記ｐ型の半導体領域は、その面積が前記ｎ型の半導体領域の面積よりも大きくなるように形成されていることを特徴とする光検出装置。
2. 前記ｐ型の半導体領域の順方向における長さを、前記ｎ型の半導体領域の順方向における長さよりも大きくすることによって、前記ｐ型の半導体領域の面積が前記ｎ型の半導体領域の面積よりも大きくなっている請求項１に記載の光検出装置。
3. 前記ベース基板の法線方向から見た前記ｐ型の半導体領域の形状が、前記ベース基板の法線方向から見た前記ｎ型の半導体領域の形状と異なっている請求項１に記載の光検出装置。
4. アクティブマトリクス基板を有する表示装置であって、
   前記アクティブマトリクス基板は、光透過性のベース基板と、前記ベース基板の一方の主面に形成された複数のアクティブ素子と、光検出装置とを備え、
   前記光検出装置は、前記ベース基板の一方の主面上に設けられた金属膜と、前記金属膜の上層に配置されたフォトダイオードとを備え、
   前記金属膜は、前記ベース基板の厚み方向において、前記フォトダイオード全体と重なるように形成され、
   前記フォトダイオードは、前記金属膜に対して電気的に絶縁されたシリコン膜を備え、
   前記シリコン膜には、ｐ型の半導体領域、真性半導体領域、及びｎ型の半導体領域が、前記シリコン膜の面方向において隣接するように設けられ、
   前記ｐ型の半導体領域は、その面積が前記ｎ型の半導体領域の面積よりも大きくなるように形成されていることを特徴とする表示装置。
5. 前記ｐ型の半導体領域の順方向における長さを、前記ｎ型の半導体領域の順方向における長さよりも大きくすることによって、前記ｐ型の半導体領域の面積が前記ｎ型の半導体領域の面積よりも大きくなっている請求項１に記載の表示装置。
6. 前記ベース基板の法線方向から見た前記ｐ型の半導体領域の形状が、前記ベース基板の法線方向から見た前記ｎ型の半導体領域の形状と異なっている請求項１に記載の表示装置。

Images