JP5051355B2 - Method for manufacturing printed wiring board - Google Patents
Method for manufacturing printed wiring board Download PDFInfo
- Publication number
- JP5051355B2 JP5051355B2 JP2007100406A JP2007100406A JP5051355B2 JP 5051355 B2 JP5051355 B2 JP 5051355B2 JP 2007100406 A JP2007100406 A JP 2007100406A JP 2007100406 A JP2007100406 A JP 2007100406A JP 5051355 B2 JP5051355 B2 JP 5051355B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wiring
- chip
- solution
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Description
本発明はプリント配線基板の製造方法、特に導電性金属層をエッチングにより導体パターンを形成する方法を改善したプリント配線基板の製造方法に関するものである。 The present invention relates to a method for manufacturing a printed wiring board, and more particularly to a method for manufacturing a printed wiring board in which a method for forming a conductive pattern by etching a conductive metal layer is improved.
電子基板の製造法として、サブトラクティブ法が広く使用されている。サブトラクティブ法は、樹脂基板上に導電性金属層を有する積層板上に液体レジストやドライフィルム等の感光性樹脂層を形成し、この感光性樹脂層を露光・現像して所望のレジストパターンを形成し、エッチング処理により露出部分の導電性金属層をエッチングした後、レジストパターンを剥離することによって配線パターンを形成する方法である。 As a method for manufacturing an electronic substrate, a subtractive method is widely used. In the subtractive method, a photosensitive resin layer such as a liquid resist or a dry film is formed on a laminate having a conductive metal layer on a resin substrate, and this photosensitive resin layer is exposed and developed to form a desired resist pattern. This is a method of forming a wiring pattern by peeling the resist pattern after etching and etching the exposed conductive metal layer by an etching process.
近年、電子機器の小型化に伴って電子基板の微細化が急速に進行している。特に、液晶ドライバに使用されているCOF(Chip on Film)においては、配線ピッチ微細化の要求は一層強まっており、配線ピッチが25μm以下というファイン領域のリードをもつテープ
も作られている。また、配線ピッチ微細化にともない、放熱性の向上も課題となっており、放熱性の向上のために、配線断面積の大きい配線形状が要求されている。
In recent years, with the miniaturization of electronic devices, the miniaturization of electronic substrates has rapidly progressed. In particular, in a COF (Chip on Film) used for a liquid crystal driver, a demand for finer wiring pitch is increasing, and a tape having fine area leads with a wiring pitch of 25 μm or less is also made. Further, with the miniaturization of the wiring pitch, improvement in heat dissipation is also an issue, and a wiring shape having a large wiring cross-sectional area is required to improve heat dissipation.
なお、関連する技術として、両面に銅箔を貼り付けた銅張積層板を搬送しながら両面の銅箔をエッチングした後、銅張積層板を反転して、両面の銅箔を再度エッチングすることにより、両面の銅箔を均一に薄くするという提案がある(特許文献1参照)。
しかしながら、断面積の大きい配線をサブトラクティブ法を用いて形成する場合、配線ピッチが微細になるほど困難となる。これは、エッチング液によるエッチングは等方的に行なわれるため、配線のトップ幅が確保できなくなるからである。即ち、図3に示すように、絶縁基材11に形成された導電性金属層12上に感光性樹脂膜13のレジストパターン14を形成し(図3(a))、エッチング液により導電性金属層12をエッチングしてゆき(図3(b)〜(d))、エッチング後に感光性樹脂膜13を剥離して配線15を形成する(図3(e))が、配線15はサイドエッチングによりトップ幅が狭くなってしまう。
However, when a wiring having a large cross-sectional area is formed using the subtractive method, it becomes more difficult as the wiring pitch becomes finer. This is because the top width of the wiring cannot be secured because the etching with the etching solution is isotropic. That is, as shown in FIG. 3, a
一方、エッチングを異方的に行なうことで断面積の大きい配線を形成しようとした場合、エッチング後にレジストパターンを除去すると、図4に示すように、配線15のトップ15aのエッジが尖った形状となる(なお、図中、Wtは配線15のトップ幅、Wbはボトム幅である)。この配線形状は、COFなどのプリント配線基板とICチップとを接合する際に接続不良を起こしやすい。例えば、COFテープをICチップとフリップチップ接合する場合に、トップエッジが尖った配線形状は、ICチップ側の金バンプとフィレットを形成しにくいため、問題となる。そして、この配線形状のプリント配線基板とICチップとの接続不良は、配線間が微細になるほど顕著になる。例えば、25μm以下という微細な配線ピッチでは、隣接するリード間隔が狭いためショート等の接続不良も起きやすくなる。また、フィレットを形成しにくく、さらに接合時の面圧が高くなってしまうため、フィレットの広がりによる配線間ショート等が起こり、接合時に不良となってしまうのである。
On the other hand, when a wiring having a large cross-sectional area is formed by performing etching anisotropically, if the resist pattern is removed after the etching, the shape of the
また、サブトラクティブ法を用いて形成した配線は、その側壁面が粗い場合があり、例えば、COFで形成された配線に錫めっきをする際に、配線の側壁面が粗いと錫めっきの
異常析出が発生してしまう。
In addition, the wiring formed using the subtractive method may have a rough side wall surface. For example, when tin plating is performed on a wiring formed by COF, if the wiring side wall surface is rough, abnormal precipitation of tin plating may occur. Will occur.
本発明は、上記課題を解決し、信頼性のある導体形状や導体表面が作製可能なプリント配線基板の製造方法を提供することにある。 This invention solves the said subject and provides the manufacturing method of the printed wiring board which can produce the reliable conductor shape and conductor surface.
本発明の第1の態様は、絶縁基材の少なくとも一方の面に形成された導電性金属層上に、感光性樹脂膜を形成する工程と、前記感光性樹脂膜を露光・現像して、所要のレジストパターンを形成する工程と、エッチング液により露出している前記導電性金属層を除去して、導体パターンを形成する一段目のエッチング工程と、
前記レジストパターンの感光性樹脂膜を剥離する工程と、形成された前記導体パターンを再びエッチング液で処理することにより、前記導体パターンの側壁面を平滑化する、または、前記導体パターンのエッジ部を丸みを帯びた形状にする二段目のエッチング工程と、前記導体パターンにICチップをフリップチップ接合する工程とを含むことを特徴とするICチップを接合したプリント配線基板の製造方法である。
上記プリント配線基板には、いわゆるプリント回路基板(PWB)、TAB(Tape Automated Bonding)テープ、COF(Chip on Film)用テープ、FPC(Flexible Printed Circuit)、BGA (Ball Grid Array)用の配線テープが含まれる。
The first aspect of the present invention includes a step of forming a photosensitive resin film on a conductive metal layer formed on at least one surface of an insulating substrate, and exposing and developing the photosensitive resin film, A step of forming a required resist pattern, a first etching step of forming a conductor pattern by removing the conductive metal layer exposed by an etching solution,
The step of peeling the photosensitive resin film of the resist pattern, and the conductive pattern formed again is treated with an etching solution to smooth the side wall surface of the conductive pattern, or the edge portion of the conductive pattern is A method for manufacturing a printed wiring board having an IC chip bonded thereto, comprising: a second-stage etching step for forming a rounded shape; and a step of flip-chip bonding an IC chip to the conductor pattern.
The printed wiring board includes a so-called printed circuit board (PWB), TAB (Tape Automated Bonding) tape, COF (Chip on Film) tape, FPC (Flexible Printed Circuit), and BGA (Ball Grid Array) wiring tape. included.
本発明の第2の態様は、第1の態様において、前記一段目のエッチング工程は、サイドエッチングを抑制しつつ前記導体パターンを形成する主エッチング処理であることを特徴とするICチップを接合したプリント配線基板の製造方法である。
A second aspect of the present invention, in the first embodiment, the first stage etching step, were joined IC chip, which is a main etch process for forming the conductive pattern while suppressing the side etching It is a manufacturing method of a printed wiring board.
本発明の第3の態様は、第1又は第2の態様において、前記一段目のエッチング工程で用いる前記エッチング液は、過酸化水素/硫酸溶液、塩化第二銅溶液、又は塩化第二鉄溶液であることを特徴とするICチップを接合したプリント配線基板の製造方法である。
According to a third aspect of the present invention, in the first or second aspect, the etching solution used in the first stage etching step is a hydrogen peroxide / sulfuric acid solution, a cupric chloride solution, or a ferric chloride solution. This is a method for manufacturing a printed wiring board to which an IC chip is bonded .
本発明の第4の態様は、第1〜第3の態様のいずれかの態様において、前記二段目のエッチング工程で用いる前記エッチング液は、過酸化水素/硫酸溶液、塩化第二銅溶液、又は塩化第二鉄溶液であることを特徴とするICチップを接合したプリント配線基板の製造方法である。
According to a fourth aspect of the present invention, in any one of the first to third aspects, the etching solution used in the second-stage etching step is a hydrogen peroxide / sulfuric acid solution, a cupric chloride solution, Or it is a manufacturing method of the printed wiring board which joined the IC chip characterized by being a ferric chloride solution.
本発明の第5の態様は、第1〜第3の態様のいずれかの態様において、前記二段目のエッチング工程を、電解酸洗を用いて行なうことを特徴とするICチップを接合したプリント配線基板の製造方法である。
A fifth aspect of the present invention, in any of the embodiments of the first to third embodiments, the second stage etching step, bonding the IC chip and performing by electrolytic pickling Print It is a manufacturing method of a wiring board.
本発明によれば、レジストパターンで覆われた導電性金属層をエッチング液により除去して導体パターンを形成した後、レジストパターンを剥離した導体パターンを再びエッチング液で処理する二段階のエッチングを行っているため、所望の配線・ランドなどの導体の形状ないし導体表面が得られ、信頼性のあるプリント配線基板を製造することができる。 According to the present invention, the conductive metal layer covered with the resist pattern is removed with an etchant to form a conductor pattern, and then the two-step etching is performed in which the conductor pattern from which the resist pattern has been peeled is treated with the etchant again Therefore, it is possible to obtain a conductor shape or a conductor surface such as a desired wiring / land, and to manufacture a reliable printed wiring board.
以下、本発明に係るプリント配線基板の製造方法の実施形態を図面を用いて説明する。図1は、この実施形態のプリント配線基板の製造における製造工程(a)〜(f)を示す工程図である。 Hereinafter, an embodiment of a method for manufacturing a printed wiring board according to the present invention will be described with reference to the drawings. FIG. 1 is a process diagram showing manufacturing steps (a) to (f) in manufacturing a printed wiring board according to this embodiment.
図1(a)に示すように、片面に導電性金属層2が形成された絶縁基材1を用意する。絶縁基材1は絶縁樹脂等の絶縁性の材料からなり、絶縁基材1は可撓性のあるフレキシブルなものでも、可撓性がないリジッドなものでも良い。また、絶縁基材1の両面に導電性金属層2を有するものでも良い。導電性金属層2は、銅箔などの金属箔、或いは銅めっき層などの金属めっき層でもよい。
As shown in FIG. 1 (a), an
まず、絶縁基材1の導電性金属層2上に感光性樹脂膜3を形成する(図1(b))。感光性樹脂膜3は、液状レジストを導電性金属層2上に塗布して形成したもの、或いは導電性金属層2上に貼付したドライフィルムなどでもよい。
First, the
次に、感光性樹脂膜3をフォトマスクを通して露光し、現像により所要のレジストパターン4を形成する(図1(c))。
Next, the
レジストパターン4によって覆われていない導電性金属層2をエッチング液により除去して、配線パターン(導体パターン)5を形成する(図1(d))。このエッチング処理が一段目のエッチング工程となり、大体の配線(導体)6の形状が形成される。
一段目のエッチング工程で用いられるエッチング液としては、過酸化水素/硫酸溶液(過酸化水素と硫酸の混合水溶液)、塩化第二銅溶液、又は塩化第二鉄溶液などがある。導電性金属層2のエッチングは、エッチング液を導電性金属層2にスプレーしても、或いはエッチング液に浸漬させても良い。
The
Examples of the etching solution used in the first etching step include a hydrogen peroxide / sulfuric acid solution (a mixed aqueous solution of hydrogen peroxide and sulfuric acid), a cupric chloride solution, and a ferric chloride solution. Etching of the
配線パターン5を形成した後、レジストパターン4の感光性樹脂膜3をアルカリ水溶液等により剥離する(図1(e))。
After the
更に、レジストパターン4が剥離された配線パターン5の配線6を、再びエッチング液で処理する(図1(f))。このエッチング処理が二段目のエッチング工程となり、最終的な形状・表面の配線(導体)7が形成される。
二段目のエッチング工程で用いられるエッチング液には、過酸化水素/硫酸溶液、塩化第二銅溶液、又は塩化第二鉄溶液などがある。エッチングは、エッチング液をスプレーしても、或いはエッチング液に浸漬させても良い。
Further, the
Examples of the etching solution used in the second etching step include a hydrogen peroxide / sulfuric acid solution, a cupric chloride solution, and a ferric chloride solution. Etching may be performed by spraying an etchant or immersing in an etchant.
一段目と二段目のエッチング工程で用いるエッチング液は、エッチング液のベース(過酸化水素と硫酸の混合水溶液、塩化第二銅、塩化第二鉄)は異なっても、同じであってもよい。ただし、一段目と二段目のエッチング工程では、エッチングの目的が異なる為、ベースとなるエッチング液の成分濃度(例えば、過酸化水素、硫酸、塩化鉄、塩化銅などの濃度)や、ベースとなるエッチング液に添加する添加剤の種類などは異なるのがよい。
即ち、一段目のエッチング工程のエッチング液は、狭い配線ピッチでも配線トップ幅を大きく残せるようなサイドエッチングを抑制したエッチング液が望ましい。二段目のエッチング工程のエッチング液は、感光性樹脂層のエッチングレジストパターンを剥離した後におこなうエッチングであり、形成された配線の断面積を極力維持したい為、形成された配線の高さ(厚み)の減少を抑え、配線トップのエッジを選択的にエッチングするエッチング液が望ましい。
また、二段目のエッチング工程のエッチング液は、一段目のエッチング工程で形成された配線の側壁面を平滑化するためのエッチング液を用いるようにしても良い。
The etching solution used in the first and second etching processes may be the same or different in the etching solution base (mixed aqueous solution of hydrogen peroxide and sulfuric acid, cupric chloride, ferric chloride). . However, since the purpose of etching is different between the first and second etching processes, the concentration of the etching solution used as the base (for example, the concentration of hydrogen peroxide, sulfuric acid, iron chloride, copper chloride, etc.) The types of additives to be added to the etching solution are preferably different.
That is, the etching solution for the first etching step is desirably an etching solution that suppresses side etching that can leave a large wiring top width even with a narrow wiring pitch. The etching solution in the second etching process is an etching performed after removing the etching resist pattern of the photosensitive resin layer. In order to maintain the cross-sectional area of the formed wiring as much as possible, the height (thickness of the formed wiring) It is desirable to use an etchant that suppresses the decrease in the number of lines and selectively etches the edge of the wiring top.
Further, as the etchant for the second stage etching process, an etchant for smoothing the side wall surface of the wiring formed in the first stage etching process may be used.
このような二段階のエッチングにより、配線ピッチが狭い場合にも、断面積が大きく且つ配線トップのエッジが丸みを持った配線を形成でき、ICチップとの接合時などにおいて信頼性が高いプリント配線板を効率良く製造することができる。
また、配線の側壁面が平滑なプリント配線板が得られ、例えば、配線に錫めっきを施す場合に、錫めっきの異常析出を防止できるなど、信頼性が高いプリント配線板を製造できる。
Such two-step etching enables formation of wiring with a large cross-sectional area and rounded edges at the top of the wiring even when the wiring pitch is narrow, and highly reliable printed wiring such as when bonding to an IC chip. A board can be manufactured efficiently.
In addition, a printed wiring board having a smooth side wall surface of the wiring can be obtained. For example, when tin plating is applied to the wiring, an abnormal precipitation of tin plating can be prevented, and a highly reliable printed wiring board can be manufactured.
上記実施形態において、二段目のエッチング工程を、電解酸洗を用いて行なうようにしても良い。即ち、電解酸洗用液の液中にステンレス板とプリント配線板を浸漬し、ステンレス板とプリント配線板の配線との間に電圧を印加して、上記配線の表面を研磨する。電
解酸洗では、電流は尖った形状であるエッジ部に集中するため、配線のエッジ部のみが選択的に溶解され、尖った形状である配線のエッジ部を所望の丸い形状にすることができる。
In the above embodiment, the second etching step may be performed using electrolytic pickling. That is, the surface of the wiring is polished by immersing the stainless steel plate and the printed wiring board in an electrolytic pickling solution and applying a voltage between the stainless steel plate and the wiring of the printed wiring board. In the electrolytic pickling, the current concentrates on the edge portion having a sharp shape, so that only the edge portion of the wiring is selectively dissolved, and the edge portion of the wiring having the sharp shape can be formed into a desired round shape. .
次に、本発明の実施例を示してさらに詳しく説明する。
[実施例1]
平均厚さ38μmのポリイミドフィルムの表面にNi−Crからなる基材金属層を有し、この基材金属層上に平均厚さ8μmの電解銅層が形成された基材フィルムを使用した。
この基材フィルムの電解銅層の表面に感光性樹脂を塗布した後、露光・現像して、配線ピッチ25μmの感光性樹脂のレジストパターンを形成した。この感光性樹脂のレジストパターンでマスキングされた電解銅層を、塩化第二鉄(濃度:15g/L)、塩酸(濃度:0.1〜0.2g/L)から成るエッチング液を用いて、スプレー圧0.2MPa、液温
30℃で25秒間、エッチング液をスプレーしてエッチングした。次に、得られた銅配線上の感光性樹脂で形成されたレジストパターンを水酸化ナトリウム水溶液でスプレーして除去した。その後、過酸化水素(濃度:25g/L)、硫酸(濃度:100g/L)から成るエッチング液を用いて、液温40℃で120秒間、エッチング液に浸漬させてエッチング処理する二段目のエッチングをした。
上記のように形成された銅の配線パターンのトップ幅は6.5μm、ボトム幅は12.5μmであった。また、形成された配線の側壁面は平滑であった。
Next, examples of the present invention will be shown and described in more detail.
[Example 1]
A substrate film having a base metal layer made of Ni—Cr on the surface of a polyimide film having an average thickness of 38 μm and having an electrolytic copper layer having an average thickness of 8 μm formed on the base metal layer was used.
A photosensitive resin was applied to the surface of the electrolytic copper layer of the base film, and then exposed and developed to form a photosensitive resin resist pattern having a wiring pitch of 25 μm. The electrolytic copper layer masked with the resist pattern of the photosensitive resin is formed using an etching solution composed of ferric chloride (concentration: 15 g / L) and hydrochloric acid (concentration: 0.1 to 0.2 g / L). Etching was performed by spraying an etching solution at a spray pressure of 0.2 MPa and a solution temperature of 30 ° C. for 25 seconds. Next, the resist pattern formed of the photosensitive resin on the obtained copper wiring was removed by spraying with an aqueous sodium hydroxide solution. After that, the etching is performed by immersing in an etching solution for 120 seconds at a liquid temperature of 40 ° C. using an etching solution made of hydrogen peroxide (concentration: 25 g / L) and sulfuric acid (concentration: 100 g / L). Etched.
The copper wiring pattern formed as described above had a top width of 6.5 μm and a bottom width of 12.5 μm. Moreover, the side wall surface of the formed wiring was smooth.
[比較例1]
実施例1と比較するために、比較例1として、従来と同様に一回のエッチングのみで配線を形成した。比較例1では、実施例1と同等の基材フィルムを用いて、塩化第二鉄(濃度:15g/L)、塩酸(濃度:0.1〜0.2g/L)から成るエッチング液を用いて、液温30℃で35秒間エッチングすることで銅配線を形成し、次いで、得られた配線上の感光性樹脂で形成されたレジストパターンを水酸化ナトリウム水溶液をスプレーして除去し、プリント配線板を製造した。
この比較例1の配線のトップ幅は5.3μm、ボトム幅は12.5μmであり、形成された配線の側壁面は粗い形状であった。
[Comparative Example 1]
For comparison with Example 1, as Comparative Example 1, wiring was formed by only one etching as in the conventional case. In Comparative Example 1, an etching solution composed of ferric chloride (concentration: 15 g / L) and hydrochloric acid (concentration: 0.1 to 0.2 g / L) was used using the same base film as in Example 1. Then, copper wiring is formed by etching at a liquid temperature of 30 ° C. for 35 seconds, and then the resist pattern formed of the photosensitive resin on the obtained wiring is removed by spraying an aqueous sodium hydroxide solution, and printed wiring A board was produced.
The top width of the wiring of Comparative Example 1 was 5.3 μm, the bottom width was 12.5 μm, and the side wall surface of the formed wiring was rough.
[実施例2]
平均厚さ38μmのポリイミドフィルムの表面にNi−Crからなる基材金属層を有し、この基材金属層上に平均厚さ8μmの電解銅層が形成された基材フィルムを使用した。
この基材フィルムの電解銅層の表面に感光性樹脂を塗布した後、露光・現像して、配線ピッチ25μmの感光性樹脂のレジストパターンを形成した。この感光性樹脂のレジストパターンでマスキングされた電解銅層を、過酸化水素(濃度:20g/L)、硫酸(濃度:4g/L)、ピリジン(濃度:0.1g/L)、フェノールスルホン酸ナトリウム・1
水和物(濃度:1g/L)から成るエッチング液を用いて、スプレー圧0.1MPa、液
温40℃で約300秒間、エッチングした。形成された配線は、図4に示すように、配線トップの幅が広く、かつ配線トップのエッジは尖った形状であった。この配線のトップ幅は12.5μm、ボトム幅は12μmであった。
得られた配線上の感光性樹脂で形成されたレジストパターンを水酸化ナトリウム水溶液をスプレーして除去した。次いで、過酸化水素(濃度:80g/L)、硫酸(濃度:25g/L)から成るエッチング液を用いて、液温30℃で30秒間処理する二段目のエッチングをした。その結果、図2に示すように、配線7のトップ7aのエッジは丸みを帯びた形状にすることができた(なお、7bは配線7の側壁面である)。この配線のトップ幅は10μm、ボトム幅は11μmであった。
[Example 2]
A substrate film having a base metal layer made of Ni—Cr on the surface of a polyimide film having an average thickness of 38 μm and having an electrolytic copper layer having an average thickness of 8 μm formed on the base metal layer was used.
A photosensitive resin was applied to the surface of the electrolytic copper layer of the base film, and then exposed and developed to form a photosensitive resin resist pattern having a wiring pitch of 25 μm. The electrolytic copper layer masked with the resist pattern of the photosensitive resin is formed using hydrogen peroxide (concentration: 20 g / L), sulfuric acid (concentration: 4 g / L), pyridine (concentration: 0.1 g / L), phenolsulfonic acid.
Etching was performed for about 300 seconds at a spray pressure of 0.1 MPa and a liquid temperature of 40 ° C. using an etching liquid composed of a hydrate (concentration: 1 g / L). As shown in FIG. 4, the formed wiring had a wide wiring top and a sharp edge at the wiring top. The wiring had a top width of 12.5 μm and a bottom width of 12 μm.
The resist pattern formed of the photosensitive resin on the obtained wiring was removed by spraying a sodium hydroxide aqueous solution. Next, second-stage etching was performed using an etching solution composed of hydrogen peroxide (concentration: 80 g / L) and sulfuric acid (concentration: 25 g / L) at a liquid temperature of 30 ° C. for 30 seconds. As a result, as shown in FIG. 2, the edge of the top 7a of the
次に、上述したように、二段階のエッチング処理により作製した実施例2のCOF用テ
ープを、ICチップとフリップチップ接合したところ、二段目のエッチングを行なわずに一段目のエッチングのみで配線を形成した比較例2のCOF用テープと比較して、ICチップとの接合性が向上することが確認できた。
このように、二段階エッチングを行うことで、配線トップの形状を所望の形状にすることが可能であるため、ICチップとの接合時に、面圧を抑制でき、フィレットの広がりによる配線間ショート等、接合時の不良を低減できることが分かった。
Next, as described above, the COF tape of Example 2 manufactured by the two-stage etching process was flip-chip bonded to the IC chip, and the wiring was performed only by the first stage etching without performing the second stage etching. It was confirmed that the bonding property with the IC chip was improved as compared with the COF tape of Comparative Example 2 in which was formed.
As described above, since the shape of the wiring top can be changed to a desired shape by performing the two-step etching, the surface pressure can be suppressed at the time of bonding with the IC chip, and the wiring is short-circuited due to the expansion of the fillet. It was found that defects during bonding can be reduced.
1 絶縁基材
2 導電性金属層
3 感光性樹脂膜
4 レジストパターン
5 配線パターン(導体パターン)
6 配線(導体)
7 配線(導体)
7a 配線のトップ
7b 配線の側壁面
DESCRIPTION OF
6 Wiring (conductor)
7 Wiring (conductor)
7a Wiring top 7b Wiring side wall surface
Claims (5)
前記感光性樹脂膜を露光・現像して、所要のレジストパターンを形成する工程と、
エッチング液により露出している前記導電性金属層を除去して、導体パターンを形成する一段目のエッチング工程と、
前記レジストパターンの感光性樹脂膜を剥離する工程と、
形成された前記導体パターンを再びエッチング液で処理することにより、前記導体パターンの側壁面を平滑化する、または、前記導体パターンのエッジ部を丸みを帯びた形状にする二段目のエッチング工程と、
前記導体パターンにICチップをフリップチップ接合する工程と
を含むことを特徴とするICチップを接合したプリント配線基板の製造方法。 Forming a photosensitive resin film on the conductive metal layer formed on at least one surface of the insulating base;
Exposing and developing the photosensitive resin film to form a required resist pattern;
Removing the conductive metal layer exposed by the etching solution to form a conductive pattern;
Removing the photosensitive resin film of the resist pattern;
A second-stage etching step of smoothing the side wall surface of the conductor pattern by treating the formed conductor pattern again with an etching solution , or making the edge portion of the conductor pattern rounded ,
And a step of flip-chip bonding an IC chip to the conductor pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007100406A JP5051355B2 (en) | 2007-04-06 | 2007-04-06 | Method for manufacturing printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007100406A JP5051355B2 (en) | 2007-04-06 | 2007-04-06 | Method for manufacturing printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008258482A JP2008258482A (en) | 2008-10-23 |
JP5051355B2 true JP5051355B2 (en) | 2012-10-17 |
Family
ID=39981739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007100406A Expired - Fee Related JP5051355B2 (en) | 2007-04-06 | 2007-04-06 | Method for manufacturing printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5051355B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5298347B2 (en) * | 2009-05-18 | 2013-09-25 | 株式会社フジクラ | Printed wiring board and manufacturing method thereof |
JP5528259B2 (en) | 2010-05-17 | 2014-06-25 | 日東電工株式会社 | Method for manufacturing printed circuit board |
JP5528250B2 (en) | 2010-07-30 | 2014-06-25 | 日東電工株式会社 | Method for manufacturing printed circuit board |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62263689A (en) * | 1986-05-10 | 1987-11-16 | 株式会社フジクラ | Flexible printed circuit and manufacture of the same |
JP3491414B2 (en) * | 1995-11-08 | 2004-01-26 | 三菱電機株式会社 | Circuit board |
JP2001060745A (en) * | 1999-08-19 | 2001-03-06 | Aisan Ind Co Ltd | Electronic circuit board |
JP2003243806A (en) * | 2002-02-21 | 2003-08-29 | Nippon Mektron Ltd | Circuit board |
JP2003273510A (en) * | 2002-03-12 | 2003-09-26 | Hitachi Kokusai Electric Inc | Printed circuit board manufacturing method |
JP2004172182A (en) * | 2002-11-18 | 2004-06-17 | Denki Kagaku Kogyo Kk | Circuit board and method of manufacturing the same |
-
2007
- 2007-04-06 JP JP2007100406A patent/JP5051355B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008258482A (en) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2007058147A1 (en) | Printed wiring board, method for manufacturing same and use of same | |
US20090039053A1 (en) | Method for manufacturing electrical traces of printed circuit boards | |
JP2003008199A (en) | Method for roughening copper surface of printed wiring board and printed wiring board and its producing method | |
CN104349581B (en) | Wired circuit board and its manufacture method | |
CN102714915B (en) | Electronic circuit, method for forming same, and copper clad laminate for electronic circuit formation | |
JP4430990B2 (en) | Circuit forming etchant for semi-additive method | |
US20120312775A1 (en) | Method for manufacturing a printed circuit board | |
WO2010074054A1 (en) | Method for forming electronic circuit | |
JP5051355B2 (en) | Method for manufacturing printed wiring board | |
JP2009176770A (en) | Manufacturing method of copper wiring insulating film, and copper wiring insulating film manufactured therefrom | |
JP2007288079A (en) | Wiring structure and high-density wiring board using the same | |
JP5005883B2 (en) | Circuit forming etching solution for subtractive method | |
JP2009272571A (en) | Printed circuit board and method of manufacturing the same | |
JP2011166028A (en) | Method of manufacturing cof substrate | |
KR200455170Y1 (en) | TBI tape for semiconductor device and manufacturing method thereof | |
JP2009295957A (en) | Method for manufacturing of printed wiring board | |
JP2007189177A (en) | Flexible wiring board and its manufacturing method | |
JP2009277987A (en) | Film-carrier tape for mounting electronic component and its manufacturing method, and semiconductor device | |
JP2007081214A (en) | Method of manufacturing printed circuit board | |
JP2007123622A (en) | Flexible printed circuit and method of manufacturing same | |
JP2007329325A (en) | Method for manufacturing interconnection substrate | |
JP2004095983A (en) | Manufacturing method of printed wiring board | |
JP4453847B2 (en) | High density wiring board | |
WO2012132572A1 (en) | Copper foil with copper carrier, method for producing said copper foil, copper foil for electronic circuit, method for producing said copper foil, and method for forming electronic circuit | |
US20110151273A1 (en) | Laminate for printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120627 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120710 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |