[go: up one dir, main page]

JP5046322B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP5046322B2
JP5046322B2 JP2006303873A JP2006303873A JP5046322B2 JP 5046322 B2 JP5046322 B2 JP 5046322B2 JP 2006303873 A JP2006303873 A JP 2006303873A JP 2006303873 A JP2006303873 A JP 2006303873A JP 5046322 B2 JP5046322 B2 JP 5046322B2
Authority
JP
Japan
Prior art keywords
block
temperature
integrated circuit
circuit device
temperature sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006303873A
Other languages
English (en)
Other versions
JP2008124125A (ja
Inventor
真 佐圓
健一 長田
哲也 山田
雄介 菅野
智 三坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006303873A priority Critical patent/JP5046322B2/ja
Priority to US11/935,790 priority patent/US7899643B2/en
Publication of JP2008124125A publication Critical patent/JP2008124125A/ja
Application granted granted Critical
Publication of JP5046322B2 publication Critical patent/JP5046322B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)

Description

本発明は、半導体集積回路技術、特に動作温度を考慮した半導体集積回路装置に関する。
半導体製造プロセスの微細化に伴い、LSIの集積度は向上し、1チップ上に複数のシステムの集積が可能となった。しかし一方で、この微細化は電力の増加をもたらす。電力増加は電源電圧のスケーリング鈍化、リーク電流の増加によるものである。組込み向けのLSIでは、電力増加による熱暴走を如何に回避するかが重要とされる。
電力増加による熱暴走などを回避する手段として、温度センサをLSI内に集積し、その値に応じて電力を制御する方法が考えられる。
特許文献1には、プロセッサの温度がある一定温度を超えた場合、一定の時間割合でプロセッサの動作を休止させるようにした技術が記載されている。また、特許文献2には、複数のプロセッサを含むLSIにおいて、いずれかのプロセッサの動作温度が一定温度を超えた場合、他のプロセッサにその処理を移行させるようにした技術が記載されている。
特開2006−146605号公報 特開2006−018758号公報
組込み機器の高性能化に伴う電力の増加に伴い、今後は組込み向けでも熱問題は重要となる。しかしながら、組み込み用途では、厳しいコスト要求や、さまざまな環境での使用などサーバー分野とは異なる制約条件が発生する。例えば組み込み用途では以下の要求を満たす必要があると考えられる。
(1)より低電力かつ小面積で実装する。
(2)使用環境の変化による周辺温度の変化に対応させる。
(3)処理に対する時間制限を持つリアルタイム処理を可能とする。
しかしながら、上記特許文献1では、一定期間プロセッサの動作を停止するようにしており、この動作停止期間中のリアルタイム処理の受付については考慮されていない。また、上記特許文献1及び特許文献2の何れにおいても上記(2)の条件に関しては触れられていない。
本発明の目的は、低電力で、且つリアルタイム処理を可能とする半導体集積回路装置を提供することにある。
本発明の別の目的は、使用環境の変化による周辺温度の変化を考慮した半導体集積回路装置を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものについて簡単に説明すれば下記のとおりである。
すなわち、温度を検出するとともにその検出結果を複数の基準値と比較してその結果を出力可能な温度センサと、上記温度センサの出力信号に基づいて演算ブロックの動作を制御可能な制御ブロックとを設ける。上記制御ブロックは、上記温度センサの出力信号に基づいて割り込み信号を生成する周辺回路ブロックと、入力された割り込み信号をトリガとして休止状態から動作状態に復帰し、上記演算ブロックの温度条件を満たすように演算ブロックの動作条件を決定可能なコントローラとを含む。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、低電力で、且つリアルタイム処理を可能とする半導体集積回路装置を提供することができる。
1.代表的な実施の形態
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕本発明の代表的な実施の形態に係る半導体集積回路装置(SOC)は、所定の演算処理を行う演算ブロック(FB)と、互いに異なる複数の基準値を備え、温度を検出するとともにその検出結果が上記基準値を越えたか否かを上記基準値毎に判定して出力可能な温度センサ(TSNS)と、上記温度センサの出力信号に基づいて上記演算ブロックの動作を制御可能な制御ブロック(RM)とを設ける。そして、上記制御ブロックは、上記温度センサの出力信号に基づいて割り込み信号を生成する周辺回路ブロック(RMP)と、入力された割り込み信号をトリガとして休止状態から動作状態に復帰し、上記演算ブロックの温度条件を満たすように上記演算ブロックの動作条件を決定可能なコントローラ(RMC)とを含んで構成する。
上記の構成によれば、温度を検出するとともにその検出結果が上記基準値を越えたか否かを上記基準値毎に判定して出力することにより、温度の時間変化が分かり、これにより組み込みで変化する周辺温度を算出でき、その変化に対応可能となる。また、コントローラは、入力された割り込み信号をトリガとして休止状態から動作状態に復帰するため、割り込みがかかるまで動作を休止することができ、それによって温度制御にかかる電力を最小限に抑えることができる。
〔2〕上記温度センサは、温度検出を行う温度センサブロック(TSNSB)と、上記温度センサブロックの温度検出結果を、互いに異なる複数の基準電圧と比較するための複数のコンパレータ(CMP)とを含んで構成することができる。
〔3〕上記周辺回路ブロックは、上記複数のコンパレータからの出力信号に対応する複数の割り込み信号を生成する割り込み制御回路を含んで成る。
〔4〕上記周辺回路ブロックは、上記複数のコンパレータからの出力信号を積分するためのフィルタブロック(FLT)を含み、上記フィルタブロックの出力信号が上記割り込み制御回路に伝達されるように構成することができる。上記フィルタブロックにより、温度センサブロックからの信号の揺らぎやノイズを除去することができる。
〔5〕上記温度センサブロックの温度検出結果を上記半導体集積回路装置の外部に出力可能な外部端子(TSCO,REFCO)を設けることができる。それにより、上記温度センサブロックTSNSBの外部モニタが可能となるので、上記温度センサブロックTSNSBによって、正しく温度検出が行われているか否かを確認することができ、信頼性の向上を図ることができる。
〔6〕上記演算ブロックにおけるクリティカルパスの遅延量を観測可能なディレイモニタを含み、上記割り込み制御回路は、上記複数のコンパレータからの出力信号に対応する複数の割り込み信号とは別に、上記ディレイモニタの出力信号に応じた割り込み信号を生成してそれを上記コントローラに出力するように構成することができる。
〔7〕上記コントローラは、上記演算ブロックの温度条件を満たす中で最大のパフォーマンスを発揮するように上記演算ブロックの動作を制御させることができる。
〔8〕上記コントローラは、周辺温度とリーク電流による熱の成分を計算する第1処理(401)と、上記第1処理で得られた演算結果を用いて許容される最大動作電力を算出する第2処理(402)と、を含み、上記第2処理での算出結果に基づいて、上記演算ブロックにおいて許容される電力が決定される。
〔9〕所定の演算処理を行う演算ブロックと、互いに異なる複数の基準値を備え、温度を検出するとともにその検出結果が上記基準値を越えたか否かを上記基準値毎に判定して出力可能な温度センサと、上記演算ブロックにおけるクリティカルパスの遅延量を観測可能なディレイモニタと、上記演算ブロックにおける動作電圧を観測可能な動作電圧モニタと、上記温度センサの出力信号、上記ディレイモニタのモニタ結果、上記動作電圧モニタのモニタ結果に基づいて上記演算ブロックの動作を制御可能な制御ブロックとを含み、上記制御ブロックは、上記温度センサの出力信号、上記ディレイモニタのモニタ結果、上記動作電圧モニタのモニタ結果に基づいて上基づいて割り込み信号を生成する周辺回路ブロックと、入力された割り込み信号をトリガとして休止状態から動作状態に復帰し、上記演算ブロックの温度条件を満たすように上記演算ブロックの動作条件を決定するコントローラ(RMP)と、上記コントローラによって決定された動作条件に従って、上記演算ブロックにおける動作周波数、上記演算ブロックにおける電源電圧遮断、及び基板電圧の制御を指示可能な動作条件制御回路(RMC)とを設ける。
〔10〕複数の半導体チップが一つのパッケージに封止されて成る半導体集積回路装置であって、上記複数の半導体チップにおける少なくとも一つは、上記〔1〕乃至〔9〕の半導体集積回路装置とされ、それに含まれる上記コントローラは、上記複数の半導体チップにおける個々のチップ毎の温度条件を満たすように個々のチップ毎の動作条件を決定することができる。
2.実施の形態の説明
次に、実施の形態について更に詳述する。
図1には、本発明にかかる半導体集積回路装置の一例とされるシステムオンチップが示される。
図1に示されるシステムオンチップSOCは、特に制限されないが、公知の半導体集積回路製造技術により単結晶シリコン基板などの一つの半導体基板に形成され、多数の演算ブロックFBが1チップ上に集積されて成る。
図1に示されるシステムオンチップSOCは、温度センサTSNSと、ディレイモニタDSNSと、外部端子を介して与えられた制御信号RMENに基づいてシステムオンチップSOCを管理するための制御ブロックRMと、ユーザー処理を行うための演算ブロックFBと、各演算ブロックFBの処理実行状況を観測するための観測回路PPCと、メモリインタフェース制御回路BSCと、各ブロックの動作周波数の設定を行うための動作周波数制御回路PCTRと、これらのブロックを接続するオンチップ・インタフェースOIFと、オンチップ・インタフェースの調停に関する制御を行うためのブロックBCTRを含む。システムオンチップSOCを管理するための制御ブロックRMは、コントローラRMCと、このコントローラRMCに付随する周辺回路ブロックRMPからなる。コントローラRMCは、制御プログラムを実行するためのコントローラRMCPUと、ローカルメモリ、アドレス変換テーブル、キャッシュを含むインタフェースブロックRMBIFと、オンチップデバッグ回路OCDを含む。またコントローラRMCに付随する周辺回路ブロックRMPは、温度センサTSNSからの情報をフィルタリングするためのブロックFLTと、タイマーブロックTMUと、温度センサTSNS、タイマーブロックTMUからの情報をコントローラRMCに伝達するための割り込みコントロールブロックINTを含む。割り込みコントロールブロックINTが温度センサTSNSからの情報をコントローラRMCに伝達する手段としては、割り込みINTTS信号を用いる方法と、コントローラRMCからINTTS内のレジスタTSRを読み出す手段がある。観測回路PPCは処理実行状況を観測するための手段であるが、処理実行状態とは例えば実行された命令数などが一例である。ディレイモニタDSNSは、クリティカルパスの伝播遅延がディレイ違反を発生していないかどうかを検出するためのブロックである。トランジスタのディレイは温度、および、チップ依存性があり、温度だけではなくこのディレイも含めて演算ブロックFBの動作速度を決定する必要がある。ディレイモニタDSNSは、あるクリティカルパスと同程度かすこし大きめのディレイを有し、その伝播遅延が期待されている値より大きくなりディレイ違反が発生した際にはINTTS0を論理値‘1’にアサートするブロックである。
本構成において、温度センサTSNS、ディレイモニタDSNS、観測回路PPCによって計測されたシステムオンチップSOC内の温度情報、ディレイ情報、各演算ブロックFBの動作状況に関する情報、および、動作周波数に関する情報を用いて、RMは演算ブロックFBの適切な動作条件(動作周波数など)を算出し、その結果を各演算ブロックFBにフィードバックする。
図2には、図1におけるフィルタブロックFLTの構成例が示される。
フィルタブロックFLTは、温度センサTSNSからの信号の揺らぎやノイズを除去するための積分型フィルタである。このフィルタブロックFLTによって、コントローラRMCは揺らぎやノイズを除去するための処理をソフトウェアで行う必要がなく、処理周波数を抑え、低消費電力化を実現できる。フィルタブロックFLTは、基準クロックRCLKを分周し、サンプリングクロックSCLKを生成するためのブロックDIVと、そのサンプリングクロックに同期してセンサからの入力信号SNSOをサンプリングしフィルタ演算を行うブロックFLTBからなる。ブロックFLTBは、サンプリングした信号を積分し、それを設定しておいた値THVSと比較し、その比較結果を出力する。ブロックFLTBの数は、センサからの入力信号の本数に依存する。また本FLTはサンプリング数NSPL、サンプリング周波数FSPLを制御レジスタに書き込むことで変更できる。
図3には、上記温度センサTSNSの構成例が示される。
上記温度センサTSNSは、バンドギャップ電圧を測定するタイプの温度センサブロックTSNSBと、その出力電圧TSNSS及び参照電圧REFをチップ外部に出力するためのバッファブロックBUFと、上記出力電圧TSNSSが特定の温度以上であることを検出するための複数のコンパレータCMPを含んで成る。各コンパレータは、参照電圧REFが複数の抵抗で分圧して得られるところの互いに異なる基準電圧と、上記出力電圧TSNSSを比較する。参照電圧REFが複数の抵抗で分圧して得られる基準電圧は、上記温度センサTSNSによる温度検出との関係で設定される。例えば、温度センサTSNSの出力信号SNSOに含まれる“OVER125“信号は、TSNSBの検出した温度が125℃を超える期間、論理値‘1’を出力する。また、温度センサTSNSの出力信号SNSOに含まれる“OVER115“信号は、TSNSBの検出した温度が115℃を超える期間、論理値‘1’とされる。同様に、SNSOに含まれる他の信号はそれぞれ別の温度を検出する。本例においては、上記複数のコンパレータの出力である複数の温度情報(OVER125,OVER115,OVER105,OVER95,OVER85)を用いることで、LSIの外の周辺温度などを推定し、それによって、より精度の良い制御を行うようにしている。
上記温度センサブロックTSNSBは、バッファBUF及びチップの外部端子TSCOを介してチップ外に出力することができる。また、上記参照電圧REFは、バッファBUF及びチップの外部端子REFCOを介してチップ外に出力することができる。これにより、上記温度センサブロックTSNSBの外部モニタが可能となり、上記温度センサブロックTSNSBによって、正しく温度検出が行われているか否かを確認することができる。
図4には、温度制御フローが示される。
コントローラRMCは、図4に示される流れに従い、演算処理及び所定ブロックの動作制御を行う。本図において、Tjは温度センサTSNSによって計測されるシステムオンチップSOCの動作温度であり、TBPは過去の制御電力値を保持するためのテーブルである。TBTJは過去のシステムオンチップSOCの温度情報を保持するためのテーブルであり、Tjtは制御目標温度であり、PswはシステムオンチップSOCの電力成分のうちのスイッチング電力である。PlkはシステムオンチップSOCの電力成分のうちのリーク電力であり、HswはPswによる熱であり、HlkはシステムオンチップSOCのリーク電流Plkによる熱である。Taは周辺温度であり、θpkgはパッケージの熱抵抗であり、CsiはLSIの熱容量であり、HSWMAXは許容されるスイッチング電力による熱であり、PSWMAXは許容されるスイッチング電力である。この温度制御の目的は、システムオンチップSOCの規定された限界温度以下で最大のパフォーマンスを出すことである。一般的な温度制御においては、限界温度に達する直前で回路動作を停止させる、あるいは、予め決めておいた値まで周波数を下げるといったものである。しかし、回路動作の停止や大幅な周波数低減は、組み込みシステムで重要なリアルタイム処理の動作に影響を及ぼす。組み込み向けのシステムオンチップSOCにおいて、周辺温度Taは大きく変化し、そのTaによって低減すべき周波数の度合いは異なる。これが組込み向け制御を難しくさせる。本例では、先ず、1stステージにおいて式401で示される演算処理により、変化する周辺温度Taとリーク電流による熱Hlkの成分を含む項を計算する。リーク電流も温度依存性をもつため1stステージで算出する。この計算においては、システムオンチップSOCの温度Tjの時間変化と以前のスイッチング電力値Pswを用いる。この温度変化を知るために図3で述べた複数の温度レベルを検出する機構が必須となる。
次に2ndステージでは、上記1stステージでの演算結果を用いて、式402で示される演算処理により、許容される最大動作電力を算出する。この2ndステージでは、ディレイモニタDSNSからのディレイ情報も加味される。また、システムオンチップSOC全体として許容される電力の各機能ブロックへの分配を決める手段としては、予め決めておいた電力分配テーブルをベースに決定する。コントローラRMCは各機能ブロックに対して、許容される電力指標を通知する。電力指標の例としては電力値や周波数がある。各機能ブロックはこれを元に自らの電力を制御する。この制御は、複数の決められた温度レベルが検出され割り込みが発生したとき、また、タイマからの割り込みがアサートされたときに実行される。また、許容される電力を各機能ブロックに分配する方法として、各機能に必要電力をコントローラRMCに通知させそれをもとに動的に分配する方法がある。また、上記例ではコントローラRMCが電力指標を通知する単位としては各機能ブロックとしているが、複数機能ブロックを合せた機能ブロック群でもよく、その機能ブロック群を統括する機能ブロックに電力指標を通知する。機能ブロック群の例としては、CPU、専用処理IP(Intellectual Property)、周辺ブロックなどを含むエリアなどがある。
図5には、上記割り込みコントロールブロックINTの構成例が示される。
上記割り込みコントロールブロックINTは、タイマーブロックTMUの出力信号TMU0、フィルタFLTの出力信号FLT0、ディレイモニタDSNSの出力信号INTTS0を入力とし、コントローラRMCに対する割り込み要求INTTU、INTDS、INTTSを生成する。上記割り込みコントロールブロックINTは、FLT0信号の立ち上がりエッジと立下りエッジを検出するエッジ検出ブロックEGDTと、入力信号のうちコントローラRMCへの割り込み要求には反映しない信号を遮蔽するためのマスクブロックMSKと、このマスクブロックMSKを通過した複数の要因のうちから優先度の高いものを選択し割り込み要求とするPRIJと、レジスタ群(IEVT、PRI、MSKR、MSKCLRR、TSR、DSR)からなる。IEVTは割り込み要求を発生した要因を保持するためのレジスタである。PRIは各要因の優先度を指定である。MSKRは各要因を遮蔽するかどうかを指定するためのレジスタであり、MSKCLRRはMSKR内の各要因のマスク指定をクリアするレジスタである。DSRはINTTS0からのディレイ情報を保持するためのレジスタであり、TSRは温度センサTSNSからの温度情報を保持するためのレジスタである。これらのレジスタ群はインタフェースを通してコントローラRMCなどから読み書きすることも可能である。マスクブロックMSKは、MSKRで指示された要因を遮蔽する。本ブロックINTの特徴の一つは、エッジ検出ブロックEGDTにより温度センサTSNSからの情報の立ち上がりエッジと立下りエッジを検出して割り込み要求を発生させる点である。これにより、温度が上昇する場合と下降する場合とを区別することができ、それに応じた動作制御が可能になる。
上記例によれば、以下の作用効果を得ることができる。
(1)LSIの動作温度範囲内での動作を保証しつつ、そのパフォーマンスを最大化するよう機能回路動作を制御することが可能となる。特に組み込みLSIでは、周辺温度の変化に伴い許容される機能回路のパフォーマンスも大きく変化する。上記の例によれば、この周辺温度も考慮し機能回路動作の制御を行う。その効果の一例が図8に示される。本図(A)における比較対象とされる特性曲線82は、LSIの動作限界温度に達する直前で機能回路の動作を停止させる方式を採用した場合の特性を示している。この比較対象方式においては、機能回路動作が停止する期間のリアルタイム処理が受け付けられず、そのリアルタイム性が阻害される。これに対して上記の例によれば、特性曲線81のように、いかなる周辺温度でもその最大のパフォーマンスでリアルタイム処理の実行が可能である。例えば許容処理実行周波数が600MHzを満たす場合の周辺温度範囲は、図8(B)に示されるように、比較対象が周辺温度範囲が55℃であるのに対して、上記の例によれば、周辺温度範囲は85℃とされ、リアルタイム動作を保証できる周辺温度が拡大される。
(2)上記の例においては、温度情報をコントローラRMCに割込みで通知する構造、および、温度センサTSNSからRMの間にフィルタ回路による不必要な割り込みを抑止する構造により、コントローラRMCは割り込み信号がアサートされるまで動作を休止させることができる。つまり、コントローラRMCはは、割り込み信号をトリガとして休止状態から動作状態に復帰させることにより、温度制御にかかる電力を最小化できる。
(3)温度センサブロックTSNSBは、バッファBUF及びチップの外部端子TSCOを介してチップ外に出力することができ、また、上記参照電圧REFは、バッファBUF及びチップの外部端子REFCOを介してチップ外に出力することができるので、上記温度センサブロックTSNSBの外部モニタが可能となる。それにより、上記温度センサブロックTSNSBによって、正しく温度検出が行われているか否かを確認することができるので、信頼性の向上を図ることができる。
図6には、上記システムオンチップSOCの別の構成例が示される。
図6に示されるシステムオンチップSOCが図1に示されるのと大きく相違するのは、3個の機能ブロックRMCUが設けられ、各機能ブロックRMCUは、制御対象となる機能ブロックFBに対して、各種センサブロック(温度センサTSNS、ディレイモニタDSNS、VSNS)と、周波数制御部FCTR、電源電圧制御部SVCTR、基板電圧制御部TVCTRを付加したブロックである。TSNSは温度センサである。ディレイモニタDSNSは機能ブロックRMCUの動作周波数が適切に制御されているかどうかをモニタするための回路ブロックであり、クリティカルパスと同程度のディレイを持つ擬似パスを用いてこれを判定する。VSNSは機能ブロックRMCUの動作電圧をモニタするための回路ブロックである。これら温度センサTSNS、ディレイモニタDSNS、VSNSの情報はRMPを介してコントローラRMCに伝達される。これらの、温度、電圧、ディレイは密接な関係をもつ。これらのモニタ回路ブロックを備えることで、コントローラRMCは総合的な判断し演算ブロックFBの動作条件を決定できる。IPCTRは制御対象とされる演算ブロックFBに対して動作周波数、電源電圧の遮断、基板電圧の制御を指示するためのブロックである。このブロックIPCTR内の、FCTRTは各演算ブロックFBの動作周波数を指定するための記憶部を備えるブロックであり、SVCTRTは各演算ブロックFBに電源電圧値(遮断を含め)を指定するための記憶部を備えるブロックであり、各演算ブロックFBの基板電圧を指定するための記憶部を備えるブロックである。コントローラRMCはライト命令を用いてこれらFCTRT、SVCTRT、TVCTRTに指示を行うことができる。機能ブロックRMCU内のFCTRはIPCTR内のFCTRTで指示された周波数での動作を行うための制御ブロックであり、機能ブロックRMCU内のSVCTRは、ブロックIPCTR内のSVCTRTで指示により機能ブロックRMCU内の電源制御回路を操作するための制御ブロックであり、機能ブロックRMCU内のTVCTRはIPCTR内のTVCTRTの指示により機能ブロックRMCU内の基板電圧値を制御するためのブロックである。また、システムオンチップSOC外部の電源電圧制御回路に対して、供給される電圧値を指定するための端子も有し、この端子への出力値はRMCから指定可能である。本例においては基板電圧制御単位と、電源電圧制御単位が一致しているが、もちろん異なってもよい。また、本例においては、制御単位がLSI内のブロック単位に分割されているが、もちろんLSI全体が一つの制御単位となってもよい。
また、複数の高性能なLSIを1パッケージ化する場合、熱の問題も非常に重要となる。図7には、複数の半導体チップを1パッケージ内に封止する場合の構成例が示される。
LSI−0、LSI−1、LSI−2の3チップが、一つのパッケージPKGに収められている。本例において、LSI−1と、LSI−2が自立的に動作を行うLSIであり、LSI−0はLSI−1の要求を受けてそれを処理するだけのスレーブLSIである。LSI−0の典型例としてはメモリが挙げられる。
LSI−0は、本来もつ機能ブロックに加え、温度センサTSNSB0と、その出力であるアナログ電圧をディジタル信号に変換するためのAD変換ブロックADC0と、変換後のディジタル値を他のLSIに通知ための出力信号OUT0を備える。この機構によりLSI−0の動作温度を他のLSIが知ることができる。
LSI−1は、図1や図6に示されるような機能ブロックを含む。LSI−1には、LSI−0の温度情報を知るための信号OUT0や、LSI−2の温度情報を知るための信号OUT2が伝達される。そしてLSI−1は、LSI−1自体の温度情報を測定する温度センサTSNSB1、TSNSB1の出力をディジタル信号に変換するAD変換ブロックADC1、温度などをコントロールするための制御ブロックRM1を持つ。LSI−1内のRM1は、前記の温度制御アルゴリズムを実行するためのコントローラRMCと、各種センサからの情報をRMCに伝達する役割を持つ周辺回路ブロックRMP両方を含んだブロックである。このブロックRM1に、信号OUT0、OUT2、及び温度センサTSNS01の出力信号により、LSI−0、LSI−1、LSI−2の温度情報が集められ、LSI−1内のブロックRM1は、それぞれのLSIの限界温度を超えないためのLSI−0、LSI−1、LSI−2の動作条件を算出する。この動作条件に従いLSI−1内のRM1はそれぞれのLSIの発熱を制御する。LSI−1のスレーブLSIであるLSI−0に対しては、LSI−1からLSI−0への要求を伝達するインタフェースIF1TO0へ指示を出し、その最大要求数を制限する。LSI−2に対しては、熱量を算出された予算内に抑えるための動作条件を信号OUT1を介して通知する。LSI−1自体に対しては図1、図6に示される構成の場合と同様に、所定の動作条件を満たすように、LSI−1内の機能ブロックの動作周波数や、電源電圧などが制御される。さらに、LSI−1はPKGの外部に対しても要求を出す出力端子OUTを備える。例えばこの出力端子OUTからの出力信号を用いて冷却用のファンの回転速度を変化させることで、周辺温度条件を変化させることができる。
LSI−2は、本来もつ機能ブロックに加え、LSI−1のブロックRM1が算出したLSI−2の動作条件を知る手段として信号OUT1、LSI−2自体の温度情報を測定する温度センサTSNSB2、TSNSB2の出力をディジタル信号に変換するAD変換ブロックADC2、LSI−2の温度情報をLSI−1のブロックRM1に伝達するための信号OUT2、コントローラRM2を備える。コントローラRM2は、信号OUT1によって得た動作条件に合せて、LSI−2内の機能ブロックの動作周波数や、電源電圧などを制御する。
複数の半導体チップを1パッケージ化する際には熱問題はより深刻となるため、上記のように複数半導体チップ間で温度情報等のやり取りを可能とすることで、システム全体としての熱問題の最適化を図ることが可能となる。
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるシステムオンチップに適用した場合について説明したが、本発明はそれに限定されるものではなく、各種半導体集積回路装置に広く適用することができる。
本発明にかかる半導体集積回路装置の一例とされるシステムオンチップの構成例ブロック図である。 上記システムオンチップにおける主要部の構成例ブロック図である。 上記システムオンチップにおける主要部の構成例ブロック図である。 上記システムオンチップにおける主要部で行われる演算処理についての説明図である。 上記システムオンチップにおける主要部の構成例ブロック図である。 上記システムオンチップの別の構成例ブロック図である。 上記システムオンチップを含むシステムの構成例説明図である。 上記システムオンチップにおいてリアルタイム動作を保証できる周辺温度が拡大されることを示す特性図である。
符号の説明
SOC システムオンチップ
TSNS 温度センサ
RM 制御ブロック
RMP 周辺回路ブロック
RMC コントローラ
FLT フィルタブロック
TSNSB 温度センサブロック
CMP コンパレータ
TSCO,REFCO 外部端子

Claims (10)

  1. 所定の演算処理を行う演算ブロックと、
    互いに異なる複数の基準値を備え、温度を検出するとともにその検出結果が上記基準値を越えたか否かを上記基準値毎に判定して出力可能な温度センサと、
    上記温度センサの出力信号に基づいて上記演算ブロックの動作を制御可能な制御ブロックと、を含み、
    上記制御ブロックは、上記温度センサの出力信号に基づいて割り込み信号を生成する周辺回路ブロックと、
    入力された割り込み信号をトリガとして休止状態から動作状態に復帰し、上記演算ブロックの温度条件を満たすように上記演算ブロックの動作条件を決定可能なコントローラと、を含んで成ることを特徴とする半導体集積回路装置。
  2. 上記温度センサは、温度検出を行う温度センサブロックと、
    上記温度センサブロックの温度検出結果を、互いに異なる複数の基準電圧と比較するための複数のコンパレータと、を含んで成る請求項1記載の半導体集積回路装置。
  3. 上記周辺回路ブロックは、上記複数のコンパレータからの出力信号に対応する複数の割り込み信号を生成する割り込み制御回路を含んで成る請求項2記載の半導体集積回路装置。
  4. 上記周辺回路ブロックは、上記複数のコンパレータからの出力信号を積分するためのフィルタブロックを含み、上記フィルタブロックの出力信号が上記割り込み制御回路に伝達される請求項3記載の半導体集積回路装置。
  5. 上記温度センサブロックの温度検出結果を上記半導体集積回路装置の外部に出力可能な外部端子を含んで成る請求項1記載の半導体集積回路装置。
  6. 上記演算ブロックにおけるクリティカルパスの遅延量を観測可能なディレイモニタを含み、上記割り込み制御回路は、上記複数のコンパレータからの出力信号に対応する複数の割り込み信号とは別に、上記ディレイモニタの出力信号に応じた割り込み信号を生成してそれを上記コントローラに出力する請求項3記載の半導体集積回路装置。
  7. 上記コントローラは、上記演算ブロックの温度条件を満たす中で最大のパフォーマンスを発揮するように上記演算ブロックの動作を制御する請求項1記載の半導体集積回路装置。
  8. 上記コントローラは、周辺温度とリーク電流による熱の成分を計算する第1処理と、
    上記第1処理で得られた演算結果を用いて許容される最大動作電力を算出する第2処理と、を含み、
    上記第2処理での算出結果に基づいて、上記演算ブロックにおいて許容される電力が決定される請求項7記載の半導体集積回路装置。
  9. 所定の演算処理を行う演算ブロックと、
    互いに異なる複数の基準値を備え、温度を検出するとともにその検出結果が上記基準値を越えたか否かを上記基準値毎に判定して出力可能な温度センサと、
    上記演算ブロックにおけるクリティカルパスの遅延量を観測可能なディレイモニタと、
    上記演算ブロックにおける動作電圧を観測可能な動作電圧モニタと、
    上記温度センサの出力信号、上記ディレイモニタのモニタ結果、上記動作電圧モニタのモニタ結果に基づいて上記演算ブロックの動作を制御可能な制御ブロックと、を含み、
    上記制御ブロックは、上記温度センサの出力信号、上記ディレイモニタのモニタ結果、上記動作電圧モニタのモニタ結果に基づいて上基づいて割り込み信号を生成する周辺回路ブロックと、
    入力された割り込み信号をトリガとして休止状態から動作状態に復帰し、上記演算ブロックの温度条件を満たすように上記演算ブロックの動作条件を決定するコントローラと、
    上記コントローラによって決定された動作条件に従って、上記演算ブロックにおける動作周波数、上記演算ブロックにおける電源電圧遮断、及び基板電圧の制御を指示可能な動作条件制御回路と、を含んで成ることを特徴とする半導体集積回路装置。
  10. 複数の半導体チップが一つのパッケージに封止されて成る半導体集積回路装置であって、
    上記複数の半導体チップにおける少なくとも一つは、請求項1乃至9の何れか1項記載の半導体集積回路装置とされ、それに含まれる上記コントローラは、上記複数の半導体チップにおける個々のチップ毎の温度条件を満たすように個々のチップ毎の動作条件を決定する半導体集積回路装置。
JP2006303873A 2006-11-09 2006-11-09 半導体集積回路装置 Expired - Fee Related JP5046322B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006303873A JP5046322B2 (ja) 2006-11-09 2006-11-09 半導体集積回路装置
US11/935,790 US7899643B2 (en) 2006-11-09 2007-11-06 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006303873A JP5046322B2 (ja) 2006-11-09 2006-11-09 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2008124125A JP2008124125A (ja) 2008-05-29
JP5046322B2 true JP5046322B2 (ja) 2012-10-10

Family

ID=39370556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006303873A Expired - Fee Related JP5046322B2 (ja) 2006-11-09 2006-11-09 半導体集積回路装置

Country Status (2)

Country Link
US (1) US7899643B2 (ja)
JP (1) JP5046322B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
US8594966B2 (en) * 2009-02-19 2013-11-26 Advanced Micro Devices, Inc. Data processing interface device
JP5294335B2 (ja) 2010-06-18 2013-09-18 三菱電機株式会社 半導体装置
DE102010025884B3 (de) * 2010-07-02 2011-07-07 Siemens Aktiengesellschaft, 80333 Verfahren zum Betrieb eines Prozessors in einer Echtzeitumgebung
KR102076824B1 (ko) * 2013-06-28 2020-02-13 삼성디스플레이 주식회사 보호 회로, 이를 이용한 회로 보호 방법 및 표시장치
US9404968B1 (en) * 2013-10-25 2016-08-02 Altera Corporation System and methods for debug connectivity discovery
US9280188B2 (en) * 2014-06-03 2016-03-08 Mediatek Inc. Thermal control method and thermal control system
US9521246B2 (en) * 2014-06-03 2016-12-13 Mediatek Inc. Thermal control method and thermal control system
KR102347179B1 (ko) * 2015-05-22 2022-01-04 삼성전자주식회사 비휘발성 저장 장치의 온도 제어 방법
US9817454B2 (en) * 2015-10-15 2017-11-14 Mediatek Inc. Apparatus and method for dynamic thermal management of integrated circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216064B1 (en) * 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
US5963079A (en) * 1998-04-10 1999-10-05 National Semiconductor Corporation Temperature indicator circuit with temperature hysteresis
JP3485558B1 (ja) * 2002-05-28 2004-01-13 沖電気工業株式会社 半導体集積回路
JP2004273660A (ja) * 2003-03-07 2004-09-30 Renesas Technology Corp 半導体集積回路
US6974252B2 (en) * 2003-03-11 2005-12-13 Intel Corporation Failsafe mechanism for preventing an integrated circuit from overheating
US8037445B2 (en) * 2003-08-20 2011-10-11 Hewlett-Packard Development Company, L.P. System for and method of controlling a VLSI environment
US7180211B2 (en) * 2003-09-22 2007-02-20 Micro Technology, Inc. Temperature sensor
US6934645B2 (en) * 2003-09-25 2005-08-23 Infineon Technologies Ag Temperature sensor scheme
JP4465598B2 (ja) 2004-07-05 2010-05-19 ソニー株式会社 集積回路およびその処理制御方法、並びに、プログラム
KR100546416B1 (ko) * 2004-07-08 2006-01-26 삼성전자주식회사 다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를이용한 반도체 장치 제어방법
EP1820083A1 (en) * 2004-11-10 2007-08-22 Freescale Semiconductor, Inc. Apparatus and method for controlling voltage and frequency using multiple reference circuits
JP4553307B2 (ja) 2004-11-19 2010-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、制御方法、及びプログラム
US20060161375A1 (en) * 2004-12-30 2006-07-20 Allen Duberstein Optimizing processing speed based on measured temperatures
US7427158B2 (en) * 2005-01-13 2008-09-23 Kabushiki Kaisha Toshiba Advanced thermal sensor
US7349762B2 (en) * 2005-11-10 2008-03-25 Kabushiki Kaisha Toshiba Systems and methods for thermal management
US7765825B2 (en) * 2005-12-16 2010-08-03 Intel Corporation Apparatus and method for thermal management of a memory device
US7434985B2 (en) * 2005-12-16 2008-10-14 Etron Technology, Inc. Calibrated built-in temperature sensor and calibration method thereof
US7565258B2 (en) * 2006-03-06 2009-07-21 Intel Corporation Thermal sensor and method
JP2008026948A (ja) * 2006-07-18 2008-02-07 Renesas Technology Corp 半導体集積回路
US7844876B2 (en) * 2006-08-10 2010-11-30 Intel Corporation Temperature sampling in electronic devices
KR100851989B1 (ko) * 2006-10-12 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 온도정보 출력회로 및 방법

Also Published As

Publication number Publication date
US7899643B2 (en) 2011-03-01
JP2008124125A (ja) 2008-05-29
US20080114967A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
JP5046322B2 (ja) 半導体集積回路装置
EP2596413B1 (en) Managing current and power in a computing system
US7349762B2 (en) Systems and methods for thermal management
US7158911B2 (en) Methods and apparatus for thermal management of an integrated circuit die
Floyd et al. System power management support in the IBM POWER6 microprocessor
US8184422B2 (en) Overheat detection in thermally controlled devices
JP3982690B2 (ja) 熱対策を最適化するための方法および装置
US8793512B2 (en) Method and apparatus for thermal control of processing nodes
KR101718116B1 (ko) 안정적인 가상 주파수를 위한 다수의 동작점의 관리
US20130246820A1 (en) Method for adaptive performance optimization of the soc
Rotem et al. Temperature measurement in the intel (R) coretm duo processor
US20070156370A1 (en) System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US9116050B2 (en) Sensor-based thermal specification enabling a real-time metric for compliance
JP2008026948A (ja) 半導体集積回路
WO2007147761A1 (en) Integrated circuit thermal management system
US9671767B2 (en) Hybrid system and method for determining performance levels based on thermal conditions within a processor
CN118202319A (zh) 电源电压下降期间的性能管理
Jang et al. Leveraging process variation for performance and energy: In the perspective of overclocking
US8645602B2 (en) Microcomputer
KR102786416B1 (ko) 하드웨어 강제 전력 제어를 제한하는 것에 기초한 전력 관리
WO2023033969A1 (en) Power management based on limiting hardware-forced power control
KR20250048116A (ko) 하드웨어 강제 전력 제어를 제한하는 것에 기초한 전력 관리
JP2008123331A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090702

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120712

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5046322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees