[go: up one dir, main page]

JP5034319B2 - 歪補償装置及び歪補償方法 - Google Patents

歪補償装置及び歪補償方法 Download PDF

Info

Publication number
JP5034319B2
JP5034319B2 JP2006147113A JP2006147113A JP5034319B2 JP 5034319 B2 JP5034319 B2 JP 5034319B2 JP 2006147113 A JP2006147113 A JP 2006147113A JP 2006147113 A JP2006147113 A JP 2006147113A JP 5034319 B2 JP5034319 B2 JP 5034319B2
Authority
JP
Japan
Prior art keywords
noise component
signal
correction
amplifier
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006147113A
Other languages
English (en)
Other versions
JP2007318537A (ja
Inventor
英治 車古
康人 舟生
健 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006147113A priority Critical patent/JP5034319B2/ja
Priority to US11/528,354 priority patent/US7613251B2/en
Priority to EP06255149A priority patent/EP1860770B1/en
Priority to DE602006018715T priority patent/DE602006018715D1/de
Publication of JP2007318537A publication Critical patent/JP2007318537A/ja
Application granted granted Critical
Publication of JP5034319B2 publication Critical patent/JP5034319B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294Acting on the real and imaginary components of the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/336A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、歪補償装置及び歪補償方法に関し、例えば、増幅器への入力信号についての歪補償係数を当該増幅器の入出力信号の差分に基づいて適応的に更新して、増幅器の非線形性を補償する、プリディストーション型増幅器に用いて好適な技術に関する。
図11は従来のディジタルプリディストーション(DPD)型増幅器の要部構成を示すブロック図で、この図11に示すDPD型増幅器は、例えば、ルックアップテーブル(LUT:歪補償テーブル)110,アドレス生成部111,LMS演算部(歪補償演算部)112,乗算器113,イコライザフィルタ(複素フィルタ)114,ディジタル/アナログ(D/A)変換器115,直交変調部(QMOD)116,ローカル発振器117,増幅器(アンプ)118,方向性結合器(Directional Coupler)119,ミキサ(乗算器)120,ローカル発振器121,アナログ/ディジタル(A/D)変換器122,1/Mクロック(CLK)単位遅延回路123,クロック(CLK)単位遅延回路124,減算器125,FFT演算部126,積分器127,バス128及びCPU129をそなえて構成されている。
かかる構成を有するDPD型増幅器では、Iチャネル信号及びQチャネル信号から成る複素信号X(I,Q)が入力信号(ディジタル信号)として入力され、乗算器113にて歪補償テーブル110から与えられる歪補償係数と乗算されることにより、歪補償が行なわれた後、イコライザフィルタ114に入力される。なお、上記複素信号X(I,Q)は、参照信号として、歪補償テーブル110の索引アドレスを生成するアドレス生成部111、及び、クロック単位遅延回路124にも入力される。
イコライザフィルタ114では、LMS演算部112に入力される参照信号X(I,Q)と増幅器118の出力についてのフィードバック信号Y(I,Q)の位相に周波数成分をもたせないようにするために、内部のパラメータ(フィルタ係数)を制御して、例えば図12に模式的に示すように、入力信号X(I,Q)がもつ周波数特性とは逆特性のフィルタリングを行なうことにより、アナログ回路がもつ一次傾斜の周波数特性を補償する。なお、図12では、入力信号XがC1,C2,C3,C4の4キャリアを信号成分として含むマルチキャリア信号である場合の例を示しており、上記フィルタリングにより、キャリアC1〜C4毎の電力値の周波数偏差を補償可能な様子が示されている。
これにより、参照信号X(I,Q)とフィードバック信号Y(I,Q)の周波数軸上での各キャリア信号成分(C1,C2,C3,C4)の位相関係が一定となり、DPD動作性能が向上する。なお、図11においては図示を省略しているが、イコライザフィルタ114は、バス128を介してCPU129に接続されており、当該CPU129からの制御により上記フィルタ係数が制御されるようになっている。
さて、上述のごとくイコライザフィルタ114にて周波数特性を補償された信号は、D/A変換器115により、アナログ信号に変換され、直交変調部116により、ローカル発振器117の出力に基づき変調(直交変調)されて無線周波数(RF)帯の信号として増幅器118に入力され、増幅器118にて所要の電力値(送信電力値)にまで増幅されて出力される。
その出力信号の一部は、方向性結合器119にて分岐され、ミキサ120にフィードバックされ、当該ミキサ120にて、ローカル発振器121の出力と乗算されることにより、復調(直交検波)されてIF帯の信号として出力され、A/D変換器122にて、ディジタル信号(複素信号)Y(I,Q)に変換された上で、1/Mクロック単位遅延回路123,FFT演算部126及び積分器127にそれぞれ入力される。
1/Mクロック単位遅延回路(ディジタルフィルタ)123は、上記フィードバック信号Y(I,Q)と参照信号X(I,Q)の減算器125への入力タイミングが一致するよう、例えば図13に模式的に示すように、フィードバック信号Y(I,Q)を、内部パラメータ〔0〜(M−1):Mは任意の数)までの遅延フィルタタップのフィルタ(タップ)係数〕が制御されることで、1/Mクロックの精度で遅延させることができるもので、当該フィードバック信号Y(I,Q)を1/Mクロック単位で所要時間Δtだけ遅延させて減算器125に入力する。参照信号X(I,Q)については、クロック単位遅延回路124により、クロック単位で遅延させて減算器125に入力する。
つまり、これらの遅延回路123,124は、減算器125にて同一時間の信号を比較対象とすべく、互いに時間関係のずれた参照信号X(I(t−n),Q(t−n))及びフィードバック信号Y(I(t−Δt),Q(t−Δt))を個々に遅延させて、両信号を時間軸上で精度良く一致させる役割を担っている。その際、クロック周波数よりも小さい遅延分Δt(微調整)については、ディジタルフィルタ123により遅延させるようにしている。なお、当該ディジタルフィルタ123についても、バス128を介してCPU129に接続されており、当該CPU129からの制御により内部パラメータ(フィルタ係数)が制御されて遅延量が制御されるようになっている。
そして、減算器125では、上記遅延調整により入力タイミングの一致した同一時間の各信号X(I,Q)及びY(I,Q)について減算処理を施すことにより誤差信号を検出し、当該誤差信号に基づき、歪補償演算部112により、例えば、LMSアルゴリズムを用いて、歪補償テーブル110における歪補償係数が更新される。
以上のようにして、DPD型増幅器では、参照信号X(I,Q)とフィードバック信号Y(I,Q)との差分(誤差)に基づいて、入力信号X(I,Q)の歪補償(乗算器113)で用いる歪補償係数を適応的に更新して、増幅器118の非線形歪を補償することで、増幅効率の向上を図っている。
ところで、イコライザフィルタ114やディジタルフィルタ123における内部パラメータ(フィルタ係数)は、CPU129により適応的に補正される。即ち、FFT演算部126が、フィードバック信号Y(I,Q)についてFFT処理を施すことにより周波数解析を行ない、CPU129は、その結果(FFT結果データ)から、3GPP規格でのACLR(Adjacent Channel Leakage Ratio)5MHz離れ相当のデータを取得する。
例えば、FFT結果データとして図15に示すようなデータ(周波数対電力値データ)が得られた場合、CPU129は、枠200で示す電力値取得ポイントの中心周波数からそれぞれ中心方向へ5MHz離れた周波数を中心周波数とする、枠100で示す測定ポイント(監視範囲)のデータを取得する。なお、図15において、電力値取得ポイント200は、それぞれ、積分器127での積分により得られる電力値の取得範囲を表しており、C1,C2,C3,C4はそれぞれ既述のキャリア信号成分を示している。
そして、CPU129は、例えば図14に模式的に示すように、上記測定ポイント100で取得したデータのうち周波数の高い方と低い方の両方のデータを比較して、悪い方のデータ(監視範囲内で歪劣化量の多い方のデータ)を歪データとし、前記パラメータを変化させながら当該歪データを取得して、歪データが改善される方向に前記パラメータを補正していく。ただし、図11に示す構成では、パラメータを変更しただけでは歪量は変化せず、歪補償テーブル110内の歪補償係数を更新することにより歪量の差分が明らかになる。
なお、積分器127は、前記フィードバック信号Y(I,Q)を積分してその電力値(図15に示す電力値取得ポイント200で取得される電力値)をバス128経由でCPU129へ通知しており、これにより、CPU129は、送信電力異常を検知してアラーム出力したりすることができるようになっている。
以上のようなDPD技術の従来例としては、他に、後記特許文献1により提案されている技術がある。
この特許文献1の技術は、電力増幅器とフィードバックループで生じる遅延時間を、信号ノイズ比SNRあるいは隣接チャネル漏洩電力比ACLRあるいはノイズレベルPn等から求め、該遅延時間に基づいて歪補償装置各部におけるタイミングを制御する機能を備えた歪補償装置に関し、前記遅延時間の設定誤差を小さくすべく、自動的に遅延時間を高精度に決定して設定できるようにことを目的としている。
そのため、特許文献1の技術では、フィードバック信号を高速フーリエ変換(FFT)し、そのFFT演算結果を用いて信号ノイズ比SNRあるいは隣接チャネル漏洩電力比ACLRあるいはノイズレベルPnのいずれかの値を計算し、現時刻におけるその計算値と1つ前の時刻における前記計算値の差が零あるいは閾値以下となるように歪デバイスとフィードバックループで生じる遅延時間を調整することを繰り返すことによって、正確な遅延時間を決定し、その遅延時間に基づいて歪補償装置各部のタイミング合わせを行なうようになっている。
国際公開第WO 2002/087097号パンフレット
直接変調方式を採用したDPD型増幅器では、前記直交変調部116における不完全性の影響により送信出力にイメージ周波数成分(雑音成分)が発生し、そのイメージ周波数成分(以下、単に「イメージ」あるいは「イメージ成分」という)の影響によりフィードバック信号Y(増幅器118の出力信号)の歪成分を正確に検出できない状況が発生する。例えば、図16(A)に示すようにIQの振幅バランスが崩れたり、図16(B)に示すようにIQの直交度が崩れたりして、IQ平面における主信号のベクトルが描く軌跡が楕円形となり、図16(C)に示すごとく、ローカル発振器117の出力周波数を中心(センター周波数)として、主信号に対するイメージ(雑音成分)が送信出力の特定の周波数に現れる。
フィードバック信号Yで、このイメージ発生ポイントと前記測定ポイント(歪成分検出ポイント)とが図17に示すように重なった場合、CPU129は、FFT結果データにおける両者の切り分けが行なえないため、誤ってイメージの方を歪データとして選択してしまい、正確な歪量検出を行なうことができない。その結果、パラメータ更新のたびに最適なパラメータ値から離れていくおそれがあり、パラメータの最適化が行なえないという現象が発生する。
本発明は、このような課題に鑑み創案されたもので、前記直交変調に伴うフィードバック信号(増幅器の出力信号)における前記イメージの発生を抑制して、歪補償における前記パラメータの最適化を行なえるようにすることを目的とする。
(1)第1の案として、例えば、入力信号を直交変調して増幅器へ入力し、前記入力信号についての歪補償係数を、前記入力信号と該増幅器の出力信号との差分に基づいて適応的に更新して、該増幅器の非線形性を補償する装置であって、該増幅器の出力信号の歪量を検出する歪量検出手段と、設定されるパラメータに応じて前記差分に変動を与えうる被パラメータ設定手段と、該歪量検出手段で検出された前記歪量が改善される方向に該被パラメータ設定手段の前記パラメータを補正するパラメータ補正手段と、前記直交変調に起因して前記出力信号に生じ得る雑音成分を検出する雑音成分検出手段と、該雑音成分検出手段により検出された前記雑音成分を除去するための処理を行なう雑音成分除去手段と、該増幅器の出力信号について周波数解析を行なうFFT(Fast Fourier Transform)演算手段とをそなえ、該雑音成分検出手段は、該FFT演算手段による周波数解析の結果を保存し、該歪量検出手段での歪量を検出するための監視ポイントと前記直交変調に起因する雑音成分が発生するポイントとが重なっているかを判断し、前記監視ポイントと前記雑音成分が発生するポイントとが重なっていると判断した場合、該雑音成分除去手段により雑音成分を除去した後、該FFT演算手段により周波数解析結果を再演算し、前記再演算した周波数解析結果と前記保存した周波数解析結果とを比較し、該パラメータ補正手段は、前記再演算した周波数解析結果と前記保存した周波数解析結果とが一致しており、且つ、前記再演算した周波数解析結果が所定値以下である場合に前記パラメータを補正する、歪補償装置を用いることができる。
(2)ここで、該雑音成分除去手段は、前記入力信号のIチャネル信号成分とQチャネル信号成分との振幅バランスを補正する振幅バランス補正部と、該雑音成分検出手段により検出された前記雑音成分が最小となるように該振幅バランス補正部での前記振幅バランスの補正を制御する振幅バランス制御部とをそなえて構成されていてもよい。
(3)また、該雑音成分除去手段は、前記入力信号のIチャネル信号成分とQチャネル信号成分の直交度を補正する直交度補正部と、該雑音成分検出手段により検出された前記雑音成分が最小となるように該直交度補正部での前記直交度の補正を制御する直交度制御部とをそなえて構成されていてもよい。
(4)さらに、該振幅バランス制御部は、前記入力信号及び該増幅器の前記出力信号のIチャネル信号成分の差分を検出するIチャネル差分検出回路と、前記入力信号及び該増幅器の前記出力信号のQチャネル信号成分の差分を検出するQチャネル差分検出回路と、前記の各差分検出回路で検出された差分を最小にする前記振幅バランスの補正値を求める振幅バランス補正値計算部とをそなえるとともに、該振幅バランス補正部は、前記入力信号のIチャネル信号成分及びQチャネル信号成分の振幅を該補正値計算部で求められた補正値により個々に補正する振幅補正回路をそなえて構成されていてもよい。
(5)また、第2の案として、例えば、入力信号を直交変調して増幅器へ入力し、前記入力信号についての歪補償係数を、前記入力信号と該増幅器の出力信号との差分に基づいて適応的に更新して、該増幅器の非線形性を補償する方法であって、該増幅器の出力信号の歪量を検出する歪量検出過程と、設定されるパラメータに応じて前記差分に変動を与えうる被パラメータ設定手段の前記パラメータを前記歪量検出過程で検出された前記歪量が改善される方向に補正するパラメータ補正過程と、前記直交変調に起因して前記出力信号に生じ得る雑音成分を検出する雑音成分検出過程と、該雑音成分検出過程で検出された前記雑音成分を除去するための処理を行なう雑音成分除去過程と、該増幅器の出力信号について周波数解析を行なうFFT演算過程とを有し、該雑音成分検出過程では、該FFT演算過程での周波数解析の結果を保存し、該歪量検出過程で歪量を検出するための監視ポイントと前記直交変調に起因する雑音成分が発生するポイントとが重なっているかを判断し、前記監視ポイントと前記雑音成分が発生するポイントとが重なっていると判断した場合、該雑音成分除去過程において雑音成分を除去した後、該FFT演算過程において周波数解析結果を再演算し、前記再演算した周波数解析結果と前記保存した周波数解析結果とを比較し、該パラメータ補正過程では、前記再演算した周波数解析結果と前記保存した周波数解析結果とが一致しており、且つ、前記再演算した周波数解析結果が所定値以下である場合に前記パラメータを補正する、歪補償方法を用いることができる。
上記本発明によれば、直交変調の不完全性の影響(雑音成分の発生)を抑制した上で、パラメータ補正を実施することができるので、雑音成分(イメージ成分)の影響により歪成分を正確に検出できない状況を回避して、被パラメータ設定手段のパラメータ更新のたびに最適なパラメータ値から離れていくという現象を防止でき、パラメータの最適化を図ることが可能となる。
〔A〕一実施形態の説明
図1は本発明の一実施形態に係るディジタルプリディストーション(DPD)型増幅器(歪補償装置)の要部構成を示すブロック図で、この図1に示すDPD型増幅器も、例えば、ルックアップテーブル(LUT:歪補償テーブル)10,アドレス生成部11,LMS演算部(歪補償演算部)12,乗算器13,イコライザフィルタ(EQ:複素フィルタ)14,ディジタル/アナログ(D/A)変換器15,直交変調部(QMOD)16,ローカル発振器17,増幅器(アンプ)18,方向性結合器(Directional Coupler)19,ミキサ(乗算器)20,ローカル発振器21,アナログ/ディジタル(A/D)変換器22,1/Mクロック(CLK)単位遅延回路23,クロック(CLK)単位遅延回路24,減算器25,FFT演算部26,積分器27,バス28及びCPU29をそなえるほか、イコライザフィルタ14とD/A変換器15との間に、IQ振幅バランス/直交度補正部30をそなえて構成されている。なお、当該DPD型増幅器は、例えば、基地局装置の送信系に適用することができる。また、入力信号(つまり、送信信号)としては、マルチキャリア信号が入力されると仮定する。
ここで、歪補償テーブル10は、ディジタル信号である入力信号(複素信号)X(I,Q)(以下、単にXと略記することもある)が増幅器18で増幅される際に生じうる歪を予め補償するための歪補償係数を例えば当該入力信号Xの電力値別に格納しておくもので、入力信号Xの電力値を基にアドレス生成部11にて生成、指定されるアドレスの歪補償係数が乗算器13へ供給されるようになっている。また、ここでの歪補償係数は、歪補償演算部12による演算結果によって適応的に更新される。
アドレス生成部11は、Iチャネル信号成分(以下、単に「Iチャネル信号」ともいう)及びQチャネル信号成分(以下、単に「Qチャネル信号」ともいう)を有する入力信号Xを参照信号として受けて、その電力値に応じて歪補償テーブル10のための索引アドレスを生成するものであり、歪補償演算部12は、減算器25により得られる参照信号Xと後述するフィードバック信号(複素信号)Y(I,Q)(以下、単にYと略記することもある)との差分(誤差信号)に基づいて歪補償テーブル10における歪補償係数を適応的に更新するものである。
乗算器(歪補償部)13は、入力信号Xに歪補償テーブル10からの歪補償係数を乗じることにより、入力信号Xが増幅器18で増幅される際に生じうる歪を予め補償するものであり、イコライザフィルタ(複素フィルタ)14は、設定されるパラメータ〔フィルタ(タップ)係数〕に応じて減算器25で検出される差分に変動を与えうる被パラメータ設定手段であり、例えば、ディジタルフィルタにより構成され、前記内部パラメータが制御されることにより、図8により前述したごとく、入力信号Xがもつ周波数特性とは逆特性のフィルタリングを行なうことにより、アナログ回路がもつ一次傾斜の周波数特性(各キャリア信号成分の周波数偏差)を補償して、各キャリア信号成分の位相関係を一定にするためのものである。
なお、当該イコライザフィルタ14は、例えば数十程度のタップ係数を有し、増幅対象の信号帯域(例えば、数十MHz幅)において数dB程度生じる一次傾斜特性を補償可能な能力を有している。また、図1においても図示を省略しているが、当該イコライザフィルタ14は、バス28を介してCPU29に接続されており、当該CPU29からの制御により上記パラメータが制御されるようになっている。
IQ振幅バランス/直交度補正部30は、図16(A)〜図16(C)により前述したような、後段の直交変調部16での直交変調に伴うイメージの発生を抑制すべく、イコライザフィルタ14の出力信号について、IQ振幅(バランス)及びIQ直交度の補正を行なうもので、本例では、バス28によりCPU29と接続されて、当該CPU29から前記補正が制御されるようになっている。なお、その詳細については、図4〜図10により後述する。
D/A変換器15は、上記IQ振幅バランス/直交度補正部(以下、単に「補正部」ともいう)30によるIQ振幅及びIQ直交度補正後の信号をアナログ信号に変換するものであり、直交変調部16は、ローカル発振器17からの周波数信号を用いて当該アナログ信号を変調(直交変調)するものであり、増幅器18は、当該変調により得られた変調信号を所要の送信電力値にまで増幅するものである。
方向性結合器19は、上記増幅器18の出力を一部分岐してミキサ20にフィードバックするものであり、ミキサ20は、この方向性結合器19からのフィードバック信号にローカル発振器21からの周波数信号を乗じることにより、当該フィードバック信号を復調(直交検波)してIF帯の復調信号を生成するものであり、A/D変換器22は、当該復調信号をディジタル信号に変換するもので、これにより複素ディジタル信号であるフィードバック信号Y(I,Q)が得られるようになっている。
1/Mクロック単位遅延回路23は、上記フィードバック信号Yと参照信号Xの減算器25への入力タイミングが一致するよう、フィードバック信号Yを1/Mクロックの精度で遅延させることができるディジタルフィルタ回路(Mは任意の数であり、0〜(M−1)までの遅延フィルタタップを準備する)であって、1/Mクロック単位の精度で所要時間Δtだけ遅延させて減算器25に入力するものであり、クロック単位遅延回路24は、例えば、フリップフロップ(FF)回路を用いて構成され、参照信号Xをクロック単位で遅延させて減算器25に入力するものである。
つまり、これらの遅延回路23,24は、減算器25にて同一時間の信号を比較対象とすべく、図9により前述したごとく、互いに時間関係のずれた参照信号X(I(t−n),Q(t−n))及びフィードバック信号Y(I(t−Δt),Q(t−Δt))を個々に遅延させて、両信号を時間軸上で精度良く一致させる遅延調整部(減算器25での比較タイミングを調整するタイミング調整部)としての役割を担っている。その際、クロック周波数よりも小さい遅延分Δt(微調整)については、1/Mクロック単位遅延回路23の内部パラメータ〔フィルタ(タップ)係数〕を制御することで遅延させるようにしている。
即ち、ディジタルフィルタ23も、設定されるパラメータに応じて減算器25で検出される差分に変動を与えうる被パラメータ設定手段である。なお、当該ディジタルフィルタ23についても、バス28を介してCPU29に接続されており、当該CPU29からの制御により内部パラメータ(フィルタ係数)が制御されて遅延量が制御されるようになっている。
減算器(差分検出部)25は、上記遅延調整により入力タイミングの一致した同一時間の参照信号X及びフィードバック信号Yについて減算処理を施すことにより、その差分(誤差信号)を検出するもので、当該差分に基づき、歪補償演算部12により、例えば、LMSアルゴリズムを用いて、歪補償テーブル10における歪補償係数が更新されることになる。
FFT演算部26は、CPU29からのFFT実行命令をバス28経由で受けることにより、上記フィードバック信号YをFFT処理して周波数解析するもので、その解析結果(FFT結果データ:例えば図15参照)はバス28経由でCPU29により取得可能になっている。積分器(電力監視手段)27は、フィードバック信号Yを一定期間積分することにより、その電力値(例えば、図15に示した電力値取得ポイント200での電力値)を検出(監視)するもので、その検出結果についてもバス28経由でCPU29により取得可能となっている。
そして、CPU29は、FFT演算部26により得られたFFT結果データから、3GPP規格でのACLR(Adjacent Channel Leakage Ratio)5MHz離れ相当のデータを取得するもので、歪劣化量の多いデータを歪データとし、前記パラメータを変化させながら当該歪データを取得して、歪データが改善される方向に前記パラメータを補正していくようになっている。
つまり、本例のCPU29は、増幅器18の出力信号の歪量を検出する歪量検出手段291としての機能と、当該機能により検出された歪量が改善される方向に被パラメータ設定手段であるイコライザフィルタ14、1/Mクロック単位遅延回路23のパラメータを補正するパラメータ補正手段292としての機能とを実現している。
即ち、図15の例でいえば、CPU29は、枠200で示す電力値取得ポイントの中心周波数からそれぞれ中心方向へ5MHz離れた周波数を中心周波数とする、枠100で示す測定ポイント(監視範囲)のデータを取得し、周波数の高い方と低い方の両方のデータを比較して、図14により前述したごとく、悪い方のデータ(監視範囲内で歪劣化量の多い方のデータ)を歪データとし、前記パラメータを変化させながら当該歪データを取得して、歪データが改善される方向に前記パラメータを補正していくのである。ただし、本例においても、パラメータを変更しただけでは歪量は変化せず、歪補償テーブル10内の歪補償係数を更新することにより歪量の差分が明らかになる。
なお、図1において、符号74は位相調整回路、符号293はイメージ(雑音成分)検出手段、符号294は雑音成分除去手段、符号295は振幅バランス補正値計算部をそれぞれ表し、それぞれの詳細については後述する。
以下、上述のごとく構成された本実施形態の歪補償装置の動作について詳述する。
(A1)全体基本動作
まず、入力信号Xは、乗算器13にて、歪補償テーブル11から与えられる歪補償係数と乗算されることにより、歪補償が行なわれた後、イコライザフィルタ14に入力される。イコライザフィルタ14では、前述したごとく内部のパラメータ(フィルタ係数)がCPU29により制御されて、入力信号Xがもつ周波数特性とは逆特性のフィルタリングを行なうことにより、アナログ回路がもつ一次傾斜の周波数特性を補償する。
当該補償後の信号は、IQ振幅バランス/直交度補正部30にて、直交変調部16による直交変調に伴うイメージの発生を抑制(キャンセル)するために、IQ振幅(バランス)及びIQ直交度が補正された後、D/A変換器15により、アナログ信号に変換され、直交変調部16により、ローカル発振器17の出力に基づき変調(直交変調)されて無線周波数(RF)帯の信号として増幅器18に入力され、増幅器18にて所要の電力値(送信電力値)にまで増幅されて出力される。
その出力信号の一部は、方向性結合器19にて分岐され、ミキサ20にフィードバックされ、当該ミキサ20にて、ローカル発振器21の出力と乗算されることにより、復調(直交検波)されてIF帯の信号として出力され、A/D変換器22にて、ディジタル信号(複素信号)Yに変換された上で、1/Mクロック単位遅延回路23,FFT演算部26及び積分器27にそれぞれ入力される。
1/Mクロック単位遅延回路(ディジタルフィルタ)23は、上記フィードバック信号Yと参照信号Xの減算器25への入力タイミングが一致するよう、フィードバック信号Yを1/Mクロック単位で所要時間Δtだけ遅延させて減算器25に入力する。参照信号Xについては、クロック単位遅延回路24により、クロック単位で遅延させて減算器25に入力される。
減算器25では、上記遅延調整により入力タイミングの一致した同一時間の各信号X及びYについて減算処理を施すことにより誤差信号を検出し、当該誤差信号に基づき、歪補償演算部12により、例えば、LMSアルゴリズムを用いて、歪補償テーブル10における歪補償係数が更新される。
以上のようにして、本実施形態のDPD型増幅器においても、参照信号Xとフィードバック信号Yとの差分(誤差)に基づいて、入力信号Xの歪補償(乗算器13)で用いる歪補償係数を適応的に更新して、増幅器18の非線形歪を補償することで、増幅効率の向上が図られる。
そして、本例では、IQ振幅バランス/直交度補正部30により、IQ振幅(バランス)及びIQ直交度が補正された上で、直交変調部16による直交変調が施されるため、IQ振幅バランスが崩れたり、IQ直交度が崩れることに起因して生じるイメージの発生が抑制されるので、歪データの誤検出を防止して、イコライザフィルタ14及び1/Mクロック単位遅延回路23の内部パラメータの最適化を実現することが可能となる。
(A2)CPU29の動作
上記の手法を実現するために、本例のCPU29は、図2に示すフローチャート(IQパラメータ補正処理)及び図3に示すフローチャート(ACLR型歪補正処理)に従って動作する。
まず、CPU29は、ACLR型歪補正処理を開始する前に、歪補正監視ポイント(例えば図15に示す測定ポイント100)とイメージ発生ポイントの両方のポイントが重なっていないかチェックする。両者が重なっていた場合は、図2に示すように、CPU29は、開始前のFFT演算部26により得られたFFT結果データを保存してから(ステップS11)、補正部30によるIQ振幅バランス及びIQ直交度の補正を行なう〔ステップS12,S13;雑音成分除去過程(振幅バランス補正過程、直交度補正過程)〕。なお、その詳細については、図4〜図10を用いて後述する。
上記補正終了時に、CPU29は、再度、FFT演算部26により得られるFFT結果データと前記保存していたFFT結果データとを比較して(ステップS14,S15;雑音成分検出過程)、両者が一致又はほぼ一致して両者に変化がなく、予め設定したFFT結果閾値以下である場合に、図3に示すACLR型パラメータ補正処理を実施する(ステップS15のyesルート)。
即ち、CPU29は、FFT演算部26に、フィードバック信号YについてのFFT処理を実行させ、その結果(FFT結果データ)を取得し、当該FFT結果データから前述したごとく歪データを取得する(ステップS31,S32;歪量検出過程)。
次に、CPU29は、前記パラメータを所定の更新ステップ幅等で更新(変更)することにより歪補償テーブル10の歪補償係数を更新させ(ステップS33,S34;パラメータ補正過程)、歪補償係数更新後の状態で、上記と同様に、歪データ(歪更新データ)を取得する(ステップS35)。
そして、CPU29は、上記歪更新データが歪補償係数(パラメータ)更新前に取得した更新前の歪データ以下か否かを判定し(ステップS36)、更新前の歪データを超えていれば、上記更新により歪量がかえって大きくなった(劣化)したことになるので、前記パラメータを更新前の値に戻す(ステップS36のnoルートからステップS37)。これに対し、上記歪更新データが更新前の歪データ以下であれば、歪量が改善又は維持されたことになるので、CPU29は、前記更新後のパラメータ値設定を維持したまま、処理を終了する(ステップS36のyesルート)。
一方、図2に示す前記ステップS15において、補正部30によるIQ振幅及びIQ直交度の補正後のFFT結果データと当該補正前に保存しておいたFFT結果データとが前記条件を満たさない場合、CPU29は、当該条件を満たすまで(ステップS15でyesと判定されるまで)、補正部30によるIQ振幅及びIQ直交度の補正を繰り返し実施する(ステップS15のnoルート)。
これにより、直交変調部16での直交変調に起因して発生するイメージ成分を除去した上で、イコライザフィルタ14や1/Mクロック単位遅延回路23の内部パラメータが更新されるため、当該パラメータが最適値から遠ざかる現象を防ぐことができる。なお、所定回数だけ当該補正を実行しても前記条件を満たさない場合は、ACLR型歪補正処理は実施しない。
つまり、本実施形態では、IQ振幅バランス及びIQ直交度の補正を行ないながら、上記FFT結果データの比較結果に変化がなく所定の閾値以下であることをもって、イメージの検出と当該イメージを最小にするイメージ除去制御とを実施していることになる。
したがって、本実施形態のCPU29は、上記のステップS11〜S15を実行することにより、直交変調部16での直交変調に起因して増幅器18の出力信号に生じ得るイメージ(雑音成分)を検出するイメージ(雑音成分)検出手段293(図1参照)としての機能を果たすとともに、補正部30とともに、このイメージ検出手段293により検出されたイメージを除去するための処理(IQ振幅バランス及びIQ直交度の補正)を行なう雑音成分除去手段294(図1参照)としての機能を果たしていることになる。
次に、補正部30によるIQ振幅(バランス)補正及びIQ直交度補正の具体例について、図4〜図10を用いて詳述する。
(A3)IQ振幅バランス補正
Iチャネル(Ich)信号およびQチャネル(Qch)信号の振幅バランスが崩れるときは、直交変調がうまくいかない。例えば図4に示すように、直交変調部16において、Iチャネル信号及びQチャネル信号のそれぞれについて角周波数ωoで周波数シフトを行ない(その結果の振幅値をそれぞれB=Icosωot−Qsinωot、A=Qcosωot+Isinωotとする)、角周波数ωで直交変調を行なった場合、その出力は次式(1)で表される。
Icos(ωt+ωot)−Qsin(ωt+ωot) …(1)
ここで、直交変調部16に入力されるデータの振幅バランスが崩れると(例えば、A=A′、B=B′でA′≠B′)、次式(2)となり、(−ωot)の成分が残ってしまう。この(−ωot)の成分が前述したイメージとなる。
Icos(ωt+ωot)−Qsin(ωt+ωot)+α{Icos(ωt−ωot)+Qsin(ωt−ωot)} …(2)
したがって、A′にA/A′を乗算し、B′にA/B′を乗算すれば、振幅バランスをとることが可能となる。
そこで、本例の補正部30は、例えば図5に示すように、直交変調部16の前段においてIチャネル信号に補正(ゲイン)値(例えば、前記A/A′)を乗算する乗算器(ゲイン調整回路)311と、同じく直交変調部16の前段においてQチャネル信号に補正(ゲイン)値(例えば、前記A/B′)を乗算する乗算器(ゲイン調整回路)312と、Iチャネル信号のための前記補正値を保持するレジスタ313と、Qチャネル信号のための前記補正値を保持するレジスタ314とを有するIQ振幅バランス補正部31をそなえて構成される。つまり、このIQ振幅バランス補正部31は、入力信号XのIチャネル信号成分及びQチャネル信号成分の振幅をCPU29(後述する振幅バランス補正値計算部295)で求められたIQ振幅バランスの補正値により個々に補正する振幅補正回路として機能する。
なお、図4及び図5において、符号161〜164が直交変調部16の構成要素を示しており、161はIチャネル信号にローカル発振器17の出力(例えば、cosωt)を乗算する乗算器、164は当該ローカル発振器17の出力の位相をπ/2だけずらして直交信号(sinωt)を生成するπ/2位相器、162はこのπ/2位相器の出力(sinωt)をQチャネル信号に乗算する乗算器、163は前記の各乗算器161,162の出力を加算する加算器をそれぞれ表している。
ここで、スペクトラムアナライザ(図示省略)等を用いて補正後の信号をモニタしながら、レジスタ313,314の補正値を更新(変更)してゆくことで、Iチャネル信号及びQチャネル信号のゲインを個々に調整して振幅アンバランスを補正することにより、当該振幅アンバランスに起因する前記イメージの発生を抑制することができる。
より詳細には、例えば図6に模式的に示すように参照信号XのベクトルはIQバランスがとれているので、参照信号X及びフィードバックYをそれぞれIチャネル信号及びQチャネル信号に分け、それぞれの差分を求め、各差分結果をIチャネル信号及びQチャネル信号に設定されていたゲイン値に反映すれば、フィードバック信号Yのベクトルは参照信号Xと同じになり、誤差がなくなる。
そこで、例えば図7に示すように、IQバランス補正値(ゲイン値)算出回路33として、参照信号XのIチャネル信号X(I)とフィードバック信号YのIチャネル信号Y(I)との大きさ(振幅)の差分(誤差)を検出する減算器(Iチャネル差分検出部)331と、その差分の積分値を求めるとともにバス28を介してCPU29と接続された積分器332と、参照信号XのQチャネル信号X(Q)とフィードバック信号YのQチャネル信号Y(Q)との大きさ(振幅)の差分(誤差)を検出する減算器(Qチャネル差分検出部)333と、その差分の積分値を求めるとともにバス28を介してCPU29と接続された積分器334とをそなえる。
これにより、減算器331及び333にて、それぞれ、参照信号X及びフィードバック信号YのIチャネル信号及びQチャネル信号についてのそれぞれの誤差が求められ、各誤差がそれぞれ積分器332及び334にて積分されて積分値が求められる。ただし、フィードバック信号Yの位相と参照信号Xの位相が回転した(ずれた)状態だと、減算器331,333での減算処理が正しく行なえないので、当該減算処理の前に、予め参照信号Xとフィードバック信号Yとの位相関係を調整しておくのが好ましい。
具体的には、例えば図1中に点線で示すように、減算器25と1/Mクロック単位遅延回路23との間に、位相調整回路(位相回転部)74を設けることにより、Iチャネル信号及びQチャネル信号のそれぞれについて個々に位相回転処理を施して両信号の位相関係を一致させるようにする。
さて次に、CPU29は、バス28を介して、上記の積分器332及び334により求められた積分値を取得し、それぞれを平均化して誤差の平均値を求め、得られた誤差の平均値を参照信号Xの各チャネル信号の大きさ(振幅)で正規化し、その結果から図6により前述したごとくIQバランスの補正値(補正ベクトル)を算出し、得られた各チャネル信号の補正値をバス28経由でIQ振幅バランス補正部31の前記レジスタ313,314に個々に設定する。
つまり、CPU29は、減算器331,333で検出された差分を最小にするIQ振幅バランスの補正値を求める振幅バランス補正値計算部295(図1参照)としての機能を有し、IQバランス補正値(ゲイン値)算出回路33とともに、前記のイメージ検出手段293により検出されたイメージが最小となる(つまり、図2により前述したステップS15でyesと判定される)ように、IQ振幅バランス補正部31でのIQ振幅バランスの補正を制御する振幅バランス制御部としての機能を果たしていることになる。
ただし、振動しないよう補正を少しずつ行なうために、補正ベクトルに1よりも小さい値(μ:ステップサイズパラメータ)を乗算してから、前記補正値を設定するのが好ましい。また、Iチャネル信号及びQチャネル信号の双方についての補正値を並行して設定してもよいが、振幅バランスがとれればよいので、補正値を正規化して各チャネルのいずれか一方(例えば、Qチャネル)の補正値は固定にして、Iチャネル信号についてのみ設定を行なうようにしてもよい。なお、前記ゲイン調整は、振幅アンバランスの補正のみならず、主信号の出力レベル調整にも使用可能である。
(A4)直交度補正
Iチャネル信号及びQチャネル信号の直交度(IQ直交度)が崩れるときは、直交変調部16のローカル周波数が直交していないときである。
ωで正しく直交変調ができているときの信号は、次式(3)で表される。
Icos(ωt)−Qsin(ωt) …(3)
ここで、例えば図8に示すように、Qチャネル信号がθの位相成分をもったとき、変調後の信号は、次式(4)で表される。
I′cos(ωt)−Q′sin(ωt+θ) …(4)
この式(4)を変換すると、次式(5)となる。
(I′+Q′sinθ)cos(ωt)−Q′cosθsin(ωt) …(5)
この式(5)を式(3)と同じにするためには、Iチャネル信号については次式(6)、Qチャネル信号については次式(7)とすればよい。
I=I′−Q′sinθ …(6)
Q=Q′cosθ …(7)
よって、これらの式(6),式(7)式から、次式(8),(9)が得られる。
I′=I+Qtanθ …(8)
Q′=Q/cosθ …(9)
従って、直交度偏差θが求まったとき、Iチャネル信号について式(8)の演算、Qチャネル信号について式(9)の演算をそれぞれ行なえば、IQ直交度を補正することが可能となる。
そこで、本例の補正部30は、例えば図9に示すように、直交変調部16の前段においてIチャネル信号について前記の式(8)による演算を行なうための加算器321及び乗算器322と、同じく直交変調部16の前段においてQチャネル信号について前記の式(9)による演算を行なうための乗算器323と、tanθの値を格納したレジスタ324と、1/cosθの値を格納したレジスタ325とを有し、入力信号XのIチャネル信号成分とQチャネル信号成分の直交度を補正するIQ直交度補正部32をそなえて構成される。
即ち、乗算器322は、Qチャネル信号にレジスタ324の値(tanθ)を乗算することにより、前記式(8)の第2項(Qtanθ)を演算し、加算器321は、Iチャネル信号に当該乗算器322の出力(Qtanθ)を加算することにより、前記式(8)の演算を実現しており、乗算器323は、Qチャネル信号にレジスタ325の値(1/cosθ)を乗算することにより、前記の式(9)の演算を実現しており、これらの加算器321及び乗算器322,323によって、入力信号XのIチャネル信号成分及びQチャネル信号成分の位相関係を後述する直交度補正値計算部として機能するCPU29及び変換テーブル35(図10参照)により求められた補正値により補正する位相補正回路としての機能が実現されている。
なお、本IQ直交度補正部32は、前記IQ振幅バランス補正部31の前段及び後段のいずれに配置してもよい。
また、直交度偏差θは、次のようにして算出することができる。
即ち、参照信号X=Tx_i+j Tx_qとすると、参照信号Xの電力Ref_Powは次式(10)で表すことができる。
Ref_Pow=Tx_i+Tx_q …(10)
ここで、参照信号Xを角周波数ωで直交変調したとすると、送信信号は、θの直交度偏差差があるので、
Tx_i cosωt−Tx_q sin(ωt+θ)
と表すことができる。この信号を復調すると、次式(11)となる。
{Tx_i cosωt−Tx_q sin(ωt+θ)}・(cosωt+jsinωt)
={Tx_i cos2ωt−Tx_q sin(ωt+θ)cosωt}
+j{Tx_i cosωt sinωt+Tx_q sin(ωt+θ) sinωt}
=1/2・Tx_i(cos2ωt+1)−1/2・Tx_q {sin(2ωt+θ)+sinθ}
+j[1/2・Tx_i sin2ωt−1/2・Tx_q{cos(2ωt+θ)−cosθ}] …(11)
ここで、2倍波をフィルタ(図示省略)でカットし、さらにゲインを合わせたとすると、フィードバック信号Yは、
(Tx_I−Tx_q sinθ)+j Tx_q cosθ
で表せる。
従って、フィードバック信号Yの電力FB_Powは、次式(12)となる。
FB_Pow=(Tx_i−Tx_q sinθ)+(Tx_q cosθ)
=Tx_i+Tx_q−2Tx_iTx_q sinθ
=Ref_Pow−2Tx_iTx_q sinθ …(12)
よって、直交度偏差θは、次式(1)により求めることができる。
sinθ=(Ref_Pow−FB_Pow)/2Tx_iTx_q …(13)
∴θ=sin−1{(Ref_Pow−FB_Pow)/2Tx_iTx_q } …(14)
この式(13)又は(14)で表される演算を実現するために、上記IQ直交度補正部32に付随して、本例のDPD型増幅器は、例えば図10に示すように、乗算器341,342,344,345,348と、加算器343,346と、減算器347と、除算器(DIV)349と、積分器350とを有する直交度偏差算出回路(直交度偏差計算回路)34と、変換テーブル35とをさらにそなえて構成される。
ここで、乗算器341は、参照信号XのIチャネル信号X(I)の二乗を求めるものであり、乗算器342は、参照信号XのQチャネル信号X(Q)の二乗を求めるものであり、加算器343は、これらの乗算器341,342の乗算結果を加算するものである。つまり、これらの乗算器341,342及び加算器343は、参照信号XのIチャネル成分及びQチャネル成分の複素二乗和を求めることにより前記の式(10)で表される参照信号Xの電力Ref_Powを求めていることになる。
同様に、乗算器344は、フィードバック信号YのIチャネル信号の二乗を求めるものであり、乗算器345は、フィードバック信号YのQチャネル信号Y(Q)の二乗を求めるものであり、加算器346は、これらの乗算器344,345の乗算結果を加算するもので、これらの乗算器344,345及び加算器346によって、フィードバック信号YのIチャネル成分及びQチャネル成分の複素二乗和、即ち、前記の式(12)で表されるフィードバック信号Yの電力が求められるようになっている。
減算器347は、上記の各加算器343,346の加算結果を減算することにより、前記の式(13)における分子、つまり、「参照信号Xの電力(Ref_Pow)−フィードバック信号Yの電力(FB_Pow)」を求めるものである。ただし、この場合も、減算対象の各信号の位相関係がずれた状態であると、正しい減算結果が得られないため、当該減算処理の前に、予め両信号の位相関係の調整を行なっておくのが好ましい。
乗算器348は、参照信号のIチャネル信号X(I)とQチャネル信号X(Q)とを乗算することにより、前記の式(13)における分母相当を求めるものであり、除算器349は、前記減算器347の減算結果を前記乗算器348の乗算結果で除算することにより、前記式(13)の演算を実現するものである。
積分器350は、この除算器349の除算結果(sinθ)を積分して平均値を求めるもので、当該平均値は、バス28経由でCPU29により取得され、変換テーブル35にてIQ直交度の補正値(tanθの値と1/cosθの値)が得られるようになっている。
そして、CPU29は、前記平均値を積分器350から取得して、sin−1の演算を実行することにより直交度偏差θを求め、これに対応するtanθの値と1/cosθの値とを変換テーブル35においてテーブル索引して取得して、IQ直交度補正部32の前記レジスタ324,325にバス28経由で設定するのである。
つまり、上記の直交度偏差算出回路34は、入力信号Xの電力値と増幅器18の出力信号の電力値とに基づいて直交度偏差θを求める回路として機能し、CPU29と変換テーブル35とで、直交度偏差算出回路34により求められた直交度偏差θを最小にするIQ直交度の補正値を求める直交度補正値計算部としての機能が果たされており、さらに、これらのCPU29と直交度偏差算出回路34と変換テーブル35とで、前記のイメージ検出手段293により検出されたイメージが最小となるようにIQ直交度補正部32でのIQ直交度の補正を制御する直交度制御部としての機能が果たされていることになる。
ただし、上述したIQ直交度補正に関しても、振動しないよう補正を少しずつ行なうために、積分器350により得られた平均値(補正ベクトル)に1よりも小さい値(μ:ステップサイズパラメータ)を除算して、補正値を設定する。
なお、IQ直交度の補正可能範囲は、例えば、直交度偏差θの値として−5.12°〜+5.10°までの0.02°ステップの設定範囲とすることができる。そして、この場合も、スペクトラムアナライザ等を用いて補正後の信号をモニタしながら、レジスタ324,325の補正値を更新(変更)してゆくことで、Iチャネル信号及びQチャネル信号の直交度を調整して、IQ直交度崩れに起因する前記イメージの発生を抑制することができる。
以上のように、本実施形態によれば、図3に示す通常のACLR型歪補正処理を開始する前に、図2により前述した処理(ステップS11〜S15)を実行して、歪補正監視ポイントとイメージ発生ポイントとが重なっていないかをチェックして、両ポイントが重なっていると判定される場合に、IQ振幅バランスの補正とIQ直交度の補正とを実施するので、直交変調部16による直交変調の不完全性の影響(イメージ成分の発生)を抑制した上で、ACLR型歪補正処理を実施することができる。したがって、イコライザフィルタ14や1/Mクロック単位遅延回路23のパラメータ更新のたびに最適なパラメータ値から離れていくという現象を防止して、パラメータの最適化を図ることが可能となる。
なお、本発明は、上述した実施形態に限定されず、本発明の趣旨を逸脱しない範囲で種々変形して実施できることはいうまでもない。
例えば、上述した実施形態では、補正部30として、IQ振幅バランス補正部31及びIQ直交度補正部32の双方を具備しているが、いずれか一方のみを具備する構成としても、前記イメージ成分の低減効果を期待できる。
〔B〕付記
(付記1)
入力信号を直交変調して増幅器へ入力し、前記入力信号についての歪補償係数を、前記入力信号と該増幅器の出力信号との差分に基づいて適応的に更新して、該増幅器の非線形性を補償する歪補償装置であって、
該増幅器の出力信号の歪量を検出する歪量検出手段と、
設定されるパラメータに応じて前記差分に変動を与えうる被パラメータ設定手段と、
該歪量検出手段で検出された前記歪量が改善される方向に該被パラメータ設定手段の前記パラメータを補正するパラメータ補正手段と、
前記直交変調に起因して前記出力信号に生じ得る雑音成分を検出する雑音成分検出手段と、
該雑音成分検出手段により検出された前記雑音成分を除去するための処理を行なう雑音成分除去手段とをそなえて構成されたことを特徴とする、歪補償装置。
(付記2)
該雑音成分除去手段が、
前記入力信号のIチャネル信号成分とQチャネル信号成分との振幅バランスを補正する振幅バランス補正部と、
該雑音成分検出手段により検出された前記雑音成分が最小となるように該振幅バランス補正部での前記振幅バランスの補正を制御する振幅バランス制御部とをそなえて構成されたことを特徴とする、付記1記載の歪補償装置。
(付記3)
該雑音成分除去手段が、
前記入力信号のIチャネル信号成分とQチャネル信号成分の直交度を補正する直交度補正部と、
該雑音成分検出手段により検出された前記雑音成分が最小となるように該直交度補正部での前記直交度の補正を制御する直交度制御部とをそなえて構成されたことを特徴とする、付記1又は2に記載の歪補償装置。
(付記4)
該振幅バランス制御部が、
前記入力信号及び該増幅器の前記出力信号のIチャネル信号成分の差分を検出するIチャネル差分検出回路と、
前記入力信号及び該増幅器の前記出力信号のQチャネル信号成分の差分を検出するQチャネル差分検出回路と、
前記の各差分検出回路で検出された差分を最小にする前記振幅バランスの補正値を求める振幅バランス補正値計算部とをそなえるとともに、
該振幅バランス補正部が、
前記入力信号のIチャネル信号成分及びQチャネル信号成分の振幅を該振幅バランス補正値計算部で求められた補正値により個々に補正する振幅補正回路をそなえて構成されたことを特徴とする、付記2記載の歪補償装置。
(付記5)
該直交度制御部が、
前記入力信号の電力値と該増幅器の出力信号の電力値とに基づいて前記直交度の偏差を求める直交度偏差計算回路と、
該直交度偏差計算回路により求められた前記偏差を最小にする前記直交度の補正値を求める直交度補正値計算部とをそなえるとともに、
該直交度補正部が、
前記入力信号のIチャネル信号成分及びQチャネル信号成分の位相関係を該直交度補正値計算部により求められた補正値により補正する位相補正回路をそなえて構成されたことを特徴とする、付記3記載の歪補償装置。
(付記6)
入力信号を直交変調して増幅器へ入力し、前記入力信号についての歪補償係数を、前記入力信号と該増幅器の出力信号との差分に基づいて適応的に更新して、該増幅器の非線形性を補償する歪補償方法であって、
該増幅器の出力信号の歪量を検出する歪量検出過程と、
設定されるパラメータに応じて前記差分に変動を与えうる被パラメータ設定手段の前記パラメータを前記歪量検出過程で検出された前記歪量が改善される方向に補正するパラメータ補正過程と、
前記直交変調に起因して前記出力信号に生じ得る雑音成分を検出する雑音成分検出過程と、
該雑音成分検出過程で検出された前記雑音成分を除去するための処理を行なう雑音成分除去過程とを有することを特徴とする、歪補償方法。
(付記7)
該雑音成分除去過程が、
該雑音成分検出過程で検出された前記雑音成分が最小となるように、前記入力信号のIチャネル信号成分とQチャネル信号成分との振幅バランスを補正する振幅バランス補正過程を含むことを特徴とする、付記6記載の歪補償方法。
(付記8)
該雑音成分除去過程が、
該雑音成分検出過程で検出された前記雑音成分が最小となるように、前記入力信号のIチャネル信号成分とQチャネル信号成分の直交度を補正する直交度補正過程を含むことを特徴とする、付記6又は7に記載の歪補償方法。
以上詳述したように、本発明によれば、直交変調の不完全性の影響(雑音成分の発生)を抑制した上で、パラメータ補正(更新)を実施することができるので、雑音成分(イメージ)の影響により歪成分を正確に検出できない状況を回避して、パラメータ更新のたびに最適なパラメータ値から離れていくという現象を防止でき、パラメータの最適化を図ることが可能である。したがって、増幅器を用いる通信技術分野、例えば、移動通信技術分野に極めて有効であると考えられる。
本発明の一実施形態に係るディジタルプリディストーション(DPD)型増幅器(歪補償装置)の要部構成を示すブロック図である。 図1に示すDPD型増幅器の動作(IQパラメータ補正)を説明するためのフローチャートである。 図1に示すCPUの動作(ACLR型歪補正)を説明するためのフローチャートである。 IQ振幅バランスが崩れる現象を説明するための図である。 図1に示すIQ振幅バランス/直交度補正部(IQ振幅バランス補正部)及び直交変調部の構成を示すブロック図である。 図5に示すIQ振幅バランス補正部によるIQ振幅バランス補正方法を説明するための模式図である。 図6に示すIQ振幅バランス補正方法を実現すべくそなえられるIQバランス補正値(ゲイン値)算出回路の構成例を示すブロック図である。 IQ直交度が崩れる現象を説明するための図である。 図1に示すIQ振幅バランス/直交度補正部(IQ直交度補正部)及び直交変調部の構成を示すブロック図である。 図9に示すIQ直交度補正部による補正のためにそなえられる直交度偏差算出回路の構成例を示すブロック図である。 従来のディジタルプリディストーション(DPD)型増幅器の要部構成を示すブロック図である。 図11に示すイコライザフィルタの機能を説明するための模式図である。 図11に示す遅延回路の機能を説明するための図である。 図11に示すCPUによる歪データの取得を説明するための模式図である。 図11に示すFFT演算部の演算結果(FFT結果データ)の一例を示す図である。 (A)〜(C)はいずれも図11に示す直交変調部での直交変調の不完全性に起因して生じるイメージ周波数成分を説明するための模式図である。 イメージ周波数成分の発生に伴う従来のDPD型増幅器の課題を説明するための模式図である。
符号の説明
10 歪補償テーブル(ルックアップテーブル:LUT)
11 アドレス生成部
12 LMS演算部(歪補償演算部)
13 乗算器(歪補償部)
14 イコライザフィルタ(複素フィルタ;被パラメータ設定手段)
15 ディジタル/アナログ(D/A)変換器
16 直交変調部(QMOD)
161,162 乗算器
163 加算器
164 π/2位相器
17 ローカル発振器
18 増幅器(アンプ)
19 方向性結合器(Directional Coupler)
20 ミキサ(乗算器)
21 ローカル発振器
22 アナログ/ディジタル(A/D)変換器
23 1/Mクロック(CLK)単位遅延回路(ディジタルフィルタ)
24 クロック(CLK)単位遅延回路
25 減算器(差分検出部)
26 FFT演算部
27 積分器(電力監視部)
28 バス
29 CPU
291 歪量検出手段
292 パラメータ補正手段
293 イメージ(雑音成分)検出手段
294 雑音成分除去手段
295 振幅バランス補正値計算部
30 IQ振幅バランス/直交度補正回路
31 IQ振幅バランス補正部(振幅補正回路)
311,312 乗算器(ゲイン調整回路)
313,314 レジスタ
32 IQ直交度補正部
321 加算器
322,323 乗算器
324,325 レジスタ
33 IQバランス補正値(ゲイン値)算出回路
331,333 加算器
332,334 積分器
34 直交度偏差算出回路(直交度偏差計算回路)
341,342,344,345,348 乗算器
347 減算器
349 除算器(DIV)
350 積分器
35 変換テーブル
74 位相調整回路

Claims (5)

  1. 入力信号を直交変調して増幅器へ入力し、前記入力信号についての歪補償係数を、前記入力信号と該増幅器の出力信号との差分に基づいて適応的に更新して、該増幅器の非線形性を補償する歪補償装置であって、
    該増幅器の出力信号の歪量を検出する歪量検出手段と、
    設定されるパラメータに応じて前記差分に変動を与えうる被パラメータ設定手段と、
    該歪量検出手段で検出された前記歪量が改善される方向に該被パラメータ設定手段の前記パラメータを補正するパラメータ補正手段と、
    前記直交変調に起因して前記出力信号に生じ得る雑音成分を検出する雑音成分検出手段と、
    該雑音成分検出手段により検出された前記雑音成分を除去するための処理を行なう雑音成分除去手段と
    該増幅器の出力信号について周波数解析を行なうFFT(Fast Fourier Transform)演算手段とをそなえ
    該雑音成分検出手段は、該FFT演算手段による周波数解析の結果を保存し、該歪量検出手段での歪量を検出するための監視ポイントと前記直交変調に起因する雑音成分が発生するポイントとが重なっているかを判断し、前記監視ポイントと前記雑音成分が発生するポイントとが重なっていると判断した場合、該雑音成分除去手段により雑音成分を除去した後、該FFT演算手段により周波数解析結果を再演算し、前記再演算した周波数解析結果と前記保存した周波数解析結果とを比較し、
    該パラメータ補正手段は、前記再演算した周波数解析結果と前記保存した周波数解析結果とが一致しており、且つ、前記再演算した周波数解析結果が所定値以下である場合に前記パラメータを補正する、
    ことを特徴とする、歪補償装置。
  2. 該雑音成分除去手段が、
    前記入力信号のIチャネル信号成分とQチャネル信号成分との振幅バランスを補正する振幅バランス補正部と、
    該雑音成分検出手段により検出された前記雑音成分が最小となるように該振幅バランス補正部での前記振幅バランスの補正を制御する振幅バランス制御部とをそなえて構成されたことを特徴とする、請求項1記載の歪補償装置。
  3. 該雑音成分除去手段が、
    前記入力信号のIチャネル信号成分とQチャネル信号成分の直交度を補正する直交度補正部と、
    該雑音成分検出手段により検出された前記雑音成分が最小となるように該直交度補正部での前記直交度の補正を制御する直交度制御部とをそなえて構成されたことを特徴とする、請求項1又は2に記載の歪補償装置。
  4. 該振幅バランス制御部が、
    前記入力信号及び該増幅器の前記出力信号のIチャネル信号成分の差分を検出するIチャネル差分検出回路と、
    前記入力信号及び該増幅器の前記出力信号のQチャネル信号成分の差分を検出するQチャネル差分検出回路と、
    前記の各差分検出回路で検出された差分を最小にする前記振幅バランスの補正値を求める振幅バランス補正値計算部とをそなえるとともに、
    該振幅バランス補正部が、
    前記入力信号のIチャネル信号成分及びQチャネル信号成分の振幅を該振幅バランス補正値計算部で求められた補正値により個々に補正する振幅補正回路をそなえて構成されたことを特徴とする、請求項2記載の歪補償装置。
  5. 入力信号を直交変調して増幅器へ入力し、前記入力信号についての歪補償係数を、前記入力信号と該増幅器の出力信号との差分に基づいて適応的に更新して、該増幅器の非線形性を補償する歪補償方法であって、
    該増幅器の出力信号の歪量を検出する歪量検出過程と、
    設定されるパラメータに応じて前記差分に変動を与えうる被パラメータ設定手段の前記パラメータを前記歪量検出過程で検出された前記歪量が改善される方向に補正するパラメータ補正過程と、
    前記直交変調に起因して前記出力信号に生じ得る雑音成分を検出する雑音成分検出過程と、
    該雑音成分検出過程で検出された前記雑音成分を除去するための処理を行なう雑音成分除去過程と
    該増幅器の出力信号について周波数解析を行なうFFT(Fast Fourier Transform)演算過程とを有し、
    該雑音成分検出過程では、該FFT演算過程での周波数解析の結果を保存し、該歪量検出過程で歪量を検出するための監視ポイントと前記直交変調に起因する雑音成分が発生するポイントとが重なっているかを判断し、前記監視ポイントと前記雑音成分が発生するポイントとが重なっていると判断した場合、該雑音成分除去過程において雑音成分を除去した後、該FFT演算過程において周波数解析結果を再演算し、前記再演算した周波数解析結果と前記保存した周波数解析結果とを比較し、
    該パラメータ補正過程では、前記再演算した周波数解析結果と前記保存した周波数解析結果とが一致しており、且つ、前記再演算した周波数解析結果が所定値以下である場合に前記パラメータを補正する、
    ことを特徴とする、歪補償方法。
JP2006147113A 2006-05-26 2006-05-26 歪補償装置及び歪補償方法 Expired - Fee Related JP5034319B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006147113A JP5034319B2 (ja) 2006-05-26 2006-05-26 歪補償装置及び歪補償方法
US11/528,354 US7613251B2 (en) 2006-05-26 2006-09-28 Distortion compensating apparatus and method
EP06255149A EP1860770B1 (en) 2006-05-26 2006-10-05 Distortion compensating apparatus and method
DE602006018715T DE602006018715D1 (de) 2006-05-26 2006-10-05 Entzerrerschaltung und Methode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006147113A JP5034319B2 (ja) 2006-05-26 2006-05-26 歪補償装置及び歪補償方法

Publications (2)

Publication Number Publication Date
JP2007318537A JP2007318537A (ja) 2007-12-06
JP5034319B2 true JP5034319B2 (ja) 2012-09-26

Family

ID=38570322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006147113A Expired - Fee Related JP5034319B2 (ja) 2006-05-26 2006-05-26 歪補償装置及び歪補償方法

Country Status (4)

Country Link
US (1) US7613251B2 (ja)
EP (1) EP1860770B1 (ja)
JP (1) JP5034319B2 (ja)
DE (1) DE602006018715D1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005020372D1 (de) * 2005-09-28 2010-05-12 Fujitsu Ltd Verzerrungskompensationseinrichtung
US7606539B2 (en) * 2006-08-07 2009-10-20 Infineon Technologies Ag Adaptive predistorter coupled to a nonlinear element
KR101098134B1 (ko) * 2007-03-28 2011-12-26 후지쯔 가부시끼가이샤 왜곡 보정 제어 장치 및 왜곡 보정 제어 방법
EP2131490B1 (en) * 2007-03-28 2017-08-16 Fujitsu Limited Distortion correction control apparatus and distortion correction control method
JP5157479B2 (ja) * 2008-01-28 2013-03-06 富士通株式会社 歪補償装置及びこれを備えた電力増幅装置
JP2009272875A (ja) * 2008-05-07 2009-11-19 Fujitsu Ltd 遅延検出回路、歪み補償回路、及び通信装置
CN101610093B (zh) * 2008-06-17 2012-09-05 富士通株式会社 预失真装置、预失真系统和预失真方法
US8238472B2 (en) * 2008-11-21 2012-08-07 Telefonaktiebolaget Lm Ericsson (Publ) Carrier separation frequency error adjustment for UL multiple carrier operation
US8233524B2 (en) * 2009-03-12 2012-07-31 Freescale Semiconductor, Inc. Radio transmitter IQ imbalance measurement and correction methods and apparatus
JP5488073B2 (ja) * 2010-03-12 2014-05-14 富士通株式会社 無線装置、歪補償装置及び歪補償方法
US8891715B2 (en) 2011-02-16 2014-11-18 Analog Devices, Inc. Digital pre-distortion
US8885763B2 (en) * 2011-02-16 2014-11-11 Analog Devices, Inc. Digital pre-distortion
CN104685846B (zh) 2012-06-27 2018-03-13 美国亚德诺半导体公司 数字预失真
JP2014116691A (ja) * 2012-12-06 2014-06-26 Samsung Electronics Co Ltd 高周波増幅装置及び歪補償方法
US9136887B2 (en) * 2014-02-20 2015-09-15 Texas Instruments Incorporated Subtracting linear impairments for non-linear impairment digital pre-distortion error signal
WO2020172877A1 (zh) * 2019-02-28 2020-09-03 华为技术有限公司 一种校正接收机的互调失真信号的方法及装置
US11362743B1 (en) * 2020-08-24 2022-06-14 Cable Television Laboratories, Inc. Systems and methods for TDR using standing waves and an injected test signal

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156439B2 (ja) * 1993-04-20 2001-04-16 三菱電機株式会社 歪補償回路
JP3710253B2 (ja) * 1997-05-26 2005-10-26 富士通株式会社 歪補償システム
JPH11136302A (ja) * 1997-10-29 1999-05-21 Fujitsu Ltd 歪補償回路
JPH11284675A (ja) * 1998-03-27 1999-10-15 Hitachi Denshi Ltd 電力増幅器
JP2001016283A (ja) 1999-07-01 2001-01-19 Fujitsu General Ltd ディジタル無線装置
US6798843B1 (en) * 1999-07-13 2004-09-28 Pmc-Sierra, Inc. Wideband digital predistortion linearizer for nonlinear amplifiers
US6590449B2 (en) * 2000-05-30 2003-07-08 Matsushita Electric Industrial Co., Ltd. Predistortion circuit, low-distortion power amplifier, and control methods therefor
JP2002077285A (ja) 2000-08-31 2002-03-15 Hitachi Kokusai Electric Inc 送信機
WO2002087097A1 (fr) 2001-04-18 2002-10-31 Fujitsu Limited Dispositif de correction de distorsion
WO2003025917A1 (fr) * 2001-09-12 2003-03-27 Tdk Corporation Procede de reproduction pour support d'enregistrement optique multiniveau et dispositif de reproduction associe
JP2003188656A (ja) * 2001-12-21 2003-07-04 Nec Corp 歪補償回路
JP3707549B2 (ja) 2002-03-22 2005-10-19 日本電気株式会社 送信装置
WO2003103165A1 (ja) * 2002-05-31 2003-12-11 富士通株式会社 歪補償装置
WO2003103166A1 (ja) * 2002-05-31 2003-12-11 富士通株式会社 歪補償装置
JP3950369B2 (ja) 2002-06-05 2007-08-01 三菱電機株式会社 歪補償回路および送信機
JP2004312344A (ja) * 2003-04-07 2004-11-04 Hitachi Kokusai Electric Inc 歪補償装置
US7133644B2 (en) 2003-06-06 2006-11-07 Interdigital Technology Corporation Digital baseband system and process for compensating for analog radio transmitter impairments
US7469491B2 (en) * 2004-01-27 2008-12-30 Crestcom, Inc. Transmitter predistortion circuit and method therefor
US20050163208A1 (en) 2004-01-27 2005-07-28 Crestcom, Inc. Equalized signal path with predictive subtraction signal and method therefor
JP3902184B2 (ja) * 2004-02-24 2007-04-04 株式会社アドバンテスト 直交変調装置、方法、プログラム、記録媒体
JP4505238B2 (ja) * 2004-02-25 2010-07-21 株式会社日立国際電気 歪補償回路
JP4499107B2 (ja) 2004-09-13 2010-07-07 三菱電機株式会社 歪補償装置

Also Published As

Publication number Publication date
US7613251B2 (en) 2009-11-03
DE602006018715D1 (de) 2011-01-20
US20070274471A1 (en) 2007-11-29
JP2007318537A (ja) 2007-12-06
EP1860770A1 (en) 2007-11-28
EP1860770B1 (en) 2010-12-08

Similar Documents

Publication Publication Date Title
JP5034319B2 (ja) 歪補償装置及び歪補償方法
JP4617265B2 (ja) 歪補償装置及び歪補償方法
JP4863729B2 (ja) 歪補償装置及び歪補償方法
EP2273676B1 (en) Filter shaping using a signal-cancellation function
KR100959032B1 (ko) 통신 네트워크들에서의 스퓨리어스 방사들을 감소시키기위한 주파수 의존적 크기 전치 왜곡
CN101771389B (zh) 预失真设备和预失真方法
US9270231B2 (en) Distortion compensation apparatus, wireless transmission apparatus, and distortion compensation method
US8442157B2 (en) Wireless apparatus and signal processing method
US20040264597A1 (en) Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics
JP4241765B2 (ja) 送信機及びキャリアリーク検出方法
US20120068768A1 (en) Transmission apparatus and distortion compensation method
EP2903232B1 (en) Compensation device, and wireless communication device
JP4555702B2 (ja) 歪補償装置
JP2019057878A (ja) 直交変調器におけるキャリアリーク補正方法
JP2011146979A (ja) 送信装置、無線通信装置及び送信方法
JP2008172544A (ja) ダイオードリニアライザを用いた歪補償回路
US20040264596A1 (en) Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics
JP4755937B2 (ja) 歪補償装置及び歪補償方法
JP2004165900A (ja) 通信装置
JP2006253749A (ja) 歪み補償装置及びその方法
US12184314B2 (en) Frequency-dependent IQ mismatch calibration for radio frequency (RF) transmitters
JP2013132009A (ja) 歪補償器
JP2012065154A (ja) 歪み補償の装置および方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5034319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees