JP5026025B2

JP5026025B2 - 半導体装置

Info

Publication number: JP5026025B2
Application number: JP2006227748A
Authority: JP
Inventors: 道和冨田
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2006-08-24
Filing date: 2006-08-24
Publication date: 2012-09-12
Anticipated expiration: 2026-08-24
Also published as: JP2008053430A

Description

本発明は、貫通電極を備えた半導体装置に関する。

近年、携帯電話等の電子機器の高機能化が進み、これらの機器に用いられるＩＣやＬＳＩ等の電子デバイス、及びＯＥＩＣや光ピックアップ等の光デバイスにおいて、デバイス自体の小型化や高機能化を図るための開発が各所で進められている。例えば、このようなデバイスを積層して設ける技術が提案されており、具体的には、何らかの機能素子が一方の面に設けられている基板に対し、該基板の一方の面から他方の面に貫通してなる貫通電極を用いる技術が挙げられる。

また、これらの基板の配線材料として、銅や銀等が次世代材料として期待されている。特に、銅は比抵抗が低いこと、エレクトロマイグレーション耐性がアルミニウム系合金に比べて高いこと、銀に比べて安価である等の理由により、最も期待され、配線材料として用いられている。

図４は、従来の貫通電極を用いた半導体装置の一例を概略説明する部分断面図である。
図４に示す半導体装置においては、セラミックスやシリコン等の硬質材からなる基板１０１と、基板１０１の両面を貫通して設けられた貫通孔１０２と、貫通孔１０２の内側面に配され、銅材等からなる導電部１０３と、貫通孔１０２内に露呈するようにして半導体装置１００の一方の面に配される電極１０４と、から概略構成されている。
半導体装置１００は、電極１０４と電気的に接続された導電部１０３を介して基板両面が電気的に接続可能となっている。

このような貫通電極の形成方法として、超先端電子技術開発機構（ＡＳＥＴ）の技術が従来技術として挙げられる（非特許文献１参照）。これは貫通電極として、貫通孔内に電解めっきにて均一にＣｕ膜を形成した例であるが、この技術の問題点としては、Ｃｕ膜が厚膜であるため、熱等による膨張収縮により発生する応力が大きく、導電部の破壊ひいては断線等の損傷を引き起こし、電気的信頼性の確保が非常に難しい。また、孔内への均一なめっきは技術的に難易度が高く手間がかかる（特にアスペクト比が高い微細孔の場合めっき加工が困難である）などといったことが挙げられる。
http://www.aset.or.jp/press_release/si_20040218/si_20040218.html

本発明は、このような従来の実情に鑑みて考案されたものであり、熱変化等により導電部にかかる応力を低減し、導電部の破壊や断線等の損傷を防止して、貫通電極における電気的な接続信頼性を向上した半導体装置を提供することを第一の目的とする。
また、本発明は、簡便な方法により、貫通孔内の側面部に導電部を薄くかつ均一に形成することが可能な半導体装置の製造方法を提供することを第二の目的とする。

本発明の請求項１に記載の半導体装置は、基板の一方の面に配された第一の導電部と、前記基板の他方の面から前記第一の導電部の少なくとも一部が露呈するように、前記基板内に設けられた貫通孔と、前記貫通孔内の側面および露呈された前記第一の導電部を覆うとともに、前記基板の他方の面上を覆うように延びて配され、前記第一の導電部と電気的に接続される第二の導電部と、前記基板の他方の面上においてのみ、前記第二の導電部上に配され電気的に接続される第三の導電部と、を備えてなる半導体装置であって、前記第二の導電部の厚さが、前記第三の導電部の厚さよりも薄く、前記貫通孔内には、前記第二の導電部を被覆するように封止樹脂が配されている、ことを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、前記封止樹脂は、前記貫通孔内の側面に沿うように配され、半導体装置の外部へ連通する空間を有することを特徴とする。

本発明では、第三の導電部を、基板の他方の面上において第二の導電部上に配することにより、貫通孔内の側面部に形成された第二の導電部の厚さを薄くすることができる。これにより、熱変化等により第二の導電部にかかる応力を低減することができる。その結果、第二の導電部の破壊ひいては断線等の損傷を防止して、貫通電極における電気的な接続信頼性を向上した半導体装置を提供することができる。

以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。

図１は、本発明の半導体装置の一例を示す断面図である。
この半導体装置１は、基板２の一方の面２ａに配された第一の導電部（電極部）３と、前記基板２の他方の面２ｂから前記電極部３の少なくとも一部が露呈するように、前記基板２内に設けられた貫通孔４と、少なくとも前記貫通孔４の内側面および開口部周辺に配された絶縁層５と、前記貫通孔４内の側面および露呈された前記電極部３を覆うとともに、前記基板２の他方の面２ｂ上を覆うように延びて配され、前記電極部３と電気的に接続される第二の導電部６と、前記基板２の他方の面２ｂ上において、前記第二の導電部６上に配され電気的に接続される第三の導電部８と、を備える。
上記半導体基板２の一方の面２ａから他方の面２ｂに向かう貫通孔４が形成され、この貫通孔４に第二の導電部６が形成されることにより貫通電極７が形成されている。

そして本発明の半導体装置１は、第三の導電部８を、前記基板２の他方の面上において、前記第二の導電部６上に配している。これにより、貫通孔４内の側面部に形成される第二の導電部６を薄膜化することができる。
本発明では、第二の導電部６を薄膜化することで、熱などによる膨張収縮に起因して第二の導電部６にかかる応力を低減することができる。その結果、第二の導電部６の破壊ひいては断線等の損傷を防止して、貫通電極７における電気的な接続信頼性を向上することができる。

前記基板２の他方の面上において、前記第三の導電部８が前記第二の導電部６の上に積層形成されていることにより、配線の段差の影響を受けず、第三の導電部８の断線等の損傷を抑制することができる。
また、前記基板２の他方の面上において、前記第二の導電部６の厚さが、前記第三の導電部８の厚さよりも薄いことが好ましい。具体的には、第三の導電部８の厚さは、二の導電部６の厚さの１０倍以上であることが好ましい。これにより、熱などによる膨張収縮に起因して第二の導電部６にかかる応力をより効果的に低減して、第二の導電部６の破壊ひいては断線等の損傷をより確実に抑制することができる。

前記第二の導電部６および前記第三の導電部８を被覆するように、前記貫通孔４内および基板２の他方の面２ｂ上に、封止樹脂層９が配されている。封止樹脂が配されることにより、熱などによる膨張収縮に起因して第二の導電部６および前記第三の導電部８にかかる応力をより効果的に低減して、導電部の破壊ひいては断線等の損傷をより確実に抑制することができる。
また、前記封止樹脂層９は、前記貫通孔４内の側面に沿うように配されていることが好ましい。貫通孔４内の側面部に配される封止樹脂を薄くすることができるので、第二の導電部６にかかる熱応力の影響をさらに受けにくくすることができる。

基板２は、例えばシリコン（Ｓｉ）等からなる半導体基材や、ガラス基材、セラミック基材等、絶縁性の硬質材料からなる。
基板２の厚さは、例えば数百μｍ程度である。
図１に示す例では、基板２をＳｉ等の半導体基材から構成し、貫通孔４と第二の導電部６との間に絶縁層５を配し、基板２と第二の導電部６とを電気的に絶縁した構成とされている。また、基板２を半導体基材から構成する場合は、基板２の一方の面２ａおよび他方の面２ｂに加え、貫通孔４の側面の表層部が絶縁化された領域をなすように構成としてもよい。

貫通孔４は、図１に示すように、基板２において、他方の面２ｂから一方の面２ａに配された後述する第一の導電部（電極部）３が孔内に露呈するように、基板２内に開けられてなる。
貫通孔４の口径は、例えば数十μｍ程度である。
また、基板２上に設けられる貫通孔４の数は、特に限定されない。

第一の導電部（電極部）３は、基板２の一方の面２ａに設けられ、露呈部が貫通孔４の一方の開口部から孔内に露呈するようにして設けられている。
第一の導電部３は、一方の面２ａ上に設けられた配線部（樹脂略）を介して、該一方の面２ａ内にある後述の機能素子（図示略）と電気的に接続されている。
第一の導電部３の材質としては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材質が好適に用いられる。

機能素子（図示略）は、本実施形態では、例えばＩＣチップや、ＣＣＤ素子等の光素子からなる。
また、機能素子の他の例としては、例えばマイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー、マイクロリアクター、μ−ＴＤＳ、ＤＮＡチップ、ＭＥＭＳデバイス、マイクロ燃料電池等が挙げられる。

第二の導電部６は、貫通孔４内の側面の少なくとも一部に配されることにより、導電体として有効に働く。
図１の断面図に示す例では、第二の導電部６は、側面の全体を覆うように配されているが、これには限定されない。例えば、第二の導電部６が、側面の一部に、基板２の一方の面２ａと他方の面２ｂとの間に渡って配された構成としてもよい。

第二の導電部６および第三の導電部８の材質としては、導電性に優れた材料を用いることが好ましい。また、第二の導電部６および第三の導電部８は、第一の導電部（電極部）３との密着性に優れるとともに、第二の導電部６および第三の導電部８を構成する元素が電極部や基板２内に拡散しない材料を用いれば、さらに好ましい。例えば、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ等の金属材料を用いれば、導電性や電極部との密着性等の点で好ましい。

封止樹脂層９は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜５０μｍである。封止樹脂層９には、外部への端子を出力するための開口部９ａが設けられる。さらに、封止樹脂層９の上に、バンプ１０等の外部への出力端子等の構造物を付加することができる。

次に、上述したような半導体装置１の製造方法について、図２および図３を用いて説明する。
本発明の半導体装置の製造方法は、一方の面に第一の導電部（電極部）３が配された基板２の、他方の面２ｂから前記第一の導電部３の少なくとも一部が露呈するように、前記基板２内に貫通孔４を形成する工程と、前記貫通孔４内の側面および露呈された前記第一の導電部３を覆うとともに、前記基板２の他方の面上を覆うように延びて配され、前記第一の導電部３と電気的に接続される第二の導電部６を形成する工程と、前記第二の導電部６を被覆するようにめっきレジストを形成する工程と、前記基板２の他方の面上において、前記第二の導電部６上に配され電気的に接続される第三の導電部８をめっきにより形成する工程と、を少なくとも備えることを特徴とする。

本発明では、意図的に貫通孔４の内側をめっきしない、という手法を採用する。しかしながら、一般的にバンプ材料として用いられる半田（ＳｎＡｇＣｕなど）は、非常にＣｕに拡散しやすいため、半田バンプと接触する部分のＣｕ膜はある程度以上の膜厚が必要となる。ある程度以上の厚膜のＣｕ膜を形成するためには、やはりめっき等の手法が適している。
そのため、本発明では第二の導電部６をめっき以外の方法により形成し、第三の導電部８は選択的めっきにより形成する手法を採る。

本発明では、貫通孔４の内側をめっきする必要がないため、特殊な前処理、プロセス条件または特殊なめっき液、添加剤等の材料が必要なく、従来のめっき技術がそのまま応用できるため簡便である。そのため、本方法は、めっきでは配線形成が難しいアスペクト比の高い微細孔でも、問題なく適用が可能である。

具体的な実施例として、ウエハレベルパッケージでの貫通電極形成例を示す。
まず、基板２を用意し、その一方の面２ａに第一の導電部（電極部）３（Ｉ／Ｏパッド）を形成する。
基板２は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。基板２が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ、機能素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
第一の導電部（電極部）３としては、例えばＡｌパッドが用いられる。

次いで、基板２に、貫通孔４を形成する（図２（ａ）参照）。
この貫通孔４は、前記基板２の他方の面２ｂ側から、前記第一の導電部３が露呈するように形成される。孔の縦断面形状は、基板２の表面に対して９０°（垂直）であることが理想的だが、８０〜１００°程度であってもよい。
貫通孔４の形成にはドライエッチング、ＤＲＩＥ（Ｄｅｅｐ−ＲＩＥ）、レーザー加工、ＰＡＥＣＥなど、孔を垂直に形成できる方法を用いることができる。
貫通孔４を、基板２に対して垂直に形成するため、後述する工程において、孔底面に形成された絶縁層５のエッチングの際に、側面に形成された絶縁層５がエッチングされないので、貫通電極と基板２との絶縁を確実に取ることができる。

次いで、少なくとも前記貫通孔４の内側面および開口部周辺に絶縁層５を形成する。
この絶縁層５としては、例えばＳｉＯ_２をプラズマＣＶＤ等により成膜される。
次いで、前記絶縁層５のうち、前記貫通孔４の底面を覆う部分を除去する（図２（ｂ）参照）。
上記絶縁層５形成の際には、孔底面にも絶縁層５が形成されてしまうため、これをドライエッチングによる異方性エッチングで除去する。
孔底面の絶縁層５のエッチングは、イオン性の高い反応性イオンエッチング（ＲＩＥ）で行うことが一般的だが、物理的にイオンを照射するようなイオンミリングや逆スパッタのような方法も使用可能である。
貫通孔４は、基板２に対してほぼ垂直に形成されているため、孔底面に形成された絶縁層５を除去する際に行われる、ドライプロセスの異方性エッチングにおいて、側面に形成された絶縁層５はイオン照射を受けにくい（受けない）ためエッチングされない。これにより貫通電極７と基板２との絶縁を確実に取ることができる。

次いで、図２（ｃ）に示すように、前記絶縁層５を覆うように、前記貫通孔４内に第二の導電部６を形成するとともに、該第二の導電部６を前記第一の導電部３と電気的に接続する。
すなわち、スパッタリング法等により、電解めっき用の薄い（第二の導電部６）を少なくとも前記貫通孔４の内側面および開口部周辺に形成する。シード層は、例えばスパッタリング法により形成されたＣｒ／ＣｕあるいはＴｉＮ／Ｃｕ、ＴｉＷ／Ｃｕ等からなる積層体である。また、無電解Ｃｕめっき層でもよいし、蒸着法、塗布法または化学気相成長法（ＣＶＤ）等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。
貫通電極７ではこの薄膜がそのまま配線（第二の導電部６）となるため、配線抵抗等を考慮して形成膜厚を決定する。第二の導電部６の厚さとしては、通常はＣｒ５００ｎｍ、Ｃｕ５００ｎｍ前後だが、状況に応じて変更可能である。

次に、第二の導電部６の上であって配線不要箇所および貫通孔４上部に、電解めっき用のレジスト膜２０を形成する（図２（ｄ）参照）。このレジスト膜には第三の導電部８の形成すべき領域に開口部２０ａを設け、該開口部２０ａにおいて、前記第二の導電部６を露出させておく。レジスト膜２０は、例えば、フォトリソグラフィ技術によるパターニング、フィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により形成することができる。
貫通孔４を有する構造へのレジスト形成は、ワニスを用いると孔上の膜形成が困難なため、ドライフィルムタイプのレジストが適する。このとき、貫通孔４内へめっきを行なう必要がないため、特殊な前処理等は必要なく、通常のウエハレベルパッケージと同様にセミアディティブ法でめっきを行うことができる。

そして、前記レジスト膜２０をマスクとして露出した第二の導電部６上に、電解めっき法等により、Ｃｕ等から構成された第三の導電部８を形成する（図３（ａ）参照）。第三の導電部８の厚さとしては、通常は１０μｍ膜厚前後で形成する。このように、所望の領域に第三の導電部８が形成された後、貫通電極部のみ、または貫通電極部および第三の導電部８をレジストで保護し、不要なレジスト膜や第二の導電層等のみをエッチングにて除去する（図３（ｂ）参照）。

そして、貫通電極７を覆うような形で第三の導電部８上に、外部への端子を出力するための開口部９ａを有する絶縁性の封止樹脂層９を形成する。その厚さは、例えば１〜５０μｍである。
このような封止樹脂層９は、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって、所望の位置に開口部９ａを有する封止樹脂層９を形成することができる。なお、封止樹脂層９の形成方法は、この方法に限定されるものではなく、例えば窒化シリコン等の薄膜で保護してもよい。
次いで、開口部９ａ上に、ボール搭載法または印刷法により半田ペーストを載置した後、リフロー工程を行い、半田バンプ１０を形成する（図３（ｃ）参照）。
これにより、図３（ｃ）に示す構成、すなわち、封止樹脂層９が、貫通孔４内を満たすとともに、第三の導電部８側において基板２を平坦に覆うように配されている構成、からなる半導体装置が得られる。
その後、前記封止樹脂層９のうち、前記貫通孔４内に配された封止樹脂を、該貫通孔４の側面に沿うように薄くする（図３（ｄ）参照）。貫通孔４内の側面部に形成される封止樹脂層を薄くすることで、第二の導電部６にかかる熱応力の影響をさらに受けにくくすることができる。
従って、本発明によれば、図３（ｄ）に示す構成、すなわち、封止樹脂層９が、貫通孔４内の側面に沿うように配され、半導体装置の外部へ連通する空間を有する構成、からなる半導体装置の提供が可能となる。

上述したとおり、本発明に係る半導体装置の製造方法は、一方の面に第一の導電部が配された基板の、他方の面から前記第一の導電部の少なくとも一部が露呈するように、前記基板内に貫通孔を形成する工程と、前記貫通孔内の側面および露呈された前記第一の導電部を覆うとともに、前記基板の他方の面上を覆うように延びて配され、前記第一の導電部と電気的に接続される第二の導電部を形成する工程と、前記第二の導電部を被覆するようにめっきレジストを形成する工程と、前記基板の他方の面上において、前記第二の導電部上に配され電気的に接続される第三の導電部をめっきにより形成する工程と、を少なくとも備えてなる。
本発明では、前記貫通孔内の側面および前記基板の他方の面上を覆うように第二の導電部を形成し、第三の導電部を基板の他方の面上において第二の導電部上にめっきにより形成することにより、貫通孔内の側面部において導電部（第二の導電部）を薄くかつ均一に形成することが可能な半導体装置の製造方法を提供することができる。
このようにして作製された半導体装置１では、貫通孔４の側面部に配された第二の導電部６を極限まで薄くすることができる。これにより、熱などによる膨張収縮に起因する第二の導電部６にかかる応力を低減することができる。その結果、第二の導電部の破壊ひいては断線等の損傷を防止して、貫通配線７における電気的な接続信頼性を向上することができる。

以上、本発明の半導体装置について説明してきたが、本発明は上記の例に限定されるものではなく、必要に応じて適宜変更が可能である。

例えば、本発明は、機能素子の有無にかかわらず、貼り合わせ基板等についても適用可能である。また、貼り合わせのない基板に対してもこの方法は適用可能である。

本発明は、貫通電極を備えた半導体装置およびその製造方法に広く適用可能である。

本発明に係る半導体装置の一例を示す断面図である。図１に示す半導体装置の製造工程の一例を示す断面図である。図２に示す工程に続く、製造工程の一例を示す断面図である。従来の半導体装置の一例を示す断面図である。

符号の説明

１半導体装置、２基板、３第一の導電部（電極部）、４貫通孔、５絶縁層、６第二の導電部、７貫通電極、８第三の導電部、９封止樹脂層、１０半田バンプ。

Claims

基板の一方の面に配された第一の導電部と、
前記基板の他方の面から前記第一の導電部の少なくとも一部が露呈するように、前記基板内に設けられた貫通孔と、
前記貫通孔内の側面および露呈された前記第一の導電部を覆うとともに、前記基板の他方の面上を覆うように延びて配され、前記第一の導電部と電気的に接続される第二の導電部と、
前記基板の他方の面上においてのみ、前記第二の導電部上に配され電気的に接続される第三の導電部と、を備えてなる半導体装置であって、
前記第二の導電部の厚さが、前記第三の導電部の厚さよりも薄く、
前記貫通孔内には、前記第二の導電部を被覆するように封止樹脂が配されている、
ことを特徴とする半導体装置。
前記封止樹脂は、前記貫通孔内の側面に沿うように配され、半導体装置の外部へ連通する空間を有することを特徴とする請求項１に記載の半導体装置。