JP2007157844A - 半導体装置、および半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置の小型化を実現すると同時に半導体装置の動作時の発熱を廃棄することの可能な半導体装置および斯かる半導体装置の製造方法を提供する。
【解決手段】接地面に設けられ、半導体ウエハ１０２上に配線および電極端子パターン１０４、１０６が形成されている半導体装置１００において、かかる電極端子パターンのうち、接地面と接続する電極端子パターンが形成されている部位には、かかる部位に設けられた電極端子パターンを貫通するようにして半導体ウエハに導通孔１０８が形成され、半導体ウエハには、この半導体ウエハの配線および電極端子パターンが形成されている面１０２ａと反対側の面１０２ｂから導通孔の底部１０８ａに達するまで、径が導通孔の各底部を包含可能な大きさである孔部１１０が形成され、かかる孔部には各底部および接地面を電気的に接続する一の導電体１１２が設けられている。
【選択図】図１

Description

本発明は、半導体装置、および斯かる半導体装置の製造方法に関し、特に、半導体装置の配線・電極形成工程後に斯かる半導体装置を組み立てる組立工程における電極端子の形成・接続方法に関する。

従来からの半導体製造工程では、完成した半導体ウエハから個々のチップを切り出した後に外部要因によるこれらチップ損傷からの保護、水分混入等による腐食防止を目的とした上で取り扱いを考慮した電気的な接続端子を形成するために、各種のパッケージ形状による半導体組立工程を実施している。

また、薄層、分割化された斯かるチップに対しての半導体組立工程においても、その方法はさまざまであり、とりわけ電極端子形成方法では、ワイヤボンディング、フリップチップボンディングと大きく二つの方法がある。

ワイヤボンディングによる電極端子形成方法では、図８に示すように、チップの電極取出端子１０６とリードフレーム（図示せず）のリード間に直径数十μｍ程度の細いＡｕまたはＡｌ線１１８を使用して接続する方法であり、フリップチップボンディングによる電極端子形成方法では、図９に示すように、チップの電極端子１０６にバンプ１１９と呼ばれる柱状電極を形成してから、矢印で示す半導体装置の実装方向に移動させて一括して実装用基板（図示せず）と斯かるバンプ１１９を直接的に接続する方法であり、半導体電極部とこれを実装する基板とを最短距離で実装接続を行うことができる方法である。

しかしながら、従来のワイヤボンディングによる電極端子形成方法では、各ワイヤボンディング用電極端子とリードフレーム側での対応する端子間でそれぞれ個別にワイヤボンディングを行うために、高機能、多機能化によるＬＳＩの高集積化に伴って、電極端子の多数化が進むため、一つのチップに対するワイヤボンディングの本数が増加してしまう。このため、ワイヤボンディング用電極端子の寸法およびワイヤボンディング用電極端子の数、ワイヤボンディング用電極端子とワイヤボンディング用電極端子同士の間隔が考慮される結果、これら要因が半導体チップの外周寸法を決定してしまうことより、ＬＳＩの高集積化に伴い、これらを実装する半導体装置のサイズの小型化が困難になる。

また、フリップチップボンディングによる電極端子形成方法では、接続対象物との熱膨張などによる接続部の応力的問題を解消するために、特殊材料を使用したバンプや接着材の開発が不可欠となることと、フリップチップボンディングによる実装後のバンプやパッドの状態の接続部分を確認することが困難となることが課題となっている。

上記の課題を解決する従来技術として、半導体装置の電極端子の形成をするに際し、配線層間のコンタクトを簡便な工程で歩留まり良く良好に形成する方法として、特許文献１には、半導体基板上に第１の配線構体を構成し、この第１の配線構体上に絶縁層を介して第２の配線構体を構成し、第１の配線構体と第２の配線構体とを接続する第３の配線構体が凹部を有する金属と、斯かる凹部に埋め込まれた絶縁物とから構成されることを特徴とする配線構体が開示されている。これによって、配線の多層化、配線容量の低減、配線間干渉の低減を図り、高性能かつ小形な通信用混成ＩＣ等の半導体アナログ集積回路及びデジタル集積回路等を提供することができる。
特開平７−１４２５７７号公報

しかしながら、上述の配線構体を備える半導体装置は、層間絶縁膜の厚さが大きくなっても配線層間のコンタクトを簡便な工程で歩留まり良く良好に形成することによって、高性能かつ小型な半導体アナログ集積回路等を提供できるものの、半導体装置が高性能かつ小型化するに伴って、斯かる半導体装置の動作時の発熱が小型化した半導体装置にかかる負荷が大きくなる。斯かる熱が半導体装置に滞留することによって、半導体装置がヒートアップして、上記回路の機能が低下することが問題となる。

本発明は、従来の半導体装置が有する上記問題点に鑑みてなされたものであり、本発明の目的は、半導体装置の小型化を実現すると同時に、半導体装置の動作時の発熱を廃棄することの可能な、新規かつ改良された半導体装置および斯かる半導体装置の製造方法を提供することである。

上記課題を解決するために、本発明のある観点によれば、接地面に設けられ、半導体ウエハ上に配線および電極端子パターンが形成されている半導体装置において、かかる電極端子パターンのうち、接地面と接続する電極端子パターンが形成されている部位には、かかる部位に設けられた電極端子パターンを貫通するようにして半導体ウエハに導通孔が形成され、半導体ウエハには、この半導体ウエハの配線および電極端子パターンが形成されている面と反対側の面から導通孔の底部に達するまで、径が導通孔の各底部を包含可能な大きさである孔部が形成され、かかる孔部には各底部および接地面を電気的に接続する一の導電体が設けられていることを特徴とする、半導体装置が提供される。

このとき、一の導電体は、成膜加工により形成されている導電性のめっきであることとしてもよい。

このような構成とすることにより、接地面に対応する電極端子と半導体装置の裏面側から接地面に有するリードフレームへ一の導電体を介して直接的に接続することが可能となるので、半導体装置組立工程でのワイヤボンディングにおけるワイヤーの本数およびワイヤボンディング用電極端子数が低減できる。このため、電極端子の外周寸法が縮小可能となるので、半導体装置の小型化に伴う高密度化・高性能化が実現される。

また、半導体装置の接地面と対応させる電極端子は、接地面と接する半導体装置の裏面側に設けた金属系のほうが半導体ウエハを構成する半導体材料に比べて熱伝導率が高い金属製の一の導電体からなる大口径な電極端子を介して接地される。このように、ウエハの表面側に設けられた電極等より表面積の大きい大口径な電極端子をウエハの裏面側から設けるので、半導体装置の動作時に接地面に接続される電極端子が発熱する場合でも、斯かる熱が接地面との接続媒体となる半導体装置の裏面側に設けた大口径な電極端子により多くの熱エネルギーが吸収されることによって分散される。このため、半導体装置動作中に発生する熱エネルギーが大口径な裏面側電極端子を通じてリードフレーム等の実装用基板側に伝わり半導体装置そのものに熱がこもりにくくなる。すなわち、半導体装置の動作時の廃熱効果を高めることができ、半導体装置のヒートアップにより、かかる半導体装置を備えた半導体アナログ集積回路等の機能の低下を防ぐことができる。

上記課題を解決するために、本発明の別の観点によれば、接地面に設けられた半導体装置の半導体ウエハ上に配線および電極端子パターンを形成する工程後に、半導体装置を組み立てる工程を含む半導体装置の製造方法において、電極端子パターンが形成される面のうち、接地面と接続する電極端子パターン以外の部分を一のレジストで被膜する工程と、一のレジストで被膜されていない電極端子パターンを貫通するようにして半導体ウエハに導通孔を形成する工程と、電極端子パターンが形成される面の反対側の面に導通孔の各底部を包含可能な大きさの孔部を形成する部位以外に他のレジストを被膜する工程と、半導体ウエハの他のレジストで被膜されていない部位を半導体ウエハの反対側の面から導通孔の底部に届くまでエッチング処理をする工程と、かかるエッチング処理により形成された孔部に導通孔の各底部および接地面を導通可能にするための一の導電体を設ける工程と、これら一のおよび他のレジストを除去して、形成された半導体装置の薄層化を行う工程と、を含むことを特徴とする、半導体装置の製造方法が提供される。

このとき、一の導電体は、導電性のめっきを所望の厚さになるまで成膜することにより形成されることとしてもよい。

このような構成とすることにより、半導体装置に設けられる接地面に接続する電極端子と接地面とを電気的に直接接続する導電体を設けることが容易にできるので、従来使用されていた半導体装置組立工程でのワイヤボンディングにおけるワイヤーの本数およびワイヤボンディング用電極端子数が低減され、半導体装置の小型化に伴う高密度化・高性能化が実現される。とりわけ、上記導電体を導電性のめっきを所望の厚さになるまで成膜する方法を使用することにより、かかる導電体を容易に形成できる。

以上説明したように本発明によれば、半導体装置組立工程でのワイヤボンディングにおけるワイヤー本数を低減することができる。また、ワイヤボンディング用電極端子数の低減により、電極端子の外周寸法の縮小によって、半導体装置の寸法を縮小し、小型化することができる。さらに、半導体装置の動作時における発熱を廃棄する廃熱効果が高まる。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

まず、本発明の半導体装置の構成について、図面を使用しながら説明する。図１は、本発明の半導体装置の一実施形態の模式的な断面図である。本実施形態の半導体装置１００は、ＧａＡｓやＳｉ等からなる半導体ウエハ１０２の上に、ＣｕやＡｌ等からなる配線パターン１０４および電極端子パターン１０６がスパッタ法や蒸着法等により形成されている。電極端子パターン１０６のうち、リードフレーム等の電気信号をやり取りする際の基準電位（０Ｖ）とみなされる接地面（以下、ＧＮＤと称する）と接続する電極端子パターン１０６が形成されている部位には、かかる部位に設けられた電極端子パターン１０６を貫通するようにして半導体ウエハ１０２に導通孔となるＶＩＡホール１０８がエッチング等により形成されている。

半導体ウエハ１０２の配線パターン１０４および電極端子パターン１０６が形成されている面１０２ａと反対側の面となる裏面１０２ｂには、ＶＩＡホール１０８の各底部１０８ａを包含可能な大きさの径を有する孔部である大口径ホール１１０が設けられ、この大口径ホール１１０は、半導体ウエハ１０２の裏面１０２ｂからＶＩＡホール１０８の底部１０８ａに達するまでの深さを有する。この大口径ホール１１０には、ＶＩＡホール１０８の各底部１０８ａおよびＧＮＤを電気的に接続するための一の導電体として裏面側電極端子用メタル１１２が設けられている。この裏面側電極端子用メタル１１２は、本実施形態では、後述するように金（Ａｕ）等の導電性の大きい金属からなる導電性のめっきの成膜加工により形成されている。

このように、ＧＮＤに対応する電極端子１０６と半導体装置１００の裏面側からＧＮＤとなるリードフレーム（図示せず）へ裏面側電極端子用メタル１１２を介して直接的に接続できるので、半導体装置組立工程でのワイヤボンディングにおけるワイヤーの本数およびワイヤボンディング用電極端子数が低減可能となる。このため、電極端子の外周寸法が縮小可能となるので、半導体装置１００の小型化に伴う高密度化が実現される。

また、半導体装置１００のＧＮＤと対応させる電極端子１０６は、ＧＮＤと接する大口径な電極端子となる裏面側電極端子用メタル１１２を介して接地されることにより、半導体装置１００の動作時にＧＮＤに接続される電極端子１０６の発熱を裏面側電極端子用メタル１１２で分散されるので、前述の半導体装置１００の動作時の発熱の廃熱効果が高まる。このため、半導体装置１００のヒートアップによって、かかる半導体装置１００を備えた半導体アナログ集積回路等の機能の低下を防ぐことができる。

さらに、ＧＮＤと接する上述の大口径な電極端子を半導体材料からなる半導体ウエハ１０２に比べて熱伝導率が高い金（Ａｕ）等の金属系材質で表面積を大きく形成することによって、より多くの熱エネルギーを吸収できる。このため、結果的に半導体装置１００の動作中に発生する熱エネルギーが大口径な裏面側電極端子用メタル１１２を通じてリードフレーム等の実装用基板側に伝わり、半導体装置１００そのものに熱がこもりにくくなり、かかる廃熱効果の向上が実現される。

次に、本実施形態の半導体装置１００の製造方法について、図面を使用しながら説明する。図２は、本実施形態の半導体装置１００の製造方法を説明するためのフローチャートであり、図３〜７は、図２で示すフローチャートの工程Ｓ１０〜Ｓ１８までの各工程における本実施形態の半導体装置１００の模式的な断面図である。

本発明の半導体装置の製造方法は、半導体装置の配線・電極形成工程後に斯かる半導体装置を組み立てる各種のパッケージ形状による組立工程に特徴を有する。本実施形態の半導体装置１００の製造方法において、図２で示す半導体装置１００の組立工程では、半導体ウエハ１０２上に配線パターン１０４および電極端子パターン１０６を形成する工程後に、まず、電極端子パターン１０６が形成される面１０２ａのうち、ＧＮＤに対応する電極端子パターン１０６以外の部分を図３に示すように第１のレジストとなるフォトレジスト１１４で被膜する（図２で示す工程Ｓ１０）。

その後、図４に示すように、ＧＮＤに対応している電極端子パターン１０６、換言すると、フォトレジスト１１４で被膜されていない電極端子パターン１０６を貫通するようにして半導体ウエハ１０２にＶＩＡホール１０８をエッチング処理等により形成する（図２で示す工程Ｓ１２）。なお、このときのＶＩＡホール１０８の深さは、１００um以上の深さを確保することが製造過程において加工精度上厳しいため、１００um以下を想定するものとする。

半導体ウエハ１０２にＶＩＡホール１０８を形成後、電極端子パターン１０６が形成される面１０２ａの反対側の面となる裏側面１０２ｂに工程Ｓ１２で形成したＶＩＡホール１０８の各底部１０８ａを包含可能な大きさの孔部である大口径ホール１１０を形成するために、図５で示すように、大口径ホール１１０を形成する部位以外に、第２のレジストとなるフォトレジスト１１６を被膜する（図２で示す工程Ｓ１４）。

その後、工程Ｓ１４で半導体ウエハ１０２のフォトレジスト１１６で被膜されていない部位に対し、図６で示すように、半導体ウエハ１０２の反対側の面となる裏面１０２ｂからＶＩＡホール１０８の底部となる底面１０８ａが確認できる深さまでエッチング処理をすることにより、上記の大口径ホール１１０を形成する（図２で示す工程Ｓ１６）。これにより、各電極端子上から形成された各電極端子用ＶＩＡホール１０８と大口径ホール１１０の接続が可能となる。なお、大口径ホール１１０は、製造条件の許容範囲内でなるべく大きく、かつ深く形成される程、上述した本発明の効果がより発揮されるので好ましい。

次に、形成された大口径ホール１１０に対し、図７で示すように、ＶＩＡホール１０８の各底部１０８ａとＧＮＤとを電気的に接続するための一の導電体として、導電性のめっきを所望の厚さになるまで成膜することによって裏面側電極端子用メタル１１２が形成される（図２で示す工程Ｓ１８）。このときの導電性めっきの好適な材質としては、電気伝導や熱伝導に非常に優れ、かつ酸化しにくいことによる経時変化が少ない点からして、金等が好ましいが、銅等の他の金属でも代用可能である。なお、このとき形成される裏面側電極端子用メタル１１２の厚さは、次の工程Ｓ２０での薄層化における目標基板厚よりもやや厚めになるような厚さとすることが好ましい。

その後、オゾン溶解法等によりフォトレジスト１１４、１１６を除去してから、形成された半導体装置１００を所望の厚さになるまでの薄層化を行い（図２で示す工程Ｓ２０）、図１に示す装置の形態をもって半導体装置１００の完成とし、かかる工程Ｓ２０以降は、チップ化工程等を行うこととする。

以上説明したように、本発明の半導体装置１００の製造方法は、半導体ウエハ１０２の裏面側１０２ｂに半導体ウエハ１０２の表面側１０２ａから形成した各ＶＩＡホール１０８を包含可能な大きさの大口径ホール１１０を形成してから、半導体装置１００に設けられるＧＮＤに接続する電極端子１０６とＧＮＤとを電気的に直接接続する導電体となる裏面側電極端子用メタル１１２を導電性めっきの成膜加工で設けることにより、ウエハ１０２の表面側に設けた電極端子１０６とＧＮＤが導通するので、従来のように半導体装置組立工程でのワイヤボンディングにおけるワイヤーの本数やワイヤボンディング用電極端子数が低減できる。

また、半導体装置１００のＧＮＤと対応させる電極端子１０６が大口径な電極端子である裏面側電極端子用メタル１１２を介して接地されることによって、半導体装置１００の動作時にＧＮＤに接続される電極端子１０６の発熱を裏面側電極端子用メタル１１２で分散できる。このため、半導体装置の小型化に伴う高密度化を実現した上で前述の半導体装置１００の動作時の発熱の廃熱効果を高めることができる。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば、上述の実施形態では、半導体ウエハ１０２の裏面側から形成した大口径ホール１１０にＶＩＡホール１０８の各底部１０８ａとＧＮＤを電気的に接続するために導電性めっきの成膜加工により形成された裏面側電極端子用メタル１１２が設けられているが、ＶＩＡホール１０８の各底部１０８ａとＧＮＤを電気的に接続できれば、成膜加工によって形成された裏面側電極端子用メタル１１２に限定されず、他の製造方法で形成された金属板等の一の導電体で代用することも可能である。

本発明は、半導体装置、および斯かる半導体装置の製造方法に適用可能であり、特に、ワイヤボンディング方法を用いずにリードフレームＧＮＤ部への実装接地が可能な半導体装置に適用可能である。

本発明の半導体装置の一実施形態の模式的な断面図である。 同実施形態の半導体装置の製造方法を説明するためのフローチャートである。 同実施形態の半導体装置の製造方法の工程Ｓ１０における半導体装置の模式的な断面図である。 同実施形態の半導体装置の製造方法の工程Ｓ１２における半導体装置の模式的な断面図である。 同実施形態の半導体装置の製造方法の工程Ｓ１４における半導体装置の模式的な断面図である。 同実施形態の半導体装置の製造方法の工程Ｓ１６における半導体装置の模式的な断面図である。 同実施形態の半導体装置の製造方法の工程Ｓ１８における半導体装置の模式的な断面図である。 従来技術であるワイヤボンディングに係る半導体装置の構造を示す説明図である。 従来技術であるフリップチップボンディングに係る半導体装置の構造を示す説明図である。

符号の説明

１００ 半導体装置
１０２ 半導体ウエハ
１０２ａ 配線および電極端子パターンが形成されている面
１０２ｂ 配線および電極端子パターンが形成されている面と反対側の面（裏側面）
１０４ 配線パターン
１０６ 電極端子パターン
１０８ 導通孔（ＶＩＡホール）
１０８ａ （ＶＩＡホールの）底部
１１０ 孔部（大口径ホール）
１１２ 一の導電体（裏面電極端子用メタル）
１１４ 一のレジスト（フォトレジスト）
１１６ 他のレジスト（フォトレジスト）

Claims (4)

1. 接地面に設けられ、半導体ウエハ上に配線および電極端子パターンが形成されている半導体装置において、
   前記電極端子パターンのうち、前記接地面と接続する電極端子パターンが形成されている部位には、該部位に設けられた前記電極端子パターンを貫通するようにして前記半導体ウエハに導通孔が形成され、
   前記半導体ウエハには、該半導体ウエハの前記配線および電極端子パターンが形成されている面と反対側の面から前記導通孔の底部に達するまで、径が前記導通孔の各底部を包含可能な大きさである孔部が形成され、該孔部には前記各底部および前記接地面を電気的に接続する一の導電体が設けられていることを特徴とする、半導体装置。
2. 前記一の導電体は、成膜加工により形成されている導電性のめっきであることを特徴とする、請求項１に記載の半導体装置。
3. 接地面に設けられた半導体装置の半導体ウエハ上に配線および電極端子パターンを形成する工程後に、前記半導体装置を組み立てる工程を含む半導体装置の製造方法において、
   前記電極端子パターンが形成される面のうち、前記接地面と接続する電極端子パターン以外の部分を一のレジストで被膜する工程と、
   前記一のレジストで被膜されていない前記電極端子パターンを貫通するようにして前記半導体ウエハに導通孔を形成する工程と、
   前記電極端子パターンが形成される面の反対側の面に前記導通孔の各底部を包含可能な大きさの孔部を形成する部位以外に他のレジストを被膜する工程と、
   前記半導体ウエハの前記他のレジストで被膜されていない部位を前記反対側の面から前記導通孔の底部に届くまでエッチング処理をする工程と、
   前記エッチング処理により形成された前記孔部に前記導通孔の各底部および前記接地面を導通可能にするための一の導電体を設ける工程と、
   前記一のおよび他のレジストを除去して、形成された半導体装置の薄層化を行う工程と、
   を含むことを特徴とする、半導体装置の製造方法。
4. 前記一の導電体は、導電性のめっきを所望の厚さになるまで成膜することにより形成されることを特徴とする、請求項３に記載の半導体装置の製造方法。

Images