[go: up one dir, main page]

JP5005649B2 - 電磁気バンドギャップ構造物及び印刷回路基板 - Google Patents

電磁気バンドギャップ構造物及び印刷回路基板 Download PDF

Info

Publication number
JP5005649B2
JP5005649B2 JP2008260017A JP2008260017A JP5005649B2 JP 5005649 B2 JP5005649 B2 JP 5005649B2 JP 2008260017 A JP2008260017 A JP 2008260017A JP 2008260017 A JP2008260017 A JP 2008260017A JP 5005649 B2 JP5005649 B2 JP 5005649B2
Authority
JP
Japan
Prior art keywords
conductive plate
conductive
stitching
stitching via
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008260017A
Other languages
English (en)
Other versions
JP2009231793A (ja
Inventor
漢 金
美 子 韓
孝 植 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080062015A external-priority patent/KR100956891B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009231793A publication Critical patent/JP2009231793A/ja
Application granted granted Critical
Publication of JP5005649B2 publication Critical patent/JP5005649B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/2005Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/203Strip line filters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電磁気バンドギャップ構造に関するもので、より詳細には、特定周波数帯域の信号伝達を遮断する電磁気バンドギャップ構造物及びこれを含む印刷回路基板に関する。
近年、市販されている電子機器及び通信機器は、ますます小型化、薄型化、軽量化される方向に向かっている。これは移動性が重要視される最近の傾向とも密接に関係している。これら電子機器及び通信機器には、その機器の機能や動作を実現するための多様な電子回路(アナログ回路とデジタル回路)が複合的に含まれており、通常、これら電子回路は、印刷回路基板(Printed Circuit Board:PCB)に搭載されてその機能を行うことになる。印刷回路基板に搭載された電子回路は、大部分において、それぞれの動作周波数が異なっている。
したがって、多様な電子回路が複合的に搭載されている印刷回路基板では、通常、一つの電子回路の動作周波数とそのハーモニックス(harmonics)成分による電磁波(EM wave)が他の電子回路に伝達され、ノイズ問題が多く発生する。ここで、伝達されるノイズは、放射ノイズ(radiation noise)と伝導ノイズ(conduction noise)とに大別できる。
ここで、図1に示すように、放射ノイズ155は、通常、電子回路に遮蔽用キャップを被せることにより容易に低減できるが、伝導ノイズ150は、基板内部の信号伝達経路を通じて伝達されることから、ノイズを低減させる方法を見出すことが難しかった。
これについて、図1を参照して、より詳細に説明する。図1は、動作周波数の異なる二つの電子回路が搭載された印刷回路基板の断面図である。図1には4層構造の印刷回路基板100が示されているが、これ以外にも2層、6層、8層構造など、多様に変形可能である。
図1を参照すると、印刷回路基板100には、四つの金属層110(110−1,110−2,110−3,110−4)と、各金属層間に介在された誘電層120(120−1,120−2,120−3)が含まれている。印刷回路基板100の最上位金属層110−1上には、動作周波数が互いに異なる二つの電子回路130,140(以下、第1電子回路130、第2電子回路140と称する)が搭載されている。ここで、第1電子回路130及び第2電子回路140は、いずれもデジタル回路であると仮定する。
ここで、金属層110−2を接地層(ground layer)、金属層110−3を電源層(power layer)と仮定すると、第1電子回路130及び第2電子回路140の各接地端子(ground pin)は金属層110−2に、各電源端子(power pin)は金属層110−3に電気的に接続される。また、印刷回路基板100内のすべての接地層間、及びすべての電源層間はビア160を通じて互いに電気的に接続される。
ここで、第1電子回路130と第2電子回路140とが互いに異なる動作周波数を有する場合には、図1に示すように、例えば、第1電子回路130の動作周波数とそのハーモニックス成分による伝導ノイズ150が第2電子回路140に伝達され、第2電子回路140の正確な機能及び動作を妨げるようになる。
これら伝導ノイズ問題は、電子機器が複雑になり、デジタル回路の動作周波数が増加するにつれて、その解決がますます難しくなっている。特に、伝導ノイズに対して典型的な解決策であったバイパスキャパシタ(bypass capacitor)あるいはデカップリングキャパシタ(decoupling capacitor)による方法も、高周波数帯域を用いた電子機器にとっては好適な解決策となっていない。
また、これらの方法は、種々の電子回路が同一基板に備えられている複雑な配線構造の基板、またはSiP(System in Package)のように狭い領域に多くの能動素子や受動素子が設けられる場合や、ネットワークボードのように高周波数帯域の動作周波数を必要とする場合などには、根本的な解決策にはならないという問題があった。
したがって、最近では、上述した伝導ノイズを解決するための一つの方策として電磁気バンドギャップ構造(electromagnetic bandgap structure:EBG)が注目されている。これは、印刷回路基板内部に特定構造を有する電磁気バンドギャップ構造物を配置して、特定周波数帯域の信号を遮蔽するというものである。
このような電磁気バンドギャップ構造として、最近研究がなされている形態に、図2a及び図2bに示すようなきのこ型構造(mushroom type structure)を有する電磁気バンドギャップ構造物200がある。図2a及び図2bの電磁気バンドギャップ構造物200は、それぞれ接地層または電源層となる第1金属層211と第2金属層212との間に金属板232をさらに形成し、第1金属層211と金属板232とをビア234で接続させたきのこ型構造物230を繰り返し配置したものである。ここで、第1金属層211と金属板232との間には第1誘電層221が、金属板232と第2金属層212との間には第2誘電層222が介在される。
このようなきのこ型構造物230が、第1金属層211と第2金属層212の間にさらに介在されると、図2c及び図2dに示すように、低周波数帯域の信号(x)及び高周波数帯域の信号(y)を通過させ、その中間の特定周波数帯域の信号(z)については遮蔽することができる。このように、図2a及び図2bの電磁気バンドギャップ構造物200が一種の帯域阻止フィルタ(band stop filter)として機能することになるのは、図2cの等価回路図から容易に理解できる。
図2cの等価回路図に示されたきのこ型構造の電磁気バンドギャップ構造物200は、第1金属層211と第2金属層212との間にキャパシタンス成分C1とインダクタンス成分L1とが直列に接続されている。ここで、C1は、第2金属層212、第2誘電層222、及び金属板232により形成されたキャパシタンス成分であり、L1は金属板232と第1誘電層221との間にあるビア234により形成されたインダクタンス成分である。このようなL−C直列接続により、きのこ型構造の電磁気バンドギャップ構造物200は一種の帯域阻止フィルタとして機能することができるようになる。
しかし、上述したきのこ型構造の電磁気バンドギャップ構造物200は、一つのインダクタンス成分と一つのキャパシタンス成分だけを用いて帯域阻止フィルタとして機能するので、多様な製品への適用は困難である。これは、図2a及び図2bのような構造下では、確保できるビア234の長さ、即ち、インダクタンス成分の有する値に限界があり、また、隣接した二つの金属層間にのみきのこ型構造物230が存在するので、確保できるキャパシタンス値にも限界があるからである。
特に、最近、電子機器及び通信機器がますます小型化、薄型化、軽量化されているので、印刷回路基板内の狭い領域内に配置されたきのこ型構造の電磁気バンドギャップ構造物200だけでは、目的とするバンドギャップ周波数帯域を得るのがより一層難しくなっている。すなわち、図2a及び図2bに示されたきのこ型構造の電磁気バンドギャップ構造物200だけでは、多様な応用製品ごとに要求される条件や特性に合致するように、それぞれのバンドギャップ周波数帯域を調節したり、該バンドギャップ周波数帯域内で伝導ノイズを所望するノイズレベル以下に調節したりするには限界があった。
したがって、電源層と接地層との間の伝導ノイズを画期的に遮蔽または低減させることができ、また、必要なバンドギャップ周波数帯域がそれぞれ異なる多様な応用製品にも汎用的に適用することのできる電磁気バンドギャップ構造の研究が切実に求められている。
こうした従来技術の問題点に鑑み、本発明は、特定周波数帯域の伝導ノイズを効果的に遮蔽することのできる電磁気バンドギャップ構造物及びこれを含む印刷回路基板を提供することを目的の一つとする。
さらに、本発明は、バイパスキャパシタまたはデカップリングキャパシタなどを利用せずに、印刷回路基板内に特定構造を有する電磁気バンドギャップ構造物を配置して、伝導ノイズ問題を解決できる印刷回路基板を提供することをその目的の一つとする。
本発明は、多層印刷回路基板にさらに適したデザインの柔軟性及び自由度を有し、長さの異なるステッチングビアを用いて、二つ以上のバンドギャップ周波数を具現できる電磁気バンドギャップ構造物及びこれを含む印刷回路基板を提供することを目的の一つとする。
さらに、本発明は、多様なバンドギャップ周波数帯域の具現が可能となって、多様な応用製品、電子機器に汎用的に適用できる電磁気バンドギャップ構造物及びこれを含む印刷回路基板を提供することをその目的の一つとする。
本発明は、ネットワークボードのように、高周波数帯域の動作周波数が用いられる場合であっても、高周波数帯域の伝導ノイズを遮蔽できる電磁気バンドギャップ構造物及びこれを含む印刷回路基板を提供することを目的の一つとする。
本発明の一実施形態によれば、三つ以上の導電板と、上記導電板のうちの一つの導電板と別の一つの導電板とを電気的に接続させる第1ステッチングビアと、上記導電板のうちの上記一つの導電板とさらに別の一つの導電板とを電気的に接続させる第2ステッチングビアと、を含む電磁気バンドギャップ構造物が提供される。ここで、上記第1ステッチングビアは、一部分が上記一つの導電板の上部方向の一平面を経由して、上記一つの導電板と上記別の一つの導電板とを電気的に接続させ、上記第2ステッチングビアは、一部分が上記一つの導電板の下部方向の一平面を経由して、上記一つの導電板と上記さらに別の一つの導電板とを電気的に接続させることを特徴とする。
ここで、上記第1ステッチングビアは、一端が上記一つの導電板に接続される第1ビアと、一端が上記別の一つの導電板に接続される第2ビアと、上記上部方向の一平面上に位置し、一端が上記第1ビアの他端と接続され、他端が上記第2ビアの他端に接続される接続パターンと、を含むことができる。
上記接続パターンが形成される位置に対応して同一平面上に導電層が存在する場合、上記接続パターンは、上記導電層に形成されたクリアランスホール内に収容されることができる。
上記導電板と上記導電層との間に他の導電層がさらに存在する場合、上記第1ステッチングビアは、上記他の導電層と電気的に接続されないように上記他の導電層に形成されたクリアランスホール内を貫通することができる。
上記第2ステッチングビアは、一端が上記一つの導電板に接続される第1ビアと、一端が上記さらに別の一つの導電板に接続される第2ビアと、上記下部方向の一平面上に位置し、一端が上記第1ビアの他端に接続され、他端が上記第2ビアの他端に接続される接続パターンと、を含むことができる。
上記接続パターンが形成される位置に対応して同一平面上に導電層が存在する場合、上記接続パターンは、上記導電層に形成されたクリアランスホール内に収容されることができる。
上記導電板と上記導電層との間に他の導電層がさらに存在する場合、上記第2ステッチングビアは、上記他の導電層と電気的に接続されないように上記他の導電層に形成されたクリアランスホール内を貫通することができる。
上記第1ステッチングビア及び上記第2ステッチングビアは、互いに異なる長さを有することができる。上記導電板は、多角形、円形、または楕円形の形状を有することができる。上記導電板はそれぞれ同じ大きさを有することができ、また上記導電板は上記導電板の大きさが異なる複数グループに分けられることができる。また、上記全ての導電板は同一平面上に位置することができる。
本発明の他の実施形態によれば、三つ以上の導電板と、上記導電板のうちの一つの導電板と別の一つの導電板とを電気的に接続させる第1ステッチングビアと、上記導電板のうちの上記一つの導電板とさらに別の一つの導電板とを電気的に接続させる第2ステッチングビアと、を含む電磁気バンドギャップ構造物が提供される。上記第1ステッチングビアは、一部分が上記一つの導電板の上部または下部方向の一平面を経由して、上記一つの導電板と上記別の一つの導電板とを電気的に接続させ、上記第2ステッチングビアは、一部分が上記第1ステッチングビアの上記一部分と同一方向の他の平面を経由して、上記一つの導電板と上記さらに別の一つの導電板とを電気的に接続させることを特徴とする。
ここで、上記第1ステッチングビアは、一端が上記一つの導電板に接続される第1ビアと、一端が上記別の一つの導電板に接続される第2ビアと、上記上部または下部方向の一平面上に位置し、一端が上記第1ビアの他端に接続され、他端が上記第2ビアの他端に接続される接続パターンと、を含むことができる。
上記接続パターンが形成される位置に対応して同一平面上に導電層が存在する場合、上記接続パターンは、上記導電層に形成されたクリアランスホール内に収容されることができる。
ここで、上記第2ステッチングビアは、一端が上記一つの導電板に接続される第1ビアと、一端が上記さらに別の一つの導電板に接続される第2ビアと、上記同一方向の上記他の平面上に位置し、一端が上記第1ビアの他端に接続され、他端が上記第2ビアの他端に接続される接続パターンと、を含むことができる。
上記接続パターンが形成される位置に対応して同一平面上に導電層が存在する場合、上記接続パターンは、上記導電層に形成されたクリアランスホール内に収容されることができる。上記導電板は、多角形、円形、または楕円形の形状を有することができる。上記導電板はそれぞれ同じ大きさを有することができ、または大きさの異なる複数グループに分けられることができる。また、上記導電板はすべて同一平面上に位置することができる。
本発明の他の実施形態によれば、三つ以上の導電板と、上記導電板のうちの一つの導電板と別の一つの導電板とを電気的に接続させる第1ステッチングビアと、上記導電板のうちの上記一つの導電板とさらに別の一つの導電板とを電気的に接続させる第2ステッチングビアと、を含む電磁気バンドギャップ構造物が提供される。ここで、上記第1ステッチングビア及び前記第2ステッチングビアは、一部分が上記一つの導電板と同一平面上の異なる位置を経由して、別の一つの導電板及びさらに別の一つの導電板とそれぞれ電気的に接続させ、上記第1ステッチングビアの上記一部分及び上記第2ステッチングビアの上記一部分のうちの少なくとも一つと上記導電板との間には少なくとも一つの導電層が位置するものであることを特徴とする。
ここで、上記第1ステッチングビアは、一端が上記一つの導電板に接続される第1ビアと、一端が上記別の一つの導電板に接続される第2ビアと、上記同一平面上に位置し、一端が上記第1ビアの他端に接続され、他端が上記第2ビアの他端に接続される接続パターンと、を含むことができる。
上記接続パターンが形成される位置に対応して、同一平面上に導電層が存在する場合、上記接続パターンは、上記導電層に形成されたクリアランスホール内に収容されることができる。
上記第2ステッチングビアは、一端が上記一つの導電板に接続される第1ビアと、一端が上記さらに別の一つの導電板に接続される第2ビアと、上記同一平面上に位置し、一端が上記第1ビアの他端に接続され、他端が上記第2ビアの他端に接続される接続パターンと、を含むことができる。
上記接続パターンが形成される位置に対応して同一平面上に導電層が存在する場合、上記接続パターンは、上記導電層に形成されたクリアランスホール内に収容されることができる。
上記少なくとも一つの導電層において、上記第1ステッチングビア及び上記第2ステッチングビアが貫通する位置に対応してそれぞれクリアランスホールが形成されることができる。上記導電板は、多角形、円形、または楕円形の形状を有することができる。上記導電板はそれぞれ同じ大きさを有することができ、または上記導電板は大きさの異なる複数グループに分けられることができる。また、上記導電板はすべて同一平面上に位置することができる。
本発明による電磁気バンドギャップ構造物及びこれを有する印刷回路基板によれば、特定周波数帯域の伝導ノイズを遮蔽できるという効果を奏する。また、本発明は、バイパスキャパシタまたはデカップリングキャパシタなどを利用せずに、特定構造を有する電磁気バンドギャップ構造物を印刷回路基板内に配置して、伝導ノイズ問題を解決できるという効果を奏する。
また、本発明は、多層印刷回路基板にさらに適するデザインの柔軟性及び自由度を有し、異なる長さを有するステッチングビアを用いて、二以上のバンドギャップ周波数を具現することのできるという効果を奏する。
本発明は、多様なバンドギャップ周波数帯域の具現が可能となって、多様な応用製品、電子機器に汎用的に適用できるという効果を奏する。また、本発明は、ネットワークボードのように、高周波数帯域の動作周波数が用いられる場合にも高周波数帯域の伝導ノイズを遮蔽できるという効果を奏する。
本発明は多様な置換が可能であり、様々な実施例を有することができるが、本願においては特定の実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる置換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が、本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
「第1」、「第2」などの用語は、多様な構成要素を説明するのに用いることに過ぎなく、上記構成要素が上記用語により限定されるものではない。上記用語は一つの構成要素を他の構成要素と区別する目的だけに用いられる。
例えば、本発明の権利範囲における第1構成要素は第2構成要素と命名されることもあり、同様に第2構成要素が第1構成要素と命名されることもある。「及び」/「または」という用語は、複数の関連のある記載項目の組み合わせまたは複数の関連のある記載項目のうち何れかの項目を含む。
ある構成要素が他の構成要素に「連結」あるいは「接続」されていると記載されたときには、その他の構成要素に直接的に連結されているか、あるいは接続されていることもでき、中間に他の構成要素が存在することもできると理解しなければならない。反面、ある構成要素が他の構成要素に「直接連結」あるいは「直接接続」されていると記載されたときには、中間に他の構成要素が存在しないと理解すればよい。
本願で用いた用語は、特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなければならない。
その他、定義しない限り、技術的または科学的な用語を含む、ここで用いられる全ての用語は、本発明が属する技術分野における通常の知識を有する者であれば、一般的に理解される用語と同じ意味を有する。一般的に用いられ、辞書などで定義されている用語は、関連技術の文脈上の意味と同一の意味を有すると解釈すべきであって、本願で明らかに定義しない限り、理想的または過度に形式的な意味に解釈しない。
以下、図5〜図8に基づいて本発明の各実施例を詳細に説明するが、その前に、本発明の理解を助けるために、まず、図3a〜図3cを参照して、本発明の基本原理を用いたステッチングビアを含む電磁気バンドギャップ構造物について説明する。
後述する図3a〜3cの比較により容易に確認できるが、本発明の各実施例による電磁気バンドギャップ構造物(図5〜図8参照)は、3層以上の多層印刷回路基板(multi−layer PCB)に適用することのできるステッチングビアを含んだ電磁気バンドギャップ構造物である。したがって、本発明の各実施例による電磁気バンドギャップ構造物は、図3a〜図3cに示されたステッチングビアを含む2層構造の電磁気バンドギャップ構造物及びその基本原理(即ち、特定周波数帯域の遮蔽原理)を好適でより柔軟に多層印刷回路基板に適用できる形態に拡張し、変形させたものである。
このような理由から、下記の図3a〜図3c、及び、図4a〜図4eに関する説明の大部分(2層構造であることを除く)が、本発明の各実施例と同様の、または類似する原理としてそのまま適用が可能である。
本発明の電磁気バンドギャップ構造を説明するにあたって、全体的に、金属層または金属板が用いられる場合を中心に説明するが、これが金属ではなく、他の導電性物質で製造された導電層(conductive layer)、または導電板(conductive plate)にそれぞれ代替できることは、当業者にとって自明である。
また、本明細書に添付されたすべての図面には、金属板がすべて同一平面上に積層されているように示されているが、その金属板が必ずしも同一平面上に積層されている必要はない。金属板のすべてが一平面上に積層されない場合には、2層以上の構造を有することになり、層数が増加するという問題はあるが、本発明の電磁気バンドギャップ構造物を多層印刷回路基板内に配置することが想定されるので、これが設計上の不利になることはない。
図3a及び図3bには、ステッチングビアを含む2層構造の電磁気バンドギャップ構造物が示されている。ここで、図3bは、図3aに示されたステッチングビアを含む2層構造の電磁気バンドギャップ構造物をA−A’線に沿って切断した断面図である。
ここで、本発明の実施例による電磁気バンドギャップ構造物、すなわち図5〜図8に示す電磁気バンドギャップ構造物との対照を明確にするために、参照番号310の金属層を第1金属層310と、参照番号331の金属板を第1金属板331と、参照番号332の金属板を第2金属板と、参照番号333の金属板を第3金属板333と、参照番号320の誘電層を第1誘電層320と、参照番号345のステッチングビアを第1ステッチングビア345と、参照番号349のステッチングビアを第2ステッチングビア349と称する。
図3a及び図3bを参照すると、電磁気バンドギャップ構造物は、複数の金属板331,332,333と、これら金属板とは異なる平面上に位置する第1金属層310と、複数の金属板のうちのある二つの金属板間を電気的に接続させるステッチングビア345,349と、を含む。すなわち、図3a及び図3bに示された電磁気バンドギャップ構造物は、第1金属層310を第1層とし、複数の金属板331,332,333を第2層とする2層構造を有している。ここで、第1金属層310と複数の金属板331,332,333との間には、第1誘電層320が介在している。
ここで、図3a及び図3bでは、図示の便宜上、電磁気バンドギャップ構造物を構成する構成要素のみ、すなわちステッチングビアを含む2層構造の電磁気バンドギャップ構造物の構成部分のみを示したものであって、図3a及び図3bに示された第1金属層310と金属板331,332,333とは、多層印刷回路基板の内部に存在する任意の二つの金属層であるものとすることができる。すなわち、第1金属層310の下部に他の金属層がさらに存在することは可能であり、金属板331,332,333の上部にも他の金属層がさらに存在することは可能である。
例えば、図3a及び図3bに示された電磁気バンドギャップ構造物は、伝導ノイズを遮蔽するために、多層印刷回路基板内でそれぞれ電源層と接地層とを構成する任意の二つの金属層の間に配置されることができる。これは図5〜図8に示すその他の実施例による電磁気バンドギャップ構造物においても同様である。また、伝導ノイズが必ずしも電源層と接地層との間でのみ問題となることはないので、図3a、図3b、図5〜図8に示された電磁気バンドギャップ構造物は、多層印刷回路基板内での異なる層間のある二つの接地層の間あるいはある二つの電源層の間にも配置されうる。
第1金属層310は、電気的信号を伝達するために印刷回路基板内に存在する任意の一金属層であることができる。例えば、第1金属層310は、電源層または接地層として機能する金属層であるか、または信号線を構成する信号層として機能する金属層であることができる。
この場合、第1金属層310は、複数の金属板とは異なる平面に位置し、かつ、複数の金属板とは電気的に分離される。すなわち、印刷回路基板内における第1金属層310は、複数の金属板331,332,333と電気信号の異なる層を構成する。例えば、第1金属層310が電源層であるとすれば、金属板は接地層に電気的に接続され、第1金属層310が接地層であるとすれば、金属板は電源層に電気的に接続されることができる。または、第1金属層310が信号層であると、金属板は接地層に電気的に接続され、第1金属層310が接地層であると、金属板は信号層に電気的に接続されることができる。
複数の金属板331,332,333は、第1金属層310の上部のある一平面上に位置する。ここで、ある二つの金属板間は、ステッチングビアを介して電気的に接続され、このようにして、ある二つの金属板間を電気的に接続させるそれぞれのステッチングビアにより、複数の金属板すべてが電気的に一つに繋がることになる。
図3aには一つの金属板が隣接している金属板と各々一つのステッチングビアを介して接続され、このようにして金属板のすべてが電気的に接続される形態(図4a参照)が示されているが、すべての金属板が電気的に一つに繋がって閉ループ(closed loop)を形成することができれば、ステッチングビアを介した金属板間の接続方式は如何なる方式を採用してもよい。
また、図3a及び図3bには図示の便宜上、同一面積の四角形の形状を有する三つの金属板だけが示されているが、その他にも様々な変形が可能である。これについて、図4a〜図4eを参照して簡単に説明する。
金属板は、図4aのような四角形、図4bのような三角形の形状以外にも、六角形、八角形などの多様な多角形の形状や、円形または楕円形などの形状を有することができ、その形状に特に制限はない。また、金属板は図4a、図4b、図4eに示すように、すべてが同じサイズ(面積、厚さ)を有してもよく、図4c及び図4dに示すように、異なるサイズを有して大きさの異なる複数のグループ別に配置されてもよい。
図4cを参照すると、相対的に大きいサイズの大金属板Bと小さいサイズの小金属板Cとが交互に配列されていて、各金属板は隣接した金属板とステッチングビアで電気的に接続している。図4dには、相対的に大きいサイズの大金属板Dと小さいサイズの小金属板E1,E2,E3,E4とが配置されている。小金属板E1,E2,E3,E4が2×2で配列されていて、全体的に大金属板Dとほぼ同じ面積を占めるようになる。小金属板E1,E2,E3,E4は、四つのステッチングビアを介して隣接した金属板と電気的に接続する。そして、大金属板Dは、隣接した小金属板が8個であるので、8個のステッチングビアを介して隣接した小金属板と電気的に接続する。
図4a〜図4eは、印刷回路基板内に配置・配列された電磁気バンドギャップ構造物をその上から見た時のものを図示したものであって、図面におけるそれぞれの金属板の一つは、電磁気バンドギャップ構造物のそれぞれのセルに対応する。すなわち、図4a〜図4dは、印刷回路基板内の基板一面全体に電磁気バンドギャップ構造物が繰り返し配置されている図であり、図4eは印刷回路基板内の基板一面中、一部分だけに電磁気バンドギャップ構造物が帯状に配置されている図である。
すなわち、図4a〜図4dのように、印刷回路基板内部の基板一面全体に電磁気バンドギャップ構造物によるセルが密に配置・配列されてもよく、図4eのように、一部経路だけに配置・配列されてもよい。例えば、図4eで、ノイズ源(noise source point)11とそのノイズ遮蔽先12との間に、ノイズ伝達可能経路に沿ってセルを1列以上繰り返し配置することが可能である。また、図4eで、ノイズ源21とそのノイズ遮蔽先22との間に、ノイズ伝達可能経路を横切って遮る形態(遮蔽シールドの形態)でセルを1列以上配置することも可能である。
ここで、ノイズ源及びノイズ遮蔽先は、印刷回路基板に搭載された互いの動作周波数が異なる二つの電子回路(例えば、図1の第1電子回路130及び第2電子回路140参照)、特に、デジタル回路であると仮定する場合、印刷回路基板にその二つの電子回路が搭載される位置にそれぞれ対応できる。
ステッチングビアは、複数の金属板のうちのある二つの金属板間を電気的に接続させる。図3a、図3b、及び図4a〜図4eには、隣接している、ある二つの金属板間をステッチングビアで電気的に接続させる方式が採用されているが、一つのステッチングビアを介して接続される二つの金属板は隣接していないこともある。また、図3aには、一つの金属板が、別の一つの金属板と一つのステッチングビアを介して接続することになっているが、ある二つの金属板間を接続させるステッチングビアの数は特に制限されない。
しかし、以下の説明では、隣接した二つの金属板間を一つのステッチングビアで接続される場合を中心に説明する。ステッチングビアが、ある二つの金属板間を電気的に接続させる場合に、これら金属板間を同一平面上で接続させず、これら金属板とは異なる平面を経由して、隣接した金属板間を電気的に接続させる。
この時、ステッチングビアは、金属板と金属板との間の電気的接続のために、第1ビア及び第2ビアの内壁だけにメッキ層が形成されてもよく、あるいはその内部が導電性物質、例えば、導電性ペーストなどで充填されてもよい。また、接続パターンも金属のような導電性物質で構成されることは自明なことである。
第1ステッチングビア345が第1金属板331と第2金属板332とを電気的に接続させる場合は、第1金属板331→第1ビア341→第1金属層310と同一平面上に位置する接続パターン343→第2ビア342→第2金属板332の経路を経ることになる。同様に、第2ステッチングビア349が第2金属板332と第3金属板333とを電気的に接続させる場合は、第2金属板332→第1ビア346→第1金属層310と同一平面上に位置する接続パターン348→第2ビア347→第3金属板333の経路を経ることになる。
このため、第1ステッチングビア345は、一端341aが第1金属板331と接続し、第1誘電層320を貫通して形成される第1ビア341と、一端342aが第2金属板332と接続し、第1誘電層320を貫通して形成される第2ビア342と、一端が第1ビア341の他端341bに接続され、他端が第2ビア342の他端342bに接続されて、第1金属層310と同一平面上を経由するように位置した接続パターン343と、を含むことができる。
また、第2ステッチングビア349は、一端346aが第2金属板332と接続し、第1誘電層320を貫通して形成される第1ビア346と、一端347aが第3金属板333と接続し、第1誘電層320を貫通して形成される第2ビア347と、一端が第1ビア346の他端346bに接続され、他端が第2ビア347の他端347bに接続されて、第1金属層310と同一平面上を経由するように位置した接続パターン348と、を含むことができる。
すなわち、第1ステッチングビア345及び第2ステッチングビア349が、それぞれ第1金属板331と第2金属板332との間、第2金属板332と第3金属板333との間を電気的に接続させる時に、特定部分、つまり各接続パターン343,348は、金属板と同一平面でない他の平面(ここでは第1金属層310)を経由するように形成される。
ここで、第1ステッチングビア345及び第2ステッチングビア349を構成するそれぞれのビア341,342,346,347の一端及び他端にはビアランドが形成される。ビアランドは、ビア形成時のドリル工程による位置ずれを克服するために備えられ、ビアの面積より大きく形成される。これは図3aに示されたように、各ビアの一端及び他端の面積がビアの面積より大きく形成されていることから容易に確認できる。
また、第1ステッチングビア345の接続パターン343及び第2ステッチングビア349の接続パターン348は、それぞれ第1金属層310に形成されたクリアランスホール351,352内に収容される。これは、第1金属層310と金属板が互いに電気信号の異なる層を構成するので、ステッチングビアを介して電気的に接続される金属板と第1金属層310との間を電気的に分離するために、ステッチングビアの各接続パターン343,348を第1金属層310に形成されたクリアランスホール351,352内に収容するものである。
上述したように、ステッチングビアを含む2層構造の電磁気バンドギャップ構造物は、図3bにて点線表示された一つのセル300を基準にする場合、ある二つの金属板331,332間が一つのステッチングビア345を介して一つの金属板331→ステッチングビア345(すなわち、第1ビア341→接続パターン343→第2ビア342)→他の一つの金属板332の順で、電気的に直列接続される。このような構造を有する電磁気バンドギャップ構造物による等価回路図が図3cに示されている。
図3cの等価回路図を図3bの点線部分のセル300に適用して説明すると、インダクタンス成分L1は第1ビア341に該当し、インダクタンス成分L2は第2ビア342に該当し、インダクタンス成分L3は接続パターン343に該当する。C1は、金属板331,332とその上部に位置する他の任意の誘電層及び金属層によるキャパシタンス成分であり、C2及びC3は、接続パターン343を基準にしてその側面に位置する第1金属層310と、その下部に位置する他の任意の誘電層及び金属層によるキャパシタンス成分である。
このような等価回路図により、図3a及び図3bの電磁気バンドギャップ構造物は、特定周波数帯域の信号を遮蔽できる帯域阻止フィルタとして機能することができる。すなわち、図3cの等価回路図から分かるように、低周波数帯域の信号(x)及び高周波数帯域の信号(y)は、電磁気バンドギャップ構造物を通過し、その中間の特定周波数帯域の信号(z1),(z2),(z3)は電磁気バンドギャップ構造物により遮蔽される。
ここで注目すべきことは、図3a及び図3bの電磁気バンドギャップ構造物は、ステッチングビアを含む2層構造であるから、それぞれ三つのインダクタンス成分と三つのキャパシタンス成分による複数の遮蔽経路(図3cの参照符号z1、z2、z3参照)を通じて、より広くて多様なバンドギャップ周波数帯域を有することができる。これに反して、前述した図2a及び図2bに示されたきのこ型構造の電磁気バンドギャップ構造物は、単一遮蔽経路(すなわち、一つのインダクタンス成分及び一つのキャパシタンス成分による単一経路)のみを有するので、非常に限定的で狭いバンドギャップ周波数帯域を有するしかできなかった。
このように図3cの等価回路図によれば、図3a及び図3bに示されたステッチングビアを含む2層構造の電磁気バンドギャップ構造物は、図2a及び図2bに示されたきのこ型構造の電磁気バンドギャップ構造物に比べて、より広い遮蔽範囲及び優れた遮蔽効率を有する構造であることが分かる。
また、ステッチングビアを含む電磁気バンドギャップ構造物によれば、隣接する金属板同士が、それらとは異なる平面上を経由するステッチングビアを介して電気的に接続されるので、きのこ型構造の電磁気バンドギャップ構造物に比べて、そのビアの長さを十分に確保できるという利点がある。ここで、確保できるステッチングビアの長さは、確保可能なインダクタンス値に比例するので、電磁気バンドギャップ構造物におけるインダクタンス値を十分に調整できることが、利点として作用する。さらに、他の平面を経由するステッチングビアを介して金属板同士が接続されるので、金属板同士を接続させるためのパターンを同一層に形成する必要がないので、金属板と金属板間の離隔間隔を狭めることができるという利点がある。金属板間の離隔間隔が狭くなるほどそのギャップに存在するキャパシタンス値は増加するので、これはまた、電磁気バンドギャップ構造物におけるキャパシタンス値を十分に調整できることが、利点として作用する。
図3cの等価回路図における各キャパシタンス成分は、金属板と金属層と間の離隔間隔、隣接した金属板と金属板と間の離隔間隔、金属層間、または金属層と金属板との間に介在された誘電層を構成する誘電物質の誘電率、金属板のサイズ、形状、面積などのような要素によりその値が変わることがある。インダクタンス成分も、ステッチングビアを構成する各ビア及び接続パターンの形状、長さ、直径、厚さ、幅などのような要素によりその値が変わることがある。したがって、上述した多様な要素を適切に調整・設計すれば、図3a及び図3bに示された構造物を、特定周波数帯域の信号またはノイズの遮蔽または低減のための電磁気バンドギャップ構造物(一種の帯域阻止フィルタとして機能する)として汎用的に活用することができる。
したがって、図4a〜図4dの印刷回路基板内の任意の面全体に、あるいは、図4eのように面の一部にだけ、図3a及び図3bの構造物、または後述する図5〜図8の構造物を、その印刷回路基板内に存在するノイズ伝達可能経路上に繰り返し配列することにより、特定周波数帯域の信号伝達を遮蔽できる電磁気バンドギャップ構造として機能することができる。
以上、図3a及び図3bを参照して第1金属層310を下層、複数の金属板331,332,333を上層とし、その間に第1誘電層320が介在された2層構造のステッチングビアを含む電磁気バンドギャップ構造物を中心に説明した。ただし、ステッチングビアを含む電磁気バンドギャップ構造物が、必ずしも図3a及び図3bと同じ形態、構造を有する必要はない。
一例として、ステッチングビアを含む電磁気バンドギャップ構造物に、ステッチングビアと金属板とが位置している領域の下方に図3a及び図3bに示されたような金属層310が必ずしも存在する必要はない。これは、ステッチングビアの接続パターンの形成位置が必ずしも金属層の存在する部分である必要はないからである。
すなわち、図3a及び図3bに示されたように、接続パターンが形成される位置に対応して同一平面上に任意の金属層が存在する場合には、接続パターンは同一平面上の金属層310に形成されたクリアランスホール351,352内に収容される形態で形成されるものであるが、図10bに示すように、接続パターンの形成位置に別途の金属層が存在しない場合もあるからである。
また、他の例として、ステッチングビアを含む2層構造の電磁気バンドギャップ構造物は、必ずしも図3a及び図3bに示されたような積層構造を有する必要はない。すなわち、ステッチングビアを含む2層構造の電磁気バンドギャップ構造物は、金属板を下層、金属層を上層にし、その間に介在された誘電層を貫通するステッチングビアを含む積層構造、すなわち、図3a及び図3bの積層構造の上下が逆になった形態を有することもできる。このような場合にも、上述したノイズ遮蔽効果を期待できるのは明らかである。
以下、本発明の各実施例による電磁気バンドギャップ構造物及びこれを含む印刷回路基板を図5〜図8に基づいて説明し、図3a〜図4eの説明と重複される説明は省略し、本発明の各実施例による特徴を主として説明する。これは、上述したように、図3a及び図3bに示されたステッチングビアを含む電磁気バンドギャップ構造物に関する説明は、2層構造を採用していること以外には、その技術的思想/原理を図5〜図8の本発明の各実施例にそのまま採用できるからである。
先ず、図5〜図8は、図示の便宜のために、多層印刷回路基板100内に存在する複数の金属層中、特に本発明の電磁気バンドギャップ構造物が位置している部分と直接関連のある一部金属層だけを中心に、その一部の断面を図示した断面図である。したがって、図5〜図8に示された断面図の最上位層の上部または最下位層の下部には少なくとも一つの別の金属層がさらに存在することができる。
また、図5〜図8は、図示の便宜のため、及び本発明の明確な理解を助けるために、三つの金属板だけを示し、一つの金属板を基準として、隣接した別の一つ、及びさらに別の一つの金属板とがそれぞれ一つのステッチングビアを介して電気的に接続される場合(すなわち、一つのセルを基準にして、隣接した別の二つのセル間が接続される場合)を中心に例示したものに過ぎない。すなわち、上述した図4a〜図4eの説明のように、本発明の各実施例による電磁気バンドギャップ構造物は、基板全体または基板の一部分に多様な形状、サイズ、配列をもって配置することができ、当業者であれば、本明細書の全趣旨を通じてこれを明確に理解することができよう。
したがって、以下では、一つのセル(図5〜図8の破線で表示された500、600、700、800のセルそれぞれ参照)を基準にして、隣接した二つのセルを接続させる場合を中心に、本発明の各実施例に係る電磁気バンドギャップ構造物及びこれを含む印刷回路基板を説明する。
図5は、本発明の第1の実施例によるステッチングビアを含む多層構造の電磁気バンドギャップ構造物及びこれを含む印刷回路基板を示す断面図である。ここで、図10aは図5に示された電磁気バンドギャップ構造物の立体斜視図である。
本発明の第1の実施例による電磁気バンドギャップ構造物は、二つの金属層511,512と、二つの金属層511,512の間の一平面上に位置する複数の金属板531,532,533と、複数の金属板531,532,533のうちの一つの金属板532と別の一つの金属板531とを電気的に接続させる第1ステッチングビア545と、上記一つの金属板532とさらに別の一つの金属板533とを電気的に接続させる第2ステッチングビア549と、を含む。ここで、複数の金属板531,532,533と二つの金属層511,512との間にはそれぞれ誘電層(dielectric layer)521,522が介在されることができる。
以下、図面説明の便宜上、また図3a、図3bの電磁気バンドギャップ構造との対照を明確にするために、参照番号511の金属層を第1金属層511と、参照番号512の金属層を第2金属層512と、参照番号531の金属板を第1金属板531と、参照番号532の金属板を第2金属板532と、参照番号533の金属板を第3金属板533と、参照番号521の誘電層を第1誘電層521と、参照番号522の誘電層を第2誘電層522と称する。
ある二つの金属板を電気的に接続する場合、図5及び図10aにおける電磁気バンドギャップ構造物の各ステッチングビアは、図3a及び図3bにおける電磁気バンドギャップ構造物の各ステッチングビアと同様に、同一平面上にある二つの金属板を電気的に接続させないが、各ステッチングビアは、その一部が金属板と異なる平面を経由することにより、金属板同士を電気的に接続させる。
しかし、図5及び図10aの電磁気バンドギャップ構造物では、一つの金属板と、隣接した別の金属板と、さらに別の金属板との間をそれぞれ接続させる第1ステッチングビア545と第2ステッチングビア549が、金属板531,532,533の位置した平面から互いに異なる方向に位置した他の二つの平面をそれぞれ経由する。この点が、図3a及び図3bに示された電磁気バンドギャップ構造物との構造的な違いである。
すなわち、図5及び図10aの電磁気バンドギャップ構造物は、図3a及び図3bの電磁気バンドギャップ構造物とは異なって、第1金属層511を第1層にし、金属板531,532,533を第2層にし、第2金属層512を第3層とする、3層構造となっている。
これにより、第1ステッチングビア545は、その一部(543参照)が、金属板531,532,533が積層された平面を基準に、その上部方向に位置した他の平面である第2金属層512と同一平面を経由することにより第2金属板532と第1金属板531とを電気的に接続させる。また、同様に第2ステッチングビア549は、その一部(548参照)が、金属板531,532,533が積層された平面を基準に、その下部方向に位置した他の平面である第1金属層511と同一平面を経由することにより、第2金属板532と第3金属板533とを電気的に接続させる。
そのため、第1ステッチングビア545は、一端が第1金属板531に接続され、第2誘電層522を貫通して形成される第1ビア541と、一端が第2金属板532に接続され、第2誘電層522を貫通して形成される第2ビア542と、一端が第1ビア541の他端に接続され、他端が第2ビア542の他端に接続されて、第2金属層512と同一平面を経由するように位置した接続パターン543と、を含む。
また、第2ステッチングビア549は、一端が第2金属板532に接続され、第1誘電層521を貫通して形成される第1ビア546と、一端が第3金属板533に接続され、第1誘電層521を貫通して形成される第2ビア547と、一端が第1ビア546の他端に接続され、他端が第2ビア547の他端に接続されて、第1金属層511と同一平面を経由するように位置した接続パターン548と、を含む。ここで、第1金属層511と金属板531,532,533、あるいは第2金属層512と金属板531,532,533とは、印刷回路基板内において互いに電気信号の異なる層を構成することができる。上述した図3a〜図3cでも説明したが、印刷回路基板にて、第1金属層511及び第2金属層512はそれぞれ電源層または信号層として機能することができ、金属板531,532,533は接地層として機能できることがその一例である。当然、その反対となり得ることも明らかである。
この場合、第1ステッチングビア545の接続パターン543及び第2ステッチングビア549の接続パターン548を、図5に示されたように、第2金属層512に形成されたクリアランスホール551及び第1金属層511に形成されたクリアランスホール552内にそれぞれ収容することにより、金属板531,532,533と第1金属層511との間及び第2金属層512との間を電気的に分離する必要がある。
上述したように、金属板同士は、一つの金属板と隣接した別の二つの金属板とをそれぞれ接続させる二つのステッチングビアにより、第1金属板531→第1ステッチングビア545(すなわち、第1ビア541→第2金属層512と同一平面上に位置する接続パターン543→第2ビア542の経路で接続される)→第2金属板532→第2ステッチングビア549(すなわち、第1ビア546→第1金属層511と同一平面上に位置する接続パターン548→第2ビア547の経路で接続される)→第3金属板533の順で接続されることになる。
ここで、金属板531,532,533から、互いに異なる方向に延長形成された第1ステッチングビア545及び第2ステッチングビア549は、それぞれインダクタンス成分として作用し、金属板531,532,533から第1誘電層521を隔てて位置した第1金属層511、そして金属板531,532,533から第2誘電層522を隔てて位置した第2金属層512は、それぞれキャパシタンス成分として作用する。したがって、図4a〜図4dの印刷回路基板内部の任意の一面全体に、あるいは、図4eのように一面の一部に、図5の構造物をその印刷回路基板内に存在するノイズ伝達可能経路上に繰り返し配列すれば、特定周波数帯域の信号伝達を遮蔽できる電磁気バンドギャップ構造として機能することができる。
さらに、図10bは、図10aから第1金属層511及び第2金属層512が除去されたものの立体斜視図である。これは、前述したように、多層印刷回路基板に、本発明による電磁気バンドギャップ構造物(すなわち、金属板及びステッチングビア)が配置される領域と隣接する下部及び上部に、必ずしも別途の金属層がそれぞれ存在する必要はないことを示す。図10bのような場合には、ステッチングビアの接続パターンが形成される位置に図5及び図10aのような別途のクリアランスホールを備える必要がない。
図6は、本発明の第2の実施例によるステッチングビアを含む多層構造の電磁気バンドギャップ構造物及びこれを含む印刷回路基板を示す断面図である。ここで、図11aは図6に示された電磁気バンドギャップ構造物に関する立体斜視図である。
本発明の第2の実施例による電磁気バンドギャップ構造物は、二つの金属層611,612と、二つの金属層611,612の間の一平面上に位置する複数の金属板631,632,633と、複数の金属板631,632,633のうちの一つの金属板632と別の一つの金属板631とを電気的に接続させる第1ステッチングビア645と、上記一つの金属板632とさらに別の一つの金属板633とを電気的に接続させる第2ステッチングビア649と、を含む。
本発明の第2の実施例による電磁気バンドギャップ構造では、上記二つの金属層611,612のうちの少なくとも一つと金属板631,632,633との間に少なくとも一つのさらに別の金属層が存在する。図6を参照すると、金属層612と金属板631,632,633との間にさらに他の金属層613が位置している。ここで、複数の金属板631,632,633と三つの金属層611,612,613との間にはそれぞれ誘電層621,622,623が介在されてもよい。
以下、図面説明の便宜のため、及び図3a、図3b、図5に示された電磁気バンドギャップ構造と対照して示すために、参照番号611の金属層を第1金属層611と、参照番号612の金属層を第2金属層612と、参照番号613の金属層を第3金属層613と、参照番号631の金属板を第1金属板631と、参照番号632の金属板を第2金属板632と、参照番号633の金属板を第3金属板633と、参照番号621の誘電層を第1誘電層621と、参照番号622の誘電層を第2誘電層622と、参照番号623の誘電層を第3誘電層623と称する。
図6及び図11aの第1ステッチングビア645は、その一部分(643参照)が金属板631,632,633の積層された平面を基準に、その上部方向に位置した他の平面である第2金属層612と同一平面を経由することにより、第2金属板632と第1金属板631とを電気的に接続させる。第2ステッチングビア649は、その一部分(648参照)が金属板631,632,633の積層された平面を基準に、その下部方向に位置した他の平面である第1金属層611と同一平面を経由することにより、第2金属板632と第3金属板633とを電気的に接続させる。
このように、本発明の第2の実施例による電磁気バンドギャップ構造物は、上述した第1の実施例による電磁気バンドギャップ構造物と同じ原理であって、複数の金属板と、これら金属板からその上部及び下部にそれぞれ位置した、ある二つの金属層を同一平面上で経由する二つのステッチングビアと、を含む。しかし、本発明の第2の実施例では、その二つの金属層のうちの少なくとも一つ(すなわち、図6での第2金属層612)と金属板との間に少なくとも一つのさらに別の金属層(すなわち、図6での第3金属層613)が存在するという点から、本発明の第1の実施例による電磁気バンドギャップ構造とは異なる。
一方、本発明の第1の実施例では、第1ステッチングビア545及び第2ステッチングビア549がそれぞれ経由する第2金属層512及び第1金属層511のすべてが、金属板531,532,533の上部及び下部に隣接した金属層であった。
これにより、図6及び図11aで、第1ステッチングビア645の第1ビア641は、その一端が第1金属板631に接続され、第3誘電層623、第3金属層613、及び第2誘電層622を貫通して形成される。第1ステッチングビア645の第2ビア642は、その一端が第2金属板632に接続され、第3誘電層623、第3金属層613、及び第2誘電層622を貫通して形成される。そして、第1ステッチングビア645の接続パターン643は、その一端が第1ビア641の他端に接続され、その他端が第2ビア642の他端に接続されて、第2金属層612と同一平面上を経由するように形成される。
また、第2ステッチングビア649は、一端が第2金属板632に接続され、第1誘電層621を貫通して形成される第1ビア646と、一端が第3金属板633に接続され、第1誘電層621を貫通して形成される第2ビア647と、一端が第1ビア646の他端に接続され、他端が第2ビア647の他端に接続されて、第1金属層611と同一平面上を経由するように形成される接続パターン648と、を含む。
ここで、それぞれの金属層611,612,613と金属板631,632,633とは、印刷回路基板内で、互いに電気信号的に異なる層を構成することができる。印刷回路基板にて第1〜第3金属層611,612,613は電源層として機能することができ、金属板631,632,633は接地層として機能することができることがその一例である。
この場合、図6に示されたように、第1ステッチングビア645の接続パターン643及び第2ステッチングビア649の接続パターン648を、第2金属層612に形成されたクリアランスホール651及び第1金属層611に形成されたクリアランスホール652内にそれぞれ収容することにより、金属板631,632,633と第1金属層611との間及び第2金属層612との間を電気的に分離する必要がある。
また、図6及び図11aの場合、第1ステッチングビア645の第1ビア641及び第2ビア642は、それぞれ第3金属層613を貫通して形成されるものであるため、金属板631,632,633と第3金属層613との間が電気的に分離される必要があり、そのため、第1ステッチングビア645の第1ビア641及び第2ビア642が、第3金属層613にそれぞれ形成されたクリアランスホール653,654内を貫通して形成される。
ここで、金属板631,632,633から互いに異なる方向に異なる長さで延長形成された第1ステッチングビア645及び第2ステッチングビア649は、その長さに比例した異なる値のインダクタンス成分として作用し、金属板631,632,633から第1誘電層621を隔てて位置する第1金属層611、及び金属板631,632,633から第3誘電層623を隔てて位置する第3金属層613は、それぞれキャパシタンス成分として作用する。
また、図6及び図11aでは、金属板631,632,633と第2金属層612とのの間にさらに別の金属層である第3金属層613が介在されているので、第3金属層613、第2誘電層622、及び第2金属層612によるキャパシタンス成分がさらに存在する。これは、図6の電磁気バンドギャップ構造物が第1金属層611を第1層に、金属板631,632,633を第2層に、第3金属層613を第3層に、第2金属層612を第4層にする4層構造を有するからである。当然、図6及び図11aの電磁気バンドギャップ構造によれば、金属板631,632,633と、ある一つの金属層との間に介在される金属層の数に応じて5層以上の構造を有することもできる。
したがって、図4a〜図4dの印刷回路基板内部の任意の面全体に、あるいは、図4eのように面の一部に、図6の構造物をその印刷回路基板内に存在するノイズ伝達可能経路上に繰り返し配列すれば、特定周波数帯域の信号の伝達を遮蔽することのできる電磁気バンドギャップ構造として機能することができる。
特に、図6及び図11aの電磁気バンドギャップ構造によれば、第1ステッチングビア645と第2ステッチングビア649が異なる長さで形成されるので、異なる周波数帯域を有する二つのバンドギャップ周波数(bandgap frequency)を得ることもできる特徴を有する。これは、後述する図9の周波数特性グラフを通じて明確に確認できる。
図11bは、図11aから第1〜第3金属層611,612,613が除去されたものの立体斜視図である。これもまた前述したように、多層印刷回路基板に、本発明による電磁気バンドギャップ構造物(すなわち、金属板及びステッチングビア)が配置される領域と隣接した下部及び上部に、必ずしも別途の金属層がそれぞれ存在する必要がないことを示す。これは別途、図面での説明はしないが、後述する図7及び図8の場合も同様に適用される。
図7は、本発明の第3の実施例によるステッチングビアを含む多層構造の電磁気バンドギャップ構造物及びこれを含む印刷回路基板を示す断面図である。
本発明の第3の実施例による電磁気バンドギャップ構造物は、印刷回路基板100内の一平面上に位置する複数の金属板731,732,733と、金属板731,732,733が積層された平面の下部方向の互いに異なる平面に位置する二つの金属層711,712と、金属板731,732,733のうちの一つの金属板732と別の一つの金属板731とを電気的に接続させる第1ステッチングビア745と、上記一つの金属板732とさらに別の一つの金属板733とを電気的に接続させる第2ステッチングビア749と、を含む。ここで、複数の金属板731,732,733と、一つの金属層711との間及び上記二つの金属層711,712との間にはそれぞれ誘電層721,722が介在されてもよい。
以下、図面説明の便宜のため、及び図3a、3b、図5、図6に示された電磁気バンドギャップ構造と対照して示すために、参照番号711の金属層を第1金属層711と、参照番号712の金属層を第2金属層712と、参照番号731の金属板を第1金属板731と、参照番号732の金属板を第2金属板732と、参照番号733の金属板を第3金属板733と、参照番号721の誘電層を第1誘電層721と、参照番号722の誘電層を第2誘電層722と称する。
さらに、図7には、第1金属層711及び第2金属層712が金属板731,732,733を基準に、その下部方向の他の平面上に位置すると示されているが、これは一例に過ぎない。すなわち、本発明の第3の実施例による電磁気バンドギャップ構造によれば、第1金属層711及び第2金属層712は、金属板731,732,733を基準に、その上部方向の互いに異なる平面上に位置する任意の二つの金属層であることができる。これは後述する本発明の第4の実施例による電磁気バンドギャップ構造でも同じく適用される。
さらに、図7では、第1金属層711が金属板731,732,733と隣接していて、第2金属層712が第1金属層711と隣接している図が例示されているが、第1金属層711と金属板731,732,733との間及び第1金属層711と第2金属層712との間には少なくとも一つのさらに別の金属層が存在することができる。これもまた、後述する本発明の第4の実施例による電磁気バンドギャップ構造でも同じく適用される。
ここで、図7に示された電磁気バンドギャップ構造物は、第2金属層712を第1層に、第1金属層711を第2層に、金属板731,732,733を第3層にする3層構造となっている。しかし、図5に示された電磁気バンドギャップ構造物と異なる点は、図7の電磁気バンドギャップ構造物は、第1ステッチングビア745及び第2ステッチングビア749が金属板731,732,733から同一方向に形成されているという点である。
ただし、図7に示された電磁気バンドギャップ構造物は、上述した図6の電磁気バンドギャップ構造と類似しており、二つのステッチングビアは互いに異なる長さを有するように形成されている。
すなわち、図7によれば、第1ステッチングビア745は、その一部分(743参照)が金属板731,732,733の積層された平面から、その下部方向であってより近くに位置した別の平面である第1金属層711と同一平面上を経由することにより、第2金属板732と第1金属板731とを電気的に接続させる。第2ステッチングビア749は、その一部分(748参照)が金属板731,732,733の積層された平面から、その下部方向であってより離れて位置したさらに別の平面である第2金属層712と同一平面上を経由することにより、第2金属板732と第3金属板733とを電気的に接続させる。
そのため、第1ステッチングビア745は、一端が第1金属板731に接続され、第1誘電層721を貫通して形成される第1ビア741と、一端が第2金属板732に接続され、第1誘電層721を貫通して形成される第2ビア742と、一端が第1ビア741の他端に接続され、他端が第2ビア742の他端に接続されて、第1金属層711と同一平面上を経由するように形成された接続パターン743と、を含む。
第2ステッチングビア749の第1ビア746は、その一端が第2金属板732に接続され、第1誘電層721、第1金属層711、及び第2誘電層722を貫通して形成される。第2ステッチングビア749の第2ビア747は、その一端が第3金属板733に接続され、第1誘電層721、第1金属層711、及び第2誘電層722を貫通して形成される。第2ステッチングビア749の接続パターン748は、その一端が第1ビア746の他端に接続され、その他端が第2ビア747の他端に接続されて、第2金属層712と同一平面上を経由するように形成される。
図7での第2ステッチングビア749は、全部で三つの層(第2金属層712、第1金属層711、及び金属板732,733)にわたって形成されている。通常、3層以上の構造におけるビアを用いた層間接続方式としては、図12aに示すPTH(plated through hole)方式、図12bに示すスタックビア(stack via)方式、図12cに示すスタッガードビア(staggered via)方式、図12dに示すOリングビア(o−ring via)方式などがある。すなわち、図7の第2ステッチングビア749は、図示の便宜により、第1ビア746及び第2ビア747が、図12aのPTH方式による一工程でのみ形成されたように示されているが(後述する図8のステッチングビアも同様である)、これ以外にも上記のような多様な方式が利用できる。
ここで、図12bのスタックビア方式や図12cのスタッガードビア方式とは、複数のBVH(blind via hole)746−1,746−2,747−1,747−2を中間にビアランド761,762を備えて積層順に個々に形成して、電気的な接続を実現させる方式である。特に、図12cのスタッガードビア方式は、BVH746−1,747−1が、BVH746−2,747−2とそれぞれ異なる中心軸を有するように形成されることをその特徴とする。また、図12dのOリングビア方式は、ビア746’,747’の直径が下部方向に向かうほど狭くなる特徴を有する。また、ビアの形成のためにIVH(inner via hole)を利用することもでき、如何なる方式でも特に制限されることなく、本発明に適用可能である。
ここで、金属層711,712と金属板731,732,733とは、印刷回路基板内で互いに電気信号の異なる層を形成することができる。すなわち、印刷回路基板において、金属層711,712が電源層として機能し、金属板731,732,733が接地層として機能することがその一例である。
この場合、第1ステッチングビア745の接続パターン743及び第2ステッチングビア749の接続パターン748が、図7に示されたように、第1金属層711に形成されたクリアランスホール751と第2金属層712に形成されたクリアランスホール752内にそれぞれ収容されることにより、金属板731,732,733と第1金属層711間及び第2金属層712間を電気的に分離する必要がある。
また、図7の場合、第2ステッチングビア749の第1ビア746及び第2ビア747は、それぞれ第1金属層711まで貫通して形成されるので、第1金属層711に別途形成された他のクリアランスホール753,754内を貫通するように形成される必要がある。
このように、本発明の第3の実施例による電磁気バンドギャップ構造では、二つの金属層711,712のすべてが、金属板731,732,733が積層された平面を基準に、一方向の異なる平面上に位置する特徴を有するので、二つのステッチングビアのうち、金属板から相対的に遠い位置に位置した金属層(例えば、第2金属層712)を経由するステッチングビア(例えば、第2ステッチングビア749)は、常に相対的に近い位置に積層された金属層(例えば、第1金属層711)を貫通することになる。したがって、遠い距離を経由するステッチングビアの貫通位置に対応して、近い位置の金属層にはクリアランスホール753、754が別途形成されている必要がある。
本発明の第3の実施例でも、金属板731,732,733の同一方向に、互いの異なる長さで延長形成された第1ステッチングビア745及び第2ステッチングビア749は、それぞれその長さに比例して異なる値を有するインダクタンス成分として作用し、金属板731,732,733から第1誘電層721を隔てて位置する第1金属層711、そして第1金属層711、第2誘電層722、及び第2金属層712はそれぞれキャパシタンス成分として作用する。
したがって、図4a〜図4dの印刷回路基板内の任意の面全体に、あるいは、図4eのように面の一部に、図7のような構物をその印刷回路基板内に存在するノイズ伝達可能経路上に繰り返し配列すれば、特定周波数帯域の信号伝達を遮蔽できる電磁気バンドギャップ構造として機能することができる。
ここで、図7の電磁気バンドギャップ構造によっても、第1ステッチングビア745と第2ステッチングビア749は異なる長さで形成されるので、図6と同様に、異なる帯域を有する二つのバンドギャップ周波数を得ることができる。
図8は、本発明の第4の実施例によるステッチングビアを含む多層構造の電磁気バンドギャップ構造物及びこれを含む印刷回路基板を示す断面図である。
本発明の第4の実施例による電磁気バンドギャップ構造物は、印刷回路基板100内のある一平面上に位置する複数の金属板831,832,833と、上記金属板831,832,833の間に少なくとも一つの別の金属層(例えば、金属層811)を隔てて位置する金属層812と、金属板831,832,833のうちの一つの金属板832と別の金属板831とを電気的に接続させる第1ステッチングビア845と、上記一つの金属板832とさらに別の一つの金属板833とを電気的に接続させる第2ステッチングビア849と、を含む。ここで、複数の金属板831,832,833と一つの金属層811との間及び上記二つの金属層811,812との間にはそれぞれ誘電層821,822が介在されてもよい。
以下、図面説明の便宜のため、及び図3a、3b、図5、図6、図7に示された電磁気バンドギャップ構造と対照して示すために、参照番号811の金属層を第1金属層811と、参照番号812の金属層を第2金属層812と、参照番号831の金属板を第1金属板831と、参照番号832の金属板を第2金属板832と、参照番号833の金属板を第3金属板833と、参照番号821の誘電層を第1誘電層821と、参照番号822の誘電層を第2誘電層822と称する。
ここで、図8に示された電磁気バンドギャップ構造物は、第2金属層812を第1層に、第1金属層811を第2層に、金属板831,832,833を第3層にする3層構造を有する点、金属板831,832,833からステッチングビアが一方向にだけ延長されるという点から図7の構造と類似した構造を有する。ただし、図8は、すべてのステッチングビア845,849が金属板831,832,833と隣接した金属層(図8の第1金属層811)を経由しないように形成されたという点から、図7の構造とは異なる。
すなわち、図8で、第1ステッチングビア845及び第2ステッチングビア849はいずれも、それぞれの一部分(例えば、843,848)が金属板831,832,833と隣接しない金属層(すなわち、第2金属層812)と同一平面上の異なる位置を経由することにより、それぞれ二つの金属板間(すなわち、第1金属板831と第2金属板832との間、及び、第2金属板832と第3金属板833との間)を電気的に接続させる。
そのため、第1ステッチングビア845の第1ビア841は、その一端が第1金属板831に接続され、第1誘電層821、第1金属層811及び第2誘電層822を貫通して形成される。第1ステッチングビア845の第2ビア842は、その一端が第2金属板832に接続され、第1誘電層821、第1金属層811及び第2誘電層822を貫通して形成される。第1ステッチングビア845の接続パターン843は、その一端が第1ビア841の他端に接続され、その他端が第2ビア842の他端に接続されて、第2金属層812と同一平面上を経由するように形成される。
同じく、第2ステッチングビア849の第1ビア846は、その一端が第2金属板832に接続され、第1誘電層821、第1金属層811及び第2誘電層822を貫通して形成される。第2ステッチングビア849の第2ビア847は、その一端が第3金属板833に接続され、第1誘電層821、第1金属層811及び第2誘電層822を貫通して形成される。第2ステッチングビア849の接続パターン848は、その一端が第1ビア846の他端に接続され、その他端が第2ビア847の他端に接続されて、第2金属層812と同一平面上を経由するように形成される。
ここで、金属層811,812と金属板831,832,833は、一つの印刷回路基板において、互いに電気信号の異なる層を形成することができる。この場合、図8に示すように、第1ステッチングビア845の接続パターン843及び第2ステッチングビア849の接続パターン848を、第2金属層812の異なる位置に形成されたクリアランスホール851,852内にそれぞれ収容することにより、金属板831,832,833と第2金属層812との間を電気的に分離させる必要がある。
また、第1ステッチングビア845のビア841,842及び第2ステッチングビア849のビア846,847は、常に第1金属層811を貫通して形成されることになるので、第1金属層811にはそれぞれのビア841,842,846,847の貫通位置に対応して、それぞれにクリアランスホール853,854,855,856が形成される必要がある。
よって、本発明の第4の実施例において、金属板831,832,833から同一方向に延長して形成された第1ステッチングビア845及び第2ステッチングビア849は、それぞれインダクタンス成分として作用する。また、金属板831,832,833、第1誘電層821、第1金属層811との間、及び第1金属層811、第2誘電層822、及び第2金属層812との間で、それぞれキャパシタンス成分として作用する。
したがって、図4a〜図4dのように、印刷回路基板内の任意の面全体に、あるいは図4eのように面の一部に、図8の構造物をその印刷回路基板内に存在するノイズ伝達可能経路上に繰り返し配列すれば、特定周波数帯域の信号の伝達を遮蔽できる電磁気バンドギャップ構造として機能することができる。
以上、図5〜図8を参照して詳細に説明した本発明の各実施例による電磁気バンドギャップ構造物によれば、多様なバンドギャップ周波数帯域を実現でき、これによって、より多様な応用製品、電子機器に汎用に適用できるという利点がある。これは本発明の各実施例による電磁気バンドギャップ構造が次のような重要な特徴を有するからである。
第1に、本発明の電磁気バンドギャップ構造によれば、ある二つの金属板間を接続させるステッチングビアの長さをより長く確保できるという利点がある。これは、本発明の電磁気バンドギャップ構造によるそれぞれのステッチングビアが、隣接した金属層だけでなく他の金属層まで経由して二つの金属板間を電気的に接続させるので、その延長された長さ分だけ増加したインダクタンス値を確保できるからである。当然、隣接した金属層だけでなく他の金属層まで含んでいることにより、本発明の電磁気バンドギャップ構造が、その他の電気的成分(例えば、金属層間、または金属板と金属層との間におけるキャパシタンス成分)もさらに保有することができる。
これは、本発明の電磁気バンドギャップ構造を採用する場合、既存の電磁気バンドギャップ構造(図2a及び図2bに示されたきのこ型構造)に比べて、調整可能な要素、すなわち様々なインダクタンス成分及びキャパシタンス成分をより多様に確保できるということを意味する。また、これは所望する遮蔽周波数のバンドギャップ周波数帯域及びそのノイズレベルの調整をより自在にできるということを意味する。
第2に、本発明の電磁気バンドギャップ構造は、多層印刷回路基板への採用に好適であるという利点がある。一方、図2a及び図2bに示されたきのこ型構造の電磁気バンドギャップ構造(または、図3a及び図3bに示されたステッチングビアを含む2層構造の電磁気バンドギャップ構造も同じである)によれば、二つのレイヤ内でのみキャパシタンス成分及びインダクタンス成分を確保しなければならないため、そこに、より複雑で密に構造物を形成しなければならないという点で、困難となる。さらに、様々な電子回路が同一基板内に設けられる複雑な配線構造を有する印刷回路基板や、SiPのように狭い領域に多くの能動素子及び受動素子を適用する場合を想定すると、もっと深刻な状況になることもある。
すなわち、本発明の電磁気バンドギャップ構造は、多層印刷回路基板内の多層に分けて、ビアや接続パターンを作製できるので、それだけデザインの自由度及び柔軟性がよくなるという利点がある。
第3に、本発明の電磁気バンドギャップ構造によれば、異なる長さを有するステッチングビアを形成することができるので、これにより、バンドギャップ周波数帯域をより拡張でき、また一つの電磁気バンドギャップ構造から、二以上のバンドギャップ周波数を確保できるという利点がある。これは、図9の周波数特性比較のグラフにより容易に理解できる。
図9は、図3b及び図6に示された電磁気バンドギャップ構造物の周波数特性を比較したグラフである。図9は、本発明による電磁気バンドギャップ構造が特定周波数帯域での帯域阻止特性を有するか否かを確認するために、その周波数特性を散乱パラメータ(scattering parameter)で分析したものである。ここで、参照番号910は図3bに示されたステッチングビアを含む2層構造の電磁気バンドギャップ構造物の周波数特性を、参照番号920は本発明の実施例中、図6のステッチングビアを含む多層構造の電磁気バンドギャップ構造物の周波数特性を示す。
図9を参照すると、図3bの電磁気バンドギャップ構造物は、遮蔽率−50dBを基準とすると、そのバンドギャップ周波数が約1.5〜4.7GHz帯域を有することが分かる。一方、図6の電磁気バンドギャップ構造物は、同一遮蔽率(−50dB)を基準にした場合、そのバンドギャップ周波数は約0.75〜4.7GHzで形成されることが分かる。すなわち、本発明による図6の電磁気バンドギャップ構造物は、図3bの電磁気バンドギャップ構造物に比べて、より広いノイズ遮蔽範囲を有することを確認できる。また、同じ周波数帯を基準としてみた場合、そのノイズレベル(遮蔽率)が図6の電磁気バンドギャップ構造物のほうが図3bの電磁気バンドギャップ構造物より低くなることも容易に確認できる。
また、さらに重要な特徴としては、図6の電磁気バンドギャップ構造物においては、遮蔽率−75dBを基準とした場合、二つのバンドギャップ周波数帯域が形成されることを確認できる(図9の921及び922参照)。これは、図6における電磁気バンドギャップ構造が、二つのステッチングビアの長さが異なるように形成されたものだからである。
ここで、図9の周波数特性グラフは、ほぼ同じ条件下で、図3bと図6の電磁気バンドギャップ構造間の周波数特性の違いを説明するための一例に過ぎない。したがって、図9のシミュレーション結果は、金属板間あるいは金属層間の離隔間隔、各誘電層を構成する誘電物質の誘電率、各誘電層の厚さ、金属板の大きさ、形状、面積などのような要素によるキャパシタンス値の変化、ステッチングビアの形状、長さ、厚さ、幅、断面積などのような要素によるインダクタンス値の変化によっても、バンドギャップ周波数及びその遮蔽率が異なる。
以上、本発明の好適な実施例を参照して説明したが、当該技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
動作周波数の異なる二つの電子回路を含む印刷回路基板の断面図である。 きのこ型構造の電磁気バンドギャップ構造物の斜視図である。 きのこ型構造の電磁気バンドギャップ構造物の斜視図である。 図2bに示された電磁気バンドギャップ構造物の等価回路図である。 図2bに示された電磁気バンドギャップ構造物の周波数特性を示すグラフ図である。 ステッチングビアを含む2層構造の電磁気バンドギャップ構造物の一例を示す斜視図である。 図3aに示されたステッチングビアを含む2層構造の電磁気バンドギャップ構造物をA−A’線に沿って切断した断面図である。 図3aに示されたステッチングビアを含む2層構造の電磁気バンドギャップ構造物の等価回路図である。 四角形状の金属板を有するステッチングビアを含む電磁気バンドギャップ構造物の配列構造を示す平面図である。 三角形状の金属板を有するステッチングビアを含む電磁気バンドギャップ構造物の配列構造を示す平面図である。 大きさの異なる複数グループの金属板で形成されたステッチングビアを含む電磁気バンドギャップ構造物の配列構造を示す平面図である。 大きさの異なる複数グループの金属板で形成されたステッチングビアを含む電磁気バンドギャップ構造物の配列構造を示す平面図である。 ステッチングビアを含む電磁気バンドギャップ構造物による帯状の配列構造を示す平面図である。 本発明の第1の実施例によるステッチングビアを含む多層構造の電磁気バンドギャップ構造物及びこれを含む印刷回路基板を示す断面図である。 本発明の第2の実施例によるステッチングビアを含む多層構造の電磁気バンドギャップ構造物及びこれを含む印刷回路基板を示す断面図である。 本発明の第3の実施例によるステッチングビアを含む多層構造の電磁気バンドギャップ構造物及びこれを含む印刷回路基板を示す断面図である。 本発明の第4の実施例によるステッチングビアを含む多層構造の電磁気バンドギャップ構造物及びこれを含む印刷回路基板を示す断面図である。 図3bに示された電磁気バンドギャップ構造物及び図6に示された電磁気バンドギャップ構造物の周波数特性を比較したグラフである。 図5に示された電磁気バンドギャップ構造物に関する立体斜視図である。 図10aに示された立体斜視図から金属層を除去した形態を示す図面である。 図6に示された電磁気バンドギャップ構造物に関する立体斜視図である。 図11aに示された立体斜視図から金属層を除去した形態を示す図である。 層間接続のためのビア形成方式を説明するための図である。 層間接続のためのビア形成方式を説明するための図である。 層間接続のためのビア形成方式を説明するための図である。 層間接続のためのビア形成方式を説明するための図である。
符号の説明
100 印刷回路基板
300、500、600、700、800 電磁気バンドギャップ構造物
331、531、631、731、831 第1金属板
332、532、632、732、832 第2金属板
333、533、633、733、833 第3金属板
545、645、745、845 第1ステッチングビア
549、649、749、849 第2ステッチングビア
511、611、711、811 第1金属層
512、612、712、812 第2金属層
521、621、721、821 第1誘電層
522、622、722、822 第2誘電層

Claims (32)

  1. 三つ以上の導電板と、
    前記導電板のうちの一つの導電板と別の一つの導電板とを電気的に接続させる第1ステッチングビアと、
    前記導電板のうちの前記一つの導電板とさらに別の一つの導電板とを電気的に接続させる第2ステッチングビアと、を含み、
    前記第1ステッチングビアは、一部分が前記一つの導電板の上部方向の一平面を経由して前記一つの導電板と前記別の一つの導電板とを電気的に接続させ、
    前記第2ステッチングビアは、一部分が前記一つの導電板の下部方向の一平面を経由して前記一つの導電板と前記さらに別の一つの導電板とを電気的に接続させることを特徴とする電磁気バンドギャップ構造物。
  2. 前記第1ステッチングビアは、
    一端が前記一つの導電板に接続される第1ビアと、
    一端が前記別の一つの導電板に接続される第2ビアと、
    前記上部方向の一平面上に位置し、一端が前記第1ビアの他端に接続され、他端が前記第2ビアの他端に接続される接続パターンと、
    を含むことを特徴とする請求項1に記載の電磁気バンドギャップ構造物。
  3. 前記接続パターンが形成される位置に対応して同一平面上に導電層が存在する場合、前記接続パターンは、前記導電層に形成されたクリアランスホール内に収容されることを特徴とする請求項2に記載の電磁気バンドギャップ構造物。
  4. 前記導電板と前記導電層との間に他の導電層がさらに存在する場合、前記第1ステッチングビアは、前記他の導電層と電気的に接続されないように、前記他の導電層に形成されたクリアランスホール内を貫通することを特徴とする請求項3に記載の電磁気バンドギャップ構造物。
  5. 前記第2ステッチングビアは、
    一端が前記一つの導電板に接続される第1ビアと、
    一端が前記さらに別の一つの導電板に接続される第2ビアと、
    前記下部方向の一平面上に位置し、一端が前記第1ビアの他端に接続され、他端が前記第2ビアの他端に接続される接続パターンと、
    を含むことを特徴とする請求項1に記載の電磁気バンドギャップ構造物。
  6. 前記接続パターンが形成される位置に対応して同一平面上に導電層が存在する場合、前記接続パターンは、前記導電層に形成されたクリアランスホール内に収容されることを特徴とする請求項5に記載の電磁気バンドギャップ構造物。
  7. 前記導電板と前記導電層との間に他の導電層がさらに存在する場合、前記第2ステッチングビアは、前記他の導電層と電気的に接続されないように前記他の導電層に形成されたクリアランスホール内を貫通することを特徴とする請求項6に記載の電磁気バンドギャップ構造物。
  8. 前記第1ステッチングビアと前記第2ステッチングビアが、互いに異なる長さを有することを特徴とする請求項1に記載の電磁気バンドギャップ構造物。
  9. 前記導電板が、多角形、円形、または楕円形の形状を有することを特徴とする請求項1に記載の電磁気バンドギャップ構造物。
  10. 前記導電板が、同一平面上に位置することを特徴とする請求項1に記載の電磁気バンドギャップ構造物。
  11. 前記導電板が、それぞれ同じ大きさを有することを特徴とする請求項1に記載の電磁気バンドギャップ構造物。
  12. 前記導電板が、大きさの異なる複数グループに分けられることを特徴とする請求項1に記載の電磁気バンドギャップ構造物。
  13. 三つ以上の導電板と、
    前記導電板のうちの一つの導電板と別の一つの導電板とを電気的に接続させる第1ステッチングビアと、
    前記導電板のうちの前記一つの導電板とさらに別の一つの導電板とを電気的に接続させる第2ステッチングビアと、を含み、
    前記第1ステッチングビアは、一部分が前記一つの導電板の上部または下部方向の一平面を経由して前記一つの導電板と前記別の一つの導電板とを電気的に接続させ、
    前記第2ステッチングビアは、一部分が前記第1ステッチングビアの前記一部分と同一方向の他の平面を経由して前記一つの導電板と前記さらに別の一つの導電板とを電気的に接続させることを特徴とする電磁気バンドギャップ構造物。
  14. 前記第1ステッチングビアは、
    一端が前記一つの導電板に接続される第1ビアと、
    一端が前記別の一つの導電板に接続される第2ビアと、
    前記上部または下部方向の一平面上に位置し、一端が前記第1ビアの他端に接続され、他端が前記第2ビアの他端に接続される接続パターンと、
    を含むことを特徴とする請求項13に記載の電磁気バンドギャップ構造物。
  15. 前記接続パターンが形成される位置に対応して同一平面上に導電層が存在する場合、前記接続パターンは、前記導電層に形成されたクリアランスホール内に収容されることを特徴とする請求項14に記載の電磁気バンドギャップ構造物。
  16. 前記第2ステッチングビアは、
    一端が前記一つの導電板に接続される第1ビアと、
    一端が前記さらに別の一つの導電板に接続される第2ビアと、
    前記同一方向の前記他の平面上に位置し、一端が前記第1ビアの他端に接続され、他端が前記第2ビアの他端に接続される接続パターンと、
    を含むことを特徴とする請求項13に記載の電磁気バンドギャップ構造物。
  17. 前記接続パターンが形成される位置に対応して同一平面上に導電層が存在する場合、前記接続パターンは、前記導電層に形成されたクリアランスホール内に収容されることを特徴とする請求項16に記載の電磁気バンドギャップ構造物。
  18. 前記導電板が、多角形、円形、または楕円形の形状を有することを特徴とする請求項13に記載の電磁気バンドギャップ構造物。
  19. 前記導電板が、同一平面上に位置することを特徴とする請求項13に記載の電磁気バンドギャップ構造物。
  20. 前記導電板が、それぞれ同じ大きさを有することを特徴とする請求項13に記載の電磁気バンドギャップ構造物。
  21. 前記導電板が、大きさの異なる複数グループに分けられることを特徴とする請求項13に記載の電磁気バンドギャップ構造物。
  22. 三つ以上の導電板と、
    前記導電板のうちの一つの導電板と別の一つの導電板とを電気的に接続させる第1ステッチングビアと、
    前記導電板のうちの前記一つの導電板とさらに別の一つの導電板とを電気的に接続させる第2ステッチングビアと、を含み、
    前記第1ステッチングビア及び前記第2ステッチングビアは、一部分が前記一つの導電板と同一平面上の異なる位置を経由して、前記別の一つの導電板及び前記さらに別の一つの導電板をそれぞれ電気的に接続させ、前記第1ステッチングビアの前記一部分及び前記第2ステッチングビアの前記一部分の少なくとも一つと前記導電板との間には少なくとも一つの導電層が位置し、
    前記第1ステッチングビアは、
    一端が前記一つの導電板に接続される第1ビアと、
    一端が前記別の一つの導電板に接続される第2ビアと、
    前記同一平面上に位置し、一端が前記第1ビアの他端に接続され、他端が前記第2ビアの他端に接続される接続パターンと、を含み、
    前記接続パターンが形成される位置に対応して同一平面上に導電層が存在する場合、前記接続パターンは、前記導電層に形成されたクリアランスホール内に収容されることを特徴とする電磁気バンドギャップ構造物。
  23. 前記第2ステッチングビアは、
    一端が前記一つの導電板に接続される第1ビアと、
    一端が前記さらに別の一つの導電板に接続される第2ビアと、
    前記同一平面上に位置し、一端が前記第1ビアの他端に接続され、他端が前記第2ビアの他端に接続される接続パターンと、
    を含むことを特徴とする請求項22に記載の電磁気バンドギャップ構造物。
  24. 前記第2ステッチングビアに含まれた接続パターンが形成される位置に対応して同一平面上に導電層が存在する場合、前記接続パターンは、前記導電層に形成されたクリアランスホール内に収容されることを特徴とする請求項23に記載の電磁気バンドギャップ構造物。
  25. 前記少なくとも一つの導電層には、前記第1ステッチングビア及び前記第2ステッチングビアが貫通する位置に対応してそれぞれクリアランスホールが形成されることを特徴とする請求項22に記載の電磁気バンドギャップ構造物。
  26. 前記導電板が、多角形、円形、または楕円形の形状を有することを特徴とする請求項22に記載の電磁気バンドギャップ構造物。
  27. 前記導電板が、同一平面上に位置することを特徴とする請求項22に記載の電磁気バンドギャップ構造物。
  28. 前記導電板が、それぞれ同じ大きさを有することを特徴とする請求項22に記載の電磁気バンドギャップ構造物。
  29. 前記導電板が、大きさの異なる複数グループに分けられることを特徴とする請求項22に記載の電磁気バンドギャップ構造物。
  30. 印刷回路基板であって、
    三つ以上の導電板と、前記導電板のうちの一つの導電板と別の一つの導電板とを電気的に接続させる第1ステッチングビアと、前記導電板のうちの前記一つの導電板とさらに別の一つの導電板とを電気的に接続させる第2ステッチングビアと、を含む電磁気バンドギャップ構造物が、前記印刷回路基板に存在するノイズ源とノイズ遮蔽先との間のノイズ伝達可能経路に配置され、
    前記第1ステッチングビアは、一部分が前記一つの導電板の上部方向の一平面を経由して前記一つの導電板と前記別の一つの導電板とを電気的に接続させ、
    前記第2ステッチングビアは、一部分が前記一つの導電板の下部方向の一平面を経由して前記一つの導電板と前記さらに別の一つの導電板とを電気的に接続させることを特徴とする印刷回路基板。
  31. 印刷回路基板において、
    三つ以上の導電板と、前記導電板のうちの一つの導電板と別の一つの導電板とを電気的に接続させる第1ステッチングビアと、前記導電板のうちの前記一つの導電板とさらに別の一つの導電板とを電気的に接続させる第2ステッチングビアと、を含む電磁気バンドギャップ構造物が、前記印刷回路基板に存在するノイズ源とノイズ遮蔽先との間のノイズ伝達可能経路に配置され、
    前記第1ステッチングビアは、一部分が前記一つの導電板から上部または下部方向の一平面を経由して前記一つの導電板と前記別の一つの導電板との間を電気的に接続させ、
    前記第2ステッチングビアは、一部分が前記第1ステッチングビアの前記一部分と同一方向の他の平面を経由して前記一つの導電板と前記さらに別の一つの導電板との間を電気的に接続させることを特徴とする印刷回路基板。
  32. 印刷回路基板であって、
    三つ以上の導電板と、前記導電板のうちの一つの導電板と別の一つの導電板とを電気的に接続させる第1ステッチングビアと、前記導電板のうちの前記一つの導電板とさらに別の一つの導電板とを電気的に接続させる第2ステッチングビアと、を含む電磁気バンドギャップ構造物が、前記印刷回路基板に存在するノイズ源とノイズ遮蔽先との間のノイズ伝達可能経路に配置され、
    前記第1ステッチングビア及び前記第2ステッチングビアは、一部分が前記一つの導電板と同一平面上の異なる位置を経由して、別の一つの導電板及びさらに別の一つの導電板をそれぞれ電気的に接続させ、前記第1ステッチングビアの前記一部分及び前記第2ステッチングビアの前記一部分の少なくとも一つと前記導電板との間には少なくとも一つの導電層が位置し、
    前記第1ステッチングビアは、
    一端が前記一つの導電板に接続される第1ビアと、
    一端が前記別の一つの導電板に接続される第2ビアと、
    前記同一平面上に位置し、一端が前記第1ビアの他端に接続され、他端が前記第2ビアの他端に接続される接続パターンと、を含み、
    前記接続パターンが形成される位置に対応して同一平面上に導電層が存在する場合、前記接続パターンは、前記導電層に形成されたクリアランスホール内に収容されることを特徴とする印刷回路基板。
JP2008260017A 2008-03-19 2008-10-06 電磁気バンドギャップ構造物及び印刷回路基板 Expired - Fee Related JP5005649B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20080025604 2008-03-19
KR10-2008-0025604 2008-03-19
KR10-2008-0062015 2008-06-27
KR1020080062015A KR100956891B1 (ko) 2008-03-19 2008-06-27 전자기 밴드갭 구조물 및 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2009231793A JP2009231793A (ja) 2009-10-08
JP5005649B2 true JP5005649B2 (ja) 2012-08-22

Family

ID=41087773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008260017A Expired - Fee Related JP5005649B2 (ja) 2008-03-19 2008-10-06 電磁気バンドギャップ構造物及び印刷回路基板

Country Status (2)

Country Link
US (2) US8164006B2 (ja)
JP (1) JP5005649B2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851065B1 (ko) 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US10080889B2 (en) 2009-03-19 2018-09-25 Greatbatch Ltd. Low inductance and low resistance hermetically sealed filtered feedthrough for an AIMD
US11147977B2 (en) 2008-03-20 2021-10-19 Greatbatch Ltd. MLCC filter on an aimd circuit board conductively connected to a ground pin attached to a hermetic feedthrough ferrule
US9463329B2 (en) 2008-03-20 2016-10-11 Greatbatch Ltd. Shielded three-terminal flat-through EMI/energy dissipating filter with co-fired hermetically sealed feedthrough
WO2009117599A2 (en) 2008-03-20 2009-09-24 Greatbatch Ltd. Shielded three-terminal flat-through emi/energy dissipating filter
KR101086856B1 (ko) * 2008-04-16 2011-11-25 주식회사 하이닉스반도체 반도체 집적 회로 모듈 및 이를 구비하는 pcb 장치
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
KR101038234B1 (ko) 2009-02-24 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 이용한 emi 노이즈 저감 기판
KR101007288B1 (ko) * 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
KR101072591B1 (ko) * 2009-08-10 2011-10-11 삼성전기주식회사 Emi 노이즈 저감 인쇄회로기판
KR101038236B1 (ko) * 2009-09-16 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101021548B1 (ko) * 2009-09-18 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101021551B1 (ko) * 2009-09-22 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101023541B1 (ko) * 2009-09-22 2011-03-21 삼성전기주식회사 Emi 노이즈 저감 인쇄회로기판
KR101092590B1 (ko) * 2009-09-23 2011-12-13 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
CN102754274A (zh) * 2009-12-04 2012-10-24 日本电气株式会社 结构体、印刷电路板、天线、传输线波导转换器、阵列天线和电子装置
JP5673552B2 (ja) * 2009-12-08 2015-02-18 日本電気株式会社 電子機器
WO2011070736A1 (ja) * 2009-12-08 2011-06-16 日本電気株式会社 ノイズ抑制テープ
US9225379B2 (en) 2009-12-18 2015-12-29 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8217272B2 (en) 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
WO2012087287A1 (en) * 2010-12-20 2012-06-28 Intel Corporation Integrated digital- and radio-frequency system-on-chip devices with integral passive devices in package substrates, and methods of making same
US8552811B2 (en) 2011-01-27 2013-10-08 National Taiwan University Electromagnetic noise suppression circuit
US9427596B2 (en) 2013-01-16 2016-08-30 Greatbatch Ltd. Low impedance oxide resistant grounded capacitor for an AIMD
US9931514B2 (en) 2013-06-30 2018-04-03 Greatbatch Ltd. Low impedance oxide resistant grounded capacitor for an AIMD
US10596369B2 (en) 2011-03-01 2020-03-24 Greatbatch Ltd. Low equivalent series resistance RF filter for an active implantable medical device
US10350421B2 (en) 2013-06-30 2019-07-16 Greatbatch Ltd. Metallurgically bonded gold pocket pad for grounding an EMI filter to a hermetic terminal for an active implantable medical device
US10272252B2 (en) 2016-11-08 2019-04-30 Greatbatch Ltd. Hermetic terminal for an AIMD having a composite brazed conductive lead
US11198014B2 (en) 2011-03-01 2021-12-14 Greatbatch Ltd. Hermetically sealed filtered feedthrough assembly having a capacitor with an oxide resistant electrical connection to an active implantable medical device housing
US8841558B2 (en) * 2011-08-02 2014-09-23 Medtronic Inc. Hermetic feedthrough
US9724524B2 (en) 2011-08-02 2017-08-08 Medtronic, Inc. Interconnection of conductor to feedthrough
US8670829B2 (en) 2011-08-02 2014-03-11 Medtronic, Inc. Insulator for a feedthrough
US9008779B2 (en) 2011-08-02 2015-04-14 Medtronic, Inc. Insulator for a feedthrough
US9627833B2 (en) 2011-08-02 2017-04-18 Medtronic, Inc. Electrical leads for a feedthrough
US8872035B2 (en) 2011-08-02 2014-10-28 Medtronic, Inc. Hermetic feedthrough
TW201309122A (zh) * 2011-08-10 2013-02-16 Hon Hai Prec Ind Co Ltd 具有高速差分訊號佈線結構的印刷電路板
US9504843B2 (en) 2011-08-19 2016-11-29 Greatbach Ltd. Implantable cardioverter defibrillator designed for use in a magnetic resonance imaging environment
US20130046354A1 (en) 2011-08-19 2013-02-21 Greatbatch Ltd. Implantable cardioverter defibrillator designed for use in a magnetic resonance imaging environment
US9093974B2 (en) 2012-09-05 2015-07-28 Avx Corporation Electromagnetic interference filter for implanted electronics
USRE46699E1 (en) 2013-01-16 2018-02-06 Greatbatch Ltd. Low impedance oxide resistant grounded capacitor for an AIMD
JP2014216123A (ja) * 2013-04-24 2014-11-17 タイコエレクトロニクスジャパン合同会社 電気コネクタ組立体及びその実装構造
CN104218317A (zh) * 2013-06-03 2014-12-17 中兴通讯股份有限公司 一种印刷电路板及采用多入多出天线技术的无线终端
KR102252382B1 (ko) * 2014-07-22 2021-05-14 엘지이노텍 주식회사 레이더 장치
US9853340B2 (en) * 2014-11-03 2017-12-26 Qorvo Us, Inc. Coupled slow-wave transmission lines
US9847565B2 (en) 2014-11-03 2017-12-19 Qorvo Us, Inc. Tunable slow-wave transmission line
US9847564B2 (en) * 2014-11-03 2017-12-19 Qorvo Us, Inc. Slow-wave transmission line formed in a multi-layer substrate
FR3047845A1 (fr) 2016-02-17 2017-08-18 Commissariat Energie Atomique Plaque de reflexion electromagnetique a structure de metamateriau et dispositif miniature d'antenne comportant une telle plaque
CN107318215A (zh) * 2016-04-26 2017-11-03 鸿富锦精密电子(天津)有限公司 印刷电路板及应用该印刷电路板的电子装置
US10349513B2 (en) * 2016-07-28 2019-07-09 Qualcomm Incorporated Circuits and methods providing electronic band gap (EBG) structures at memory module electrical coupling
KR102528687B1 (ko) * 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법
US10249415B2 (en) 2017-01-06 2019-04-02 Greatbatch Ltd. Process for manufacturing a leadless feedthrough for an active implantable medical device
CN106817838A (zh) * 2017-03-28 2017-06-09 西华大学 一种网基板的上层导电层
US10905888B2 (en) 2018-03-22 2021-02-02 Greatbatch Ltd. Electrical connection for an AIMD EMI filter utilizing an anisotropic conductive layer
US10912945B2 (en) 2018-03-22 2021-02-09 Greatbatch Ltd. Hermetic terminal for an active implantable medical device having a feedthrough capacitor partially overhanging a ferrule for high effective capacitance area
US11262966B2 (en) 2019-09-27 2022-03-01 Apple Inc. Electromagnetic band gap structures
US11160162B1 (en) 2020-06-29 2021-10-26 Western Digital Technologies, Inc. Via-less patterned ground structure common-mode filter
US11659650B2 (en) 2020-12-18 2023-05-23 Western Digital Technologies, Inc. Dual-spiral common-mode filter
JP7568108B2 (ja) 2021-07-06 2024-10-16 株式会社村田製作所 フィルタ装置および高周波フロントエンド回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353540B1 (en) * 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
JP3465513B2 (ja) 1997-01-22 2003-11-10 株式会社村田製作所 共振器
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
JP2001345661A (ja) 2000-05-31 2001-12-14 Kyocera Corp 高周波回路基板
US6476771B1 (en) * 2001-06-14 2002-11-05 E-Tenna Corporation Electrically thin multi-layer bandpass radome
JP2004032232A (ja) * 2002-06-25 2004-01-29 Toppan Printing Co Ltd 伝送線路フィルター
US7369018B2 (en) * 2004-08-19 2008-05-06 Matsushita Electric Industrial Co., Ltd. Dielectric filter

Also Published As

Publication number Publication date
US20120234591A1 (en) 2012-09-20
US8598468B2 (en) 2013-12-03
JP2009231793A (ja) 2009-10-08
US8164006B2 (en) 2012-04-24
US20090236141A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
JP5005649B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP5079668B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP4755215B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4808755B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4862163B2 (ja) 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法
JP2009177130A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR101044789B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
JP5111282B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR101046716B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR100998718B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR100956891B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US8289099B2 (en) Electromagnetic bandgap structure and circuit board
US20100132996A1 (en) Electromagnetic bandgap structure and printed circuit board
US8076998B2 (en) Electromagnetic bandgap structure and printed circuit board
KR100999526B1 (ko) 전자기 밴드갭 구조물 및 회로 기판

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091126

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees