JP4984666B2

JP4984666B2 - 不揮発性メモリ

Info

Publication number: JP4984666B2
Application number: JP2006162275A
Authority: JP
Inventors: 剛石本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-06-12
Filing date: 2006-06-12
Publication date: 2012-07-25
Anticipated expiration: 2026-06-12
Also published as: JP2007334935A; KR101436439B1; KR20070118533A; US20080002469A1; US8732385B2

Description

本発明は、フラッシュメモリ等により構成される不揮発性メモリに関するものである。

一般的に、ＮＡＮＤ型等のフラッシュメモリでは５１２バイト（ｂｙｔｅ）、２ＫＢ等のデータに数バイト〜数１００バイトの冗長部を加えたものを1ページとして扱い、ユーザデータのほかにエラー訂正のためのＥＣＣ、管理情報を格納している。

一部のフラッシュメモリでは、ＥＣＣ処理を内部で行うことがあったが、基本的にはデータ以外の情報もデータと同様に読み出してから処理を行っていた。

しかし、一般的なフラッシュメモリシステムにおいては、フラッシュメモリからのデータの読み出しにはセルからバッファへの転送時間とバッファからコントローラへの転送時間でそれぞれ時間がかかり、コントローラがデータを読み出してからその内容に基づいて次の処理を決定するとフラッシュメモリ内部のセルが使われない時間も長く発生するため、性能を落とす要因となっていた。
また、データを読み出してから処理を行うとコントローラ側の処理も煩雑になることから、コントローラの効率低下の要因となっていた。

本発明は、コントローラの処理の負荷やフラッシュメモリとコントローラ間のやり取りを低減でき、コントローラの簡略化や性能の向上を実現でき、さらに、今まで得なし得なかった新しい機能を実現することが可能な不揮発性メモリを提供することにある。

本発明の第１の観点の不揮発性メモリは、データ部と特定フィールドを含むデータをアクセス単位としてアクセスされるメモリセルアレイと、上記メモリセルアレイから読み出した上記アクセス単位のデータまたは上記メモリセルアレイに書き込むべき上記アクセス単位のデータを保持するバッファと、指定されたアドレス、コマンド、並びに、上記バッファに保持されたデータのうちの上記特定フィールドのデータに応じて上記メモリセルアレイのアクセス制御を行う制御回路と、上記バッファに保持されたデータのうち、上記特定フィールドの所定の情報を上記制御回路に転送するための転送線と、を有し、上記特定フィールドのデータは、読み出し時の動作を書き込み時にデータとして指定する情報、書き込み時の追加動作を書き込み時のデータとして指定する情報、書き込み時の動作を書き込み時のデータとして指定する情報のうち少なくともいずれかを含み、上記制御回路は、アクセス開始時に上位側のコントローラから供給される上記メモリセルアレイに格納されているアクセス単位のデータの読み出しコマンドおよび物理アドレスを受けて、上記メモリセルアレイから上記アドレス指定されたアクセス単位のデータを上記バッファに読み出し、当該バッファへの読み出しに伴い当該バッファに保持されたデータのうち上記転送線を転送された上記特定フィールドの情報に基づいたアクセスを上記メモリセルアレイに対して直接行う。

好適には、アドレスレジスタを有し、上記特定フィールドのデータが物理アドレスを含み、上記制御回路は、上記バッファに保持された特定フィールドの物理アドレスデータを上記アドレスレジスタに自動的にロードして、当該ロードされたアドレスを、上記コントローラから物理アドレスの供給を受けずに次の読み出すアドレスとして用いる。

好適には、上記バッファに保持された上記アクセス単位のデータが移動されるデータキャッシュを有し、上記制御回路は、読み出しコマンドおよび物理コマンドに応答して上記メモリセルアレイからアクセス単位のデータを上記バッファに読み出し、上記転送線を介して特定フィールドのデータを受け、上記コントローラからキャッシュコマンドを受けると上記バッファのデータを上記ページバッファへ移動させ、このデータ移動と並行して、当該特定フィールドの物理アドレスで上記アドレスレジスタの内容を更新し、当該アドレスレジスタの更新された物理アドレスを用いて上記メモリセルアレイから上記アドレス指定されたアクセス単位のデータを上記バッファに読み出す。

好適には、上記制御回路は、２つ目以降の上記メモリセルアレイから上記バッファに読み出されたアクセス単位のデータに含まれる特定フィールドの物理アドレスは、上記データキャッシュからコントローラに読み出す前に、上記アドレスレジスタにロードされ、上記メモリセルアレイの読み出しに用いられる。

好適には、コマンドレジスタを有し、上記特定フィールドのデータがコマンドを含み、上記制御回路は、上記バッファに保持された特定フィールドのコマンドデータを上記コマンドレジスタに自動的にロードして、当該ロードされたコマンドを、上記コントローラからコマンドの供給を受けずに実行する。

好適には、コマンドレジスタと、アドレスレジスタと、を有し、上記特定フィールドのデータがコマンドとアドレスの少なくともいずれかのシーケンスを含み、上記制御回路は、上記バッファに保持された特定フィールドのシーケンスデータを上記コマンドレジスタ、アドレスレジスタに逐次ロードして自動的に付随するデータを読み出す。

好適には、コマンドレジスタと、アドレスレジスタと、を有し、上記特定フィールドのデータがコマンドとアドレスの少なくともいずれかのシーケンスを含み、上記制御回路は、上記バッファに保持された特定フィールドのシーケンスデータを上記コマンドレジスタ、アドレスレジスタに逐次ロードして自動的に付該当ブロックの消去を行う。

好適には、コマンドレジスタと、アドレスレジスタと、を有し、上記特定フィールドのデータがコマンドとアドレスの少なくともいずれかのシーケンスを含み、上記制御回路は、上記バッファに保持された特定フィールドのシーケンスデータを上記コマンドレジスタ、アドレスレジスタに逐次ロードして自動的に別の場所にプログラムを行う。

本発明によれば、フラッシュメモリ上にデータとして書かれる情報、読み出される情報を、フラッシュメモリが自身の制御のためにも使用することで、コントローラの処理の負荷やフラッシュメモリとコントローラ間のやり取りを低減し、フラッシュメモリ内で先行して次の動作を開始することによって、コントローラの簡略化や性能の向上を実現し、さらに、読み出し時の付帯機能を書き込み時に指定することによって今まで得なし得なかった新しい機能を実現することができる。

以下、本発明の実施形態を図面に関連付けて説明する。

図１は、本発明の実施形態に係る不揮発性メモリシステムの基本的な構成例を示すブロック図である。

本不揮発性メモリシステム１００は、図１に示すように、不揮発性メモリ１１０と、ホストシステム１３０からの要求に応じて不揮発性メモリ１１０へのアクセスを制御するコントローラ１２０により構成されている。

また、不揮発性メモリシステム１００は、コントローラ１２０から不揮発性メモリ１１０に対してアドレス、コマンド等を転送する制御線１４０と、不揮発性メモリ１１０から読み出されたデータをコントローラ１２０に転送し、またコントローラ１２０からの書き込みデータを不揮発性メモリ１１０に転送するためのデータ線１５０とが、配線されている。

不揮発性メモリ１１０は、メモリセルアレイ部１１１、制御回路１１２、およびページバッファ１１３を有する。
また、不揮発性メモリ１１０は、図１には図示していないがアドレスレジスタ、アドレスデコーダ、コマンドデコーダ等を含んで構成される。

メモリセルアレイ部１１１は、たとえばＮＡＮＤ型フラッシュメモリストリングが複数アレイ状に配列されている。

制御回路１１２は、コントローラ１２０から出力され、制御線１４０を転送されてくるアドレス、コマンド、およびページバッファ１１３に保持された１ページデータのうちの特定フィールドのデータ、たとえば冗長部のデータに基づいて、メモリセルアレイ１１１へのアクセス(読み出し、書き込み、消去)処理の制御を行う。

本実施形態において、不揮発性メモリ１１０は、たとえば５１２バイトに数バイト〜数１００バイトの冗長部を加えて１ページを単位として読み出し、書き込みが行われる。このページを単位として読み出しや書き込み時のアクセスが行われる。
したがって、ページバッファ１１３は、基本的に１ページ分のサイズを有している。
そして、ページバッファ１１３に保持された１ページデータのうち冗長部のデータが転送線１１４を介して制御回路１１２に転送されるように構成されている。

本実施形態の不揮発性メモリ１１０は、通常セルアレイに記録してコントローラとの間で単純なデータとしてやり取りする不揮発情報を、図１に示すように、フラッシュメモリである不揮発性メモリ１１０内部の制御回路１１２の入力としても使用することを特徴としている。

以下に、本実施形態に係るデータ構造について、図２，図３，図４に関連付けて説明する。

図２は、フラッシュメモリの１ページ分のデータ構造を示す図である。

図２に示すように、フラッシュメモリの１ページ２００にはデータ部２１０と冗長部２２０があり、冗長部にはデータ部２１０のＥＣＣ２２１、論理アドレス２２２、各種フラグ２２３のほか、論理的に次のアドレスとなるデータが格納されたページの物理アドレス２２４を持つ。
すなわち、これは１ページが１要素となるリンクリスト構造である。

図３は、複数のページにおける関係を示す図である。
図４は、図３のデータ構造を論理アドレスと物理アドレスの対応を表として示す図である。

図において、物理アドレスＰＡ０に位置するデータは論理アドレスＬＡ＝０に対応したデータであり、論理的に次のアドレス、すなわち論理アドレスＬＡ＝１に対応したデータは物理アドレスＰＡ１に格納されていることを示している。
図では、論理アドレスＬＡ＝０から始まるデータは物理アドレスＰＡ０、ＰＡ１、ＰＡ２、ＰＡ４、ＰＡ６、ＰＡ７、ＰＡ１００、ＰＡ１０４、ＰＡ１０２、ＰＡ１０６、．．．と続く。
また、論理アドレスＬＡ＝１００から始まるデータは物理アドレスＰＡ３、ＰＡ５、ＰＡ９、．．．と続き、論理アドレスＬＡ＝２００から始まるデータは物理アドレスＰＡ１０１、ＰＡ１０３、ＰＡ１０７、．．．と続く。

図５は、ＬＡ＝１から始まるデータを順にリードする場合の、通常のフラッシュメモリにおける動作を示す図である。

フラッシュメモリに対して、コントローラが物理アドレスおよびリードコマンドを入力するとフラッシュメモリ内部でセルアレイからページバッファへの読み出しが行われる。ＬＡ＝１に対応する物理アドレスＰＡ１のデータのページバッファへの読み出しが終了してからコントローラがデータを読み出し、その時点で初めてコントローラは次の物理アドレスがＰＡ２であることを知る。
コントローラは次に、今知った物理アドレスＰＡ２とリードコマンドをフラッシュメモリに入力し、次のデータ読み出しを始める。
この方法では、セルアレイからページバッファへデータを読み出してからリードコマンドを受け付けるまでの間はセルアレイは何もできない。また、データをコントローラに読み出してから次に読み出すべき物理アドレスを知るので、キャッシュリードのできるフラッシュであっても活用することができない。

本実施形態においては、これを解消するために、フラッシュメモリ上にデータとして書かれる情報、読み出される情報を、フラッシュメモリが自身の制御のためにも使用するように構成されている。

図６は、本実施形態においてページバッファ１１３内の一部のフィールドをアドレスレジスタの入力として使用する様子を示す図である。

図６のフラッシュメモリである不揮発性メモリ１１０Ａには、制御回路の一部としてアドレスレジスタ１１５、およびアドレスデコーダ１１６が設けられている。
そして、通常はコントローラ１２０Ａの生成したアドレスをアドレス線経由で受け取り使用するが、セルアレイからページバッファ１１３へデータを読み出したときにアドレスレジスタ１１５にデータの一部を自動的にロードし、アドレスデコーダ１１６においてそのまま次に読み出すアドレスとして利用するようになる。

また、図６の不揮発性メモリシステム１００Ａのコントローラ１２０Ａは、アドレス生成部１２１、論理アドレス−物理アドレス（論物）変換テーブル１２２、メモリインタフェース（ＭＩ／Ｆ）やホストインタフェース（ＨＩ／Ｆ）、あるいはデータバッファ等を含むデータ処理部１２３を有している。

コントローラ１２０Ａは、図示しないＣＰＵの制御の下、ホストインタフェースを通してのホストシステム１３０とのコマンド系信号やデータの授受、およびメモリインタフェースを通しての不揮発性メモリ１１０Ａに対するアクセス制御を行う。
ホストシステム１３０からの不揮発性メモリ１１０Ａへの書き込みデータ、あるいは、不揮発性メモリ１１０Ａからの読み出しデータは、データ処理部１２３のデータバッファに一時保持される。

図７は、論理アドレスＬＡ＝１から始まるデータを順にリードする場合の、図６の機能を持つフラッシュメモリ（不揮発性メモリ）における動作を示す図である。

最初に論理アドレスＬＡ＝１に対応する物理アドレスＰＡ１とリードコマンドを入力するところまでは図５と同じであるが、メモリセルアレイ１１１からデータがリードできたところでセルから読み出した次のデータの物理アドレスが自動的にアドレスレジスタ１１５にロードされる。
これにより、コントローラ１２０Ａがデータを読み出した後にアドレスをフラッシュメモリである不揮発性メモリ１１０Ａに入力する必要が無くなり、トータルの読み出し時間が短縮される。

図８は、図６の不揮発性メモリにキャッシュ機能を付加した不揮発性メモリシステムを示す図である。

図８の不揮発性メモリシステム１００Ｂは、図６の機能に加えてデータキャッシュ１１７を持つフラッシュメモリである不揮発性メモリニット１１０Ｂに設けた構成を有する。

図８の構成においては、データキャッシュ１１７を用いたリードを行うときには、ページバッファ１１３からデータキャッシュ１１７へデータを移動させるのと同時にアドレスレジスタ１１５の内容も更新する。

図９は、論理アドレスＬＡ＝１から始まるデータを順にリードする場合の、図８の機能を持つフラッシュメモリ（不揮発性メモリ）における動作を示す図である。

通常のキャッシュリード機能を持つフラッシュメモリと同様に、最初にアドレスとリードコマンドを発行し、セルアレイ１１１からページバッファ１１３への読み出しが終了してからキャッシュリードコマンドを発行する。
キャッシュリードコマンドによりページバッファ１１３の内容がデータキャッシュ１１７に移され、裏で次のデータをセルアレイ１１１からページバッファ１１３へ読み出す。
ここで用いるアドレスは、最初に読み出されたデータの中に含まれていたアドレスを自動的にアドレスレジスタ１１５へロードしたものである。
すなわち、２ページ目以降の物理アドレスＰＡはデータとしてコントローラ１２０Ａに読み出す前にロードされ、セルアレイ１１１からの読み出しに用いられることになる。

これにより、コントローラ１２０Ａはデータキャッシュ１１７からのデータリードとキャッシュリードのコマンド発行を繰り返すだけでリンクリストをたどったデータの読み出しが可能となる。

図１０は、図８の不揮発性メモリにコマンド制御系を付加した不揮発性メモリシステムを示す図である。

図１０の不揮発性メモリシステム１００Ｃは、図８の構成に加えて、フラッシュメモリである不揮発性メモリ１１０Ｃに、コマンドレジスタ１１８、およぶコマンド制御回路１１９をさらに設けている。
そして、ページバッファ１１３内の一部のフィールド（冗長部）２２０をコマンドレジスタの入力としても使用するものである。
通常はコントローラ１２０Ａが生成したコマンドコードを制御線１４０やデータ線１５０等を通じてコマンドレジスタ１１８に入力するが、ここではセルアレイ１１１からページバッファ１１３へデータを読み出したときに、ページバッファ１１３の内容を用いてコマンドレジスタ１１８の内容も更新し、コマンド制御回路１１９は該当コマンドを実行する。

図１１は、図１０における不揮発性メモリシステムで用いるデータ構造の例を示す図である。

図１１に示すように、フラッシュメモリの１ページ２００にはデータ部２１０と冗長部２２０があり、冗長部にはデータ部２１０のＥＣＣ２２１、論理アドレス２２２、各種フラグ２２３のほか、冗長部の一部にコマンドを記述するフィールド２２５があり、たとえばここに書かれたコマンドを読み出し時に自動的に実行する。

図１２は、該当ページのリードに続いて自動的に別のアドレスのリードも行うコマンドを記述した冗長部２２０Ａの例を示したものである。

図１２に示す冗長部２２０Ａをつけてデータを書き込むと、該当ページのリードを行ったときに制御回路１１２に対しアドレス入力コマンド「Ａｄｄｒ」、アドレス１「ＡＤＲ１」、アドレス２「ＡＤＲ２」、キャッシュリード（Cache Read）コマンド「Ｒｅａｄ」が入力され、自動的に別のアドレスのキャッシュリードが行われるようにすることができる。

図１３は、該当ページのリードを行うとそのブロックの消去を行うコマンドを記述した冗長部の例を示す図である。

図１３に示す冗長部２２０Ｂをつけてデータを書き込むと、該当ページのリードを行ったときに制御回路１１２に対し消去（Eraseコマンド）が入力され、自動的にそのブロックを消去することができるようになる。
これにより、一度だけリードすることが可能なデータを実現することもできる。

図１４は、図１０の不揮発性メモリにコマンド制御回路にタイムアウトカウンタを付加した不揮発性メモリシステムを示す図である。

この例はページバッファ１１３内の一部のフィールドデータ(冗長部のデータ)を、コマンドレジスタの代わりに、リードおよびプログラム時のタイムアウトを検出するカウンタ１１９ａの入力とするものである。

図１４の不揮発性メモリシステム１００Ｄにおいては、通常フラッシュメモリでは、リード時やプログラム時において一定期間以上時間がかかった場合にエラーとする機能を有するものがあるが、このタイムアウトまでの期間を書き込みまたは読み出すデータの一部として指定することを可能としている。

図１５は、図１４における不揮発性メモリシステムで用いるデータ構造の例を示す図である。

図１５のデータ構造は、冗長部２２０Ｃの一部にプログラム時のタイムアウト時間Ｔ０を記述するフィールド２２６とリード時のタイムアウト時間Ｔ１を記述するフィールド２２７があり、たとえばプログラム時およびリード時にはこれらのフィールドに書かれた値をタイムアウト時間として用いることにより、任意の時間制約をつけることを可能としている。

以上説明したように、本実施形態によれば、不揮発メモリを用いたシステムにおいてフラッシュ内部における制御構造の改良により、フラッシュとコントローラ間の制御のやり取りを少なくし、コントローラの負荷を低減して処理速度を向上させることが可能となる。
また、通常であればデータをコントローラに読み出してからでないと開始できない次の動作を、コントローラに読み出す前に開始することができ、スループットの大幅な向上が可能となる。
また、リード時に自動的に行う動作をプログラム時に指定することができるようになり、一度だけリードが可能なデータといった特殊なデータの作成、運用が可能となる。
また、データの内容によって読み書き等におけるフラッシュの動作を変更することができ、対象とするデータに応じて適切な運用が可能となる。

本発明の実施形態に係る不揮発性メモリシステムの基本的な構成例を示すブロック図である。フラッシュメモリの１ページ分のデータ構造を示す図である。複数のページにおける関係を示す図である。図３のデータ構造を論理アドレスと物理アドレスの対応を表として示す図である。ＬＡ＝１から始まるデータを順にリードする場合の、通常のフラッシュメモリにおける動作を示す図である。本実施形態においてページバッファ１１３内の一部のフィールドをアドレスレジスタの入力として使用する様子を示す図である。論理アドレスＬＡ＝１から始まるデータを順にリードする場合の、図６の機能を持つフラッシュメモリ（不揮発性メモリ）における動作を示す図である。図６の不揮発性メモリにキャッシュ機能を付加した不揮発性メモリシステムを示す図である。論理アドレスＬＡ＝１から始まるデータを順にリードする場合の、図８の機能を持つフラッシュメモリ（不揮発性メモリ）における動作を示す図である。図８の不揮発性メモリにコマンド制御系を付加した不揮発性メモリシステムを示す図である。図１０における不揮発性メモリシステムで用いるデータ構造の例を示す図である。該当ページのリードに続いて自動的に別のアドレスのリードも行うコマンドを記述した冗長部の例を示したものである。該当ページのリードを行うとそのブロックの消去を行うコマンドを記述した冗長部の例を示す図である。図１０の不揮発性メモリにコマンド制御回路にタイムアウトカウンタを付加した不揮発性メモリシステムを示す図である。図１４における不揮発性メモリシステムで用いるデータ構造の例を示す図である。

符号の説明

１００，１００Ａ〜１００Ｄ・・・不揮発性メモリシステム、１１０，１１０Ａ〜１１０Ｄ・・・不揮発性メモリ、１１１・・・メモリセルアレイ、１１２・・・制御回路、１１３・・・ページバッファ、１１４・・・転送線、１１５・・・アドレスレジスタ、１１６・・・アドレスデコーダ、１１７・・・データキャッシュ、１１８・・・コマンドレジスタ、１１９・・・コマンド制御回路、１１９ａ・・・タイムアウトカウンタ、１２０，１２０Ａ・・・コントローラ、１２１・・・アドレス生成回路、１２２・・・論理アドレス−物理アドレス（論物）変換テーブル、１２３・・・データ処理部、１３０・・・ホストシステム、１４０・・・制御線、１５０・・・データ線。

Claims

データ部と特定フィールドを含むデータをアクセス単位としてアクセスされるメモリセルアレイと、
上記メモリセルアレイから読み出した上記アクセス単位のデータまたは上記メモリセルアレイに書き込むべき上記アクセス単位のデータを保持するバッファと、
指定されたアドレス、コマンド、並びに、上記バッファに保持されたデータのうちの上記特定フィールドのデータに応じて上記メモリセルアレイのアクセス制御を行う制御回路と、
上記バッファに保持されたデータのうち、上記特定フィールドの所定の情報を上記制御回路に転送するための転送線と、を有し、
上記特定フィールドのデータは、
読み出し時の動作を書き込み時にデータとして指定する情報、書き込み時の追加動作を書き込み時のデータとして指定する情報、書き込み時の動作を書き込み時のデータとして指定する情報のうち少なくともいずれかを含み、
上記制御回路は、
アクセス開始時に上位側のコントローラから供給される上記メモリセルアレイに格納されているアクセス単位のデータの読み出しコマンドおよび物理アドレスを受けて、上記メモリセルアレイから上記アドレス指定されたアクセス単位のデータを上記バッファに読み出し、当該バッファへの読み出しに伴い当該バッファに保持されたデータのうち上記転送線を転送された上記特定フィールドの情報に基づいたアクセスを上記メモリセルアレイに対して直接行う
不揮発性メモリ。
アドレスレジスタを有し、
上記特定フィールドのデータが物理アドレスを含み、
上記制御回路は、
上記バッファに保持された特定フィールドの物理アドレスデータを上記アドレスレジスタに自動的にロードして、当該ロードされたアドレスを、上記コントローラから物理アドレスの供給を受けずに次の読み出すアドレスとして用いる
請求項１記載の不揮発性メモリ。
上記バッファに保持された上記アクセス単位のデータが移動されるデータキャッシュを有し、
上記制御回路は、
読み出しコマンドおよび物理コマンドに応答して上記メモリセルアレイからアクセス単位のデータを上記バッファに読み出し、上記転送線を介して特定フィールドのデータを受け、
上記コントローラからキャッシュコマンドを受けると上記バッファのデータを上記データキャッシュへ移動させ、このデータ移動と並行して、当該特定フィールドの物理アドレスで上記アドレスレジスタの内容を更新し、当該アドレスレジスタの更新された物理アドレスを用いて上記メモリセルアレイから上記アドレス指定されたアクセス単位のデータを上記バッファに読み出す
請求項２記載の不揮発性メモリ。
上記制御回路は、
２つ目以降の上記メモリセルアレイから上記バッファに読み出されたアクセス単位のデータに含まれる特定フィールドの物理アドレスは、上記データキャッシュからコントローラに読み出す前に、上記アドレスレジスタにロードされ、上記メモリセルアレイの読み出しに用いられる
請求項３記載の不揮発性メモリ。
コマンドレジスタを有し、
上記特定フィールドのデータがコマンドを含み、
上記制御回路は、
上記バッファに保持された特定フィールドのコマンドデータを上記コマンドレジスタに自動的にロードして、当該ロードされたコマンドを、上記コントローラからコマンドの供給を受けずに実行する
請求項１記載の不揮発性メモリ。
コマンドレジスタと、
アドレスレジスタと、を有し、
上記特定フィールドのデータがコマンドとアドレスの少なくともいずれかのシーケンスを含み、
上記制御回路は、
上記バッファに保持された特定フィールドのシーケンスデータを上記コマンドレジスタ、アドレスレジスタに逐次ロードして自動的に付随するデータを読み出す
請求項１記載の不揮発性メモリ。
コマンドレジスタと、
アドレスレジスタと、を有し、
上記特定フィールドのデータがコマンドとアドレスの少なくともいずれかのシーケンスを含み、
上記制御回路は、
上記バッファに保持された特定フィールドのシーケンスデータを上記コマンドレジスタ、アドレスレジスタに逐次ロードして自動的に該当ブロックの消去を行う
請求項１記載の不揮発性メモリ。
コマンドレジスタと、
アドレスレジスタと、を有し、
上記特定フィールドのデータがコマンドとアドレスの少なくともいずれかのシーケンスを含み、
上記制御回路は、
上記バッファに保持された特定フィールドのシーケンスデータを上記コマンドレジスタ、アドレスレジスタに逐次ロードして自動的に別の場所にプログラムを行う
請求項１記載の不揮発性メモリ。