JP4983791B2 - 光半導体素子 - Google Patents

Description

本発明は、例えば光ファイバ通信システムに用いて好適の光半導体素子に関する。

近年、光通信用モジュールの小型化、低消費電力化に伴って、高温時においても動作可能な半導体レーザや光変調器などの光デバイスが求められている。
光ファイバ通信システムにおいて用いられる光デバイスには、これまで、主にＩｎＧａＡｓＰ系の材料が用いられてきている。
最近では、ヘテロ接合のバンド構造の点で高温時に十分な高速動作を実現できるＡｌＧａＩｎＡｓ系の材料を用いた光デバイスの開発が進められている。

また、埋め込み構造の光デバイスは、駆動電流を低減することができ、高速化を図ることができるため、注目を集めている。
ここで、図５は、従来のＡｌＧａＩｎＡｓ系の半導体材料からなる埋込型半導体レーザ（光半導体素子）の構成を示している。
従来のＡｌＧａＩｎＡｓ系埋込型半導体レーザは、図５に示すように、ｎ型ＩｎＰ基板１００上に、必要に応じてＩｎＰバッファ層（図示せず）を介して、ｎ側ＡｌＧａＩｎＡｓ光ガイド層１０１、ＡｌＧａＩｎＡｓ／ＡｌＧａＩｎＡｓ歪多重量子井戸（ＭＱＷ；Multiple Quantum Well）活性層１０２、ｐ側ＡｌＧａＩｎＡｓ光ガイド層１０３、ｐ型ＩｎＰクラッド層１０４、ｐ型ＩｎＧａＡｓコンタクト層１０５を順に積層し、メサ形状に加工し、これをｐ型ＩｎＰ埋込層及びｎ型ＩｎＰ埋込層（ｐｎ埋込層１０６）で埋め込んだ構造（ｐｎｐｎ埋込ヘテロ構造）になっている。

なお、高抵抗半導体層（半絶縁性半導体層）で埋め込んだ構造（半絶縁性埋込ヘテロ構造；ＳＩ−ＢＨ構造；Semi-Insulating Buried Heterostructure）などの他の埋込構造やリッジ構造などの他の導波路構造を有するものもある。
このようなＡｌＧａＩｎＡｓ系多重量子井戸活性層を備える埋込型半導体レーザでは、有効質量の小さな電子に対する伝導帯側の量子井戸が深く、有効質量の大きな正孔に対する価電子帯側の量子井戸が浅いため、電流−光出力特性の温度依存性が小さくなる。また、埋込構造になっているため、緩和振動周波数が増大する。

一方、電界吸収型変調器を、ＡｌＧａＩｎＡｓ系多重量子井戸活性層を備えるものとして構成すると、電圧に対して急峻な消光特性が得られるようになる。
なお、先行技術調査の結果、以下の特許文献１，２が得られた。
特許文献１には、ＩｎＰ基板上にＩｎＡｌＡｓ層を成長させる場合の結晶性を改善すべく、ＩｎＰ層とＩｎＡｌＡｓ層との間にＩｎＧａＡｓ層又はＧａＡｓ層を入れることが開示されている。また、特許文献２にも同様の技術が開示されている。
特開平９−３６４９４号公報 特開２００２−２６４５７号公報

しかしながら、上述のように構成されるＡｌＧａＩｎＡｓ系多重量子井戸活性層を備える半導体レーザなどの光半導体素子では、従来のＩｎＧａＡｓＰ系の半導体材料からなる光半導体素子と比べて、初期的には良好な素子特性が得られるものの、通電試験を行なっていくと、素子特性が大幅に劣化（通電劣化）する場合があることがわかった。
本発明者らが、上述のように構成されるＡｌＧａＩｎＡｓ系埋込型半導体レーザ（図５参照；例えば共振器長３００μｍ）を作製し、通電試験を実施したところ、１００時間通電後には、光出力が９０％以上低下し、通電劣化してしまう場合がしばしば見られた。

なお、上述の埋込型半導体レーザと同様の構造を備える他の光半導体素子においても、同様に通電劣化が生じる可能性がある。また、活性層近傍に、Ａｌを含有する半導体層を備える光半導体素子においても、同様に通電劣化を生じる可能性がある。
本発明は、このような課題に鑑み創案されたもので、通電劣化を抑制できるようにした、光半導体素子を提供することを目的とする。

このため、本発明の光半導体素子は、ＡｌＧａＩｎＡｓ系歪多重量子井戸活性層と、活性層の上方に形成されたＡｌＧａＩｎＡｓ系上側光ガイド層と、上側光ガイド層の上側に接し、活性層よりもバンドギャップの大きいＩｎＧａＡｓ系上側中間層と、上側中間層の上側に接するＩｎＰクラッド層又はＩｎＧａＡｓＰ系半導体層と、クラッド層又はＩｎＧａＡｓＰ系半導体層の上方に設けられた第１電極と、活性層の下方に設けられた第２電極とを備え、上側中間層が、上側光ガイド層とクラッド層又は前記ＩｎＧａＡｓＰ系半導体層とが接しないように形成されていることを特徴としている。

本発明の光半導体素子によれば、通電劣化を抑制できるという利点がある。

本発明の一実施形態にかかる光半導体素子（埋込型半導体レーザ）の構成を示す模式的斜視図である。 ＩｎＰ基板上にＩｎＧａＡｓ層を形成した場合のＩｎＧａＡｓ層のＩｎ組成比に対するＩｎＰとＩｎＧａＡｓとの間の伝導帯側のバンド不連続の計算値を示す図である。 本発明の一実施形態にかかる光半導体素子（埋込型半導体レーザ）の変形例の構成を示す模式的断面図である。 本発明の一実施形態にかかる光半導体素子の他の変形例の構成を示す模式的断面図である。 従来の埋込型半導体レーザの構成を示す模式的断面図である。

符号の説明

１ ｎ型ＩｎＰ基板（第６半導体層）
２ ｎ型ＩｎＰバッファ層（第６半導体層）
３ ｎ側ＩｎＧａＡｓ系中間層（第５半導体層）
４ ｎ側ＡｌＧａＩｎＡｓ系光ガイド層（第４半導体層）
５ ＡｌＧａＩｎＡｓ／ＡｌＧａＩｎＡｓ歪多重量子井戸（ＭＱＷ）活性層
６ ｐ側ＡｌＧａＩｎＡｓ系光ガイド層（第１半導体層）
７ ｐ側ＩｎＧａＡｓ系中間層（第２半導体層）
８ ｐ型ＩｎＰ上側クラッド層（第３半導体層）
９ ｐ型ＩｎＧａＡｓコンタクト層
１０ ｐ型ＩｎＰ埋込層（電流狭窄層）
１１ ｎ型ＩｎＰ埋込層（電流狭窄層）
１２ ｐ側電極
１３ ｎ側電極
１４ ＳｉＯ₂絶縁膜
１５ ｐ型ＩｎＧａＡｓＰ系半導体層（第３半導体層）
２０ ＩｎＧａＡｓＰ系歪多重量子井戸活性層
２１ ｐ型ＩｎＡｌＡｓ系半導体層（第１半導体層）
２３ 下側ＩｎＧａＡｓ系半導体層
２４ 上側ＩｎＧａＡｓ系半導体層（第２半導体層）

以下、図面により、本発明の実施の形態にかかる光半導体素子について、図１〜図４を参照しながら説明する。
本実施形態にかかる光半導体素子は、例えばＡｌＧａＩｎＡｓ系（ＡｌＧａＩｎＡｓ，ＩｎＧａＡｓ，ＩｎＡｌＡｓを含む）の半導体材料からなる活性層を備える半導体レーザ（ここでは１．３μｍ帯の埋込型半導体レーザ）であって、電流狭窄構造としてｐｎｐｎ埋込ヘテロ構造（ｐｎｐｎ−ＢＨ構造：pnpn Buried Heterostructure）を採用したものである。

具体的には、本埋込型半導体レーザは、図１に示すように、ｎ型ＩｎＰ基板１（第６半導体層）上に、必要に応じてｎ型ＩｎＰバッファ層２（第６半導体層；例えば０．５μｍ）と、ｎ側中間層３（第５半導体層）と、ｎ側光ガイド層４（第４半導体層）と、ＡｌＧａＩｎＡｓ／ＡｌＧａＩｎＡｓ歪多重量子井戸（ＭＱＷ）活性層５と、ｐ側光ガイド層（第１半導体層）６と、ｐ側中間層７（第２半導体層）と、ｐ型ＩｎＰ上側クラッド層８（第３半導体層；例えば全体の厚さ３μｍ）と、ｐ型ＩｎＧａＡｓコンタクト層９（例えば厚さ０．５μｍ）と、ｐ型ＩｎＰ埋込層１０（電流狭窄層）と、ｎ型ＩｎＰ埋込層１１（電流狭窄層）と、ｐ側電極１２と、ｎ側電極１３と、ＳｉＯ₂膜（絶縁膜）１４とを備えるものとして構成される。なお、ｎ型ＩｎＰ基板１及びｎ型ＩｎＰバッファ層２は、クラッド層として機能するため、これらをｎ型ＩｎＰ下側クラッド層という。

本実施形態では、ＡｌＧａＩｎＡｓ／ＡｌＧａＩｎＡｓ歪多重量子井戸（ＭＱＷ）活性層５は、ＡｌＧａＩｎＡｓ系（ＡｌＧａＩｎＡｓ，ＩｎＧａＡｓ，ＩｎＡｌＡｓを含む）の半導体材料（Ａｌを含有する半導体材料）からなり、例えば、厚さ４．２ｎｍの１．２％圧縮歪ＡｌＧａＩｎＡｓ井戸層と、バンドギャップ波長１．０５μｍ、厚さ１０ｎｍのＡｌＧａＩｎＡｓバリア層とを１０層積層させた歪多重量子井戸構造（組成の異なるＡｌＧａＩｎＡｓ層を積層させた構造）になっている。

ｐ側光ガイド層６は、ＡｌＧａＩｎＡｓ系（ＡｌＧａＩｎＡｓ，ＩｎＡｌＡｓを含む）の半導体材料からなり、例えば、そのバンドギャップ波長は１．０５μｍで、その厚さは２０ｎｍである。つまり、活性層５の上方に、Ａｌを含有する半導体材料からなる第１半導体層６（ｐ側ＡｌＧａＩｎＡｓ系光ガイド層；上側光ガイド層）が形成されている。
ｐ側中間層７は、ｐ側光ガイド層６の上方に形成されており、ＩｎＧａＡｓ系（ＩｎＧａＡｓ，ＧａＡｓを含む）の半導体材料からなる。つまり、ｐ側光ガイド層６の上方に、Ａｌ及びＰを含有しない半導体材料からなる第２半導体層７（ｐ側ＩｎＧａＡｓ系中間層；上側中間層）が形成されている。

ｐ型ＩｎＰ上側クラッド層８は、ｐ側ＩｎＧａＡｓ系中間層７の上方に形成されている。つまり、ｐ側ＩｎＧａＡｓ系中間層７の上方に、Ａｌを含有せず、Ｐを含有する半導体材料からなる第３半導体層８（ｐ型ＩｎＰ上側クラッド層）が形成されている。
そして、ｐ側ＩｎＧａＡｓ系中間層７（第２半導体層）は、ｐ側ＡｌＧａＩｎＡｓ系光ガイド層６（第１半導体層）とｐ型ＩｎＰ上側クラッド層８（第３半導体層）とが接しないように形成されている。

このように、本実施形態では、ｐ側ＡｌＧａＩｎＡｓ系光ガイド層６とｐ型ＩｎＰ上側クラッド層８との間に、ｐ側ＩｎＧａＡｓ系中間層７が挿入されているため、通電劣化を抑制することができる。このメカニズムについては、まだ明確なものが得られていないが、反応性の高いＡｌ上にＰが導入されることで、本来形成されるべき混晶とは異なる物質が界面に形成されて結晶欠陥が誘発され、これにより、通電劣化が生じていたのではないかと考えられる。

一方、ｎ側光ガイド層４は、ＡｌＧａＩｎＡｓ系（ＡｌＧａＩｎＡｓ，ＩｎＡｌＡｓを含む）の半導体材料からなり、例えばそのバンドギャップ波長は１．０５μｍで、その厚さは２０ｎｍである。つまり、活性層５の下方に、Ａｌを含有する半導体材料からなる第４半導体層４（ｎ側ＡｌＧａＩｎＡｓ系光ガイド層；下側光ガイド層）が形成されている。

ｎ側中間層３は、ｎ側光ガイド層４の下方に形成されており、ＩｎＧａＡｓ系（ＩｎＧａＡｓ，ＧａＡｓを含む）の半導体材料からなる。つまり、ｎ側光ガイド層４の下方に、Ａｌ及びＰを含有しない半導体材料からなる第５半導体層３（ｎ側ＩｎＧａＡｓ系中間層；下側中間層）が形成されている。
ｎ型ＩｎＰバッファ層２（ｎ型ＩｎＰ下側クラッド層）は、ｎ側ＩｎＧａＡｓ系中間層３の下方に形成されている。つまり、ｎ側ＩｎＧａＡｓ系中間層３の下方に、Ａｌを含有せず、Ｐを含有する半導体材料からなる第６半導体層２（ｎ型ＩｎＰバッファ層；ｎ型ＩｎＰ下側クラッド層）が形成されている。なお、ｎ型ＩｎＰバッファ層２を設けない場合には、ｎ側ＩｎＧａＡｓ系中間層３の下方に、Ａｌを含有せず、Ｐを含有する半導体材料からなる第６半導体層としてｎ型ＩｎＰ基板（ｎ型ＩｎＰ下側クラッド層）１が設けられることになる。

そして、ｎ側ＩｎＧａＡｓ系中間層３（第５半導体層）は、ｎ側ＡｌＧａＩｎＡｓ系光ガイド層４（第４半導体層）とｎ型ＩｎＰ下側クラッド層（ここではｎ型ＩｎＰバッファ層２；この層を有しない場合にはｎ型ＩｎＰ基板１；第６半導体層）とが接しないように形成されている。
このように、ｎ型ＩｎＰ下側クラッド層（ここではｎ型ＩｎＰバッファ層２；この層を有しない場合にはｎ型ＩｎＰ基板１）とｎ側ＡｌＧａＩｎＡｓ系光ガイド層４との間にｎ側ＩｎＧａＡｓ系中間層３が挿入されているため、結晶性を改善することができる。

特に、本実施形態では、活性層５よりもバンドギャップが広くなり、かつ、ＩｎＰ層［ｐ型ＩｎＰ上側クラッド層８又はｎ型ＩｎＰ下側クラッド層（ここではｎ型ＩｎＰバッファ層２；この層を有しない場合にはｎ型ＩｎＰ基板１）］に対して障壁ができないように、ｐ側ＩｎＧａＡｓ系中間層７及びｎ側ＩｎＧａＡｓ系中間層３を比較的大きな引張歪を有する、厚さ１ｎｍのＩｎ_0.25Ｇａ_0.75Ａｓ層としている。

このような組成とすることで、ｐ側ＩｎＧａＡｓ系中間層７及びｎ側ＩｎＧａＡｓ系中間層３に大きな歪みを入れて、活性層５よりもバンドギャップが広くなるようにしている。このようにしているのは、ｎ側ＩｎＧａＡｓ系中間層３及びｐ側ＩｎＧａＡｓ系中間層７は、いずれも活性層５や光ガイド層４，６の近傍に設けられるため、これらの中間層３，７で吸収が生じないようにするためである。

なお、ｐ側ＩｎＧａＡｓ系中間層７及びｎ側ＩｎＧａＡｓ系中間層３の組成及び厚さは、これに限られるものではなく、他の組成、厚さのものを用いることもできる。
ここで、組成や厚さの選定は、（１）特性を劣化させないように、活性層５よりもバンドギャップが広く、吸収が生じないこと、（２）格子歪みが大きすぎて、結晶欠陥を生じないこと、（３）キャリアの注入を妨げないこと（ここではＩｎＰ層に対して障壁ができないこと）、などの条件を満たすように行なえば良い。

ここで、図２は、ＩｎＰ基板上にＩｎＧａＡｓ層を形成した場合のＩｎＧａＡｓ層のＩｎ組成比に対するＩｎＰとＩｎＧａＡｓとの間の伝導帯側のバンド不連続の計算値（伝導帯不連続値）を示している。なお、ここでは、一般的に報告されている材料パラメータを用いて計算している。
ＩｎＰとの伝導帯不連続値（図２の縦軸）が正の値の場合に、ＩｎＰ基板に存在する電子に対してエネルギ障壁が形成される。

このため、キャリアの注入を妨げないようにするためには、ＩｎＰとの伝導帯不連続値（図２の縦軸）が負の値になるように、ｎ側ＩｎＧａＡｓ系中間層３のＩｎ組成比を選定するのが好ましい。
但し、ｎ側ＩｎＧａＡｓ系中間層３のＩｎ組成比が小さく、ＩｎＰとの伝導帯不連続値が正の値になって、障壁が形成されてしまうような場合であっても、厚さが薄い場合にはキャリアは注入される。このため、ｎ側ＩｎＧａＡｓ系中間層３のＩｎ組成比を小さくする場合には、ｎ側ＩｎＧａＡｓ系中間層３を、障壁が生じてもトンネル可能な２ｎｍ以下の薄膜にするのが望ましい。例えば厚さを１ｎｍ程度までとするのであれば、ｎ側ＩｎＧａＡｓ系中間層３として、ＧａＡｓ中間層を用いることもできる。なお、ＧａＡｓは２元であり、安定した結晶成長が可能であるため、結晶成長の観点からはＧａＡｓを用いるのが望ましい。

なお、本実施形態のものは上記の条件を満たしているが、結晶欠陥が生じないようにするためには、ｐ側ＩｎＧａＡｓ系中間層７及びｎ側ＩｎＧａＡｓ系中間層３の組成及び厚さを結晶成長時に格子緩和が生じない値に設定する必要がある。
また、本実施形態の埋込型半導体レーザは、１．３μｍ帯の埋込型半導体レーザであるため、ｐ側ＩｎＧａＡｓ系中間層７及びｎ側ＩｎＧａＡｓ系中間層３として、厚さ１ｎｍのＩｎ_0.25Ｇａ_0.75Ａｓ層を用いているが、これに限られるものではない。

例えば、１．５５μｍ帯の埋込型半導体レーザの場合には、１．５５μｍ帯の埋込型半導体レーザを構成する活性層５よりもバンドギャップが広くなるように、ｐ側ＩｎＧａＡｓ系中間層７及びｎ側ＩｎＧａＡｓ系中間層３の組成及び厚さを選定すれば良い。このため、ｐ側ＩｎＧａＡｓ系中間層７及びｎ側ＩｎＧａＡｓ系中間層３として、上述の１．３μｍ帯の埋込型半導体レーザよりもＩｎ組成比が大きい（格子歪みが小さい）ものを用いることができる。

また、本実施形態では、ｐ側ＩｎＧａＡｓ系中間層７及びｎ側ＩｎＧａＡｓ系中間層３の組成及び厚さを同じにしているが、これらを異なる組成、厚さを持つものとして構成しても良い。
ところで、本埋込型半導体レーザでは、図１に示すように、活性層５及び光ガイド層４，６を含むメサ構造（ストライプ状のメサ形状）を形成し、その両側に、メサ構造が埋め込まれるように、ｎ型ＩｎＰ基板１上に、ｐ型ＩｎＰ埋込層１０（電流狭窄層）及びｎ型ＩｎＰ埋込層１１（電流狭窄層）を形成し、その上に、ｐ型ＩｎＰ上側クラッド層８、ｐ型ＩｎＧａＡｓコンタクト層９を形成することで、ｐｎｐｎ埋込構造を形成し、これを電流狭窄構造としている。

また、ｎ側電極１３は、例えばＡｕＧｅ電極であり、基板裏面側に形成されている。一方、基板表面側は活性層５の上方部分を除いてＳｉＯ₂膜１４で覆われている。そして、活性層５の上方部分には、ｐ側電極１２として、例えばＴｉ／Ｐｔ／Ａｕ電極が形成されている。
次に、本実施形態にかかる光半導体素子（ＡｌＧａＩｎＡｓ系埋込型半導体レーザ）の製造方法について、図１を参照しながら説明する。

まず、ｎ型ＩｎＰ基板１上に、必要に応じてｎ型ＩｎＰバッファ層２、ｎ側ＩｎＧａＡｓ系中間層３、ｎ側ＡｌＧａＩｎＡｓ系光ガイド層４、ＡｌＧａＩｎＡｓ／ＡｌＧａＩｎＡｓ歪多重量子井戸活性層５、ｐ側ＡｌＧａＩｎＡｓ系光ガイド層６、ｐ側ＩｎＧａＡｓ系中間層７、ｐ型ＩｎＰ上側クラッド層８の一部を、例えば有機金属気相成長法（ＭＯＶＰＥ；organometallic vapor phase epitaxy法）によって順に成長させて積層構造を形成する。

次に、表面にエッチング用マスクとしてＳｉＯ₂膜（ＳｉＯ₂マスク）を形成する。ＳｉＯ₂膜は、通常のフォトリソグラフィ技術を用いて、例えば幅１．４μｍのストライプ状に加工して形成する。
次いで、このＳｉＯ₂マスクを用いて、例えばＩＣＰ−ＲＩＥ（Inductively Coupled Plasma Reactive Ion Etching）法（誘導結合型プラズマ反応性イオンエッチング法）などのドライエッチングによって、ｎ型ＩｎＰバッファ層２まで達するようにメサ形状に加工して、例えば高さ１．５μｍ程度のメサ構造を形成する。

続いて、メサ表面に形成されたダメージ層をウェットエッチングによって薄く除去した後、ＭＯＶＰＥ装置に入れて、例えばＭＯＶＰＥ法によって、メサ構造の両側が埋め込まれるように、ｐ型ＩｎＰ埋込層１０及びｎ型ＩｎＰ埋込層１１からなる電流狭窄層を成長させる。
その後、メサ構造上のＳｉＯ₂マスクを除去した後、例えばＭＯＶＰＥ法によって、全面に、残りのｐ型ＩｎＰ上側クラッド層８及びｐ型ＩｎＧａＡｓコンタクト層９を成長させる。

そして、通常のプロセスによって電極１２，１３を形成する。つまり、ＳｉＯ₂膜（絶縁膜）１４を形成した後、活性層５の上方に形成されているＳｉＯ₂膜１４を除去し、例えばＴｉ／Ｐｔ／Ａｕからなるｐ側電極１２を形成する。一方、ｎ型ＩｎＰ基板１の裏面側には、例えばＡｕＧｅからなるｎ側電極１３を形成する。
本実施形態にかかる光半導体素子によれば、通電劣化を抑制できるという利点がある。

本発明者らが、上述の本実施形態にかかる埋込型半導体レーザ、即ち、ＡｌＧａＩｎＡｓ／ＡｌＧａＩｎＡｓ歪多重量子井戸（ＭＱＷ）活性層５を備える半導体レーザにおいて、ｎ型ＩｎＰ下側クラッド層（ここではｎ型ＩｎＰバッファ層２；この層を有しない場合にはｎ型ＩｎＰ基板１）とｎ側ＡｌＧａＩｎＡｓ系光ガイド層４との間、及び、ｐ側ＡｌＧａＩｎＡｓ系光ガイド層６とｐ型ＩｎＰ上側クラッド層８との間に、ＩｎＧａＡｓ系中間層３，７を挿入した構造のものを作製し、従来構造（図５参照）のものとの比較評価を行なった。

この結果、従来構造のものでは、上述の「発明が解決しようとする課題」の欄で説明したように、１００時間通電後には光出力が９０％以上低下してしまう場合がしばしば見られたのに対し、上述の構造を備える本埋込型半導体レーザ（例えば共振器長３００μｍ；ファブリ・ペロー型半導体レーザ）では、初期的には従来構造のものと同様に良好な素子特性が得られ、１００時間通電後も光出力の低下を３％以内に抑えることができ、通電劣化を抑制できることが確認できた。

なお、本発明は、上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。
例えば、上述の実施形態では、ｐ側ＩｎＧａＡｓ系中間層７の直上にｐ型ＩｎＰ上側クラッド層８が形成されているが、これに限られるものではなく、例えば図３に示すように、ｐ側ＩｎＧａＡｓ系中間層７上に、ｐ型ＩｎＧａＡｓＰ系（ＩｎＧａＡｓＰ，ＩｎＧａＰを含む）の半導体材料からなるｐ型ＩｎＧａＡｓＰ系半導体層（中間層；第３半導体層）１５を介して、ｐ型ＩｎＰ上側クラッド層８を形成しても良い。つまり、ｐ側ＩｎＧａＡｓ系中間層７とｐ型ＩｎＰ上側クラッド層８との間にｐ型ＩｎＧａＡｓＰ系半導体層１５を挿入しても良い。例えば、厚さ１０ｎｍのｐ型Ｉｎ_0.96Ｇａ_0.04Ａｓ_0.09Ｐ_0.91半導体層を挿入すれば良い。

同様に、本実施形態では、ｎ側ＩｎＧａＡｓ系中間層３の直下にｎ型ＩｎＰバッファ層２が形成されているが、これに限られるものではなく、例えば、ｎ側ＩｎＧａＡｓ系中間層３の下に、ｎ型ＩｎＧａＡｓＰ層系の半導体材料からなる層（中間層）を介して、ｎ型ＩｎＰバッファ層２（これを有しない場合はｎ型ＩｎＰ基板１）が位置するように構成しても良い。つまり、ｎ型ＩｎＰ下側クラッド層（ｎ型ＩｎＰバッファ層２；これを有しない場合にはｎ型ＩｎＰ基板１）とｎ側ＩｎＧａＡｓ系中間層３との間にｎ型ＩｎＧａＡｓＰ系半導体層を挿入しても良い。

つまり、上述の実施形態では、積層構造を、ｎ側はＩｎＰ／ＩｎＧａＡｓ／ＡｌＧａＩｎＡｓとし、ｐ側はＡｌＧａＩｎＡｓ／ＩｎＧａＡｓ／ＩｎＰとしているが、これに限られるものではなく、例えば、ｎ側はＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＧａＡｓ／ＡｌＧａＩｎＡｓとし、ｐ側はＡｌＧａＩｎＡｓ／ＩｎＧａＡｓ／ＩｎＧａＡｓＰ／ＩｎＰとしても良い。

特に、図３に示すように、ｐ側ＩｎＧａＡｓ系中間層７とｐ型ＩｎＰ上側クラッド層との間にｐ型ＩｎＧａＡｓＰ層１５（例えばバンドギャップ波長０．９５μｍ）を挿入すると、価電子帯側のバンド不連続を小さくすることができ、これにより、素子抵抗をより小さくできるようになる。
また、上述の実施形態では、ｎ型ＩｎＰ下側クラッド層（ここではｎ型ＩｎＰバッファ層２；これを有しない場合にはｎ型ＩｎＰ基板１）とｎ側ＡｌＧａＩｎＡｓ系光ガイド層４との間、及び、ｐ側ＡｌＧａＩｎＡｓ系光ガイド層６とｐ型ＩｎＰ上側クラッド層８との間の両方に、ＩｎＧａＡｓ系中間層３，７を挿入しているが、これに限られるものではなく、通電劣化を抑制するためには、少なくとも、ｐ側ＡｌＧａＩｎＡｓ系光ガイド層６とｐ型ＩｎＰ上側クラッド層８との間にｐ側ＩｎＧａＡｓ系中間層７を挿入すれば良い。

但し、ｎ型ＩｎＰ下側クラッド層（ここではｎ型ＩｎＰバッファ層２；これを有しない場合にはｎ型ＩｎＰ基板１）とｎ側ＡｌＧａＩｎＡｓ系光ガイド層４との間にｎ側ＩｎＧａＡｓ系中間層３を挿入することで、結晶性を改善することができるため、結晶性を改善しながら、通電劣化を抑制するためには、本実施形態のように、両方にＩｎＧａＡｓ系中間層３，７を挿入するのが望ましい。

また、上述の実施形態では、活性層として、ＡｌＧａＩｎＡｓ／ＡｌＧａＩｎＡｓ歪多重量子井戸活性層を用いているが、これに限られるものではなく、他の材料、組成からなる活性層、無歪の多重量子井戸活性層、バルク構造や量子ドットを用いる構造などの他の構造の活性層などであっても良い。
つまり、本光半導体素子は、Ａｌを含有する半導体材料からなる第１半導体層と、Ａｌ及びＰを含有せず、活性層よりもバンドギャップの大きい半導体材料からなる第２半導体層と、Ａｌを含有せず、Ｐを含有する半導体材料からなる第３半導体層とを備え、第２半導体層が、第１半導体層と第３半導体層とが接しないように形成されていれば良く、例えば、図４に示すように、ＩｎＧａＡｓＰ系（ＩｎＧａＡｓＰ，ＩｎＰ，ＩｎＡｓＰ，ＩｎＧａＡｓ，ＩｎＧａＰを含む）歪多重量子井戸活性層２０を備え、このＩｎＧａＡｓＰ系歪多重量子井戸活性層２０のｐ側に電子のオーバフローを抑えるために、ｐ型ＡｌＧａＩｎＡｓ系（ＡｌＧａＩｎＡｓ，ＩｎＡｌＡｓを含む）の半導体材料からなるｐ型ＡｌＧａＩｎＡｓ系半導体層２１（ここではｐ型ＩｎＡｌＡｓ半導体層；第１半導体層）を設けた構造の光半導体素子に適用することもできる。

この場合、光半導体素子は、ｎ型ＩｎＰ基板１上に必要に応じてバッファ層２を介して形成されたＩｎＧａＡｓＰ系歪多重量子井戸活性層２０上に、ＩｎＧａＡｓ系（ＩｎＧａＡｓ，ＧａＡｓを含む）の半導体材料からなる下側ＩｎＧａＡｓ系半導体層２３（例えば厚さ１ｎｍのＩｎ_0.2Ｇａ_0.8Ａｓ層）、ｐ型ＩｎＡｌＡｓ層２１（例えば厚さ２０ｎｍ）、ＩｎＧａＡｓ系（ＩｎＧａＡｓ，ＧａＡｓを含む）の半導体材料からなる上側ＩｎＧａＡｓ系半導体層２４（例えば厚さ１ｎｍのＩｎ_0.2Ｇａ_0.8Ａｓ層；第２半導体層）、ｐ型ＩｎＰクラッド層８（第３半導体層）、ｐ型ＩｎＧａＡｓコンタクト層９を積層し、メサ形状に加工し、これをｐ型ＩｎＰ埋込層１０及びｎ型ＩｎＰ埋込層１１で埋め込んだ構造になっている。なお、図４では、上述の実施形態（図１参照）と同じものには同じ符号を付している。

なお、ここでは、ｐ型ＩｎＡｌＡｓ層２１の上側及び下側に、同じ組成、厚さのＩｎＧａＡｓ系半導体層を設けているが、これらは異なる組成、厚さにしても良い。
なお、上側ＩｎＧａＡｓ系半導体層２４とｐ型ＩｎＰ層２５との間に、ｐ型ＩｎＧａＡｓＰ系半導体層（第３半導体層）を設けても良い。これにより、価電子帯側のバンド不連続を小さくすることができ、素子抵抗をより小さくできるようになる。

また、上述の実施形態では、本発明を、光ガイド層を備える埋込型半導体レーザに適用した場合を例に説明しているが、これに限られるものではなく、本発明は、光ガイド層を備えない埋込型半導体レーザに適用することもできる。この場合、埋込型半導体レーザは、Ａｌを含有する半導体材料（例えばＡｌＧａＩｎＡｓ系の半導体材料）からなる活性層を備え、活性層とｐ型ＩｎＰ上側クラッド層との間にｐ側ＩｎＧａＡｓ系中間層を挿入する。これにより、通電劣化を抑制することができる。また、結晶性を改善するためには、活性層とｎ型ＩｎＰ下側クラッド層（ここではｎ型ＩｎＰバッファ層２；これを有しない場合にはｎ型ＩｎＰ基板１）との間にもｎ側ＩｎＧａＡｓ系中間層を挿入する。

また、上述の実施形態では、ｐ型ＩｎＰ埋込層及びｎ型ＩｎＰ埋込層を形成することで、電流狭窄構造をｐｎｐｎ埋込ヘテロ構造によって構成しているが、これに限られるものではなく、例えば、Ｆｅ−ＩｎＰ層などの半絶縁性ＩｎＰ埋込層（高抵抗半導体層）を用いる半絶縁性埋込ヘテロ構造（ＳＩ−ＢＨ；Semi-Insulating Buried Heterostructure）や半絶縁性平面埋込ヘテロ構造（ＳＩ−ＰＢＨ；semi-insulating blocked planar buried heterostructure）によって電流狭窄構造を構成しても良い。

また、導波路構造としても、上述のｐｎ埋め込みの導波路、高抵抗層を用いた埋め込み導波路以外にも、リッジ型導波路など他の導波路構造を用いることも可能である。所望の性能実現の設計に応じて素子長は選ぶことができ、端面コートも適用することが可能である。
また、上述の実施形態では、ファブリ・ペロー型の半導体レーザを例に説明しているが、これに限られるものではない。例えば、回折格子を有する分布帰還型(Distributed Feed-Back；ＤＦＢ)レーザや分布反射型（Distributed BraggReflector；ＤＢＲ）レーザにも本発明を適用することができる。また、例えば、上述の実施形態の半導体レーザと同様の構造を有する半導体変調器（例えば電界吸収型変調器；ＥＡ変調器）や半導体変調器を集積した半導体レーザなどの他のデバイスにも本発明を適用することができる。

また、上述の実施形態では、ｎ型ＩｎＰ基板（第１の導電型の半導体基板）上に形成した半導体レーザを例に説明しているが、これに限られるものはない。例えばｐ型ＩｎＰ基板（第２の導電型の半導体基板）上に形成しても良いし、高抵抗ＩｎＰ基板（ＳＩ−ＩｎＰ基板）上に形成しても良い。また、ＩｎＰ以外の半導体材料からなる基板上に形成しても良い。

Claims (5)

1. ＡｌＧａＩｎＡｓ系歪多重量子井戸活性層と、
   前記活性層の上方に形成されたＡｌＧａＩｎＡｓ系上側光ガイド層と、
   前記上側光ガイド層の上側に接し、前記活性層よりもバンドギャップの大きいＩｎＧａＡｓ系上側中間層と、
   前記上側中間層の上側に接するＩｎＰクラッド層又はＩｎＧａＡｓＰ系半導体層と、
   前記クラッド層又は前記ＩｎＧａＡｓＰ系半導体層の上方に設けられた第１電極と、
   前記活性層の下方に設けられた第２電極とを備え、
   前記上側中間層が、前記上側光ガイド層と前記クラッド層又は前記ＩｎＧａＡｓＰ系半導体層とが接しないように形成されていることを特徴とする、光半導体素子。
2. 前記活性層と前記第２電極との間に設けられたＡｌＧａＩｎＡｓ系下側光ガイド層と、
   前記下側光ガイド層の下側に接し、前記活性層よりもバンドギャップの大きいＩｎＧａＡｓ系下側中間層と、
   前記下側中間層の下側に接するＩｎＰ基板又は前記ＩｎＰ基板上に形成されたＩｎＰバッファ層とを備え、
   前記下側中間層が、前記下側光ガイド層と前記基板又はバッファ層とが接しないように形成されていることを特徴とする、請求項１に記載の光半導体素子。
3. ＩｎＧａＡｓＰ系歪多重量子井戸活性層と、
   前記活性層の上方に形成されたＩｎＧａＡｓ系半導体層と、
   前記ＩｎＧａＡｓ系半導体層の上方に形成されたＡｌＧａＩｎＡｓ系半導体層と、
   前記ＡｌＧａＩｎＡｓ系半導体層の上側に接し、前記活性層よりもバンドギャップの大きいＩｎＧａＡｓ系中間層と、
   前記中間層の上側に接するＩｎＰクラッド層又はＩｎＧａＡｓＰ系半導体層と、
   前記クラッド層又は前記ＩｎＧａＡｓＰ系半導体層の上方に設けられた第１電極と、
   前記活性層の下方に設けられた第２電極とを備え、
   前記中間層が、前記ＡｌＧａＩｎＡｓ系半導体層と前記クラッド層又は前記ＩｎＧａＡｓＰ系半導体層とが接しないように形成されていることを特徴とする、請求項１記載の光半導体素子。
4. 前記中間層が、厚さが２ｎｍ以下のＩｎＧａＡｓ層であることを特徴とする、請求項１〜３のいずれか１項に記載の光半導体素子。
5. 前記活性層を含むメサ構造と、
   前記メサ構造を埋め込む埋込層とを備えることを特徴とする、請求項１〜４のいずれか１項に記載の光半導体素子。

Images