JP4968850B2 - フィルタ、フィルタの設計システム及び設計方法及び設計プログラム - Google Patents

Description

本発明は、フィルタ、フィルタの設計システム及び設計方法及び設計プログラムに係り、特に、信号のノイズ除去及び特定周波数帯の信号のみを通過させる、区分多項式函数の区間内分割値によるＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ：有限インパルス応答）フィルタ、ＦＩＲフィルタの設計システム及び設計方法及び設計プログラムに関する。

従来技術として、例えば、非特許文献１には、低折返しマルチレベルＦＩＲフィルタのための非最大間引きフィルタバンクの設計と実装について開示されている。
また、非特許文献２には、低折返し雑音で所望周波数特性を実現するフィルタバンクが開示されている。
さらに、非特許文献３には、完全再構成非最大間引きコサイン変調フィルタバンクの一実現法が開示されている。
その他にも、特許文献１には、サンプリングに使用するクロックの周期の１／２単位よりも細かな単位で遅延時間を設定できるようにしたＦＩＲフィルタが開示されている。
また、特許文献２には、実数値を持つ信号に対する最大間引きフィルタバンクと、その特別の場合であるコサイン変調フィルタバンクを効率的に実現することができるフィルタバンク及びフィルタリング方法が開示されている。

河野、高沢他 「低折返しマルチレベルＦＩＲフィルタのための非最大間引きフィルタバンクの設計と実装」 計測自動制御学会東北支部 第２２９回研究集会（２００６．６．９） 資料番号 ２２９−８ ｐ１−１１ 高沢、阿部他 「低折返し雑音で所望周波数特性を実現するフィルタバンク」 計測自動制御学会東北支部 第２１５回研究集会（２００４．５．２７） 資料番号 ２１５−７ ｐ１−１０ 伊丹、渡部他 「完全再構成非最大間引きコサイン変調フィルタバンクの一実現法」 電子情報通信学会論文誌 Ａ Ｖｏｌ．Ｊ８３−Ａ Ｎｏ．９ ｐｐ．１０３７−１０４６ ２０００年９月 特開２００６−２０１９１号公報 特開２００１−１０２９３１号公報

従来技術では、急峻な減衰特性を持つ高性能フィルタを構成する場合、膨大な入力タップ数、遅延回路及び乗算器を必要とし、所定の特性を持つフィルタ出力が安定するまで長大な経過時間を要していた。
さらに、近年、音、映像などのマルチメディアが音響信号圧縮（ＭＰ３）や映像信号圧縮（ＭＰＥＧ）等の形式で配信されているが、情報の洪水や、ジャギー等の発生による品質劣化が課題となっている。また、圧縮処理において、周波数領域での帯域分離が行われるが、過大な乗算器や遅延素子が必要となっている。
また、その他にも、従来のＲＥＭＥＺフィルタはＳＩＮＣ函数（無限区間の函数）を基本函数としているため、実際の回路では有限区間に打ち切る必要があるので、ノイズの発生原因となる可能性があることが分かっている。

本発明は、以上の点に鑑み、入力タップ数、遅延回路及び乗算器が少なく、所望の特性を確実に得ることができる、周波数分離性の優れた狭帯域ＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供することを目的の一つとする。
本発明はまた、ノイズ除去特性に優れた低コストなＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供することを目的の一つとする。
また、本発明は、ジャギー等を発生させない信号処理に適切なＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供することを目的の一つとする。
なお、ＦＩＲフィルタは、例えば、アンプ等の音響装置、動画、静止画処理のための画像装置、携帯電話等の通信装置、制御装置、コンピュータ、ＰＣ等の様々な各種装置に用いることができる。

本発明の第１の解決手段によると、
有限の区分的多項式で構成される標本化函数の各多項式の接続点である節点値をフィルタ係数とした低域通過型基本フィルタＬ_０と、前記低域通過型基本フィルタを周波数スケーリングした複数の低域通過型フィルタＬ_Ｍと、前記フィルタ係数の符号をひとつおきに反転して係数とした高域通過型基本フィルタＨ_０と、前記高域通過型基本フィルタを周波数スケーリングした複数の高域通過型フィルタＨ_Ｍと、により、次式で表されるように縦続接続して形成された通過域部フィルタＧ_ｐａｓｓと、
ここで、Ｇ_ｐａｓｓの各添え字については以下の通り。
α_Ｐ，β_Ｐ ：累乗値（同じＬ_Ｐ，Ｎ１や［１−Ｈ_Ｐ，Ｎ２］をα_Ｐ回、β_Ｐ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎ_ｐ ^（１），Ｎ２＝Ｎ_ｐ ^（２） とした。）
Ｎ_Ｐ ^（１） ：Ｌ_ｐ，Ｎ１においてＨ_Ｐのラダー接続の段数
Ｎ_Ｐ ^（２） ：［１−Ｈ_ｐ，Ｎ２］においてＬ_Ｐのラダー接続の段数
Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。

前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ _Ｍ と、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧ_ｓｔｏｐと、
α_ｋ，β_ｌ：累乗値（同じＬ_{ｐｋ，Ｎｋ}や［１−Ｈ_{ｑｌ，Ｎｌ}］をα_ｋ回、β_ｌ回接続することを示す。）
Ｎ_ｋ ：Ｌ_{ｐｋ，Ｎｋ}においてＨ_ｐのラダー接続の段数
Ｎ_ｌ ：［１−Ｈ_{ｑｌ，Ｎｌ}］においてＬ_ｐのラダー接続の段数
ｐ_ｋ，ｑ_ｌ：周波数をそれぞれ、（ｐ_ｋ＋１）、（ｑ_ｌ＋１）倍にスケーリングしたフィルタを示す。

を備え、
前記通過域部フィルタＧ_ｐａｓｓ及び前記阻止域部フィルタＧ_ｓｔｏｐを縦続接続することで形成されたフィルタが提供される。

本発明の第２の解決手段によると、
有限の区分的多項式で構成される標本化函数の各多項式の接続点である節点値をフィルタ係数とした低域通過型基本フィルタＬ_０と、前記低域通過型基本フィルタを周波数スケーリングした複数の低域通過型フィルタＬ_Ｍと、前記フィルタ係数の符号をひとつおきに反転した係数とした高域通過型基本フィルタＨ_０と、前記高域通過型基本フィルタを周波数スケーリングした複数の高域通過型フィルタＨ_Ｍと、により、次式で表されるように縦続接続して形成された通過域部フィルタＧ_ｐａｓｓと、

ここで、Ｇ_ｐａｓｓの各添え字については以下の通り。
α_Ｐ，β_Ｐ ：累乗値（同じＬ_Ｐ，Ｎ１や［１−Ｈ_Ｐ，Ｎ２］をα_Ｐ回、β_Ｐ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎ_ｐ ^（１），Ｎ２＝Ｎ_ｐ ^（２） とした。）
Ｎ_Ｐ ^（１） ：Ｌ_ｐ，Ｎ１においてＨ_Ｐのラダー接続の段数
Ｎ_Ｐ ^（２） ：［１−Ｈ_ｐ，Ｎ２］においてＬ_Ｐのラダー接続の段数
Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。

前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍと、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧ_ｓｔｏｐと、
α_ｋ，β_ｌ：累乗値（同じＬ_{ｐｋ，Ｎｋ}や［１−Ｈ_{ｑｌ，Ｎｌ}］をα_ｋ回、β_ｌ回接続することを示す。）
Ｎ_ｋ ：Ｌ_{ｐｋ，Ｎｋ}においてＨ_ｐのラダー接続の段数
Ｎ_ｌ ：［１−Ｈ_{ｑｌ，Ｎｌ}］においてＬ_ｐのラダー接続の段数
ｐ_ｋ，ｑ_ｌ：周波数をそれぞれ、（ｐ_ｋ＋１）、（ｑ_ｌ＋１）倍にスケーリングしたフィルタを示す。

を備え、前記通過域部フィルタＧ_ｐａｓｓ及び前記阻止域部フィルタＧ_ｓｔｏｐを縦続接続することで形成されたフィルタを設計する設計システムであって、
前記設計システムは、
設計仕様・条件、前記低域通過型基本フィルタＬ_０・前記複数の低域通過型フィルタＬ_Ｍ・高域通過型基本フィルタＨ_０・前記複数の高域通過型フィルタＨ_Ｍの特性、設計されたフィルタ構成を定義するためのデータを記憶する記憶部と、
前記記憶部にアクセスして、フィルタを設計する処理を実行するための処理部と
を備え、

処理部は、通過域、阻止域、遮断特性を表す通過域と阻止域の比Ｒを含む設計仕様を入力部又は記憶部から入力する手段と、
処理部は、最大スケール値Ｐを、入力部又は記憶部から入力する、又は、初期設定値に基づき定める手段と、
処理部は、前記通過域部フィルタＧ_ｐａｓｓにおいて設定した乗算器数の上限 Ｎ_ｐａｓｓ∈｛１，２，・・・｝ を越えないように、
（Ｎ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍの特性を記憶部から読み出し、前記通過域部フィルタＧ_ｐａｓｓの特性を求め、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、前記通過域部Ｇ_ｐａｓｓを形成し、求めたＮ_ｐ ^（１）、Ｎ_ｐ ^（２）、α_ｐ、β_ｐを記憶部に記憶する手段と、
処理部は、前記阻止域部フィルタＧ_ｓｔｏｐを

において、
（Ｎ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍ特性を記憶部から読み出し、前記阻止部フィルタＧ_ｓｔｏｐの特性を求め、
Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐ
を計算したとき、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、求めたＮ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌを記憶部に記憶し、

処理部は、前記通過域部フィルタＧ_ｐａｓｓ及び前記阻止域部フィルタＧ_ｓｔｏｐを縦続接続することより設計仕様を満たす特性を有するフィルタＧを形成する手段と、
を含むフィルタの設計システムが提供される。

本発明の第３の解決手段によると、
有限の区分的多項式で構成される標本化函数の各多項式の接続点である節点値をフィルタ係数とした低域通過型基本フィルタＬ_０と、前記低域通過型基本フィルタを周波数スケーリングした複数の低域通過型フィルタＬ_Ｍと、前記フィルタ係数の符号をひとつおきに反転した係数とした高域通過型基本フィルタＨ_０と、前記高域通過型基本フィルタを周波数スケーリングした複数の高域通過型フィルタＨ_Ｍと、により、次式で表されるように縦続接続して形成された通過域部フィルタＧ_ｐａｓｓと、

ここで、Ｇ_ｐａｓｓの各添え字については以下の通り。
α_Ｐ，β_Ｐ ：累乗値（同じＬ_Ｐ，Ｎ１や［１−Ｈ_Ｐ，Ｎ２］をα_Ｐ回、β_Ｐ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎ_ｐ ^（１），Ｎ２＝Ｎ_ｐ ^（２） とした。）
Ｎ_Ｐ ^（１） ：Ｌ_ｐ，Ｎ１においてＨ_Ｐのラダー接続の段数
Ｎ_Ｐ ^（２） ：［１−Ｈ_ｐ，Ｎ２］においてＬ_Ｐのラダー接続の段数
Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。

前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍと、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧ_ｓｔｏｐと、

α_ｋ，β_ｌ：累乗値（同じＬ_{ｐｋ，Ｎｋ}や［１−Ｈ_{ｑｌ，Ｎｌ}］をα_ｋ回、β_ｌ回接続することを示す。）
Ｎ_ｋ ：Ｌ_{ｐｋ，Ｎｋ}においてＨ_ｐのラダー接続の段数
Ｎ_ｌ ：［１−Ｈ_{ｑｌ，Ｎｌ}］においてＬ_ｐのラダー接続の段数
ｐ_ｋ，ｑ_ｌ：周波数をそれぞれ、（ｐ_ｋ＋１）、（ｑ_ｌ＋１）倍にスケーリングしたフィルタを示す。

を備え、前記通過域部フィルタＧ_ｐａｓｓ及び前記阻止域部フィルタＧ_ｓｔｏｐを縦続接続することで形成されたフィルタの設計方法、及び、前期フィルタをコンピュータで設計するための設計プログラムであって、
処理部は、通過域、阻止域、遮断特性を表す通過域と阻止域の比Ｒを含む設計仕様を入力部又は記憶部から入力するステップと、
処理部は、最大スケール値Ｐを、入力部又は記憶部から入力する、又は、初期設定値に基づき定めるステップと、
処理部は、前記通過域部フィルタＧ_ｐａｓｓにおいて設定した乗算器数の上限 Ｎ_ｐａｓｓ∈｛１，２，・・・｝ を越えないように、
（Ｎ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍの特性を記憶部から読み出し、前記通過域部フィルタＧ_ｐａｓｓの特性を求め、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、前記通過域部Ｇ_ｐａｓｓを形成し、求めたＮ_ｐ ^（１）、Ｎ_ｐ ^（２）、α_ｐ、β_ｐを記憶部に記憶するステップと、
処理部は、前記阻止域部フィルタＧ_ｓｔｏｐを

において、
（Ｎ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍの特性を記憶部から読み出し、前記阻止部フィルタＧ_ｓｔｏｐの特性を求め、
Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐ
を計算したとき、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、求めたＮ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌを記憶部に記憶し、

処理部は、前記通過域部フィルタＧ_ｐａｓｓ及び前記阻止域部フィルタＧ_ｓｔｏｐを縦続接続することより設計仕様を満たす特性を有するフィルタＧを形成するステップと、
を含むフィルタの設計方法、及び、前記フィルタをコンピュータで設計するための設計プログラムが提供される。

本発明の第４の解決手段によると、
有限の区分多項式で表されるインパルス応答関数の各多項式の接続点である節点値を係数とする低域通過型フィルタ及び高域通過型フィルタを基本とし、該低域通過型フィルタ及び高域通過型フィルタを周波数スケーリングした複数のスケーリングフィルタを、通過帯域幅が所定の要求幅以上となる様に選択し、該選択された複数のスケーリングフィルタを用いて、通過域特性を所定の要求特性となるように構成した通過域フィルタと、阻止域特性を所定の要求特性となるように構成した阻止域フィルタとを縦続構成で形成することを特徴とするフィルタが提供される。

本発明の第５の解決手段によると、
有限の区分多項式で表されるインパルス応答関数の各多項式の接続点である節点値を係数とする低域通過型フィルタ及び高域通過型フィルタを基本とし、該低域通過型フィルタ及び高域通過型フィルタを周波数スケーリングした複数のスケーリングフィルタを、通過帯域幅が所定の要求幅以上となる様に選択し、該選択された複数のスケーリングフィルタを用いて、要求特性を満足する低域通過型のスケーリングフィルタを選定し、該選定された低域通過型のスケーリングフィルタに対して、高域通過型のスケーリングフィルタをラダー状に接続することにより、フィルタの通過域特性を形成することを特徴とするフィルタが提供される。

本発明の第６の解決手段によると、
有限の区分多項式で表されるインパルス応答関数の各多項式の接続点である節点値を係数とする低域通過型フィルタ及び高域通過型フィルタを基本とし、該低域通過型フィルタ及び高域通過型フィルタを周波数スケーリングした複数のスケーリングフィルタを、通過帯域幅が所定の要求幅以上となる様に選択し、該選択された複数のスケーリングフィルタを用いて、要求特性を満足する高域通過型のスケーリングフィルタを選定し、該選定された高域通過型のスケーリングフィルタに対して、低域通過型のスケーリングフィルタをラダー状に接続することにより、フィルタの通過域特性を形成することを特徴とするフィルタが提供される。

本発明によると、入力タップ数、遅延回路及び乗算器が少なく、所望の特性を確実に得ることができる、周波数分離性の優れた狭帯域ＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供することができる。
また、本発明によると、ノイズ除去特性に優れた低コストなＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供することができる。
そして、本発明によると、ジャギー等を発生させない信号処理に適切なＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供することができる。

１．非再帰形ディジタルフィルタの伝達函数

一般に非再帰形ディジタルフィルタは、インパルス応答が有限個のパルスで表されるので、有限インパルス応答ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｃｅ）形とも呼ばれる。

図１は、非再帰型ディジタルフィルタの構成図である。
このフィルタは、遅延素子１−１〜１−Ｎと、乗算器２−０〜２−Ｎと、加算器３を備える。
このフィルタの伝達函数を求めてみると、例えばより以下の関係式が成立する。
ｘ_ｎ：入力
ｙ_ｎ：出力
ａ_０〜ａ_Ｎ：フィルタ係数（タップ係数）

ここで１クロックの各遅延素子１−１〜１−Ｎの伝達函数をｚ^−１で表すことができる。
このとき、ｘ_ｋ−１＝ｚ^−１ｘ_ｋが成立し、次のように書き改めることが可能である。
Ｙ（ｚ）＝ａ_０Ｘ（ｚ）＋ａ_１ｚ^−１Ｘ（ｚ）＋ａ_２ｚ^−２Ｘ（ｚ）＋・・・＋ａ_Ｎｚ^−ＮＸ（ｚ）
＝（ａ_０＋ａ_１ｚ^−１＋ａ_２ｚ^−２＋・・・＋ａ_Ｎｚ^−Ｎ）Ｘ（ｚ）
すなわち、
Ｙ（ｚ）＝Ａ（ｚ）Ｘ（ｚ）
ここで、伝達函数Ａ（ｚ）は、次のように表せる。
Ａ（ｚ）＝ａ_０＋ａ_１ｚ^−１＋ａ_２ｚ^−２＋・・・＋ａ_Ｎｚ^−Ｎ
以下に、上式の導出についての証明の詳細をｚ変換で説明する。
［証明］
（∵ ｐ＜０ のとき ｘ_ｐ＝０ より）

このように、非再帰形フィルタの伝達函数は、ｚの多項式で表すことができる。なお、フィルタ係数ａ_ｋが有界な値をもつ限り、このフィルタは安定に動作し、出力の振幅値が発散するようなことはない。

図２は、ＦＩＲフィルタの構成図を示す。
このフィルタは、遅延素子１１−１〜１１−Ｍと、乗算器１２−０〜１２−Ｍと、加算器１３を備える。
この図は、今、入力信号をｕ（ｋ）、フィルタ係数をｈ_ｋで表すとき、Ｍ＋１個の遅延素子ｚ^−１を用いて、上述の関係を示した構成である。
このとき伝達函数は、次式で表される。
ここで、ＦＩＲフィルタはインパルス入力に対し、フィルタ係数ｈ_０，ｈ_１，ｈ_２，・・・，ｈ_Ｍの値が時間列信号となるインパルス応答波形を出力する。したがって、インパルス応答波形が与えられれば、フィルタ係数が決定されるという特徴がある。

２．フルーエンシ（Ｆｌｕｅｎｃｙ）函数のフィルタへの適用

（１）フルーエンシ函数による基本フィルタ
まず、図３に、フルーエンシ函数のひとつであるＣ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数とその周波数特性の図を示す。
上図のように一般に、Ｃ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数は次式で表され、２次の区分的多項式で表される（ローカルサポート）。

また、下図のように、周波数特性は次式となり、線形位相、及び最大平坦特性を示す。
図４に、Ｃ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数のフィルタへの適用についての説明図を示す。
図中●印は、Ｃ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数の標本点（特異点）を示す。有限台のインパルス応答波形として、図に示すＣ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数と呼ばれる函数ψ（ｔ）が与えられた時、フィルタの遅延時間をサンプリング時間幅の１／２として、●印の縦軸の値ａ_ｋをフィルタ係数（タップ係数）ｈ_０，ｈ_１，ｈ_２，・・・，ｈ_Ｍに与えれば、最も低次のインパルス応答波形が再生される。このフィルタ係数ａ_ｋを持つフィルタを基本ローパスフィルタＬ_０とする。
図示 Ｃ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数ψでは基本ローパスフィルタは次のように表される。

図示の函数は、サンプリング時間間隔ｈで規格化した区間［−２、２］で、次式で表した例である。
上式は、以下の区分多項式で近似することができる。
これより、フィルタ係数は次のように与えられる。
ａ_０＝−１／１６
ａ_１＝０
ａ_２＝９／１６
ａ_３＝１
ａ_４＝９／１６
ａ_５＝０
ａ_６＝−１／１６

また、図５に、基本ローパスフィルタの周波数特性図を示す。
図示のような、周波数特性は、次のように表される。

つぎに、図６に、基本ハイパスフィルタの特性図を示す。
一般に上述のローパスフィルタＬ_０が決まれば、次式のようにハイパスフィルタＨ_０が求まる。

また、図７に、基本ハイパスフィルタの周波数特性図を示す。
図示のような、周波数特性は次のようになる。
以上のようなフルーエンシＤＡ函数を使う意義は、例えば、ローカルサポートのためフィルタ係数を有限個の範囲で取り扱うことができ、また、偶函数（線形位相）であるため、線形位相を実現することができることである。さらに、最大平坦特性により、通過域におけるリップルの課題を解消できることも挙げられる。

（２）スケーリング
ここで、上述の基本フィルタに対し、時間軸を（Ｍ＋１）倍、すなわち、フィルタの遅延時間間隔を１／（Ｍ＋１）倍にしたフィルタを考える。すなわち、次式のように周波数軸上スケーリングしたフィルタを定義する。ここで、Ｌ_Ｍ（ｚ）、Ｈ_Ｍ（ｚ）は、Ｌ_０（ｚ）、Ｈ_０（ｚ）をそれぞれ（Ｍ＋１）倍スケーリングしたものである。なお、このＭをスケーリングファクタと呼ぶ。

図８に、周波数軸上スケーリングの説明図を示す。
ずなわち、上式のように、周波数軸上スケーリングすることは、時間軸上においてはアップサンプリングに相当する。

図９に、Ｌ_０、Ｌ_１、Ｌ_２の特性図を示す。
この図は、基本ローパスフィルタＬ_０をそれぞれ２倍、３倍にスケーリングしたフィルタＬ_１、Ｌ_２の特性を示す。
フィルタＬ_１は、基本フィルタＬ_０が図示のようにスケーリングされ、フィルタＬ_２はさらにフィルタＬ_１が図示のようにスケーリングされる。フィルタＬ_３以降も同様にスケーリングされる。
図１０に、各スケーリングファクタｍのローパスフィルタ、ハイパスフィルタの特性図を示す。
本実施の形態では、図示のような、スケーリングされたローパスフィルタＬ_ｍおよびハイパスフィルタＨ_ｍ（ｍ＝０，１，２，．．．）を組み合わせて急峻な遮断特性を実現する。

（３）縦続接続
図１１に、基本フィルタの縦続接続による周波数特性の変化の説明図を示す。
例えば、上述のような各スケーリングファクタｍのフィルタを縦続接続することにより、以下の様なフィルタが構成できる。
図中、１段は、基本フィルタＬ_０の場合、２段は基本フィルタＬ_０とフィルタＬ_１を縦続接続した場合を示す。さらに、３段は、基本フィルタＬ_０とフィルタＬ_１とフィルタＬ_２を縦続接続した場合を示す。このように、スケーリングしたフィルタの縦続接続により、通過帯域幅を狭めること、及び、阻止域を低下させることが可能となる。上述の例はローパスフィルタのみで構成した例であるが、一般にはローパスフィルタとハイパスフィルタの組み合わせで、種々のフィルタＸ（ｚ）を構成することが可能となる。すなわち、フィルタＸ（ｚ）を一般的には次式で表すことができる。
Ｌ_０は、ローパス基本フィルタ（マザーフィルタ）である。
Ｈ_０は、ハイパス基本フィルタ（マザーフィルタ）である。
ｐ，ｑ は、スケーリング数（スケーリングファクタ）である。すなわち、周波数をｐ＋１倍又はｑ＋１倍にスケーリングしたフィルタを示す。
α_ｐは、同一スケーリングフィルタの接続回数であり、ｐ＋１倍にスケーリングしたローパスフィルタの接続数（累乗値）である。
β_ｑは、同一スケーリングフィルタの接続回数であり、ｑ＋１倍にスケーリングしたハイパスフィルタの接続数（累乗値）である。
Ｘ_０（ｚ）は目標の帯域幅（例えば、−３ｄＢ減衰までの周波数幅）を持つ最高次の
Ｌ_ｐ（ｚ）＝Ｌ_０（ｚ^ｐ＋１）
または、
Ｈ_ｑ（ｚ）＝Ｈ_０（ｚ^ｑ＋１）
で、その時の最高次数ｐ、ｑをＰ，Ｑとする。
また、目標帯域幅ｆ_ｐとマザーフィルタＬ_０，Ｈ_０の帯域幅ｆ_０との関係は次式で表される。
ｆ_ｐ＝ｆ_０／（ｐ＋１）

以上のような、縦続接続による効果として、通過域においては、帯域幅を縮小させることができ、また、阻止域においては、不要な帯域を減衰させることができる。

３．フィルタ回路構成

（１）Ｌ_ｐ（ｚ）の基本構成
Ｌ_０（ｚ）は、上述したような定義より
となる。

図１２に、フィルタの構成図を示す。
一例として、図示のように、上式のフィルタの演算回路は表される。

図１３に、基本ローパスフィルタＬ_０（ｚ）の構成図を示す。
また、上式のような基本ローパスフィルタＬ_０（ｚ）は、具体的には図示の回路構成で表される。
この基本ローパスフィルタは、遅延素子２１−１、２１−２、２１−３、２１−４、２１−５及び２１−６と、乗算器２２−１、２２−２、２２−３、２２−４及び２２−５と、加算器２３−１、２３−２、２３−３及び２３−４を備える。乗算器２２−１〜２２−５のフィルタ係数は、それぞれ−１／１６、９／１６、１、９／１６、−１／１６である。なお、乗算器２２−３は、係数が１なので、省略することができる。

図１４に、Ｍ＋１倍にスケーリングしたローパスフィルタＬ_Ｍ（ｚ）の構成図を示す。
Ｍ＋１倍にスケーリングしたローパスフィルタＬ_Ｍ（ｚ）は、図示のように、Ｌ_０と同様の構造であるが、Ｚ^−１がＺ^{−（Ｍ＋１）}となる。
このＭ＋１倍にスケーリングしたローパスフィルタは、Ｍ＋１個の遅延素子を持つブロック３１−１、３１−２、３１−３、３１−４、３１−５及び３１−６と、乗算器３２−１、３２−２、３２−３、３２−４及び３２−５と、加算器３３−１、３３−２、３３−３及び３３−４を備える。乗算器３２−１〜３２−５のフィルタ係数は、それぞれ−１／１６、９／１６、１、９／１６、−１／１６である。なお、乗算器３２−３は、係数が１なので、省略することができる。
また、例えば、この図では、各遅延素子３１−１〜３１−６は（Ｍ＋１）個の遅延素子を持つ。遅延素子の各ブロックは、（Ｍ＋１）サンプル遅延する遅延素子であれば、個数はいくつでもよい。

図１５に、基本ハイパスフィルタＨ_０（ｚ）の構成図を示す。
また、このような基本ハイパスフィルタＨ_０（ｚ）は、具体的には図示の回路構成で表される。
この基本ハイパスフィルタは、遅延素子４１−１、４１−２、４１−３、４１−４、４１−５及び４１−６と、乗算器４２−１、４２−２、４２−３、４２−４及び４２−５と、加算器４３−１、４３−２、４３−３及び４３−４を備える。乗算器４２−１〜４２−５のフィルタ係数は、それぞれ１／１６、−９／１６、１、−９／１６、１／１６である。なお、乗算器４２−３は、係数が１なので、省略することができる。

図１６に、Ｍ＋１倍にスケーリングしたハイパスフィルタＨ_Ｍ（ｚ）の構成図を示す。
Ｍ＋１倍にスケーリングしたハイパスフィルタＨ_Ｍ（ｚ）は、図示のように、Ｈ_０と同様の構造であるが、Ｚ^−１がＺ^{−（Ｍ＋１）}となる。
このＭ＋１倍にスケーリングしたハイパスフィルタは、Ｍ＋１個の遅延素子を持つブロック５１−１、５１−２、５１−３、５１−４、５１−５及び５１−６と、乗算器５２−１、５２−２、５２−３、５２−４及び５２−５と、加算器５３−１、５３−２、５３−３及び５３−４を備える。乗算器５２−１〜５２−５のフィルタ係数は、それぞれ１／１６、−９／１６、１、−９／１６、１／１６である。なお、乗算器５２−３は、係数が１なので、省略することができる。
また、例えば、この図では、各遅延素子５１−１〜５１−６は（Ｍ＋１）個の遅延素子を持つ。遅延素子の各ブロックは、（Ｍ＋１）サンプル遅延する遅延素子であれば、個数はいくつでもよい。

４．フィルタＧ_ｐａｓｓ、Ｇ_ｓｔｏｐ、Ｇ

図１７は、フィルタＧの回路図を示す。
図１８は、Ｇ_ｐａｓｓの回路図を示す。
図１９及び図２０に、Ｇ_ｐａｓｓの展開した図を示す。図１９は、Ｇ_ｐａｓｓの前項部分を示す。図２０は、Ｇ_ｐａｓｓの後項部分を示す。
上述のＬ_ｍ，Ｈ_ｍを用いて、以下の構成でフィルタの通過域主要部Ｇ_ｐａｓｓを形成する。
Ｇ_ｐａｓｓは、次式で表される。
ここで、Ｇ_ｐａｓｓの各添え字については以下の通り。
α_Ｐ，β_Ｐ ：累乗値（同じＬ_Ｐ，Ｎ１や［１−Ｈ_Ｐ，Ｎ２］をα_Ｐ回、β_Ｐ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎ_ｐ ^（１），Ｎ２＝Ｎ_ｐ ^（２） とした。）
Ｎ_Ｐ ^（１） ：Ｌ_ｐ，Ｎ１においてＨ_Ｐのラダー接続の段数（図１９の斜めの接続段数を示す。）
Ｎ_Ｐ ^（２） ：［１−Ｈ_ｐ，Ｎ２］においてＬ_Ｐのラダー接続の段数（図２０の斜めの接続段数を示す。）
Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。

スケーリングについては、次式の関係となる。
図２１は、Ｇ_ｓｔｏｐの回路図を示す。
上述のＬ_ｍ，Ｈ_ｍを用いて、また、阻止域主要部Ｇ_ｓｔｏｐも同様に形成する。

Ｇ_ｓｔｏｐは、次式で表される。
α_ｋ，β_ｌ：累乗値（同じＬ_{ｐｋ，Ｎｋ}や［１−Ｈ_{ｑｌ，Ｎｌ}］をα_ｋ回、β_ｌ回接続することを示す。）
Ｎ_ｋ ：Ｌ_{ｐｋ，Ｎｋ}においてＨ_ｐのラダー接続の段数（図１９の斜めの接続段数（Ｎ_ｐ ^（１）に相当）を示す。）
Ｎ_ｌ ：［１−Ｈ_{ｑｌ，Ｎｌ}］においてＬ_Ｐのラダー接続の段数（図２０の斜めの接続段数（Ｎ_ｐ ^（２）に相当）を示す。）
ｐ_ｋ，ｑ_ｌ：周波数をそれぞれ、（ｐ_ｋ＋１）、（ｑ_ｌ＋１）倍にスケーリングしたフィルタを示す。

ハイパスフィルタの各モジュールＬ_{ｐｋ，Ｎｋ}および１−Ｈ_{ｑｌ，Ｎｌ}の構造は、ローパスフィルタの各モジュール
と同様である。

図２２は、本実施の形態に関するハードウェアの構成図である。
このハードウェアは、中央処理装置（ＣＰＵ）である処理部１、入力部２、出力ＩＦ部３、表示部４及び記憶部５、フィルタ回路６を有する。また、処理部１、入力部２、出力ＩＦ部３、表示部４及び記憶部５は、スター又はバス等の適宜の接続手段で接続されている。
記憶部５は、設計仕様・条件（例えば、通過域及び阻止域についての条件（範囲、値、割合等）及び乗算器数の上限Ｎ_ｐａｓｓ等）を記憶するフィルタ構成ファイル５１、前述のような基本ローパスフィルタ及びスケーリングしたローパスフィルタ（Ｌ_０、Ｌ_１、・・・、Ｌ_ｍ、・・・）、基本ハイパスフィルタ及びスケーリングしたハイパスフィルタ（Ｈ_０、Ｈ_１、・・・、Ｈ_ｍ、・・・）の特性を記憶する基本フィルタ特性ファイル５２、及び、設計されたフィルタ構成を定めるためのデータ・パラメータ（例えば、乗算器のフィルタ係数Ｎ_ｐａｓｓ、Ｎ_ｐ ^（１）、Ｎ_ｐ ^（２）α_ｐ、β_ｐ、Ｐ、Ｎ_ｋ、Ｎ_ｌ、α_ｐｋ、β_ｐｌ、ｐ_ｋ、ｑ_ｌ等）及び設計されたフィルタ特性等の処理部１による中間結果や最終結果等を記憶するフィルタ出力ファイル５３を含む。これら各データは、処理部１により、出力ＩＦ部３を介して、フィルタ回路６（例えば、乗算器のフィルタ係数等、フィルタ構成を定めるためのデータ・パラメータ）に出力することができる。フィルタ回路６は、ソフトウェア又はハードウェアで構成され、処理部１により出力ＩＦ部３を介して、設定された各データに従い、所定の特性のフィルタを実現する。

５．フィルタ設計手順（ローパスフィルタ）

図２３に、フィルタ設計手順（ローパスフィルタ）のフローチャートを示す。
このフローチャートは、以下の各ステップを含む。

０．設計仕様入力（Ｓ０）
１．最大スケール値ｐ＝Ｐの決定（Ｓ１）
２．通過域部Ｇ_ｐａｓｓの構成（Ｓ２）
３．阻止域部Ｇ_ｓｔｏｐの構成（Ｓ３）
４．Ｇ＝Ｇ_ｐａｓｓ・Ｇ_ｓｔｏｐ（Ｓ４）

以下に、各ステップについて詳細に説明する。

０．設計仕様の設定（Ｓ０）
処理部１は、設計仕様（例えば、通過域及び阻止域についての条件（範囲、値、割合等）及び乗算器数の上限Ｎ_ｐａｓｓ等）を、入力部２からの操作に従い記憶部５（フィルタ構成ファイル５１）に記憶することにより、又は、予め記憶された記憶部５（フィルタ構成ファイル５１）に記憶された値を読み出すことにより、予め設定する。

図２４に、積和モジュールの縦続接続モデルＧ（ｆ）による遮断特性の図を示す。
図中、ｆ_３及びｆ_８０は次の通り。
ｆ_３：−３［ｄＢ］ラインとクロスする周波数 （ｆ＝０から右に見て最初に−３［ｄＢ］ラインと交差する周波数点）
ｆ_８０：−８０［ｄＢ］ラインとクロスする周波数（ｆ＝ｆ_ｓ／２から左に見て−８０［ｄＢ］ラインと最初に交差する周波数点）
また、通過域と阻止域の周波数の比Ｒ（０＜Ｒ≦１）を、 Ｒ＝ｆ_３／ｆ_８０ と定義する。
Ｒが１に近いほど、急峻さが高いことを意味する。急峻な遮断特性は、例えば、ｆ_３とｆ_８０の比を表した値Ｒ（０＜Ｒ≦１）により、次式で表される。
Ｒ＝ｆ_３／ｆ_８０≒１

処理部１は、設計仕様を、例えば、以下のように設定することができる。

通過域 ［０，ｆ_３］で−３［ｄＢ］以上
阻止域 ［ｆ_８０，１］で−８０［ｄＢ］以下
Ｒ ≧Ｒ_０（求めたフィルタの比Ｒが、予め定めた比Ｒ_０以上であることを示す。）
ただし
０ ＜ｆ_３＜ｆ_８０＜１，
０ ＜Ｒ_０≦１

ステップＳ１．（ｐの最大値の決定）
処理部１は、ステップＳ１により、設定されたｆ_３等の各値を記憶部５（フィルタ構成ファイル５１）から読み出し、与えられたｆ_３に合わせて最大スケール値ｐ＝Ｐを選択する。なお、処理部１は、Ｐの値を、入力部２又は記憶部５（フィルタ出力ファイル５３）により、予め定められるようにしてもよい。
すなわち、処理部１は、ｆ_３ ^（ｐ）をＬ_ｐの−３［ｄＢ］点とし、ｆ_３ ^（０）は予め求めておき、そのとき
となる最小のｐをＰとする。
処理部１は、求めたＰを記憶部５（フィルタ出力ファイル５３）に記憶する。

ステップＳ２．通過域主要部の形成
処理部１は、ステップＳ１により設定されたＮ_ｐａｓｓ、Ｒ_０等の各値を記憶部５（フィルタ構成ファイル５１、フィルタ出力ファイル５３）から読み出し、
において設定した乗算器数の上限 Ｎ_ｐａｓｓ∈｛１，２，・・・｝ を越えないように、
（Ｎ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐ）⊂｛０，１，２，・・・｝
の総当たりにより、設計仕様（例：Ｒ≧Ｒ_０）となる組合わせのうち、乗算器数が最少となるものを選択する。
例えば、処理部１は、記憶部５（基本フィルタ特性ファイル５２）からＮ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐで定められる該当するローパスフィルタ及びハイパスフィルタの特性を読み出し、上式によりＧ_ｐａｓｓの特性を計算して求め、総当たりにより、設計仕様（例：Ｒ≧Ｒ_０）となる組合わせのうち、乗算器数が最少となるものを選択する。このとき、処理部１は、通過域および阻止域の設計仕様に合致するものをさらに選択するようにしてもよい。
ただし、組合せルールとして以下を定義する。
（α_ｐ，β_ｐ）≠（０，０），
Ｎ_ｐ ^（１）＝０⇒α_ｐ＝０，
Ｎ_ｐ ^（２）＝０⇒β_ｐ＝０

上述の乗算器数は、次のようになる。
この場合、乗算器数には係数１の乗算器もカウントしているが、これを除くと、次式により乗算器数を上限Ｎ_ｐａｓｓ以下とする条件式が表される。
４（Ｎ_ｐ ^（１）α_ｐ＋Ｎ_ｐ ^（２）β_ｐ）≦Ｎ_ｐａｓｓ
このようにして、処理部１は、求めたＮ_ｐ ^（１）、Ｎ_ｐ ^（２）、α_ｐ、β_ｐを記憶部５（フィルタ出力ファイル５３）に記憶する。

ステップＳ３．阻止域部の形成
処理部１は、
において、
（Ｎ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌ）⊂｛０，１，２，・・・｝
の総当たりにより、
Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐ
を取って計算したとき、設計仕様（例：Ｒ≧Ｒ_０）を保持している組合わせのうち、乗算器数が最少となるものを選択する。
例えば、処理部１は、記憶部５（基本フィルタ特性ファイル５２）からＮ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌで定められる該当するローパスフィルタ及びハイパスフィルタの特性を読み出し、上式によりＧ_ｓｔｏｐの特性を計算して求め、総当たりにより、
Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐ
を取って計算したとき、設計仕様（例：Ｒ≧Ｒ_０）を保持している組合わせのうち、乗算器数が最少となるものを選択する。このとき、処理部１は、通過域および阻止域の設計仕様に合致するものをさらに選択するようにしてもよい。
処理部１は、求めたＮ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌを記憶部５（フィルタ出力ファイル５３）に記憶する。

ステップＳ４．Ｇの構成及び出力
処理部１は、記憶部５（フィルタ出力ファイル５３）からＮ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐ，Ｎ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｐｌ等のフィルタを構成するための仕様データ・パラメータを読み出し、さらに記憶部５（基本フィルタ特性ファイル５２）から基本ローパスフィルタとそのスケーリングしたフィルタ、基本ハイパスフィルタとそのスケーリングしたフィルタの特性を読み出し、Ｇ_ｐａｓｓ及びＧ_ｓｔｏｐを上述の各式に従い形成し、Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐに従いフィルタＧを形成し、そのフィルタＧの特性を表示部４に表示する及び／又は記憶部５（フィルタ出力ファイル５３）に記憶する。

また、処理部１は、記憶部５（フィルタ出力ファイル５３）からＮ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐ，Ｎ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｐｌ等のフィルタを構成するための仕様データ・パラメータを読み出し、各値を出力ＩＦ部３を介してフィルタ回路６に出力する。そして、処理部１は、読み出した各値に従い、フィルタ回路６により、Ｇ_ｐａｓｓ及びＧ_ｓｔｏｐを上述の各式に従い形成し、Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐに従いフィルタＧを形成するようにしてもよい。フィルタ回路６は、フィルタＧをコンピュータのシミュレーションで形成したり、ソフトウェアで形成することが出来る。また、フィルタ回路６は、出力ＩＦ部３から出力された各値に従い、ハードウェアでフィルタＧを形成するようにしてもよい。
なお、上述では、基本ローパスフィルタ及び基本ハイパスフィルタをスケーリングしたフィルタの特性を記憶部５（基本フィルタ特性ファイル５２）に予め記憶しておく例を説明したが、基本ローパスフィルタ及び基本ハイパスフィルタの特性のみを基本フィルタ特性ファイル５２に記憶しておき、処理部１が必要に応じてこれら特性をもとにスケーリングの処理をして所定のスケーリングフィルタの特性を求めて用いるようにしてもよい。

５．ローパスフィルタの設計例

（１）基本的な特性改善
図２９に、Ｇ（ｆ）により特性が改善される例（ローパスフィルタ）の説明図を示す。
この図は、ローパスフィルタＬ_０（ｆ）とＬ_１（ｆ）を縦続接続することにより、次式のフィルタＧ（ｆ）を形成し、そのフィルタＧの特性を示したものである。
Ｇ（ｆ）＝Ｌ_０（ｆ）Ｌ_１（ｆ）
このように、要素となるフィルタを縦続接続することにより、急峻な特性に改善することができる。

（２）フローチャートによる設計例
図２５は、ローパスフィルタ仕様の説明図である。
ここでは、上述の構成手段に従い、ローパスフィルタの構成例を与える。所望の特性の仕様は、図示の通りとする。通過域、阻止域は正規化した周波数での区間である。
本実施の形態のフローチャートで設計したフィルタの構成式は次の通りである：
Ｇ＝Ｌ^３ _７，９Ｌ^１ _３，１Ｌ^１ _４，２Ｌ^１ _５，３（１−Ｈ^１ _１，１）（１−Ｈ^１ _２，１）

この例では、Ｐ＝７を選択し、その上でα_７＝０，１，２，３，４およびＮ_７＝０，１，２，３，・・・等をトライアルし、Ｇ_ｐａｓｓ＝Ｌ^３ _７，９と設定した。
図２６は、Ｇ_ｐａｓｓ及びＧ_ｓｔｏｐ、フィルタＧの説明図である。
図２６（ａ）に、Ｇ_ｐａｓｓの特性図を示す。Ｇ_ｐａｓｓの特性は、通過域区間＝［０，０．０９６］、阻止域区間＝［０．０１３，１］、およびＲ＝０．７３８、乗算器数＝１５０個となっている。
次に阻止域については、Ｇ_ｐａｓｓの第２〜４サイドローブを阻止しなくてはならないが、第３、第４サイドローブについては図２６（ｂ）中の（１−Ｈ^１ _１，１）および（１−Ｈ^１ _２，１）によりほぼ阻止される。ここでは、Ｐ≦５を取ることにし、図２６（ｂ）から分かるように、第２サイドローブ中心付近はＬ^１ _３，１とＬ^１ _４，２により、右側付近はＬ^１ _３，１と１−Ｈ^１ _２，１により阻止されている。左側付近を阻止するために、ｐ＝５に対し、Ｎ_５＝０，１，２，・・・およびα_５＝０，１，２等をトライアルし、乗算器数との兼合いで（α_５，Ｎ_５）＝（１，３）を選択した。

図２７に、従来法および本発明で構成したフィルタの特性図を示す。（ａ）は最小２乗法、（ｂ）はＲｅｍｅｚ法、（ｃ）は、本発明による方法である。
図２８は、各設計法での乗算器数及びＲの比較を示す図である。ここで乗算器数は、特性が最初に仕様を完全に満たすようになったときのものである。本発明による方法は、最小２乗法に比べると乗算器数、Ｒともに優っている。Ｒｅｍｅｚ法はＲは本発明による方法よりも僅かに優っているが、乗算器数が１１４２と多い。Ｒｅｍｅｚ法に対する優位性の確認を補足するため、Ｒｅｍｅｚ法のＲ＝０．７６２を超えるＲ値（ここでは＝０．７６７）となったときの乗算器数をみると３６５であった。
この結果により、本発明による積和モジュールによる要素フィルタの縦続接続による急峻なローパスフィルタ特性近似モデルの有効性が示された。

６．追記
本発明のフィルタの設計方法又はフィルタの設計装置・システムは、その各手順をコンピュータに実行させるためのフィルタの設計プログラム、フィルタの設計プログラムを記録したコンピュータ読み取り可能な記録媒体、フィルタの設計プログラムを含みコンピュータの内部メモリにロード可能なプログラム製品、そのプログラムを含むサーバ等のコンピュータ、等により提供されることができる。

上述には、主に、３次のＣ−ｔｙｐｅ Ｆｌｕｅｎｃｙ関数について説明したが、Ｆｌｕｅｎｃｙ関数としてはこれに限らず、区分的ｍ次多項式を用いることができ、また、Ｃ−ｔｙｐｅに限らずＥ−ｔｙｐｅ（波形調整パラメータ付き補間関数）等のＦｌｕｅｎｃｙ関数を用いてもよい。
本発明は、音響技術、映像技術、画像技術、伝送技術、通信技術、アナログデジタル変換・デジタルアナログ変換技術、圧縮・解凍技術、暗号・解読（解凍）技術、フィルタ技術等、様々な技術に適用することができる。

非再帰型ディジタルフィルタの構成図である。 ＦＩＲフィルタの構成図を示す。 フルーエンシ函数のひとつであるＣ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数とその周波数特性の図を示す。 Ｃ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数のフィルタへの適用についての説明図を示す。 基本ローパスフィルタの周波数特性図を示す。 基本ハイパスフィルタの特性図を示す。 基本ハイパスフィルタの周波数特性図を示す。 周波数軸上スケーリングの説明図を示す。 Ｌ_０、Ｌ_１、Ｌ_２の特性図を示す。 各スケーリングファクタｍのローパスフィルタ、ハイパスフィルタの特性図を示す。 基本フィルタの縦続接続による周波数特性の変化の説明図を示す。 フィルタの構成図を示す。 基本ローパスフィルタＬ_０（ｚ）の構成図を示す。 Ｍ＋１倍にスケーリングしたローパスフィルタＬ_Ｍ（ｚ）の構成図を示す。 基本ハイパスフィルタＨ_０（ｚ）の構成図を示す。 Ｍ＋１倍にスケーリングしたハイパスフィルタＨ_Ｍ（ｚ）の構成図を示す。 フィルタＧの回路図を示す。 Ｇ_ｐａｓｓの回路図を示す。 Ｇ_ｐａｓｓの展開した図を示し、Ｇ_ｐａｓｓの前項部分を示す。 Ｇ_ｐａｓｓの展開した図を示し、Ｇ_ｐａｓｓの後項部分を示す。 Ｇ_ｓｔｏｐの回路図を示す。 本実施の形態に関するハードウェアの構成図である。 フィルタ設計手順（ローパスフィルタ）のフローチャートを示す。 積和モジュールの縦続接続モデルＧ（ｆ）による遮断特性の図を示す。 ローパスフィルタ仕様の説明図である。 Ｇ_ｐａｓｓ及びＧ_ｓｔｏｐ、フィルタＧの説明図である。 従来法および本発明で構成したフィルタの特性図を示す。（ａ）は最小２乗法、（ｂ）はＲｅｍｅｚ法、（ｃ）は、本発明による方法である。 各設計法での乗算器数及びＲの比較を示す図である。 Ｇ（ｆ）により特性が改善される例（ローパスフィルタ）の説明図である。

符号の説明

１−１〜１−Ｎ 遅延素子
２−０〜２−Ｎ 乗算器
３ 加算器
１１−１〜１１−Ｍ 遅延素子
１２−０〜１２−Ｍ 乗算器
１３ 加算器

Claims (24)

1. 有限の区分的多項式で構成される標本化函数の各多項式の接続点である節点値をフィルタ係数とした低域通過型基本フィルタＬ_０と、前記低域通過型基本フィルタを周波数スケーリングした複数の低域通過型フィルタＬ_Ｍと、前記フィルタ係数の符号をひとつおきに反転して係数とした高域通過型基本フィルタＨ_０と、前記高域通過型基本フィルタを周波数スケーリングした複数の高域通過型フィルタＨ_Ｍと、により、次式で表されるように縦続接続して形成された通過域部フィルタＧ_ｐａｓｓと、
   ここで、Ｇ_ｐａｓｓの各添え字については以下の通り。
   α_Ｐ，β_Ｐ ：累乗値（同じＬ_Ｐ，Ｎ１や［１−Ｈ_Ｐ，Ｎ２］をα_Ｐ回、β_Ｐ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎ_ｐ ^（１），Ｎ２＝Ｎ_ｐ ^（２） とした。）
   Ｎ_Ｐ ^（１） ：Ｌ_ｐ，Ｎ１においてＨ_Ｐのラダー接続の段数
   Ｎ_Ｐ ^（２） ：［１−Ｈ_ｐ，Ｎ２］においてＬ_Ｐのラダー接続の段数
   Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。
   
   前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ _Ｍ と、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧ_ｓｔｏｐと、
   α_ｋ，β_ｌ：累乗値（同じＬ_{ｐｋ，Ｎｋ}や［１−Ｈ_{ｑｌ，Ｎｌ}］をα_ｋ回、β_ｌ回接続することを示す。）
   Ｎ_ｋ ：Ｌ_{ｐｋ，Ｎｋ}においてＨ_ｐのラダー接続の段数
   Ｎ_ｌ ：［１−Ｈ_{ｑｌ，Ｎｌ}］においてＬ_ｐのラダー接続の段数
   ｐ_ｋ，ｑ_ｌ：周波数をそれぞれ、（ｐ_ｋ＋１）、（ｑ_ｌ＋１）倍にスケーリングしたフィルタを示す。
   
   を備え、
   前記通過域部フィルタＧ_ｐａｓｓ及び前記阻止域部フィルタＧ_ｓｔｏｐを縦続接続することで形成されたフィルタ。
   
2. 前記スケーリングについては、次式の関係となることを特徴とする請求項１に記載のフィルタ。
   
3. 前記標本化函数ψでは基本ローパスフィルタは、次のように表されることを特徴とする請求項１又は２に記載のフィルタ。
   
   ここで
   ｋ：サンプリング時間間隔
   ａ_ｋ：フィルタ係数
4. 前記標本化函数は、２次の区分多項式であり、次式で与えられることを特徴とする請求項３に記載のフィルタ。
   
5. 前記低域通過型基本フィルタＬ_０（ｚ）は、
   入力信号を入力し、それぞれ１サンプル遅延させる縦続接続された第１〜第６の遅延素子と、
   前記入力信号に第１の係数を乗算する第１の乗算器と、
   前記第２の遅延素子の出力に第２の係数を乗算する第２の乗算器と、
   前記第４の遅延素子の出力に前記第２の係数を乗算する第３の乗算器と、
   前記第６の遅延素子の出力に前記第１の係数を乗算する第４の乗算器と、
   前記第１の乗算器の出力と前記第２の乗算器の出力を加算する第１の加算器と、
   前記第１の加算器の出力と前記第３の遅延素子の出力を加算する第２の加算器と、
   前記第２の加算器の出力と前記第３の乗算器の出力を加算する第３の加算器と、
   前記第３の加算器の出力と前記第４の乗算器の出力を加算して、出力信号を出力する第４の加算器と
   を備えたことを特徴とする請求項１乃至４のいずれかに記載のフィルタ。
   
6. 前記低域通過型フィルタＬ_Ｍ（ｚ）は、
   入力信号を入力し、それぞれＭ＋１サンプル遅延させる縦続接続された第１〜第６の遅延素子ブロックと、
   前記入力信号に第１の係数を乗算する第１の乗算器と、
   前記第２の遅延素子ブロックの出力に第２の係数を乗算する第２の乗算器と、
   前記第４の遅延素子ブロックの出力に前記第２の係数を乗算する第３の乗算器と、
   前記第６の遅延素子ブロックの出力に前記第１の係数を乗算する第４の乗算器と、
   前記第１の乗算器の出力と前記第２の乗算器の出力を加算する第１の加算器と、
   前記第１の加算器の出力と前記第３の遅延素子ブロックの出力を加算する第２の加算器と、
   前記第２の加算器の出力と前記第３の乗算器の出力を加算する第３の加算器と、
   前記第３の加算器の出力と前記第４の乗算器の出力を加算して、出力信号を出力する第４の加算器と
   を備えたことを特徴とする請求項１乃至４のいずれかに記載のフィルタ。
   
7. 前記第１の係数及び前記第２の係数は、それぞれ、−１／１６及び９／１６であることを特徴とする請求項５又は６に記載のフィルタ。
   
8. 前記高域通過型基本フィルタＨ_０（ｚ）は、
   入力信号を入力し、それぞれ１サンプル遅延させる縦続接続された第１〜第６の遅延素子と、
   前記入力信号に第１の係数を乗算する第１の乗算器と、
   前記第２の遅延素子の出力に第２の係数を乗算する第２の乗算器と、
   前記第４の遅延素子の出力に前記第２の係数を乗算する第３の乗算器と、
   前記第６の遅延素子の出力に前記第１の係数を乗算する第４の乗算器と、
   前記第１の乗算器の出力と前記第２の乗算器の出力を加算する第１の加算器と、
   前記第１の加算器の出力と前記第３の遅延素子の出力を加算する第２の加算器と、
   前記第２の加算器の出力と前記第３の乗算器の出力を加算する第３の加算器と、
   前記第３の加算器の出力と前記第４の乗算器の出力を加算して、出力信号を出力する第４の加算器と
   を備えたことを特徴とする請求項１乃至７のいずれかに記載のフィルタ。
9. 前記高域通過型フィルタＨ_Ｍ（ｚ）は、
   入力信号を入力し、それぞれＭ＋１サンプル遅延させる縦続接続された第１〜第６の遅延素子ブロックと、
   前記入力信号に第１の係数を乗算する第１の乗算器と、
   前記第２の遅延素子ブロックに第２の係数を乗算する第２の乗算器と、
   前記第４の遅延素子ブロックの出力に前記第２の係数を乗算する第３の乗算器と、
   前記第６の遅延素子ブロックの出力に前記第１の係数を乗算する第４の乗算器と、
   前記第１の乗算器の出力と前記第２の乗算器の出力を加算する第１の加算器と、
   前記第１の加算器の出力と前記第３の遅延素子ブロックの出力を加算する第２の加算器と、
   前記第２の加算器の出力と前記第３の乗算器の出力を加算する第３の加算器と、
   前記第３の加算器の出力と前記第４の乗算器の出力を加算して、出力信号を出力する第４の加算器と
   を備えたことを特徴とする請求項１乃至７のいずれかに記載のフィルタ。
10. 前記第１の係数及び前記第２の係数は、それぞれ、１／１６及び−９／１６であることを特徴とする請求項８又は９に記載のフィルタ。
11. 有限の区分的多項式で構成される標本化函数の各多項式の接続点である節点値をフィルタ係数とした低域通過型基本フィルタＬ_０と、前記低域通過型基本フィルタを周波数スケーリングした複数の低域通過型フィルタＬ_Ｍと、前記フィルタ係数の符号をひとつおきに反転した係数とした高域通過型基本フィルタＨ_０と、前記高域通過型基本フィルタを周波数スケーリングした複数の高域通過型フィルタＨ_Ｍと、により、次式で表されるように縦続接続して形成された通過域部フィルタＧ_ｐａｓｓと、
    
    ここで、Ｇ_ｐａｓｓの各添え字については以下の通り。
    α_Ｐ，β_Ｐ ：累乗値（同じＬ_Ｐ，Ｎ１や［１−Ｈ_Ｐ，Ｎ２］をα_Ｐ回、β_Ｐ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎ_ｐ ^（１），Ｎ２＝Ｎ_ｐ ^（２） とした。）
    Ｎ_Ｐ ^（１） ：Ｌ_ｐ，Ｎ１においてＨ_Ｐのラダー接続の段数
    Ｎ_Ｐ ^（２） ：［１−Ｈ_ｐ，Ｎ２］においてＬ_Ｐのラダー接続の段数
    Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。
    
    前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍと、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧ_ｓｔｏｐと、
    α_ｋ，β_ｌ：累乗値（同じＬ_{ｐｋ，Ｎｋ}や［１−Ｈ_{ｑｌ，Ｎｌ}］をα_ｋ回、β_ｌ回接続することを示す。）
    Ｎ_ｋ ：Ｌ_{ｐｋ，Ｎｋ}においてＨ_ｐのラダー接続の段数
    Ｎ_ｌ ：［１−Ｈ_{ｑｌ，Ｎｌ}］においてＬ_ｐのラダー接続の段数
    ｐ_ｋ，ｑ_ｌ：周波数をそれぞれ、（ｐ_ｋ＋１）、（ｑ_ｌ＋１）倍にスケーリングしたフィルタを示す。
    
    を備え、前記通過域部フィルタＧ_ｐａｓｓ及び前記阻止域部フィルタＧ_ｓｔｏｐを縦続接続することで形成されたフィルタを設計する設計システムであって、
    前記設計システムは、
    設計仕様・条件、前記低域通過型基本フィルタＬ_０・前記複数の低域通過型フィルタＬ_Ｍ・高域通過型基本フィルタＨ_０・前記複数の高域通過型フィルタＨ_Ｍの特性、設計されたフィルタ構成を定義するためのデータを記憶する記憶部と、
    前記記憶部にアクセスして、フィルタを設計する処理を実行するための処理部と
    を備え、
    
    処理部は、通過域、阻止域、遮断特性を表す通過域と阻止域の比Ｒを含む設計仕様を入力部又は記憶部から入力する手段と、
    処理部は、最大スケール値Ｐを、入力部又は記憶部から入力する、又は、初期設定値に基づき定める手段と、
    処理部は、前記通過域部フィルタＧ_ｐａｓｓにおいて設定した乗算器数の上限 Ｎ_ｐａｓｓ∈｛１，２，・・・｝ を越えないように、
    （Ｎ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐ）⊂｛０，１，２，・・・｝
    の総当たりにより、該当する前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍの特性を記憶部から読み出し、前記通過域部フィルタＧ_ｐａｓｓの特性を求め、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、前記通過域部Ｇ_ｐａｓｓを形成し、求めたＮ_ｐ ^（１）、Ｎ_ｐ ^（２）、α_ｐ、β_ｐを記憶部に記憶する手段と、
    処理部は、前記阻止域部フィルタＧ_ｓｔｏｐを
    
    において、
    （Ｎ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌ）⊂｛０，１，２，・・・｝
    の総当たりにより、該当する前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍ特性を記憶部から読み出し、前記阻止部フィルタＧ_ｓｔｏｐの特性を求め、
    Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐ
    を計算したとき、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、求めたＮ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌを記憶部に記憶し、
    
    処理部は、前記通過域部フィルタＧ_ｐａｓｓ及び前記阻止域部フィルタＧ_ｓｔｏｐを縦続接続することより設計仕様を満たす特性を有するフィルタＧを形成する手段と、
    を含むフィルタの設計システム。
    
12. 処理部は、最大スケール値Ｐを、次式となる最小のｐをＰとすることを特徴とする請求項１１に記載のフィルタの設計システム。
    
    ここで、
    ｆ_３：−３［ｄＢ］ラインとクロスする周波数（設計仕様で与えられる。）
    ｆ_３ ^（０）：Ｌ_ｐの−３［ｄＢ］点（予め設定される。）
    ｆ_３ ^（ｐ）：Ｌ_ｐの−３［ｄＢ］点
    
13. 処理部は、記憶部からＮ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐ，Ｎ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｐｌを含むフィルタ構成を定めるためのパラメータを読み出し、
    処理部は、記憶部から、前記パラメータに該当する前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍの特性を記憶部から読み出し、
    処理部は、Ｇ_ｐａｓｓ及びＧ_ｓｔｏｐを上述の各式に従い形成し、Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐに従いフィルタＧを形成し、前記フィルタＧの特性を記憶部に記憶する、及び／又は、表示部に表示することを特徴とする請求項１１又は１２に記載のフィルタの設計システム。
    
14. 処理部は、記憶部からＮ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐ，Ｎ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｐｌを含むフィルタ構成を定めるためのパラメータを読み出し、各値を出力ＩＦ部を介して、フィルタを構成するためのフィルタ回路に出力し、前記フィルタ回路に、Ｇ_ｐａｓｓ及びＧ_ｓｔｏｐを上述の各式に従い形成し、Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐに従いフィルタＧを形成させるようにしたことを特徴とする請求項１１乃至１３のいずれかに記載のフィルタの設計システム。
    
15. 前記フィルタ回路は、フィルタＧをコンピュータのシミュレーションで形成する、又は、ソフトウェア、又は、ハードウェアで形成することを特徴とする請求項１４に記載のフィルタの設計システム。
    
16. 有限の区分的多項式で構成される標本化函数の各多項式の接続点である節点値をフィルタ係数とした低域通過型基本フィルタＬ_０と、前記低域通過型基本フィルタを周波数スケーリングした複数の低域通過型フィルタＬ_Ｍと、前記フィルタ係数の符号をひとつおきに反転して係数とした高域通過型基本フィルタＨ_０と、前記高域通過型基本フィルタを周波数スケーリングした複数の高域通過型フィルタＨ_Ｍと、により、次式で表されるように縦続接続して形成された通過域部フィルタＧ_ｐａｓｓと、
    
    ここで、Ｇ_ｐａｓｓの各添え字については以下の通り。
    α_Ｐ，β_Ｐ ：累乗値（同じＬ_Ｐ，Ｎ１や［１−Ｈ_Ｐ，Ｎ２］をα_Ｐ回、β_Ｐ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎ_ｐ ^（１），Ｎ２＝Ｎ_ｐ ^（２） とした。）
    Ｎ_Ｐ ^（１） ：Ｌ_ｐ，Ｎ１においてＨ_Ｐのラダー接続の段数
    Ｎ_Ｐ ^（２） ：［１−Ｈ_ｐ，Ｎ２］においてＬ_Ｐのラダー接続の段数
    Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。
    
    前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍと、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧ_ｓｔｏｐと、
    
    α_ｋ，β_ｌ：累乗値（同じＬ_{ｐｋ，Ｎｋ}や［１−Ｈ_{ｑｌ，Ｎｌ}］をα_ｋ回、β_ｌ回接続することを示す。）
    Ｎ_ｋ ：Ｌ_{ｐｋ，Ｎｋ}においてＨ_ｐのラダー接続の段数
    Ｎ_ｌ ：［１−Ｈ_{ｑｌ，Ｎｌ}］においてＬ_ｐのラダー接続の段数
    ｐ_ｋ，ｑ_ｌ：周波数をそれぞれ、（ｐ_ｋ＋１）、（ｑ_ｌ＋１）倍にスケーリングしたフィルタを示す。
    
    を備え、前記通過域部フィルタＧ_ｐａｓｓ及び前記阻止域部フィルタＧ_ｓｔｏｐを縦続接続することで形成されたフィルタの設計方法であって、
    処理部は、通過域、阻止域、遮断特性を表す通過域と阻止域の比Ｒを含む設計仕様を入力部又は記憶部から入力するステップと、
    処理部は、最大スケール値Ｐを、入力部又は記憶部から入力する、又は、初期設定値に基づき定めるステップと、
    処理部は、前記通過域部フィルタＧ_ｐａｓｓにおいて設定した乗算器数の上限 Ｎ_ｐａｓｓ∈｛１，２，・・・｝ を越えないように、
    （Ｎ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐ）⊂｛０，１，２，・・・｝
    の総当たりにより、該当する前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍの特性を記憶部から読み出し、前記通過域部フィルタＧ_ｐａｓｓの特性を求め、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、前記通過域部Ｇ_ｐａｓｓを形成し、求めたＮ_ｐ ^（１）、Ｎ_ｐ ^（２）、α_ｐ、β_ｐを記憶部に記憶するステップと、
    処理部は、前記阻止域部フィルタＧ_ｓｔｏｐを
    
    において、
    （Ｎ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌ）⊂｛０，１，２，・・・｝
    の総当たりにより、該当する前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍの特性を記憶部から読み出し、前記阻止部フィルタＧ_ｓｔｏｐの特性を求め、
    Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐ
    を計算したとき、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、求めたＮ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌを記憶部に記憶し、
    
    処理部は、前記通過域部フィルタＧ_ｐａｓｓ及び前記阻止域部フィルタＧ_ｓｔｏｐを縦続接続することより設計仕様を満たす特性を有するフィルタＧを形成するステップと、
    を含むフィルタの設計方法。
    
17. 処理部は、最大スケール値Ｐを、次式となる最小のｐをＰとすることを特徴とする請求項１６に記載のフィルタの設計方法。
    ここで、
    ｆ_３：−３［ｄＢ］ラインとクロスする周波数（設計仕様で与えられる。）
    ｆ_３ ^（０）：Ｌ_ｐの−３［ｄＢ］点（予め設定される。）
    ｆ_３ ^（ｐ）：Ｌ_ｐの−３［ｄＢ］点
    
18. 処理部は、記憶部からＮ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐ，Ｎ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｐｌを含むフィルタ構成を定めるためのパラメータを読み出し、
    処理部は、記憶部から、前記パラメータに該当する前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍの特性を記憶部から読み出し、
    処理部は、Ｇ_ｐａｓｓ及びＧ_ｓｔｏｐを上述の各式に従い形成し、Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐに従いフィルタＧを形成し、前記フィルタＧの特性を記憶部に記憶する、及び／又は、表示部に表示することを特徴とする請求項１６又は１７に記載のフィルタの設計方法。
    
19. 処理部は、記憶部からＮ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐ，Ｎ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｐｌを含むフィルタ構成を定めるためのパラメータを読み出し、各値を出力ＩＦ部を介して、フィルタを構成するためのフィルタ回路に出力し、前記フィルタ回路に、Ｇ_ｐａｓｓ及びＧ_ｓｔｏｐを上述の各式に従い形成し、Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐに従いフィルタＧを形成させるようにしたことを特徴とする請求項１６乃至１８のいずれかに記載のフィルタの設計方法。
    
20. 有限の区分的多項式で構成される標本化函数の各多項式の接続点である節点値をフィルタ係数とした低域通過型基本フィルタＬ_０と、前記低域通過型基本フィルタを周波数スケーリングした複数の低域通過型フィルタＬ_Ｍと、前記フィルタ係数の符号をひとつおきに反転した係数とした高域通過型基本フィルタＨ_０と、前記高域通過型基本フィルタを周波数スケーリングした複数の高域通過型フィルタＨ_Ｍと、により、次式で表されるように縦続接続して形成された通過域部フィルタＧ_ｐａｓｓと、
    
    ここで、Ｇ_ｐａｓｓの各添え字については以下の通り。
    α_Ｐ，β_Ｐ ：累乗値（同じＬ_Ｐ，Ｎ１や［１−Ｈ_Ｐ，Ｎ２］をα_Ｐ回、β_Ｐ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎ_ｐ ^（１），Ｎ２＝Ｎ_ｐ ^（２） とした。）
    Ｎ_Ｐ ^（１） ：Ｌ_ｐ，Ｎ１においてＨ_Ｐのラダー接続の段数
    Ｎ_Ｐ ^（２） ：［１−Ｈ_ｐ，Ｎ２］においてＬ_Ｐのラダー接続の段数
    Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。
    
    前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍと、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧ_ｓｔｏｐと、
    
    α_ｋ，β_ｌ：累乗値（同じＬ_{ｐｋ，Ｎｋ}や［１−Ｈ_{ｑｌ，Ｎｌ}］をα_ｋ回、β_ｌ回接続することを示す。）
    Ｎ_ｋ ：Ｌ_{ｐｋ，Ｎｋ}においてＨ_ｐのラダー接続の段数
    Ｎ_ｌ ：［１−Ｈ_{ｑｌ，Ｎｌ}］においてＬ_ｐのラダー接続の段数
    ｐ_ｋ，ｑ_ｌ：周波数をそれぞれ、（ｐ_ｋ＋１）、（ｑ_ｌ＋１）倍にスケーリングしたフィルタを示す。
    
    を備え、前記通過域部フィルタＧ_ｐａｓｓ及び前記阻止域部フィルタＧ_ｓｔｏｐを縦続接続することで形成されたフィルタをコンピュータで設計するための設計プログラムであって、
    処理部が、通過域、阻止域、遮断特性を表す通過域と阻止域の比Ｒを含む設計仕様を入力部又は記憶部から入力するステップと、
    処理部が、最大スケール値Ｐを、入力部又は記憶部から入力する、又は、初期設定値に基づき定めるステップと、
    処理部が、前記通過域部フィルタＧ_ｐａｓｓにおいて設定した乗算器数の上限 Ｎ_ｐａｓｓ∈｛１，２，・・・｝ を越えないように、
    （Ｎ_ｐ ^（１），Ｎ_ｐ ^（２），α_ｐ，β_ｐ）⊂｛０，１，２，・・・｝
    の総当たりにより、該当する前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍの特性を記憶部から読み出し、前記通過域部フィルタＧ_ｐａｓｓの特性を求め、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、前記通過域部Ｇ_ｐａｓｓを形成し、求めたＮ_ｐ ^（１）、Ｎ_ｐ ^（２）、α_ｐ、β_ｐを記憶部に記憶するステップと、
    処理部が、前記阻止域部フィルタＧ_ｓｔｏｐを
    
    において、
    （Ｎ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌ）⊂｛０，１，２，・・・｝
    の総当たりにより、該当する前記低域通過型基本フィルタＬ_０及び前記低域通過型フィルタＬ_Ｍ、前記高域通過型基本フィルタＨ_０及び前記高域通過型フィルタＨ_Ｍの特性を記憶部から読み出し、前記阻止部フィルタＧ_ｓｔｏｐの特性を求め、
    Ｇ＝Ｇ_ｐａｓｓＧ_ｓｔｏｐ
    を計算したとき、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、求めたＮ_ｋ，Ｎ_ｌ，α_ｐｋ，β_ｑｌを記憶部に記憶し、
    
    処理部が、前記通過域部フィルタＧ_ｐａｓｓ及び前記阻止域部フィルタＧ_ｓｔｏｐを縦続接続することより設計仕様を満たす特性を有するフィルタＧを形成するステップと、
    をコンピュータに実行させるためのフィルタの設計プログラム。
    
21. 有限の区分多項式で表されるインパルス応答関数の各多項式の接続点である節点値を係数とする低域通過型フィルタ及び高域通過型フィルタを基本とし、該低域通過型フィルタ及び高域通過型フィルタを周波数スケーリングした複数のスケーリングフィルタを、通過帯域幅が所定の要求幅以上となる様に選択し、該選択された複数のスケーリングフィルタを用いて、通過域特性を所定の要求特性となるように構成した通過域フィルタと、阻止域特性を所定の要求特性となるように構成した阻止域フィルタとを縦続構成で形成することを特徴とするフィルタ。
22. 有限の区分多項式で表されるインパルス応答関数の各多項式の接続点である節点値を係数とする低域通過型フィルタ及び高域通過型フィルタを基本とし、該低域通過型フィルタ及び高域通過型フィルタを周波数スケーリングした複数のスケーリングフィルタを、通過帯域幅が所定の要求幅以上となる様に選択し、該選択された複数のスケーリングフィルタを用いて、要求特性を満足する低域通過型のスケーリングフィルタを選定し、該選定された低域通過型のスケーリングフィルタに対して、高域通過型のスケーリングフィルタをラダー状に接続することにより、フィルタの通過域特性を形成することを特徴とするフィルタ。
23. 有限の区分多項式で表されるインパルス応答関数の各多項式の接続点である節点値を係数とする低域通過型フィルタ及び高域通過型フィルタを基本とし、該低域通過型フィルタ及び高域通過型フィルタを周波数スケーリングした複数のスケーリングフィルタを、通過帯域幅が所定の要求幅以上となる様に選択し、該選択された複数のスケーリングフィルタを用いて、要求特性を満足する高域通過型のスケーリングフィルタを選定し、該選定された高域通過型のスケーリングフィルタに対して、低域通過型のスケーリングフィルタをラダー状に接続することにより、フィルタの通過域特性を形成することを特徴とするフィルタ。
24. 請求項２２又は請求項２３に記載されたフィルタに対し、阻止域の特性を要求特性とする補正フィルタを前記低域域通過型フィルタおよび高域通過型フィルタにより構成し、該補正フィルタを前記通過域特性フィルタに縦続接続するように構成することを特徴とするフィルタ。