JP4964406B2 - 自己組織化単分子膜の縁部を用いた狭小形状の形成 - Google Patents
自己組織化単分子膜の縁部を用いた狭小形状の形成 Download PDFInfo
- Publication number
- JP4964406B2 JP4964406B2 JP2004151141A JP2004151141A JP4964406B2 JP 4964406 B2 JP4964406 B2 JP 4964406B2 JP 2004151141 A JP2004151141 A JP 2004151141A JP 2004151141 A JP2004151141 A JP 2004151141A JP 4964406 B2 JP4964406 B2 JP 4964406B2
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- layer
- sam
- patterned layer
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00055—Grooves
- B81C1/00063—Trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Analytical Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Orlov O.A.et al.、Science 277:926−30(1997) M.L.Steigerwald et al.、Ann.Rev.Mat.Sci 19:471−495(1989) 「Dielectric Properties of Polyelectrolyte Multilayers」、Durstock M.F.およびRubner M.F.Langmuir、17:7865−72(2001)
第1または第2の上述の諸工程を行った後、必要であれば、第2のSAM245は、前述したRIE手順など、SAMエッチャントに曝露することにより除去してよい。
本発明を詳細に説明したが、本発明の範囲から逸脱することなく様々な変更、置換および改変が可能であることを当業者は理解されたい。
Claims (11)
- パターン化層(115)がその縁部(125)に隣接して配置された目標領域(120)を形成するように、基層(105)の部分の上に前記パターン化層(115)を形成する工程と、
自己組織化単分子膜(SAM)(107)を前記パターン化層と並べて、ただし前記パターン化層(115)は除いて前記基層(105)に対して化学的に結合させる工程であって、前記自己組織化単分子膜(SAM)(107)は前記目標領域(120)内で未組織性領域を含む工程と、
前記目標領域(120)内の前記基層(105)をエッチングする工程と
を含む、基層に溝部を作製する方法。 - エッチング工程はさらに、前記縁部(125)に配置された前記自己組織化単分子膜(SAM)(107)を介して拡散可能なエッチャントに前記基層(105)を曝露し、それによって目標領域内の前記基層(105)の部分を選択的に除去する工程を含む、請求項1に記載の装置。
- 前記目標領域から前記基層(105)の前記部分を除去した後、前記パターン化層(115)を除去する工程をさらに含む、請求項2に記載の方法。
- 前記目標領域から前記基層の前記部分を除去した後、前記自己組織化単分子膜(SAM)(107)を除去する工程をさらに含む、請求項2に記載の方法。
- 前記自己組織化単分子膜(SAM)(107)は、前記基層(105)に対して有機分子を化学的に結合させることが可能な官能基を有する1つまたは複数の前記有機分子を含む、請求項1に記載の方法。
- 基礎基板(210)上に配置された配線を作製する方法であって、前記方法は、
パターン化層(215)がその縁部に隣接して配置された目標領域(220)を形成するように、前記基礎基板(210)の上に形成された基層(205)の部分上に前記パターン化層(215)を形成する工程と、
第1の自己組織化単分子膜(SAM)(207)を前記パターン化層と並べて、ただし前記パターン化層は除いて前記基層(205)に対して化学的に結合させる工程であって、前記第1の自己組織化単分子膜(SAM)(207)は前記目標領域内で未組織性領域を含む工程と、
前記目標領域内で前記第1の自己組織化単分子膜(SAM)を第2の自己組化単分子膜(SAM)(245)と交換する工程と、
前記目標領域の外側に位置する前記基層(205)を除去する工程とを含む、方法。 - 前記目標領域(220)の外側に配置された前記基層(205)をエッチングする工程をさらに含む、請求項6に記載の方法。
- 前記基層(205)をエッチングする工程は、前記パターン化層(215)をパターン化層のエッチャントに曝露し、それにより前記パターン化層(215)を除去して、前記基層(205)の前記部分の被覆を取り除く工程を含む、請求項7に記載の方法。
- 前記除去工程は、前記基層(205)のエッチャントが前記第1のSAM(207)を介して拡散可能となるような基層エッチャントに前記基層(205)を曝露し、それにより前記第1のSAM(207)の下方の近傍にある前記基層(205)を除去する工程を含む、請求項8に記載の方法。
- 基層(205)上に配置された配線を作製する方法であって、前記方法は、
パターン化層(215)がその縁部に隣接して配置された目標領域(220)を形成するように、前記基層(205)の部分上に前記パターン化層を形成する工程と、
第1の自己組織化単分子膜(SAM)(207)を前記パターン化層と並べて、ただし前記パターン化層は除いて前記基層(205)に対して化学的に結合させる工程であって、前記第1の自己組織化単分子膜(SAM)(207)は前記目標領域内で未組織性領域を含む工程と、
前記目標領域内で前記第1の自己組織化単分子膜(SAM)を第2の自己組化単分子膜(SAM)(245)と交換する工程と、
前記目標領域内での導電性金属結晶の核成長工程とを含む、方法。 - 基礎基板(310)上に絶縁層(350)を配置する工程と、前記絶縁層(350)上に基層(305)を堆積する工程と、
前記基層(305)に溝部(301)を形成する工程であって、
パターン化層がその縁部に隣接して配置された目標領域を形成するように、前記基層(305)の部分の上に前記パターン化層を形成する工程と、
自己組織化単分子膜(SAM)を前記パターン化層と並べて、ただし前記パターン化層は除いて前記基層に対して化学的に結合させ、前記SAMは前記目標領域内で未組織性領域を含む工程、および、
前記目標領域内の前記基層(305)をエッチングして前記絶縁層を露出させ、それによりソースおよびドレイン(355,360)を形成する工程
を含む工程と、
前記溝部内にゲート誘電体(370)を形成する工程と、
前記パターン化層を除去する工程と、
前記ゲート誘電体(370)ならびに前記ソースおよびドレイン(355,360)上に半導体構造(375)を形成する工程と
を含む、電界効果トランジスタを作製する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/442774 | 2003-05-21 | ||
US10/442,774 US20110294296A1 (en) | 2003-05-21 | 2003-05-21 | Using edges of self-assembled monolayers to form narrow features |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005033184A JP2005033184A (ja) | 2005-02-03 |
JP4964406B2 true JP4964406B2 (ja) | 2012-06-27 |
Family
ID=34215770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004151141A Expired - Fee Related JP4964406B2 (ja) | 2003-05-21 | 2004-05-21 | 自己組織化単分子膜の縁部を用いた狭小形状の形成 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110294296A1 (ja) |
JP (1) | JP4964406B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4550389B2 (ja) * | 2003-09-12 | 2010-09-22 | 株式会社日立製作所 | 半導体装置 |
KR20070112862A (ko) | 2005-03-23 | 2007-11-27 | 토쿄고교 다이가꾸 | 단분자 도전성 착체, 도전성 자기조직화 막, 및 이것을사용한 금속과 반도체로 이루어지는 전극의 접합체 |
JP2006269905A (ja) * | 2005-03-25 | 2006-10-05 | Nara Institute Of Science & Technology | タンパク超分子のパターニング方法 |
JP4611944B2 (ja) * | 2006-07-28 | 2011-01-12 | 日立マクセル株式会社 | 溝形成方法 |
US7767099B2 (en) | 2007-01-26 | 2010-08-03 | International Business Machines Corporaiton | Sub-lithographic interconnect patterning using self-assembling polymers |
DE102007043360A1 (de) * | 2007-09-12 | 2009-03-19 | Forschungszentrum Karlsruhe Gmbh | Elektronisches Bauelement, Verfahren zu seiner Herstellung und seine Verwendung |
JP5186865B2 (ja) * | 2007-10-01 | 2013-04-24 | 住友化学株式会社 | 有機トランジスタ絶縁膜用組成物 |
WO2014097829A1 (ja) | 2012-12-17 | 2014-06-26 | 株式会社カネカ | 太陽電池およびその製造方法、ならびに太陽電池モジュール |
US9331094B2 (en) * | 2014-04-30 | 2016-05-03 | Sandisk Technologies Inc. | Method of selective filling of memory openings |
-
2003
- 2003-05-21 US US10/442,774 patent/US20110294296A1/en not_active Abandoned
-
2004
- 2004-05-21 JP JP2004151141A patent/JP4964406B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110294296A1 (en) | 2011-12-01 |
JP2005033184A (ja) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7952173B2 (en) | Nanometric device with a hosting structure of nanometric elements | |
JP4825863B2 (ja) | グラフェンナノデバイスの製造 | |
US8361704B2 (en) | Method for reducing tip-to-tip spacing between lines | |
US7732335B2 (en) | Method for forming pattern in semiconductor device | |
JP4964406B2 (ja) | 自己組織化単分子膜の縁部を用いた狭小形状の形成 | |
JP3449622B2 (ja) | Sam基板の選択的エッチング方法 | |
JP2009513830A (ja) | 構造の作製方法 | |
US6630404B1 (en) | Reducing feature dimension using self-assembled monolayer | |
CN112447528A (zh) | 集成电路的制作方法 | |
CN102760645A (zh) | 在半导体器件中制造孔图案的方法 | |
CN1959940B (zh) | 部分半导体组件的形成方法 | |
JP2002299442A (ja) | 半導体装置の製造方法 | |
CN101087010A (zh) | 图案化制程及应用此制程的有机薄膜晶体管的制作方法 | |
KR100579511B1 (ko) | 금속배선 형성을 위한 에천트 및 이를 이용한 금속배선 형성방법 | |
KR101045128B1 (ko) | 나노구조물들의 교차 구조들의 제조 | |
US7585334B2 (en) | Manufacturing method for molecular rulers | |
JP2006303199A (ja) | パターン形成方法及び有機薄膜トランジスタ | |
JP2937537B2 (ja) | パターン形成方法 | |
KR100318454B1 (ko) | 반도체소자제조방법 | |
KR101250422B1 (ko) | 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법 | |
JP2004119524A (ja) | レジストとして有機単分子膜を用いたナノパターニング方法 | |
JPH0327521A (ja) | Mos型トランジスタの製造方法 | |
US7928011B2 (en) | Method for structuring a substrate using a metal mask layer formed using a galvanization process | |
JP4722679B2 (ja) | 電極の製造方法及び素子の製造方法 | |
JP2008235780A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100324 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100329 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100426 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100430 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100524 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100527 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100624 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |