[go: up one dir, main page]

JP4957023B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP4957023B2
JP4957023B2 JP2006063930A JP2006063930A JP4957023B2 JP 4957023 B2 JP4957023 B2 JP 4957023B2 JP 2006063930 A JP2006063930 A JP 2006063930A JP 2006063930 A JP2006063930 A JP 2006063930A JP 4957023 B2 JP4957023 B2 JP 4957023B2
Authority
JP
Japan
Prior art keywords
light
region
electro
optical device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006063930A
Other languages
Japanese (ja)
Other versions
JP2007240927A (en
Inventor
昌宏 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006063930A priority Critical patent/JP4957023B2/en
Publication of JP2007240927A publication Critical patent/JP2007240927A/en
Application granted granted Critical
Publication of JP4957023B2 publication Critical patent/JP4957023B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置、及びそのような電気光学装置を具備してなる液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段(ライトバルブ)としても多用されている。液晶装置においては、年々解像度の向上が求められており、特に投射型表示装置のライトバルブとして用いる場合、ライトバルブ上の画像を拡大表示することから高解像度化への要求がより一層厳しくなっている。一方、明るい画像を確保すべく、画素の開口率を確保することも要求されている。   A liquid crystal device which is an example of this type of electro-optical device is frequently used not only as a direct-view display but also as a light modulation means (light valve) of, for example, a projection display device. In a liquid crystal device, improvement in resolution is required year by year. Especially when used as a light valve of a projection display device, since the image on the light valve is enlarged and displayed, the demand for higher resolution becomes more severe. Yes. On the other hand, in order to ensure a bright image, it is also required to ensure the aperture ratio of the pixels.

特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内のTFTがリーク電流の増大や誤動作等を生じないよう、入射光を遮るための遮光膜が液晶ライトバルブに内蔵されている一方、コントラストの低下を抑止するために、画素の開口領域における光抜けを抑制する技術も提案されている。例えば、特許文献1は、遮光膜の縁に対して所定方向に偏光軸を有する光の光抜けを低減する技術を開示している。   In particular, in the case of a projection display device, strong light from a light source is incident on the liquid crystal light valve. This light blocks the incident light so that the TFT in the liquid crystal light valve does not cause an increase in leakage current or malfunction. On the other hand, a technique for suppressing light leakage in the aperture region of the pixel has been proposed in order to suppress a decrease in contrast. For example, Patent Document 1 discloses a technique for reducing light leakage of light having a polarization axis in a predetermined direction with respect to the edge of the light shielding film.

また、この種の遮光膜は、アクティブマトリクス方式の液晶ライトバルブにおいて、TFT部分のみならず、データ線や走査線に沿う部分も遮光するようにTFT等の半導体素子から見て光の入射側に格子状に形成されるのが一般的である。加えて、金属等の導電性材料を所定の形状にパターニングすることによって、遮光膜をTFT等の半導体素子が形成されたTFTアレイ基板上の配線として共用する場合もある。   In addition, this type of light shielding film is provided on the light incident side when viewed from a semiconductor element such as a TFT so as to shield not only the TFT portion but also the portion along the data line and the scanning line in an active matrix liquid crystal light valve. In general, it is formed in a lattice shape. In addition, the light shielding film may be shared as a wiring on the TFT array substrate on which a semiconductor element such as a TFT is formed by patterning a conductive material such as a metal into a predetermined shape.

特開2005−234524号公報JP 2005-234524 A

しかしながら、遮光膜を配線として共用する場合、TFTアレイ基板上のレイアウトに応じて配線のパターン形状が制限されることに加え、配線として共用される遮光膜のパターニング精度が、必要とされるパターニング精度に十分に追従できていない技術的問題点がある。より具体的には、例えば蓄積容量に固定電位を供給する容量配線は、光抜けを低減する観点からみれば、容量配線は、画素の開口領域の間に格子状に延びる非開口領域に沿って互いに異なる方向に延びる部分から構成される。このような互いに異なる方向に延びる部分が交差する交差部脳の縁に相当する角部は、理想的には平面的に見て直角に形成されていることが望ましいが、ステッパの解像度或いは遮光膜の膜厚に応じて十分なパターニング精度で遮光膜をパターニングする困難であり、互いに異なる方向に延びる部分に対して交差部の角部が斜め、或いは若干鈍った曲線状に形成されてしまう。このような角部が形成された場合、この角部を介して偏光した光が、液晶装置に設けられる偏光板を介して画素の開口領域から抜けてしまう光抜けが生じることがある。このような光抜けが生じた場合、表示画像のコントラストを高めることが困難となる。   However, when the light shielding film is shared as the wiring, the pattern shape of the wiring is limited according to the layout on the TFT array substrate, and the patterning accuracy of the light shielding film shared as the wiring is required for the patterning accuracy. There is a technical problem that has not been adequately followed. More specifically, for example, a capacitor wiring that supplies a fixed potential to a storage capacitor is viewed along a non-opening region that extends in a lattice between pixel opening regions from the viewpoint of reducing light leakage. It is comprised from the part extended in a mutually different direction. It is desirable that the corner corresponding to the edge of the intersecting brain where the portions extending in different directions intersect is ideally formed at a right angle when seen in a plan view. It is difficult to pattern the light-shielding film with sufficient patterning accuracy according to the film thickness, and the corners of the intersecting portions are formed in a curved shape that is oblique or slightly dull with respect to the portions extending in different directions. In the case where such a corner is formed, there is a case where light that is polarized through the corner escapes from the opening region of the pixel through the polarizing plate provided in the liquid crystal device. When such light leakage occurs, it is difficult to increase the contrast of the display image.

よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、画素における光抜けが低減されたライトバルブ等の電気光学装置、及びそのような電気光学装置を具備してなるプロジェクタ等の電子機器を提供することを課題とする。   Accordingly, the present invention has been made in view of the above-described problems. For example, an electro-optical device such as a light valve in which light leakage in a pixel is reduced, a projector including such an electro-optical device, and the like. It is an object to provide an electronic device.

本発明の第1の発明に係る電気光学装置は上記課題を解決するために、第1基板上の表示領域を構成する複数の画素の夫々に設けられた画素電極と、前記画素電極に電気的に接続された薄膜トランジスタと、一方の電極が前記画素電極に電気的に接続され、他方の電極が容量配線に電気的に接続された蓄積容量と、前記表示領域において互いに交差する第1方向及び第2方向の夫々に延びており、前記画素毎の開口領域を互いに隔てる非開口領域に形成された第1遮光膜とを備え、前記容量配線は、前記第1方向に沿って延びる第1部分及び前記第2方向に沿って延びる第2部分、並びに前記第1部分及び前記第2部分が互いに交差する交差部に対応して前記非開口領域のうち前記第1遮光膜に重なる領域において前記第1部分及び第2部分の少なくとも一方を切り欠いてなる切り欠き部を有すIn order to solve the above problems, an electro-optical device according to a first aspect of the present invention includes a pixel electrode provided in each of a plurality of pixels constituting a display region on a first substrate, and an electrical connection to the pixel electrode. A thin film transistor connected to the storage electrode, a storage capacitor in which one electrode is electrically connected to the pixel electrode and the other electrode is electrically connected to a capacitor wiring, and a first direction and a first direction intersecting each other in the display region A first light-shielding film that extends in each of two directions and is formed in a non-opening region that separates the opening region of each pixel from each other , and the capacitor wiring includes a first portion that extends along the first direction, and The second portion extending along the second direction, and the first portion in the non-opening region that overlaps the first light-shielding film corresponding to a crossing portion where the first portion and the second portion intersect each other. Part and second part That having a cutout portion formed by cutting out at least one.

本発明の第1の発明に係る電気光学装置では、画像表示領域の典型例である表示領域は、当該表示領域の第1方向及び第2方向の夫々に沿ってマトリクス状に配列された複数の画素から構成されている。   In the electro-optical device according to the first aspect of the present invention, the display area, which is a typical example of the image display area, includes a plurality of arrays arranged in a matrix along each of the first direction and the second direction of the display area. It consists of pixels.

第1遮光膜は、第1方向及び第2方向の夫々に沿って部分的に、或いは連続して形成されている。ここで、「部分的に」とは、第1遮光膜が第1方向及び第2方向の夫々に沿って延びる部分を有していればよい意味であり、第1遮光膜は、開口領域を隔てる非開口領域において互いに分離された複数の遮光膜であってもよい。第1遮光膜は、例えばTFTアレイ基板等の第1基板上に形成された走査線と共用されており、AL等の導電性を有する金属材料を所定形状にパターングすることによって形成されている。   The first light shielding film is formed partially or continuously along each of the first direction and the second direction. Here, “partially” means that the first light-shielding film only needs to have a portion extending along each of the first direction and the second direction. It may be a plurality of light shielding films separated from each other in the non-opening regions that are separated. The first light-shielding film is shared with a scanning line formed on a first substrate such as a TFT array substrate, and is formed by patterning a conductive metal material such as AL into a predetermined shape.

ここで、「開口領域」とは、実質的に光が透過する画素内の領域であり、例えば、画素電極が形成される領域であって、透過率の変更に応じて液晶を抜けてきた出射光の階調を変化させることが可能となる領域である。言い換えれば、開口領域は、画素に集光される光が配線、遮光膜、半導体素子等で遮られることがない領域を意味する。「非開口領域」とは、表示に寄与する光が透過しない領域を意味し、例えば画素内に非透明な配線或いは電極等が配設されている領域を意味する。   Here, the “opening region” is a region in the pixel through which light is substantially transmitted. For example, a region where a pixel electrode is formed, and the liquid crystal exits the liquid crystal according to the change in transmittance. This is an area in which the gradation of incident light can be changed. In other words, the opening region means a region where light condensed on the pixel is not blocked by the wiring, the light shielding film, the semiconductor element, or the like. “Non-opening region” means a region where light contributing to display is not transmitted, for example, a region where a non-transparent wiring or electrode is disposed in a pixel.

第2遮光膜は、画素電極を駆動するための配線の少なくとも一部を構成するように、当該配線に必要とされるパターン形状に合わせて第1方向に延びる第1部分及び第2方向に延びる第2部分を有している。第2遮光膜は、例えばAL等の導電性を有する金属材料で構成されており、第1部分及び第2部分が互いに交差する交差部に対応して非開口領域のうち第1遮光膜に重なる領域において第1部分及び第2部分の少なくとも一方を切り欠いてなる切り欠き部を有している。   The second light-shielding film extends in the first direction and the second direction so as to constitute at least a part of the wiring for driving the pixel electrode in accordance with the pattern shape required for the wiring. It has a second part. The second light shielding film is made of a conductive metal material such as AL, for example, and overlaps the first light shielding film in the non-opening region corresponding to the intersection where the first portion and the second portion intersect each other. The region has a cutout portion formed by cutting out at least one of the first portion and the second portion.

ここで、「交差部に対応して」とは、交差部毎及び交差部の近傍において、という意味であり、切り欠き部は、第2遮光膜をパターニングする際に第1部分及び第2部分に対して斜め、或いは曲線状を持って交わるように形成された角部によって非開口領域の一部が規定されないように、非開口領域のうち第1遮光膜に重なる領域において第1部分及び第2部分の少なくとも一方を切り欠いて形成されている。より具体的には、交差部の縁である角部によって非開口領域の一部が規定されている場合、角部に対して所定方向に偏光する光が第2遮光膜によって遮光されず、光抜けが生じ、コントラストが低下してしまう。   Here, “corresponding to the intersecting portion” means that at each intersecting portion and in the vicinity of the intersecting portion, and the notch portions are the first portion and the second portion when the second light shielding film is patterned. The first portion and the first portion of the non-opening region that overlaps the first light-shielding film so that a part of the non-opening region is not defined by the corner portion that is formed so as to intersect with each other obliquely or with a curved shape. At least one of the two portions is cut out. More specifically, when a part of the non-opening region is defined by the corner that is the edge of the intersection, the light polarized in a predetermined direction with respect to the corner is not shielded by the second light shielding film, Omission occurs and contrast decreases.

そこで、本発明では、このような光抜けが生じないように、予め第1部分及び第2部分に対して斜め、或いは曲線状に交わるように形成される角部が非開口領域のうち第1遮光膜に重なる領域に位置するように切り欠き部が形成されている。より具体的には、切り欠き部の縁である角部がフォトリソグラフィー等のパターンニング精度に応じて若干の鈍り(即ち、第1部分及び第2部分に対して、斜めに、或いは曲線状に交わるように)を持った形状として形成された場合でも、切り欠き部が第1遮光膜に重なるように形成されている。裏を返せば、第2遮光膜のうち非開口領域を規定する部分には、光抜けを生じさせる角部が形成されていないため、コントラストの低下を招くことがない。即ち、本発明では、第2遮光膜のパターニングする際にパターニング精度に応じて生じる光抜けを低減するために、第2遮光膜の交差部近傍におけるパターン形状を変更することによって、より具体的には切り欠き部を設けることによって光抜けを低減できる。   Therefore, in the present invention, in order to prevent such light leakage, the corner portion formed so as to intersect with the first portion and the second portion in advance obliquely or in a curved shape is the first of the non-opening regions. A notch is formed so as to be located in a region overlapping the light shielding film. More specifically, the corners, which are the edges of the notches, are slightly blunted according to the patterning accuracy of photolithography or the like (that is, obliquely or curved with respect to the first part and the second part). Even if it is formed as a shape having an intersection), the notch is formed so as to overlap the first light shielding film. In other words, the corners that cause light leakage are not formed in the portion of the second light shielding film that defines the non-opening region, so that the contrast is not lowered. That is, in the present invention, in order to reduce light leakage caused by patterning accuracy when patterning the second light shielding film, the pattern shape in the vicinity of the intersection of the second light shielding films is changed more specifically. Can reduce light leakage by providing a notch.

以上、説明したように、本発明の第1の発明に係る電気光学装置によれば、画素の開口領域における光抜けを低減でき、画像を表示する際のコントラストを高めることが可能となる。   As described above, according to the electro-optical device according to the first aspect of the present invention, light omission in the aperture region of the pixel can be reduced, and the contrast when displaying an image can be increased.

本発明の第2の発明に係る電気光学装置は上記課題を解決するために、第1基板上の表示領域を構成する複数の画素の夫々に設けられた画素電極と、前記画素電極に電気的に接続された薄膜トランジスタと、一方の電極が前記画素電極に電気的に接続され、他方の電極が容量配線に電気的に接続された蓄積容量と、前記第1基板に対向配置された第2基板の基板面における前記表示領域に重なる領域において互いに交差する第1方向及び第2方向の夫々に延びており、前記画素毎の開口領域を互いに隔てる非開口領域に形成された第3遮光膜とを備え、前記容量配線は、前記第1方向に沿って延びる第1部分及び前記第2方向に沿って延びる第2部分、並びに前記第1部分及び前記第2部分が互いに交差する交差部に対応して前記非開口領域のうち前記第遮光膜に重なる領域において前記第1部分及び第2部分の少なくとも一方を切り欠いてなる切り欠き部を有すIn order to solve the above-described problem, an electro-optical device according to a second aspect of the present invention includes a pixel electrode provided in each of a plurality of pixels constituting a display area on the first substrate, and the pixel electrode electrically A thin film transistor connected to the storage electrode, a storage capacitor in which one electrode is electrically connected to the pixel electrode and the other electrode is electrically connected to a capacitor wiring, and a second substrate disposed opposite to the first substrate extend s the first and second directions respectively intersecting one another in the region overlapping the display area on the substrate surface, and a third light shielding film formed on the non-opening region separating the opening area of each pixel to each other And the capacitor wiring corresponds to a first portion extending along the first direction, a second portion extending along the second direction, and an intersection where the first portion and the second portion intersect each other. The non-opening region In out area overlapping the third light shielding film that have a cutout portion formed by cutting out at least one of said first and second portions.

本発明の第2の発明に係る電気光学装置によれば、上述した本発明の第1の発明に係る電気光学装置と同様に、開口領域における光抜けを低減でき、コントラストを高めることが可能となる。   According to the electro-optical device according to the second aspect of the present invention, similarly to the above-described electro-optical device according to the first aspect of the present invention, it is possible to reduce light leakage in the aperture region and increase the contrast. Become.

尚、本発明では、第3遮光膜は、例えばTFTアレイ基板に対向配置される対向基板等の第2基板に形成された、所謂ブラックマトリクスと称される遮光膜であり、第2遮光膜が有する切り欠き部がブラックマトリックスに重なる領域に形成されていることによって、開口領域における光抜けを低減でき、コントラストを高めることが可能である。   In the present invention, the third light-shielding film is a so-called black matrix light-shielding film formed on a second substrate such as a counter substrate disposed opposite to the TFT array substrate, for example. By forming the cutout portion in the region overlapping the black matrix, light leakage in the opening region can be reduced, and the contrast can be increased.

本発明の第1及び第2の発明に係る電気光学装置の一の態様では、前記切り欠き部は、前記開口領域の四隅の少なくとも一の隅に対応して形成されていてもよい。   In one aspect of the electro-optical device according to the first and second aspects of the present invention, the notch may be formed corresponding to at least one of the four corners of the opening region.

この態様によれば、光抜けを低減する効果は相応に得られる。より一層光抜けを低減するためには、開口領域の四隅に含まれる2以上の隅に対応して設けられた第2遮光膜の交差部に応じて切り欠き部を設けておいてもよい。   According to this aspect, the effect of reducing light leakage can be obtained accordingly. In order to further reduce light leakage, notches may be provided according to the intersections of the second light shielding films provided corresponding to two or more corners included in the four corners of the opening region.

この態様では、前記切り欠き部は、前記一の隅に設けられた庇部に重なるように設けられていてもよい。   In this aspect, the notch portion may be provided so as to overlap with the flange portion provided at the one corner.

この態様によれば、庇部によって切り欠き部を透過した光を遮ることができる。このような庇部は、例えば第1遮光膜の一部として形成されており、第1方向及び第2方向の夫々に対して斜めに延びる方向にその縁が延在するように形成される。   According to this aspect, the light transmitted through the notch can be blocked by the flange. Such a collar is formed as a part of the first light shielding film, for example, and is formed so that the edge extends in a direction extending obliquely with respect to each of the first direction and the second direction.

本発明の第1及び第2の発明に係る電気光学装置の他の態様では、前記切り欠き部の平面形状は、前記第1方向及び第2方向の少なくとも一方の方向に沿った向きに開口する開口部を備えた矩形状であってもよい。   In another aspect of the electro-optical device according to the first and second aspects of the present invention, the planar shape of the notch portion opens in a direction along at least one of the first direction and the second direction. A rectangular shape having an opening may be used.

この態様によれば、汎用のエッチング法を用いて切り欠き部を形成できる。   According to this aspect, the notch can be formed using a general-purpose etching method.

この態様では、前記切り欠き部は、前記四隅のうち前記開口領域を透過する透過光の偏光方向に沿って並ぶ隅の夫々に対応して形成されていてもよい。   In this aspect, the notch may be formed corresponding to each of the four corners arranged along the polarization direction of transmitted light that passes through the opening region.

この態様によれば、光抜けが生じ易い位置、即ち四隅のうち開口領域を透過する透過光の偏光方向に沿って並ぶ隅に対応して切り欠き部を夫々設けておいてもよい。より具体的には、例えば電気光学装置の一例である液晶装置では、開口領域を透過する光の偏光方向と一致する配向膜のラビング方向に沿って並ぶ隅に対応して切り欠き部を設けておくことによって、第2遮光膜のパターン形状の変更部分を少なくしつつ、効果的に光抜けを抑制できる。   According to this aspect, notch portions may be provided corresponding to the positions where light leakage is likely to occur, that is, the corners arranged along the polarization direction of the transmitted light that passes through the aperture region among the four corners. More specifically, for example, in a liquid crystal device which is an example of an electro-optical device, notches are provided corresponding to corners aligned along the rubbing direction of the alignment film that matches the polarization direction of the light transmitted through the aperture region. Thus, light omission can be effectively suppressed while reducing a portion where the pattern shape of the second light shielding film is changed.

本発明の第1及び第2の発明に係る電気光学装置の他の態様では、前記交差部に対応して前記画素毎に設けられた薄膜トランジスタと、前記薄膜トランジスタより上層側に形成された蓄積容量とを備え、前記配線は、前記蓄積容量上に配置された層間絶縁膜を下地として前記非開口領域内に形成されると共に前記層間絶縁膜を形成されたコンタクトホールを介して前記蓄積容量の固定電位側電極と電気的に接続された容量配線であってもよい。   In another aspect of the electro-optical device according to the first and second aspects of the present invention, a thin film transistor provided for each pixel corresponding to the intersecting portion, and a storage capacitor formed on an upper layer side of the thin film transistor, And the wiring is formed in the non-opening region with an interlayer insulating film disposed on the storage capacitor as a base, and a fixed potential of the storage capacitor via a contact hole in which the interlayer insulating film is formed. Capacitor wiring electrically connected to the side electrode may be used.

この態様によれば、第2遮光膜が容量配線の少なくとも一部であることにより、薄膜トランジスタと画素電極との間に介在する蓄積容量に固定電位を供給できる。これにより、画素電極における電位保持特性が向上し、表示の高コントラスト化が可能となる。   According to this aspect, since the second light shielding film is at least part of the capacitor wiring, a fixed potential can be supplied to the storage capacitor interposed between the thin film transistor and the pixel electrode. As a result, the potential holding characteristic of the pixel electrode is improved, and the display can have a high contrast.

ここで、「コンタクトホール」とは、層間絶縁膜の上下に形成される導電層を互いに導通させるために層間絶縁膜を厚み方向に沿って設けられた穴を指しており、例えば、上側の導電層がその内部に落としこまれる結果、下側の導電層と接する場合(即ち、所謂コンタクトホールである場合)や、内部に導電材料を埋め込み、その一端を上側の導電層に接触させ、他端を下側の導電層に接触させる場合(即ち、プラグとして形成される場合)を含む。加えて、このようなコンタクトホールによれば、容量配線及び蓄積容量の固定電位側電極を電気的に接続できる。   Here, the “contact hole” refers to a hole provided in the thickness direction of the interlayer insulating film in order to connect the conductive layers formed above and below the interlayer insulating film to each other. As a result of the layer being dropped into it, it is in contact with the lower conductive layer (that is, a so-called contact hole), or a conductive material is embedded inside, and one end is brought into contact with the upper conductive layer, and the other end In contact with the lower conductive layer (ie, when formed as a plug). In addition, according to such a contact hole, the capacitor wiring and the fixed potential side electrode of the storage capacitor can be electrically connected.

本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device of the present invention.

本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。   According to the electronic apparatus according to the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a mobile phone, an electronic notebook, a word processor, and a viewfinder type capable of high-quality display. Alternatively, various electronic devices such as a monitor direct-view video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus according to the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

以下、図面を参照しながら本発明の第1及び第2の発明に係る電気光学装置、並びに本発明に係る電子機器の各実施形態を説明する。   Hereinafter, embodiments of the electro-optical device according to the first and second inventions of the present invention and the electronic apparatus according to the present invention will be described with reference to the drawings.

(第1実施形態)
(電気光学装置の全体構成)
先ず、図1及び図2を参照しながら本実施形態に係る電気光学装置を説明する。図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図2は、図1のH−H´断面図である。本実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例に挙げる。
(First embodiment)
(Overall configuration of electro-optical device)
First, an electro-optical device according to this embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view of the electro-optical device when the TFT array substrate is viewed from the counter substrate side together with the components formed thereon, and FIG. 2 is a cross-sectional view taken along line HH ′ of FIG. In this embodiment, as an example of an electro-optical device, a TFT active matrix driving type liquid crystal device with a built-in driving circuit is taken as an example.

図1及び図2において、液晶装置1では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、複数の画素部が設けられる表示領域たる画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, in the liquid crystal device 1, a TFT array substrate 10 and a counter substrate 20 are disposed to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are positioned around an image display region 10a that is a display region in which a plurality of pixel portions are provided. They are bonded to each other by a sealing material 52 provided in the sealing area.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. In the sealing material 52, a gap material such as glass fiber or glass beads for dispersing the distance (inter-substrate gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed. That is, the electro-optical device according to the present embodiment is suitable for a small and enlarged display for a projector light valve.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。尚、画像表示領域10aの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、TFTアレイ基板10の中心から見て、この額縁遮光膜53より以遠が周辺領域として規定されている。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side. There is a peripheral area located around the image display area 10a. In other words, particularly in the present embodiment, when viewed from the center of the TFT array substrate 10, the distance from the frame light shielding film 53 is defined as the peripheral region.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display region 10 a in this way, a plurality of the pixel lines are covered along the remaining side of the TFT array substrate 10 and covered with the frame light shielding film 53. Wiring 105 is provided.

対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   Vertical conductive members 106 functioning as vertical conductive terminals between the two substrates are disposed at the four corners of the counter substrate 20. On the other hand, the TFT array substrate 10 is provided with vertical conduction terminals in a region facing these corner portions. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図2において、TFTアレイ基板10上には、画素スイッチング素子としてのTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には最上層部分に配向膜が形成されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   In FIG. 2, on the TFT array substrate 10, an alignment film is formed on the pixel electrode 9a after the formation of TFTs as pixel switching elements, wiring lines such as scanning lines and data lines. On the other hand, on the counter substrate 20, in addition to the counter electrode 21, a lattice-shaped or striped light-shielding film 23 and an alignment film are formed on the uppermost layer portion. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

TFTアレイ基板10は例えば石英基板、ガラス基板等の透明基板、あるいはシリコン基板等の半導体基板である。対向基板20もTFTアレイ基板10と同様に透明基板である。   The TFT array substrate 10 is, for example, a transparent substrate such as a quartz substrate or a glass substrate, or a semiconductor substrate such as a silicon substrate. The counter substrate 20 is also a transparent substrate like the TFT array substrate 10.

TFTアレイ基板10には、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。例えば、画素電極9aはITO(Indium Tin Oxide)膜などの透明導電性膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。   The TFT array substrate 10 is provided with a pixel electrode 9a, and an alignment film on which a predetermined alignment process such as a rubbing process has been performed is provided above the pixel electrode 9a. For example, the pixel electrode 9a is made of a transparent conductive film such as an ITO (Indium Tin Oxide) film, and the alignment film is made of an organic film such as a polyimide film.

対向基板20には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は例えば、ITO膜などの透明導電性膜からなる。配向膜22は、ポリイミド膜などの有機膜からなる。   A counter electrode 21 is provided on the entire surface of the counter substrate 20, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 21. The counter electrode 21 is made of a transparent conductive film such as an ITO film. The alignment film 22 is made of an organic film such as a polyimide film.

対向基板20には、格子状又はストライプ状の遮光膜23を設けられている。このような構成を採ることで、上部容量電極300として設けられた上側遮光膜と併せ、TFTアレイ基板10側からの入射光のチャネル領域1a´ないしその周辺への侵入を阻止するのをより確実に阻止することができる。   The counter substrate 20 is provided with a lattice-shaped or stripe-shaped light shielding film 23. By adopting such a configuration, together with the upper light shielding film provided as the upper capacitor electrode 300, it is more reliable to prevent the incident light from entering the channel region 1a ′ or its periphery from the TFT array substrate 10 side. Can be prevented.

このように構成され、画素電極9aと対向電極21とが対面するように配置されたTFTアレイ基板10と対向基板20との間には、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜により所定の配向状態をとる。   A liquid crystal layer 50 is formed between the TFT array substrate 10 and the counter substrate 20 that are configured as described above and are arranged so that the pixel electrode 9a and the counter electrode 21 face each other. The liquid crystal layer 50 takes a predetermined alignment state by the alignment film in a state where an electric field from the pixel electrode 9a is not applied.

尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路7が設けられている。また、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等が基板上に形成されていてもよい。   1 and 2, on the TFT array substrate 10, in addition to the drive circuits such as the data line drive circuit 101 and the scanning line drive circuit 104, the image signal on the image signal line is sampled to obtain data. A sampling circuit 7 for supplying the line is provided. Also, a precharge circuit for supplying a precharge signal of a predetermined voltage level to a plurality of data lines in advance of the image signal, an inspection circuit for inspecting the quality, defects, etc. of the electro-optical device during manufacture or at the time of shipment Etc. may be formed on the substrate.

(画素部の電気的な接続構成)
次に、図3を参照しながら、液晶装置1の画素部の電気的な接続構成を詳細に説明する。図3は、液晶装置1の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
(Electrical connection configuration of pixel part)
Next, the electrical connection configuration of the pixel portion of the liquid crystal device 1 will be described in detail with reference to FIG. FIG. 3 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms the image display area of the liquid crystal device 1.

図3において、液晶装置1の画像表示領域を構成するマトリクス状に形成された複数の画素の夫々には、画素電極9a及びTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置1の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、・・・、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a pixel electrode 9 a and a TFT 30 are formed in each of a plurality of pixels formed in a matrix that forms an image display area of the liquid crystal device 1. The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a when the liquid crystal device 1 operates. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

TFT30のゲートに走査線3aが電気的に接続されており、液晶装置1は、所定のタイミングで、走査線11aにパルス的に走査信号G1、G2、・・・、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、・・・、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、・・・、Snは、対向基板に形成された対向電極との間で一定期間保持される。   The scanning line 3a is electrically connected to the gate of the TFT 30, and the liquid crystal device 1 sequentially applies the scanning signals G1, G2,..., Gm to the scanning line 11a in a pulse sequence in this order at a predetermined timing. It is comprised so that it may apply. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The

液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射される。ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加されている。蓄積容量70は、本発明の第1の発明に係る「第2遮光膜」の一例である容量配線400を介して供給される固定電位によって画素電極9aにおける電位保持特性を高め、コントラストやフリッカといった表示特性の向上を可能とする。   The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole. In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. The storage capacitor 70 enhances the potential holding characteristic of the pixel electrode 9a by a fixed potential supplied via the capacitor wiring 400 which is an example of the “second light shielding film” according to the first invention of the present invention, and the contrast, flicker, etc. Display characteristics can be improved.

(画素部の具体的構成)
次に、上述の動作が実現される液晶装置1が備える画素部の具体的な構成について、図4乃至図6を参照して説明する。
(Specific configuration of the pixel portion)
Next, a specific configuration of the pixel portion included in the liquid crystal device 1 that realizes the above-described operation will be described with reference to FIGS.

図4乃至図6において、上述の回路要素及び画素電極9aは、TFTアレイ基板10上に形成されている。TFTアレイ基板10は、例えば、ガラス基板、石英基板、SOI基板、半導体基板等からなり、例えばガラス基板や石英基板からなる対向基板20と対向配置されている。回路要素は画素電極9aを駆動するために設けられ、ここでは、TFTアレイ基板10の直上から画素電極9aの直下までの範囲内に積層された、走査線11aから第4層間絶縁膜44までを指している(図6参照)。画素電極9a(図5中、破線9a´で輪郭が示されている)は縦横に区画配列された表示領域の各々に配置され、その境界にデータ線6a及び、本発明の第1の発明に係る「第1遮光膜」の一例である走査線11aが格子状に配列するように形成されている(図4及び図5参照)。画素部70が形成された画素の開口領域は、後に詳細に説明する走査線11a及び容量配線400等の格子状に配置された遮光膜によって略矩形状の平面形状を有している。   4 to 6, the circuit element and the pixel electrode 9 a described above are formed on the TFT array substrate 10. The TFT array substrate 10 includes, for example, a glass substrate, a quartz substrate, an SOI substrate, a semiconductor substrate, and the like, and is disposed to face the counter substrate 20 made of, for example, a glass substrate or a quartz substrate. The circuit elements are provided to drive the pixel electrodes 9a. Here, the circuit elements are stacked in a range from directly above the TFT array substrate 10 to immediately below the pixel electrodes 9a, from the scanning line 11a to the fourth interlayer insulating film 44. Pointing (see FIG. 6). The pixel electrode 9a (indicated by the broken line 9a 'in FIG. 5) is arranged in each of the display areas arranged vertically and horizontally, and the data line 6a and the first invention of the present invention at the boundary. The scanning lines 11a as an example of the “first light shielding film” are formed so as to be arranged in a lattice pattern (see FIGS. 4 and 5). The opening area of the pixel in which the pixel portion 70 is formed has a substantially rectangular planar shape due to a light shielding film arranged in a grid such as the scanning line 11a and the capacitor wiring 400, which will be described in detail later.

各回路要素を構成するパターニングされた導電膜は、下から順に走査線11aを含む第1層、ゲート電極3aを含む第2層、蓄積容量70の固定電位側容量電極を含む第3層、データ線6a等を含む第4層、容量配線400等を含む第5層からなる。また、第1層−第2層間には下地絶縁膜12、第2層−第3層間には第1層間絶縁膜41、第3層−第4層間には第2層間絶縁膜42、第4層−第5層間には第3層間絶縁膜43、第5層と画素電極9aの間には第4層間絶縁膜44が夫々設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第1層から第3層が下層部分として図4に示され、第4層、第5層及び画素電極9aが上層部分として図5に示されている。   The patterned conductive film constituting each circuit element includes, in order from the bottom, a first layer including the scanning line 11a, a second layer including the gate electrode 3a, a third layer including the fixed potential side capacitor electrode of the storage capacitor 70, and data The fourth layer includes the line 6a and the like, and the fifth layer includes the capacitor wiring 400 and the like. Further, the base insulating film 12 is provided between the first layer and the second layer, the first interlayer insulating film 41 is provided between the second layer and the third layer, the second interlayer insulating film 42 is provided between the third layer and the fourth layer, and the fourth layer. A third interlayer insulating film 43 is provided between the layer and the fifth layer, and a fourth interlayer insulating film 44 is provided between the fifth layer and the pixel electrode 9a to prevent the above-described elements from being short-circuited. . Of these, the first to third layers are shown in FIG. 4 as lower layer portions, and the fourth layer, the fifth layer, and the pixel electrode 9a are shown in FIG. 5 as upper layer portions.

(第1層の構成−走査線等−)
第1層は、走査線11aで構成される。走査線11aは、図4に示す、本発明の第1の発明に係る「第1方向」の一例であるX方向に沿って延びる本線部と、データ線6a或いは容量配線400が延在する図4に示す、本発明の第1の発明における「第2方向」の一例であるY方向に延びる突出部とからなる形状にパターニングされている。このような走査線11aは、例えばAL等の遮光性を有する導電材料を用いて形成されている。走査線11aは、導電性ポリシリコン、或いはTi、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することも可能である。
(Structure of the first layer-scanning line, etc.)
The first layer is composed of scanning lines 11a. The scanning line 11a is a diagram in which the main line portion extending along the X direction as an example of the “first direction” according to the first invention of the present invention shown in FIG. 4 and the data line 6a or the capacitor wiring 400 extend. 4 is patterned into a shape including a projecting portion extending in the Y direction which is an example of the “second direction” in the first invention of the present invention. Such a scanning line 11a is formed using a light-shielding conductive material such as AL, for example. The scanning line 11a is made of conductive polysilicon or a single metal containing at least one of refractory metals such as Ti, Cr, W, Ta, and Mo, an alloy, a metal silicide, a polysilicide, or a laminate thereof. It is also possible to form.

(第2層の構成−TFT等−)
第2層は、TFT30及び中継電極719で構成されている。TFT30は、例えばLDD(Lightly Doped Drain)構造とされ、ゲート電極3a、半導体層1a、ゲート電極3aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。ゲート電極3aは、例えば導電性ポリシリコンで形成される。半導体層1aは、例えばポリシリコンからなり、チャネル領域1a´、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。尚、TFT30は、LDD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3aをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。また、中継電極719は、例えばゲート電極3aと同一膜として形成される。
(Structure of the second layer-TFT etc.)
The second layer includes the TFT 30 and the relay electrode 719. The TFT 30 has an LDD (Lightly Doped Drain) structure, for example, and includes a gate electrode 3a, a semiconductor layer 1a, and an insulating film 2 including a gate insulating film that insulates the gate electrode 3a from the semiconductor layer 1a. The gate electrode 3a is made of, for example, conductive polysilicon. The semiconductor layer 1a is made of, for example, polysilicon, and includes a channel region 1a ′, a low concentration source region 1b and a low concentration drain region 1c, and a high concentration source region 1d and a high concentration drain region 1e. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity is implanted into the low concentration source region 1b and the low concentration drain region 1c. It may be a self-aligned type in which a high concentration source region and a high concentration drain region are formed by implanting the film. The relay electrode 719 is formed as the same film as the gate electrode 3a, for example.

TFT30のゲート電極3aは、下地絶縁膜12に形成されたコンタクトホール12cvを介して走査線11aに電気的に接続されている。下地絶縁膜12は、例えばシリコン酸化膜等からなり、第1層と第2層の層間絶縁機能の他、TFTアレイ基板10の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすTFT30の素子特性の変化を防止する機能を有している。   The gate electrode 3 a of the TFT 30 is electrically connected to the scanning line 11 a through a contact hole 12 cv formed in the base insulating film 12. The base insulating film 12 is made of, for example, a silicon oxide film, and is formed on the entire surface of the TFT array substrate 10 in addition to the interlayer insulating function between the first layer and the second layer. Has a function of preventing changes in the element characteristics of the TFT 30 caused by the above.

(第3層の構成−蓄積容量等−)
第3層は、蓄積容量70で構成されている。蓄積容量70は、容量電極300と下部電極71とが誘電体層を介して対向配置された構成となっている。このうち、容量電極300は、容量配線400に電気的に接続されている。下部電極71は、TFT30の高濃度ドレイン領域1e及び画素電極9aの夫々に電気的に接続されている。
(3rd layer configuration-storage capacity, etc.)
The third layer is composed of a storage capacitor 70. The storage capacitor 70 has a configuration in which a capacitor electrode 300 and a lower electrode 71 are arranged to face each other with a dielectric layer interposed therebetween. Among these, the capacitor electrode 300 is electrically connected to the capacitor wiring 400. The lower electrode 71 is electrically connected to each of the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a.

下部電極71と高濃度ドレイン領域1eとは、第1層間絶縁膜41に開孔されたコンタクトホール83を介して接続されている。また、下部電極71と画素電極9aとは、コンタクトホール881、882、804、及び中継電極719、第2中継電極6a2、第3中継電極402により各層を中継し、コンタクトホール89において電気的に接続されている。   The lower electrode 71 and the high concentration drain region 1e are connected through a contact hole 83 opened in the first interlayer insulating film 41. Further, the lower electrode 71 and the pixel electrode 9 a are relayed through contact layers 881, 882, 804, the relay electrode 719, the second relay electrode 6 a 2, and the third relay electrode 402, and are electrically connected in the contact hole 89. Has been.

容量電極300、及び下部電極71には、例えば導電性のポリシリコンが用いられ、誘電体層には酸化シリコンが用いられる。第1層間絶縁膜41は、例えば、NSG(ノンシリケートガラス)によって形成されている。その他、第1層間絶縁膜41には、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。   For example, conductive polysilicon is used for the capacitor electrode 300 and the lower electrode 71, and silicon oxide is used for the dielectric layer. The first interlayer insulating film 41 is made of, for example, NSG (non-silicate glass). In addition, for the first interlayer insulating film 41, silicate glass such as PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), silicon nitride, silicon oxide, or the like can be used.

尚、この場合の蓄積容量70は、図4の平面図からわかるように、画素電極9aの形成領域にほぼ対応する表示領域に至らないように(即ち遮光領域内である非開口領域に収まるように)形成されているので、画素開口率が比較的大きく維持されている。   As can be seen from the plan view of FIG. 4, the storage capacitor 70 in this case does not reach the display region substantially corresponding to the formation region of the pixel electrode 9a (ie, fits in the non-opening region in the light shielding region). The pixel aperture ratio is maintained relatively large.

(第4層の構成−データ線等−)
第4層は、データ線6aで構成されている。データ線6aは、下から順にアルミニウム、窒化チタン、窒化シリコンの三層膜として形成されている。窒化シリコン層は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。第4層には、データ線6aと同一膜として、容量配線用中継層6a1及び第2中継電極6a2が形成されている。これらは、図5に示したように、夫々が分断されるように形成されている。
(Fourth layer configuration-data lines, etc.)
The fourth layer is composed of data lines 6a. The data line 6a is formed as a three-layer film of aluminum, titanium nitride, and silicon nitride in order from the bottom. The silicon nitride layer is patterned to a slightly larger size so as to cover the lower aluminum layer and titanium nitride layer. In the fourth layer, the capacitor wiring relay layer 6a1 and the second relay electrode 6a2 are formed as the same film as the data line 6a. These are formed so as to be divided as shown in FIG.

データ線6aは、第1層間絶縁膜41及び第2層間絶縁膜42を貫通するコンタクトホール81を介して、TFT30の高濃度ソース領域1dと電気的に接続されている。   The data line 6 a is electrically connected to the high concentration source region 1 d of the TFT 30 through a contact hole 81 that penetrates the first interlayer insulating film 41 and the second interlayer insulating film 42.

容量配線用中継層6a1は、第2層間絶縁膜42に開孔されたコンタクトホール801を介して容量電極300と電気的に接続され、容量電極300と容量配線400との間を中継している。容量配線用中継層6a2は、前述したように、第1層間絶縁膜41及び第2層間絶縁膜42を貫通するコンタクトホール882を介して中継電極719に電気的に接続されている。このような層間絶縁膜42は、例えばNSG、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。   The capacitor wiring relay layer 6a1 is electrically connected to the capacitor electrode 300 through a contact hole 801 formed in the second interlayer insulating film 42, and relays between the capacitor electrode 300 and the capacitor wiring 400. . As described above, the capacitor wiring relay layer 6 a 2 is electrically connected to the relay electrode 719 through the contact hole 882 that penetrates the first interlayer insulating film 41 and the second interlayer insulating film 42. Such an interlayer insulating film 42 can be formed of, for example, silicate glass such as NSG, PSG, BSG, or BPSG, silicon nitride, silicon oxide, or the like.

(第5層の構成−容量配線等−)
第5層は、容量配線400及び第3中継電極402により構成されている。容量配線400は、TFTアレイ基板10上で画像表示領域10aの周囲にまで延設され、定電位源と電気的に接続されることで、固定電位とされている。容量配線400は、図5に示すように、X方向、Y方向に延在する格子状に形成され、X方向に延在する部分には、第3中継電極402の形成領域を確保するために切り欠きが形成されている。
(Fifth layer configuration-capacitive wiring, etc.)
The fifth layer is composed of the capacitor wiring 400 and the third relay electrode 402. The capacitor wiring 400 is extended to the periphery of the image display region 10a on the TFT array substrate 10 and is electrically connected to a constant potential source to be a fixed potential. As shown in FIG. 5, the capacitor wiring 400 is formed in a lattice shape extending in the X direction and the Y direction, and in order to secure a formation region of the third relay electrode 402 in a portion extending in the X direction. A notch is formed.

容量配線400は、X方向に延在する第1部分400X及びY方向に延在する第2部分400Yが交差する交差部の近傍、即ち遮光膜として機能する画素の開口領域からみれば当該開口領域の四隅に対応する位置に設けられた切り欠き部40を有している。切り欠き部40が設けられた領域では、容量配線400の下層側に形成された回路要素の一部を構成する走査線11aが、画像表示面側に光抜けが生じないように遮光する。尚、切り欠き部40については、後に図7を参照しながら詳細に説明する。   The capacitance wiring 400 is in the vicinity of the intersection where the first portion 400X extending in the X direction and the second portion 400Y extending in the Y direction intersect, that is, the opening region of the pixel functioning as a light shielding film. It has the notch part 40 provided in the position corresponding to four corners. In the region where the cutout portion 40 is provided, the scanning line 11a constituting a part of the circuit element formed on the lower layer side of the capacitor wiring 400 shields light so as not to cause light leakage on the image display surface side. The notch 40 will be described in detail later with reference to FIG.

容量配線400は、その下層のデータ線6a、走査線11a、TFT30等を覆うように、これら回路要素の構造よりも幅広に形成されている。これにより、各回路要素は遮光され、入射光を反射させて投射画像における画素の輪郭がぼやける等の悪影響が防止されている。   The capacitor wiring 400 is formed wider than the structure of these circuit elements so as to cover the data lines 6a, the scanning lines 11a, the TFTs 30 and the like in the lower layer. Thereby, each circuit element is shielded from light, and adverse effects such as reflection of incident light and blurring of pixel outlines in a projected image are prevented.

容量配線400は、第3層間絶縁膜43に開孔されたコンタクトホール803を介して、容量配線用中継層6a1と電気的に接続されている。したがって、容量配線400は、蓄積容量70の固定電位側電極である容量電極300と電気的に接続されている。   The capacitor wiring 400 is electrically connected to the capacitor wiring relay layer 6a1 through the contact hole 803 opened in the third interlayer insulating film 43. Therefore, the capacitor wiring 400 is electrically connected to the capacitor electrode 300 that is the fixed potential side electrode of the storage capacitor 70.

第4層には、容量配線400と同一膜として、第3中継電極402が形成されている。第3中継電極402は、前述のように、コンタクトホール804及びコンタクトホール89を介して、第2中継電極6a2−画素電極9a間を中継している。尚、これら容量配線400及び第3中継電極402は、例えばアルミニウム、窒化チタンを積層した二層構造となっている。   In the fourth layer, the third relay electrode 402 is formed as the same film as the capacitor wiring 400. As described above, the third relay electrode 402 relays between the second relay electrode 6a2 and the pixel electrode 9a via the contact hole 804 and the contact hole 89. The capacitor wiring 400 and the third relay electrode 402 have a two-layer structure in which, for example, aluminum and titanium nitride are stacked.

第4層の上には、全面に第4層間絶縁膜44が形成されている。第4層間絶縁膜44には、画素電極9a−第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。   A fourth interlayer insulating film 44 is formed on the entire surface of the fourth layer. In the fourth interlayer insulating film 44, a contact hole 89 for electrically connecting the pixel electrode 9a and the third relay electrode 402 is opened.

(画素電極)
第4層間絶縁膜44の表面は、例えばCMP処理によって平坦化され、その上に画素電極9aが表示領域毎に配置されている(図5)。尚、画素電極9aは、例えばITO(Indium Tin Oxide)等の透明導電材料から構成されている。画素電極9aは、配向膜16によって覆われている。
(Pixel electrode)
The surface of the fourth interlayer insulating film 44 is planarized by, for example, CMP processing, and the pixel electrode 9a is disposed on each display region (FIG. 5). The pixel electrode 9a is made of a transparent conductive material such as ITO (Indium Tin Oxide). The pixel electrode 9 a is covered with the alignment film 16.

(対向基板上の構成)
他方、対向基板20には、その対向面の全面に対向電極21が設けられており、更にその上(図6では対向電極21の下側)に配向膜22が設けられている。対向電極21は、画素電極9aと同様、例えばITO膜等の透明導電性膜からなる。尚、対向基板20と対向電極21の間には、TFT30における光リーク電流の発生等を防止するため、少なくともTFT30と正対する領域を覆うように遮光膜23が設けられている。
(Configuration on the counter substrate)
On the other hand, the counter substrate 20 is provided with a counter electrode 21 on the entire surface of the counter substrate, and further, an alignment film 22 is provided thereon (under the counter electrode 21 in FIG. 6). As with the pixel electrode 9a, the counter electrode 21 is made of a transparent conductive film such as an ITO film. A light-shielding film 23 is provided between the counter substrate 20 and the counter electrode 21 so as to cover at least a region facing the TFT 30 in order to prevent generation of light leakage current in the TFT 30.

以上のように構成されたTFTアレイ基板10と対向基板20の間には、液晶層50が設けられている。液晶層50は、基板10及び20の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層50は、画素電極9aと対向電極21との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜16及び配向膜22によって、所定の配向状態をとるようになっている。   A liquid crystal layer 50 is provided between the TFT array substrate 10 and the counter substrate 20 configured as described above. The liquid crystal layer 50 is formed by sealing liquid crystal in a space formed by sealing the peripheral portions of the substrates 10 and 20 with a sealing material. The liquid crystal layer 50 takes a predetermined alignment state by the alignment film 16 and the alignment film 22 that have been subjected to an alignment process such as a rubbing process in a state where an electric field is not applied between the pixel electrode 9 a and the counter electrode 21. It is like that.

(切り欠き部の構成)
次に、容量配線400に形成された切り欠き部40について、図7乃至図9を参照して詳細に説明する。図7は、液晶装置1の構成要素の一部を抜き出して示した平面図であり、図8は、図7の領域C1を拡大して示した拡大図である。図9は、図8の領域C2を拡大して示した拡大図である。尚、図7では、説明を簡便にするためにTFTアレイ基板10上の互いに異なる層に形成された走査線11a、容量配線400及びデータ線6aを重ねて示している。
(Structure of the notch)
Next, the notch 40 formed in the capacitor wiring 400 will be described in detail with reference to FIGS. FIG. 7 is a plan view showing a part of the components of the liquid crystal device 1 extracted, and FIG. 8 is an enlarged view showing a region C1 of FIG. FIG. 9 is an enlarged view showing a region C2 in FIG. 8 in an enlarged manner. In FIG. 7, the scanning lines 11 a, the capacitor wirings 400, and the data lines 6 a formed in different layers on the TFT array substrate 10 are shown in an overlapping manner for easy explanation.

図7において、切り欠き部40は、容量配線400を構成する第1部分400X及び第2部分400Yが交差する交差部の角部の近傍たる、開口領域の四隅に対応する領域に形成されている。より具体的には、切り欠き部40は、開口領域の四隅に対応する領域のうち走査線11aの庇部11Aに重なるように、図中Y方向に沿って第1部分400Xを部分的に切り欠いた平面形状を有している。したがって、第1部分400X及び第2部分400Yが交差する交差部の近傍の領域たる領域C1では、庇部11Aが切り欠き部40より開口領域側に位置しており、切り欠き部40の全体が、平面的にみて走査線11aの内側に位置している。即ち、庇部11Aが非開口領域及び開口領域の境界を部分的に構成している。   In FIG. 7, the notch 40 is formed in a region corresponding to the four corners of the opening region, which is in the vicinity of the corner of the intersecting portion where the first portion 400X and the second portion 400Y constituting the capacitor wiring 400 intersect. . More specifically, the notch 40 partially cuts the first portion 400X along the Y direction in the drawing so as to overlap the flange 11A of the scanning line 11a in the region corresponding to the four corners of the opening region. It has a lacking planar shape. Therefore, in the region C1 that is a region in the vicinity of the intersection where the first portion 400X and the second portion 400Y intersect, the flange portion 11A is located on the opening region side from the notch 40, and the entire notch 40 is , It is located inside the scanning line 11a in plan view. That is, the flange portion 11A partially constitutes the boundary between the non-opening region and the opening region.

ここで、第1部分400X及び第2部分400Yが交差する交差部400Cの角部が、庇部11Aより開口領域側に位置している場合には、庇部11Aに代わって交差部400Cの角部が遮光膜の一部として機能する。   Here, when the corner portion of the intersection 400C where the first portion 400X and the second portion 400Y intersect is located on the opening region side from the flange portion 11A, the corner of the intersection portion 400C instead of the flange portion 11A. The portion functions as a part of the light shielding film.

しかしながら、容量配線400をパターニングする際に、フォトリソグラフィーの解像度、即ちステッパの解像度が十分な精度を持っていない場合には、第1部分及400X及び第2部分400Yに対して斜め、或いは曲線形状にパターニングされた角部を有する交差部400Cが形成されてしまい、このような角部によって当該角部の傾きに応じた所定方向に偏光する光が遮光されず、画素において光抜けが生じてしまう。特に、本実施形態では、図5に示したように、第2部分400Yから第1部分400XをX方向に沿って延在させることによって、蓄積容量70の固定電位側電極及び容量配線400を電気的に接続するためのコンタクトホール803に容量配線400を電気的に接続しなければならないというレイアウト上及び回路構成上の制約がある。したがって、第1部分400X及び第2部分400Yが交差する交差部400Cが形成されることになり、これに伴い交差部400Cの角部が形成されることになる。   However, when patterning the capacitor wiring 400, if the resolution of photolithography, that is, the resolution of the stepper does not have sufficient accuracy, the first portion 400X and the second portion 400Y are slanted or curved. As a result, a light beam polarized in a predetermined direction according to the inclination of the corner portion is not blocked by the corner portion, and light leakage occurs in the pixel. . In particular, in the present embodiment, as shown in FIG. 5, by extending the first portion 400X from the second portion 400Y along the X direction, the fixed potential side electrode and the capacitor wiring 400 of the storage capacitor 70 are electrically connected. There is a limitation in layout and circuit configuration that the capacitor wiring 400 must be electrically connected to the contact hole 803 for connection. Therefore, an intersection 400C where the first portion 400X and the second portion 400Y intersect is formed, and accordingly, a corner of the intersection 400C is formed.

そこで、本実施形態では、切り欠き部40全体が走査線11aの庇部11Aに重なっているため、図中X方向及びY方向に対して直角となる縁によって切り欠き部40の角部が構成されていない場合、より具体的には、当該角部が若干の鈍りを持った平面形状を有している場合でも、領域C1において切り欠き部40で遮光されなかった光は、走査線11aの庇部11Aによって遮光される。言い換えれば、本実施形態では、ステッパの解像度が狙いのパターン形状を形成可能なほど十分な精度を有していない場合でも、遮光膜としても機能する容量配線400のうち光抜けが生じ易い部分を他の遮光膜に重なるように形成することによって、光抜けを低減できる。   Therefore, in the present embodiment, since the entire cutout portion 40 overlaps the flange portion 11A of the scanning line 11a, the corner portion of the cutout portion 40 is configured by an edge perpendicular to the X direction and the Y direction in the drawing. If not, more specifically, even if the corner has a planar shape with a slight dullness, the light that is not shielded by the notch 40 in the region C1 Light is shielded by the flange 11A. In other words, in this embodiment, even if the resolution of the stepper does not have sufficient accuracy to form the target pattern shape, a portion of the capacitor wiring 400 that also functions as a light shielding film is likely to cause light leakage. By forming the light-shielding film so as to overlap with another light-shielding film, light leakage can be reduced.

したがって、走査線11aに重なる切り欠き部40によれば、開口領域における光抜けを低減でき、液晶装置1が画像等を表示する際のコントラストを高めることが可能である。尚、本実施形態では、開口領域の四隅に対応する領域、言い換えれば第1部分400X及び第2部分400Yが交差する交差部400Cの4つの角部の夫々に対応するように切り欠き部40が4つ設けられているが、これら4つの切り欠き部40のうち少なくとも一つが設けられていれば、光抜けを低減する効果は相応に得られる。   Therefore, according to the cutout portion 40 that overlaps the scanning line 11a, light leakage in the opening region can be reduced, and the contrast when the liquid crystal device 1 displays an image or the like can be increased. In the present embodiment, the notches 40 are formed so as to correspond to the four corners of the intersection 400C where the first portion 400X and the second portion 400Y intersect, in other words, the regions corresponding to the four corners of the opening region. Although four are provided, if at least one of the four cutouts 40 is provided, the effect of reducing light leakage can be obtained accordingly.

次に、図8を参照しながら切り欠き部40の形状及びサイズを説明する。尚、以下にあげる具体的な寸法は、本願発明者が光抜けの効果を確認した試料におけるものであり、本発明に係る「切り欠き部」のサイズは、本実施形態で挙げたサイズに限定されるものではないことに留意されたい。   Next, the shape and size of the notch 40 will be described with reference to FIG. In addition, the specific dimensions given below are those in the sample in which the inventor has confirmed the effect of light leakage, and the size of the “notch” according to the present invention is limited to the size given in the present embodiment. Note that it is not done.

図8において、切り欠き部40は、開口領域に開口するように容量配線400が部分的に切り欠かれた矩形状の平面形状を有しており、図中X方向に沿った幅W3は、0.75μであり、Y方向に沿った幅W2は0.75μmである。Y方向に沿って互いに対向する切り欠き部40の間隔、即ち切り欠き部40が設けられた部分における容量配線400の幅W1は、1.0μmである。このような容量配線400及び切り欠き部40によれば、開口領域における光抜けを画質に支障が生じない範囲まで低減できる。   In FIG. 8, the cutout portion 40 has a rectangular planar shape in which the capacitor wiring 400 is partially cut out so as to open in the opening region, and the width W3 along the X direction in the drawing is: The width W2 along the Y direction is 0.75 μm. The interval between the cutout portions 40 facing each other along the Y direction, that is, the width W1 of the capacitor wiring 400 in the portion where the cutout portion 40 is provided is 1.0 μm. According to the capacitor wiring 400 and the notch 40 as described above, light leakage in the opening region can be reduced to a range in which the image quality is not hindered.

次に、図9を参照しながら、切り欠き部40が有する角部の平面形状を説明する。   Next, the planar shape of the corners of the cutout 40 will be described with reference to FIG.

図9において、縁部400aは、本願発明者が容量配線400をパターニングした際に形成された切り欠き部40の縁部であり、理想的な角部を基準とした場合の解像度の不十分さの尺度の一例である縁部400aの幅W5は、0.35μmである。このような解像度を用いた場合には、容量配線400に切り欠き部40を設けることは、光抜けを低減するために有効な手段となる。縁部400bは、切り欠き部40のパターニング精度を高めた際の縁部の一例であり、理想的な角部を基準とした場合の解像度の不十分さの尺度の一例である縁部400bの幅W5は、0.25μmである。縁部400bを形成可能な解像度によれば、容量配線400に切り欠き部40を設けることなく、光抜けを低減することも可能である。尚、本実施形態によれば、容量配線400を形成する際の解像度が十分に高くない状態で光抜けを低減することができる点で格別の効果を有している。   In FIG. 9, an edge part 400a is an edge part of the notch part 40 formed when the inventor patterned the capacitor wiring 400, and the resolution is insufficient when the ideal corner part is used as a reference. The width W5 of the edge portion 400a, which is an example of the scale, is 0.35 μm. When such a resolution is used, providing the notch 40 in the capacitor wiring 400 is an effective means for reducing light leakage. The edge portion 400b is an example of an edge portion when the patterning accuracy of the cutout portion 40 is increased, and the edge portion 400b is an example of a measure of insufficient resolution when an ideal corner portion is used as a reference. The width W5 is 0.25 μm. According to the resolution capable of forming the edge portion 400b, it is possible to reduce light leakage without providing the cutout portion 40 in the capacitor wiring 400. In addition, according to this embodiment, it has a special effect in that light leakage can be reduced in a state where the resolution when forming the capacitor wiring 400 is not sufficiently high.

(変形例)
次に、図10乃至図12を参照しながら、切り欠き部の変形例を説明する。図10乃至図12の夫々は、切り欠き部の変形例を示した平面図であり、図10及び図11は、図7に示した領域C1に対応している。図12は、図7に対応する平面図である。尚、以下の各例及び実施形態では、上述の液晶装置1と共通する部分に共通の参照符号を付し、詳細な説明を省略する。
(Modification)
Next, a modified example of the notch will be described with reference to FIGS. 10 to 12. Each of FIGS. 10 to 12 is a plan view showing a modification of the notch, and FIGS. 10 and 11 correspond to the region C1 shown in FIG. FIG. 12 is a plan view corresponding to FIG. In the following examples and embodiments, the same reference numerals are assigned to portions common to the liquid crystal device 1 described above, and detailed description thereof is omitted.

図10において、切り欠き部40aは、交差部400Cの近傍において、第1部分400X及び第2部分400Yの両方を部分的に切り欠いた平面形状を有している。切り欠き部40a全体は、不図示の走査線11aの庇部11Aに重なっており、切り欠き部40aで遮光されなかった光は、庇部11Aによって遮光される。   In FIG. 10, the notch 40a has a planar shape in which both the first portion 400X and the second portion 400Y are partially notched in the vicinity of the intersecting portion 400C. The entire cutout portion 40a overlaps with the flange portion 11A of the scanning line 11a (not shown), and light that is not shielded by the cutout portion 40a is shielded by the flange portion 11A.

図11において、切り欠き部40bは、交差部400Cの近傍において、第2部分400Yの両方を部分的に切り欠いた平面形状を有している。切り欠き部40b全体は、不図示の走査線11aの庇部11Aに重なっており、切り欠き部40bで遮光されなかった光は、庇部11Aによって遮光される。   In FIG. 11, the notch 40b has a planar shape in which both of the second portions 400Y are partially notched in the vicinity of the intersection 400C. The entire cutout portion 40b overlaps the flange portion 11A of the scanning line 11a (not shown), and light that is not shielded by the cutout portion 40b is shielded by the flange portion 11A.

図12において、切り欠き部40cは、各交差部400Cに対応して、図中矢印で示したラビング方向、即ち開口領域を透過する光の偏光方向に沿って配置されている。ここで、容量配線400は、交差部400Cの近傍に延びる容量配線400のうち切り欠き部40cが形成されなかった領域に設けられた庇部400Bを有している。庇部400Bによれば、仮にパターニングの解像度が十分でなく、庇部400Bが直角に交わる縁で構成されていない場合であっても、光抜けを低減することが可能である。即ち、光の偏光方向に応じて、光抜けし易い方向に沿って切り欠き部が設けられていれば、光抜けを低減する効果は相応に得られる。   In FIG. 12, the notch 40c is arranged along the rubbing direction indicated by the arrow in the drawing, that is, the polarization direction of the light transmitted through the opening region, corresponding to each intersection 400C. Here, the capacitor wiring 400 has a flange 400B provided in a region where the notch 40c is not formed in the capacitor wiring 400 extending in the vicinity of the intersection 400C. According to the collar part 400B, even if the resolution of patterning is not sufficient and the collar part 400B is not configured with a right-angled edge, light leakage can be reduced. That is, if a notch is provided along the direction in which light can easily escape according to the polarization direction of light, the effect of reducing light leakage can be obtained accordingly.

加えて、本例では、切り欠き部を設けない部分に庇部400Bを設けることができるため、容量配線400の下層側に位置するTFT30の半導体層1aに対する光の遮蔽を効果的に行うことができる。即ち、半導体層1aに対して斜め上方から進入する光を、庇部が反射又は吸収することにより、TFT30における光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。   In addition, in this example, since the collar portion 400B can be provided in a portion where the notch portion is not provided, it is possible to effectively shield light from the semiconductor layer 1a of the TFT 30 located on the lower layer side of the capacitor wiring 400. it can. That is, the light entering the semiconductor layer 1a from obliquely above is reflected or absorbed by the collar portion, thereby suppressing the occurrence of light leakage current in the TFT 30 and displaying a high-quality image free from flicker or the like. It becomes possible.

(第2実施形態)
次に、図13を参照しながら、本発明の第2の発明に係る電気光学装置の実施形態を説明する。尚、本実施形態では、容量配線400、容量配線400に設けられた切り欠き部40a、及び容量配線40の上層側に位置する、所謂ブラックマトリクスと称される遮光膜23の相対的な位置関係に特徴を有している。
(Second Embodiment)
Next, an embodiment of an electro-optical device according to the second invention of the present invention will be described with reference to FIG. In the present embodiment, the relative positional relationship between the capacitor wiring 400, the cutout portion 40a provided in the capacitor wiring 400, and the light shielding film 23 called a black matrix located on the upper layer side of the capacitor wiring 40. It has the characteristics.

図13において、本実施形態に係る液晶装置は、本発明の第2の発明に係る「第3遮光膜」の一例である遮光膜23を備えている。遮光膜23は、第1実施形態と同様に対向基板21に形成されており、各画素の配置に対応して格子状に形成されている。   In FIG. 13, the liquid crystal device according to this embodiment includes a light shielding film 23 which is an example of a “third light shielding film” according to the second invention of the present invention. The light shielding film 23 is formed on the counter substrate 21 as in the first embodiment, and is formed in a lattice shape corresponding to the arrangement of each pixel.

容量配線400に設けられた切り欠き部40aは、その全体が遮光膜23に重なるように形成されている。したがって、第1実施形態と同様に、TFTアレイ基板10上において切り欠き部40aが配置された領域では、遮光膜23が光抜けを低減するように遮光可能である。   The cutout portion 40 a provided in the capacitor wiring 400 is formed so as to entirely overlap the light shielding film 23. Therefore, similarly to the first embodiment, in the region where the notch 40a is arranged on the TFT array substrate 10, the light shielding film 23 can shield light so as to reduce light leakage.

したがって、本実施形態によれば、第1実施形態と同様に開口領域における光抜けを低減でき、画像を表示する際にコントラストを高めることが可能である。尚、本実施形態でも、第1実施形態で述べた切り欠き部の形成位置及び形状等と同様の変形例を適用可能であることは言うまでもない。   Therefore, according to the present embodiment, light leakage in the opening region can be reduced as in the first embodiment, and the contrast can be increased when displaying an image. Needless to say, this embodiment can also be applied to modifications similar to the formation positions and shapes of the notches described in the first embodiment.

以上、説明したように第1及び第2実施形態の各実施形態に係る液晶装置によれば、容量配線400のレイアウトを大きく変更することなく、画素の開口領域における光抜けを低減できる。したがって、コントラストを高めることができ、液晶装置によって表示される画像の表示品位を向上させることが可能である。   As described above, according to the liquid crystal device according to each of the first and second embodiments, light leakage in the opening region of the pixel can be reduced without greatly changing the layout of the capacitor wiring 400. Therefore, contrast can be increased and display quality of an image displayed by the liquid crystal device can be improved.

(電子機器)
次に、以上詳細に説明した液晶装置を電子機器に適用する場合について説明する。
(Electronics)
Next, a case where the liquid crystal device described in detail above is applied to an electronic device will be described.

ここでは、この電気光学装置たる液晶装置をライトバルブとして用いたプロジェクタについて説明する。図14は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶装置100R、100Bおよび100Gに入射される。液晶装置100R、100Bおよび100Gの構成は上述した液晶装置と同等であり、それぞれにおいて画像信号処理回路から供給されるR、G、Bの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム1112に3方向から入射される。ダイクロイックプリズム1112では、RおよびBの光が90度に屈折する一方、Gの光が直進する。これにより各色の画像が合成され、投射レンズ1114を介して、スクリーン1120等にカラー画像が投写される。   Here, a projector using the liquid crystal device as the electro-optical device as a light valve will be described. FIG. 14 is a plan view showing a configuration example of the projector. As shown in this figure, a lamp unit 1102 including a white light source such as a halogen lamp is provided inside the projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide, and liquid crystal as a light valve corresponding to each primary color. Incident to devices 100R, 100B, and 100G. The configurations of the liquid crystal devices 100R, 100B, and 100G are the same as those of the above-described liquid crystal device, and R, G, and B primary color signals supplied from the image signal processing circuit are modulated in each. Light modulated by these liquid crystal devices is incident on the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light goes straight. As a result, the images of the respective colors are combined, and a color image is projected onto the screen 1120 and the like via the projection lens 1114.

以上では、本発明の電気光学装置の一具体例として液晶装置を挙げて説明したが、本発明の電気光学装置は、その他にも例えば電子ペーパなどの電気泳動装置や、電子放出素子を用いた表示装置(Field Emission Display及びSurface-Conduction Electron-Emitter Display)等として実現することができる。また、このような本発明の電気光学装置は、先に説明したプロジェクタの他にも、テレビジョン受像機や、ビューファインダ型或いはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等の各種の電子機器に適用可能である。   In the above, a liquid crystal device has been described as a specific example of the electro-optical device of the present invention. However, the electro-optical device of the present invention also uses an electrophoretic device such as electronic paper or an electron-emitting device. It can be realized as a display device (Field Emission Display and Surface-Conduction Electron-Emitter Display). In addition to the projector described above, the electro-optical device of the present invention includes a television receiver, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, a pager, and an electronic notebook. It can be applied to various electronic devices such as a calculator, a word processor, a workstation, a video phone, a POS terminal, and a device having a touch panel.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及びこのような電気光学装置を具備してなる電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change, In addition, an electronic apparatus including such an electro-optical device is also included in the technical scope of the present invention.

第1実施形態に係る電気光学装置の構成を示した平面図である。1 is a plan view illustrating a configuration of an electro-optical device according to a first embodiment. 図1のH−H´断面図である。It is HH 'sectional drawing of FIG. 第1実施形態に係る電気光学装置の複数の画素における各種素子、配線等の等価回路である。3 is an equivalent circuit of various elements and wirings in a plurality of pixels of the electro-optical device according to the first embodiment. 図1に示した電気光学装置の具体的な構成を表す部分平面図(その1)である。FIG. 2 is a partial plan view (part 1) illustrating a specific configuration of the electro-optical device illustrated in FIG. 1. 図1に示した電気光学装置の具体的な構成を表す部分平面図(その2)である。FIG. 3 is a partial plan view (part 2) illustrating a specific configuration of the electro-optical device illustrated in FIG. 1. 図4及び図5のA−A´断面図である。It is AA 'sectional drawing of FIG.4 and FIG.5. 第1実施形態に係る電気光学装置の構成要素の一部を抜き出して示した平面図である。FIG. 3 is a plan view showing a part of components of the electro-optical device according to the first embodiment. 図7の領域C1を拡大して示した拡大図である。It is the enlarged view which expanded and showed the area | region C1 of FIG. 図8の領域C2を拡大して示した拡大図である。It is the enlarged view which expanded and showed the area | region C2 of FIG. 第1実施形態に係る電気光学装置における切り欠き部の変形例を示す平面図である(その1)。FIG. 6 is a plan view showing a modification of a notch in the electro-optical device according to the first embodiment (No. 1). 第1実施形態に係る電気光学装置における切り欠き部の変形例を示す平面図である(その2)。FIG. 9 is a plan view showing a modification of the notch in the electro-optical device according to the first embodiment (No. 2). 第1実施形態に係る電気光学装置における切り欠き部の変形例を示す平面図である(その3)。FIG. 10 is a plan view showing a modification of the notch in the electro-optical device according to the first embodiment (No. 3). 第1実施形態に係る電気光学装置における、図7に対応する平面図である。FIG. 8 is a plan view corresponding to FIG. 7 in the electro-optical device according to the first embodiment. 本発明の電子機器の一実施形態に係る液晶プロジェクタの構成を表す断面図である。It is sectional drawing showing the structure of the liquid crystal projector which concerns on one Embodiment of the electronic device of this invention.

符号の説明Explanation of symbols

1・・・液晶装置、10・・・TFTアレイ基板、11a・・・走査線、23・・・遮光膜、40、40a、40b・・・切り欠き部、400・・・容量配線   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 10 ... TFT array substrate, 11a ... Scanning line, 23 ... Light shielding film, 40, 40a, 40b ... Notch part, 400 ... Capacitance wiring

Claims (7)

第1基板上の表示領域を構成する複数の画素の夫々に設けられた画素電極と、
前記画素電極に電気的に接続された薄膜トランジスタと、
一方の電極が前記画素電極に電気的に接続され、他方の電極が容量配線に電気的に接続された蓄積容量と、
前記表示領域において互いに交差する第1方向及び第2方向の夫々に延びており、前記画素毎の開口領域を互いに隔てる非開口領域に形成された第1遮光膜と
を備え、
前記容量配線は、前記第1方向に沿って延びる第1部分及び前記第2方向に沿って延びる第2部分、並びに前記第1部分及び前記第2部分が互いに交差する交差部に対応して前記非開口領域のうち前記第1遮光膜に重なる領域において前記第1部分及び第2部分の少なくとも一方を切り欠いてなる切り欠き部を有す
とを特徴とする電気光学装置。
A pixel electrode provided in each of a plurality of pixels constituting a display region on the first substrate;
A thin film transistor electrically connected to the pixel electrode;
A storage capacitor in which one electrode is electrically connected to the pixel electrode and the other electrode is electrically connected to a capacitor wiring;
A first light-shielding film extending in each of a first direction and a second direction intersecting each other in the display region, and formed in a non-opening region that separates the opening region of each pixel from each other;
With
The capacitor wiring corresponds to a first portion extending along the first direction, a second portion extending along the second direction, and an intersection where the first portion and the second portion intersect each other. that having a cutout portion formed by cutting out at least one of said first and second portions in a region overlapping the first light-shielding film of the non-opening region
Electro-optical device comprising a call.
第1基板上の表示領域を構成する複数の画素の夫々に設けられた画素電極と、
前記画素電極に電気的に接続された薄膜トランジスタと、
一方の電極が前記画素電極に電気的に接続され、他方の電極が容量配線に電気的に接続された蓄積容量と、
前記第1基板に対向配置された第2基板の基板面における前記表示領域に重なる領域において互いに交差する第1方向及び第2方向の夫々に延びており、前記画素毎の開口領域を互いに隔てる非開口領域に形成された第3遮光膜と
を備え、
前記容量配線は、前記第1方向に沿って延びる第1部分及び前記第2方向に沿って延びる第2部分、並びに前記第1部分及び前記第2部分が互いに交差する交差部に対応して前記非開口領域のうち前記第遮光膜に重なる領域において前記第1部分及び第2部分の少なくとも一方を切り欠いてなる切り欠き部を有す
とを特徴とする電気光学装置。
A pixel electrode provided in each of a plurality of pixels constituting a display region on the first substrate;
A thin film transistor electrically connected to the pixel electrode;
A storage capacitor in which one electrode is electrically connected to the pixel electrode and the other electrode is electrically connected to a capacitor wiring;
A region of the substrate surface of the second substrate disposed opposite to the first substrate extends in each of the first direction and the second direction intersecting each other, and the non-opening region for each pixel is separated from each other. A third light-shielding film formed in the opening region;
With
The capacitor wiring corresponds to a first portion extending along the first direction, a second portion extending along the second direction, and an intersection where the first portion and the second portion intersect each other. that having a cutout portion formed by cutting out at least one of said first and second portions in a region overlapping the third light-blocking film of the non-opening region
Electro-optical device comprising a call.
前記切り欠き部は、前記開口領域の四隅の少なくとも一の隅に対応して形成されていること
を特徴とする請求項1又は2に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the notch is formed to correspond to at least one of the four corners of the opening region.
前記切り欠き部は、前記一の隅に設けられた庇部に重なるように設けられていること
を特徴とする請求項3に記載の電気光学装置。
The electro-optical device according to claim 3, wherein the notch portion is provided so as to overlap a flange portion provided at the one corner.
前記切り欠き部の平面形状は、前記第1方向及び第2方向の少なくとも一方の方向に沿った向きに開口する開口部を備えた矩形状であること
を特徴とする請求項1から4の何れか一項に記載の電気光学装置。
The planar shape of the notch is a rectangular shape having an opening that opens in a direction along at least one of the first direction and the second direction. The electro-optical device according to claim 1.
前記切り欠き部は、前記四隅のうち前記開口領域を透過する透過光の偏光方向に沿って並ぶ隅の夫々に対応して形成されていること
を特徴とする請求項3から5の何れか一項に記載の電気光学装置。
The cutout portion is formed corresponding to each of the four corners arranged along the polarization direction of transmitted light that passes through the opening region. The electro-optical device according to Item.
請求項1からの何れか一項に記載の電気光学装置を具備してなること
を特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 6 .
JP2006063930A 2006-03-09 2006-03-09 Electro-optical device and electronic apparatus Expired - Fee Related JP4957023B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006063930A JP4957023B2 (en) 2006-03-09 2006-03-09 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006063930A JP4957023B2 (en) 2006-03-09 2006-03-09 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2007240927A JP2007240927A (en) 2007-09-20
JP4957023B2 true JP4957023B2 (en) 2012-06-20

Family

ID=38586529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006063930A Expired - Fee Related JP4957023B2 (en) 2006-03-09 2006-03-09 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4957023B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11133463A (en) * 1997-10-31 1999-05-21 Semiconductor Energy Lab Co Ltd Active matrix liquid crystal display device and electronic equipment
JP4403329B2 (en) * 1999-08-30 2010-01-27 ソニー株式会社 Manufacturing method of liquid crystal display device
JP3731460B2 (en) * 2000-08-31 2006-01-05 セイコーエプソン株式会社 Electro-optical device and projector
JP4506133B2 (en) * 2002-10-31 2010-07-21 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP3767590B2 (en) * 2002-11-26 2006-04-19 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2004347838A (en) * 2003-05-22 2004-12-09 Seiko Epson Corp Electro-optical device, electronic device, and projection display device
JP4529450B2 (en) * 2004-01-19 2010-08-25 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4457672B2 (en) * 2004-01-19 2010-04-28 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
JP2007240927A (en) 2007-09-20

Similar Documents

Publication Publication Date Title
EP1365277B1 (en) Electro-optical device and electronic apparatus
CN100445851C (en) Electro-optic devices and electronics
KR100769070B1 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2007213003A (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
KR100769068B1 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP4655943B2 (en) Electro-optical device, manufacturing method thereof, and conductive layer connection structure
US8253909B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2002215064A (en) Electro-optical device
JP2009048064A (en) Electro-optical device and electronic apparatus
JP4821183B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP4023522B2 (en) Electro-optical device and projector
JP5233618B2 (en) Electro-optical device and electronic apparatus
JP2008233149A (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP4371121B2 (en) Electro-optical device and electronic apparatus
JP2007192975A (en) Electro-optical device and manufacturing method thereof
JP2007079257A (en) Electro-optical device and manufacturing method thereof, electronic apparatus, and condenser
JP4123245B2 (en) Electro-optical device and electronic apparatus
JP5195455B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP4957023B2 (en) Electro-optical device and electronic apparatus
JP2009300477A (en) Electro-optical device and electronic apparatus
JP5176852B2 (en) Electro-optical device and electronic apparatus
JP2001330861A (en) Electro-optical device
JP2010039209A (en) Electrooptical device and method for manufacturing the same, and electronic equipment
JP2008070579A (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
KR100830381B1 (en) Electro-optical devices and their manufacturing methods, electronic devices, and capacitors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4957023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees