JP4956140B2 - オートカラーコントロール回路 - Google Patents
オートカラーコントロール回路 Download PDFInfo
- Publication number
- JP4956140B2 JP4956140B2 JP2006294852A JP2006294852A JP4956140B2 JP 4956140 B2 JP4956140 B2 JP 4956140B2 JP 2006294852 A JP2006294852 A JP 2006294852A JP 2006294852 A JP2006294852 A JP 2006294852A JP 4956140 B2 JP4956140 B2 JP 4956140B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- range
- hysteresis
- color control
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
このような現象を抑制するため、カラーテレビジョン受信機には、オートカラーコントロール回路(以下、ACC回路と略記)が設けてあり、このACC回路においてACC検波回路のACC検波出力を用いて搬送色信号のレベルを一定に保つようにしている。
従来例としての例えば特許文献1のACC回路は、デジタル化されたクロマ信号のバースト信号の最大値と最小値からその平均値を検出して、ヒステリシス付き比較器にて参照値と比較し、その比較結果の正負を可逆カウンタの制御端子に供給する。
この特許文献1のACC回路は、平均値が所定範囲に近くなるまでは水平パルス毎に比較を行うが、平均値が参照値に近い所定範囲内においては、一垂直期間の積分値で比較を行うようにしてため、その応答性が低下する。
図1は本発明の一実施形態に係るオートカラーコントロール回路(以下、ACC回路と略記)1の基本的な構成を示すブロック図を示す。
このACC回路1は、入力信号として入力される搬送色信号2aを増幅するゲイン可変部3を有する。このゲイン可変部3によりゲイン(利得)可変で増幅された搬送色信号2bは、この搬送色信号2b中におけるバースト信号の振幅を検出し、ACC検波信号4として出力するACC検波部5に入力される。
このACC検波部5から出力されるACC検波信号4は、ヒステリシス特性のヒステリシス信号6を出力するヒステリシス信号生成部7に入力される。
このゲイン可変部3から、オートカラーコントロール(ACC)されて増幅された搬送色信号2bがACC回路1の出力信号として後段側に出力される。
図1の構成の場合、ゲイン可変部3から出力される搬送色信号2bは、図示しない復調回路に入力される構成でも良いし、以下の図2に示すようにゲイン可変部3とACC検波部5の間に復調回路12を配置した構成にしても良い。
図2は本発明の一実施形態に係るACC回路1のより詳細な構成例を示す。
この復調回路12は、搬送色信号2bに対する復調処理を行い、色差信号13を出力する。この色差信号13は、このACC回路1から出力されると共に、ACC検波部5を構成するピーク検波回路14に入力される。
このピーク検波回路14は、色差信号13中に含まれるバースト信号の振幅を検出する。また、このピーク検波回路14には、バースト信号に同期したバーストゲートパルス15がピーク検波を行う際のゲートパルスとして入力される。
また、本実施形態では、バースト信号の振幅(に相当する信号)を検出する1例として、バースト信号のピーク値を検出してピーク検波信号として出力する例として説明するが、これに限定されるものでない。この他の1例として、バースト信号の例えば最大値と最小値とを求め、その平均値をバースト信号の振幅に対応した検波信号としても良い。
上記ピーク検波信号16は、ACC検波回路17に入力される。このACC検波回路17は入力されるピーク検波信号16を、基準レベル(基準値)と比較してその基準レベルとのずれ量に対応して正、負の両極性になり得る信号をACC検波信号4として出力する。
この積分回路18は、入力されるヒステリシス信号6を適宜の周期で積分してゲイン制御信号19としてACCアンプ回路11のゲイン制御端子に印加する。積分回路18は、後述する動作から分かるように(1水平期間前のゲイン制御信号を保持させる機能を持つため)1水平期間以上の周期で積分するものであれば良い。
この制限を満たすものであれば、例えば1水平期間より若干長い程度の周期や数水平期間程度の周期に設定する等、任意の周期で積分するものに設定することができる。また、積分回路18の代わりに、ローパスフィルタ回路を用いても良い。
また、ゲイン制御信号19のレベルが高くなる程、ACCアンプ回路11は、そのゲインが小さくなる例で説明する。
ヒステリシス信号生成部7は、図3の横軸で示すACC検波信号4を入力信号として、縦軸に示すヒステリシス信号6を出力する。
このヒステリシス信号生成部7は、ヒステリシス特性を解消した場合には、図3の点線で示すようにACC検波信号4が基準レベルの値の場合に相当する原点Oを通る線形な入出力特性となる。しかし実際にはヒステリシス信号生成部7は、ヒステリシス特性のために入力信号の過去の状態に依存した実線で示すような入出力特性を持つ。
これに対してACC検波信号4が、符号(3)のように引込範囲以内になるとヒステリシス信号6は0となる。図3においては符号(2)から(3)の方向に変化する場合、その途中の引込範囲の境界で矢印のように変化し、ヒステリシス信号6は0となる。
また、ACC検波信号4が、引込範囲以内になった状態からこの引込範囲の外側に向かって変化した場合、図3の例では例えば符号(3)、(4)、(5)のように変化した場合、引込範囲の外側に設定された第2の範囲となる保持範囲以内ではヒステリシス信号6は0の値を保持する。
このようにヒステリシス信号生成部7は、基準レベルを中央値としてその上下に、比較的狭い値で設定される第1の範囲としての引込範囲と、この引込範囲の外側に設定された第2の範囲としての保持範囲とでヒステリシス特性を示す。
引込範囲と保持範囲の値は、ACC回路1が搭載されたカラーテレビジョン受像機の特性等に応じて可変設定することができる。
次に本実施形態に係るACC回路1の動作を説明する。
図4は入力信号としての搬送色信号2aに対応したピーク検波信号16の振幅が小さすぎる状態から適正なレベルに引き込まれる動作の説明図を示す。
まず図4(a)の状態はピーク検波信号16が基準レベルに達していない状態であり、ACCアンプ回路11のゲインが不足している状態にある。
このヒステリシス信号6は、積分回路18により積分されてゲイン制御信号19を増加させることにより、ACCアンプ回路11のゲインを上げるように働く。この結果、次の周期(水平期間)ではピーク検波信号16は同図(b)のように振幅が大きくなっている。
しかし、この例では、まだ基準レベルに達していないで、同図(b)に示すように正のACC検波信号4となる。このACC検波信号4は、ヒステリシス信号生成部7に例えば、図3の符号(2)に相当する信号として入力される。
そのため前述の動作と同じように、このゲイン制御信号19は、ACCアンプ回路11のゲインを上げるように動作し、同図(c)へと移る。この状態でもピーク検波信号16は、基準レベルには達していないで、正のACC検波信号がヒステリシス信号生成部7に入力される。
このため、ACCアンプ回路11のゲインは、前の周期の状態(同図(c)の状態)が保持され、同図(d)に示すピーク検波信号16となる。そして、以後は、同図(c)と同じ状態の同図(d)に示すACC検波信号4、ヒステリシス信号6、ゲイン制御信号19が継続することになる。
なお、図4においては、ACC検波信号4が、保持範囲の外側の状態から引込範囲内に至る代表的なプロセスを示しているので、実際にはこれらの中間的なプロセスもあり得る。他の説明図の場合も同様である。
そして、このACC回路1は、ACC検波信号4がヒステリシス信号生成部7における(基準レベル近傍に設定された)引込範囲内に達した場合には、ヒステリシス信号6を0にする。これにより、ヒステリシス信号生成部7を有しない(後述する)ACC回路の場合のACCフリッカの発生を有効に防止でき、安定したACCループ動作を実現できる。 図4では小さい振幅の搬送色信号2aが入力された場合、ACCループにより、ACC検波信号4が基準レベルの近傍の引込範囲内に引き込まれる動作を説明したが、逆に振幅が大きい搬送色信号2aが入力された場合においても、ACCループにより、ACC検波信号4が基準レベルの近傍の引込範囲内に引き込まれる。
また、このACC回路1は、積分回路18として1水平期間以上の任意の周期で積分するもので済むため、1水平期間毎の変化に応答する速い応答性を実現することができる。また、引込範囲内に入った後においても、その応答性が低下しない。以下、その具体例を図5を参照して説明する。
次に図5を参照して、ACC検波信号4が引込範囲内にある状態において、搬送色信号2aの振幅が受信チャンネルの切り替えなどにより大きく変化した場合におけるACC回路1の動作を説明する。
このヒステリシス信号6により、前の周期のゲイン制御信号19を減少させる。これにより、ピーク検波信号16は、図5(c)に示すように同図(b)の場合よりも基準レベル側に近くなる。この場合のACC検波信号4は、例えば保持範囲内となるが、引込範囲の外側であるとすると、図3における例えば符号(2′)に相当する。
このヒステリシス信号6により、前の周期のゲイン制御信号19を減少させる。これにより、ピーク検波信号16は、図5(d)に示すように同図(c)の場合よりも基準レベル側に近くなる。この場合のACC検波信号は、例えば引込範囲内となる。この場合のACC検波信号は、図3における例えば符号(3′)に対応する。従って、ヒステリシス信号6は0となり、以後は図5(d)の状態を維持する。
なお、同図(a)の状態において、同図(b)の場合よりも振幅が小さい変化の場合には、同図(a)から同図(c)のように変化する可能性がある。この場合にも、ACCループにより同図(d)の状態に引き込まれるようになる。
なお、図5(b)は、ピーク検波信号16が基準レベルを超える側に大きく変化した場合を示しているが、その逆にピーク検波信号16が基準レベルより小さくなるように変化する場合もある。例えば図3における符号(3)の状態から符号(5)や符号(4)に変化する場合もある。このような場合においても、ACCループにより、図4で説明した場合と殆ど同様にACC検波信号4が引込範囲内に入るように動作する。
図6はACC回路1の場合における単発ノイズの影響に対する動作説明図を示す。
同図(a)は、ピーク検波信号16が基準レベルに殆ど一致する状態、つまりACC検波信号4が引込範囲内にある状態における各部の波形を示す。
この状態において、バースト信号に単発ノイズが混入すると、ピーク検波回路14によるピーク検波信号16は、図6(b)に示すように基準レベルを超える。
このため、ACC検波信号4は、同図(b)に示すように負の極性となり、ヒステリシス信号生成部7に入力される。
本実施形態においては、バースト信号に混入する単発ノイズに対して、例えば大部分の単発ノイズの場合に対して、その場合のACC検波信号4の値がヒステリシス信号生成部7の保持範囲内に入るように、その保持範囲が設定(調整)されている。
そして、同図(c)に示すように単発ノイズが混入しない状態に戻った場合、同図(a)と同じ状態で動作し、安定した動作を維持する。
また、同図(c)の状態において、仮に上記の条件を満たさない同図(d)に示すようにより大きな単発ノイズが混入した場合には、ACC検波信号4は負となる。これに伴って、ゲイン制御信号19のレベルが減少し、ACCアンプ回路11のゲインを下げる。
上述したように本実施形態に係るACC回路1は、応答性が良好で、かつ安定したオートカラーコントロール機能を有する。
上述したように本実施形態に係るACC回路1においては、ヒステリシス信号生成部7が設けてある。これに対して、このACC回路1におけるヒステリシス信号生成部7を設けない参考例のACC回路31の構成を図7に示す。
この参考例のACC回路31の場合には、ACC検波部5のACC検波信号4は、ゲイン可変部3の積分回路18に入力され、その積分出力がゲイン制御信号としてACCアンプ回路11に印加される。この参考例のACC回路31におけるその他の構成は、図2と同様の構成であり、その説明を省略する。
しかし、まだ基準レベルに達していないため前述の動作と同じようにACCアンプ回路11のゲインを上げるように動作し、同図(c)へと移る。この状態でも基準レベルには達しておらずさらにACCアンプ回路11のゲインは増加し同図(d)となる。
このようにピーク検波信号16が基準レベルに安定することなく基準レベルを上下することにより色差信号の振幅が変動するため、画面上の色の濃さも同様に変化を繰り返し、一般的にACCフリッカと呼ばれる現象が発生する。
また、図9は搬送色信号2aのバースト信号が単発ノイズの影響を受けた場合についての参考例におけるACCループの応答を示したものである。
これに対して、上述した本実施形態に係るACC回路1は、ACCフリッカの発生を有効に防止できる。
なお、ゲイン制御信号19をACCアンプ回路11に印加してそのゲインを可変制御することにより、ACC検波信号4が引込範囲の外側から引込範囲内に確実に引き込まれるように以下のように制御しても良い。
このようなプロセスの場合には、引込範囲内に引き込まれるまでに時間がかかってしまうことになってしまう。これを防止するために、例えば引込範囲の外側から引込範囲に近いレベルにACC検波信号4がなった状態(具体例では符号(6)に近い状態)をモニタする。
そして、引込範囲に近いレベルにACC検波信号4がなったその場合には、ゲイン制御信号19によるACCアンプ回路11のゲインの変化幅を抑制する。これにより、引込範囲を超えて反対側の引込範囲の外側まで変化しないようにACC検波信号4の変化幅を抑制でき、より円滑かつ確実に引込範囲内に引き込まれるようにできる。
このゲイン変化抑制範囲は、例えば引込範囲と、少なくともその外側で引込範囲寄り側となる保持範囲内(例えば保持範囲の中央値)との間に設定される。
そして、保持範囲の外側から保持範囲内側に向かってACCループによりACC検波信号4が変化するプロセスにおいて、このACC検波信号4がゲイン変化抑制範囲内に入った場合には、以下のように制御する。つまり、その範囲内に入った場合の検出信号により、ヒステリシス信号生成部7は、ゲイン制御信号19の変化量を設定値以下に抑制(制限)するゲイン変化抑制信号を出力する。
この制御により、ACC検波信号4が引込範囲を飛び越して変化することを抑制し、円滑かつ確実にACC検波信号4が引込範囲内に引き込まれるようにする。また、引込範囲内に入った場合には、ヒステリシス信号生成部7はゲイン変化抑制を解除する。これにより、受信チャンネルの切り替えなどに対する応答速度が低下することを防止できる。
なお、ACC回路1は、アナログ回路で構成することもできるが、デジタル回路で構成することもできる。この場合には、デジタルの搬送色信号2aが入力されるACCアンプ回路11は、例えば乗算器(或いは除算器)で構成される。
また、積分回路18は、例えば1水平期間毎に、デジタルのヒステリシス信号生成部7から出力されるデジタルのヒステリシス信号を加減算(アップ/ダウン計数)して、その計数出力をゲイン制御信号として乗算器に出力するアップ/ダウンカウンタ回路により構成することができる。
2a…搬送色信号
3…ゲイン可変部
4…ACC検波信号
5…ACC検波部
6…ヒステリシス信号
7…ヒステリシス信号生成部
11…ACCアンプ回路
12…復調回路
17…ACC検波回路
18…積分回路
19…ゲイン制御信号
Claims (4)
- 搬送色信号に含まれるバースト信号の振幅を検出し、オートカラーコントロール検波信号として出力するオートカラーコントロール検波手段と、
前記オートカラーコントロール検波信号が入力される信号レベルに応じて、基準値を中央値として含む比較的狭い範囲で設定された第1の範囲と、該第1の範囲の外側に設定された第2の範囲とでヒステリシス特性を持つヒステリシス信号を出力するヒステリシス信号生成手段と、
前記ヒステリシス信号の印加により、前記ヒステリシス信号の値に応じて前記搬送色信号に対するゲインを可変制御するゲイン可変手段と、
を具備し、
前記ヒステリシス信号生成手段は、前記オートカラーコントロール検波信号が前記第2の範囲の外側のとき又は該第2の範囲の外側から該第2の範囲内に変化したときには、前記オートカラーコントロール検波信号に対して、略線形に変化するヒステリシス信号を出力し、
前記オートカラーコントロール検波信号が前記第1の範囲の外側から該第1の範囲内に変化したとき又は前記第1の範囲内において変化したときには、ゼロとなる前記ヒステリシス信号を出力し、
前記オートカラーコントロール検波信号が前記第1の範囲内から前記第2の範囲内に変化したときには、前記第2の範囲内でゼロとなる前記ヒステリシス信号を出力し、
前記オートカラーコントロール検波信号が前記第2の範囲内から前記第2の範囲の外側に変化したときには、前記オートカラーコントロール検波信号に対して略線形に変化する前記ヒステリシス信号を出力することを特徴とするオートカラーコントロール回路。 - 更に、前記第2の範囲内における前記第1の範囲寄りの位置に第3の範囲が設定され、前記ヒステリシス信号生成手段は、前記オートカラーコントロール検波信号が前記第2の範囲の外側から該第2の範囲内における前記第3の範囲内に入った場合には、前記ゲイン可変手段のゲイン変化幅又は前記ヒステリシス信号の変化幅を抑制し、かつ前記オートカラーコントロール検波信号が前記第1の範囲内に入った場合には、前記変化幅の抑制を解除することを特徴とする請求項1に記載のオートカラーコントロール回路。
- 前記オートカラーコントロール検波手段は、前記搬送色信号を増幅する前記ゲイン可変手段を経て復調する復調手段により復調された色差信号に含まれるバースト信号の振幅を検出する検波回路と、該検波回路の出力信号を基準値と比較して、該基準値とのずれ量に対応したオートカラーコントロール検波信号を出力するオートカラーコントロール検波回路とを有することを特徴とする請求項1又は2に記載のオートカラーコントロール回路。
- さらに前記ヒステリシス信号を1水平期間以上の周期で積分する積分手段を有し、該積分手段で積分された前記ヒステリシス信号をゲイン制御信号として前記ゲイン可変手段のゲインを可変制御することを特徴とする請求項1から3の何れか1つの請求項に記載のオートカラーコントロール回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006294852A JP4956140B2 (ja) | 2006-10-30 | 2006-10-30 | オートカラーコントロール回路 |
| US11/926,947 US20080101694A1 (en) | 2006-10-30 | 2007-10-29 | Auto color control circuit and video signal processing circuit |
| CN2007101851218A CN101175220B (zh) | 2006-10-30 | 2007-10-30 | 自动颜色控制电路和影像信号处理电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006294852A JP4956140B2 (ja) | 2006-10-30 | 2006-10-30 | オートカラーコントロール回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008113229A JP2008113229A (ja) | 2008-05-15 |
| JP4956140B2 true JP4956140B2 (ja) | 2012-06-20 |
Family
ID=39330242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006294852A Active JP4956140B2 (ja) | 2006-10-30 | 2006-10-30 | オートカラーコントロール回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080101694A1 (ja) |
| JP (1) | JP4956140B2 (ja) |
| CN (1) | CN101175220B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5518150B2 (ja) * | 2012-08-30 | 2014-06-11 | キヤノン株式会社 | 画像処理方法、撮像装置、その制御方法およびプログラム |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4048652A (en) * | 1974-04-25 | 1977-09-13 | Motorola, Inc. | Automatic hue control system |
| JPS59231990A (ja) * | 1983-06-14 | 1984-12-26 | Sony Corp | Acc回路 |
| JP2698105B2 (ja) * | 1987-07-28 | 1998-01-19 | 三洋電機株式会社 | ディジタルテレビジョン受像機 |
| JPH05284515A (ja) * | 1992-04-03 | 1993-10-29 | Toshiba Corp | デジタル自動色制御回路 |
| JPH05336534A (ja) * | 1992-06-04 | 1993-12-17 | Sony Corp | レベル検出回路 |
| JP3451629B2 (ja) * | 1992-06-11 | 2003-09-29 | ソニー株式会社 | ディジタル閉ループ回路 |
| JP2000253417A (ja) * | 1999-02-26 | 2000-09-14 | Matsushita Electric Ind Co Ltd | デジタルacc回路 |
| US6947099B2 (en) * | 2000-12-21 | 2005-09-20 | Thomson Licensing | Automatic chroma control circuit with controlled saturation reduction |
| JP2002354497A (ja) * | 2001-05-30 | 2002-12-06 | Matsushita Electric Ind Co Ltd | Acc回路 |
| US7271851B2 (en) * | 2003-01-16 | 2007-09-18 | Samsung Electronics Co., Ltd. | Adaptive color transient improvement |
| JP2005341192A (ja) * | 2004-05-27 | 2005-12-08 | Matsushita Electric Ind Co Ltd | バースト周波数判別回路 |
| JP4648071B2 (ja) * | 2005-04-28 | 2011-03-09 | 株式会社日立製作所 | 映像表示装置及び映像信号の色飽和度制御方法 |
-
2006
- 2006-10-30 JP JP2006294852A patent/JP4956140B2/ja active Active
-
2007
- 2007-10-29 US US11/926,947 patent/US20080101694A1/en not_active Abandoned
- 2007-10-30 CN CN2007101851218A patent/CN101175220B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008113229A (ja) | 2008-05-15 |
| CN101175220B (zh) | 2012-01-25 |
| US20080101694A1 (en) | 2008-05-01 |
| CN101175220A (zh) | 2008-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1799203B (zh) | 用于零if接收机的自适应互调失真滤波器 | |
| US7298212B2 (en) | Automatic level control circuit with improved attack action | |
| JP2005051380A (ja) | 移動体用受信装置の自動利得制御回路、自動利得制御回路付き増幅回路、集積回路、及び移動体用受信装置の自動利得制御方法 | |
| KR100788638B1 (ko) | 이미지 신호를 억제하는 로우 if 수신기 및 이미지 신호억제 방법 | |
| KR100751434B1 (ko) | 직접 변환 수신기들을 위한 싱글 톤 검출 및 적응 이득제어 | |
| US8194887B2 (en) | System and method for dynamic bass frequency control in association with a dynamic low frequency control circuit having compression control | |
| JP4956140B2 (ja) | オートカラーコントロール回路 | |
| CN1611044B (zh) | 产生用于二进制数据的自适应限幅器阈值的装置和方法 | |
| US6377108B1 (en) | Low jitter differential amplifier with negative hysteresis | |
| US7995980B2 (en) | Automatic gain control apparatus and method | |
| US20200059241A1 (en) | Low power always-on microphone using power reduction techniques | |
| US20120142297A1 (en) | Receiver | |
| JP2011066751A (ja) | 帰還増幅器および帰還増幅方法 | |
| US7145490B2 (en) | Automatic gain control system and method | |
| JPH02209029A (ja) | 自動利得制御装置 | |
| JP2000201031A (ja) | 光受信回路 | |
| CN1360751A (zh) | 校正有用信号失真的方法和装置 | |
| JP4538282B2 (ja) | 自動利得制御装置及び自動利得制御方法 | |
| US20050157213A1 (en) | Video signal improving circuit | |
| KR100241764B1 (ko) | 고화질 텔레비젼용 자동이득 제어장치 | |
| JP2004274360A (ja) | 増幅回路、受信回路及び光受信回路 | |
| JP3005472B2 (ja) | 受信機 | |
| JP2010093400A (ja) | 無線通信端末、無線通信端末の電界強度調整方法、及びプログラム | |
| JP4927055B2 (ja) | Fm信号のノイズキャンセラ回路 | |
| JP2574706B2 (ja) | 送信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4956140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |