JP2004274360A - 増幅回路、受信回路及び光受信回路 - Google Patents

Abstract

【課題】受信光に応じたゲイン特性及び周波数特性に自動調整してＳ／Ｎ比の向上を容易に図ることのできる増幅回路を提供すること。
【解決手段】ＡＧＦ回路１６は、プリアンプ１１から出力される電圧信号ＶＡＰを取り込んでフォトダイオードＰＤが受信する光入力信号の大きさを検出し、その検出結果に基づいてバンドパスフィルタ１２の周波数特性とメインアンプ１３のゲイン特性を自動調整する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は増幅回路、受信回路及び光受信回路に関するものである。
近年、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ） 等の携帯端末、携帯電話等の電子機器には、光信号を利用し、空間を介してデータの送受信を行う光通信装置が搭載されている。例えば、赤外線を利用した赤外線データ通信機能等がそれである。また、コンピュータ等には、光ファイバ等の通信媒体を介してデータの送受信を行う光通信装置が搭載されている。これらの光通信装置では、低価格化と高性能化が求められている。
【０００２】
【従来の技術】
図１７は、従来の光受信アンプ７０を示すブロック回路図である。
光受信アンプ７０にはフォトダイオードＰＤが接続され、このフォトダイオードＰＤは受光量に対応した受信電流ＩＰＤを生成する。光受信アンプ７０は、その受信電流ＩＰＤに基づく受信信号ＲＸを出力する。
【０００３】
この光受信アンプ７０は差動型アンプであり、プリアンプ７１、バンドパスフィルタ７２、メインアンプ７３及びコンパレータ７４を備えている。プリアンプ７１は、受信電流ＩＰＤを電流−電圧変換して電圧信号ＶＡＰを生成する。バンドパスフィルタ７２は、そのプリアンプ７１の差動出力を取り込んでフィルタリング処理を施した信号ＶＢ を出力する。メインアンプ７３は、バンドパスフィルタ７２から出力される信号ＶＢ を差動増幅して信号ＶＡＭを生成し、コンパレータ７４は、メインアンプ７３の差動出力を二値化して受信信号ＲＸを出力する。
【０００４】
【特許文献１】
特開２００１−２１１０４０号公報（第７図）
【特許文献２】
特公平７−５０８６２号公報
【０００５】
【発明が解決しようとする課題】
ところで、上記のような光受信アンプ７０では、入力光に、目的の信号以外の成分がある場合、光受信アンプ７０の周波数特性やゲイン特性を調整して、Ｓ／Ｎ比を向上する必要がある。例えば、入力信号レベルが大きい（入力光量が多い）場合には、光受信アンプ７０の総合ゲインを下げるとともに周波数特性を上げる（カットオフ周波数を高域側にする）等の調整を行う。
【０００６】
従来より、ゲインを調整する方法として自動ゲイン調整（ＡＧＣ）回路を用いた構成がある（例えば特許文献１参照）。一方、周波数特性を調整する方法として、プリアンプに設けた可変フィルタをメインアンプのピーク検出信号で外部の制御回路を介してフィードバックすることで、受信光の強度に応じた周波数特性の帯域補償を自動で行うようにした構成がある（例えば特許文献２参照）。
【０００７】
これらの構成を用いることで、周波数特性とゲイン特性の双方の調整を行うことは可能である。しかしながら、従来において、周波数特性の調整は外部からの制御が必要であるため、それによる端子数の増加等に伴い、回路規模が大きくなるという問題があった。また、周波数特性の調整を上記のようにメインアンプのピーク検出信号に基づいて行う場合、入力信号レベルの小さな信号を検出することは困難であり、小入力でのロス量が大きくなるという問題があった。因みに、周波数特性をフィルタによって調整することも可能だが、３次以上の高精度フィルタ等が必要になり、回路規模の増大及びコストアップの問題がある。
【０００８】
本発明は、上記問題点を解決するためになされたものであって、その目的は、受信光に応じたゲイン特性及び周波数特性に自動調整してＳ／Ｎ比の向上を容易に図ることのできる増幅回路、受信回路及び光受信回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明によれば、入力電流を第１の電圧信号に変換する第１の増幅器と、前記第１の電圧信号を第１のフィルタを介して帯域制限した信号を増幅して第２の電圧信号を生成する第２の増幅器と、を含む増幅回路であって、前記第１の電圧信号のレベルを検出し、その検出結果に応じて前記第１のフィルタの周波数特性を可変する自動周波数調整回路と、前記第１及び前記第２の電圧信号の何れか一方のレベルを検出し、その検出結果に応じて前記第１及び前記第２の増幅器の少なくとも一方のゲイン特性を可変する自動ゲイン調整回路とを備えた。この構成によれば、光入力信号の大きさを精度よく検出可能であり、光入力信号の小さい時は高ゲイン設定かつ周波数特性を低域側に設定し、光入力信号の大きい時は低ゲイン設定かつ周波数特性を高域側に設定することができる。その結果、受光量に応じた最適なゲイン特性及び周波数特性に自動調整してＳ／Ｎ比の向上を容易に図ることができる。
【００１０】
請求項２に記載の発明によれば、入力電流を第１の電圧信号に変換する第１の増幅器と、前記第１の電圧信号を第１のフィルタを通して帯域制限した信号を増幅して第２の電圧信号を生成する第２の増幅器と、を含む増幅回路であって、前記第１の電圧信号のレベルを検出し、その検出結果に応じて、前記第１のフィルタの周波数特性と前記第１及び前記第２の増幅器の少なくとも一方のゲイン特性とを可変する自動ゲイン＆周波数調整回路を備えた。この構成によれば、光入力信号の大きさを精度よく検出可能であり、光入力信号の小さい時は高ゲイン設定かつ周波数特性を低域側に設定し、光入力信号の大きい時は低ゲイン設定かつ周波数特性を高域側に設定することができる。その結果、受光量に応じた最適なゲイン特性及び周波数特性に自動調整してＳ／Ｎ比の向上を容易に図ることができる。また、回路規模を削減して、低コスト化を図ることができる。
【００１１】
請求項３に記載の発明によれば、前記第１の電圧信号の信号帯域内に含まれる高周波数信号を抽出する第２のフィルタを備え、前記第１の電圧信号を前記第２のフィルタに取り込んでフィルタリング処理を施し、前記第２のフィルタの出力信号に基づいて前記第１の電圧信号のレベルを検出する。この構成によれば、高速ビットレートのパルス幅の細い信号のレベル検出をより高い精度で行うことができる。
【００１２】
請求項４に記載の発明によれば、前記自動周波数調整回路は、前記第１の電圧信号のレベルを検出して保持するピークホールド回路と、前記ピークホールド回路の出力信号と第１基準信号との電位差を増幅して周波数調整信号を生成する増幅器とを含む。
【００１３】
請求項５に記載の発明によれば、前記自動ゲイン＆周波数調整回路は、前記第１の電圧信号のレベルを検出して保持するピークホールド回路と、前記ピークホールド回路の出力信号と第１基準信号との電位差を増幅して周波数調整信号を生成する増幅器と、前記ピークホールド回路の出力信号と第２基準信号との電位差を増幅してゲイン調整信号を生成する増幅器とを含む。この構成によれば、周波数調整とゲイン調整を簡易な回路構成で実現することができる。
【００１４】
請求項６に記載の発明によれば、前記第２の電圧信号を二値化した二値信号を生成する比較器と、前記二値信号の遷移に応答して、前記第１の電圧信号のレベル検出結果に応じた一定のパルス幅を持つ信号を出力するワンショット・パルス回路とを備えた。この構成によれば、光入力信号の大きさに依らずに、安定したパルス幅を持つデジタル信号（二値信号）を出力することができる。
【００１５】
請求項７に記載の発明によれば、前記第１及び前記第２の増幅器に供給される電源の電源変動を検出する電源検出回路を備え、前記電源検出結果による検出結果を取り込んで前記第１の電圧信号のレベルを検出する。この構成によれば、電源ノイズを検出することで、ノイズ耐性を向上することができる。
【００１６】
請求項８に記載の発明によれば、光入力信号を受ける受光素子と、請求項１乃至７の何れか一項記載の増幅回路とを備えた光受信回路が実現される。
請求項９に記載の発明によれば、入力電流を電流電圧変換した電圧信号を所定の周波数に帯域制限するフィルタを有し、第１のビットレートを有する第１の信号と、前記第１のビットレートよりも低い第２のビットレートを有する第２の信号とを受信する受信回路において、自動周波数調整回路は、前記電圧信号のレベルが前記第１の信号を受信可能とするレベルよりも小さい場合に、前記フィルタの通過特性を前記第２の信号の周波数帯域に自動で設定することが可能である。
【００１７】
請求項１０に記載の発明によれば、前記自動周波数調整回路は、前記電圧信号のレベルが前記第１の信号を受信可能とするレベルを有している場合に、前記フィルタの通過特性を前記第１の信号の周波数帯域に自動で設定することが可能である。
【００１８】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図８に従って説明する。
【００１９】
図１は、第一実施形態の光受信アンプ１０を示すブロック回路図である。
この光受信アンプ１０の入力端子にはフォトダイオードＰＤが接続され、フォトダイオードＰＤは受光量に対応した受信電流ＩＰＤを生成する。光受信アンプ１０は、その受信電流ＩＰＤに基づく受信信号ＲＸを出力する。
【００２０】
光受信アンプ１０は差動型アンプであり、プリアンプ１１、バンドパスフィルタ（帯域通過フィルタ）１２、メインアンプ１３、ディレイ回路１４、コンパレータ１５及び自動ゲイン＆周波数調整（以下、ＡＧＦ）回路１６を備えている。
【００２１】
プリアンプ１１は差動出力を持ち、フォトダイオードＰＤが生成する受信電流ＩＰＤを電流−電圧（Ｉ−Ｖ）変換して電圧信号ＶＡＰを生成する。プリアンプ１１のゲインは本実施形態では一定値に設定され、同プリアンプ１１のトランスインピーダンスをＺｔとした場合、入力光量の変化に応じた受信電流ＩＰＤの変化量ΔＩＰＤに対する電圧信号ＶＡＰの変化量ΔＶＡＰは、ΔＶＡＰ＝ΔＩＰＤ×Ｚｔとなる。
【００２２】
バンドパスフィルタ１２は、プリアンプ１１の差動出力を取り込んでフィルタリング処理を施し、受光量に応じて自動調整される周波数特性に従って電圧信号ＶＡＰを帯域制限した信号ＶＢ を出力する。メインアンプ１３は、そのバンドパスフィルタ１２の出力を取り込み、受光量に応じて自動調整されるゲインに従って信号ＶＢ を差動増幅した信号ＶＡＭをコンパレータ１５に出力する。
【００２３】
このメインアンプ１３は差動出力を持ち、その差動出力の何れか一方はディレイ回路１４を介してコンパレータ１５に入力される。例えば、本実施形態においては、メインアンプ１３の差動出力の一方がコンパレータ１５の反転入力端子に入力され、他方がディレイ回路１４を介して非反転入力端子に入力されるようになっている。コンパレータ１５は、このようにして取り込んだメインアンプ１３の出力信号ＶＡＭを二値化して受信信号ＲＸを出力する。
【００２４】
ＡＧＦ回路１６は、プリアンプ１１から出力される電圧信号ＶＡＰを取り込んでフォトダイオードＰＤが受信する入力光の大きさ、即ち受信電流ＩＰＤの信号レベルを検出する。そして、ＡＧＦ回路１６は、その入力信号レベルに応じて、バンドパスフィルタ１２の周波数特性を変更する周波数調整信号ＶＡＦＣ とメインアンプ１３のゲインを変更するゲイン調整信号ＶＡＧＣ を生成する。
【００２５】
図２は、ＡＧＦ回路１６の回路図である。
ＡＧＦ回路１６は、ハイパスフィルタ（高域通過フィルタ）２１、ピークホールド回路２２、第１アンプ２３、第２アンプ２４、第３アンプ２５及び抵抗ＲＧ１，ＲＧ２を備えている。
【００２６】
ハイパスフィルタ２１は、プリアンプ１１から出力される電圧信号ＶＡＰをフィルタリング処理した信号ＶＨ をピークホールド回路２２に出力する。このピークホールド回路２２は、アンプ２６、ダイオードＤＰＨ及びコンデンサＣＰＨを備えている。
【００２７】
アンプ２６の出力端子はダイオードＤＰＨのアノードに接続され、ダイオードＤＰＨのカソードはアンプ２６の反転入力端子とコンデンサＣＰＨの第１端子に接続され、コンデンサＣＰＨの第２端子は低電位電源に接続されている。アンプ２６の非反転入力端子にはハイパスフィルタ２１の出力信号ＶＨ が入力される。このように構成されたピークホールド回路２２は、ハイパスフィルタ２１から入力する信号ＶＨ のピークレベルを保持した信号ＶＰＨを出力する。
【００２８】
第１アンプ２３は、非反転入力端子にピークホールド回路２２の出力が接続され、反転入力端子に第１基準信号ＶＲＥＦ１が入力される。この第１基準信号ＶＲＥＦ１の電位は、図１のバンドパスフィルタ１２の負荷抵抗を決定する。第１アンプ２３は、ピークホールド回路２２の出力信号ＶＰＨと第１基準信号ＶＲＥＦ１の電位差に応じた電流ＩＧ１を抵抗ＲＧ１に流し、それによる電圧を持つ周波数調整信号ＶＡＦＣ を出力する。
【００２９】
第２アンプ２４は、非反転入力端子にピークホールド回路２２の出力が接続され、反転入力端子に第２基準信号ＶＲＥＦ２が入力される。この第２基準信号ＶＲＥＦ２の電位は、図１のメインアンプ１３のバイアス電圧を決定する。第２アンプ２４は、ピークホールド回路２２の出力信号ＶＰＨと第２基準信号ＶＲＥＦ２の電位差に応じた電流ＩＧ２を抵抗ＲＧ２に流し、それによる電圧を持つゲイン調整信号ＶＡＧＣ を出力する。
【００３０】
第３アンプ２５は、非反転入力端子にピークホールド回路２２の出力が接続され、反転入力端子に第３基準信号ＶＲＥＦ３が入力される。第３アンプ２５は、その出力が非反転入力端子に帰還入力される。この第３アンプ２５は、ピークホールド回路２２の出力信号ＶＰＨと第３基準信号ＶＲＥＦ３の電位差を増幅した電流ＩＤＳを出力する。その電流ＩＤＳは第３アンプ２５の非反転入力端子に帰還され、アンプ内部のカレントミラーなどで、例えば、１／１０＾６（１０の６乗）にして出力される。この電流ＩＤＳは、ピークホールド回路２２を構成するコンデンサＣＰＨの保持電荷を放電する放電電流となる。
【００３１】
図３は、バンドパスフィルタ１２の回路図である。
バンドパスフィルタ１２は、第１及び第２コンデンサＣ１，Ｃ２、第１及び第２抵抗Ｒ１，Ｒ２及び可変抵抗ＶＲを含む。第１コンデンサＣ１と第１抵抗Ｒ１とから構成されるハイパスフィルタと、第２コンデンサＣ２と第２抵抗Ｒ２とから構成されるローパスフィルタとを直列に接続してバンドパスフィルタを構成している。第２抵抗Ｒ２には並列に可変抵抗ＶＲが接続され、その可変抵抗ＶＲには周波数調整信号ＶＡＦＣ が供給される。
【００３２】
この周波数調整信号ＶＡＦＣ により可変抵抗ＶＲの抵抗値が調整されてローパスフィルタのカットオフ周波数（遮断周波数）が変更され、それによってバンドパスフィルタ１２の中心周波数が変更されるようになっている。より具体的には、図４に示すように、プリアンプ１１の入力信号レベル（正確には信号ＶＰＨのレベル）が上記第１基準信号ＶＲＥＦ１のレベルよりも大きい場合は、バンドパスフィルタ１２の周波数特性を上げる（ローパスフィルタのカットオフ周波数を高域側にシフトする）べく自動調整を行うようになっている。
【００３３】
図５は、メインアンプ１３のゲイン特性を示す説明図である。
メインアンプ１３のゲインは、上記ＡＧＦ回路１６から出力されるゲイン調整信号ＶＡＧＣ により変更される。より具体的には、プリアンプ１１の入力信号レベル（正確には信号ＶＰＨのレベル）が上記第２基準信号ＶＲＥＦ２のレベルよりも大きい場合は、メインアンプ１３のゲイン特性を下げる（低ゲインにする）べく自動調整を行うようになっている。このように、メインアンプ１３のゲイン特性は、上述したバンドパスフィルタ１２の周波数特性と反比例して自動調整されるようになっている。
【００３４】
以下、具体例として、本実施形態の光受信アンプ１０を、光空間通信の１方式であるＩｒＤＡ通信（赤外線通信）に適用した場合について図６を参照しながら説明する。
【００３５】
ＩｒＤＡ通信（赤外線通信）においては、ベースバンド周波数と受信距離について明確な規定があり、低速１１５Ｋｂｐｓ（パルス幅が１．６３ｕｓ）の方式と、高速１．１５２Ｍｂｐｓ（パルス幅が２１７ｎｓ）の方式がある。規定によると、高速１．１５２Ｍｂｐｓ（第１のビットレートを有する第１の信号を受信するモード；高速モード）に比べて、低速１１５Ｋｂｐｓ（第２のビットレートを有する第２の信号を受信するモード；低速モード）の場合は受信感度が２．５倍必要である。
【００３６】
このような通信方式に対応する場合において、ＡＧＦ回路１６によりメインアンプ１３のゲインを調整すると同時にバンドパスフィルタ１２の周波数特性をも可変する方法を用いる。例えば、あらかじめ、前述の低速１１５Ｋｂｐｓに合わせてバンドパスフィルタ１２の周波数特性を調整しておく。尚、この場合、ＡＧＦ回路１６内のハイパスフィルタ２１（図２）の周波数特性は高速１．１５２Ｍｂｐｓに合わせて設定される。
【００３７】
今、光入力信号が小さい場合、即ちプリアンプ１１に入力される信号レベルが小さい場合、メインアンプ１３が高ゲインに設定されるとともにローパスフィルタのカットオフ周波数が低域側に設定される。この場合、光受信アンプ１０は、高い感度が要求される低速モードに適した特性となる。
【００３８】
一方、光入力信号が大きい場合、即ちプリアンプ１１に入力される信号レベルが大きい場合、メインアンプ１３が低ゲインに設定されるとともにローパスフィルタのカット周波数が高域側に設定される。よって、バンドパスフィルタ１２及びメインアンプ１３を介してコンパレータ１５に入力される波形は、図６に（Ａ１），（Ａ２）で示すように破線から実線に示す波形に補正される。この場合、光受信アンプ１０は高速モードに適した特性となる。
【００３９】
以上のように、低速モードに比べて高速モードの方がゲインが小さくても良い場合において、光入力が小さい場合に適した低速モードではカットオフ周波数が低域側に設定されることで、帯域制限によってノイズマージンを大きくすることができる。一方、光入力が大きい場合には、カットオフ周波数が高域側にシフトされることで、より高速モードに適した特性となる。この高速モードでは、ＡＧＦ回路１６によってゲインが下がるので、ノイズマージンを大きくすることができる。
【００４０】
次に、入出力回り込みによるノイズ対策について述べる。
デジタル出力とアナログ入力との間で、直接、あるいは電源ライン経由によって、回り込みが生じる場合、受信信号ＲＸに発生するノイズが従来より問題となっていた。詳しくは、図７に示すように、入出力の回り込みが発生すると、受信信号ＲＸのレベル変化時にスパイク電流が流れる。このスパイク電流はスイッチングノイズとなって、入力端子あるいはフォトダイオードＰＤに影響を与える。その結果、コンパレータの入力にノイズを発生させ、受信信号ＲＸに不要なパルス（破線で囲むパルス）を発生させる。こうしたノイズはデジタル出力を利用する内部回路において誤動作の要因となり、場合によっては、この回り込みによって発振する虞もあった。
【００４１】
本実施形態の光受信アンプ１０では、メインアンプ１３の差動出力の何れか一方にディレイ回路１４が設けられている。この構成では、図８に示すように、ディレイ回路１４を介してコンパレータ１５の非反転入力端子（＋）に入力される信号（メインアンプ１３の出力）の位相が、コンパレータ１５の反転入力端子（−）に入力されるそれに対して遅れる。その結果、スイッチングノイズによってコンパレータ１５の（＋）入力に発生するノイズを遅らせることができ、受信信号ＲＸに不要なパルスが発生するのを抑止することができる。
【００４２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）ＡＧＦ回路１６は、プリアンプ１１の出力を取り込んでフォトダイオードＰＤが受信する光入力信号の大きさを検出し、その検出結果に基づいてバンドパスフィルタ１２の周波数特性とメインアンプ１３のゲイン特性を自動調整する。この構成によれば、光入力信号の大きさを精度よく検出することができ、光入力信号の小さい時は高ゲイン設定かつ周波数特性を低域側に設定し、光入力信号の大きい時は低ゲイン設定かつ周波数特性を高域側に設定することができる。これにより、受光量に応じた最適なゲイン特性及び周波数特性に自動調整してＳ／Ｎ比の向上を容易に図ることができる。
【００４３】
（２）ＡＧＦ回路１６は、プリアンプ１１の出力をハイパスフィルタ２１を介してピークホールド回路２２に取り込むことで、同プリアンプ１１に入力される信号のピークレベルを検出する。この構成によれば、高速ビットレートのパルス幅に合わせて信号レベルの検出を行う。従って、高速ビットレートに対応したパルス幅の細い信号のレベル検出をより高い精度で行うことができる。
【００４４】
（３）本実施形態の光受信アンプ１０は、光入力信号の小さな時に主として低速モードを利用し、光入力信号の大きな時に主として高速モードを利用するＩｒＤＡ通信（赤外線通信）においては特に有用な構成とすることができる。
【００４５】
（４）本実施形態では、周波数特性の調整において、高精度フィルタ等は何ら必要とせず、プリアンプ１１の出力を基にピークホールド検出した結果に基づいて、簡易な回路設定でゲイン特性の調整と同時に周波数特性をも調整することができる。従って、回路規模を削減して、コストダウンを図ることができる。
【００４６】
（５）本実施形態では、メインアンプ１３の差動出力の一方にディレイ回路１４を設けたことで、入出力回り込みの影響を小さくできる。このため、光部品との実装において自由度が増え、実装を小型化することが可能である。
【００４７】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図９〜図１２に従って説明する。
尚、本実施形態において、上記第一実施形態と同様な構成部分については同一符号を付してその説明を一部省略する。
【００４８】
図９は、第二実施形態の光受信アンプ３０を示すブロック回路図である。
この光受信アンプ３０は、第一実施形態の光受信アンプ１０（図１参照）に、一部構成を変更したＡＧＦ回路３１、ワンショット・パルス回路（以下、ワンショット回路）３２、ヒステリシスコンパレータ３３、スイッチ回路３４及びＯＲゲート３５を追加した構成であり、その他の構成は図１と同様である。
【００４９】
ワンショット回路３２はコンパレータ１５に接続され、該コンパレータ１５の出力信号の遷移に応答して、ＡＧＦ回路３１から出力されるパルス調整信号ＩＴＳに応じたパルス幅ｔｗを持つ信号ＴＳを出力する。このワンショット回路３２の出力信号ＴＳは、ＯＲゲート３５の一方の入力端子に入力される。
【００５０】
ヒステリシスコンパレータ３３は、反転入力端子にＡＧＦ回路３１から出力される周波数調整信号ＶＡＦＣ が入力され、非反転入力端子に閾値電圧ＶＴＨが入力される。ヒステリシスコンパレータ３３は、周波数調整信号ＶＡＦＣ を閾値電圧ＶＴＨに基づいて二値化して制御信号ＳＷを生成する。
【００５１】
スイッチ回路３４は、一端がコンパレータ１５の出力に接続され、他端がＯＲゲート３５の他方の入力端子に接続されている。スイッチ回路３４は、ヒステリシスコンパレータ３３からの制御信号ＳＷに応じてオン・オフされる。そして、このスイッチ回路３４がオンされるとき、コンパレータ１５の出力がＯＲゲート３５に入力されるようになっている。
【００５２】
図１０は、本実施形態のＡＧＦ回路３１を示す回路図である。
このＡＧＦ回路３１は、上記第一実施形態のＡＧＦ回路１６（図２参照）に、第４アンプ３６を追加した構成であり、その他の構成は図２と同様である。
【００５３】
第４アンプ３６は、非反転入力端子にピークホールド回路２２の出力が接続され、反転入力端子に第４基準信号ＶＲＥＦ４が入力される。この第４基準信号ＶＲＥＦ４の電位は、図９のワンショット回路３２の出力信号ＴＳのパルス幅ｔｗを決定する。この第４アンプ３６は、ピークホールド回路２２の出力信号ＶＰＨと第４基準信号ＶＲＥＦ４の電位差に応じた電流ＩＧ４を持つパルス調整信号ＩＴＳを出力する。そして、このパルス調整信号ＩＴＳに応じて、ワンショット回路３２の出力信号ＴＳのパルス幅ｔｗが変更されるようになっている。ここで、第４アンプ３６における容量Ｃとした場合、パルス幅ｔｗは、ｔｗ＝Ｃ×ＶＲＥＦ４／ＩＧ４（ＩＴＳ）で決定される。
【００５４】
図１１は、ワンショット回路３２の動作波形図である。
ワンショット回路３２は、パルス調整信号ＩＴＳに応答して、プリアンプ１１の入力信号レベル（正確には信号ＶＰＨのレベル）が上記第４基準信号ＶＲＥＦ４のレベルよりも大きい場合は、パルス幅ｔｗを細くするようになっている。即ち、ワンショット回路３２は、光入力信号が小さい場合は低速モードに対応した幅広のパルス幅ｔｗを持つ信号ＴＳを出力し、光入力信号が大きい場合は高速モードに対応した幅挟のパルス幅を持つ信号ＴＳを出力するようになっている。
【００５５】
図１２は、スイッチ回路３４の動作説明図である。
スイッチ回路３４は、ヒステリシスコンパレータ３３から出力される制御信号ＳＷによって、光入力信号の小さい場合に適した低速モードではオフされ、光入力信号の大きい場合に適した高速モードではオンされるようになっている。そして、入力信号レベルに応じたオン・オフの切り替わり付近ではヒステリシスを持つように切り替えられる。このヒステリシスは必ずしも必要ではないが、このような切り替え制御とすることで、スイッチが頻繁に切り替わる際にパルス幅ｔｗがジッタのように変動するのを防止する効果がある。
【００５６】
上記のように構成された光受信アンプ３０では、ＩｒＤＡ通信に適用する場合において上記第一実施形態よりもさらに有用な構成とすることができる。即ち、本実施形態では、ワンショット回路３２を追加したことで、ＯＲゲート３５から出力される受信信号ＲＸのパルス幅を低速モード時と高速モード時とでそれぞれ安定させることができる。
【００５７】
例えば、図６において（Ｂ）に示すように、光受信アンプ３０が低速ビットレート（第２のビットレート）に対応した信号（第２の信号）を受信する場合であって、光入力信号が小さい時、同信号はパルス幅の細い状態となっている。このとき、ワンショット回路３２は、低速ビットレートに対応した（幅広の）一定のパルス幅ｔｗを持つ信号ＴＳを出力する。また、スイッチ回路３４はオフされる。よって、ＯＲゲート３５は、ワンショット回路３２から出力される低速ビットレート用の安定したパルス幅を持つ信号ＴＳを受信信号ＲＸとして出力する。従って、光受信アンプ３０は低速ビットレート（低速モード）に対応するべく動作を行い、安定した出力を行う。
【００５８】
一方、図６において（Ｃ）に示すように、光受信アンプ３０が高速ビットレート（第１のビットレート）に対応した信号（第１の信号）を受信する場合であって、光入力信号が小さい時（具体的には第１の信号の受信感度付近（受信可能な付近）のレベル）、同信号はパルス幅の細い状態となっている。このとき、ワンショット回路３２は、高速ビットレートに対応した（幅挟の）一定のパルス幅ｔｗを持つ信号ＴＳを出力する。よって、ＯＲゲート３５は、ワンショット回路３２から出力される高速ビットレート用の安定したパルス幅を持つ信号ＴＳを受信信号ＲＸとして出力する。従って、光受信アンプ３０は高速ビットレート（高速モード）に対応するべく動作を行い、安定した出力を行う。
【００５９】
因みに、このとき、スイッチ回路３４はオンされる。よって、ＯＲゲート３５は、ワンショット回路３２の出力信号ＴＳとコンパレータ１５の出力信号の論理和を取った信号を受信信号ＲＸとして出力する。従って、この場合、光受信アンプ３０は、低速ビットレートに対応した信号あるいは高速ビットレートに対応した信号の何れも受信可能となっている。
【００６０】
詳述すると、高速ビットレートに対応した信号を受信する場合、上記したように、高速ビットレート用のパルス幅を持つワンショット回路３２の出力信号ＴＳをＯＲゲート３５を通して受信信号ＲＸとして出力する。一方、低速ビットレートに対応した信号を受信する場合、コンパレータ１５の出力信号をＯＲゲート３５を通して受信信号ＲＸとして出力する。
【００６１】
尚、上記第一実施形態で説明したように、光入力信号が大きい場合には、図６に（Ａ１），（Ａ２）で示すようにコンパレータ１５の入力信号（パルス幅）が破線から実線に示す波形に補正される。従って、光受信アンプ３０は、低速ビットレートあるいは高速ビットレートの何れの場合でも安定した出力を行うことができる。このため、光入力信号レベルが高速ビットレートの信号の受信感度付近よりも十分に大きい場合においては、ワンショット回路３２によるパルス幅制御は特に必要ないが、本実施形態の構成によれば、高速ビットレートの信号の受信時に受信信号ＲＸのパルス幅が細ることを確実に防止することができる。
【００６２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）コンパレータ１５の出力に基づいて、受光量に応じたパルス幅ｔｗを持つ信号ＴＳを出力するワンショット回路３２を設けた。これにより、低速ビットレートに対応した信号を小信号入力にて受信する場合に、安定したパルス幅を持つ受信信号ＲＸを出力することができる。また、高速ビットレートに対応した信号を受信感度付近レベルで受信する場合において、同信号のパルス幅が細りすぎるのを防止することができる。
【００６３】
（２）ワンショット回路３２は、光入力信号が小さい時には幅広のパルス幅ｔｗを持つ信号ＴＳを出力し、光入力信号が大きい時には幅挟のパルス幅ｔｗを持つ信号ＴＳを出力する。このため、受信信号ＲＸのパルス幅が細りすぎることを防止できる。従って、ＩｒＤＡ通信（赤外線通信）に適用する場合において、本実施形態の光受信アンプ３０は、第一実施形態の光受信アンプ１０よりもさらに有用な構成とすることができる。
【００６４】
（第三実施形態）
以下、本発明を具体化した第三実施形態を図１３に従って説明する。
尚、本実施形態において、上記第一実施形態と同様な構成部分については同一符号を付してその説明を一部省略する。
【００６５】
図１３は、第三実施形態の光受信アンプ４０を示すブロック回路図である。
この光受信アンプ４０は、第一実施形態の光受信アンプ１０（図１参照）に、電源検出回路４１を追加した構成であり、その他の構成は図１と同様である。
【００６６】
電源検出回路４１は、コンデンサＣ３とバッファ４２とから構成され、コンデンサＣ３の第１端子は電源ＶＣＣに接続され、第２端子はバッファ４２の入力に接続されている。電源ＶＣＣは、プリアンプ１１，メインアンプ１３等の各回路の電源である。バッファ４２の出力はＡＧＦ回路１６に接続されている。詳しくは、バッファ４２の出力は、図２に示すＡＧＦ回路１６内において、ハイパスフィルタ２１の出力と論理和が取られ、この論理和出力がピークホールド回路２２の非反転入力端子に入力されるようになっている。
【００６７】
この電源検出回路４１は、コンデンサＣ３での容量カップリングによって電源ＶＣＣの変動を検出し、該検出結果に基づいて電源変動に応じたバッファ４２の出力を行う。そして、このバッファ４２の出力とハイパスフィルタ２１の出力（信号ＶＨ ）との論理和を取った信号のピークレベルがピークホールド回路２２により保持されるようになっている。
【００６８】
このように構成された本実施形態の光受信アンプ４０によれば、上記第一実施形態で奏する効果に加えて、以下の効果を奏する。
（１）電源ＶＣＣの変動を検出する電源検出回路４１により電源ノイズの量を検出することができる。これにより、電源ノイズが大きい場合において、ＡＧＦ回路１６は、電源検出回路４１の出力に基づいて、メインアンプ１３のゲインを下げるべくゲイン調整信号ＶＡＧＣ を生成する。従って、電源ノイズに対する耐性を向上して、光受信アンプ４０の誤動作を防止することができる。
【００６９】
（第四実施形態）
以下、本発明を具体化した第四実施形態を図１４，図１５に従って説明する。尚、本実施形態において、上記第一実施形態と同様な構成部分については同一符号を付してその説明を一部省略する。
【００７０】
図１４は、第四実施形態の光受信アンプ５０を示すブロック回路図である。
この光受信アンプ５０は、第一実施形態の光受信アンプ１０（図１参照）に、ヒステリシス発生回路５１を追加した構成であり、その他の構成は図１と同様である。
【００７１】
ヒステリシス発生回路５１は、コンパレータ１５の出力を取り込んでメインアンプ１３の差動入力の一方にヒステリシスを発生させる。このヒステリシス発生回路５１は、バッファ５２、コンデンサＣｙ及び抵抗Ｒｙを備えている。バッファ５２によって取り込んだ受信信号ＲＸをコンデンサＣｙ及び抵抗Ｒｙを通してＡＣ的なヒステリシスを含む信号Ｖｙとし、この信号Ｖｙをバンドパスフィルタ１２の出力信号ＶＢ に重畳させた信号をメインアンプ１３の一方の入力に与えるようになっている。
【００７２】
このように構成されるヒステリシス発生回路５１は、図１５に示すように、受信信号ＲＸのレベル変化時に入出力の回り込みが発生して、コンパレータ１５の差動入力にノイズが発生する場合に、その一方の入力にヒステリシスをかけるように作用する。その結果、ディレイ回路１４によるコンパレータ１５入力の位相ずらしの量を第一実施形態のそれより小さくしても、受信信号ＲＸに不要なパルスが発生するのを抑止して、十分なノイズマージンを得ることができる。
【００７３】
以上記述した本実施形態の光受信アンプ５０によれば、上記第一実施形態で奏する効果に加えて、以下の効果を奏する。
（１）コンパレータ１５の差動入力の一方にＡＣ的なヒステリシスを与えるヒステリシス発生回路５１を追加した。これにより、ディレイ回路１４による位相ずらしの量を第一実施形態に比べて小さくできる。その結果、入出力回り込みによるノイズの影響を軽減しながら、精度の高い受信信号ＲＸを出力する光受信アンプ５０を実現することができる。
【００７４】
尚、上記各実施形態は、以下の態様で実施してもよい。
・第二実施形態の光受信アンプ３０に第三実施形態の電源検出回路４１を備えた構成としてもよい。
【００７５】
・第二実施形態の光受信アンプ３０に第四実施形態のヒステリシス発生回路５１を備えた構成としてもよい。
・第二実施形態の光受信アンプ３０に第三実施形態の電源検出回路４１と第四実施形態のヒステリシス発生回路５１を備えた構成としてもよい。
【００７６】
・第三実施形態の光受信アンプ４０に第四実施形態のヒステリシス発生回路５１を備えた構成としてもよい。
・各実施形態では、プリアンプ１１の出力に基づいて、メインアンプ１３のゲイン特性を調整する方法としたが、プリアンプ１１のゲイン特性を調整する方法としてもよい。また、プリアンプ１１とメインアンプ１３のゲイン特性をともに調整する方法としてもよい。
【００７７】
・各実施形態では、バンドパスフィルタ１２の周波数特性とメインアンプ１３のゲイン特性の自動調整をそれぞれプリアンプ１１の出力に基づいて行うようにとしたが、周波数調整のみをプリアンプ１１の出力に基づいて行うようにしてもよい。即ち、メインアンプ１３（又はプリアンプ１１、又はメインアンプ１３とプリアンプ１１の双方）のゲイン調整に関しては、同メインアンプ１３の出力に基づいて行うようにしてもよい。図１６は、その一構成例を示す光受信アンプ６０のブロック回路図である。尚、各実施形態と同様な構成部分については同一符号を付してその説明を一部省略する。この光受信アンプ６０は、プリアンプ１１の出力に基づいてバンドパスフィルタ１２の周波数特性を自動調整する自動周波数調整（以下、ＡＦＣ）回路６１と、メインアンプ１３の出力に基づいて同メインアンプ１３のゲイン特性を自動調整する自動ゲイン調整（以下、ＡＧＣ）回路６２とを備えている。ＡＦＣ回路６１は、プリアンプ１１の出力（電圧信号ＶＡＰ）をハイパスフィルタ２１を通してフィルタリング処理した信号ＶＨ のピークホールドを検出して周波数調整信号ＶＡＦＣ を生成する。ＡＧＣ回路６２は、メインアンプ１３の出力信号ＶＡＭのピークホールドを検出してゲイン調整信号ＶＡＧＣ を生成する。尚、ＡＧＣ回路６２は、プリアンプ１１、或いはプリアンプ１１及びメインアンプ１３の双方のゲインを調整するようにしてもよい。このように構成された光受信アンプ６０では、第一実施形態の構成に比べて回路面積が若干大きくなるが、同様な効果を得ることができる。
【００７８】
上記各実施形態の特徴をまとめると以下のようになる。
（付記１） 入力電流を第１の電圧信号に変換する第１の増幅器と、前記第１の電圧信号を第１のフィルタを介して帯域制限した信号を増幅して第２の電圧信号を生成する第２の増幅器と、を含む増幅回路であって、
前記第１の電圧信号のレベルを検出し、その検出結果に応じて前記第１のフィルタの周波数特性を可変する自動周波数調整回路と、
前記第１及び前記第２の電圧信号の何れか一方のレベルを検出し、その検出結果に応じて前記第１及び前記第２の増幅器の少なくとも一方のゲイン特性を可変する自動ゲイン調整回路と
を備えることを特徴とする増幅回路。
（付記２） 入力電流を第１の電圧信号に変換する第１の増幅器と、前記第１の電圧信号を第１のフィルタを通して帯域制限した信号を増幅して第２の電圧信号を生成する第２の増幅器と、を含む増幅回路であって、
前記第１の電圧信号のレベルを検出し、その検出結果に応じて、前記第１のフィルタの周波数特性と前記第１及び前記第２の増幅器の少なくとも一方のゲイン特性とを可変する自動ゲイン＆周波数調整回路を備えることを特徴とする増幅回路。
（付記３） 前記第１の電圧信号の信号帯域内に含まれる高周波数信号を抽出する第２のフィルタを備え、
前記第１の電圧信号を前記第２のフィルタに取り込んでフィルタリング処理を施し、前記第２のフィルタの出力信号に基づいて前記第１の電圧信号のレベルを検出することを特徴とする付記１又は２記載の増幅回路。
（付記４） 前記自動周波数調整回路は、
前記第１の電圧信号のレベルを検出して保持するピークホールド回路と、
前記ピークホールド回路の出力信号と第１基準信号との電位差を増幅して周波数調整信号を生成する増幅器と
を含むことを特徴とする付記１又は３記載の増幅回路。
（付記５） 前記自動ゲイン＆周波数調整回路は、
前記第１の電圧信号のレベルを検出して保持するピークホールド回路と、
前記ピークホールド回路の出力信号と第１基準信号との電位差を増幅して周波数調整信号を生成する増幅器と、
前記ピークホールド回路の出力信号と第２基準信号との電位差を増幅してゲイン調整信号を生成する増幅器と
を含むことを特徴とする付記２又は３記載の増幅回路。
（付記６） 前記第２の電圧信号を二値化した二値信号を生成する比較器と、
前記二値信号の遷移に応答して、前記第１の電圧信号のレベル検出結果に応じた一定のパルス幅を持つ信号を出力するワンショット・パルス回路と
を備えることを特徴とする付記１乃至５の何れか一記載の増幅回路。
（付記７） 前記二値信号と前記ワンショット・パルス回路の出力信号の論理和を出力するＯＲゲートと、
前記第１の電圧信号のレベル検出結果に基づいて、前記ＯＲゲートに前記二値信号を出力するスイッチ回路と、
を備えることを特徴とする付記６記載の増幅回路。
（付記８） 前記第１及び前記第２の増幅器に供給される電源の電源変動を検出する電源検出回路を備え、
前記電源検出結果による検出結果を取り込んで前記第１の電圧信号のレベルを検出することを特徴とする付記１乃至７の何れか一記載の増幅回路。
（付記９） 前記第２の増幅器は差動型アンプであり、
前記第２の増幅器の差動出力の何れか一方にディレイ回路を備えることを特徴とする付記１乃至８の何れか一記載の増幅回路。
（付記１０） 前記二値信号を取り込んで前記第２の増幅器の差動入力の一方にヒステリシスを発生させるヒステリシス発生回路をさらに備えることを特徴とする付記９記載の増幅回路。
（付記１１） 光信号を受ける受光素子と、
前記受光素子に流れる受信電流が前記入力電流として供給される付記１乃至１０の何れか一記載の増幅回路と
を備えることを特徴とする光受信回路。
（付記１２） 入力電流を電流電圧変換した電圧信号を所定の周波数に帯域制限するフィルタを有し、第１のビットレートを有する第１の信号と、前記第１のビットレートよりも低い第２のビットレートを有する第２の信号とを受信する受信回路において、
前記電圧信号のレベルが前記第１の信号を受信可能とするレベルよりも小さい場合に、前記フィルタの通過特性を前記第２の信号の周波数帯域に設定する自動周波数調整回路を備えることを特徴とする受信回路。
（付記１３） 前記自動周波数調整回路は、
前記電圧信号のレベルが前記第１の信号を受信可能とするレベルを有している場合に、前記フィルタの通過特性を前記第１の信号の周波数帯域に設定することを特徴とする付記１２記載の受信回路。
【００７９】
【発明の効果】
以上詳述したように、本発明によれば、受信光に応じたゲイン特性及び周波数特性に自動調整してＳ／Ｎ比の向上を容易に図ることのできる増幅回路、受信回路及び光受信回路を提供することができる。
【図面の簡単な説明】
【図１】第一実施形態の光受信アンプを示すブロック回路図である。
【図２】第一実施形態のＡＧＦ回路を示す回路図である。
【図３】バンドパスフィルタを示す回路図である。
【図４】バンドパスフィルタの周波数特性を示す説明図である。
【図５】メインアンプのゲイン特性を示す説明図である。
【図６】第一実施形態を赤外線通信に適用した例を示す説明図である。
【図７】入出力回り込みを説明するための波形図である。
【図８】第一実施形態の動作波形図である。
【図９】第二実施形態の光受信アンプを示すブロック回路図である。
【図１０】第二実施形態のＡＧＦ回路を示す回路図である。
【図１１】ワンショット・パルス回路の動作波形図である。
【図１２】スイッチ回路の動作説明図である。
【図１３】第三実施形態の光受信アンプを示すブロック回路図である。
【図１４】第四実施形態の光受信アンプを示すブロック回路図である。
【図１５】第四実施形態の動作波形図である。
【図１６】光受信アンプの別の構成例を示すブロック回路図である。
【図１７】従来の光受信アンプを示すブロック回路図である。
【符号の説明】
１０，３０，４０，５０，６０ 増幅回路としての光受信アンプ
１１ 第１の増幅器としてのプリアンプ
１２ 第１のフィルタとしてのバンドパスフィルタ
１３ 第２の増幅器としてのメインアンプ
１５ 比較器としてのコンパレータ
１６，３１ 自動ゲイン＆周波数調整回路（ＡＧＦ回路）
２１ 第２のフィルタとしてのハイパスフィルタ
２２ ピークホールド回路
２３ 増幅器としての第１アンプ
２４ 増幅器としての第２アンプ
３２ ワンショット・パルス回路
４１ 電源検出回路
６１ 自動周波数調整回路（ＡＦＣ回路）
６２ 自動ゲイン調整回路（ＡＧＣ回路）
ＰＤ 受光素子としてのフォトダイオード
ＩＰＤ 受信電流（入力電流）
ＶＡＰ 第１の電圧信号
ＶＡＭ 第２の電圧信号
ＲＸ 二値信号としての受信信号
ＶＡＧＣ ゲイン調整信号
ＶＡＦＣ 周波数調整信号
ＶＲＥＦ１ 第１基準信号
ＶＲＥＦ２ 第２基準信号
ＶＣＣ 電源
ｔｗ パルス幅

Claims (10)

1. 入力電流を第１の電圧信号に変換する第１の増幅器と、前記第１の電圧信号を第１のフィルタを介して帯域制限した信号を増幅して第２の電圧信号を生成する第２の増幅器と、を含む増幅回路であって、
   前記第１の電圧信号のレベルを検出し、その検出結果に応じて前記第１のフィルタの周波数特性を可変する自動周波数調整回路と、
   前記第１及び前記第２の電圧信号の何れか一方のレベルを検出し、その検出結果に応じて前記第１及び前記第２の増幅器の少なくとも一方のゲイン特性を可変する自動ゲイン調整回路と
   を備えることを特徴とする増幅回路。
2. 入力電流を第１の電圧信号に変換する第１の増幅器と、前記第１の電圧信号を第１のフィルタを通して帯域制限した信号を増幅して第２の電圧信号を生成する第２の増幅器と、を含む増幅回路であって、
   前記第１の電圧信号のレベルを検出し、その検出結果に応じて、前記第１のフィルタの周波数特性と前記第１及び前記第２の増幅器の少なくとも一方のゲイン特性とを可変する自動ゲイン＆周波数調整回路を備えることを特徴とする増幅回路。
3. 前記第１の電圧信号の信号帯域内に含まれる高周波数信号を抽出する第２のフィルタを備え、
   前記第１の電圧信号を前記第２のフィルタに取り込んでフィルタリング処理を施し、前記第２のフィルタの出力信号に基づいて前記第１の電圧信号のレベルを検出することを特徴とする請求項１又は２記載の増幅回路。
4. 前記自動周波数調整回路は、
   前記第１の電圧信号のレベルを検出して保持するピークホールド回路と、
   前記ピークホールド回路の出力信号と第１基準信号との電位差を増幅して周波数調整信号を生成する増幅器と
   を含むことを特徴とする請求項１又は３記載の増幅回路。
5. 前記自動ゲイン＆周波数調整回路は、
   前記第１の電圧信号のレベルを検出して保持するピークホールド回路と、
   前記ピークホールド回路の出力信号と第１基準信号との電位差を増幅して周波数調整信号を生成する増幅器と、
   前記ピークホールド回路の出力信号と第２基準信号との電位差を増幅してゲイン調整信号を生成する増幅器と
   を含むことを特徴とする請求項２又は３記載の増幅回路。
6. 前記第２の電圧信号を二値化した二値信号を生成する比較器と、
   前記二値信号の遷移に応答して、前記第１の電圧信号のレベル検出結果に応じた一定のパルス幅を持つ信号を出力するワンショット・パルス回路と
   を備えることを特徴とする請求項１乃至５の何れか一項記載の増幅回路。
7. 前記第１及び前記第２の増幅器に供給される電源の電源変動を検出する電源検出回路を備え、
   前記電源検出結果による検出結果を取り込んで前記第１の電圧信号のレベルを検出することを特徴とする請求項１乃至６の何れか一項記載の増幅回路。
8. 光入力信号を受ける受光素子と、
   前記受光素子に流れる受信電流が前記入力電流として供給される請求項１乃至７の何れか一項記載の増幅回路と
   を備えることを特徴とする光受信回路。
9. 入力電流を電流電圧変換した電圧信号を所定の周波数に帯域制限するフィルタを有し、第１のビットレートを有する第１の信号と、前記第１のビットレートよりも低い第２のビットレートを有する第２の信号とを受信する受信回路において、
   前記電圧信号のレベルが前記第１の信号を受信可能とするレベルよりも小さい場合に、前記フィルタの通過特性を前記第２の信号の周波数帯域に設定する自動周波数調整回路を備えることを特徴とする受信回路。
10. 前記自動周波数調整回路は、
    前記電圧信号のレベルが前記第１の信号を受信可能とするレベルを有している場合に、前記フィルタの通過特性を前記第１の信号の周波数帯域に設定することを特徴とする請求項９記載の受信回路。

Images