JP4955262B2 - 液晶表示装置、光感知素子、及びバックライト光源の照度制御装置 - Google Patents

Description

本発明は、液晶表示装置及び光感知素子に関し、特に、バックライト光源の照度制御装置を具備した液晶表示装置に関する。

表示装置には、自ら発光する陰極線管、有機発光表示装置、及びプラズマ表示装置等の発光型表示装置と、液晶表示装置等、自ら発光することができず、別の光源を必要とする受光型表示装置とがある。

一般的な液晶表示装置は、電界生成電極が具備された２個の表示板と、その間にある誘電率異方性を有する液晶層とを含む。電界生成電極に電圧を印加して液晶層に電場を生成し、電圧を変化させてこの電場の強度を調節して、このようにすることによって、液晶層を通過する光の透過率を調節して所望する画像を得る。この際の光は、別に具備された人工光源でも良く、自然光でも良い。

液晶表示装置用の光源としては、通常、多数個のランプを使用するが、液晶パネルの後面で液晶パネル全体に均一に光を伝達する光源として、外部電極型蛍光ランプ（ＥＥＦＬ）及び冷陰極管蛍光ランプ（ＣＣＦＬ）のような蛍光ランプ又は発光ダイオード（ＬＥＤ）等を使用する。

受光型素子である液晶表示装置は、バックライトから照射される光を利用して画面を表示するため、バックライトの輝度によって表示画面の品質が決定されるが、バックライト光源は、外部の温度、表示装置内部の発熱及び光源特性の不均一性等の要因によって、輝度偏差が生じるという問題がある。このような輝度偏差の現象は、全ての光源に共通する現象であって、液晶表示装置の画質低下を発生させる原因である。

特に、現在活発に研究開発が進行されている液晶表示装置用の発光ダイオードバックライトの一番大きい長所は、赤色、緑色、青色発光ダイオードでそれぞれ照射した光を混合して液晶表示装置に供給することで、ユーザが所望する最適の色感を提供することにある。しかし、バックライト光源として使用されるこのような発光ダイオードは、熱によって、光効率が急激に変わる。これは、液晶表示装置の外部環境や内部の熱発生源から敏感に反応して、色の均衡が崩れる結果を招来する。

このようなバックライト光源の輝度偏差による画質不良を防止するためには、液晶表示装置のパネルに照射された光の色座標と輝度が設定値と一致するかを比較して、その差を補償する光フィードバック制御による駆動が、必須的に要求される。

又、電気的センサーは、外部環境を感知して、電気信号を生成する。前記電気的センサーは、能動センサーと受動センサーとに区分される。前記電気的センサーの例としては、光センサー、圧力センサー、磁気センサー、ガスセンサー、接触センサー、温度センサー等を含む。

前記光センサーに外部光が照射されると、前記光センサーの電気的特性が変化する。前記光センサーは、太陽電池、硫化カドミウム（ＣｄＳ）センサー、フォトダイオード、フォトトランジスタ等を含む。前記太陽電池に光が照射されると、前記太陽電池内の物質が励起され、前記物質から電子が放出される。前記放出された電子によって、電気的エネルギーが生成される。前記硫化カドミウムセンサーに光が照射されると、前記硫化カドミウムセンサーの電気的抵抗が減少する。

前記フォトダイオード及び前記フォトトランジスタは、複数個の電極と前記電極の間に形成された半導体層とを含む。前記半導体層に光が照射されると、前記半導体層内にチャンネルが形成され、前記電極の間に電流が流れる。

前記フォトダイオード及び前記フォトトランジスタは、反応性に優れ、薄膜形態で形成することができる。

しかし、前記フォトダイオード及び前記フォトトランジスタは、反復性及び安定性が低い。即ち、前記フォトダイオード及び前記フォトトランジスタが複数回動作される場合、電気的特性が変わる。

バックライト光源のフィードバック制御システムは、マイクロコンピュータを活用して断続的に行われる方式が一般的であるが、このようなシステムは、センサー信号処理及び制御信号（Ｖｃｏｎ）発生過程がアルゴリズムによる演算を通じて行われるので、ノイズに鈍感であり、維持、補修、及び初期設定過程でユーザの便宜性を確保することができるという長所がある。

しかし、デジタル制御が有する本来の短所である量子化誤差と低速動作特性を避けることができないという点で、バックライト光源輝度の細密で迅速な調節というバックライト光源フィードバック制御の目的を達成するのに不適合であるという短所があった。

又、デジタル制御方式の場合、内部演算のためのアナログ−デジタルコンバータ、中央処理装置（ＣＰＵ）、メモリ等を駆動するために、アナログ演算回路と比較して、相対的に大きい電力が消耗され、回路構成原価が増加するという問題がある。

本発明は、従来技術のこのような問題を解決して、バックライト光の照度の測定誤差を減少させ、測定結果による迅速で連続的なバックライトの輝度制御が可能であり、生産原価の節減効果がある液晶表示装置を提供することを目的とする。

又、本発明は、電気的特性が向上された光感知素子及び薄膜トランジスタを提供することを目的とする。

このような技術的課題を解決するための本発明の一実施例による液晶表示装置は、液晶表示パネルアセンブリと、前記液晶表示パネルアセンブリに光を照射する光源を含むバックライト部と、前記光源によって液晶表示パネルアセンブリに照射される光量に基づいた感知信号を生成する光感知部と、前記液晶表示パネルアセンブリに照射される基準光量に対応する所定の基準信号を生成する基準信号生成部と、前記感知信号を前記基準信号と比較して制御信号を生成する制御信号生成部と、前記制御信号によって前記光源の照度を制御するバックライト制御部とを含む。

又、本発明による前記制御信号生成回路は、前記基準信号と前記感知信号との差を所定増幅率に増幅して差動信号を生成する増幅回路と、前記差動信号と前記基準信号に基づいて前記制御信号を生成するアナログ加算器とを含む。

前記光感知部と前記基準信号生成部は、共通接地を有することができる。

前記増幅回路は、前記感知信号を非反転入力端子に入力を受ける第１演算増幅器と、前記基準信号を非反転入力端子に入力を受ける第２演算増幅器と、前記第１演算増幅器の出力端子と電気的に接続された反転入力端子、及び、前記第２演算増幅器の出力端子と電気的に接続された非反転入力端子を有する第３演算増幅器とを含む。

前記増幅回路は、前記第１及び第２演算増幅器の反転入力端子の間に接続される共通バッファー抵抗と、前記第１演算増幅器の反転入力端子と出力端子との間に接続される第１抵抗と、前記第２演算増幅器の反転入力端子と出力端子との間に接続された第２抵抗と、前記第１演算増幅器の出力端子と前記第３演算増幅器の反転入力端子との間に接続される第３抵抗と、前記第２演算増幅器の出力端子と前記第３演算増幅器の非反転入力端子との間に接続される第４抵抗と、前記第３演算増幅器の非反転入力端子と接地との間に接続される第５抵抗と、前記第３演算増幅器の反転入力端子と出力端子との間に接続される第６抵抗とを更に含む。

前記第１乃至第６抵抗は、全部同じ抵抗値を有し、前記バッファー抵抗の抵抗値は、前記第１乃至第６抵抗の抵抗値の２倍である。

又、前記アナログ加算器は、接地された非反転入力端子と、前記増幅回路の前記第３演算増幅器の出力端子及び前記第２演算増幅器の非反転入力端子とそれぞれ第７抵抗及び第８抵抗を通じて接続される反転入力端子と、前記反転入力端子と出力端子との間に接続される第９抵抗とを含む。

前記第８及び第９抵抗は、同じ抵抗値を有し、前記第７抵抗の抵抗値は、前記第８及び第９抵抗の抵抗値の２倍である。

又、本発明による前記感知部は、前記液晶表示パネルアセンブリ上に集積されることができる。

前記感知部は、液晶表示パネルアセンブリ上の少なくとも２個の互いに異なる領域に集積されることができる。

又、本発明による前記光源は、複数の発光ダイオードでも良い。

前記複数の発光ダイオードは、赤色、緑色及び青色の発光ダイオードをそれぞれ少なくとも一つ以上含むことができる。

又、前記光感知部、基準信号生成部、制御信号生成部及びバックライト制御部を、赤色光、緑色光、及び青色光に対して、それぞれ少なくとも一つ以上含むことができる。

又、本発明の一実施例による光感知素子は、ベース基板と、半導体層と、第１電極と、第２電極とを含む。前記半導体層は、前記ベース基板上に配置され、レーザ処理されたアモルファスシリコンを含む。前記第１電極は、前記半導体上に配置される。前記第２電極は、前記半導体層上に配置され、前記第１電極と離隔される。

又、本発明の他の実施例による光感知素子は、第１電極と、第２電極と、アモルファスシリコン層とを含む。前記第２電極は、前記第１電極と離隔される。前記アモルファスシリコン層は、前記第１及び第２電極と接触され、前記第１及び第２電極の間に配置された部分の抵抗と前記第１及び第２電極と接触される部分の抵抗とが互いに異なる。

又、本発明の一実施例による薄膜トランジスタは、ベース基板と、制御電極と、絶縁膜と、半導体層と、第１電極と、第２電極とを含む。前記制御電極は、前記ベース基板上に配置される。前記絶縁膜は、前記制御電極上に配置される。前記半導体層は、前記制御電極に対応される前記絶縁膜上に配置され、レーザ処理されたアモルファスシリコンを含む。前記第１電極は、前記半導体層上に配置される。前記第２電極は、前記半導体層上に配置され、前記第１電極と離隔される。

前記アモルファスシリコンは、レーザ、可視光線、紫外線、赤外線等によって処理されることができる。又、前記アモルファスシリコンは、熱処理、水素−アニリング（Ｈ^２−Ａｎｎｅａｌｉｎｇ）等によって処理されることもできる。

前記光感知素子は、光ダイオード、光トランジスタ、光導電体などを含む。

以下、添付図面を参照して、本発明の実施例をより詳細に説明する。

図１は、本発明の一実施例による液晶表示装置を示す分解斜視図であり、図２は、図１に図示された液晶表示装置を示すブロック図である。

図１に示すように、本発明の一実施例による液晶表示装置は、表示部３３０及びバックライト部９００を含む液晶モジュール３５０と、液晶モジュール３５０を収納する上部及び下部シャーシ３６１及び３６２と、モールドフレーム３６３とを含む。

表示部３３０は、液晶表示パネルアセンブリ３００と、これに付着された複数のゲートテープキャリアパッケージ（ＴＣＰ）４１０及びデータテープキャリアパッケージ（ＴＣＰ）５１０と、データテープキャリアパッケージ（ＴＣＰ）５１０に付着されている印刷回路基板（ＰＣＢ）５５０とを含む。

液晶表示パネルアセンブリ３００は、下部表示板１００及び上部表示板２００と、それらの間にある液晶層（図示せず）と、表示領域Ｐ２を定義する遮光膜２２０とを含む。

下部表示板１００は、複数の表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）を含み、下部及び上部表示板１００、２００は、表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）に接続されており、行列の形態で配列された複数の画素（ｐｉｘｅｌ）を含む。画素と表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）の大部分は、表示領域Ｐ２内に位置する。

表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）は、ゲート信号（「走査信号」とも言う）を伝達する複数のゲート線（Ｇ_１−Ｇ_ｎ）と、データ信号を伝達するデータ線（Ｄ_１−Ｄ_ｍ）とを含む。ゲート線（Ｇ_１−Ｇ_ｎ）は、行方向に配列されており、互いに殆ど平行であり、データ線（Ｄ_１−Ｄ_ｍ）は、列方向に配列されており、互いに殆ど平行である。

各画素は、表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）に接続されたスイッチング素子Ｑと、これに接続された液晶キャパシタＣ_ＬＣ及び維持キャパシタ（ストレージ・キャパシタ）Ｃ_ＳＴとを含む。維持キャパシタＣ_ＳＴは、必要に応じて省略することができる。

薄膜トランジスタ等のスイッチング素子Ｑは、下部表示板１００に具備されており、三端子素子としてその制御端子及び入力端子は、それぞれゲート線（Ｇ_１−Ｇ_ｎ）及びデータ線（Ｄ_１−Ｄ_ｍ）に接続されており、出力端子は、液晶キャパシタＣ_ＬＣ及び維持キャパシタＣ_ＳＴに接続されている。

液晶キャパシタＣ_ＬＣは、下部表示板１００の画素電極（図示せず）と上部表示板２００の共通電極（図示せず）を二端子とし、二つの電極間の液晶層は、誘電体として機能する。画素電極は、スイッチング素子Ｑに接続され、共通電極は、上部表示板２００の全面に形成されており、共通電極Ｖｃｏｍの印加を受ける。図３とは異なり、共通電極が下部表示板１００に具備される場合もあり、この際には、二つの電極のうち、少なくとも一つが、線形又は棒型で形成されることができる。

液晶キャパシタＣ_ＬＣの補助的な役割を果たす維持キャパシタＣ_ＳＴは、下部表示板１００に具備された別の信号線（図示せず）と画素電極が絶縁体を挟んで重畳され形成され、この別の信号線には、共通電極Ｖｃｏｍなどの定められた電圧が印加される。しかし、維持キャパシタＣ_ＳＴは、画素電極が絶縁体を介してすぐ上の前端ゲート線と重畳され構成されることができる。

一方、色表示を具現するためには、各画素が三原色のうちの一つを固有に表示するか（空間分割）、各画素が時間によって交番に三原色を表示するように（時間分割）して、これらの三原色の空間的、時間的の和で、所望する色が認識されるようにする。

液晶表示パネルアセンブリ３００の二つの表示板１００、２００のうち、少なくとも一つの外面には、光を偏光させる偏光子（図示せず）が付着されている。

図１に示すように、ゲートテープキャリアパッケージ（ＴＣＰ）４１０は、液晶表示パネルアセンブリ３００の下部表示板１００のエッジに付着されており、その上には、ゲート駆動部４００を構成するゲート駆動集積回路がチップの形態で装着されている。

データテープキャリアパッケージ（ＴＣＰ）５１０は、液晶表示パネルアセンブリ３００の下部表示板１００の他のエッジに付着されており、その上には、データ駆動部５００を構成するデータ駆動集積回路が、チップの形態で装着されている。ゲート駆動部４００及びデータ駆動部５００は、テープキャリアパッケージ（ＴＣＰ）４１０、５１０に形成されている信号線（図示せず）を通じて液晶表示パネルアセンブリ３００のゲート線（Ｇ_１−Ｇ_ｎ）及びデータ線（Ｄ_１−Ｄ_ｍ）に、それぞれ電気的に接続されている。

ゲート駆動部４００は、ゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆの組合で構成されたゲート信号をゲート線（Ｇ_１−Ｇ_ｎ）に印加し、データ駆動部５００は、データ電圧をデータ線（Ｄ_１−Ｄ_ｍ）に印加する。

図示された実施例とは異なり、テープキャリアパッケージ（ＴＣＰ）を使用せず、ゲート駆動部４００及びデータ駆動部５００を構成する駆動集積回路チップを表示板上に集積付着することもでき（ＣＯＧ実装方式）、ゲート駆動部４００又はデータ駆動部５００をスイッチング素子Ｑ及び表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）と共に液晶表示パネルアセンブリ３００に直接形成することもできる。

階調電圧生成部８００は、画素の透過率と関連する２つの複数階調電圧を生成して、データ電圧としてデータ駆動部５００に提供する。２つのうちの１つは、共通電圧Ｖｃｏｍに対して正の値を有し、他の１つは、負の値を有する。

図１及び図２に示すように、バックライト部９００は、モールドフレーム３６３に固定され、液晶表示パネルアセンブリ３００の下部に装着されている光源アセンブリ９６０と、液晶表示パネルアセンブリ３００と光源アセンブリ９６０との間に位置して、光源アセンブリ９６０からの光を処理する複数の光学機具９１０とを含む。

液晶表示装置用光源は、光源アセンブリ９６０に収容され、光源として通常多数個のランプを用いるが、液晶パネルの後面で液晶パネル全体に均一に光を伝達する光源としては、外部電極型蛍光ランプ（ＥＥＦＬ）、冷陰極管蛍光ランプ（ＣＣＦＬ）、及び面光源（ＦＦＬ）のような蛍光ランプ、又は、点光源としては、発光ダイオード（ＬＥＤ）等を使用する。

一方、光源アセンブリ９６０の下部には、この光源アセンブリ９６０から照射される光を更に液晶表示パネルアセンブリ３００側に反射させて光の効率を向上させる反射板（図示せず）を配置することができる。

光感知部７２０は、液晶表示パネルアセンブリ３００のエッジ領域Ｐ１に形成されており、液晶表示パネルアセンブリ３００を通過したバックライト光を受けて、外部からの入力信号（Ｖｉｎ、Ｖｓｅｎ、Ｖｒｓｔ）によってバックライト光量に対応する感知信号Ｖｓｅｎを生成して出力する。ここで、光感知部７２０は、発光ダイオード９６５からの赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）成分の光を選択的に感知して、これに対応するそれぞれの感知信号Ｖｓｅｎを生成する。

本発明による液晶表示装置の駆動について、より詳細に説明する。

信号制御部６００は、外部のグラフィック制御器（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びこの表示を制御する入力制御信号、例えば、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、メインクロックＭＣＬＫ及びデータイネーブル信号ＤＥの提供を受ける。信号制御部６００は、入力画像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて画像信号（Ｒ、Ｇ、Ｂ）を液晶表示パネルアセンブリ３００の動作条件に合わせて適切に処理して、ゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２等を生成した後、ゲート制御信号ＣＯＮＴ１をゲート駆動部４００に送信して、データ制御信号ＣＯＮＴ２と処理した画像信号ＤＡＴは、データ駆動部５００に送信する。

ゲート制御信号ＣＯＮＴ１は、ゲートオン電圧Ｖｏｎの走査開始を指示する走査開始信号ＳＴＶ、及びゲートオン電圧Ｖｏｎの出力を制御する少なくとも一つのクロック信号などを含む。

データ制御信号ＣＯＮＴ２は、一つの画素行のデータ伝送を知らせる水平同期開始信号ＳＴＨ、データ線（Ｄ_１−Ｄ_ｍ）に該当データ電圧を印加すると命令するロード信号ＬＯＡＤ、共通電圧Ｖｃｏｍに対するデータ電圧の極性（以下、共通電圧に対するデータ電圧の極性を縮小して、データ電圧の極性という）を反転させる反転信号ＲＶＳ、及びデータクロック信号ＨＣＬＫなどを含む。

データ駆動部５００は、信号制御部６００からのデータ制御信号ＣＯＮＴ２によって一つの行の画素に対する画像データＤＡＴの入力を受け、階調電圧生成部８００からの階調電圧のうち、各画像データＤＡＴに対応する階調電圧を選択することによって、画像データＤＡＴを該当データ電圧に変換した後、これを該当データ線（Ｄ_１−Ｄ_ｍ）に印加する。

ゲート駆動部４００は、信号制御部６００からのゲート制御信号ＣＯＮＴ１によってゲートオン電圧Ｖｏｎをゲート線（Ｇ_１−Ｇ_ｎ）に印加して、このゲート線（Ｇ_１−Ｇ_ｎ）に接続されたスイッチング素子Ｑをターンオンさせ、これによって、データ線（Ｄ_１−Ｄ_ｍ）に印加されたデータ電圧が、ターンオンされたスイッチング素子Ｑを通じて該当画素に印加される。

画素に印加されたデータ電圧と共通電圧Ｖｃｏｍの差は、液晶キャパシタＣ_ＬＣの充電電圧、即ち、画素電圧として示す。液晶分子は、画素電圧の大きさによって、その配列を異なることにする。

１水平周期（又は、１Ｈ”）[水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ゲートクロックＣＰＶの一周期]が経過すると、データ駆動部５００とゲート駆動部４００は、次ぎ行の画素に対して同じ動作を反復する。このような方式で、一つのフレーム（ｆｒａｍｅ）の間、全てのゲート線（Ｇ_１−Ｇ_ｎ）に対して、順次にゲートオン電圧Ｖｏｎを印加して、全ての画素にデータ電圧を印加する。一つのフレームが終了すると、次ぎフレームが開始され、各画素に印加されるデータ電圧の極性が以前フレームでの極性と反対になるように、データ駆動部５００に印加される反転信号ＲＶＳの状態が制御される（「フレーム反転」）。この際、一つのフレーム内でも、反転信号ＲＶＳの特性によって一つのデータ線を通じて流れるデータ電圧の極性が変わるか（例：行反転、点反転）、一つの画素行に印加されるデータ電圧の極性も互いに異なることができる（例：列反転、点反転）。

バックライト輝度制御装置は、バックライト光源から液晶表示パネルアセンブリに照射される光の照度を感知して、照度変化によって光源の輝度を制御する。

図３を参照して、本発明によるバックライト輝度制御装置をより詳細に説明する。

バックライトユニットの光源から照射された光は、光感知部７２０によって感知され、光感知部７２０は、感知された光量、即ち、照度に対応する感知信号を生成して、基準信号生成部７１０は、基準信号を生成する。基準信号は、感知信号と比較され光源の照度を調節するのに使用される信号であって、外部の調整がない限り、一定値を有することになる。

制御信号生成部７３０は、光感知部７２０から感知される感知信号と基準信号生成部７１０から生成される基準信号との差に該当する差動信号（ΔＶ）を生成する増幅回路７３１と、この差動信号（ΔＶ）に基づいてアナログ制御信号Ｖｃｏｎを生成するアナログ加算器７３２を含む。

前記した増幅回路７３１は、感知信号の基準信号との差を一定増幅率に増幅させた差動信号（ΔＶ）を生成するが、本発明の一実施例によると、増幅率を２とすることができ、アナログ加算器７３２は、差動信号（ΔＶ）及び基準信号に基づいて制御信号Ｖｃｏｎを生成するが、本発明の一実施例として制御信号Ｖｃｏｎを、基準信号に基準信号と感知信号の差を足した信号ですることができる。

バックライト制御部７４０は、前記した制御信号Ｖｃｏｎに基づいて光源の照度を制御するが、本発明の一実施例によると、バックライト制御部７４０は、制御信号Ｖｃｏｎをパルス幅変調（ＰＷＭ）してパルス幅変調（ＰＷＭ）信号として生成し、これをバックライト駆動部７５０に送信して、バックライト駆動部７５０は、バックライト制御部７４０で生成されたパルス幅変調（ＰＷＭ）信号によって光源に供給される電力を生成することになる。

本発明の一実施例として、制御信号生成部７３０は、増幅回路７３１とアナログ加算器７３２を含み、増幅回路７３１の入力端は、制御信号生成部７３０の入力端と一致して、アナログ加算器７３２の出力端は、制御信号生成部７３０の出力端と一致する。

増幅回路７３１は、３個の演算増幅器で構成されるが、第１演算増幅器８１０は、非反転入力端子が光感知部７２０と接続され感知信号の入力を受け、第２演算増幅器８２０は、非反転入力端子が基準信号生成部７１０と接続され基準信号の入力を受けて、それぞれの演算増幅器は、感知信号と基準信号の線形結合信号を生成して、第３演算増幅器８３０の入力端子に伝達する。第３演算増幅器８３０は、第１及び第２演算増幅器８２０から生成された信号の入力を受けて、基準信号と感知信号の差を所定の増幅率に増幅した信号を生成する。

前記増幅回路７３１の一実施例を図４を参照して説明する。

第１及び第２演算増幅器８１０及び８２０の反転入力端子は、共通バッファー抵抗Ｒｃと接続される。二つの演算増幅器の反転端子間に共通バッファー抵抗Ｒｃを設置すると、二つの演算増幅器の反転入力端子間の電圧差によって発生するノイズを減少させる効果がある。

第１演算増幅器８１０の反転入力端子は、同演算増幅器の出力端子と第１抵抗Ｒ１を通じて接続され、第２演算増幅器８２０の反転入力端子は、同演算増幅器の出力端子と第２抵抗Ｒ２を通じて接続される。

第１演算増幅器８１０の出力端子と第３演算増幅器８３０の反転入力端子は、第３抵抗Ｒ３を通じて接続され、第２演算増幅器８２０の出力端子と第３演算増幅器８３０の非反転入力端子は、第４抵抗Ｒ４を通じて接続され、第３演算増幅器８３０の反転入力端子と同演算増幅器の出力端子は、第６抵抗Ｒ６を通じて接続され、第３演算増幅器８３０の非反転入力端子には、一端が接地された第５抵抗Ｒ５が接続される。

本発明の前記実施例による増幅回路７３１で生成される信号について説明する。

第１演算増幅器８１０及び第２演算増幅器８２０の反転入力端子間に共通バッファー抵抗Ｒｃが挿入されているので、二つの演算増幅器の出力端子から出力される信号は、二つの演算増幅器の非反転入力端子にそれぞれ入力される感知信号及び基準信号の線形結合形態になる。

具体的に、前記実施例の場合、第１演算増幅器８１０及び第２演算増幅器８２０の出力信号は、それぞれ
［数式１］
Ｖｏ１＝（Ｒｃ＋Ｒ１）Ｖｓｅｎ／Ｒｃ−Ｒ１Ｖｓｅｔ／Ｒｃ
［数式２］
Ｖｏ２＝（Ｒｃ＋Ｒ２）Ｖｓｅｔ／Ｒｃ−Ｒ２Ｖｓｅｔ／Ｒｃ
になる。
Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４＝Ｒ５＝Ｒ６＝Ｒである場合、
［数式３］
Ｖｏ１＝（Ｒｃ＋Ｒ）Ｖｓｅｎ／Ｒｃ−ＲＶｓｅｔ／Ｒｃ
［数式４］
Ｖｏ２＝（Ｒｃ＋Ｒ）Ｖｓｅｔ／Ｒｃ−ＲＶｓｅｔ／Ｒｃ
になり、この場合、増幅回路７３１の最終出力信号、即ち、第３演算増幅器８３０の出力端子で生成される差動信号（ΔＶ）は、
［数式５］
ΔＶ＝（１＋２Ｒ／Ｒｃ）（Ｖｓｅｔ−Ｖｓｅｎ）
になる。

ここで、Ｖｓｅｔ−Ｖｓｅｎは、設定された基準信号と感知信号との差を示し、１＋２Ｒ／Ｒｃは、基準信号と感知信号の差の増幅率になる。

即ち、本発明の前記実施例において、増幅回路７３１の増幅率は、第１演算増幅器８１０及び第２演算増幅器８２０の反転入力端子に接続される共通バッファー抵抗Ｒｃの関数になり、この共通バッファー抵抗Ｒｃの抵抗値を適切に調節することによって、所望の増幅率を得ることができる。

本発明の前記実施例による加算器の構成を説明すると、以下の通りである。

加算器の反転入力端子と増幅回路７３１の出力端子（第３演算増幅器８３０の出力端子）の間には第７抵抗Ｒ７が接続され、加算器反転入力端子と加算器の出力端子との間には第９抵抗Ｒ９が接続される。又、加算器の反転入力端子は、基準電圧生成部及び増幅回路７３１の第２演算増幅器８２０の非反転入力端子と第８抵抗Ｒ８を挟んで接続され、加算器の非反転入力端子は、接地されている。

このような加算器の出力端子に出力される制御信号Ｖｃｏｎは、
［数式６］
Ｖｃｏｎ＝Ｒ９（ΔＶ／Ｒ７＋Ｖｓｅｔ／Ｒ８）
になり、Ｒｃ＝２Ｒであり、Ｒ７＝２Ｒ８＝２Ｒ９である場合、
［数式７］
Ｖｃｏｎ＝２Ｖｓｅｔ−Ｖｓｅｎ＝Ｖｓｅｔ＋（Ｖｓｅｔ−Ｖｓｅｎ）
になる。

即ち、本発明の前記実施例によると、アナログ加算器７３２を通じて出力される信号は、設定値である基準信号の値に、基準信号と感知信号との差を足した値になる。

結局、光感知部７２０によって感知された感知信号に基づいて、設定値である基準信号がフィードフォワードされ、感知信号との差だけ補償された出力が制御信号生成部７３０を通じて提供される。

制御信号Ｖｃｏｎは、バックライト制御部７４０に提供されバックライト光源を制御するのに使用される。本発明の一実施例によると、バックライト制御部７４０は、パルス幅変調器（ＰＷＭ）を含み、前記制御信号Ｖｃｏｎ発生部で生成された制御信号Ｖｃｏｎをパルス幅変調（ＰＷＭ）して、バックライト駆動回路に供給する。バックライト駆動回路は、パルス幅変調（ＰＷＭ）方式のインバータで構成され、バックライト制御部７４０から発生されたパルス幅変調（ＰＷＭ）信号によってバックライト光源に供給される電力を制御する。

図５は、制御信号生成部７３０で生成された制御信号Ｖｃｏｎによってバックライト制御部７４０でパルス幅変調（ＰＷＭ）した信号を図示しているが、制御信号Ｖｃｏｎが大きいほど、即ち、基準信号との差が大きいほど、インバータなど駆動部に印加されるパルス幅変調（ＰＷＭ）波形の幅が広くなることがわかる。

本発明の更に他の実施例によるバックライトの光源は、複数の発光ダイオード（ＬＥＤ）９６５を含むことができ、このような複数の発光ダイオード９６５は、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）等の三原色で構成され、光源アセンブリ９６０にマトリックス形態で規則的に広がって配列されることができる。このような三原色発光ダイオードを光源として使用する場合、光学器具９１０は、液晶表示パネルアセンブリ３００と光源アセンブリ９６０との間に位置して、各発光ダイオード９６５からの赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の光を混合して、液晶表示パネルアセンブリ３００に誘導する導光板９０２及び液晶表示パネルアセンブリ３００に向かう光の輝度を均一にする複数の光学シート９０１を含む。導光板９０２は、光を均一に分散する拡散板に代替することもでき、この二つを共に使用することもできる。

三原色発光ダイオードを光源として使用する実施例においては、赤色、緑色、青色の発光ダイオードの温度依存性がそれぞれ異なるので、これらの光源を色によって独立に制御する必要がある。従って、本発明は、三原色発光ダイオードを光源として使用する実施例においては、赤色、緑色、青色の光源が発する光の波長に対応する光感知部７２０を独立に具備して、それぞれの光感知部７２０別に制御信号生成部７３０及びバックライト制御部７４０を独立に具備するように構成することができる。

又、光源の色によって基準信号が異なる場合があるので、基準信号を生成する基準信号生成部７１０も、光源の色相別に独立に具備することができる。

このような実施例を通じて、赤色、緑色、青色の発光ダイオードの照度を独立に制御して、光源の色相別温度依存性の差による色座標偏差を補正して、バックライトから液晶表示アセンブリに照射される光の輝度を一定に維持することができる。

本発明による光感知部７２０は、液晶表示パネルアセンブリに集積することができる。

図６は、ＬＣＤアセンブリの光感知部を示す回路図であり、図７は、図６に図示された光感知部を示す平面図であり、図８は、図７のＶＩ−ＶＩ’に沿って切断した断面図である。図９は、光感知部の駆動を示すタイミング図であり、図１０は、入射光のエネルギー変化による感知信号を示す波形図である。

光感知部７２０の構造は殆ど類似なので、一つの光感知部７２０について説明する。

図６に示すように、光感知部７２０は、光センサーＲｐと、二つのスイッチング素子Ｑｓ及びＱｒと、感知キャパシタＣｐとを含む。

光センサーＲｐは、入力端子ｎａが入力電圧Ｖｉｎに接続されており、出力端子ｎｂは、スイッチング素子Ｑｓに接続されており、外部からの光エネルギーＥｐによる電流を出力端子ｎｂを通じて出力する。光センサーＲｐは、光エネルギーＥｐを受けると、その抵抗値が変わる光抵抗で構成されている。

スイッチング素子Ｑｓは、入力端子が光センサーＲｐに接続されており、制御端子がスイッチング信号Ｖｓｅｎに接続されており、出力端子が感知キャパシタＣｐに接続されている。スイッチング素子Ｑｓは、制御端子に入力されるスイッチング信号Ｖｓｅｎによってターンオン／オフされ、光センサーＲｐからの電流を出力端子を通じて出力する。

感知キャパシタＣｐは、一端がスイッチング素子Ｑｓに接続されており、他端が接地されている。感知キャパシタＣｐは、スイッチング素子Ｑｓを通じて伝達された光センサーＲｐからの電流を充電した電圧を感知信号Ｖｓｅｎとして出力する。

スイッチング素子Ｑｒは、制御端子がリセット信号Ｖｒｓｔに接続されており、入力端子と出力端子が感知キャパシタＣｐの両端に接続されている。スイッチング素子Ｑｒは、リセット信号Ｖｒｓｔによってターンオン／オフされ、感知キャパシタＣｐに充電された電圧を放電する。

以下に、このような光センサーＲｐの構造について、図７及び図８を参照して、詳細に説明する。

図７及び図８に示すように、光センサーＲｐが形成される液晶表示パネルアセンブリ３００の下部表示板１００には、絶縁基板１１０上に窒化シリコン（ＳｉＮｘ）等からなる絶縁膜１４０が形成されている。

絶縁膜１４０の上部には、水素化アモルファスシリコン（ａ−Ｓｉ）等からなる半導体１５０が、四角形形状で形成されている。

半導体１５０の上部には、シリサイド又はｎ型不純物が高濃度でドーピングされているｎ^＋水素化アモルファスシリコン等の物質で形成された抵抗性接触（オーミックコンタクト）部材１６０が形成されている。半導体１５０と抵抗性接触部材１６０の側面は傾斜しており、傾斜角は３０〜８０°である。

抵抗性接触部材１６０上には、入力電圧Ｖｉｎが印加される第１電極１７０と、入射される光エネルギーＥｐによって出力電流を送信する第２電極１７５とが形成されている。第１電極１７０及び第２電極１７５は、それぞれくし形状で配置されており、互いに分離されている。各電極１７０、１７５のエッジは、外部との接触を容易にするために、広い面積ｎａ、ｎｂで形成されている。

第１及び第２電極１７０、１７５、絶縁膜１４０、及び露出された半導体１５０部分の上には、平坦化特性に優れて感光性を有する有機物質又はプラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆ等の低誘電率絶縁物質等で形成された保護膜１８０が、形成されている。

一方、必要によって、第１及び第２電極１７０、１７５を半導体１５０の下に形成することもでき、半導体１５０の上と下に共に形成することもできる。

一方、下部表示板１００と対向する上部表示板２００上には、光センサーＲｐの上部を覆って、外部からの光を遮断する遮光膜２２０が形成されている。

このように、光センサーＲｐを液晶表示パネルアセンブリ３００に直接形成すると、その下部からのバックライト光を誤差なしに受けることができ、受光面積を容易に増大させることができる。

入射光のエネルギーＥｐによる光センサーＲｐの抵抗Ｒは、半導体１５０の厚さＤと電極間の幅（Ｗ）及び長さ（Ｌ）によって決定される。

数式８で定義された光エネルギー（Ｅｐ）が液晶表示パネルアセンブリ３００の後面に照射される時に生成される電子と正孔の数（ｎ）は、数式９で定義することができる。ここで、光の反射率（ｒ）は、絶縁基板１１０と絶縁膜１４０の物性及び表面状態によって決定され、これらによって吸収された光エネルギー量は考慮しない。

［数式８］
Ｅｐ＝（Ｅ／Ｅ_λ）^２
ここで、Ｅｐは、入射光の相対エネルギーであり、Ｅは、入射光のエネルギーであり、Ｅ_λは、入射光の光子エネルギーで定義される。

［数式９］
ｎ＝｛（１−ｒ）Ｅｐ｝^２
これに基づいて、電子と正孔の移動度（μ_ｎ、μ_ｐ）と電極の構造及び半導体１５０の厚さＤを考慮すると、光センサー（Ｒｐ）の導電率（σ）は、数式１０として誘導される。ここで、導電率（σ）は、光エネルギー（Ｅｐ）の大きさに正比例することがわかる。

［数式１０］
σ＝[｛ｑ（μ_ｎ＋μ_ｐ）（１−ｒ）Ｅｐ｝／ＷＤＬ]^２

更に、数式１０を通じて光センサー（Ｒｐ）の抵抗（Ｒ）を誘導すると、数式１１を得ることができ、この数式を通じて光エネルギーに対する光センサー（Ｒｐ）の抵抗（Ｒ）の変化量を計算することができる。結局、数式１１を活用すると、光センサー（Ｒｐ）の電極間幅（Ｗ）と長さ（Ｌ）、そして、半導体１５０の厚さ（Ｄ）を調節することによって、光センサー（Ｒｐ）の感度を定量的に計算することができる。

［数式１１］
Ｒ＝（Ｌ／｛ＷＤσ｝＝Ｌ^２／｛ｑ（μ_ｎ＋μ_ｐ）（１−ｒ）Ｅｐ｝）^２

一方、スイッチング素子Ｑｓ、Ｑｒ及び感知キャパシタＣｐも、光センサーＲｐと共に液晶表示パネルアセンブリ３００に直接形成する。これによって、液晶表示パネルアセンブリ３００の外部で感知信号を処理する時、必ず減少させなければならないノイズを一定部分遮断することができる。

以下に、図６と図９及び図１０を参照して、このような光感知部７２０の感知動作を詳細に説明する。

入力電圧Ｖｉｎは、光感知部７２０が感知動作を行う間、ハイレベルを維持する。

時間Ｔｒｓｔで、リセット信号Ｖｒｓｔがハイレベルになって、スイッチング素子Ｑｒがターンオンされると、感知キャパシタＣｐに充電されていた感知信号Ｖｓｅｎは放電される。

時間Ｔｏｎで、リセット信号Ｖｒｓｔがローレベルになってスイッチング素子Ｑｒがターンオフされ、スイッチング信号Ｖｓｅｎがハイレベルになってスイッチング素子Ｑｓがターンオンされると、光センサーＲｐは、入射光量に反比例する抵抗値に基づいた電流を出力し、感知キャパシタＣｐは、この電流を充電して感知信号Ｖｓｅｎを生成する。感知信号Ｖｓｅｎは、図８に示すように光エネルギーＥｐがＥｐ_１、Ｅｐ_２、Ｅｐ_３の順序に増加するに従って、その大きさが増加する。

所定時間が経過した後、時間Ｔｏｆｆで、スイッチング信号Ｖｓｅｎがローレベルになってスイッチング素子Ｑｓがターンオフされると、光センサーＲｐは、光エネルギーＥｐによる電流をもうこれ以上出力することができず、これによって感知キャパシタＣｐも充電されている感知信号Ｖｓｅｎを維持する。そして、感知信号Ｖｓｅｎを判読してバックライトの光量がわかる。

このような動作を所定周期で反復することによって、バックライトの光量を精密に測定することができる。

ここで、入力電圧Ｖｉｎ、スイッチング信号Ｖｓｅｎ、及びリセット信号Ｖｒｓｔは、外部から供給することもでき、液晶表示装置駆動用電圧及びゲート信号を活用して導出することもできる。

光センサーＲｐに光が照射され、これによる電流が光センサーＲｐに持続的に流れると、励起されたキャリア（ｃａｒｒｉｅｒ）のみならず、半導体１５０のダングリング結合も共に増加することになり、一定時間が経過すると、再結合が発生して導電性が減少するが、本発明の実施例による光感知部７２０によると、所定時間の間にのみ光センサーＲｐに電流が流れるので、このような導電性減少を防止することができる。

一方、本発明の一実施例による液晶表示装置は、複数の赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）光感知部７２０を含むことができ、各光感知部７２０は、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）成分の光をそれぞれ感知して、これに対応する感知信号Ｖｓｅｎを生成する。それぞれの光感知部７２０は、液晶表示パネルアセンブリ３００のエッジ領域Ｐ１のうち、互いに異なるエッジに配置することができる。これによって、液晶表示パネルアセンブリ３００の上下左右のバックライト光量を測定することができるので、各位置での測定誤差を減少させることができ、測定された光量に基づいて、より細密にバックライトを制御することができる。

以上の実施例では、液晶表示装置について本発明を詳細に説明したが、液晶表示装置以外のバックライトを具備する受光型表示装置でも適用されることができる。

図１１は、本発明の一実施例による光感知素子を示す平面図であり、図１２は、前記図１１のＩ−Ｉ’に沿って切断した断面図である。

図１１及び図１２を参照すると、前記光感知素子は、ベース基板１１０、絶縁膜１４０、半導体層１５０、抵抗性接触層１６０、第１電極１７０、第２電極１７５、保護層１８０、及び遮光膜２２０を含む。

前記ベース基板１１０は、ガラス、トリアセチルセルロース（ＴＡＣ）、ポリカボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリビニルアルコール（ＰＶＡ）、ポリメチルメタアクリレート（ＰＭＭＡ）、サイクロオレフィンポリマ（ＣＯＰ）、又はこれらの組み合わせ等を含む。

前記絶縁膜１４０は、前記ベース基板１１０上に配置される。前記絶縁膜１４０は、酸化シリコン、窒化シリコン等を含む。この際、前記絶縁膜１４０は、顔料、染料等のような不透明な絶縁物質を含むこともできる。前記絶縁膜１４０が前記不透明な絶縁物質を含む場合、前記遮光膜２２０を省略することもできる。

前記半導体層１５０は、前記絶縁膜１４０上に配置される。前記半導体層１５０は、光飽和されたアモルファスシリコン１４８と、レーザが照射されないアモルファスシリコン１４９とを含む。前記光飽和されたアモルファスシリコン１４８は、前記第１電極１７０と前記第２電極１７５との間に配置される。前記レーザが照射されないアモルファスシリコン１４９は、前記第１電極１７０及び前記第２電極１７５の下部に配置される。前記アモルファスシリコンは、ポリシリコンに対して低温で形成され、光反応性に優れる。本実施例において、前記アモルファスシリコン１４８は、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）である。

しかし、前記アモルファスシリコンに光が照射される場合、前記アモルファスシリコンの電気的特性が変化される。即ち、前記アモルファスシリコンに光が照射される場合、前記アモルファスシリコン分子が励起され、前記半導体層１５０内でキャリアが形成される。本実施例において、前記キャリアは電子であるが、前記キャリアが正の電荷を有するホールでも良い。前記キャリアは、前記半導体層１５０内に形成されたチャンネルを通過して、前記第１電極１７０と前記第２電極１７５との間に電流が流れる。しかし、前記半導体層１５０内のアモルファスシリコン分子のうちの一部は、互いに不安定に結合されており、前記キャリアが前記不安定なアモルファスシリコン分子とダングリング結合を形成する。前記ダングリング結合が形成される場合、前記キャリアが前記アモルファスシリコン分子内に捕獲され、前記半導体層１５０の導電率が減少する。従って、前記半導体層１５０の電気的特性が変化する。

前記半導体層１５０を光処理又は熱処理して、駆動中に前記ダングリング結合が形成されることを防止する。本実施例では、前記光感知素子の駆動前に前記半導体層１５０をレーザ処理して、前記半導体層１５０を光飽和させる。即ち、前記光感知素子の駆動前に前記ダングリング結合を予め形成して、前記光感知素子の駆動中に前記ダングリング結合が形成されない。レーザは、冷陰極線管蛍光ランプで形成された光と比較して高いエネルギーを有して、短い時間の間に前記半導体層１５０を光飽和させることができる。前記レーザの強度を調節して、前記アモルファスシリコンがポリシリコンに相転移しないようにする。この際、前記半導体層１５０を熱処理して、駆動中に前記ダングリング結合が形成されることを防止することもできる。又、前記半導体層１５０を水素アニリングすることもできる。

本実施例において、前記光飽和されたアモルファスシリコン１４８は、前記第１電極１７０と前記第２電極１７５との間に配置され、前記レーザが照射されないアモルファスシリコン１４９は、前記第１電極１７０及び前記第２電極１７５の下部に配置される。この際、前記絶縁膜１４０が省略され、前記半導体層１５０を前記ベース基板１１０上に直接形成することもできる。

前記抵抗性接触層１６０は、前記半導体層２５０上に配置される。前記抵抗性接触層１６０は、Ｎ＋不純物がアモルファスシリコンにドーピングされ形成される。本実施例において、前記抵抗性接触層１６０は、前記第１電極１７０及び前記第２電極１７５と同じ形状を有する。前記半導体層１５０と前記抵抗性接触層１６０の側面は傾斜しており、傾斜角は３０〜８０°である。

前記第１電極１７０及び前記第２電極１７５は、前記抵抗性接触層１６０上に配置される。前記第１電極１７０及び前記第２電極１７５は、互いに離隔される。前記第１電極１７０及び前記第２電極１７５は、互いにくし形状に配置される。前記第１電極１７０及び前記第２電極１７５の端部ｎａ、ｎｂは、残り部分に対して広い面積を有する。本実施例において、前記第１電極１７０及び前記第２電極１７５は、金属を含む。この際、前記第１電極１７０及び前記第２電極１７５は、透明な導電性物質である酸化インジウムスズ、酸化亜鉛スズ等を含むこともできる。前記第１電極１７０及び前記第２電極１７５が透明な導電性物質を含む場合、前記光飽和されたアモルファスシリコンは、前記第１電極１７０と前記第２電極１７５との間のみならず、前記第１電極１７０及び前記第２電極１７５の下部にも配置される。又、前記第１電極１７０及び前記第２電極１７５は、前記半導体層１５０の下に配置することもできる。

前記保護層１８０は、前記半導体層１５０、前記抵抗性接触層１６０、前記第１電極１７０、及び前記第２電極１７５が形成された前記絶縁膜１４０上に配置され、前記半導体層１５０、前記抵抗性接触層１６０、前記第１電極１７０、及び前記第２電極１７５を外部の衝撃及び異物から保護する。前記保護層１８０は、透明な絶縁性物質を含む。

前記遮光膜２２０は、前記半導体層１５０に対応する前記ベース基板１１０の下部面上に配置され、前記ベース基板１１０の下部から外部光が入射することを防止する。この際、前記遮光膜２２０を省略することもできる。

図１３及び図１４は、本発明の一実施例による光感知素子の製造方法を示す断面図である。

図１３を参照すると、まず、前記ベース基板１１０の下部面上に、不透明な物質を塗布する。その後、前記塗布された不透明な物質をパターニングして、前記遮光膜２２０を形成する。本実施例では、前記不透明な物質はフォトレジストを含み、前記不透明な物質はフォト工程を通じてパターニングされる。前記フォト工程は、露光工程及び現像工程を含む。この際、前記不透明な物質が前記ベース基板１１０の下部面上に蒸着され、前記蒸着された不透明な物質をフォトリソグラフィ工程を通じてパターニングすることもできる。

その後、前記ベース基板１１０上に窒化シリコンを蒸着して、前記絶縁膜１４０を形成する。

継続して、前記絶縁膜１４０上にアモルファスシリコンを蒸着する。本実施例において、前記蒸着されたアモルファスシリコンの厚さは、１０００Å〜４０００Åである。その後、フォトリソグラフィ工程を通じて前記蒸着されたアモルファスシリコンをパターニングする。

その後、前記パターニングされたアモルファスシリコン上に不純物を注入して、原始半導体層１５０’及び前記原始半導体層１５０’の上部に配置された不純物層を形成する。

継続して、前記不純物層上に金属を蒸着する。その後、フォトリソグラフィ工程を通じて前記蒸着された金属をパターニングして、前記第１電極１７０及び前記第２電極１７５を形成する。

その後、前記第１電極１７０及び前記第２電極１７５をエッチングマスクとして、前記不純物層をエッチングして前記抵抗性接触層１６０を形成する。

継続して、前記原始半導体層１５０’、前記抵抗性接触層１６０、前記第１電極１７０、及び前記第２電極１７５が形成された前記絶縁膜１４０上に透明な有機物質をコーティングして、前記保護層１８０を形成する。

その後、前記保護層１８０上にレーザ照射装置７００を配置して、前記原始半導体層１５０’にレーザを照射する。前記レーザの波長、時間、照射間隔を調節して、前記原始半導体層１５０’内のアモルファスシリコンがポリシリコンに相転移しないようにする。本実施例において、前記レーザはパルスレーザであり、前記レーザの波長は４００ｎｍ以上で、１回照射（ｓｈｏｔ）時のエネルギーは０．１〜１ｍＪで、照射間隔は秒当り０．５〜１００回で、前記レーザをスキャンする速度は１０〜４０μｍ／ｓｅｃで、照射されるレーザの断面積は５０×５０μｍ^２〜１×１ｍｍ^２である。１回のスキャン時のエネルギーは、１００〜４００ｍＪ／ｃｍ^２であって、測定対象になる光のエネルギーの３０〜４０倍である。好ましくは、前記レーザの波長は５３２ｎｍで、１回照射時のエネルギーは０．２〜０．６ｍＪで、照射間隔は秒当り１〜５０回で、前記レーザをスキャンする速度は２０μｍ／ｓｅｃで、照射されるレーザの断面積は５００×５００μｍ^２である。この際、１回のスキャン時のエネルギーは、３６０ｍＪ／ｃｍ^２であって、測定対象になる冷陰極線管蛍光ランプ（ＣＣＦＬ）、発光ダイオード（ＬＥＤ）等の光のエネルギーの３５倍である。１回のスキャン時のエネルギーは、前記測定対象になる光のエネルギーの３３〜３７倍でも良い。

図１４を参照すると、前記原始半導体層１５０’うち、前記第１電極１７０及び前記第２電極１７５の間に配置された部分は光飽和され、アモルファスシリコン分子間の結合が安定化され、前記半導体層１５０が形成される。本実施例において、前記光飽和されたアモルファスシリコンの電気的抵抗は、前記第１電極１７０及び前記第２電極１７５の下部に配置されたアモルファスシリコンの電気的抵抗に対して大きい。

前記本実施例によると、前記半導体層１５０はレーザ処理された部分を含み、前記光感知素子を複数回駆動しても、前記光感知素子の電気的特性が維持される。

図１５は、本発明の他の実施例による光感知素子を示す断面図である。本実施例で半導体層を除いた残り構成要素は、実施例１と同じなので、その詳細な説明は、省略する。

図１５を参照すると、前記光感知素子は、ベース基板１１０、絶縁膜１４０、半導体層１５１、抵抗性接触層１６０、第１電極１７０、第２電極１７５、保護層１８０、及び遮光膜２２０を含む。

前記半導体層１５１は、前記絶縁膜１４０上に配置される。前記半導体層１５１は、光飽和されたアモルファスシリコンを含む。本実施例において、前記半導体層１５１の全面がレーザ処理され安定された電気的特性を有する。即ち、前記光飽和されたアモルファスシリコンは、前記第１電極１７０及び前記第２電極１７５の間のみならず、前記第１電極１７０及び前記第２電極１７５の下部にも配置される。前記光感知素子の駆動前に前記半導体層１５１の全面にダングリング結合を予め形成して、前記光感知素子の駆動中に前記ダングリング結合が形成されない。

図１６乃至図１８は、本発明の他の実施例による光感知素子の製造方法を示す断面図である。

図１６を参照すると、まず、前記ベース基板１１０上に前記絶縁膜１４０を形成する。

その後、前記絶縁膜１４０上にアモルファスシリコンを蒸着する。その後、フォトリソグラフィ工程を通じて前記蒸着されたアモルファスシリコンをパターニングする。その後、前記パターニングされたアモルファスシリコン上に不純物を注入して、原始半導体層１５０’及び前記原始半導体層１５０’の上部に配置された不純物層を形成する。

継続して、前記不純物層上に前記第１電極１７０及び前記第２電極１７５を形成する。

その後、前記第１電極１７０及び前記第２電極１７５をエッチングマスクとして、前記不純物層をエッチングして前記抵抗性接触層１６０を形成する。

継続して、前記原始半導体層１５０’、前記抵抗性接触層１６０、前記第１電極１７０、及び前記第２電極１７５が形成された前記絶縁膜１４０上に透明な有機物質をコーティングして前記保護層１８０を形成する。

その後、前記ベース基板１１０の下部にレーザ照射装置７００を配置して、前記原始半導体層１５０’にレーザを照射する。

図１７を参照すると、以後に前記原始半導体層１５０’の全面が光飽和され、アモルファスシリコン分子の間の結合が安定化された前記半導体層１５０が形成される。本実施例において、前記光飽和されたアモルファスシリコンの電気的抵抗は、前記原始半導体層１５０’内のアモルファスシリコンの電気的抵抗に対して大きい。

図１８を参照すると、継続して前記ベース基板１１０の下部面上に前記遮光膜２２０を形成する。

前記本実施例によると、前記半導体層１５０の全面にレーザ処理されたアモルファスシリコンが配置され、前記光感知素子を複数回駆動しても、前記光感知素子の電気的特性が維持される。

図１９は、本発明の一実施例による薄膜トランジスタを示す平面図であり、図２０は、図１９のＩＩ−ＩＩ’に沿って切断した断面図である。本実施例において、制御電極を除いた残り構成要素は、図１１及び図１２と同じなので、その詳細な説明は省略する。

図１９及び図２０を参照すると、前記薄膜トランジスタは、ベース基板１１０、制御電極１１７３、絶縁膜１１４０、半導体層１１５０、抵抗性接触層１１６０、第１電極１１７０、第２電極１１７５、保護層１１８０、及び遮光膜１２２０を含む。

前記制御電極１１７３は、導電性物質を含み、前記ベース基板１１０上に配置される。

前記絶縁膜１１４０は、前記制御電極１１７３が形成された前記ベース基板１１０上に配置される。

前記半導体層１１５０は、前記制御電極１１７３に対応される前記絶縁膜１１４０上に配置される。前記半導体層１１５０は、光飽和されたアモルファスシリコン１１４８と、レーザが照射されないアモルファスシリコン１１４９とを含む。前記光飽和されたアモルファスシリコン１１４８は、前記第１電極１１７０と前記第２電極１１７５との間に配置される。前記レーザが照射されないアモルファスシリコン１１４９は、前記第１電極１１７０及び前記第２電極１１７５の下部に配置される。

本実施例において、前記レーザはパルスレーザであり、前記レーザの波長は４００ｎｍ以上で、１回の照射時のエネルギーは０．１〜１ｍＪで、照射間隔は秒当り０．５〜１００回で、前記レーザをスキャンする速度は１０〜４０μｍ／ｓｅｃで、照射されるレーザの断面積は５０×５０μｍ^２〜１×１ｍｍ^２である。１回のスキャン時のエネルギーは、１００〜４００ｍＪ／ｃｍ^２であって、測定対象になる光のエネルギーの３０〜４０倍である。好ましくは、前記レーザの波長は５３２ｎｍで、１回照射時のエネルギーは０．２〜０．６ｍＪで、照射間隔は秒当り１〜５０回で、前記レーザをスキャンする速度は２０μｍ／ｓｅｃで、照射されるレーザの断面積は５００×５００μｍ^２である。この際、１回のスキャン時のエネルギーは３６０ｍＪ／ｃｍ^２であって、測定対象になる冷陰極線管蛍光ランプ（ＣＣＦＬ）、発光ダイオード（ＬＥＤ）等の光のエネルギーの３５倍である。１回スキャン時のエネルギーは、前記測定対象になる光のエネルギーの３３〜３７倍でも良い。

前記抵抗性接触層１１６０は、前記半導体層１１５０上に配置される。

前記第１電極１１７０及び前記第２電極１１７５は、前記抵抗性接触層１１６０上に配置される。前記第１電極１１７０及び前記第２電極１１７５は互いに離隔される。

前記保護層１１８０は、前記半導体層１１５０、前記抵抗性接触層１１６０、前記第１電極１１７０、及び前記第２電極１１７５が形成された前記絶縁膜１１４０上に配置され、前記半導体層１１５０、前記抵抗性接触層１１６０、前記第１電極１１７０、及び前記第２電極１１７５を外部の衝撃及び異物から保護する。前記保護層１１８０は、透明な絶縁性物質を含む。

前記遮光膜１２２０は、前記半導体層１１５０に対応する前記ベース基板１１０の下部面上に配置され、前記ベース基板１１０の下部から外部光が入射することを防止する。この際、前記遮光膜１２２０を省略することもできる。

前記本実施例によると、前記半導体層１５０の全面にレーザ処理されたアモルファスシリコンが配置され、前記薄膜トランジスタが冷陰極線管蛍光ランプの光に露出されても、前記薄膜トランジスタの電気的特性が維持される。

図２１は、アモルファスシリコン薄膜にレーザを照射する場合、照射時間と前記アモルファスシリコン薄膜内に形成されたチャンネル層の抵抗との関係を示すグラフである。図２１に使用された光感知素子は、図１１及び図１２に開示された光感知素子と同じなので、その詳細な説明は省略する。

前記アモルファスシリコン薄膜の厚さは２０００Åであった。前記アモルファスシリコン薄膜は矩形形状を有し、前記アモルファスシリコン薄膜の幅は１０μｍで、長さは９０００μｍであった。ａ、ｂ、及びｃは、１回のスキャン時のエネルギーがそれぞれ１００ｍＪ／ｃｍ^２、３６０ｍＪ／ｃｍ^２、及び４００ｍＪ／ｃｍ^２である場合を示す。

図２１を参照すると、前記アモルファスシリコン薄膜にレーザを照射する場合、前記アモルファスシリコン薄膜の電気的抵抗は次第に変わる。前記電気的抵抗の変動時間は、１回のスキャン時のエネルギーが増加するほど減少した。１回スキャン時のエネルギーが１００ｍＪ／ｃｍ^２である場合、前記レーザを照射し始めた後から２００００分が経過した後に電気的抵抗が安定化された。しかし、１回のスキャン時のエネルギーが３６０ｍＪ／ｃｍ^２又は４００ｍＪ／ｃｍ^２である場合、前記レーザを照射し始めた後から１０分以内に電気的抵抗が安定された。

しかし、１回のスキャン時のエネルギーが高い場合、エネルギー消耗が増加して、前記アモルファスシリコンの電気的抵抗が増加する。従って、１回のスキャン時のエネルギーが３６０ｍＪ／ｃｍ^２である場合、前記アモルファスシリコン薄膜の電気的特性が最適化され、製造時間が短縮される。

１回のスキャン時のエネルギーが３６０ｍＪ／ｃｍ^２である場合、前記レーザの波長は５３２ｎｍであり、１回照射時のエネルギーは０．６ｍＪであり、照射間隔は秒当り２７回であり、前記レーザをスキャンする速度は２０μｍ／ｓｅｃであり、照射されるレーザの断面積は５００×５００μｍ^２であった。

図２２は、レーザ照射後のアモルファスシリコン薄膜の反復性及び安定性を示すグラフである。図２２に使用されたアモルファスシリコン薄膜は、図１１及び図１２に開示された光感知素子と同じなので、その詳細な説明は省略する。多様な輝度を有する５３３ｎｍの波長を有するグリーン光を前記アモルファスシリコン薄膜に４回照射した。前記グリーン光は、発光ダイオードで生成された。

図２２を参照すると、前記アモルファスシリコン薄膜が前記グリーン光に複数回露出される場合、電気的抵抗の偏差が２％であった。

図２３は、アモルファスシリコン薄膜に冷陰極線管蛍光ランプから発生された光を照射する場合、照射時間と前記アモルファスシリコン薄膜内に形成されたチャンネル層の抵抗との関係を示すグラフである。

前記アモルファスシリコン薄膜の厚さは２０００Åであった。前記アモルファスシリコン薄膜は矩形形状を有し、前記アモルファスシリコン薄膜の幅は１０μｍであり、長さは９０００μｍである。

本実施例において、前記冷陰極線管蛍光ランプは４９００ｎｉｔの光を生成した。前記光を前記アモルファスシリコン薄膜に３３時間照射した場合、前記アモルファスシリコン薄膜の初期抵抗及び最終抵抗の差は１５５ｋΩであり、前記光によって前記アモルファスシリコン薄膜の電気的抵抗が約７倍増加した。

図２４は、レーザ照射前のアモルファスシリコン薄膜の反復性及び安定性を示すグラフである。図２４に使用されたアモルファスシリコン薄膜は、図１１及び図１２に開示されたアモルファスシリコン薄膜と同じなので、その詳細な説明は省略する。多様な輝度を有する５３３ｎｍの波長を有するグリーン光を前記アモルファスシリコン薄膜に４回照射した。

図２４を参照すると、前記アモルファスシリコン薄膜が前記グリーン光に複数回露出される場合、電気的抵抗の偏差が１７．７％であった。

上述したように、本発明によると、光感知部及び基準信号生成部に基づいて増幅された差動信号を生成し、アナログ加算器を使用して制御信号を生成してバックライト光源の照度を制御することによって、液晶表示パネルアセンブリに照射される光の照度変化に敏感で迅速に反応して、光源の照度を細密に制御することができる。

又、光感知部と基準信号生成部の共通接地及び増幅回路の第１及び第２演算増幅器間の共通バッファー抵抗を通じて外部ノイズの影響を最小化することができる。

又、光感知部を液晶表示パネルアセンブリに形成することによって、液晶表示装置に別の光センサーを付着することなく、光源から放出された光をそれぞれ精密に測定することができ、測定誤差を減少させることができる。

又、半導体層がレーザ処理されたアモルファスシリコンを含み、光感知素子が光に露出されても、前記光感知素子の電気的特性が維持される。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。

本発明の一実施例による液晶表示装置を示す分解斜視図である。 図１に図示された液晶表示装置を示すブロック図である。 図１に図示された液晶表示装置に含まれた光源の照度制御装置を示すブロック図である。 図３に図示された増幅回路を示す回路図である。 制御信号生成部の制御信号によるバックライト制御部のＰＷＭ信号を示すグラフである。 ＬＣＤアセンブリの光感知部を示す回路図である。 図６に図示された光感知部を示す平面図である。 図７のＶＩ−ＶＩ’に沿って切断した断面図である。 光感知部の駆動を示すタイミング図である。 入射光のエネルギー変換による感知信号を示す波形図である。 本発明の一実施例による光感知素子を示す平面図である。 図１１のＩ−Ｉ’に沿って切断した断面図である。 本発明の一実施例による光感知素子の製造方法を示す断面図である。 本発明の一実施例による光感知素子の製造方法を示す断面図である。 本発明の他の実施例による光感知素子を示す断面図である。 本発明の他の実施例による光感知素子の製造方法を示す断面図である。 本発明の他の実施例による光感知素子の製造方法を示す断面図である。 本発明の他の実施例による光感知素子の製造方法を示す断面図である。 本発明の一実施例による薄膜トランジスタを示す平面図である。 図１９のＩＩ−ＩＩ’に沿って切断した断面図である。 アモルファスシリコン薄膜にレーザを照射する場合、照射時間と前記アモルファスシリコン薄膜内に形成されたチャンネル層の抵抗との関係を示すグラフである。 レーザ照射後のアモルファスシリコン薄膜の反復性及び安定性を示すグラフである。 アモルファスシリコン薄膜に冷陰極線管蛍光ランプから発生された光を照射する場合、照射時間と前記アモルファスシリコン薄膜内に形成されたチャンネル層の抵抗との関係を示すグラフである。 レーザ照射後のアモルファスシリコン薄膜の反復性及び安定性を示すグラフである。

符号の説明

１００ 下部表示板
２００ 上部表示板
３００ 液晶表示パネルアセンブリ
３３０ 表示部
３５０ 液晶モジュール
３６３ モールドフレーム
４００ ゲート駆動部
４１０ ゲートテープキャリアパッケージ
５１０ データテープキャリアパッケージ
９００ バックライト部
９１０ 光学器具
９６０ 光源アセンブリ

Claims (24)

1. 光源によって照射される光量に基づいた感知信号を生成する光感知部と、
   基準光量に対応する所定の基準信号を生成する基準信号生成部と、
   前記感知信号を前記基準信号と比較して制御信号を生成する制御信号生成部と、
   前記制御信号によって前記光源の照度を制御するバックライト制御部と、
   前記バックライト制御部の制御によって前記光源に電源を供給するバックライト駆動部と、
   を備え、
   前記制御信号生成部は、前記基準信号と前記感知信号との差を所定増幅率に増幅して差動信号を生成する増幅回路と、前記差動信号と前記基準信号に基づいて前記制御信号を生成するアナログ加算器とを含み、
   前記増幅回路は、
   前記感知信号を非反転入力端子に入力を受ける第１演算増幅器と、
   前記基準信号を非反転入力端子に入力を受ける第２演算増幅器と、
   前記第１及び第２演算増幅器の反転入力端子の間に接続される共通バッファー抵抗と、
   前記第１演算増幅器の出力端子と電気的に接続された反転入力端子と、前記第２演算増幅器の出力端子と電気的に接続された非反転入力端子とを有する第３演算増幅器と、
   を含むことを特徴とする、光源の照度制御装置。
2. 前記光感知部と前記基準信号生成部は、共通接地を有することを特徴とする、請求項１記載の光源の照度制御装置。
3. 前記増幅回路の増幅率は、２であることを特徴とする、請求項１記載の光源の照度制御装置。
4. 前記制御信号（Ｖｃｏｎ）は、前記基準信号に、前記基準信号と前記感知信号との差を足した値であることを特徴とする、請求項１記載の光源の照度制御装置。
5. 前記バックライト制御部は、前記制御信号（Ｖｃｏｎ）に基づいてパルス幅変調信号を発生するパルス幅変調発振器を含むことを特徴とする、請求項１記載の光源の照度制御装置。
6. 前記第１演算増幅器の反転入力端子と出力端子との間に接続される第１抵抗と、
   前記第２演算増幅器の反転入力端子と出力端子との間に接続される第２抵抗と、
   前記第１演算増幅器の出力端子と前記第３演算増幅器の反転入力端子との間に接続される第３抵抗と、
   前記第２演算増幅器の出力端子と前記第３演算増幅器の非反転入力端子との間に接続される第４抵抗と、
   前記第３演算増幅器の非反転入力端子と接地との間に接続される第５抵抗と、
   前記第３演算増幅器の反転入力端子と出力端子との間に接続される第６抵抗と、
   を備えることを特徴とする請求項１記載の光源の照度制御装置。
7. 前記第１乃至第６抵抗は、全部同じ抵抗値を有し、前記バッファー抵抗の抵抗値は、前記第１乃至第６抵抗の抵抗値の２倍であることを特徴とする、請求項６記載の光源の照度制御装置。
8. 前記アナログ加算器は、接地された非反転入力端子と、
   前記増幅回路の前記第３演算増幅器の出力端子及び前記第２演算増幅器の非反転入力端子とそれぞれ第７抵抗及び第８抵抗を通じて接続される反転入力端子と、
   前記反転入力端子と出力端子との間に接続される第９抵抗と、
   を有することを特徴とする、請求項６記載の光源の照度制御装置。
9. 前記第８及び第９抵抗は、同じ抵抗値を有し、前記第７抵抗の抵抗値は、前記第８及び第９抵抗の抵抗値の２倍であることを特徴とする、請求項８記載の光源の照度制御装置。
10. 前記第１乃至第６抵抗は、全部同じ抵抗値を有し、前記バッファー抵抗の抵抗値は、前記第１乃至第６抵抗の抵抗値の２倍であることを特徴とする、請求項９記載の光源の照度制御装置。
11. 液晶表示パネルアセンブリと、
    前記液晶表示パネルアセンブリに光を照射する光源を含むバックライト部と、
    前記光源によって液晶表示パネルアセンブリに照射される光量に基づいた感知信号を生成する光感知部と、
    前記液晶表示パネルアセンブリに照射される基準光量に対応する所定の基準信号を生成する基準信号生成部と、
    前記感知信号を前記基準信号と比較して制御信号（Ｖｃｏｎ）を生成する制御信号生成部と、
    前記制御信号（Ｖｃｏｎ）によって前記光源の照度を制御するバックライト制御部と、
    前記バックライト制御部の制御によって前記光源に電源を供給するバックライト駆動部と、
    を備え、
    前記制御信号（Ｖｃｏｎ）生成部は、前記基準信号と前記感知信号との差を所定増幅率に増幅して差動信号を生成する増幅回路と、前記差動信号と前記基準信号に基づいて前記制御信号（Ｖｃｏｎ）を生成するアナログ加算器とを含み、
    前記増幅回路は、
    前記感知信号を非反転入力端子に入力を受ける第１演算増幅器と、
    前記基準信号を非反転入力端子に入力を受ける第２演算増幅器と、
    前記第１及び第２演算増幅器の反転入力端子の間に接続される共通バッファー抵抗と、
    前記第１演算増幅器の出力端子と電気的に接続された反転入力端子と、前記第２演算増幅器の出力端子と電気的に接続された非反転入力端子とを有する第３演算増幅器と、
    を備えることを特徴とする、液晶表示装置。
12. 前記光感知部と前記基準信号生成部は、共通接地を有することを特徴とする、請求項１１記載の液晶表示装置。
13. 前記増幅回路の増幅率は、２であることを特徴とする、請求項１１記載の液晶表示装置。
14. 前記制御信号（Ｖｃｏｎ）は、前記基準信号に、前記基準信号と前記感知信号との差を足した値であることを特徴とする、請求項１１記載の液晶表示装置。
15. 前記バックライト制御部は、前記制御信号（Ｖｃｏｎ）に基づいてパルス幅変調信号を発生するパルス幅変調発振器を含むことを特徴とする、請求項１１記載の液晶表示装置。
16. 前記第１演算増幅器の反転入力端子と出力端子との間に接続される第１抵抗と、
    前記第２演算増幅器の反転入力端子と出力端子との間に接続される第２抵抗と、
    前記第１演算増幅器の出力端子と前記第３演算増幅器の反転入力端子との間に接続される第３抵抗と、
    前記第２演算増幅器の出力端子と前記第３演算増幅器の非反転入力端子との間に接続される第４抵抗と、
    前記第３演算増幅器の非反転入力端子と接地との間に接続される第５抵抗と、
    前記第３演算増幅器の反転入力端子と出力端子との間に接続される第６抵抗と、
    を備えることを特徴とする請求項１１記載の液晶表示装置。
17. 前記第１乃至第６抵抗は、全部同じ抵抗値を有し、前記バッファー抵抗の抵抗値は、前記第１乃至第６抵抗の抵抗値の２倍であることを特徴とする、請求項１６記載の液晶表示装置。
18. 前記アナログ加算器は、接地された非反転入力端子と、
    前記増幅回路の前記第３演算増幅器の出力端子及び前記第２演算増幅器の非反転入力端子とそれぞれ第７抵抗及び第８抵抗を通じて接続される反転入力端子と、
    前記反転入力端子と出力端子との間に接続される第９抵抗と、
    を有することを特徴とする、請求項１６記載の液晶表示装置。
19. 前記第８及び第９抵抗は、同じ抵抗値を有し、前記第７抵抗の抵抗値は、前記第８及び第９抵抗の抵抗値の２倍であることを特徴とする、請求項１８記載の液晶表示装置。
20. 前記感知部は、前記液晶表示パネルアセンブリ上に集積されることを特徴とする、請求項１１記載の液晶表示装置。
21. 前記感知部は、液晶表示パネルアセンブリ上の少なくとも２個の互いに異なる領域に集積されることを特徴とする、請求項２０記載の液晶表示装置。
22. 前記光源は、複数の発光ダイオードであることを特徴とする、請求項１１記載の液晶表示装置。
23. 前記複数の発光ダイオードは、赤色、緑色及び青色の発光ダイオードをそれぞれ少なくとも一つ以上を含むことを特徴とする、請求項２２記載の液晶表示装置。
24. 前記光感知部、基準信号生成部、制御信号生成部及びバックライト制御部を、赤色光、緑色光及び青色光に対してそれぞれ少なくとも一つ以上を備えることを特徴とする請求項２３記載の液晶表示装置。

Images