JP4948278B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4948278B2 JP4948278B2 JP2007159950A JP2007159950A JP4948278B2 JP 4948278 B2 JP4948278 B2 JP 4948278B2 JP 2007159950 A JP2007159950 A JP 2007159950A JP 2007159950 A JP2007159950 A JP 2007159950A JP 4948278 B2 JP4948278 B2 JP 4948278B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- etching
- gas
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、同一のエッチング装置内において、積層膜をエッチングする工程を有する半導体装置の製造方法に関する。
近年、半導体装置の製造コストを抑制するために、複数のエッチング工程を同一装置内で行う、いわゆるオール・イン・ワンエッチング方式を用いた加工方法が主流になってきている（特許文献１〜３参照）。
また、特許文献４には、層間絶縁膜に有機材料を使用し、オール・イン・ワンエッチング技術を用いてデュアルダマシン構造を形成した例が記載されている。しかしながら、有機材料は一般的に高価である。そのため、今日では、層間膜材料として、Ｓｉ−Ｃ結合が存在するような無機系の材料を用い、プラズマＣＶＤにより層間膜を形成することが行われてきている。
特許文献３においては、無機系層間膜を用いたオール・イン・ワンエッチングにおいて、炭素原子と水素原子とを含む重合体がチャンバー内に堆積するため、各エッチング工程間においてチャンバー内をクリーニングし、堆積物を除去している。具体的には、図１０（ａ）に示すように、エッチング装置のチャンバー５０内に、基板５２上に、シリコン窒化膜５４，シリコン酸化膜５６、および所定パターンの開口部が設けられたレジスト膜５８が順に積層された積層基板を載置し、プラズマエッチングを行い、シリコン酸化膜５６をエッチングする。この際、エッチング装置のチャンバー５０の内壁に堆積物６０が付着する（図１０（ｂ））。この堆積物６０を除去するために、プラズマによりクリーニングを実施した後、続いてシリコン窒化膜５４をエッチングする（図１０（ｃ））。
特許文献５には、ＳｉＣまたはＳｉＣＮを含む層のエッチングガスとして、ＣＨＦ３含有ガスが記載されている。
特開２００３−４５９６４号公報
特開２００３−３０９１０７号公報
特開２００５−３５３６９８号公報
特開２００３−４５９６４号公報
特開２００４−２９６８３５号公報
しかしながら、上記特許文献３に記載の従来技術は、以下の点で改善の余地を有していた。
当該文献記載のように、クリーニング工程を設けたとしても、チャンバー内壁に付着した堆積物を完全に除去することができない。そのため、同一チャンバー内で複数のウェハを連続処理する場合、後に処理するウェハのエッチング工程において、堆積物の影響によりエッチング特性に影響を及ぼすことがあった。したがって、ウェハ間や同一ウェハ内において、ビアホールや配線溝等のエッチング深さにバラツキが生じ、配線抵抗の増加や、コンタクト抵抗の増加等が発生することがあった。
この課題について、図面を参照しながら以下に説明する。
図４（ａ）に示すように、上部電極３４と下部電極３６を備えるエッチング装置のチャンバー３２内に、ウェハ３７を載置する。そして、上部電極３４と下部電極３６との間に所定の電圧を印加し、エッチングガスをプラズマ３８とし、被エッチング膜のエッチングを行う。被エッチング膜としてＳｉＣＮ膜、エッチングガスとしてＣＦ４／Ｎ２（または、ＣＨ２Ｆ２／ＣＦ４／Ａｒ／Ｏ２）を用いた。このエッチング工程において、チャンバー３２の内壁に堆積物４０が付着する。ウェハ３７のエッチング工程が全て終了すると、続いて他のウェハ４２のエッチング工程を行う。ここで、ＣＦ４／Ｎ２とは、ＣＦ４とＮ２との混合ガスを意味する。
図４（ａ）に示すように、上部電極３４と下部電極３６を備えるエッチング装置のチャンバー３２内に、ウェハ３７を載置する。そして、上部電極３４と下部電極３６との間に所定の電圧を印加し、エッチングガスをプラズマ３８とし、被エッチング膜のエッチングを行う。被エッチング膜としてＳｉＣＮ膜、エッチングガスとしてＣＦ４／Ｎ２（または、ＣＨ２Ｆ２／ＣＦ４／Ａｒ／Ｏ２）を用いた。このエッチング工程において、チャンバー３２の内壁に堆積物４０が付着する。ウェハ３７のエッチング工程が全て終了すると、続いて他のウェハ４２のエッチング工程を行う。ここで、ＣＦ４／Ｎ２とは、ＣＦ４とＮ２との混合ガスを意味する。
図４（ｂ）に示すように、図４（ａ）と同様にして他のウェハ４２をエッチング装置のチャンバー３２内に載置する。そして、上部電極３４と下部電極３６との間に所定の電圧を印加し、エッチングガスをプラズマ３８とし、被エッチング膜のエッチングを行う。被エッチング膜としてＳｉＯＣＨ膜、エッチングガスとしてＣＦ４／Ｎ２（または、ＣＨ２Ｆ２／ＣＦ４／Ａｒ／Ｏ２）を用いた。このエッチングの際に、チャンバー３２の内壁に付着した堆積物４０が再解離し、堆積物４０中の窒素原子（または水素原子）がエッチングガスに混入する。これにより、チャンバー３２の内壁近傍の窒素ガス濃度（または水素ガス濃度）が高まり、ウェハ４２の外周部においてエッチングレートが向上すると考えられる。
このように、本発明者が検討したところ、従来のオール・イン・ワンエッチング方式を用いた半導体装置の製造方法においては、同一チャンバー内で複数のウェハを連続処理する際に、後に処理するウェハのエッチング工程において、堆積物の影響によりエッチング特性に影響を及ぼすことがあった。そのため、ウェハ間や同一ウェハ内において、ビアホールや配線溝等のエッチング深さにバラツキが生じることがあった。
また、特許文献３に記載の半導体装置の製造方法においては、Ｃｕからなる下層配線上にＳｉＣＮ膜が存在する場合、ＳｉＣＮ膜をエッチング除去した後はＣｕ配線が露出する。Ｃｕ配線は、前述のクリーニングガスと酸化反応等が生じるため、電気的な導通の阻害要因になる。そのため、クリーニングガスを用いて堆積物を除去する方法を採用することはできなかった。
本発明の半導体装置の製造方法は、半導体基板上に設けられ、窒素含有膜からなる第１絶縁膜と、
前記第１絶縁膜上に設けられ、当該第１絶縁膜の上面までビアホールが形成されており、ＳｉＯＣＨ膜、ＳｉＯ ２ 膜、メチルシルセスシオキサン膜、ハイドロジェンシルセスシオキサン膜およびメチルハイドロジェンシルセスシオキサン膜よりなる群から選ばれる１種以上の膜からなる第２絶縁膜と、
前記第２絶縁膜上に設けられ、配線溝を形成するための開口部を有する第１レジスト膜と、
を備える被処理基板を、エッチング装置内に配置し、前記第１レジスト膜をマスクとして、前記第２絶縁膜をエッチングして、当該第２絶縁膜に前記配線溝を形成する配線溝形成工程と、
前記第２絶縁膜をマスクとして、前記第１絶縁膜をエッチングする第１絶縁膜除去工程と、
を備え、
前記配線溝形成工程および前記第１絶縁膜除去工程を、同一の前記エッチング装置内において行い、
前記配線溝形成工程および前記第１絶縁膜除去工程において、前記第１絶縁膜のエッチングガスおよび前記第２絶縁膜のエッチングガスとしていずれも、
（ａ）ＣｘＦｙ（ｘは１〜６の整数、ｙは４〜１２の整数を示す。）で表されるフルオロカーボンからなるガス、または
（ｂ）前記フルオロカーボンと、Ｏ２、ＡｒおよびＣＯよりなる群から選ばれる１種以上の化合物との混合ガス
を用いることを特徴とする。
このような本発明の半導体装置の製造方法においては、所定の膜と、所定のエッチングガスとの組合せにおいて、被処理基板の積層膜をエッチングしている。
そのため、被処理基板のエッチング工程の後に、エッチング装置内に同種の被処理基板を搬入し、同一のエッチング工程を実施することができ、半導体装置の生産性を向上させることができる。つまり、エッチング工程において、堆積物に含まれる窒素原子や水素原子の量が低減されているため、２枚目以降の被処理基板の第２絶縁膜をエッチングする際に、窒素原子や水素原子の影響を抑制することができる。そのため、同一ウェハ内、およびウェハ間において、ビアホールや配線溝等におけるエッチング深さのバラツキを抑制することができ、半導体装置の生産性を向上させることができる。
前記第１絶縁膜上に設けられ、当該第１絶縁膜の上面までビアホールが形成されており、ＳｉＯＣＨ膜、ＳｉＯ ２ 膜、メチルシルセスシオキサン膜、ハイドロジェンシルセスシオキサン膜およびメチルハイドロジェンシルセスシオキサン膜よりなる群から選ばれる１種以上の膜からなる第２絶縁膜と、
前記第２絶縁膜上に設けられ、配線溝を形成するための開口部を有する第１レジスト膜と、
を備える被処理基板を、エッチング装置内に配置し、前記第１レジスト膜をマスクとして、前記第２絶縁膜をエッチングして、当該第２絶縁膜に前記配線溝を形成する配線溝形成工程と、
前記第２絶縁膜をマスクとして、前記第１絶縁膜をエッチングする第１絶縁膜除去工程と、
を備え、
前記配線溝形成工程および前記第１絶縁膜除去工程を、同一の前記エッチング装置内において行い、
前記配線溝形成工程および前記第１絶縁膜除去工程において、前記第１絶縁膜のエッチングガスおよび前記第２絶縁膜のエッチングガスとしていずれも、
（ａ）ＣｘＦｙ（ｘは１〜６の整数、ｙは４〜１２の整数を示す。）で表されるフルオロカーボンからなるガス、または
（ｂ）前記フルオロカーボンと、Ｏ２、ＡｒおよびＣＯよりなる群から選ばれる１種以上の化合物との混合ガス
を用いることを特徴とする。
このような本発明の半導体装置の製造方法においては、所定の膜と、所定のエッチングガスとの組合せにおいて、被処理基板の積層膜をエッチングしている。
そのため、被処理基板のエッチング工程の後に、エッチング装置内に同種の被処理基板を搬入し、同一のエッチング工程を実施することができ、半導体装置の生産性を向上させることができる。つまり、エッチング工程において、堆積物に含まれる窒素原子や水素原子の量が低減されているため、２枚目以降の被処理基板の第２絶縁膜をエッチングする際に、窒素原子や水素原子の影響を抑制することができる。そのため、同一ウェハ内、およびウェハ間において、ビアホールや配線溝等におけるエッチング深さのバラツキを抑制することができ、半導体装置の生産性を向上させることができる。
本発明によれば、エッチング工程において、チャンバー内壁に付着する堆積物の影響を排除することができる。そのため、ウェハ間や同一ウェハ内において、ビアホールや配線溝等におけるエッチング深さのバラツキを抑制することができ、配線抵抗の増加や、コンタクト抵抗の増加等を抑制することが可能な半導体装置の製造方法が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１〜３は、本実施形態の半導体装置の製造方法におけるエッチング工程を順に示す工程断面図である。なお、以下の各工程は同一のエッチング装置内で、ステップ切り替えにより連続して行われる。
図１（ａ）に示すように、被処理基板は、半導体基板（不図示）上に、Ｃｕからなる下層配線２を含む配線層、第１絶縁膜（窒素含有ストッパ膜４），第２絶縁膜（層間膜６、Ｃａｐ膜８）が順に積層されている。層間膜６，Ｃａｐ膜８には、ビアホールが形成されており、このビアホールを埋設するとともに、Ｃａｐ膜８を覆うように、レジスト膜１０が形成されている。さらに、絶縁膜１０上に、ＳｉＯ２からなるマスク膜１２、反射防止膜１４が形成され、さらに配線溝を形成するための開口部１８を有するレジスト膜１６が形成されている。
本実施形態において、窒素含有ストッパ膜４は、ＳｉＣＮ膜から構成されている。また、層間膜６は、ＳｉＯＣＨ膜、メチルシルセスシオキサン（ＭＳＱ：Methyl Silses Quioxane）膜、ハイドロジェンシルセスシオキサン（ＨＳＱ：Hydrogen Silses Quioxane）膜、またはメチルハイドロジェンシルセスシオキサン（ＭＨＳＱ：Methyl Hydrogen Silses Quioxane）膜から構成することができる。また、本実施形態において、Ｃａｐ膜８およびマスク膜１２は、ＳｉＯ２膜から構成されている。
本実施形態の半導体装置の製造方法におけるエッチング工程は、まず、図１（ａ）〜（ｃ）に示すように、所定の開口部１８を有するレジスト膜１６をマスクとして、反射防止膜１４、さらにマスク膜１２を選択的にエッチングする。
エッチングガスとしては、ＣｘＦｙ（ｘは１〜６の整数、ｙは４〜１２の整数を示す。）で表されるフルオロカーボンからなるガスを用いることができる。ＣｘＦｙで表されるフルオロカーボンとしては、ＣＦ４，Ｃ２Ｆ６，Ｃ３Ｆ６，Ｃ３Ｆ８，Ｃ４Ｆ８，Ｃ５Ｆ１０等を挙げることができる。本実施形態においては、ＣＦ４を用いた。
本実施形態のエッチングガスとしては、前記フルオロカーボンと、Ｏ２、ＡｒおよびＣＯよりなる群から選ばれる１種以上のガスとの混合ガスを用いることができる。
本実施形態のエッチングガスとしては、前記フルオロカーボンと、Ｏ２、ＡｒおよびＣＯよりなる群から選ばれる１種以上のガスとの混合ガスを用いることができる。
本実施形態において、複数回行われるプラズマエッチングの条件は、２枚目以降の被処理基板の層間膜６等をエッチングする際において、同一ウェハ内、およびウェハ間におけるビアホールや配線溝等のエッチング深さのバラツキを抑制する観点から決定される。
本実施の形態におけるプラズマエッチングの条件は、ＣＦ４単独またはＣＦ４とＯ２との混合ガスを用い、エッチング装置内の圧力は２５〜５５ｍＴｏｒｒ、プラズマパワーは１００〜６００Ｗ、バイアスパワーは１５０〜４５０Ｗ、Ｏ２ガス／ＣＦ４ガスで表される流量比は０／１００〜１１／１００とすることができる。
以下、エッチング条件の詳細について説明する。
エッチング装置内の圧力は２５〜５５ｍＴｏｒｒとすることができる。
２５ｍＴｏｒｒ未満では、ウェハ面内の深さバラツキが３０ｎｍ程度以上になり、配線抵抗のバラツキが悪化してしまう。また、５５ｍＴｏｒｒを超えると、等方性成分が増大するため、ビア底部の窒素含有ストッパ膜４にサイドエッチ(横方向にエッチングされること)が入り、その後のＣｕ等の埋設工程において、埋設性が悪化してしまう。以上より、窒素含有ストッパ膜にサイドエッチが入らず、かつウェハ面内の深さバラツキが良好になる領域として、２５〜５５ｍＴｏｒｒの条件を用いることができる。
エッチング装置内の圧力は２５〜５５ｍＴｏｒｒとすることができる。
２５ｍＴｏｒｒ未満では、ウェハ面内の深さバラツキが３０ｎｍ程度以上になり、配線抵抗のバラツキが悪化してしまう。また、５５ｍＴｏｒｒを超えると、等方性成分が増大するため、ビア底部の窒素含有ストッパ膜４にサイドエッチ(横方向にエッチングされること)が入り、その後のＣｕ等の埋設工程において、埋設性が悪化してしまう。以上より、窒素含有ストッパ膜にサイドエッチが入らず、かつウェハ面内の深さバラツキが良好になる領域として、２５〜５５ｍＴｏｒｒの条件を用いることができる。
なお、図６は実験結果として、圧力に対するエッチング深さとそのウェハ面内のバラツキの関係を示したものである。図６（ａ）は圧力とエッチング深さ、及びエッチング深さの最大値と最小値の差（図中では「Ｒａｎｇｅ」と記載）の関係を示す。図６（ｂ）は圧力とエッチング深さバラツキ３σの関係を示す。
プラズマパワーは、１００〜６００Ｗとすることができる。
６００Ｗを超えると、ウェハ面内の均一性が悪化し、ビア底の窒素含有ストッパ膜４のエッチングにおいて、部分的な開口不良が発生する場合があるためである。また、１００Ｗ未満とすると、プラズマの安定性が悪く、歩留まりや生産性が悪化してしまう。
６００Ｗを超えると、ウェハ面内の均一性が悪化し、ビア底の窒素含有ストッパ膜４のエッチングにおいて、部分的な開口不良が発生する場合があるためである。また、１００Ｗ未満とすると、プラズマの安定性が悪く、歩留まりや生産性が悪化してしまう。
なお、図７はエッチング速度のウェハ面内均一性を示す。図７（ａ）、（ｂ）および（ｃ）はそれぞれ、プラズマパワー３００Ｗ、４００Ｗ、６００Ｗの結果を示している。グラフの横軸はウェハ中央からＸ軸方向またはＹ軸方向の距離、縦軸はエッチング速度を示す。ウェハの直径は３００ｍｍである。横軸の「０」はウェハの中央位置を示している。
図から、ウェハ外周部において、エッチング速度が上昇する傾向にあることがわかる。図８に記載の表は、プラズマパワーとエッチング速度（すなわち、エッチング深さに対応する）の面内均一性をまとめたものである。３００〜６００Ｗの条件では、３００Ｗにおける均一性が最も良好である。
バイアスパワーは１５０〜４５０Ｗとすることができる。
１５０Ｗ未満では、異方性低下により、ビア底部の窒素含有ストッパ膜４にサイドエッチが入り、その後のＣｕ等の埋設工程において、埋設性が悪化するためである。
また、４５０Ｗを超えると、ビア底部の窒素含有ストッパ膜４が開口した後、高いエネルギーを有するイオンがＣｕ等の下層配線２に打ち込まれ、下層配線の酸化物やデポ物（反応生成物）が下層配線２上に多量に堆積し、上下配線間での接続不良の原因になるためである。
１５０Ｗ未満では、異方性低下により、ビア底部の窒素含有ストッパ膜４にサイドエッチが入り、その後のＣｕ等の埋設工程において、埋設性が悪化するためである。
また、４５０Ｗを超えると、ビア底部の窒素含有ストッパ膜４が開口した後、高いエネルギーを有するイオンがＣｕ等の下層配線２に打ち込まれ、下層配線の酸化物やデポ物（反応生成物）が下層配線２上に多量に堆積し、上下配線間での接続不良の原因になるためである。
また、バイアス電圧は、高い方が溝深さのバラツキが小さくなるため、配線抵抗のバラツキ改善に効果的であり、１５０〜４５０Ｗの範囲内の中でも、できるだけ高めのバイアス、例えば３５０Ｗ程度での使用が望ましい。なお、図９は実験結果として、バイアスパワーに対するエッチング深さとそのウェハ面内のバラツキの関係を示したものである。図９（ａ）は圧力とエッチング深さ、及びエッチング深さの最大値と最小値の差（図中では「Ｒａｎｇｅ」と記載）の関係を示す。図９（ｂ）は圧力とエッチング深さバラツキ３σの関係を示す。
Ｏ２ガス／ＣＦ４ガスで表される流量比については、０／１００〜１１／１００とすることができる。
１１／１００を超えると、窒素含有ストッパ膜４加工プロセス中のデポ物が減少するため、当該窒素含有ストッパ膜４にサイドエッチが発生し、その後のＣｕ等の埋設性に悪影響を及ぼすためである。なお、Ｏ２ガス／ＣＦ４ガスで表される流量比は０／１００、すなわちＣＦ４単独とすることもできる。
１１／１００を超えると、窒素含有ストッパ膜４加工プロセス中のデポ物が減少するため、当該窒素含有ストッパ膜４にサイドエッチが発生し、その後のＣｕ等の埋設性に悪影響を及ぼすためである。なお、Ｏ２ガス／ＣＦ４ガスで表される流量比は０／１００、すなわちＣＦ４単独とすることもできる。
本実施形態においては、例えば、ＣＦ４ガスとＯ２ガスとの混合ガスを用い、エッチング装置内の圧力：４５ｍＴｏｒｒ、プラズマパワー：３００Ｗ、バイアスパワー：１５０Ｗ、ＣＦ４：Ｏ２＝５０：３（流量比）の条件でプラズマエッチングを実施した例によって説明する。なお、このプラズマエッチングの条件は１例であって、本実施形態のプラズマエッチングの条件を何ら限定するものではない。後述するプラズマエッチングの条件においても同様である。
次に、図２（ａ）に示すように、マスク膜１２上のレジスト膜１６および反射防止膜１４をエッチング除去するとともに、マスク膜１２をマスクとしてレジスト膜１０を選択的にエッチングする。かかるエッチングにより、Ｃａｐ膜８上のレジスト膜１０に開口部を広げて開口部２２を形成するとともに、ビアホール２４内にレジスト膜１０の一部を残存させる。
そして、図２（ｂ）に示すように、Ｃａｐ膜８上のマスク膜１２およびレジスト膜１０の一部をエッチングにより除去するとともに、これらをマスクとしてＣａｐ膜８および層間膜６をエッチングする。これによりＣａｐ膜８および層間膜６に、配線溝２６を形成する。
エッチングガスとしては、ＣｘＦｙ（ｘは１〜６の整数、ｙは４〜１２の整数を示す。）で表されるフルオロカーボンからなるガスを用いることができる。ＣｘＦｙで表されるフルオロカーボンとしては、ＣＦ４，Ｃ２Ｆ６，Ｃ３Ｆ６，Ｃ３Ｆ８，Ｃ４Ｆ８，Ｃ５Ｆ１０等を挙げることができる。本実施形態においては、ＣＦ４を用いた。
本実施形態のエッチングガスとしては、前記フルオロカーボンと、Ｏ２、ＡｒおよびＣＯよりなる群から選ばれる１種以上のガスとの混合ガスを用いることができる。
本実施形態のエッチングガスとしては、前記フルオロカーボンと、Ｏ２、ＡｒおよびＣＯよりなる群から選ばれる１種以上のガスとの混合ガスを用いることができる。
本実施形態においては、例えば、ＣＦ４とＯ２との混合ガスを用い、圧力：４５ｍＴｏｒｒ、プラズマパワー：３００Ｗ、バイアスパワー：１５０Ｗ、ＣＦ４：Ｏ２＝５０：３（流量比）の条件でプラズマエッチングを実施した例によって説明する。
そして、アッシング工程を行うことにより、レジスト膜１０を完全に除去する（図２（ｃ））。アッシング工程は、層間膜材料(ｌｏｗ−Ｋ材料)に膜ダメージを与え難い、例えば特開２００４−１２８３１３号公報に記載されている低圧力領域を使用したＯ2アッシングプロセスを使用する。さらに、Ｃａｐ膜８および配線溝２６の下面に露出した層間膜６の上面をマスクとして、窒素含有ストッパ膜４をエッチングする。
エッチングガスとしては、ＣｘＦｙ（ｘは１〜６の整数、ｙは４〜１２の整数を示す。）で表されるフルオロカーボンからなるガスを用いることができる。ＣｘＦｙで表されるフルオロカーボンとしては、ＣＦ４，Ｃ２Ｆ６，Ｃ３Ｆ６，Ｃ３Ｆ８，Ｃ４Ｆ８，Ｃ５Ｆ１０等を挙げることができる。本実施形態においては、ＣＦ４を用いた。
本実施形態のエッチングガスとしては、前記フルオロカーボンと、Ｏ２、ＡｒおよびＣＯよりなる群から選ばれる１種以上のガスとの混合ガスを用いることができる。
本実施形態のエッチングガスとしては、前記フルオロカーボンと、Ｏ２、ＡｒおよびＣＯよりなる群から選ばれる１種以上のガスとの混合ガスを用いることができる。
本実施形態においては、例えば、ＣＦ４とＯ２との混合ガスを用い、圧力：４５ｍＴｏｒｒ、プラズマ電圧：３００ｗ、バイアス電圧：１５０ｗ、ＣＦ４：Ｏ２＝５０：３（流量比）の条件でプラズマエッチングを実施した例によって説明する。
このエッチング工程により、下層配線２上にビアホール２７を形成する（図３（ａ））。
エッチング工程が終了した後、エッチング装置のチャンバー内から被処理基板を搬出し、ビアホール２７および配線溝２６内を埋設するようにＣｕ膜を形成するとともに、ＣＭＰ（Chemical Mechanical Polishing）工程によりビアホール２７および配線溝２６内にのみＣｕ膜を残す。これにより、上層配線２８とビアプラグ３０とが形成される（図３（ｂ））。
さらに、通常の製造工程を行うことにより、本実施形態の半導体装置が製造される。
なお、エッチング装置のチャンバー内から被処理基板を搬出した後、次いで同種の被処理基板を搬入し、同様のエッチング工程を実施する。
なお、エッチング装置のチャンバー内から被処理基板を搬出した後、次いで同種の被処理基板を搬入し、同様のエッチング工程を実施する。
このような本実施形態の効果を以下に説明する。
本実施形態によれば、オール・イン・ワンエッチング方式を用いたエッチング工程において、チャンバー内壁に付着する堆積物に含まれる窒素原子や水素原子の量を低減することができる。そのため、ウェハ間や同一ウェハ内において、ビアホールや配線溝等におけるエッチング深さのバラツキを抑制することができ、配線抵抗の増加や、コンタクト抵抗の増加等を抑制することが可能な半導体装置の製造方法が提供される。
本実施形態によれば、オール・イン・ワンエッチング方式を用いたエッチング工程において、チャンバー内壁に付着する堆積物に含まれる窒素原子や水素原子の量を低減することができる。そのため、ウェハ間や同一ウェハ内において、ビアホールや配線溝等におけるエッチング深さのバラツキを抑制することができ、配線抵抗の増加や、コンタクト抵抗の増加等を抑制することが可能な半導体装置の製造方法が提供される。
また、本実施形態においては、被処理基板のエッチング工程の後に、エッチング装置内に同種の被処理基板を搬入し、同一のエッチング工程を実施することができる。
これによれば、半導体装置の生産性を向上させることができる。つまり、エッチング工程において、堆積物に含まれる窒素原子や水素原子の量が低減されているため、２枚目以降の被処理基板の層間膜を構成するＳｉＯＣＨ膜をエッチングする際に、窒素原子や水素原子の影響を抑制することができる。そのため、ビアホールや配線溝等におけるエッチング深さのバラツキを抑制することができ、半導体装置の生産性が向上する。さらに、ＳｉＯ２からなるＣａｐ膜等を含んでいたとしても、チャンバー内壁に付着している堆積物の影響が抑制されているため、設計通りのパターンを形成することができる。
これによれば、半導体装置の生産性を向上させることができる。つまり、エッチング工程において、堆積物に含まれる窒素原子や水素原子の量が低減されているため、２枚目以降の被処理基板の層間膜を構成するＳｉＯＣＨ膜をエッチングする際に、窒素原子や水素原子の影響を抑制することができる。そのため、ビアホールや配線溝等におけるエッチング深さのバラツキを抑制することができ、半導体装置の生産性が向上する。さらに、ＳｉＯ２からなるＣａｐ膜等を含んでいたとしても、チャンバー内壁に付着している堆積物の影響が抑制されているため、設計通りのパターンを形成することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、本実施形態においては、第２絶縁膜を層間膜６とＣａｐ膜８との積層膜により説明したが、単層膜であってもよい。
また、本実施形態においては、レジスト膜をアッシングにより除去する工程を含む例によって説明したが、窒素含有ストッパ膜４および層間膜６を、同一のエッチングガスを用いて１工程においてエッチングすることができる。エッチング装置のチャンバー内壁に付着する堆積物を低減する観点から、同一のエッチングガスを用いることができる。一方、窒素含有ストッパ膜４を容易に除去してプロセス効率を向上させる観点からは、エッチングガスを変えることもできる。
また、本実施形態においては、デュアルダマシンプロセスにおけるエッチング工程について説明したが、ビアプラグ形成プロセス等におけるエッチング工程においても適用することができる。
さらに、層間膜６として、有機材料を用いることができ、さらに、無機系及び有機系材料ともに、その膜がポーラスであっても、膜密度が高い材料であっても適用することができる。有機材料としては、ＳｉＬＫ（Silicon Low-k Polymer）有機材料を挙げることができる。ポーラスな無機系材料としては、多孔質ＭＳＱ膜、多孔質ＭＨＳＱ膜または多孔質ＨＳＱ膜を挙げることができる。より小さい実効誘電率を採用する次世代或いは次々世代半導体装置では、層間膜の誘電率をより小さくするため、膜中に空孔を導入し、ポーラス膜として使用する方向に進んでいる。本発明は、このような新型の層間材料にも適用可能であり、即ち次世代半導体装置の安定生産にも寄与する。
同様に、有機系材料は一般的に無機系層間材料に比較して、誘電率が小さいため、次世代あるいは次々世代の半導体装置に対して採用されつつあり、本発明はこれらの層間材料にも適用可能であり、即ち将来に渡ってコストの低減と安定的な生産を提供するものである。
［実施例］
図１〜３に記載のオール・イン・ワンエッチング方式により、以下の試験方法および条件に従い、エッチング工程を行った。
図１〜３に記載のオール・イン・ワンエッチング方式により、以下の試験方法および条件に従い、エッチング工程を行った。
<試験方法>
・工程（１）：エッチング装置のチャンバー内にＳｉ基板のみを載置し、図５に記載の各々のエッチングガスをプラズマ化する。
・工程（２）：上記工程（１）で用いたＳｉ基板を取り出し、積層膜を有する基板に対して下記の条件で図１〜３に記載のエッチング工程を行う。レジスト膜１０のアッシング工程まで行い、ウェハの中心部（図５中「Ｃｎｔｒ」と表示）と外周部（外縁から４ｍｍ内方向の位置（図５中「４ｍｍ」と表示））における、層間膜６（ＳｉＯＣＨ膜）のエッチング深さの差を確認した。なお、図１（ａ）に示すようなビアホールが、層間膜６およびＣａｐ膜８に設けられていない部分で試験を行った。結果を図５に示す。
・工程（１）：エッチング装置のチャンバー内にＳｉ基板のみを載置し、図５に記載の各々のエッチングガスをプラズマ化する。
・工程（２）：上記工程（１）で用いたＳｉ基板を取り出し、積層膜を有する基板に対して下記の条件で図１〜３に記載のエッチング工程を行う。レジスト膜１０のアッシング工程まで行い、ウェハの中心部（図５中「Ｃｎｔｒ」と表示）と外周部（外縁から４ｍｍ内方向の位置（図５中「４ｍｍ」と表示））における、層間膜６（ＳｉＯＣＨ膜）のエッチング深さの差を確認した。なお、図１（ａ）に示すようなビアホールが、層間膜６およびＣａｐ膜８に設けられていない部分で試験を行った。結果を図５に示す。
<試験条件>
・下層配線２：Ｃｕ
・窒素含有ストッパ膜４：ＳｉＣＮ膜
・層間膜６：ＳｉＯＣＨ膜
・Ｃａｐ膜８：ＳｉＯ２
・マスク膜１２：ＳｉＯ２
・エッチングガス：ＣＦ４とＯ２との混合ガス
・エッチング条件：圧力：４５ｍＴｏｒｒ、プラズマパワー：３００Ｗ、バイアスパワー：１５０Ｗ、ＣＦ４：Ｏ２＝５０：３（流量比）
・下層配線２：Ｃｕ
・窒素含有ストッパ膜４：ＳｉＣＮ膜
・層間膜６：ＳｉＯＣＨ膜
・Ｃａｐ膜８：ＳｉＯ２
・マスク膜１２：ＳｉＯ２
・エッチングガス：ＣＦ４とＯ２との混合ガス
・エッチング条件：圧力：４５ｍＴｏｒｒ、プラズマパワー：３００Ｗ、バイアスパワー：１５０Ｗ、ＣＦ４：Ｏ２＝５０：３（流量比）
＜結果＞
図５に示すように、工程（１）におけるエッチングガスとして、ＣＦ４／Ｏ２を用いた場合、ＣＦ４／Ｎ２、ＣＨＦ３／Ａｒ／Ｏ２、ＣＨ２Ｆ２／ＣＦ４／Ａｒ／Ｏ２を用いた場合と比較して、ウェハの中心部と外周部における、層間膜６（ＳｉＯＣＨ膜）のエッチング深さの差が抑制されていた。したがって、エッチングガスとしてＣＦ４／Ｏ２を用いた場合、２枚目以降の基板のエッチング工程に影響を及ぼすような窒素原子や水素原子が堆積物に含まれないため、ウェハ間や同一ウェハ内において、ビアホールや配線溝等におけるエッチング深さのバラツキを抑制することができることが確認された。なお、ＣＦ４／Ｏ２に変えてＣＦ４／ＡｒやＣＦ４／ＣＯを用いたところ、ＣＦ４／Ｏ２を用いた場合と同様に、ウェハの中心部と外周部における、層間膜６（ＳｉＯＣＨ膜）のエッチング深さの差が抑制されていた。
以上の実施形態において、下記の（付記）についても開示されている。
（付記１）
半導体基板上に第１絶縁膜と第２絶縁膜とを含む積層膜が形成された被処理基板を、エッチング装置内に配置し、前記第１絶縁膜と前記第２絶縁膜を同一エッチング装置内においてエッチングする工程を有する半導体装置の製造方法であって、
前記第１絶縁膜が窒素含有膜からなり、前記第２絶縁膜がＳｉＯＣＨ膜、ＳｉＯ ２ 膜、メチルシルセスシオキサン膜、ハイドロジェンシルセスシオキサン膜およびメチルハイドロジェンシルセスシオキサン膜よりなる群から選ばれる１種以上の膜からなり、
前記工程において、前記第１絶縁膜のエッチングガスおよび前記第２絶縁膜のエッチングガスとしていずれも、
（ａ）ＣｘＦｙ（ｘは１〜６の整数、ｙは４〜１２の整数を示す。）で表されるフルオロカーボンからなるガス、または
（ｂ）前記フルオロカーボンと、Ｏ ２ 、ＡｒおよびＣＯよりなる群から選ばれる１種以上の化合物との混合ガス
を用いることを特徴とする半導体装置の製造方法。
（付記２）
前記工程の後に、前記エッチング装置内に同種の被処理基板を搬入し、前記工程と同一の工程を実施することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記工程において、下記の条件で、前記第１絶縁膜および前記第２絶縁膜を同一エッチング装置内においてエッチングすることを特徴とする付記１または２に記載の半導体装置の製造方法。
前記エッチング装置内の圧力：２５〜５５ｍＴｏｒｒ
プラズマパワー：１００〜６００Ｗ
バイアスパワー：１５０〜４５０Ｗ
Ｏ ２ ガス／フルオロカーボンガスで表される流量比：０／１００〜１１／１００
（付記４）
前記フルオロカーボンは、ＣＦ ４ であることを特徴とする付記１乃至３のいずれかに記載の半導体装置の製造方法。
（付記５）
前記第１絶縁膜が、ＳｉＣＮ膜からなる付記１乃至４のいずれかに記載の半導体装置の製造方法。
図５に示すように、工程（１）におけるエッチングガスとして、ＣＦ４／Ｏ２を用いた場合、ＣＦ４／Ｎ２、ＣＨＦ３／Ａｒ／Ｏ２、ＣＨ２Ｆ２／ＣＦ４／Ａｒ／Ｏ２を用いた場合と比較して、ウェハの中心部と外周部における、層間膜６（ＳｉＯＣＨ膜）のエッチング深さの差が抑制されていた。したがって、エッチングガスとしてＣＦ４／Ｏ２を用いた場合、２枚目以降の基板のエッチング工程に影響を及ぼすような窒素原子や水素原子が堆積物に含まれないため、ウェハ間や同一ウェハ内において、ビアホールや配線溝等におけるエッチング深さのバラツキを抑制することができることが確認された。なお、ＣＦ４／Ｏ２に変えてＣＦ４／ＡｒやＣＦ４／ＣＯを用いたところ、ＣＦ４／Ｏ２を用いた場合と同様に、ウェハの中心部と外周部における、層間膜６（ＳｉＯＣＨ膜）のエッチング深さの差が抑制されていた。
以上の実施形態において、下記の（付記）についても開示されている。
（付記１）
半導体基板上に第１絶縁膜と第２絶縁膜とを含む積層膜が形成された被処理基板を、エッチング装置内に配置し、前記第１絶縁膜と前記第２絶縁膜を同一エッチング装置内においてエッチングする工程を有する半導体装置の製造方法であって、
前記第１絶縁膜が窒素含有膜からなり、前記第２絶縁膜がＳｉＯＣＨ膜、ＳｉＯ ２ 膜、メチルシルセスシオキサン膜、ハイドロジェンシルセスシオキサン膜およびメチルハイドロジェンシルセスシオキサン膜よりなる群から選ばれる１種以上の膜からなり、
前記工程において、前記第１絶縁膜のエッチングガスおよび前記第２絶縁膜のエッチングガスとしていずれも、
（ａ）ＣｘＦｙ（ｘは１〜６の整数、ｙは４〜１２の整数を示す。）で表されるフルオロカーボンからなるガス、または
（ｂ）前記フルオロカーボンと、Ｏ ２ 、ＡｒおよびＣＯよりなる群から選ばれる１種以上の化合物との混合ガス
を用いることを特徴とする半導体装置の製造方法。
（付記２）
前記工程の後に、前記エッチング装置内に同種の被処理基板を搬入し、前記工程と同一の工程を実施することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記工程において、下記の条件で、前記第１絶縁膜および前記第２絶縁膜を同一エッチング装置内においてエッチングすることを特徴とする付記１または２に記載の半導体装置の製造方法。
前記エッチング装置内の圧力：２５〜５５ｍＴｏｒｒ
プラズマパワー：１００〜６００Ｗ
バイアスパワー：１５０〜４５０Ｗ
Ｏ ２ ガス／フルオロカーボンガスで表される流量比：０／１００〜１１／１００
（付記４）
前記フルオロカーボンは、ＣＦ ４ であることを特徴とする付記１乃至３のいずれかに記載の半導体装置の製造方法。
（付記５）
前記第１絶縁膜が、ＳｉＣＮ膜からなる付記１乃至４のいずれかに記載の半導体装置の製造方法。
２ 下層配線
４ 窒素含有ストッパ膜
６ 層間膜
８ Ｃａｐ膜
１０ レジスト膜
１２ マスク膜
１４ 反射防止膜
１６ レジスト膜
１８、２２ 開口部
２６ 配線溝
２４，２７ ビアホール
２８ 上層配線
３０ ビアプラグ
３２ エッチング装置のチャンバー
３４ 上部電極
３６ 下部電極
３７ ウェハ
３８ プラズマ
４０ 堆積物
４２ ウェハ
５０ エッチング装置のチャンバー
５２ 基板
５４ シリコン窒化膜
５６ シリコン酸化膜
５８ レジスト膜
６０ 堆積物
４ 窒素含有ストッパ膜
６ 層間膜
８ Ｃａｐ膜
１０ レジスト膜
１２ マスク膜
１４ 反射防止膜
１６ レジスト膜
１８、２２ 開口部
２６ 配線溝
２４，２７ ビアホール
２８ 上層配線
３０ ビアプラグ
３２ エッチング装置のチャンバー
３４ 上部電極
３６ 下部電極
３７ ウェハ
３８ プラズマ
４０ 堆積物
４２ ウェハ
５０ エッチング装置のチャンバー
５２ 基板
５４ シリコン窒化膜
５６ シリコン酸化膜
５８ レジスト膜
６０ 堆積物
Claims (6)
- 半導体基板上に設けられ、窒素含有膜からなる第１絶縁膜と、
前記第１絶縁膜上に設けられ、当該第１絶縁膜の上面までビアホールが形成されており、ＳｉＯＣＨ膜、ＳｉＯ ２ 膜、メチルシルセスシオキサン膜、ハイドロジェンシルセスシオキサン膜およびメチルハイドロジェンシルセスシオキサン膜よりなる群から選ばれる１種以上の膜からなる第２絶縁膜と、
前記第２絶縁膜上に設けられ、配線溝を形成するための開口部を有する第１レジスト膜と、
を備える被処理基板を、エッチング装置内に配置し、前記第１レジスト膜をマスクとして、前記第２絶縁膜をエッチングして、当該第２絶縁膜に前記配線溝を形成する配線溝形成工程と、
前記第２絶縁膜をマスクとして、前記第１絶縁膜をエッチングする第１絶縁膜除去工程と、
を備え、
前記配線溝形成工程および前記第１絶縁膜除去工程を、同一の前記エッチング装置内において行い、
前記配線溝形成工程および前記第１絶縁膜除去工程において、前記第１絶縁膜のエッチングガスおよび前記第２絶縁膜のエッチングガスとしていずれも、
（ａ）ＣｘＦｙ（ｘは１〜６の整数、ｙは４〜１２の整数を示す。）で表されるフルオロカーボンからなるガス、または
（ｂ）前記フルオロカーボンと、Ｏ２、ＡｒおよびＣＯよりなる群から選ばれる１種以上の化合物との混合ガス
を用いることを特徴とする半導体装置の製造方法。 - 前記配線溝形成工程において、
前記被処理基板は、
前記ビアホールに埋め込まれるとともに、前記第２絶縁膜の上面から所定の膜厚で設けられた第２レジスト膜と、
前記第２レジスト膜上に設けられ、ＳｉＯ ２ からなるマスク膜と、
をさらに備え、
前記第１レジスト膜は、前記マスク膜上に設けられており、
前記第１レジスト膜をマスクとして、前記マスク膜、前記第２レジスト膜および前記第２絶縁膜をエッチングし、
当該配線溝形成工程の後で且つ前記第１絶縁膜除去工程の前において、
前記配線溝形成工程および前記第１絶縁膜除去工程と同一の前記エッチング装置内で、残存した前記第２レジスト膜を選択的に除去するアッシング工程をさらに備えることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記配線溝形成工程および前記第１絶縁膜除去工程の後に、前記エッチング装置内に同種の前記被処理基板を搬入し、前記配線溝形成工程および前記第１絶縁膜除去工程と同一の工程を実施することを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記配線溝形成工程および前記第１絶縁膜除去工程において、下記の条件で、前記第１絶縁膜および前記第２絶縁膜を同一の前記エッチング装置内においてエッチングすることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
前記エッチング装置内の圧力：２５〜５５ｍＴｏｒｒ
プラズマパワー：１００〜６００Ｗ
バイアスパワー：１５０〜４５０Ｗ
Ｏ２ガス／フルオロカーボンガスで表される流量比：０／１００〜１１／１００ - 前記フルオロカーボンは、ＣＦ４であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
- 前記第１絶縁膜が、ＳｉＣＮ膜からなる請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007159950A JP4948278B2 (ja) | 2006-08-30 | 2007-06-18 | 半導体装置の製造方法 |
| US11/842,989 US20080057727A1 (en) | 2006-08-30 | 2007-08-22 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006233156 | 2006-08-30 | ||
| JP2006233156 | 2006-08-30 | ||
| JP2007159950A JP4948278B2 (ja) | 2006-08-30 | 2007-06-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008085297A JP2008085297A (ja) | 2008-04-10 |
| JP4948278B2 true JP4948278B2 (ja) | 2012-06-06 |
Family
ID=39152235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007159950A Expired - Fee Related JP4948278B2 (ja) | 2006-08-30 | 2007-06-18 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080057727A1 (ja) |
| JP (1) | JP4948278B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101240818B1 (ko) * | 2007-09-28 | 2013-03-11 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 및 플라즈마 처리 장치 |
| US9627533B2 (en) | 2015-02-05 | 2017-04-18 | International Business Machines Corporation | High selectivity nitride removal process based on selective polymer deposition |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5529657A (en) * | 1993-10-04 | 1996-06-25 | Tokyo Electron Limited | Plasma processing apparatus |
| US5925212A (en) * | 1995-09-05 | 1999-07-20 | Applied Materials, Inc. | Apparatus and method for attaining repeatable temperature versus time profiles for plasma heated interactive parts used in mass production plasma processing |
| TW473857B (en) * | 1996-04-26 | 2002-01-21 | Hitachi Ltd | Method of manufacturing semiconductor device |
| JP3027951B2 (ja) * | 1997-03-12 | 2000-04-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6180533B1 (en) * | 1999-08-10 | 2001-01-30 | Applied Materials, Inc. | Method for etching a trench having rounded top corners in a silicon substrate |
| JP4838464B2 (ja) * | 2001-09-26 | 2011-12-14 | 東京エレクトロン株式会社 | 処理方法 |
| JP2003124189A (ja) * | 2001-10-10 | 2003-04-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4176365B2 (ja) * | 2002-03-25 | 2008-11-05 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| JP2004006708A (ja) * | 2002-03-27 | 2004-01-08 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP4177993B2 (ja) * | 2002-04-18 | 2008-11-05 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| KR100462884B1 (ko) * | 2002-08-21 | 2004-12-17 | 삼성전자주식회사 | 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법 |
| JP4487489B2 (ja) * | 2002-09-20 | 2010-06-23 | 三菱電機株式会社 | 埋込材およびこの埋込材を用いた半導体集積回路の製造方法 |
| JP2005005697A (ja) * | 2003-05-21 | 2005-01-06 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| JP2005033173A (ja) * | 2003-06-16 | 2005-02-03 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| KR100593737B1 (ko) * | 2004-01-28 | 2006-06-28 | 삼성전자주식회사 | 반도체 소자의 배선 방법 및 배선 구조체 |
| JP2005217371A (ja) * | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2005277375A (ja) * | 2004-02-27 | 2005-10-06 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP4312630B2 (ja) * | 2004-03-02 | 2009-08-12 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| US7235479B2 (en) * | 2004-08-26 | 2007-06-26 | Applied Materials, Inc. | Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials |
| US7674393B2 (en) * | 2005-03-25 | 2010-03-09 | Tokyo Electron Limited | Etching method and apparatus |
| US20070082477A1 (en) * | 2005-10-06 | 2007-04-12 | Applied Materials, Inc. | Integrated circuit fabricating techniques employing sacrificial liners |
| JP2007134597A (ja) * | 2005-11-11 | 2007-05-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4849875B2 (ja) * | 2005-11-17 | 2012-01-11 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| US7479458B1 (en) * | 2005-12-15 | 2009-01-20 | Lam Research Corporation | Methods and apparatus for the optimization of highly selective process gases |
| JP2008198659A (ja) * | 2007-02-08 | 2008-08-28 | Tokyo Electron Ltd | プラズマエッチング方法 |
-
2007
- 2007-06-18 JP JP2007159950A patent/JP4948278B2/ja not_active Expired - Fee Related
- 2007-08-22 US US11/842,989 patent/US20080057727A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008085297A (ja) | 2008-04-10 |
| US20080057727A1 (en) | 2008-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7125792B2 (en) | Dual damascene structure and method | |
| US7700479B2 (en) | Cleaning processes in the formation of integrated circuit interconnect structures | |
| US6380096B2 (en) | In-situ integrated oxide etch process particularly useful for copper dual damascene | |
| US6821884B2 (en) | Method of fabricating a semiconductor device | |
| JP5263482B2 (ja) | 多層配線構造および多層配線の製造方法 | |
| US20150255390A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
| JP2006269537A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8097536B2 (en) | Reducing metal voids in a metallization layer stack of a semiconductor device by providing a dielectric barrier layer | |
| US7202160B2 (en) | Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same | |
| US20080119054A1 (en) | Method of manufacturing semiconductor device | |
| US7091612B2 (en) | Dual damascene structure and method | |
| JP5201326B2 (ja) | 多層配線の製造方法 | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| JP4948278B2 (ja) | 半導体装置の製造方法 | |
| US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
| KR100780680B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| JP2004103747A (ja) | 半導体装置の製造方法 | |
| JP2005340460A (ja) | 半導体装置の形成方法 | |
| JP2004363447A (ja) | 半導体装置およびその製造方法 | |
| JP2006032721A (ja) | 半導体装置の製造方法 | |
| US8420544B2 (en) | Method for fabricating interconnection structure with dry-cleaning process | |
| US20110223768A1 (en) | Method for Forming Contact Opening | |
| JP2011138871A (ja) | 半導体装置の製造方法 | |
| JP2006339479A (ja) | 多層配線の製造方法および多層配線 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120306 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |