JP4938612B2 - 乱数発生器 - Google Patents
乱数発生器 Download PDFInfo
- Publication number
- JP4938612B2 JP4938612B2 JP2007265138A JP2007265138A JP4938612B2 JP 4938612 B2 JP4938612 B2 JP 4938612B2 JP 2007265138 A JP2007265138 A JP 2007265138A JP 2007265138 A JP2007265138 A JP 2007265138A JP 4938612 B2 JP4938612 B2 JP 4938612B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage level
- bistable
- switching time
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 33
- 238000005259 measurement Methods 0.000 claims description 28
- 238000013500 data storage Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 6
- 238000007667 floating Methods 0.000 claims description 6
- 230000001419 dependent effect Effects 0.000 claims description 3
- 238000004458 analytical method Methods 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 description 11
- 238000001914 filtration Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001583 randomness test Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
或る実施の形態では、前記制御論理は前記シーケンスを連続的に実行して複数のランダム出力値を出力する。
シーケンスの繰返しを用いて、例えば乱数を形成するのに用いることのできる複数のランダム値を生成することができる。
この予め決められた値は回路内のデータ記憶装置内に記憶してよい。これは製造のときに較正した後で回路内に永久に記憶してよい。または使用中に回路を較正してもよいが、この場合は時々更新してよい。または、必要であれば外部から入力してもよい。
或る実施の形態では、前記分析によりスイッチ・オンのときに前記ラッチが前記準安定状態にないと判定した場合は、前記回路は誤り表示を出力する。
予め決められた値を用いることの別の利点は、測定した切換え時間がこの値を超えない場合はシステム内に誤りがあるかも知れないので、誤り表示を出力することができることである。これはシステムが決定性雑音から攻撃されている場合に有用であろう。このような場合は準安定状態に到達せず、誤り表示はこの問題を検出して対処するのに役立つ。
多くの実施の形態で双安定回路は2つのポートを有し、電圧レベルは、一方に一定電圧を与え他方に変動する電圧を与えたときの2つのポートの電圧差として設定する。
双安定回路は2つの安定状態と1つの準安定状態とを有する任意の要素で形成してよいが、この回路には交差結合インバータ対が特に適している。なぜなら簡単に製作できるし、1つの準安定状態を有するからである。
回路のスイッチ・オンおよびオフは準安定状態から双安定状態への切換え時間に明らかに影響するので、制御して行わなければならない。実施の形態によっては、両方の電圧レールを同じ中間電圧に設定し、スイッチ・オンのときはレールの電圧レベルをそれぞれ高い値と低い値に変える。
時間は多くの方法で測定してよいが、簡単で正確な測定方法はカウンタを用いることである。このカウンタは漸進的に遅延するスイッチ・オン信号によりそれぞれクロックされるフリップ・フロップの一連のアレイで構成し、双安定回路が安定状態に切り換わると停止する。
この回路は一般に乱数を生成するのに用いられる。したがって、ランダム出力値を多数回生成してこの乱数を作ってよい。
別の実施の形態では、本発明の第1の態様に係る複数の回路は、その出力を互いに並列に配置して乱数を生成する。
(1)予め定められた電圧レベルを生成して前記電圧レベルを双安定回路に入力し、前記双安定回路は0または1を出力値としてそれぞれ生成する2つの安定状態を有し、また0と1の間の浮動出力値を持つ平衡準安定状態を有し、前記双安定回路はスイッチ・オンすると前記準安定状態から前記安定状態の一方に転換し、前記双安定回路の前記状態は前記入力電圧レベルに依存するステップと、
(2)前記双安定回路をスイッチ・オンするステップと、
(3)前記双安定回路が前記準安定状態から前記安定状態の一方に切り換わるのに要する時間を測定するステップと、
(4)前記時間が或る予め決められた値より長い場合は前記転換した状態を前記ランダム出力値として出力するステップと、
を含む。
すでに開示したように、測定シーケンスを複数回繰り返して複数のランダム出力値を生成し、これを乱数として用いてよい。またはかかる回路を多数並列に置いて、それぞれの出力90を用いて乱数を作ってよい。
以下に提案する準安定に基づくtRNGは高いエントロピーを達成し、また出力ビット値に関わらず、転換時間を測定して準安定事象のランダム性の等級付けを行うことによるNISTランダム性テストに合格する。これにより、準安定のときの元の雑音レベルを決定して、最大ランダム性になるように自身を調整することができる。完全な集積tRNGが、0.036mm2での0.13μm技術で製作され測定された。
30 双安定回路
50 時間測定回路
80 電圧レベル制御回路
Claims (18)
- ランダム出力値を生成する回路であって、
双安定回路であって、0または1を出力する2つの安定状態を有し、また0と1の間の浮動値を出力する平衡準安定状態を有し、スイッチ・オンすると前記準安定状態から前記安定状態の一方に転換し、前記状態は前記双安定回路のポートの電圧レベルに依存する双安定回路と、
前記双安定回路の前記ポートの電圧レベルを制御するための電圧レベル制御回路と、
スイッチ・オンの後で前記双安定回路が前記準安定状態から前記安定状態の一方に切り換わるのに要する切換え時間を測定するための時間測定回路と、
制御論理であって、前記時間測定回路、前記電圧レベル制御回路、および前記双安定回路のスイッチ・オンおよびオフを制御し、以下のシーケンス、すなわち、前記電圧レベル制御回路を制御して前記双安定回路の前記ポートを或る予め決められた電圧レベルに設定し、前記双安定回路をスイッチ・オンし、測定した切換え時間を検出し、前記双安定回路をオフにするというシーケンスを実行し、前記測定した切換え時間が或る予め決められた値より長い場合は前記双安定回路の前記転換した安定状態を前記ランダム出力値として出力する制御論理と、を含み、
複数の連続したシーケンスについて前記測定した切換え時間が前記予め決められた値より長くない場合は前記制御論理はリセット操作を行い、前記リセット操作では、前記双安定回路の前記ポートの異なる設定電圧レベルについて前記シーケンスを複数回実行し、また前記リセット操作中は前記転換した安定状態を出力せず、前記リセット操作の後に、前記制御論理は前記予め決められた電圧レベルをリセットして、前記リセット操作中の最も長い平均切換え時間を出力した電圧レベル値にする、
ランダム出力値を生成する回路。 - 前記制御論理は前記シーケンスを連続的に実行して複数のランダム出力値を出力する、請求項1記載のランダム出力値を生成する回路。
- 前記リセット操作中は、前記制御論理は、最初およびその後のシーケンスの集合について前記平均切換え時間が増えるように前記設定された電圧レベルを或る予め決められた量だけ修正し、次にシーケンスの別の集合について前記設定電圧レベルを前記予め決められた量だけ修正し、これを前記平均切換え時間が減少するまで行う、請求項1記載のランダム出力値を生成する回路。
- 前記リセット操作中は、前記制御論理はスイッチ・オンのときに設定した前記電圧レベルを修正して前記平均切換え時間を前のシーケンスに比べて長くし、前記平均切換え時間が前記予め決められた値を超えると前記電圧レベルを前記予め決められた電圧レベルとして設定する、請求項1記載のランダム出力値を生成する回路。
- 前記予め決められた値は前記回路内のデータ記憶装置内に記憶する、請求項4記載のランダム出力値を生成する回路。
- 前記予め決められた値は前記制御回路が較正操作を行ったときに生成され、前記較正操作は異なる設定電圧レベルについて前記転換した安定状態を出力せずに前記シーケンスを複数回実行して最も長い平均切換え時間を決定することを含み、前記制御回路は前記最も長い平均切換え時間を生成した前記電圧レベルに前記電圧レベを設定して更なるシーケンスを複数回実行し、前記制御回路は前記更なるシーケンスが生成した前記転換した安定状態を分析して、スイッチ・オンのときに前記ラッチが前記準安定状態にあるかどうか判定し、そうであれば前記別のシーケンスの前記最も長い平均切換え時間を前記予め決定された値として記憶する、請求項1記載のランダム出力値を生成する回路。
- 前記分析によりスイッチ・オンのときに前記ラッチが前記準安定状態にないと判定した場合は、前記回路は誤り表示を出力する、請求項6記載のランダム出力値を生成する回路。
- 前記回路は別のポートを備え、前記ポートおよび前記別のポートは前記出力値を出力し、前記電圧レベル制御回路は、前記別のポートに一定電圧を与えまた前記ポートに前記設定電圧レベルを与えることによりスイッチ・オンのときの前記ポートと前記別のポートとの電圧差を制御する、請求項1記載のランダム出力値を生成する回路。
- 前記双安定回路は交差結合インバータ対を備える、請求項1記載のランダム出力値を生成する回路。
- 前記双安定回路に高電圧レールおよび低電圧レールから電力を供給し、前記制御回路は前記高電圧レールおよび低電圧レールに電圧差を与えることにより前記双安定回路をオンにし、前記電圧レールのそれぞれに前記電圧差の半分の等しい電圧を与えることにより前記双安定回路をオフにする、請求項1記載のランダム出力値を生成する回路。
- 前記時間測定回路はカウンタを備え、前記カウンタは前記双安定回路の漸進的に遅延するスイッチ・オン信号によりそれぞれクロックされるフリップ・フロップの一連のアレイで構成し、前記カウンタは前記双安定回路が安定状態に切り換わったことを示す信号を受けると停止する、請求項1記載のランダム出力値を生成する回路。
- 前記ランダム出力値は複数回生成され、前記複数のランダム出力値は乱数として出力される、請求項1記載のランダム出力値を生成する回路。
- その出力を互いに並列に配置した、複数の請求項1記載の回路を備える乱数を発生する回路。
- ランダム出力値を生成する方法であって、
(1)予め定められた電圧レベルを生成して前記電圧レベルを双安定回路に入力し、前記双安定回路は0または1を出力値としてそれぞれ生成する2つの安定状態を有し、また0と1の間の浮動出力値を持つ平衡準安定状態を有し、前記双安定回路はスイッチ・オンすると前記準安定状態から前記安定状態の一方に転換し、前記双安定回路の前記状態は前記入力電圧レベルに依存するステップと、
(2)前記双安定回路をスイッチ・オンするステップと、
(3)前記双安定回路が前記準安定状態から前記安定状態の一方に切り換わるのに要する時間を測定するステップと、
(4)前記時間が或る予め決められた値より長い場合は前記転換した状態を前記ランダム出力値として出力するステップと、を含み、
予め決められた回数の連続的なシーケンスについてステップ(4)で測定した前記切換え時間が前記予め決められた値より小さい場合は、前記方法は以下のステップを含むリセット操作を実行する、すなわち、
(1a)別の電圧レベルを生成して前記電圧レベルを前記双安定回路に入力するステップと、
(2a)前記双安定回路をスイッチ・オンするステップと、
(3a)前記双安定回路が前記準安定状態から前記安定状態の一方に切り換わるのに要する時間を測定して前記双安定回路をスイッチ・オフするステップと、
(4a)前記ステップ(2a)と(3a)とを複数回繰り返して平均切換え時間を決定するステップと、
(5a)異なる入力電圧レベルについてステップ(1a)から(4a)を繰り返すステップと、
(6a)最も長い切換え時間を与える生成された電圧レベルを決定して、前記予め決められた電圧レベルを前記決定された電圧レベルに設定するステップと、
を含む、
ランダム出力値を生成する方法。 - 前記方法のステップ(2)から(4)を継続的に実行して複数のランダム出力値を出力することを含む、請求項14記載のランダム出力値を生成する方法。
- 前記リセット操作中は、生成された前記電圧レベルをステップ(5a)で実行した各繰返しで予め決められた量だけ変え、前記電圧レベルはまず前記平均切換え時間が増加するレベルであり、前記繰返しは前記平均切換え時間が減少するまで更に多数回実行する、請求項14記載のランダム出力値を生成する方法。
- 前記リセット操作中は、前記ステップ(5a)はステップ(1a)で生成された前記電圧レベルを修正して前記平均切換え時間を前のシーケンスのセットに比べて長くし、前記平均切換え時間が前記予め決められた値を超えるとステップ(5a)をそれ以上繰り返さずにステップ(6a)を実行する、請求項14記載のランダム出力値を生成する方法。
- ランダム出力値を生成する手段であって、
双安定手段であって、0または1を出力する2つの安定状態を有し、また0と1の間の浮動値を出力する平衡準安定状態を有し、スイッチ・オンすると前記準安定状態から前記安定状態の一方に転換し、前記状態は前記双安定手段のポートの電圧レベルに依存する双安定手段と、
前記双安定手段の前記ポートの電圧レベルを制御するための電圧レベル制御手段と、
スイッチ・オンの後で前記双安定回路が前記準安定状態から前記安定状態の一方に切り換わるのに要する切換え時間を測定するための切換え時間測定手段と、
制御手段であって、前記電圧レベル制御手段、前記切換え時間測定手段、および前記双安定手段のスイッチ・オンおよびオフを制御し、以下のシーケンス、すなわち、前記電圧レベル制御手段を制御して前記双安定手段の前記ポートを或る予め決められた電圧レベルに設定し、前記双安定手段をスイッチ・オンし、測定した切換え時間を検出するというシーケンスを実行し、前記測定した切換え時間が或る予め決められた値より長い場合は前記双安定手段の前記転換した安定状態を前記ランダム出力値として出力する制御手段と、
複数の連続したシーケンスについて前記測定した切換え時間が前記予め決められた値より長くない場合は前記制御手段はリセット操作を行い、前記リセット操作では、前記双安定手段の前記ポートの異なる設定電圧レベルについて前記シーケンスを複数回実行し、また前記リセット操作中は前記転換した安定状態を出力せず、前記リセット操作の後に、前記制御手段は前記予め決められた電圧レベルをリセットして、前記リセット操作中の最も長い平均切換え時間を出力した電圧レベル値にする、
ランダム出力値を生成する手段。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US85107306P | 2006-10-12 | 2006-10-12 | |
US60/851,073 | 2006-10-12 | ||
US11/826,996 US8346832B2 (en) | 2006-10-12 | 2007-07-19 | Random number generator |
US11/826,996 | 2007-07-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008097610A JP2008097610A (ja) | 2008-04-24 |
JP4938612B2 true JP4938612B2 (ja) | 2012-05-23 |
Family
ID=38659081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007265138A Expired - Fee Related JP4938612B2 (ja) | 2006-10-12 | 2007-10-11 | 乱数発生器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8346832B2 (ja) |
JP (1) | JP4938612B2 (ja) |
CN (1) | CN101174201B (ja) |
GB (1) | GB2442838B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7885990B2 (en) * | 2007-05-31 | 2011-02-08 | Intel Corporation | Random telegraph signal noise as a source for random numbers |
US8886692B2 (en) | 2009-02-09 | 2014-11-11 | Samsung Electronics Co., Ltd. | Apparatus for generating random number |
KR101579837B1 (ko) | 2009-02-09 | 2015-12-24 | 삼성전자주식회사 | 난수 발생 장치 및 난수 발생 방법 |
KR20110060033A (ko) | 2009-11-30 | 2011-06-08 | 박옥희 | 해상 구조물용 커플링 |
US10020931B2 (en) * | 2013-03-07 | 2018-07-10 | Intel Corporation | Apparatus for dynamically adapting a clock generator with respect to changes in power supply |
US9036405B1 (en) * | 2013-11-27 | 2015-05-19 | The Regents Of The University Of Michigan | Memory sense amplifier with multiple modes of operation |
US9335972B2 (en) * | 2013-11-29 | 2016-05-10 | The Regents Of The University Of Michigan | True random number generator |
US9189202B2 (en) | 2013-12-23 | 2015-11-17 | The University Of Massachusetts | Generate random numbers using metastability resolution time |
CN105322920B (zh) * | 2014-08-05 | 2018-02-23 | 华邦电子股份有限公司 | 乱数产生器及其乱数产生方法 |
US10095476B2 (en) | 2015-12-02 | 2018-10-09 | International Business Machines Corporation | Random telegraph noise native device for true random number generator and noise injection |
US9774317B1 (en) | 2016-08-29 | 2017-09-26 | Amazon Technologies, Inc. | Bistable-element for random number generation |
CN108321778B (zh) * | 2016-08-31 | 2019-08-20 | 中腾微网(北京)科技有限公司 | 一种微电网中线路及设备的继电保护的保护方法 |
KR102652735B1 (ko) * | 2016-11-24 | 2024-04-02 | 삼성전자주식회사 | 조절 가능한 메타-스테이블 전압을 이용하는 난수 생성기 및 난수 생성 방법 |
US10606560B1 (en) | 2017-05-10 | 2020-03-31 | Verily Life Sciences Llc | Mitigating deterministic asymmetry in a random number generator |
CN108681442B (zh) * | 2018-05-07 | 2021-10-19 | 温州大学 | 一种具有自适应匹配功能的真随机数发生器 |
US11023208B2 (en) * | 2019-01-23 | 2021-06-01 | International Business Machines Corporation | True random number generator |
US10824396B2 (en) * | 2019-01-28 | 2020-11-03 | Nuvoton Technology Corporation | Random number generator based on meta-stability of shorted back-to-back inverters |
US10784874B1 (en) * | 2020-02-05 | 2020-09-22 | Intel Corporation | All-digital voltage monitor (ADVM) with single-cycle latency |
US11601120B2 (en) | 2021-02-03 | 2023-03-07 | Nuvoton Technology Corporation | Attack-resistant ring oscillators and random-number generators |
TWI835234B (zh) | 2022-08-04 | 2024-03-11 | 熵碼科技股份有限公司 | 熵源電路 |
CN117149136B (zh) * | 2023-10-30 | 2024-03-29 | 华中师范大学 | 一种产生随机电报噪声的方法及系统 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4752748A (en) * | 1987-04-16 | 1988-06-21 | Amdahl Corporation | Intelligent phase-locked loop |
US5166959A (en) * | 1991-12-19 | 1992-11-24 | Hewlett-Packard Company | Picosecond event timer |
US5826061A (en) * | 1996-06-10 | 1998-10-20 | Dsc Communications Corporation | System and method for modeling metastable state machine behavior |
US6795837B1 (en) * | 1999-03-31 | 2004-09-21 | Intel Corporation | Programmable random bit source |
US6829628B2 (en) * | 2001-05-02 | 2004-12-07 | Portalplayer, Inc. | Random number generation method and system |
JP4467216B2 (ja) | 2001-09-07 | 2010-05-26 | Necエレクトロニクス株式会社 | 乱数発生方法及び装置 |
US6963888B2 (en) * | 2001-11-29 | 2005-11-08 | Koninklijke Philips Electronics N.V. | Method and apparatus for preventing noise from influencing a random number generator based on flip-flop meta-stability |
JP3600592B2 (ja) | 2002-03-29 | 2004-12-15 | 株式会社東芝 | 乱数発生装置 |
US20030236802A1 (en) * | 2002-06-20 | 2003-12-25 | Koninklijke Philips Electronics N.V. | Method and apparatus for generating a random number using the meta-stable behavior of latches |
US7124155B2 (en) * | 2002-07-25 | 2006-10-17 | Koninklijke Philips Electronics N.V. | Latching electronic circuit for random number generation |
US6771104B2 (en) * | 2002-07-25 | 2004-08-03 | Koninklijke Philips Electronics N.V. | Switching electronic circuit for random number generation |
US7325021B2 (en) * | 2003-03-14 | 2008-01-29 | Nxp B.V. | VLSI implementation of metastability-based random number generator using delay ladders |
US7315874B2 (en) | 2003-03-14 | 2008-01-01 | Nxp B.V. | Electronic circuit for random number generation |
US7124329B2 (en) * | 2003-09-26 | 2006-10-17 | International Business Machines Corporation | Implementing memory failure analysis in a data processing system |
KR20090012528A (ko) * | 2007-07-30 | 2009-02-04 | 삼성전자주식회사 | 난수 발생 장치의 자발적인 온라인 테스트 장치 및 방법 |
-
2007
- 2007-07-19 US US11/826,996 patent/US8346832B2/en not_active Expired - Fee Related
- 2007-09-17 GB GB0718090A patent/GB2442838B/en not_active Expired - Fee Related
- 2007-10-11 JP JP2007265138A patent/JP4938612B2/ja not_active Expired - Fee Related
- 2007-10-12 CN CN2007101819710A patent/CN101174201B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2442838B (en) | 2011-05-11 |
GB2442838A (en) | 2008-04-16 |
US8346832B2 (en) | 2013-01-01 |
GB0718090D0 (en) | 2007-10-24 |
CN101174201B (zh) | 2013-03-06 |
JP2008097610A (ja) | 2008-04-24 |
CN101174201A (zh) | 2008-05-07 |
US20080091755A1 (en) | 2008-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4938612B2 (ja) | 乱数発生器 | |
US11495300B2 (en) | Method and apparatus for PUF generator characterization | |
US8525549B1 (en) | Physical unclonable function cell and array | |
TWI843758B (zh) | 積體電路 | |
US9279850B1 (en) | Physically unclonable functions with enhanced margin testing | |
CN107766750B (zh) | 一种基于阈值电压基准的puf电路 | |
CN105760785B (zh) | 一种基于时域差分电流测量的物理不可克隆芯片电路 | |
Zhao et al. | A 108 F 2/Bit fully reconfigurable RRAM PUF based on truly random dynamic entropy of jitter noise | |
Bhargava et al. | Attack resistant sense amplifier based PUFs (SA-PUF) with deterministic and controllable reliability of PUF responses | |
CN113539334A (zh) | 用于物理不可克隆函数的测量机制 | |
CN106919216A (zh) | 一种基于Cascode电流镜结构的物理不可克隆电路 | |
Xu et al. | Understanding sources of variations in flash memory for physical unclonable functions | |
Shifman et al. | An SRAM PUF with 2 independent bits/cell in 65nm | |
Lee et al. | Power-up control techniques for reliable SRAM PUF | |
Vatajelu et al. | STT-MTJ-based TRNG with on-the-fly temperature/current variation compensation | |
Bhargava et al. | Robust true random number generator using hot-carrier injection balanced metastable sense amplifiers | |
CN113535123A (zh) | 具有通过位线预充电的物理不可克隆函数 | |
CN108107343A (zh) | 一种基于真实sh时间的老化传感器 | |
Deyati et al. | Challenge engineering and design of analog push pull amplifier based physically unclonable function for hardware security | |
CN113535124B (zh) | 基于片上数字反馈自校准系统的真随机数发生器 | |
US10606560B1 (en) | Mitigating deterministic asymmetry in a random number generator | |
Han et al. | An Ultra-Low Power 3-T Chaotic Map based True Random Number Generator | |
Saraza-Canflanca et al. | Improving the reliability of SRAM-based PUFs in the presence of aging | |
de los Santos-Prieto et al. | A Comprehensive Approach to Improving the Thermal Reliability of RTN-Based PUFs | |
WANG | Study on Low Energy Inverter-based and Latch-based True Random Number Generators for Hardware Security |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120223 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |