JP4929090B2 - 固体撮像装置およびその駆動方法 - Google Patents

Description

本発明は、光電変換素子を含む単位画素が行列状に２次元配列されてなる画素アレイ部の列毎にＡＤ変換手段を有する固体撮像装置およびその駆動方法に関する。本発明の技術は、特に広ダイナミックレンジにおいて好適なものである。

近年、固体撮像装置として、画素アレイ部の列毎にＡＤ変換手段を配置してなる列並列ＡＤＣ搭載のＣＭＯＳ型のイメージセンサが報告されている。図１１は従来の技術における固体撮像装置Ｂの構成を示すブロック図である。図１１において、１０は光電変換素子を含む単位画素１２が行列状に２次元配列されてなる画素アレイ部、１４は行選択線、１６は列信号線、１８は行走査回路である。２０は複数の列単位のアナログＣＤＳ２２（ＣＤＳ：相関二重サンプリング）と複数の列単位のＡＤ変換器２４のアレイで構成された列ＡＤ変換部である。ＡＤ変換器２４は、比較器２６とアップダウンカウンタ２８から構成されている。３０は列単位のＡＤ変換器２４によるＡＤ変換結果を一時的に格納する複数の列単位のメモリセル３２のアレイからなるラインメモリ、４０は列走査回路、５０はタイミング制御回路、６０はランプ波形（傾斜状波形）の参照電圧Ｖｒを生成するＤＡ変換器である。画素アレイ部１０における２次元マトリックス状に配列された単位画素１２は、１行分の単位画素１２群がそれぞれ行選択線１４を介して行走査回路１８に接続されている。また、１列分の単位画素１２群がそれぞれ列信号線１６を介して列ＡＤ変換部２０における列単位のアナログＣＤＳ２２の各入力端子に接続されている。

列単位のアナログＣＤＳ２２の出力端子は列単位のＡＤ変換器２４における比較器２６の一方の入力端子に接続され、ＤＡ変換器６０の出力端子が比較器２６の他方の入力端子に接続され、比較器２６の出力端子はアップダウンカウンタ２８の入力端子に接続されている。ＤＡ変換器６０からランプ波形の参照電圧Ｖｒが比較器２６に供給される。また、各単位画素１２から列信号線１６およびアナログＣＤＳ２２を介して画素信号電圧Ｖｘが出力される。比較器２６は、ランプ波形の参照電圧Ｖｒを画素信号電圧Ｖｘと比較し、一致したときに比較結果Ｖｃを反転する。比較器２６とアップダウンカウンタ２８の協働によりＡＤ変換が行われる。アップダウンカウンタ２８は、得られたカウント値を一時的に保持し、次に得られるカウント値との加算を行う機能を併せ有している。

列単位のアップダウンカウンタ２８の出力端子がラインメモリ３０におけるメモリセル３２に接続され、ＡＤ変換が完了しメモリセル３２に書き込まれたデータは列走査回路４０の列走査により順次に出力される。タイミング制御回路５０は、行走査回路１８、列ＡＤ変換部２０、ＤＡ変換器６０、ラインメモリ３０および列走査回路４０をタイミング制御するように構成されている。

次に、上記のように構成された従来技術の固体撮像装置Ｂの動作を説明する。ここでは、デジタルダブルサンプリングを行う場合の駆動例を示す。図１２はその動作を示すタイミングチャートである。

（１）まずは、１回目のサンプリングにおけるダウンカウントの動作について、図１２の前半部で説明する。１回目のサンプリングは基準電圧Ｖｔを判定対象とする。タイミング制御回路５０は、アップダウンカウンタ２８群に対してダウンカウントモードを指示する。行走査回路１８による選択行の単位画素１２群について列毎の各画素において発生する基準電圧Ｖｔ（リセット成分に相当）がアナログＣＤＳ２２を介して比較器２６に入力される。比較器２６は、ＤＡ変換器６０からのランプ波形の参照電圧Ｖｒと基準電圧Ｖｔを比較する。この間、アップダウンカウンタ２８では基準クロックのダウンカウントが継続されている。ランプ波形の参照電圧Ｖｒが基準電圧Ｖｔを超えると、比較結果Ｖｃが反転して“Ｈ”レベルになり、アップダウンカウンタ２８のカウント動作が停止される。これにより、アップダウンカウンタ２８は、そのダウンカウントによるカウント値ＣＮＴとしてリセット成分ΔＤを得る。このリセット成分ΔＤは基準電圧Ｖｔに対応したものである。リセット成分ΔＤを加味することにより、無信号時のオフセット電圧の画素間ばらつきを解消する。リセット成分ΔＤはアップダウンカウンタ２８内に一時的に保持される。所定時間の経過後、参照電圧Ｖｒの生成が停止され、比較結果Ｖｃは“Ｌ”レベルに戻される。

（２）さらに、所定時間が経過すると、２回目のサンプリングに移る。これを図１２の後半部で説明する。２回目のサンプリングは画素信号電圧Ｖｘを対象とし、アップカウントとなる。タイミング制御回路５０は、アップダウンカウンタ２８群に対してアップカウントモードを指示する。また、行走査回路１８による選択行の単位画素１２群について列毎の各画素におけるアナログ信号がアナログＣＤＳ２２でノイズ除去され、画素信号電圧Ｖｘとして比較器２６に入力される。比較器２６は、ＤＡ変換器６０からのランプ波形の参照電圧Ｖｒを画素信号電圧Ｖｘと比較する。この間、アップダウンカウンタ２８では基準クロックのアップカウントが継続されている。アップダウンカウンタ２８によるカウント値ＣＮＴは、ダウンカウント時に得られたリセット成分ΔＤを初期値とするものである。

ランプ波形の参照電圧Ｖｒが画素信号電圧Ｖｘを超えると、比較結果Ｖｃが反転し、アップダウンカウンタ２８のカウント動作が停止される。これにより、アップダウンカウンタ２８は、カウント値ＣＮＴを得る。このカウント値ＣＮＴは、ダウンカウントによるリセット成分ΔＤが加味されたものとなっている。したがって、画素信号電圧Ｖｘに対応した正規の信号成分のデジタル画素値はＤｘとなる。このデジタル画素値Ｄｘでは、リセット成分が除去され、画素毎のばらつきが解消されている。このデジタル画素値Ｄｘはアップダウンカウンタ２８内に一時的に保持される。これで、１画素分のＡＤ変換が完了し、得られたデジタル画素値Ｄｘはラインメモリ３０における列単位のメモリセル３２に転送される。この場合のデジタル画素値Ｄｘは、アップダウンカウンタ２８によるカウント開始からカウント停止までのカウント期間Ｔｘに対応したものとなる。

上記の列単位での信号処理が画素アレイ部１０における選択行でのすべての単位画素１２に対して一斉に行われる。すなわち、列単位のアナログＣＤＳ２２、比較器２６、アップダウンカウンタ２８、メモリセル３２が上記と同様に動作し、選択行におけるすべての単位画素１２からのアナログ信号に対応したデジタル画素値Ｄｘがメモリセル３２に保持されていることになる。次いで、列走査回路４０はラインメモリ３０のメモリセル３２を列走査して、選択行１行分の画素データを順次に外部出力する。

以上のような選択行１行分に対する画素信号処理が、行走査回路１８による順次的な選択行の更新の繰り返しにより、すべての選択行に対して実行され、１フィールド分のデジタル画像データが得られる。
特開２００６−３３４５２号公報（第１３−２９頁、第１−５図） 特開２００６−３３４５４号公報（第８−２４頁、第１−８図） 米本和也著「ＣＣＤ／ＣＭＯＳイメージ・センサの基礎と応用」ＣＱ出版社、２００３年８月１０日初版発行、第１４６−１４９頁

しかし、上記の従来の技術においては、光強度‐信号レベルの特性曲線において、画素間でリニアリティばらつきや飽和ばらつきが考慮されていないために、Ｓ／Ｎ比の低下が生じ、画像品質が劣化する問題がある。以下、説明する。図１３は、画素アレイ部１０の単位画素１２の光電変換素子において、入射する光強度と光電変換による信号レベルとの関係（光強度‐信号レベルの特性曲線）を示す。信号レベルは光強度に比例するが、光強度がある一定の大きさを超えると、信号レベルは、そのリニアリティや飽和において画素間ばらつきを見せるようになる。

上述した図１２での動作説明で、１回目のサンプリング時には、判定対象の基準電圧Ｖｔは光強度‐信号レベルの飽和のばらつき範囲Ｂよりも充分下方にあり、リニアリティが保たれている領域での動作となる。この場合には、ランプ波形の参照電圧Ｖｒは基準電圧Ｖｔを判定する指標として精度が確保されている。２回目のサンプリングにおいて、画素信号電圧Ｖｘがばらつき範囲Ｂよりも下位にあれば、ランプ波形の参照電圧Ｖｒは画素信号電圧Ｖｘを判定する指標として精度が確保されている。しかし、画素信号電圧Ｖｘがばらつき範囲Ｂに入ると、画素信号電圧Ｖｘを判定する指標としてランプ波形の参照電圧Ｖｒは精度が低下する。

ここで、図１４を用いて考える。画素信号電圧Ｖｘのレベルがばらつき範囲Ｂの最下位レベルのＶｘ１の場合、カウント期間はＴ１１となり、デジタル画素値ＤｘはＤ１１となる。画素信号電圧Ｖｘのレベルがばらつき範囲Ｂの中位レベルのＶｘ２の場合、カウント期間はＴ１２となり、デジタル画素値ＤｘはＤ１２となる。画素信号電圧Ｖｘのレベルがばらつき範囲Ｂの最上位レベルのＶｘ３の場合、カウント期間はＴ１３となり、デジタル画素値ＤｘはＤ１３となる。このように、画素信号電圧Ｖｘのレベルが高くてばらつき範囲Ｂにあると、デジタル画素値Ｄｘが大きくばらつく。このように、光強度‐信号レベルの特性曲線の画素間ばらつきがそのまま画像信号に現れるために、ＳＮ比が悪くなってしまう。

特許文献２には、長時間露光信号と短時間露光信号を合成してダイナミックレンジの拡張を図る技術が開示されている。その場合、動作は図１５のようになり、上記のダウンカウントとアップカウントの組み合わせのサンプリングを長時間露光信号に対しても短時間露光信号に対して適用する。長時間露光信号の検出において、ダウンカウントとアップカウントを行い、続いて短時間露光信号の検出においても、ダウンカウントとアップカウントを行う。長時間露光信号の検出から短時間露光信号の検出に移る際には、アップダウンカウンタ２８の記憶部のリセットは行わない。すなわち、ダウンし、アップし、リセットなしに再度ダウンし、アップする。長時間露光信号のデジタル画素値と短時間露光信号のデジタル画素値がアップダウンカウンタ２８において合成される。このような長時間露光信号と短時間露光信号との合成により、ダイナミックレンジの拡張が行われる（非特許文献１参照）。

長時間露光信号は、その長時間露光ゆえに光強度‐信号レベルの特性曲線の画素間ばらつき範囲Ｂ内に入りやすい。ばらつき範囲Ｂに入ると、デジタル画素値Ｄｘ１がばらついてＳＮ比が悪くなり、ダイナミックレンジの拡張はできても、画像品質が大幅に悪化してしまう。

本発明は、このような事情に鑑みて創作したものであり、画素信号電圧が相対的に高くて画素間ばらつき範囲に入るときでも、そのばらつきがそのまま画像信号に現れることを抑制し、ＳＮ比を向上させ、画像品質を高めることを目的とする。特に、異なる複数の露光時間の信号を加算してダイナミックレンジの拡大を図る場合において、長時間露光信号の信号レベルが飽和近傍である場合に有用な技術を提供するものである。

本発明による固体撮像装置は、
光電変換素子を含む単位画素が行列状に２次元配列されてなる画素アレイ部と、
前記画素アレイ部の各単位画素を行毎に選択制御する行走査手段と、
前記画素アレイ部における前記単位画素の２次元配列の列毎に配置されて、前記行走査手段によって選択された行の単位画素群について列毎の各画素におけるアナログ信号をデジタル信号に変換する複数の列単位ＡＤ変換手段と、
列走査により前記複数の列単位ＡＤ変換手段によるＡＤ変換結果を順次出力する列走査手段と、
前記行走査手段と前記列単位ＡＤ変換手段と前記列走査手段をタイミング制御する制御手段とを備え、
さらに、前記各画素におけるデジタルダブルサンプリングが施されたデジタル信号が入力され、前記デジタル信号が所定判定値に達することに相当する状況を判定し、前記状況に達したときは前記列単位ＡＤ変換手段によるＡＤ変換結果を、前記所定判定値対応のデジタル画素値に固定するＡＤ変換結果調整手段を備えたものである。

上記構成の固体撮像装置に対応した本発明による固体撮像装置の駆動方法は、
光電変換素子を含む単位画素が行列状に２次元配列されてなる画素アレイ部の各単位画素を行毎に選択するステップと、
前記選択された行の単位画素群について前記２次元配列の列毎に各画素におけるアナログ信号をデジタル信号に変換するステップと、
前記複数の列単位のＡＤ変換結果を列走査により順次出力するステップとを含む固体撮像装置の駆動方法であって、
前記各画素におけるデジタルダブルサンプリングが施されたデジタル信号が入力され、前記デジタル信号が所定判定値に達することに相当する状況を判定し、前記状況に達したときは前記列単位のＡＤ変換結果を、前記所定判定値対応のデジタル画素値に固定するものである。

上記の構成において、画素信号電圧が相対的に高くて光強度‐信号レベルの特性曲線の画素間ばらつき範囲に入ることは、各画素におけるデジタル信号が所定判定値に達することに相当する。このような場合、ＡＤ変換結果調整手段は、列単位ＡＤ変換手段によるＡＤ変換結果を、所定判定値対応のデジタル画素値に固定する。これは、画素信号電圧のレベルが高くて、従来通りの処理ではデジタル画素値がばらつく可能性がある場合に、ＡＤ変換結果調整手段をもって、そのばらつきを抑圧し、所定判定値対応のデジタル画素値に固定化することとしたものである。結果として、画素間ばらつきがそのまま画像信号に現れることを抑制し、ＳＮ比を向上させることが可能となる。

上記構成の固体撮像装置において、前記ＡＤ変換結果調整手段は、短時間露光における画素信号電圧および長時間露光における画素信号電圧をそれぞれＡＤ変換し合成するモードにおいて、前記長時間露光の画素信号電圧のＡＤ変換の際に動作するように構成されているという態様がある。この構成によれば、ダイナミックレンジを拡張するために、短時間露光における画素信号電圧のＡＤ変換結果と長時間露光における画素信号電圧のＡＤ変換結果とを用いて、両者を合成する際に、長時間露光信号が光強度‐信号レベルの特性曲線の画素間ばらつきの範囲に入るような状況下でも、ＳＮ比を確保し高い品質の画像を得ながら、広ダイナミックレンジの撮像を保証することが可能となる。

また上記構成の固体撮像装置において、
前記列単位ＡＤ変換手段は、
参照電圧発生手段からの時間変化する参照電圧と、前記行走査手段によって選択された行の単位画素群について列毎の各画素における画素信号電圧とを比較する比較手段と、
前記時間変化する参照電圧の動作開始時点から前記比較手段の出力反転までの時間を測定し、前記出力反転時のカウント値をＡＤ変換結果とするカウント手段とで構成されているという態様がある。

この構成において、参照電圧発生手段は、例えばランプ波形（傾斜状波形）のような時間変化する参照電圧を発生し、その参照電圧を列単位ＡＤ変換手段における比較手段に供給する。カウント手段は、参照電圧の動作（供給）開始点から、クロックをカウントするなどして時間を測定する。比較手段は、時間変化する参照電圧を選択行の各画素の画素信号電圧と比較し、時間変化する参照電圧が画素信号電圧のレベルに達すると、比較結果を反転させる。この比較結果の反転を受けて、カウント手段は時間測定を停止する。このカウントの結果得られるのがデジタル画素値である。

また上記構成の固体撮像装置において、前記カウント手段は、ダウンカウントモードとアップカウントモードとが切り替え可能なアップダウンカウンタに構成されているという態様がある。このように構成すれば、デジタル画素値の画素間ばらつきの原因となるリセット成分を画素単位で除去し、選択行における全画素のオフセットを均一化した正規の画素信号成分のデジタル画素値を得ることが可能となる。

また上記構成の固体撮像装置において、前記ＡＤ変換結果調整手段は、前記参照電圧発生手段による前記時間変化する参照電圧が参照電圧判定値に達したときに、前記比較手段が反転していない列の前記列単位ＡＤ変換手段によるＡＤ変換結果を、前記所定判定値対応のデジタル画素値に固定するという態様がある。これは、ＡＤ変換結果を特定のデジタル画素値に固定するときの条件に言及したものである。ＡＤ変換結果を特定のデジタル画素値に固定するときのタイミングを判定するには、カウント動作の進行に伴って変化するあるものを監視することになる。その監視対象は、列単位ＡＤ変換手段によるＡＤ変換結果そのものでもよいし、時間変化する参照電圧でもよい。ここでは、時間変化する参照電圧を監視対象とする。一方で、参照電圧判定値なるものをあらかじめ決めておく。カウント進行に伴って、参照電圧が変化し、その時間変化する参照電圧が参照電圧判定値に達したら、そのタイミングで、そのときのＡＤ変換結果を特定のデジタル画素値として固定するものである。

また上記構成の固体撮像装置において、前記ＡＤ変換結果調整手段は、前記所定判定値対応のデジタル画素値として、前記画素信号電圧について想定される最大振幅に対して、この最大振幅よりも大きな値の参照電圧飛躍上昇値に固定するという態様がある。これは、ＡＤ変換結果の特定のデジタル画素値への固定の仕方に言及したものである。時間変化する参照電圧が参照電圧判定値に達したときは、参照電圧判定値を参照電圧飛躍上昇値まで一気にジャンプさせる。この参照電圧飛躍上昇値は、画素信号電圧について想定される最大振幅よりも大きな値をもつ。したがって、画素信号電圧でばらつきがあっても、ジャンプ後の参照電圧判定値（参照電圧飛躍上昇値）は確実に画素信号電圧よりも大きくなる。すると、比較手段における比較結果は確実に反転し、カウント手段におけるカウント動作を確実に停止させ、カウント結果を確定させることができる。まとめると、参照電圧上昇→参照電圧判定値に到達→参照電圧を参照電圧飛躍上昇値へジャンプ→比較結果反転→カウント動作停止→カウント結果確定、となる。

また、前記参照電圧発生手段は、前記参照電圧として時間とともに単調に変化する参照電圧を生成するという態様がある。

また上記の構成の固体撮像装置において、前記ＡＤ変換結果調整手段は、前記列単位ＡＤ変換手段によるＡＤ変換結果が前記所定判定値対応のデジタル画素値に達したときに、前記列単位ＡＤ変換手段によるＡＤ変換結果を、前記所定判定値対応のデジタル画素値に固定するという態様がある。この構成では、監視対象を、列単位ＡＤ変換手段によるＡＤ変換結果そのものとしている。ＡＤ変換結果が、あらかじめ設定している所定判定値対応のデジタル画素値に達したならば、比較手段における参照電圧と画素信号電圧との比較結果のいかんにかかわらず、カウント動作を停止し、最終的なデジタル画素値をそのときのＡＤ変換結果のデジタル画素値に固定する。

また上記構成の固体撮像装置において、前記ＡＤ変換結果調整手段は、前記所定判定値が、前記画素アレイ部のすべての光電変換素子について入射光量に対する画素信号電圧の特性のリニアリティが保たれる画素信号電圧の最大値以下の所定の値に設定されているという態様がある。

また上記の構成の固体撮像装置において、さらに、前記所定判定値が記憶されており、前記所定判定値を前記ＡＤ変換結果調整手段へ転送可能な不揮発性記憶手段を備えているという態様がある。このように構成すれば、不揮発性記憶手段から所定判定値を読み出し、ＡＤ変換結果調整手段に設定することにより、上記のＡＤ変換結果調整手段によるデジタル画素値のばらつき抑圧の処理を効率良く実行することが可能となる。また、電源を切っても、不揮発性記憶手段に所定判定値を保持させておける。この所定判定値としては、出荷前検査工程などでおいて画素間ばらつきを起こさない適正な値を書き込んでおけばよい。

また、前記不揮発性記憶手段は、前記所定判定値として、前記リニアリティにつき出荷前に測定された画素信号電圧の最大値をＡＤ変換して得られるデジタル画素値が書き込まれているという態様がある。このように構成すれば、１画面分全体の画像データにおいて、ＳＮ比にすぐれたＡＤ変換を実現することが可能となる。また、固体撮像装置ごとの個体差を吸収することも可能である。

また上記構成の固体撮像装置において、単一の露光時間における前記画素信号電圧をＡＤ変換する第１のモードと、短時間露光における前記基準電圧および長時間露光における画素信号電圧をそれぞれＡＤ変換し合成する第２のモードとを有し、前記ＡＤ変換結果調整手段は、少なくとも前記第２のモードにおいて動作するように構成されているという態様がある。また、前記ＡＤ変換結果調整手段は、前記第１のモードでも動作するように構成されているという態様がある。当該の固体撮像装置を、上記の第１のモードと第２のモードとに使い分けることが可能で、利便性が増す。

また上記構成の固体撮像装置において、前記ＡＤ変換結果調整手段は、前記第１のモードにおける前記参照電圧判定値と前記第２のモードにおける前記参照電圧判定値とが相違しているという態様がある。また、前記ＡＤ変換結果調整手段は、前記参照電圧発生手段を制御し、前記第１のモードにおける前記参照電圧の時間変化率と前記第２のモードにおける前記参照電圧の時間変化率とを変化させるという態様がある。また、光電変換部のばらつきに応じて、参照電圧の最大値を所定の値に設定し、列単位ＡＤ変換手段のカウンタを動作させる時間に参照電圧が所定の値に到達するように参照電圧の時間変化率を調節するという態様がある。この構成により、広ダイナミックレンジモードにおいて、柔軟な対応が可能となる。

また上記構成の固体撮像装置において、さらに、前記列単位ＡＤ変換手段と前記列走査手段との間にＡＤ変換結果を一時記憶する複数の列単位のメモリセルのアレイからなるラインメモリが介挿されているという態様がある。また、さらに、前記画素アレイ部における列信号線と前記列単位ＡＤ変換手段との間に、複数の列単位のアナログＣＤＳが介挿されているという態様がある。

なお、前記所定判定値対応のデジタル画素値に到達するまで前記カウント手段を動作させ、前記所定判定値対応のデジタル画素値に到達後は、前記カウント手段を停止させるように構成するのが好ましい。

本発明によれば、画素信号電圧が相対的に高くて光強度‐信号レベルの特性曲線の画素間ばらつき範囲に入るときには、ＡＤ変換結果調整手段をもってＡＤ変換結果を特定のデジタル画素値に固定するので、従来方式ではデジタル画素値がばらつく可能性がある場合でも、画素間ばらつきがそのまま画像信号に現れることを抑制し、ＳＮ比を向上させ、画像品質を高めることができる。

特に、ダイナミックレンジの拡大のために長時間露光信号と短時間露光信号を合成する場合に、長時間露光信号のデジタル画素値は所定の値に固定され、光強度信号レベルの特性曲線の画素間ばらつきが現れないようになるため、合成後のデジタル画素値においてはＳＮ比の劣化を解消することができる。

以下、本発明にかかわる固体撮像装置の実施の形態を図面を用いて詳細に説明する。

（実施の形態１）
図１は本発明の実施の形態１における固体撮像装置Ａの構成を示すブロック図である。この固体撮像装置Ａは、列並列ＡＤＣ搭載のＣＭＯＳ型のイメージセンサとして構成されている。

図１において、１０は光電変換素子を含む単位画素１２が行列状に２次元配列されてなる画素アレイ部、１４は行選択線、１６は列信号線、１８は行走査回路である。２０は複数の列単位のアナログＣＤＳ２２と複数の列単位のＡＤ変換器２４のアレイで構成された列ＡＤ変換部である。ＡＤ変換器２４は、比較器２６とアップダウンカウンタ２８から構成されている。アップダウンカウンタ２８は、得られたカウント値を一時的に保持し、次に得られるカウント値との加算を行う機能を併せ有している。３０は列単位のＡＤ変換器２４によるＡＤ変換結果を一時的に格納する複数の列単位のメモリセル３２のアレイからなるラインメモリ、４０はメモリセル３２に対して列走査を行う列走査回路、５０はタイミング制御回路、６０はランプ波形（傾斜状波形）の参照電圧Ｖｒを生成するＤＡ変換器、７０は参照電圧判定値Ｈｒを格納する不揮発性メモリである。画素アレイ部１０における２次元マトリックス状に配列された単位画素１２は、１行分の単位画素１２群がそれぞれ行選択線１４を介して行走査回路１８に接続されている。また、１列分の単位画素１２群がそれぞれ列信号線１６を介して列ＡＤ変換部２０における列単位のアナログＣＤＳ２２の各入力端子に接続されている。

列単位のアナログＣＤＳ２２の出力端子は列単位のＡＤ変換器２４における比較器２６の一方の入力端子に接続され、ＤＡ変換器６０の出力端子が比較器２６の他方の入力端子に接続され、比較器２６の出力端子はアップダウンカウンタ２８の入力端子に接続されている。ＤＡ変換器６０からランプ波形の参照電圧Ｖｒが比較器２６に供給される。比較器２６は、ＤＡ変換器６０からのランプ波形の参照電圧Ｖｒを、各単位画素１２から列信号線１６およびアナログＣＤＳ２２を介して出力される画素信号電圧Ｖｘと比較し、一致したときに比較結果Ｖｃを反転する。比較器２６とアップダウンカウンタ２８の協働によりＡＤ変換が行われる。

列単位のアップダウンカウンタ２８の出力端子がラインメモリ３０におけるメモリセル３２に接続され、ＡＤ変換が完了して得られたデジタル画素値Ｄｘがメモリセル３２に書き込まれる。さらに、行走査回路１８による選択行の全画素についてのデジタル画素値Ｄｘがメモリセル３２に書き込まれると、列走査回路４０の列走査により、デジタル画素値Ｄｘ群が順次に外部に出力されるようになっている。

そして、タイミング制御回路５０は、行走査回路１８、列ＡＤ変換部２０、ＤＡ変換器６０、ラインメモリ３０および列走査回路４０をタイミング制御するように構成されている。

本発明は、“各画素におけるデジタル信号が所定判定値に達することに相当する状況”を判定し、その状況に達したときは列単位のＡＤ変換器２４によるＡＤ変換結果を、前記所定判定値対応のデジタル画素値に固定する機能を備えているということに、その技術のポイントがある。この機能を達成するのがＡＤ変換結果調整手段であるが、本実施の形態では、ランプ波形の参照電圧Ｖｒを生成出力するＤＡ変換器６０がＡＤ変換結果調整手段Ｘを構成している。また、“各画素におけるデジタル信号が所定判定値に達することに相当する状況”として、本実施の形態では、ランプ波形の参照電圧Ｖｒが参照電圧判定値Ｈｒに達することを想定している。

ＡＤ変換結果調整手段ＸとしてのＤＡ変換器６０は、ランプ波形の参照電圧Ｖｒを生成し比較器２６に供給するとともに、参照電圧Ｖｒの変化を監視し、参照電圧Ｖｒが所定の参照電圧判定値Ｈｒに達するかどうかを判定し、参照電圧Ｖｒが参照電圧判定値Ｈｒに達した瞬間に、参照電圧Ｖｒの変化の制御において、それまでの一定の変化率での制御（ランプ制御）に代えて、一気に参照電圧飛躍上昇値Ｖｒｊまでジャンプさせるように構成されている。参照電圧判定値Ｈｒは、不揮発性メモリ７０からタイミング制御回路５０を介してＤＡ変換器６０に与えられる。そして、参照電圧Ｖｒが参照電圧判定値Ｈｒに達するかをＤＡ変換器６０が監視するのと同時並行的に、参照電圧Ｖｒが画素信号電圧Ｖｘに達するかを比較器２６が監視するようになっている。参照電圧Ｖｒが画素信号電圧Ｖｘに達するのが早いか参照電圧判定値Ｈｒに達するのが早いかに応じて、あとの制御態様が変わる。

なお、単位画素１２としては、一般的に用いられている３トランジスタ構成のものや４トランジスタ構成のものでよく、また複数の光電変換部を共有するトランジスタを有する複数の画素でユニットセルを構成するのでもよい。

なお、列単位のＡＤ変換器２４におけるＡＤ変換方式については、ランプ波形を参照電圧として比較器とカウンタで構成されたランプランナップ方式のほか、逐次比較方式、サイクリック巡回方式、ΔΣ変調方式等の構成が考えられる。

次に、上記のように構成された本実施の形態の固体撮像装置Ａの動作を説明する。ここでは、シングルスロープの場合、つまりデジタルダブルサンプリングを行わない場合の駆動例を示す。

（１）まずは、限界点に達しない場合の動作について、図２のタイミングチャートを用いて説明する。限界点に達しないとは、画素信号電圧Ｖｘのレベルが光強度‐信号レベルの特性曲線のばらつき範囲Ｂの領域に達しない状況を指す。

タイミング制御回路５０は、行走査回路１８、ＤＡ変換器６０、列ＡＤ変換部２０における複数のアップダウンカウンタ２８、ラインメモリ３０における複数のメモリセル３２および列走査回路４０をタイミング制御する。

タイミング制御回路５０は、ＤＡ変換器６０に対して、ランプ波形の参照電圧Ｖｒの生成の開始点の基準となる初期値を与えるとともに、不揮発性メモリ７０から参照電圧判定値Ｈｒを読み出して、ＤＡ変換器６０に設定する。

行走査回路１８は、行選択線１４を介して制御信号を出力することにより、画素アレイ部１０において１行目から順次に画素行を選択していく。選択された行の単位画素１２群について列毎の各画素におけるアナログ信号が列信号線１６を介して列ＡＤ変換部２０のアナログＣＤＳ２２に入力される。列単位のアナログＣＤＳ２２では、ＣＤＳ（Correlated Double Sampling：相関二重サンプリング）によりアナログ信号中に含まれるノイズを除去する。ノイズが除去されたアナログ信号は画素信号電圧Ｖｘとして比較器２６に入力される。

一方、ＤＡ変換器６０は、タイミング制御回路５０より与えられた初期値からのランプ波形の参照電圧Ｖｒの生成を開始する。これと同時に、タイミング制御回路５０からアップダウンカウンタ２８に対してアップカウントの開始の指示が与えられ、アップダウンカウンタ２８はタイミング制御回路５０から入力されてくる基準クロックのアップカウントを開始する。

ＤＡ変換器６０は、生成したランプ波形の参照電圧Ｖｒを比較器２６に供給する。アナログＣＤＳ２２からのノイズが減殺された画素信号電圧Ｖｘが比較器２６に入力される。比較器２６において、ランプ波形の参照電圧Ｖｒが画素信号電圧Ｖｘと比較される。これと並行して、アップダウンカウンタ２８において、基準クロックのカウントが行われる。このカウントは、ランプ波形の参照電圧Ｖｒの出力開始に同期して開始される。同時に、ＡＤ変換結果調整手段ＸとしてのＤＡ変換器６０は、参照電圧Ｖｒの変化を監視し、参照電圧Ｖｒが所定の参照電圧判定値Ｈｒに達するかどうかを判定する。図２の場合には、画素信号電圧Ｖｘがばらつき範囲Ｂの下限値よりも低いレベルとなっているため、時間経過に伴って次第に上昇していく参照電圧Ｖｒは、これが所定の参照電圧判定値Ｈｒに達する前に、画素信号電圧Ｖｘのレベルに達する。この場合は、参照電圧Ｖｒのジャンプ昇圧によってＡＤ変換の結果は変わらない。ランプ波形の参照電圧Ｖｒが画素信号電圧Ｖｘのレベルに達した時点で、比較器２６は、その比較結果Ｖｃを“Ｌ”レベルから“Ｈ”レベルへ反転し、アップダウンカウンタ２８に与える。比較結果Ｖｃが反転すると、それまでのアップカウント動作を停止する。この場合、アップカウント動作を停止する要因は、一定の勾配で上昇していく参照電圧Ｖｒが画素信号電圧Ｖｘのレベルを超えたことにある。アップカウント動作を停止したタイミングでアップダウンカウンタ２８が保持しているカウント値ＣＮＴが画素信号電圧Ｖｘに対応するデジタル画素値Ｄｘ（＝Ｄ１）となる。このデジタル画素値Ｄｘ（＝Ｄ１）はラインメモリ３０における列単位のメモリセル３２に一時的に記憶される。この場合のデジタル画素値Ｄｘ（＝Ｄ１）は、アップダウンカウンタ２８によるカウント開始からカウント停止までのカウント期間Ｔ１に対応したものとなる。次いで、列走査回路４０はラインメモリ３０のメモリセル３２を列走査して、選択行１行分の画素データを順次に外部出力する。

上記の列単位での信号処理が画素アレイ部１０における選択行でのすべての単位画素１２に対応して行われる。すなわち、列単位のアナログＣＤＳ２２、比較器２６、アップダウンカウンタ２８、メモリセル３２が上記と同様に動作し、メモリセル３２には選択行におけるすべての単位画素１２からのアナログ信号に対応したデジタル画素値Ｄｘをメモリセル３２の保持させ、次いで列走査して外部出力する。

以上のような選択行１行分に対する画素信号処理が、行走査回路１８による順次的な選択行の更新の繰り返しにより、すべての選択行に対して実行され、１フィールド分のデジタル画像データが得られる。

図２の動作は、まとめると、参照電圧Ｖｒの上昇→画素信号電圧Ｖｘに到達→比較結果Ｖｃの反転→カウント動作停止→カウント結果のデジタル画素値Ｄｘの確定、となる。

（２）次に、限界点に達する場合の動作について、図３のタイミングチャートを用いて説明する。

図３の場合には、画素信号電圧Ｖｘがばらつき範囲Ｂの下限値よりも高いレベルとなっている。その結果、時間経過に伴って次第に上昇していく参照電圧Ｖｒは限界点に達することになる。ランプ波形の参照電圧Ｖｒが画素信号電圧Ｖｘに達するかを比較器２６が監視するとともに、参照電圧Ｖｒが所定の参照電圧判定値Ｈｒに達するかどうかをＡＤ変換結果調整手段ＸとしてのＤＡ変換器６０が判定する。図３の場合には、参照電圧Ｖｒが参照電圧判定値Ｈｒに達する方が早い。そして、参照電圧Ｖｒが参照電圧判定値Ｈｒに達した瞬間に、ＡＤ変換結果調整手段ＸとしてのＤＡ変換器６０は、参照電圧Ｖｒの変化の制御において、それまでの一定の変化率での制御（ランプ制御）に代えて、一気に参照電圧飛躍上昇値Ｖｒｊまでジャンプさせる。その結果、その瞬間に、参照電圧Ｖｒが画素信号電圧Ｖｘを超えることになり、比較結果Ｖｃの反転が起こり、アップダウンカウンタ２８はアップカウント動作を停止する。この場合、アップカウント動作を停止する要因は、一定の勾配で上昇していく参照電圧Ｖｒが参照電圧判定値Ｈｒのレベルを超えたことにある。アップカウント動作を停止したタイミングでアップダウンカウンタ２８が保持しているカウント値ＣＮＴが画素信号電圧Ｖｘに対するデジタル画素値Ｄｘ（＝Ｄ２）となる。この場合のメモリセル３２に記憶されるデジタル画素値Ｄｘ（＝Ｄ２）は、カウント期間Ｔ２に対応したものとなる。次いで、列走査回路４０はラインメモリ３０のメモリセル３２を列走査して、選択行１行分の画素データを順次に外部出力する。

以上のような選択行１行分に対する画素信号処理が、行走査回路１８による順次的な選択行の更新の繰り返しにより、すべての選択行に対して実行され、１フィールド分のデジタル画像データが得られる。

図３の動作は、まとめると、参照電圧Ｖｒの上昇→参照電圧判定値Ｈｒに到達→参照電圧Ｖｒを参照電圧飛躍上昇値Ｖｒｊへジャンプ→比較結果Ｖｃの反転→カウント動作停止→カウント結果のデジタル画素値Ｄｘの確定、となる。

図３のように参照電圧Ｖｒのジャンプ昇圧を行うことにより、デジタル画素値Ｄｘのばらつきを抑圧することができる。ＤＡ変換器６０が参照する所定の参照電圧判定値Ｈｒは、タイミング制御回路５０がＤＡ変換器６０を制御するときに、不揮発性メモリ７０から参照電圧判定値Ｈｒを読み出して、ＤＡ変換器６０に設定するようにする。

以上のように本実施の形態によれば、画素信号電圧Ｖｘのレベルが相対的に高くて光強度‐信号レベルの特性曲線の画素間ばらつき範囲に入るときには、ＡＤ変換結果調整手段ＸとしてのＤＡ変換器６０が、列単位のＡＤ変換器２４によるＡＤ変換結果を、所定判定値対応のデジタル画素値に固定するので、デジタル画素値Ｄｘがばらつく可能性を抑圧し、結果として、画素間ばらつきがそのまま画像信号に現れることを抑制し、ＳＮ比を向上させることができる。

（実施の形態２）
実施の形態１では所定判定値に対応するデジタル画素値に固定する手段として、参照電圧Ｖｒをジャンプさせる方法をとったが、本実施の形態ではカウンタのクロックを所定判定値に相当するデジタル画素値をカウントするまで動作させ、所定判定値に相当するデジタル画素値に到達した後は、カウント動作を行わないというものである。図４に本実施の形態の動作を示す。

図４から分かるように、カウンタに印加するクロックを参照電圧判定値Ｈｒに到達する時刻まで印加するが、その後停止させる。このことにより、参照電圧判定値Ｈｒよりも大きい画素電圧値であっても、ＡＤ変換のデータは参照電圧判定値Ｈｒに対応するデジタル画素値に固定され、実施の形態１と同じ効果が得られる。

（実施の形態３）
図５は本発明の実施の形態３における固体撮像装置Ａの構成を示すブロック図である。図５において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指している。

本実施の形態に特有の構成は、次のとおりである。すなわち、列単位のアップダウンカウンタ２８によるカウント値ＣＮＴを不揮発性メモリ７０における信号電圧判定値Ｈｘと比較し、カウント値ＣＮＴが信号電圧判定値Ｈｘ以上に達したときにデジタル比較結果Ｖｄを“Ｌ”レベルから“Ｈ”レベルに反転する列単位のデジタル比較回路８０が追加されている。デジタル比較回路８０によるデジタル比較結果Ｖｄはアップダウンカウンタ２８にフィードバック的に入力されている。アップダウンカウンタ２８は、デジタル比較回路８０においてデジタル比較結果Ｖｄが“Ｈ”レベルに反転したときは、そのカウント動作を停止するように構成されている。信号電圧判定値Ｈｘは不揮発性メモリ７０に格納されており、この信号電圧判定値Ｈｘをデジタル比較回路８０に供給するようになっている。

本実施の形態では、アップダウンカウンタ２８の出力であるカウント値ＣＮＴのレベル判定を行うデジタル比較回路８０がＡＤ変換結果調整手段Ｘを構成している。また、“各画素におけるデジタル信号が所定判定値に達することに相当する状況”として、本実施の形態では、カウント値ＣＮＴが信号電圧判定値Ｈｘに達することを想定している。その他の構成については、実施の形態１と同様であるので、説明を省略する。

図６は実施の形態３のデジタル比較回路８０の内部構成を示す回路図である。列単位のアップダウンカウンタ２８が生成するカウント値ＣＮＴのビット数をｎビットとする。列単位のデジタル比較回路８０は、ｎ個のＡＮＤゲートＧ１〜Ｇｎと、ｎ入力のＮＡＮＤゲートＧｏと、トグルフリップフロップＴＦＦを備えている。ＡＮＤゲートＧ１〜Ｇｎのそれぞれは、一方の入力に信号電圧判定値Ｈｘの各ビットが入力され、他方の入力にカウント値ＣＮＴの各ビットが入力されている。そして、ｎ個のＡＮＤゲートＧ１〜Ｇｎの出力端子がＮＡＮＤゲートＧｏの入力端子に接続され、ＮＡＮＤゲートＧｏの出力端子がトグルフリップフロップＴＦＦの入力端子に接続されている。

このデジタル比較回路８０の動作は次のとおりである。ｎ個のＡＮＤゲートＧ１〜Ｇｎにおいて、カウント値ＣＮＴの各ビットがそれぞれ信号電圧判定値Ｈｘの各ビットに一致すれば、ＡＮＤゲートＧ１〜Ｇｎのすべてが“Ｈ”レベルを出力する。これを入力したＮＡＮＤゲートＧｏは“Ｌ”レベルを出力する。１ビットでも相違すれば、ＮＡＮＤゲートＧｏの入力に“Ｌ”レベルが存在することになり、ＮＡＮＤゲートＧｏの出力は“Ｈ”レベルとなる。すなわち、ＮＡＮＤゲートＧｏは、通常では“Ｈ”レベルを出力しているが、カウント値ＣＮＴの各ビットがすべて信号電圧判定値Ｈｘの各ビットに一致すれば、“Ｌ”レベルに反転する。

トグルフリップフロップＴＦＦは、ＮＡＮＤゲートＧｏから“Ｈ”レベルを入力している状態では、アップダウンカウンタ２８に対してカウント動作を許可する制御信号を出力しているが、ＮＡＮＤゲートＧｏから“Ｌ”レベルを入力したときは、アップダウンカウンタ２８に対してカウント停止の制御信号を出力する。

本実施の形態は、列単位のアップダウンカウンタ２８によってデジタルダブルサンプリングを行う場合に好適である。

次に、上記のように構成された本実施の形態の固体撮像装置Ａの動作を説明する。ここでは、デジタルダブルサンプリングの場合を説明する。ここで、列信号線１６から出力される画素信号は、時間系列として、基準成分としての画素信号の雑音を含むリセット成分ΔＶがまず現れ、次いで信号成分Ｖsigが現れるものである。１回目の処理を基準成分（リセット成分ΔＶ）について行う場合、２回目の処理は基準成分（リセット成分ΔＶ）に信号成分Ｖsigを加えた信号についての処理となる。

（１）まずは、１回目のサンプリングにおけるダウンカウントの動作について、図７および図８の前半部で説明する。

タイミング制御回路５０は、アップダウンカウンタ２８群に対してダウンカウントモードを指示する。行走査回路１８による選択行の単位画素１２群について列毎の各画素において発生する基準電圧ＶｔがアナログＣＤＳ２２を介して比較器２６に入力される。比較器２６は、ＤＡ変換器６０からのランプ波形の参照電圧Ｖｒを基準電圧Ｖｔと比較する。この間、アップダウンカウンタ２８では基準クロックのダウンカウントが継続されている。

ランプ波形の参照電圧Ｖｒが基準電圧Ｖｔを超えると、比較結果Ｖｃが反転して“Ｈ”レベルになり、アップダウンカウンタ２８のカウント動作が停止される。これにより、アップダウンカウンタ２８は、ダウンカウントによるリセット成分ΔＤを得る。このリセット成分ΔＤは基準電圧Ｖｔに対応したものとなっている。リセット成分ΔＤはアップダウンカウンタ２８内に一時的に保持される。

所定時間の経過後、参照電圧Ｖｒの生成が停止され、比較結果Ｖｃは“Ｌ”レベルに戻される。

（２）さらに、所定時間が経過すると、２回目のサンプリングに移る。これを図７および図８の後半部で説明する。２回目のサンプリングはアップカウントとなる。

タイミング制御回路５０は、アップダウンカウンタ２８群に対してアップカウントモードを指示する。また、不揮発性メモリ７０から所定の信号電圧判定値Ｈｘを読み出し、デジタル比較回路８０に転送する。この転送は、上記（１）の段階であらかじめ行ってもよい。行走査回路１８による選択行の単位画素１２群について列毎の各画素におけるアナログ信号がアナログＣＤＳ２２でノイズ除去され、画素信号電圧Ｖｘとして比較器２６に入力される。比較器２６は、ＤＡ変換器６０からのランプ波形の参照電圧Ｖｒを画素信号電圧Ｖｘと比較する。この間、アップダウンカウンタ２８では基準クロックのアップカウントが継続されている。アップダウンカウンタ２８によるカウント値ＣＮＴは、ダウンカウント時に得られたリセット成分ΔＤを初期値とするものである。

画素信号電圧Ｖｘのレベルがばらつき範囲Ｂの下限値よりも低い場合の動作を図７で説明する。ランプ波形の参照電圧Ｖｒが画素信号電圧Ｖｘを超えると、比較結果Ｖｃが反転し、アップダウンカウンタ２８のカウント動作が停止される。これにより、アップダウンカウンタ２８は、アップカウントによるカウント値ＣＮＴを得る。このカウント値ＣＮＴは、画素信号電圧Ｖｘに対応したもので、しかも基準電圧Ｖｔのオフセットを加味した状態のものとなっている。このカウント値ＣＮＴはアップダウンカウンタ２８内に一時的に保持される。参照電圧Ｖｒが画素信号電圧Ｖｘを超える時点は比較的に早く、この時点では、カウント値ＣＮＴは信号電圧判定値Ｈｘまでは達していない。したがって、デジタル比較回路８０には変化はない。まとめると、参照電圧Ｖｒの上昇→画素信号電圧Ｖｘに到達→比較結果Ｖｃの反転→カウント動作停止→カウント結果のデジタル画素値Ｄｘの確定、となる。

一方、画素信号電圧Ｖｘのレベルがばらつき範囲Ｂにある場合の動作を図８で説明する。この場合、ランプ波形の参照電圧Ｖｒが画素信号電圧Ｖｘを超える前に、アップダウンカウンタ２８におけるアップカウントのカウント値ＣＮＴが信号電圧判定値Ｈｘに達する。その結果、デジタル比較回路８０の比較結果Ｖｄが反転し、アップダウンカウンタ２８のアップカウント動作を停止させる。これにより、アップダウンカウンタ２８は、アップカウントによるカウント値ＣＮＴを得る。このときのカウント値ＣＮＴは、ばらつき範囲Ｂの下限値に対応したものであり、また、基準電圧Ｖｔのオフセットを加味した状態のものとなっている。このカウント値ＣＮＴはアップダウンカウンタ２８内に一時的に保持される。参照電圧Ｖｒが画素信号電圧Ｖｘを超える時点が比較的に遅く、その前に、カウント値ＣＮＴが信号電圧判定値Ｈｘに達している。カウント値ＣＮＴがデジタル画素値Ｄｘに固定されたのち、参照電圧Ｖｒが画素信号電圧Ｖｘを超えるに至り、比較結果Ｖｃが反転するが、この時点ではすでにカウント値ＣＮＴがデジタル画素値Ｄｘに固定化されているので、比較結果Ｖｃの反転は影響しない。まとめると、カウント値ＣＮＴの上昇→信号電圧判定値Ｈｘに到達→デジタル比較結果Ｖｄの反転→カウント動作停止→カウント結果のデジタル画素値Ｄｘの確定、となる。

以上のように本実施の形態によれば、画素信号電圧Ｖｘのレベルが相対的に高くて光強度‐信号レベルの特性曲線の画素間ばらつき範囲に入るときには、ＡＤ変換結果調整手段Ｘとしてのデジタル比較回路８０が、列単位のＡＤ変換器２４によるＡＤ変換結果を、所定判定値対応のデジタル画素値に固定するので、デジタル画素値Ｄｘがばらつく可能性を抑圧し、結果として、画素間ばらつきがそのまま画像信号に現れることを抑制し、ＳＮ比を向上させることができる。

なお、本実施の形態ではデジタル比較回路８０をＡＤ変換器２４のビット精度と同じｎビットとしたが、ビット数を所定の１ビットまで削減してもよく、比較のためのビットデータを削減することで回路規模を縮小することもできる。

（実施の形態４）
本発明の実施の形態４は、ダイナミックレンジの拡張のために、長時間露光信号と短時間露光信号とを合成するものである。露光信号は、暗い領域では傾斜が緩やかであり、明るい領域では傾斜が急である。長時間露光信号は、露光時間が長いので、暗い領域はともかく明るい領域では飽和しやすい。短時間露光信号は、露光時間が短いので、明るい領域でも飽和しにくい。長時間露光信号と短時間露光信号を別個にとり、両者を合成することにより、ダイナミックレンジを拡張する。

本実施の形態の固体撮像装置の構成は、実施の形態３の場合の図５と同じである。動作は、図９に示すタイミングチャートに従ったものとなる。このタイミングチャートは、実施の形態３の場合の図８と図７との組み合わせに相当する。前半が図８に対応し、後半が図７に対応する。前半では長時間露光信号を検出し、後半では短時間露光信号を検出する。

この図９の動作例においては、前半の長時間露光信号の検出において、画素信号電圧Ｖｘのレベルが高くばらつき範囲Ｂにあるので、ランプ波形の参照電圧Ｖｒが画素信号電圧Ｖｘを超えるよりも前に、アップダウンカウンタ２８におけるアップカウントのカウント値ＣＮＴが信号電圧判定値Ｈｘに達し、その結果、デジタル比較回路８０の比較結果Ｖｄが反転し、アップカウント動作を停止させ、カウント値ＣＮＴが信号電圧判定値Ｈｘすなわちデジタル画素値Ｄｘ１に固定される。このときのデジタル画素値Ｄｘ１はアップダウンカウンタ２８内に一時的に保持される。

そして、後半の短時間露光信号の検出において、画素信号電圧Ｖｘのレベルはばらつき範囲Ｂの下限値よりも充分に低く、ランプ波形の参照電圧Ｖｒが画素信号電圧Ｖｘを超えて比較器２６による比較結果Ｖｃが反転し、アップダウンカウンタ２８のカウント動作が停止される。これにより、アップダウンカウンタ２８は、アップカウントによるデジタル画素値Ｄｘ２を得る。このデジタル画素値Ｄｘ２は、短時間露光信号の画素信号電圧Ｖｘ２に対応したもので、アップダウンカウンタ２８内において、長時間露光信号の画素信号電圧Ｖｘ１に加算される。最終的な信号成分のデジタル画素値はＤｓ（＝Ｄｘ１＋Ｄｘ２）となる。

なお、別の動作例としては、前半の長時間露光信号の検出において、画素信号電圧Ｖｘのレベルがばらつき範囲Ｂの下限よりも低い場合があり、この場合は比較器２６での比較結果Ｖｃによって制御される。

（実施の形態５）
図１０は本発明の実施の形態５における固体撮像装置の動作を示すタイミングチャートである。本実施の形態においては、ランプ波形の参照電圧Ｖｒの時間変化率について、長時間露光の１回目のサンプリング時と短時間露光の２回目のサンプリング時とで、時間変化率を異ならせている（長時間露光の方が時間変化率が大きい）。これにより、上記と同様の効果が得られる。

本発明の固体撮像装置は、画素信号電圧が高信号レベルのばらつき範囲にくるような場合でも、光電変換部における画素信号の飽和ばらつきやリニアリティばらつきの影響を抑圧するため、ＳＮ比の劣化を防止して、画像品質の向上を図ることができる。

本発明の実施の形態１における固体撮像装置の構成を示すブロック図 本発明の実施の形態１における固体撮像装置で限界点に達しない場合の動作を示すタイミングチャート 本発明の実施の形態１における固体撮像装置で限界点に達する場合の動作を示すタイミングチャート 本発明の実施の形態２における固体撮像装置で限界点に達する場合の動作を示すタイミングチャート 本発明の実施の形態３における固体撮像装置の構成を示すブロック図 本発明の実施の形態３におけるデジタル比較回路の内部構成を示す回路図 本発明の実施の形態３における固体撮像装置の動作を示すタイミングチャート（その１） 本発明の実施の形態３における固体撮像装置の動作を示すタイミングチャート（その２） 本発明の実施の形態４における固体撮像装置の動作を示すタイミングチャート 本発明の実施の形態５における固体撮像装置の動作を示すタイミングチャート 従来の技術における固体撮像装置の構成を示すブロック図 従来の技術における固体撮像装置の動作を示すタイミングチャート 光強度‐信号レベルの特性曲線の画素間ばらつきの説明図 従来の技術における課題の説明図（その１） 従来の技術における課題の説明図（その２）

符号の説明

１０ 画素アレイ部
１２ 単位画素
１４ 行選択線
１６ 列信号線
１８ 行走査回路
２０ 列ＡＤ変換部
２２ アナログＣＤＳ
２４ 列単位のＡＤ変換器
２６ 列単位の比較器
２８ 列単位のアップダウンカウンタ
３０ ラインメモリ
３２ メモリセル
４０ 列走査回路
５０ タイミング制御回路
６０ ＤＡ変換器
７０ 不揮発性メモリ
８０ デジタル比較回路
Ａ 固体撮像装置（ＣＭＯＳイメージセンサ）
Ｄｘ デジタル画素値
Ｈｒ 参照電圧判定値
Ｈｘ 信号電圧判定値
Ｖｃ 比較結果
Ｖｒ ランプ波形の参照電圧
Ｖｒｊ 参照電圧飛躍上昇値
Ｖｘ 画素信号電圧
Ｘ ＡＤ変換結果調整手段

Claims (22)

1. 光電変換素子を含む単位画素が行列状に２次元配列されてなる画素アレイ部と、
   前記画素アレイ部の各単位画素を行毎に選択制御する行走査手段と、
   前記画素アレイ部における前記単位画素の２次元配列の列毎に配置されて、前記行走査手段によって選択された行の単位画素群について列毎の各画素におけるアナログ信号をデジタル信号に変換する複数の列単位ＡＤ変換手段と、
   列走査により前記複数の列単位ＡＤ変換手段によるＡＤ変換結果を順次出力する列走査手段と、
   前記行走査手段と前記列単位ＡＤ変換手段と前記列走査手段をタイミング制御する制御手段とを備え、
   さらに、前記各画素におけるデジタルダブルサンプリングが施されたデジタル信号が入力され、前記デジタル信号が所定判定値に達することに相当する状況を判定し、前記状況に達したときは前記列単位ＡＤ変換手段によるＡＤ変換結果を、前記所定判定値対応のデジタル画素値に固定するＡＤ変換結果調整手段を備えた固体撮像装置。
2. 光電変換素子を含む単位画素が行列状に２次元配列されてなる画素アレイ部と、
   前記画素アレイ部の各単位画素を行毎に選択制御する行走査手段と、
   前記画素アレイ部における前記単位画素の２次元配列の列毎に配置されて、前記行走査手段によって選択された行の単位画素群について列毎の各画素におけるアナログ信号をデジタル信号に変換する複数の列単位ＡＤ変換手段と、
   列走査により前記複数の列単位ＡＤ変換手段によるＡＤ変換結果を順次出力する列走査手段と、
   前記行走査手段と前記列単位ＡＤ変換手段と前記列走査手段をタイミング制御する制御手段とを備え、
   さらに、前記各画素におけるデジタル信号が所定判定値に達することに相当する状況を判定し、前記状況に達したときは前記列単位ＡＤ変換手段によるＡＤ変換結果を、前記所定判定値対応のデジタル画素値に固定するＡＤ変換結果調整手段を備え、
   前記ＡＤ変換結果調整手段は、短時間露光における画素信号電圧および長時間露光における画素信号電圧をそれぞれＡＤ変換し合成するモードにおいて、前記長時間露光の画素信号電圧のＡＤ変換の際に動作するように構成されている固体撮像装置。
3. 前記列単位ＡＤ変換手段は、
   参照電圧発生手段からの時間変化する参照電圧と、前記行走査手段によって選択された行の単位画素群について列毎の各画素における画素信号電圧とを比較する比較手段と、
   前記時間変化する参照電圧の動作開始時点から前記比較手段の出力反転までの時間を測定し、前記出力反転時のカウント値をＡＤ変換結果とするカウント手段とで構成されている請求項１または請求項２に記載の固体撮像装置。
4. 前記カウント手段は、ダウンカウントモードとアップカウントモードとが切り替え可能なアップダウンカウンタに構成されている請求項３に記載の固体撮像装置。
5. 前記ＡＤ変換結果調整手段は、前記参照電圧発生手段による前記時間変化する参照電圧が参照電圧判定値に達したときに、前記比較手段が反転していない列の列単位ＡＤ変換手段によるＡＤ変換結果を、前記所定判定値対応のデジタル画素値に固定する請求項３または請求項４に記載の固体撮像装置。
6. 前記参照電圧発生手段は、前記参照電圧として時間とともに単調に変化する参照電圧を生成する請求項３から請求項５までのいずれかに記載の固体撮像装置。
7. 前記ＡＤ変換結果調整手段は、前記列単位ＡＤ変換手段によるＡＤ変換結果が前記所定判定値対応のデジタル画素値に達したときに、前記列単位ＡＤ変換手段によるＡＤ変換結果を、前記所定判定値対応のデジタル画素値に固定する請求項３または請求項４に記載の固体撮像装置。
8. 前記ＡＤ変換結果調整手段は、前記所定判定値が、前記画素アレイ部のすべての光電変換素子について入射光量に対する画素信号電圧の特性のリニアリティが保たれる画素信号電圧の最大値以下の所定の値に設定されている請求項１から請求項７までのいずれかに記載の固体撮像装置。
9. さらに、前記所定判定値が記憶されており、前記所定判定値を前記ＡＤ変換結果調整手段へ転送可能な不揮発性記憶手段を備えている請求項１から請求項８までのいずれかに記載の固体撮像装置。
10. 前記不揮発性記憶手段は、前記所定判定値として、前記リニアリティにつき出荷前に測定された画素信号電圧の最大値をＡＤ変換して得られるデジタル画素値が書き込まれている請求項９の固体撮像装置。
11. 光電変換素子を含む単位画素が行列状に２次元配列されてなる画素アレイ部と、
    前記画素アレイ部の各単位画素を行毎に選択制御する行走査手段と、
    前記画素アレイ部における前記単位画素の２次元配列の列毎に配置されて、前記行走査手段によって選択された行の単位画素群について列毎の各画素におけるアナログ信号をデジタル信号に変換する複数の列単位ＡＤ変換手段と、
    列走査により前記複数の列単位ＡＤ変換手段によるＡＤ変換結果を順次出力する列走査手段と、
    前記行走査手段と前記列単位ＡＤ変換手段と前記列走査手段をタイミング制御する制御手段とを備え、
    さらに、前記各画素におけるデジタル信号が所定判定値に達することに相当する状況を判定し、前記状況に達したときは前記列単位ＡＤ変換手段によるＡＤ変換結果を、前記所定判定値対応のデジタル画素値に固定するＡＤ変換結果調整手段を備え、
    単一の露光時間における前記画素信号電圧をＡＤ変換する第１のモードと、短時間露光における前記基準電圧および長時間露光における画素信号電圧をそれぞれＡＤ変換し合成する第２のモードとを有し、前記ＡＤ変換結果調整手段は、少なくとも前記第２のモードにおいて動作するように構成されている固体撮像装置。
12. 前記ＡＤ変換結果調整手段は、前記第１のモードでも動作するように構成されている請求項１１に記載の固体撮像装置。
13. 前記ＡＤ変換結果調整手段は、前記第１のモードにおける前記参照電圧判定値と前記第２のモードにおける前記参照電圧判定値とが相違している請求項１２に記載の固体撮像装置。
14. 前記ＡＤ変換結果調整手段は、前記参照電圧発生手段を制御し、前記第１のモードにおける前記参照電圧の時間変化率と前記第２のモードにおける前記参照電圧の時間変化率とを変化させる請求項１１から請求項１３までのいずれかに記載の固体撮像装置。
15. 光電変換部のばらつきに応じて、参照電圧の最大値を所定の値に設定し、列単位ＡＤ変換手段のカウンタを動作させる時間に参照電圧が所定の値に到達するように参照電圧の時間変化率を調節する請求項１４に記載の固体撮像装置。
16. さらに、前記列単位ＡＤ変換手段と前記列走査手段との間にＡＤ変換結果を一時記憶する複数の列単位のメモリセルのアレイからなるラインメモリが介挿されている請求項１から請求項１５までのいずれかに記載の固体撮像装置。
17. さらに、前記画素アレイ部における列信号線と前記列単位ＡＤ変換手段との間に、複数の列単位のアナログＣＤＳが介挿されている請求項１から請求項１６までのいずれかに記載の固体撮像装置。
18. 光電変換素子を含む単位画素が行列状に２次元配列されてなる画素アレイ部の各単位画素を行毎に選択するステップと、
    前記選択された行の単位画素群について前記２次元配列の列毎に各画素におけるアナログ信号をデジタル信号に変換するステップと、
    前記複数の列単位のＡＤ変換結果を列走査により順次出力するステップとを含む固体撮像装置の駆動方法であって、
    前記各画素におけるデジタルダブルサンプリングが施されたデジタル信号が入力され、前記デジタル信号が所定判定値に達することに相当する状況を判定し、前記状況に達したときは前記列単位のＡＤ変換結果を、前記所定判定値対応のデジタル画素値に固定する固体撮像装置の駆動方法。
19. 短時間露光における画素信号電圧および長時間露光における画素信号電圧をそれぞれＡＤ変換し合成するモードにおいて、前記長時間露光の画素信号電圧のＡＤ変換の際に、前記各画素におけるデジタル信号が所定判定値に達することに相当する状況に達したときに、前記列単位のＡＤ変換結果を前記所定判定値対応のデジタル画素値に固定する請求項１８に記載の固体撮像装置の駆動方法。
20. 前記列単位のＡＤ変換結果を、参照電位が前記所定判定値に到達すると同時に、前記画素信号電圧について想定される最大振幅に対して、この最大振幅よりも大きな値の参照電圧飛躍上昇値に固定する請求項１９に記載の固体撮像装置の駆動方法。
21. 前記列単位のＡＤ変換結果を、列単位のＡＤ変換手段によるＡＤ変換結果が前記所定判定値対応のデジタル画素値に達したときに、その所定判定値対応のデジタル画素値に固定する請求項１８に記載の固体撮像装置の駆動方法。
22. 前記所定判定値対応のデジタル画素値に到達するまで前記カウント手段を動作させ、前記所定判定値対応のデジタル画素値に到達後は、前記カウント手段を停止させる請求項１８に記載の固体撮像装置の駆動方法。

Images