JP4924955B2 - 電子部品内蔵基板、その製造方法、及びその検査方法 - Google Patents

Description

本発明は、絶縁層の内部に電子部品が内蔵された基板、その製造方法、及びその基板における電子部品と配線層との層間接続を検査する方法に関する。

近年、電子機器の更なる小型化、薄型化、高密度実装化が要求されており、電子機器に用いられるＩＣチップ（ベアチップ：ダイ（Die））等の半導体装置といった能動部品や、コンデンサ（キャパシタ）、インダクタ（コイル）、サーミスタ、抵抗等の受動部品等の電子部品が実装された回路基板モジュールに対しても、同様に小型化や薄型化が熱望されている。このような小型化及び薄型化の要求に応えるべく、近時、樹脂等からなる複数の絶縁層が多層積層された基板の内部に電子部品を埋め込んだ高密度実装構造を有する電子部品内蔵基板が提案されている。

また、エレクトロニクス技術の進歩にともない、このような電子部品内蔵基板を含むプリント配線基板の高密度化が求められ、配線パターンや電子部品と絶縁層とを複数積層した多層プリント配線基板が広く用いられるようになっている。

従来、この種の用途に用いられる多層プリント配線基板は、生産性の向上を図るべく、複数個のプリント配線基板用の配線パターン群（配線層）を設けた例えば約３００〜５００ｍｍ四方の集合基板（ワークボード、ワークシート等とも呼ばれる）をダイシング等で個々に分割して複数のプリント配線基板（個別基板、個片、個品）を得る、いわゆる多数個取りによって製造されている。

かかる多層プリント配線基板を製造する方法として、例えば、特許文献１には、両面に銅箔が設けられた基板上に配線層を形成し、電極を有する電子部品を絶縁層に埋め込み、電極上で且つ絶縁層の表面に開口を有した金属層を形成した後、この金属層をマスクとしてブラスト処理により絶縁層を選択的に除去する方法が提案されている。また、例えば、特許文献２には、多層プリント配線基板の絶縁層上にある導体と絶縁層下にある導体とを導通させるため、レーザ加工により絶縁層にビアホールを形成させる方法が提案されている。

特開２００７−１７３２７６号公報 特開２００１−１０２７２０号公報

ところで、多層プリント配線基板では、それに内設される電子部品と、その電子部品に絶縁層を介して配線層（配線パターン）が接続されるので、両者を接続するための接続孔（例えば、ビアホールやプラグ用ホール）の加工条件がばらついたり（つまり、接続孔の深さがばらついたり）、絶縁層の厚さがばらついたりすると、電子部品と配線層との接続不良が生じ得る。よって、電子部品と配線層との接続状態を確認する必要が不可避的に生じてしまう。

これに対し、上記従来の特許文献１に記載された技術によれば、複数の多層プリント配線基板を得ることができるが、１枚の集合基板に例えば数千個の電極が形成されるため、多層プリント配線基板の製造工程中に、それらの全ての電極が金属層（絶縁層を介して接続された配線層）と接続されているか否かの検査（全数検査）を行うことは極めて難しい。このため、絶縁層に接続孔を加工形成した後に、その一部の外観を拡大観察したり、多層プリント配線基板の完成後に、サンプリングした個別基板又は集合基板の一部の断面解析を行う抜き取り検査によって、電子部品の電極と金属層との層間接続の推定検査を行う以外に現実的な方法はなかった。このような外観検査では、数値化が困難であり、定量性に乏しいという欠点があり、また、完成後に断面解析を行う方法は、破壊検査を必要とするため、製品歩留まりが低下してしまうという不都合があった。

また、上記特許文献２に記載された多層プリント配線基板においては、絶縁層とその下にある導体との間に処理層が設けられており、レーザ加工によって絶縁層に接続孔を穿設しながら、処理層から放射される電磁波を測定することにより、絶縁層に形成された接続孔が導体まで貫通しているか否か、すなわち、その部位の絶縁層が確実に除去できたか否かを検査する方法が採られている。

しかし、このような方法によれば、多層プリント配線基板の製造工程中に、接続孔が絶縁層に確実に形成されているか否かという層間接続の検査が実施されるものの、全ての接続孔の形成に対して、かかるレーザ照射による検査を行うには、多大な時間とコストがかかってしまい好ましくない。しかも、このようなレーザ照射による検査は、そもそも、接続孔の形成にレーザ加工を用いない製造プロセス（例えば、ブラスト加工等）には適用することができない。

さらに、仮に、内蔵した電子部品の全数について電極と金属層との電気的接続を行う導通検査を行えたとしても、検査時の接触抵抗や配線抵抗を含んでしまう。その上、内蔵した電子部品が半導体装置であると、導通検査の対象が半導体装置に内蔵された保護ダイオードを測定するに限られ、２端子法を用いた数（Ω）オーダーでの検査しかすることができない。市場に流通した後の磨耗故障を考慮すると、導通検査は、数（ｍΩ）オーダーの評価をすることが必要であり、上述の外観検査や破壊検査、導通検査では十分とはいえない。

そこで、本発明は、かかる事情について鑑みてなされたものであり、多層プリント配線基板の製造時に、加工途中での外観観察や完成品の断面解析を行わず、また、電子部品が設けられた絶縁層の除去方法（接続孔の加工方法）の種類を問うことなく、多層プリント配線基板における電子部品と配線層との層間接続の状態を、簡便且つ精度よく検査することが可能な電子部品内蔵基板、その製造方法、及びその検査方法を提供することを目的とする。

上記課題を解決するために、本発明による半導体内蔵基板は、基体と、基体上に載置された電子部品と、基体における電子部品の非載置部に載置された導体と、電子部品と導体とを覆うように形成された絶縁層と、絶縁層に形成されており、且つ、電子部品に接続された第１の配線と、絶縁層上に形成されており、且つ、導体と対向するように形成された第１の測定用電極とを備えるものである。

なお、本明細書において、「電子部品内蔵基板」とは、電子部品が内蔵された単位基板である個別基板（個片、個品）のみではなく、その個別基板を複数有する上述した集合基板（ワークボード、ワークシート）を含む。また、「電子部品」の種類は特に制限されず、例えば、半導体ＩＣ等の能動素子やバリスタ、抵抗、コンデンサ等の受動素子等が挙げられる。さらに、「導体」は、全体が一体に形成されていてもよく、別体に形成された複数の部材が連設されていてもよく、例えば、電子部品の周囲に、一体枠状に隙間なく或いは所定の間隔で複数配置された形態が挙げられる。

上記構成においては、基体における電子部品の非載置部であり且つ導体と対向するように絶縁層を介して第１の測定用電極が形成されているので、導体と第１の測定用電極とでキャパシタが構成され、その電気容量を測定することにより、導体と第１の測定用電極との間の樹脂層の厚さを算定（評価）することができる。ここで、本発明者が詳細に鋭意研究した結果、同一の絶縁層内に実装された電子部品上の絶縁層の厚さと、導体上の絶縁層の厚さには、密接な相関関係が存在することが確認された。よって、導体と第１の測定用電極との間の樹脂層の厚さを求めることにより、電子部品上の絶縁層の厚さを精度よく推定することが可能となる。電子部品上の絶縁層の厚さを評価することができれば、絶縁層に設けられた第１の配線層が電子部品に確実に到達しているか否か、すなわち、電子部品と第１の配線との導通を直接的に測定評価することなく、それらの電気的な接続状態（導通の有無）が判断され得る。

このように、導体と第１の測定用電極との間の電気容量を測定し、その結果に基づいて電子部品と第１の配線との接続状態を検査するためには、「第１の配線」及び「第１の測定用電極」が、ともに、基板表面、基板裏面、及び基板側面のうち少なくともいずれかの１箇所以上の同一面に露出（露呈）していればよい。また、例えば、導体（複数の場合には各導体：以下同様）に対向するように形成された第１の測定用電極が１つの場合、その導体も、基板表面、基板裏面、及び基板側面のいずれかに露出していれば、両者に検査端子を接続することにより、絶縁層内に設けられた導体と第１の測定用電極との間の電気容量が測定される。

さらに、キャパシタを構成する第１の測定用電極の他に、導体に接続された第２の配線が絶縁層に形成されていれば、その第２の配線と第１の測定用電極に検査端子を接続することにより、導体と第１の測定用電極との間の電気容量が測定され得る。換言すれば、第２の配線が、導体と第１の測定用電極との間の電気容量を測定するための測定用電極として機能する。

またさらに、上記構成においては、基板に形成されており、且つ、導体と対向するように形成された第２の測定用電極を備えてもよい。この場合、第１の測定用電極と第２の測定用電極とに検査端子を接続することにより、導体と第１の測定用電極との間の電気容量、及び導体と第２の測定用電極との間の電気容量の合成容量が測定され、その合成容量から導体と第１の測定用電極との間の絶縁層の厚さを算定評価することもでき、その厚さに基づいて、電子部品上の絶縁層の厚さの推定、さらには、電子部品とその上に形成される第１の配線との電気的な接続状態（導通の有無）が判断され得る。

さらにまた、基板に形成されており、且つ、第２の測定用電極と対向するように形成された第３の測定用電極を備えてもよい。こうすれば、第１乃至第３の測定用電極のそれぞれに検査端子を接続することにより、導体と第１の測定用電極との間の電気容量、導体と第２の測定用電極との間の電気容量、及び第２の測定用電極と第３の測定用電極との間の電気容量の合成容量が測定され、その合成容量から導体と第１の測定用電極との間の絶縁層の厚さを算定評価することもでき、その厚さに基づいて、電子部品上の絶縁層の厚さの推定、さらには、電子部品とその上に形成される第１の配線との電気的な接続状態（導通の有無）が判断され得る。

また、この場合、その合成容量が導体と第１の測定用電極との間の電気容量と略同等となるように、第１乃至第３の測定用電極の相互の配置設計を行うことにより、導体上の絶縁層の厚さを評価するための導体と第１の測定用電極との間の電気容量を実質的に測定することができる。

また、絶縁層の内部における電子部品と導体との配置関係、例えば、電子部品において第１の配線が接続される部位より上の絶縁層の厚さ（絶縁層の第１の厚さ、第１の層間距離）と、導体の上面より上の絶縁層の厚さ（絶縁層の第２の厚さ、第２の層間距離）は、同一であっても異なっていてもよい。換言すれば、絶縁層の内部における電子部品及び導体のそれぞれの深さレベル（高さレベル）は、特に制限されない。

より具体的には、導体は、面方向に配置される少なくとも１つ以上の個別基板を包含する複数の集合体に対して、各集合体の外周を取り囲むように配置されることが好ましい。なお、「少なくとも１つ以上の個別基板を包含する集合体」とは、個別基板（個片、個品）が面方向に複数形成された集合基板に包含されている複数の個別基板のうち少なくとも１つ以上の個別基板の集まりを意味する。

このような構成においては、導体が、集合基板の機械強度を略等方的に向上させる構造体として機能し、応力印加に抗して、集合基板の「反り」等の形状変化を抑制するので、電子部品上の絶縁層の厚さ、導体上の絶縁層の厚さとの相関関係が悪化してしまうことが抑制され、これにより、上述した電子部品と第１の配線との接続状態の判定精度を高く維持することができるとともに、集合基板から得られる個別基板の個々の実装信頼性がさらに向上される。

また、本発明による電子部品内蔵基板の製造方法は、本発明の電子部品内蔵基板を有効に製造する方法であって、基体を準備する工程と、基体上に電子部品を載置する工程と、基体における電子部品の非載置部に導体を載置する工程と、電子部品と導体とを覆う絶縁層を形成する工程と、電子部品に接続する第１の配線を絶縁層に形成する工程と、導体と対向する第１の測定用電極を絶縁層上に形成する工程とを有する。

また、導体と対向する第２の測定用電極を基板に形成する工程を有してもよく、さらに、第２の測定用電極と対向する第３の測定用電極を基板に形成する工程を有してもよい。

さらに、上述したように導体と第１の測定用電極との間の電気容量を測定するための電極として機能し得る第２の配線（導体に接続する第２の配線）を絶縁層上に形成する工程を設けてもよく、この場合、電子部品に接続する第１の配線と同じ製造工程において第２の配線が形成され得る。

さらに、本発明による電子部品内蔵基板の検査方法は、その層間接続を検査する方法であり、且つ、本発明の電子部品内蔵基板の製造方法において有効な方法であって、基体を準備する工程と、基体上に電子部品を載置する工程と、基体における電子部品の非載置部に導体を載置する工程と、電子部品と導体とを覆う絶縁層を形成する工程と、電子部品に接続する第１の配線を絶縁層上に形成する工程と、導体と対向する第１の測定用電極を絶縁層上に形成する工程と、導体と第１の測定用電極との間の電気容量を測定する工程と、測定された電気容量に基づいて導体の上面より上の絶縁層の厚さを求める工程と、導体の上面より上の絶縁層の厚さに基づいて電子部品と前記第１の配線との接続状態を判定する工程とを有する。

この場合、電子部品と第１の配線との接続状態を判定する工程において、電子部品と第１の配線とが接続されていないと判定されたときに、第１の配線を形成するための接続孔の加工量（例えば、加工深さ）をより増大させるように、その接続孔の加工条件を調節する工程を有する、いわゆるフィードバック制御を製造プロセスに適用することもできる。

本発明の電子部品内蔵基板、その製造方法、及びその層間接続を検査する検査方法によれば、製品の製造時に加工途中で外観を観察したり、完成品を個別に断面解析するといった手間のかかる検査を行う必要がなく、また、従来の如く絶縁層の除去方法の種類（例えば、ブラスト処理、炭酸ガスレーザの照射、グラインダーを用いた研磨等）に制限されることなく、絶縁層に内蔵された電子部品と配線層との層間接続の状態を簡便且つ精確に検査することができる。その結果、短時間に低コストで集合基板ひいては個別基板を作製することができるとともに、製品歩留まりを向上させることができる。したがって、電子部品内蔵基板の生産性及び経済性を高めることができ、しかも、実製品の製造に先立って、かかる検査を予め行って製造プロセス条件（レシピ）を最適化することもできるので、製品の実装信頼性の向上を図ることも可能となる。

本発明による電子部品内蔵基板の第１実施形態の構造を概略的に示す要部拡大平面図である。 図１におけるＩ−Ｉ線に沿う断面図である。 電子部品４１の概略構成を示す斜視図である。 板状一体枠５１の構造を概略的に示す平面図である。 板状一体枠５１の構造を概略的に示す要部拡大平面図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ウエットブラスト加工におけるマスクの開口径と切削深さの関係を示すグラフである。 マスクの開口径に対する接続歩留まりの関係をロット毎に示したグラフである。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００における絶縁層２１の厚さの測定箇所を示す平面図である。 測定箇所における測定値に基づいて、各ロットの製品エリアＳ１〜Ｓ４における絶縁層２１の厚さと製品エリア外Ｔにおける絶縁層２１の厚さとの相関関係をロット毎に示したグラフである。 測定箇所における測定値に基づいて、ワークボード１００の製品エリアＳ１〜Ｓ４における絶縁層２１の厚さと製品エリア外Ｔにおける絶縁層２１の厚さとの相関関係を示したグラフである。 ワークボード１００の略全てのエリアに亘って絶縁層２１の誘電率を測定し、その測定値に基づいて算出した絶縁層２１の厚さを示すグラフである。 ワークボード１００の略全てのエリアに亘って絶縁層２１の誘電率を測定し、その測定値に基づいて算出した絶縁層２１の厚さを示すグラフである。 通常の製造工程で形成される絶縁層２１とは異なる加工条件で意図的に厚さのばらつきを生じるように形成した絶縁層２１の厚さを、製品エリア内外において互いに隣接するエリアＳ１０，Ｔ１０で測定した結果を示すグラフである。 絶縁層２１の誘電率の測定値に基づいて、各ロットの製品エリアＳ１〜Ｓ４における絶縁層２１の厚さと製品エリア外Ｔにおける絶縁層２１の厚さを算出して得た両者のばらつきの相関関係を示すグラフである。 １枚目のワークボード１００における製品エリア外Ｔでの絶縁層２１の厚さを示すグラフである。 ２枚目のワークボード１００における製品エリア外Ｔでの絶縁層２１の厚さを示すグラフである。 ３枚目のワークボード１００における製品エリア外Ｔでの絶縁層２１の厚さを示すグラフである。 ４枚目のワークボード１００における製品エリア外Ｔでの絶縁層２１の厚さを示すグラフである。 図２７の製品エリアＳ１内外において互いに隣接するエリアＳ１０，Ｔ１０の要部拡大グラフである。 製品エリアＳ１内外の任意の列（Ｃ列〜Ｒ列）に対する製品エリア内外における絶縁層２１の厚さの相関関係を示すグラフである。 第１実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 電気抵抗の測定に基づく導通検査をロット毎に行った結果を示すグラフである。 第２実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 第３実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 第４実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 第５実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 第５実施形態における測定方法を実現するための測定係数αとＣ/Ｃ１との関係を示す図表である。 第６実施形態における測定方法を説明するためのワークボード２００の構造を模式的に示す要部断面図である。 第７実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 図３８のワークボード１００の構造を模式的に示す要部平面図である。 第７実施形態におけるＬＣ直列回路の等価回路図である。 第７実施形態における測定方法の他の例を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 図４１のワークボード１００の構造を模式的に示す要部平面図である。 第７実施形態におけるＬＣ並列回路の等価回路図である。 第８実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 図４４のワークボード１００の構造を模式的に示す要部平面図である。 第８実施形態におけるＬＣ直列回路の等価回路図である。 第８実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 図４７のワークボード１００の構造を模式的に示す要部平面図である。 第８実施形態におけるＬＣ並列回路の測定方法の等価回路図である。 第９実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 図５０のワークボード１００の構造を模式的に示す要部平面図である。 第９実施形態におけるＬＣ直列回路の等価回路図である。 第９実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 図５３のワークボード１００の構造を模式的に示す要部平面図である。 第９実施形態におけるＬＣ並列回路の等価回路図である。 第１０実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 図５６のワークボード１００の構造を模式的に示す要部平面図である。 第１０実施形態におけるＬＣ直列回路の等価回路図である。 第１１実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 図５９のワークボード１００の構造を模式的に示す要部平面図である。 第１１実施形態におけるＬＣ直列回路の等価回路図である。 第１２実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 図６２のワークボード１００の構造を模式的に示す要部平面図である。 第１３実施形態における測定方法を説明するためのワークボード１００の構造を模式的に示す要部断面図である。 図６４のワークボード１００の構造を模式的に示す要部平面図である。

以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。

（第１実施形態）
図１及び図２は、それぞれ、本発明による電子部品内蔵基板の第１実施形態の構造を概略的に示す要部拡大平面図及び断面図である。ワークボード１００は、複数の個別基板を作製可能なワークシート（集合体）をシート面内の面方向に複数包含する電子部品内蔵基板（集合基板）である。ワークボード１００は、略矩形状の基板１１（基体）の一方の面（図示上面）に絶縁層２１を備え、絶縁層２１の内部の所定位置に電子部品４１及び板状一体枠５１（導体）が埋設され、電子部品４１及び板状一体枠５１（導体）と接続し且つ絶縁層２１を貫通して形成された配線層３１（第１の配線）及び配線層３４（第２の配線）、並びに、板状一体枠５１（導体）と対向する位置に形成された測定用電極３５（第１の測定用電極）を有するものである。

基板１１は、例えば、両面ＣＣＬ（Copper Clad Laminate）等を用いて形成されており、絶縁層１２の両面に配線層（パターン）１２ａ，１２ｂが形成されたものであって、配線層１２ａ上に絶縁性の樹脂フィルムを真空圧着させることにより積層された絶縁層１３を有している。このように、基板１１は、ＲＣＣ（Resin Coated Copper）構造を有している。

配線層１２ａ，１２ｂは、目的とする個別基板に対応して各々形成されている。これらの配線層１２ａ，１２ｂの材質としては、特に制限されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、鉄（Ｆｅ）、チタン（Ｔｉ）、ＳＵＳ材等の金属導電材料が挙げられ、これらのなかでは、導電率やコストの観点から銅（Ｃｕ）等が好ましい（以下、他の導体、配線（層）についても同様）。そして、配線層１２ａと配線層１２ｂとは、目的とする個別基板毎に、絶縁層１２を貫通するビア１４を介して電気的に接続されている。

絶縁層１２，１３に用いる材料は、シート状又はフィルム状に成型可能なものであれば特に制限されず使用可能であり、具体的には、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。

絶縁層２１は、例えば、熱硬化性樹脂からなり、その樹脂材料としては、エポキシ樹脂、フェノール樹脂、ビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂、シアネートエステル系樹脂、ポリイミド、ポリオレフィン系樹脂、ポリエステル、ポリフェニレンオキサイド、液晶ポリマー、シリコーン樹脂、フッ素系樹脂等を例示でき、これらを単独または複数組み合わせて使用することができる。また、アクリルゴム、エチレンアクリルゴム等のゴム材料や、ゴム成分を一部含むような樹脂材料であってもよい。さらに、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させた材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。

図３は、電子部品４１の構造を概略的に示す斜視図である。この電子部品４１は、ベアチップ状態の半導体ＩＣ（ダイ）であり、略矩形板状をなす主面４１ａに多数のランド電極４２を有している。なお、図示においては、四隅にのみランド電極４２を示し、それ以外のランド電極４２の表示を省略した。また、電子部品４１の種類は、特に制限されるものではないが、例えば、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）のように動作周波数が非常に高いデジタルＩＣ、又は、高周波増幅器やアンテナスイッチ、高周波発振回路といったアナログＩＣ等が挙げられる。

電子部品４１の裏面４１ｂは研磨されており、これにより電子部品４１の厚さｔ１（主面４１ａから裏面４１ｂまでの距離）は、通常の半導体ＩＣに比して薄くされている。具体的には、電子部品４１の厚さｔ１は、例えば２００μｍ以下、より好ましくは１００μｍ以下、特に好ましくは２０〜５０μｍ程度とされる。また、電子部品４１の裏面４１ｂは、薄膜化或いは密着性を向上させるべく、エッチング、プラズマ処理、レーザ処理、ブラスト研磨、バフ研磨、薬品処理等による粗面化処理を行うことが好ましい。

なお、電子部品４１の裏面４１ｂの研磨は、ウェハの状態で多数の電子部品４１に対して一括して行い、その後、ダイシングにより個別の電子部品４１に分離することが好ましい。研磨により薄くする前にダイシングによって個別の電子部品４１に裁断分離した場合には、熱硬化性樹脂等により電子部品４１の主面４１ａを覆った状態で裏面４１ｂを研磨することもできる。

各ランド電極４２には、導電性突起物の一種である図示しないバンプ（端子）が形成されていてもよい。バンプの種類は、特に制限されず、スタッドバンプ、プレートバンプ、メッキバンプ、ボールバンプ等の各種のバンプを例示できる。バンプとしてスタッドバンプを用いる場合には、銀（Ａｇ）や銅（Ｃｕ）をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極４２上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。

バンプに使用可能な金属種としては、特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金、半田等が挙げられ、これらのなかでは、接続性やマイグレーションを考慮すると金又は銅を用いることが好ましく、銅を用いることがより好ましい。バンプの材料として銅を用いると、例えば金を用いた場合に比して、ランド電極４２に対する高い接合強度を得ることが可能となり、電子部品４１自体の信頼性が高められる。

バンプの寸法形状は、ランド電極４２間の間隔（ピッチ）に応じて適宜設定することができ、例えば、ランド電極４２のピッチが約１００μｍである場合には、バンプの最大径を１０〜９０μｍ程度、高さを２〜１００μｍ程度にすればよい。なお、バンプは、ウェハのダイシングにより個別の電子部品４１に裁断分離した後、ワイヤボンダーを用いて各ランド電極４２に接合することができる。

図４及び図５は、それぞれ、板状一体枠５１の構造を概略的に示す平面図及び要部拡大平面図である。本実施形態で用いる板状一体枠５１は、４つの矩形状の窓Ｗが格子状に区画された板状体からなる枠部５２からなる。枠部５２の外形は、基板１１の外形と略相似の略矩形状であり、本実施形態においては、その外寸が基板１１より若干小さく設計されている。また、図１に示すように、本実施形態においては、枠部５２の厚さｔ２（最厚部）は、電子部品４１の厚さｔ１と略同程度（ｔ１≒ｔ２）に設計されている。

枠部５２の格子窓Ｗの内周壁５２ａ（内周）には、Δｓの開口幅を有する複数の凹部５３が等間隔に並設されている。言い換えれば、枠部５２の各窓Ｗの内周壁５２ａの一部を、略直方体状に等間隔に切り欠くことで、複数の凹部５３が形成されている。かかる凹部５３は、後述する個別基板３００の境界（裁断面）に対応させて形成されている。また、隣接する凹部５３，５３間には、孔５４が形成されている。孔５４は、隣接する凹部５３を結ぶ直線上に、等ピッチで複数形成されている。また、孔５４の外周には、孔５５が、孔５４の配置間隔と等ピッチで複数形成されている。

板状一体枠５１に使用可能な材料としては、下記式（１）；
α１ ＜ α３ 且つ α２ ＜ α３ ・・・ （１）、
（式中、α１は、電子部品４１の線熱膨張係数（ｐｐｍ／Ｋ）を示し、α２は、板状一体枠５１の線熱膨張係数（ｐｐｍ／Ｋ）を示し、α３は、上記の基板１１、各配線層又は各絶縁層の線熱膨張係数（ｐｐｍ／Ｋ）を示す。）を満たすものであれば、特に制限なく用いることができる。この種の用途に用いられる電子部品、基板、配線層及び絶縁層においては、一般的に、α１が１〜８ｐｐｍ／Ｋ程度でありα３が１４〜２０程度であるので、α２は、３〜１６（ｐｐｍ／Ｋ）であることが好ましい。より具体的には、線熱膨張係数が３〜１６（ｐｐｍ／Ｋ）の金属、合金及び樹脂等が挙げられ、例えば、ＳＵＳ４３０（１０．５ｐｐｍ／Ｋ）を用いることがより好ましい。

以下、図６乃至図１６を参照しながら、上記ワークボード１００として、複数の電子部品４１を内蔵するワークシートを４つ包含するものの製造方法について説明する。

まず、両面ＣＣＬである両面銅張ガラスエポキシをドリル穿孔し、さらに無電解メッキ、電解メッキを施した後、不要部分をエッジングにより除去する等の公知の手法を用いて、配線層（パターン）１２ａ，１２ｂ及びビア１４が形成された基板１１の前駆体を準備する（図６）。ここでは、配線層１２ａ，１２ｂ及びビア１４からなる回路構成群を板状一体枠５１の各格子窓Ｗと対応する４箇所に各々離間して形成する（図示せず）。各々の回路構成は、目的とする個別基板に対応して個別に形成される。そしてさらに、基板１１の配線層１２ａ上に絶縁層１３を形成する（図７）。その後、上記の操作により得られる基板１１を、図示しないステンレス製のワークステージ上の所定位置に載置固定し、以降の工程を行う。

次に、基板１１の絶縁層１３上の製品エリアＳ１〜Ｓ４内の所定位置に、電子部品４１を載置する（図８及び図９）。ここで、製品エリアＳ１〜Ｓ４は、配線層１２ａ，１２ｂ及びビア１４等の回路構成群に基づいて画定される、目的とする個別基板の作製領域である。なお、図９においては、理解を容易にするために電子部品４１の記載を省略した。ここでは、上述したように、基板１１に板状一体枠５１の各格子窓Ｗと対応する４箇所に同一の回路構成群が４つ形成されているので、これに対応して、２×２の碁盤目状に各々離間して配列された製品エリアＳ１〜Ｓ４及び格子状の非製品エリアＴ（製品エリアＳ１〜Ｓ４を除く領域）が画定されている（図９）。

さらに、基板１１の絶縁層１３上に、板状一体枠５１を載置する（図８及び図９）。電子部品４１と板状一体枠５１とは、基板１１の絶縁層１３上の同一平面に載置される（図８）。また、ここでは、板状一体枠５１の各格子窓Ｗが製品エリアＳ１〜Ｓ４と一致するように、電子部品４１の非載置部である非製品エリアＴの所定位置に板状一体枠５１を載置する。板状一体枠５１は、製品エリアＳ１〜Ｓ４を取り囲むように載置される（図９）。なお、板状一体枠５１の載置は、電子部品４１の載置に先行して行っても、電子部品４１の載置と同時に行っても構わない。

その後、上記の如く基板１１の絶縁層１３上に載置された電子部品４１及び板状一体枠５１を覆うように、絶縁層２１を形成する（図１０）。より具体的には、未硬化又は半硬化状態の熱硬化性樹脂シートを、基板１１の絶縁層１３上に載置した後、熱を印加して半硬化させ、それから、プレス手段等によって押圧しながら硬化成形することが好ましい。このようにすると、配線層１２ａ，１２ｂ、絶縁層１２，１３，２１、電子部品４１、板状一体枠５１間の密着性が向上される。

さらに、基板１１上に設けられた絶縁層２１上に、配線層３１を形成するための導体層３２を形成する（図１１）。導体層３２は、上述の如く、例えば、主として銅箔からなる。その後、導体層３２と同一層に配線層３１を形成するために、導体層３２の一部をエッチングにより除去し、導体層３２のパターン形成を行う（図１２）。

次いで、エッチングにより除去されなかった導体層３２をマスク層３３とし、その開口パターンに露出した絶縁層２１を、公知の手法であるブラスト処理によって切削し、電子部品４１上及び板状一体枠５１上に、それぞれビアホール２２（第１の接続孔）及びビアホール２３（第２の接続孔）を形成する（図１３）。図１２に示す製造工程では、板状一体枠５１上には、エッチングにより導体層３２の一部を除去したことで露出された絶縁層２１は２箇所であるが、この２箇所のうち１箇所を切削してビアホール２３を形成させ、残りの１箇所は切削せず絶縁層２１を露出させたままの状態にさせる。なお、ブラスト処理の種類としては、切削する際に発生する静電気による帯電を防止して電子部品４１を保護するため、ウェットブラスト処理が好ましい。

ここで、図１４は、ブラスト処理を行った際に、絶縁層２１を切削して形成されるビアホール２２，２３の開口径（マスク層３３のパターン開口径）に対する、絶縁層２１の加工量の変化（関係）を示すグラフである。なお、同図においては、「加工量」は、絶縁層２１の切削深さで示す。このように、ビアホール２２，２３の開口径の大きさに応じて、絶縁層２１の加工量がある関係で増加することが理解される。

また、本実施形態では、電子部品４１の厚さｔ１と板状一体枠５１の厚さｔ２が同程度、つまり、電子部品４１上の絶縁層２１の厚さ（絶縁層の第１の厚さ）と板状一体枠５１上の絶縁層２１の厚さ（絶縁層の第２の厚さ）が同程度であるので、電子部品４１及び板状一体枠５１上のマスク層３３の開口径を同一にしてブラスト処理を行えば、同一の開口径で同程度の切削深さを有するビアホール２２，２３を得ることができる。

これに対して、電子部品４１の厚さｔ１と板状一体枠５１の厚さｔ２が異なる場合、つまり、電子部品４１上の絶縁層２１の厚さ（絶縁層の第１の厚さ）と板状一体枠５１上の絶縁層２１の厚さ（絶縁層の第２の厚さ）が異なる場合には、図１４に示す関係から、異なる切削深さのビアホール２２，２３を形成するには、電子部品４１及び板状一体枠５１上のマスク層３３のそれぞれの開口径を異ならしめたブラスト処理を行う必要がある。例えば、電子部品４１の厚さｔ１より板状一体枠５１の厚さｔ２が薄い場合には、電子部品４１上の絶縁層２１の厚さ（絶縁層の第１の厚さ）よりも板状一体枠５１上の絶縁層２１の厚さ（絶縁層の第２の厚さ）が大きくなるので、板状一体枠５１上に形成されるビアホール２３を形成するためのマスク層３３の開口径を、電子部品４１上に形成されるビアホール２２の開口径よりも大きくすることにより、ビアホール２３の切削深さを、ビアホール２２の切削深さより深くすることができる。

図１５は、同一厚さの電子部品４１及び板状一体枠５１が内蔵された絶縁層２１に対してブラスト処理（ブラストメディアの流束は一定）を行う際に、絶縁層２１を切削して形成されるビアホール２２，２３の開口径を決定するための指標となるグラフである。同図において、横軸はロット番号を示し、縦軸はビアホール２２から形成される配線層３１と電子部品４１との層間接続の歩留まり(％)を示す。なお、ここでの「ロット」とは、ワークボード１００を製造する一連の製造工程を同じラインで処理するパネル群をいう。すなわち、ロット番号が異なるワークボード１００は、その一連の製造工程において、例えば、同じ製造ラインで異なる時刻・時間に処理されていたり、或いは、異なる製造ラインで同じ時刻・時間に処理されていたり、さらには、異なる製造ラインで異なる時刻・時間に処理されていることになる。

同図において、黒塗丸印(●)及び実線Ｌ１が、実際の製品で使用するマスク層３３のパターンの開口径（設計値：以下、「実際径」という）よりも大きな開口径でブラスト処理した結果を示し、黒塗三角印(▲)及び一点鎖線Ｌ２が、実際径と同じ開口径でブラスト処理した結果を示し、黒塗四角印(■)及び二点鎖線Ｌ３が、実際径よりも小さな開口径でブラスト処理した結果を示す。これらの結果より、実際径以上の開口径を用いたブラスト処理の場合には、電子部品４１と配線層３１との層間接続の歩留まりが９７(％)以上を保持していることから、適切な開口径であるとわかる。換言すれば、同一厚さの電子部品４１及び板状一体枠５１が内蔵されたワークボード１００では、所定の実際径以上の開口径を用いたブラスト処理を行ってビアホール２２，２３を形成すれば、電子部品４１と配線層３１との接続、及び、板状一体枠５１と配線層３４との接続の双方を十分に確保することができることが理解される。

なお、本発明者の知見によれば、ブラスト処理に代えて、例えば、炭酸ガスレーザ等の高出力パルスレーザを用いて絶縁層２１にビアホール２２，２３を形成する場合でも、図１５に示すグラフと同様の結果が得られる。具体的には、同一箇所に炭酸ガスレーザのレーザパルスを照射するショット数を、実際の製品で使用するショット数（設計値）を含め、その前後で変化させる。そうすると、図１５に示すのと同様の傾向が認められ、その結果から、実際の製品で使用する所定のショット数を用いた場合には、配線層３１と電子部品４１との層間接続の歩留まりが、ブラスト処理の場合と同様に、９７(％)以上で保持することが可能である。

以上のようにブラスト処理やレーザ処理によって、基板１１上の絶縁層２１を貫通するようにビアホール２２，２３を形成した後、ビアホール２２，２３の内壁及び底壁面、並びに、絶縁層２１及びマスク層３３上を覆うように無電解めっきを施してシード層を形成する。それから、電解（電気）めっきによって金属めっき層を成長させ（図示せず）た後、マスク層３３を除去することにより、配線層３１，３４を得る（図１６）。このとき、本実施形態では、板状一体枠５１に対向する測定用電極３５を配線層３１と同層に形成する。この測定用電極３５は絶縁層２１を介して板状一体枠５１に対向するキャパシタの電極板として機能する。また、板状一体枠５１に接続される配線層３４は、後述するとおり、そのキャパシタの電気容量を測定するための電極として用いられる。なお、配線層３４に代えて、又は、配線層３４に加えて、板状一体枠５１と電気的に接続されているリード端子をワークシート１００外に引き出しておいてもよい。

ここで、図６乃至図１６に示す製造工程において、電子部品４１を内蔵する製品エリアＳ１〜Ｓ４（図９参照）における基板１１の絶縁層２１の厚さ（絶縁層の第１の厚さ）みと、板状一体枠５１を内蔵する製品外エリアＴにおける基板１１の絶縁層２１の厚さ（絶縁層の第２の厚さ）とを測定したところ、製品エリアＳ１〜Ｓ４の内外における絶縁層２１の厚さにばらつきがあることが判明し、しかも、製品エリアＳ１〜Ｓ４の内外の絶縁層２１の厚さ及びそれらのばらつきに、有意な相関関係が成立していることも判明した。なお、本実施形態でいう絶縁層の厚さの「ばらつき」とは、製品エリア内外の随所において絶縁層２１の厚さが均一で一定ではなく、全体的及び／又は局所的に値の変動があることをいい、このような絶縁層２１の厚さのばらつきに起因して、層間接続の状態にもばらつき（変動）が生じ得る。以下に、製品エリア内外における絶縁層２１の厚さやそのばらつきに相関関係が成立していることを説明する。

図１７は、ワークボード１００における絶縁層２１の厚さの測定箇所を示す平面図である。同図において、ワークボート１００には、製品エリアＳ１〜Ｓ４の絶縁層２１の厚さ、及び、製品エリア外Ｔの絶縁層２１の厚さを、実際に断面を拡大観察して測定した箇所を示している。より詳しくは、同図に示す黒塗丸印(●)が、製品エリアＳ１〜Ｓ４における絶縁層２１の厚さを測定した箇所(３６箇所)を示し、黒塗三角印(▲)が、製品エリア外Ｔにおける絶縁層２１の厚さを測定した測定箇所(４５箇所)を示す。なお、本発明者はかかる測定を多数実施しているが、その測定箇所は、図１７に示す箇所に限られず、また、測定数も図１７に示す数に限られるものではない。

図１８は、図１７に示す測定箇所における測定値に基づいて、各ロットの製品エリアＳ１〜Ｓ４における絶縁層２１の厚さと製品エリア外Ｔにおける絶縁層２１の厚さとの相関関係を示すグラフである。同図において、横軸はロット番号を示し、縦軸は、製品エリア内外における絶縁層２１の厚さの平均値に対する各測定値の割合(％)を示している。また、黒塗丸印(●)及び実線Ｌ４が、製品エリアＳ１〜Ｓ４における測定箇所(３６箇所)をロット毎に測定した測定値の平均値を示し、黒塗三角印(▲)及び一点鎖線Ｌ５が、ロット毎に製品エリア外Ｔにおける測定箇所(４５箇所)をロット毎に測定した測定値の平均値を示す。図１８に示す結果より、各ロットにおいて、製品エリアＳ１〜Ｓ４における絶縁層２１の厚さが変化すると、製品エリア外Ｔにおける絶縁層２１の厚さが略同様の比率で変化していることが確認され、このことから、製品エリア内外において、絶縁層２１の厚さに有意な相関関係が成立していることが理解される。

また、図１９は、図１７に示す測定箇所における測定値に基づいて、ワークボード１００の製品エリアＳ１〜Ｓ４における絶縁層２１の厚さと製品エリア外Ｔにおける絶縁層２１の厚さとの相関関係を示すグラフである。同図において、横軸は、製品エリア内外における絶縁層２１の厚さの平均値に対する製品エリアＳ１〜Ｓ４における絶縁層２１の厚さの各測定値の割合(％)を示し、縦軸は、製品エリア内外における絶縁層２１の厚さの平均値に対する製品エリア外Ｔにおける絶縁層２１の厚さの各測定値の割合(％)を示している。図１９に示すプロット値（黒塗菱形(◆)）及びその目安である実線Ｌ６（回帰分析によって算出）より、製品エリア内外において、絶縁層２１の厚さに、極めて強い相関関係が成立していることが判明した。なお、同図に示す「Ｒ²」値は相関係数を示している。

ここで、絶縁層２１の実際の厚さを測定する方法とは別に、絶縁層２１の誘電率を測定し、その測定値から絶縁層２１の厚さを換算測定することによっても、電子部品４１上から絶縁層２１の最上部までの厚さ（絶縁層の第１の厚さ）や、板状一体枠５１上から絶縁層２１の最上部までの厚さ（絶縁層の第２の厚さ）を、ワークボード１００の略全てのエリアに亘って測定することができる。

図２０及び図２１は、ワークボード１００の略全てのエリアに亘って絶縁層２１の誘電率を測定し、その測定値に基づいて算出した絶縁層２１の厚さを示すグラフである。なお、図２０及び図２１に示すワークボード１００の各要素は、図９に示すワークボード１００の各要素と対応している。

この測定においては、電子部品４１の代用品として、ワークボード１００の製品エリアＳ１〜Ｓ４に模擬基板（モックアップ、ミラー）をチップ化して内蔵させ、それらの模擬基板が内蔵されたエリアＳ１０毎に絶縁層２１の厚さを算出した。また、ワークボード１００の製品エリア外Ｔには実際の製品と同様に板状一体枠５１を内蔵させ、エリアＳ１０と同等の領域面積を有するエリアＴ１０毎に区切って絶縁層２１の厚さを算出した。また、同図において、各エリアＳ１０，Ｔ１０に記載された数値は、（各エリアの絶縁層２１の厚さの算出値−絶縁層２１の厚さの平均値）／（絶縁層２１の厚さの平均値）により求めた値を百分率（％）で示す。

具体的には、各エリアＳ１０，Ｔ１０に記載された数値は、例えば、ワークボード１００の絶縁層２１の厚さの平均値が１８μｍであり、任意のエリアＳ１０における絶縁層２１の厚さの算出値が２０μｍの場合、そのエリアＳ１０における厚さの百分率は、上記式に従って＋１１％と算出される。また、ワークボード１００の絶縁層２１の厚さの平均値が１８μｍであり、任意のエリアＳ１０における絶縁層２１の厚さの算出値が２５μｍの場合には、そのエリアＳ１０における厚さの百分率は＋３８％と算出される。このようにして求められた百分率（％）に基づいて、ワークボード１００に形成された絶縁層２１の厚さのばらつきの度合いを判定することができる。なお、図２０及び図２１において、各エリアＳ１０，Ｔ１０に記載された厚さの百分率（％）が大きいほど、且つ、各エリアＳ１０，Ｔ１０が濃く塗りつぶされて表示されているほど、そのエリアに形成された絶縁層２１の厚さが、絶縁層２１の厚さの全体的な平均値から大きく乖離していることを示している。

図２０は、上述した通常の製造工程（図６乃至図１６）を経た場合の、ワークボード１００の製品エリア内外における絶縁層２１の厚さのばらつきを示した平面図であり、この結果から、製品エリアＳ１〜Ｓ４での絶縁層２１の厚さのばらつきは小さいこと、及び、同様に製品エリア外Ｔでの絶縁層２１の厚さのばらつきも小さいことが理解される。

一方、図２１は、通常の製造工程で形成される絶縁層２１とは異なる加工条件で意図的に厚さのばらつきが有意に生じるように絶縁層を形成し、ワークボード１００の製品エリア内外における絶縁層２１の厚さのばらつきを測定評価した結果を示す平面図である。この結果より、製品エリアＳ１〜Ｓ４での絶縁層２１の厚さのばらつきが大きいと、製品エリア外Ｔでの絶縁層２１の厚さのばらつきも大きいことが理解される。

このように、図２０及び図２１に示す結果によっても、製品エリア内外での絶縁層２１の厚さのばらつきに有意な相関関係が存在することが確認された。

図２２は、通常の製造工程で形成される絶縁層２１とは異なる加工条件で意図的に厚さのばらつきを生じるように形成した絶縁層２１の厚さを、製品エリア内外において互いに隣接するエリアＳ１０，Ｔ１０で測定した結果を示すグラフである。図２２に示す黒塗菱形(◆)及び実線Ｌ７（Ｒ²は相関係数）により、製品エリア内外で隣接するエリアＳ１０，Ｔ１０の絶縁層の厚さには極めて強い相関関係が成立することが確認された。

また、図２３は、上述したのと同様に、絶縁層２１の誘電率の測定値に基づいて、各ロットの製品エリアＳ１〜Ｓ４における絶縁層２１の厚さと製品エリア外Ｔにおける絶縁層２１の厚さを算出して得た両者のばらつきの相関関係を示すグラフである。図２３に示す各プロット及び実線Ｌ８（Ｒ²は相関係数）によっても、各ロットにおいて、製品エリアＳ１〜Ｓ４における絶縁層２１の厚さが変化すると、製品エリア外Ｔにおける絶縁層２１の厚さも略同様の比率で変化していることがわかり、このことからも、製品エリア内外での絶縁層２１の厚さに有意な強い相関関係が成立していることが確認された。

さらに、一般的な基板をチップ化して内蔵した４枚のワークボード１００を１ロットとして実際の製造工程と同じ工程を実施した場合の、ワークボード１００の製品エリア外Ｔでの絶縁層２１の厚さを、図２４乃至図２７に示す。これらの結果は、絶縁層２１の誘電率に基づいて絶縁層２１の厚さを算出する方法を用いて得られたものであり、各図において各エリアＳ１０，Ｔ１０に記載された数値は、（各エリアにおける絶縁層２１の厚さの算出値−絶縁層２１の厚さの平均値）／（絶縁層２１の厚さの平均値）により求めた値を百分率（％）で示したものである。

図２４に示す１枚目のワークボード１００、図２５に示す２枚目のワークボード１００、及び図２６に示す３枚目のワークボード１００は、製品エリア外での絶縁層２１の厚さのばらつきの範囲（Ｒ）が３０％以内の範囲であることから、製品エリア外Ｔにおいて絶縁層２１の厚さのばらつきが比較的小さいと言える。これに対し、図２７に示す４枚目のワークボード１００では、そのばらつきの範囲（Ｒ）が４５％と比較的大きく、特に、製品エリアＳ１，Ｓ２間に形成された絶縁層２１の厚さのばらつきが大きいと言える。

ばらつきが特に大きかった製品エリアＳ1，Ｓ２間において、製品エリアＳ１内外で隣接するエリアを拡大してみると（図２８）、製品エリアＳ１内外の任意の列（Ｃ列〜Ｒ列）に対する製品エリア内外における絶縁層２１の厚さのばらつきにも有意な相関関係が成立することが判明した（図２９）。これらの結果により、４枚のワークボード１００を１ロットとして実際の製造工程と同じ工程を行った場合でも、製品エリア外Ｔで絶縁層２１の厚さにばらつきが生じていると、それに応じるように、製品エリアＳ１〜Ｓ４内における絶縁層２１の厚さにもばらつきが生じていることが理解され、この結果からも、製品エリア内外における絶縁層２１の厚さのばらつきに有意な相関関係が成立していることが確認された。

以上の相関関係を利用することにより、図６乃至１６の製造工程で製造される集合基板において、製品エリア内の電子部品４１と配線層３１とが導通しているか否かは、製品エリア外Ｔに内蔵された板状一体枠５１上の絶縁層２１の厚さに基づいて電子部品４１上の絶縁層２１の厚さを推定することにより有効に判定することができる。すなわち、図１７乃至図２９で示したように、製品エリア内外における絶縁層２１の厚さや絶縁層２１の厚さのばらつきに相関関係が成立しているので、板状一体枠５１上の絶縁層２１の厚さを判定すれば、電子部品４１上の絶縁層２１の厚さも判定できるため、製品エリアＳ１〜Ｓ４内に内蔵された電子部品４１と配線層３１とが導通していると高い確率で判定することができる。

そこで、本実施形態にかかる電子部品内蔵基板の検査においては、図６乃至１６の製造工程で製造される集合基板において、製品エリア内Ｓ１〜Ｓ４に内蔵された電子部品４１と配線層３１とが導通しているか否かの検査（導通検査）は、製品エリア外Ｔに内蔵された板状一体枠５１と測定用電極３５とで構成されるキャパシタ（コンデンサ）の容量Ｃ（板状一体枠５１と測定用電極３５との間の電気容量）を測定し、その測定結果に基づいて、板状一体枠５１と測定用電極３５との間の絶縁層２１の厚さ、ひいては、電子部品４１上の絶縁層２１の厚さを算定評価することにより、実施することが可能となる。

その測定手順は、具体的には、１つのエリアＴ１０上に形成された配線層３４及び測定用電極３５を用い、これらの配線層３４及び測定用電極３５に検査プローブ（検査端子）を接触させ、測定用電極３５と板状一体枠５１との間の容量Ｃを測定する。そして、測定された容量Ｃに基づいて、板状一体枠５１上における絶縁層２１の厚さｔ４を算出する。すなわち、板状一体枠５１と測定用電極３５との間の絶縁層２１の厚さｔ４は、次式（２）；
ｔ４＝εＳ/Ｃ ・・・ （２）、
で表わされる関係から求めることができる。なお、式中、εは絶縁層２１の誘電率を示し、Ｓは測定用電極３５の実効面積を示す。

この検査結果により、算出した絶縁層２１の厚さｔ４の値（実際値）と予め設定されている絶縁層２１の厚さｔ４の値（基準値）とを比較し、厚さｔ４の実際値が、その基準値の許容範囲内であれば、板状一体枠５１と配線層３４との電気的な接続状態は導通していると判定することができる。そして、製品エリア内外における絶縁層２１の厚さｔ３及び絶縁層２１の厚さｔ４のばらつきには、上述したとおり相関関係が成立しているので、板状一体枠５１と配線層３４とが電気的に接続されているという判定結果に基づいて、電子部品４１と配線層３１とが電気的に接続されていると判定することができる。

さらに、容量Ｃの測定方法を詳細に説明する。図３０は、ワークボード１００の一部を示す模式断面図である。同図に示す如く、図１６の製造工程時において形成された配線層３４及び測定用電極３５間に電圧を印加することにより、板状一体枠５１と測定用電極３５との間の容量Ｃを測定する。測定された容量Ｃの値を上記式（２）に代入することにより、板状一体枠５１と測定用電極３５との間の絶縁層２１の厚さｔ４を求めることができる。板状一体枠５１の厚さｔ２と電子部品４１の厚さｔ１は略同程度の厚さ（ｔ１≒ｔ２）であり、製品エリア内外における絶縁層２１の厚さや絶縁層２１の厚さのばらつきには、上述したとおり相関関係が成立しているので、製品エリア内における絶縁層２１の厚さｔ３も略同程度の厚さと推定することができる。

そして、得られた絶縁層２１の厚さｔ３の値（実際値）を、絶縁層２１の厚さｔ３の基準値と比較することにより、電子部品４１と配線層３１との接続状態を判定する。具体的には、実際値と基準値とを比較した場合に、実際値が基準値の所定の変動範囲（例えば、±１０％以内、±１５％以内、±２０％以内、±２５％以内等）であるなら、実際値は、その基準値の許容範囲内と判定し、電子部品４１と配線層３１が導通状態にあると判定することができる。一方、実際値が基準値の所定の変動範囲を超えている場合、実際値は、その基準値の許容範囲外と判定し、電子部品４１と配線層３１が非導通状態にあると判定する。

このような容量測定に基づく導通検査をロット毎に行った結果を図３１に示す。同図に示すグラフの横軸はロット番号であり、縦軸は絶縁層２１の厚さの割合（％）を示す。各プロットは、ロット毎に測定した絶縁層２１の厚さの割合における最小値、最大値及び平均値である。本実施形態の測定において、絶縁層２１の厚さの割合が＋２５．０（％）以内が正常に導通する絶縁層２１の厚さとした場合、例えばロット１番は、測定した絶縁層２１の厚さの割合が＋２５．０（％）を超えて高い値を示し、ワークシート１００の一部の箇所において絶縁層２１の厚さが比較的厚くなっており、配線層３４と板状一体枠５１とが局所的に導通していない可能性があるため、これらのロットは異常ロットであると判断される。

また、この場合、製品を管理する方法としては次のような手法を行うことができる。まず、絶縁層２１の厚さｔ３の実際値を許容範囲外であると判定した場合には、図１３で説明した切削工程時へのフィードバック制御を行う。すなわち、通常の加工条件よりも切削力を高めた条件で絶縁層２１を切削し、電子部品４１上又は板状一体枠５１上にビアホール２２，２３を形成する。このように、絶縁層２１の厚さｔ３の測定評価結果を、製造工程におけるプロセス条件の調整に直接反映することができるので、不良な個別基板の個数を減少させることができ、その結果、製品歩留まりを向上させることができる。

また、絶縁層２１の厚さｔ３の実際値を許容範囲外であると判定されたワークボート１００と同じラインで製造された複数のワークボード１００は異常ロットとして検出される。複数のワークボード１００は、ワークシート（ワークボード１００の１／４）毎に改めて板状一体枠５１上で導通検査を行い、絶縁層２１の厚さ異常を示したワークシートを検出する。その後、検出された異常なワークシートは取り除いて出荷するように管理することにより、出荷時の適正な品質管理及び品質保証を確実に実現することができる。

さらに、検出された異常なワークシートの製品エリアに内蔵された全ての電子部品４１ついて導通検査を行い、又は、全ての電子部品４１についてバーンイン（加熱）試験を行い、絶縁層２１の厚さ異常を示す電子部品４１を検出する。その後、検出された異常な電子部品４１を取り除いて個別基板を出荷するように管理することにより、不良な個別基板の個数を減少させることができるので、これによっても、製品歩留まりを向上させることが可能となる。

このように電子部品４１上にビアホール２２を形成する製造工程時に、板状一体枠５１上にもビアホール２３を形成させた後、板状一体枠５１と測定用電極３５との容量を測定するという簡便な検査を実施するだけで、電子部品４１と配線層３１との電気的な接続状態を直接的に測定することなく、電子部品４１と配線層３１との導通の有無を簡易かつ確実に精度よく判断することができる。

また、全ての集合基板の完成品の断面解析を行わずに、絶縁層２１に内蔵した電子部品４１と配線層３１との層間接続を簡便且つ精確に検査することができ、これにより、短時間に低コストで基板片（ワークシート又は個別基板）を作製することができるので、歩留まりを向上させて、生産性及び経済性を高め、且つ、製品の実装信頼性の向上を図ることも可能となる。

（第２実施形態）
図３２は、第２実施形態の測定方法を示すワークボード１００の模式断面図である。ワークボード１００は、第１実施形態で説明したワークボードと同様の構成を備えている。本実施形態における測定方法は、図１２の製造工程時において、板状一体枠５１に対向する測定用電極３５ａ，３５ｂ（第１の測定用電極）を導体層３２と同層に形成する。それぞれの測定用電極３５ａ，３５ｂと、それらに対向する板状一体枠５１によりキャパシタの電極板が２組形成され、このように形成された両キャパシタは、板状一体枠５１を介して直列に接続された構成を有する。

このように直列に接続されたキャパシタの容量Ｃは、各キャパシタの容量Ｃ１，Ｃ２の合成容量であるため、次式（３）；
１/Ｃ＝（１/Ｃ１＋１/Ｃ２） ・・・（３）、
で表わされる関係から求めることができる。求めた容量Ｃを上述の式（２）に代入することにより、板状一体枠５１上の絶縁層２１の厚さｔ４を求める。製品エリア内外における絶縁層２１の厚さや絶縁層２１の厚さのばらつきには、上述したとおり相関関係が成立しているので、板状一体枠５１上の絶縁層２１の厚さｔ４と電子部品４１上の絶縁層２１の厚さｔ３にも相関関係が成立する。また、本実施形態においても、板状一体枠５１の厚さ（高さ）と電子部品４１の厚さ（高さ）は略同程度の厚さ（高さ）なので、絶縁層２１の厚さ（高さ）も略同程度（ｔ３≒ｔ４）と推定することができる。このようにしても、絶縁層２１の厚さｔ４に基づいて、電子部品４１と配線層３１との間の絶縁層２１の厚さｔ３を判定することができる。

この場合の製品管理手法としては、例えば、電子部品４１上の絶縁層２１の厚さｔ３が製品の基準値の許容範囲外と判定されたときには、フィードフォワード制御を行うことができる。すなわち、測定用電極３５ａ，３５ｂを形成した製造工程（図１２）の次の製造工程（図１３）に、ここでの測定結果を反映させる。具体的には、図１３の製造工程において、通常の加工条件よりも切削力を高めた条件で絶縁層２１を切削した後、電子部品４１上又は板状一体枠５１上にビアホール２２，２３を形成する。

上述した第１実施形態においては、図１６に示す製造工程で測定した容量Ｃに基づく絶縁層２１の厚さｔ３の評価結果を、図１３に示す製造工程のプロセス条件にフィードバックさせて加工量を制御するようにしたのに対し、第２実施形態においては、図１３に示す製造工程のプロセス条件にフィードフォワードさせて加工量を制御することができる。このようにしても、絶縁層２１の厚さｔ３の測定評価結果を、製造工程におけるプロセス条件の調整に直接反映することができるので、不良な個別基板の個数を減少させることができ、その結果、製品歩留まりを向上させることができる。

（第３実施形態）
図３３は、第３実施形態の測定方法を示すワークボード１００の模式断面図である。ワークボード１００は、第１実施形態で説明したワークボード１００と同様の構成を備えるものである。図１３の製造工程時において、エッチングにより導体層３２の一部を除去したことで露出された絶縁層２１を切削し、板状一体枠５１上に接続孔２４を形成させて板状一体枠５１の一部を露出させる。接続孔２４は、第1実施形態におけるビアホール２３の開口径と同程度又はビアホールの開口径より大きな径であることが好ましい。

そして、絶縁層２１を介して板状一体枠５１に対向する測定用電極３５を、導体層３２の一部を除去することにより形成し、測定用電極３５と板状一体枠５１とによりキャパシタの電極板を形成させる。板状一体枠５１の露出された部位５６を他の測定用電極５６として用い、測定用電極３５，５６間に電圧を印加することにより、板状一体枠５１と測定用電極３５との間の容量Ｃを測定する。

このようにして測定した容量Ｃを、上述の式（２）に代入することにより、板状一体枠５１上の絶縁層２１の厚さｔ４を求める。製品エリア内外における絶縁層２１の厚さや絶縁層２１の厚さのばらつきには、上述したとおり相関関係が成立しているので、求めた板状一体枠５１上の絶縁層２１の厚さｔ４と電子部品４１上の絶縁層２１の厚さｔ３とにも相関関係が成立する。また、本実施形態においても、板状一体枠５１の厚さ（高さ）と電子部品４１の厚さ（高さ）は略同程度の厚さ（高さ）なので、絶縁層２１の厚さ（高さ）も略同程度（ｔ４≒ｔ３）と推定できる。よって、この場合にも、板状一体枠５１上の絶縁層２１の厚さｔ４に基づいて、電子部品４１と配線層３１との間の絶縁層２１の厚さｔ３を判定することができる。

このときの製品管理手法としては、例えば、電子部品４１上の絶縁層２１の厚さｔ３が製品の許容範囲外と判定された場合には、次の製造工程の前に、通常の加工条件よりも切削力を高めた条件で絶縁層２１を再度切削し、電子部品４１上又は板状一体枠５１上にビアホール２２，２３を形成する。このように、第３実施形態においては、図１３に示す製造工程において追加の加工処理を施すことができるので、このようにしても、不良な個別基板の個数を減少させることができ、製品歩留まりを向上させることが可能となる。

また、上述した第２実施形態においては、キャパシタが直列に接続されているため、第１及び第３実施形態で測定したキャパシタの容量の半分の容量が測定結果として出力される。これにより、算出される総容量Ｃの値によっては板状一体枠５１上の絶縁層２１の厚さｔ４を推定することが難しいこともあり得るのに対し、第３実施形態においては、測定した容量Ｃから直接的に板状一体枠５１上の絶縁層２１の厚さｔ４を算出できるので、電子部品４１上の絶縁層２１の厚さｔ３の判定を更に容易にできる利点がある。

（第４実施形態）
図３４は、第４実施形態の測定方法を示すワークボード１００の模式断面図である。ワークボード１００は、第１実施形態で説明したワークボード１００と同様の構成を有する。図１０に示す製造工程時において、板状一体枠５１の一部の部位５７が露出するように、絶縁層２１を形成する。その後、第３実施形態と同様に、絶縁層２１が覆われた板状一体枠５１に対向する測定用電極３５を導体層３２と同層に形成し、測定用電極３５と板状一体枠５１とを電極板とするキャパシタを構成する。

そして、板状一体枠５１の部位５７を他の測定用電極５７として用い、測定用電極３５，５７間に電圧を印加することにより、測定用電極３５と板状一体枠５１との間の容量Ｃを測定する。

このような第４実施形態の測定方法によれば、第２実施形態と同様の効果が奏され、フィードフォワード制御を行うことができる。すなわち、図１２に示す製造工程で電子部品４１上の絶縁層２１の厚さｔ３が許容範囲内か否かを判定することができるので、容量Ｃに基づく絶縁層２１の厚さの評価結果を、図１３に示す製造工程のプロセス条件に反映にすることができる。このように第４実施形態によっても、不良な個別基板の個数を減少させることができ、製品歩留まりを向上させることができる。

（第５実施形態）
図３５は、第５実施形態の測定方法を示すワークボード１００の模式断面図である。ワークボード１００は、以下に説明する測定用電極を除いて、第１実施形態で説明したワークボード１００と同様の構成を有するものである。ここでは、図６に示す製造工程時において、配線層１２ａと同層に測定用電極３５ｄを形成し、配線層１２ｂと同層に測定用電極３５ｃを形成する。その後、図１２の製造工程時において、板状一体枠５１に対向する測定用電極３５ａを導体層３２と同層に形成する。測定用電極３５ａ，３５ｄ（第１の測定用電極，第２の測定用電極）と、それらに対向する板状一体枠５１によりキャパシタの電極板が２組形成され、測定用電極３５ｄとそれに対向する測定用電極３５ｃ（第３の測定用電極）によりキャパシタの電極板が１組形成され、このように形成された３つのキャパシタは、板状一体枠５１を介して直列に接続された構成を有する。

そして、このように構成された測定用電極３５ａ，３５ｃ間に電圧を印加することにより、各キャパシタの容量Ｃ１，Ｃ２，Ｃ３の合成容量Ｃを測定する。

このように、直列に接続されたキャパシタの合成容量Ｃは、次式（４）；
１/Ｃ＝（１/Ｃ１＋１/Ｃ２＋１/Ｃ３） ・・・（４）、
で表わされる。ここで、αを係数として、下記式（５）；
Ｃ２＝Ｃ３＝αＣ１ ・・・（５）、
が成立すると仮定した場合に、式（５）を式（４）に代入すると、容量Ｃ１，Ｃ２，Ｃ３の合成容量Ｃは、下記式（６）；
Ｃ＝［α/（α＋２）］・Ｃ１ ・・・（６）、
に示す関係で表わされ、更に変形して下記式（７）；
Ｃ/Ｃ１＝α/（α＋２） ・・・（７）、
で表わされる関係式が得られる。この式（７）に基づいて、係数αとＣ/Ｃ１の数値の関係表を図３６に示す。これによれば、係数αが大きな値になるほど合成容量Ｃと測定対象の容量Ｃ１とが近接した値（Ｃ≒Ｃ１）になることが理解される。

このことから、容量Ｃ１が容量Ｃ２，Ｃ３に対して非常に小さな容量値（Ｃ１＜＜Ｃ２，Ｃ３）となるようにワークボード１００を設計することにより、具体的には、係数α＝３８以上となるように設計することにより、測定用電極３５ａ，３５ｃ間での合成容量Ｃを測定することによって、測定対象の容量Ｃ１を実質的に測定することができることが理解される。本発明者の知見によれば、測定係数α＝３８以上となるようにワークボード１００を設計することにより、電子部品４１上の絶縁層２１の厚さを、基準値の±５％以下の厚さで評価・管理できることが確認された。

かかる第５実施形態の測定方法によれば、第２実施形態と同様の効果が奏され、フィードフォワード制御を行うことができる。すなわち、図１２に示す製造工程で電子部品４１上の絶縁層２１の厚さｔ３が許容範囲内か否かを判定できるので、その測定結果を図１３に示す製造工程のプロセス条件に反映にすることができる。このように第５実施形態によっても、不良な個別基板の個数を減少させることができ、製品歩留まりを向上させることができる。

（第６実施形態）
図３７は、第６実施形態の測定方法を示すワークボード２００の模式断面図である。ワークボード２００は、図示の如く、基板１１の絶縁層１３上に厚さの異なる樹脂シート２５ａ，２５ｂが載置され、絶縁層２１の内部の所定位置に板状一体枠５１に代えて板状一体枠６１（導体）が埋設され、測定用電極３５に代えて測定用電極３５ａ，３５ｅ，３５ｆ（第１の測定用電極）が、板状一体枠５１とビアホールを介して接続していた測定用電極３４に代えて板状一体枠６１とビアホールを介して接続している測定用電極３４ａ，３４ｅ，３４ｆが追設されたこと以外は、上記の第１実施形態のワークボード１００（図３０参照）と同様に構成されたものである。

板状一体枠６１は、絶縁層１３及び樹脂シート２５ａ，２５ｂ上に段差を有する階段状に設けられており、かかる構造により、絶縁層２１の内部の異なるレベルに配置された部位を有する。本実施形態では、板状一体枠６１のそれぞれ異なるレベルの部位のうち少なくとも１つ、たとえば板状一体枠６１と樹脂シート２５ａとを積層した部分の上面は、電子部品４１と同じレベルに位置し、電子部品４１上の絶縁層２１の厚さｔ３と板状一体枠６１上の絶縁層２１の厚さｔ４（板状一体枠６１から測定用電極３５ａまでの距離）とが略同程度の厚さ（ｔ３≒ｔ４）になっている。

また、板状一体枠６１の他のレベルの部位では、電子部品４１上の絶縁層２１の厚さｔ３より板状一体枠６１上の絶縁層の厚さｔ５，ｔ６（板状一体枠６１からそれぞれ測定用電極３５ｅ，３５ｆまでの距離）が順に厚くなるようにされている。

測定用電極３４ａ，３４ｅ，３４ｆ及び測定用電極３５ａ，３５ｅ，３５ｆを形成する工程は次のように行われる。すなわち、図８の製造工程時において、絶縁層２１を介して異なるレベルの板状一体枠６１に対向するように、測定用電極３４ａ，３４ｅ，３４ｆ，３５ａ，３５ｅ，３５ｆを導体層３２と同層に形成し、このうち測定用電極３４ａ，３４ｅ，３４ｆは、その後の製造工程時において異なるレベルの板状一体枠６１と導通するように形成される。これにより、それぞれの測定用電極３５ａ，３５ｅ，３５ｆと、それらに対向する板状一体枠６１により異なる容量値を有するキャパシタの電極板が３組形成される。第６実施形態の測定方法では、図１６の製造工程時において、この測定電極を３４ａと３５ａ，３４ｅと３５ｅ，３４ｆと３５ｆとする３つのキャパシタのそれぞれの容量Ｃ１，Ｃ２，Ｃ３を測定し、その値を上述した式（２）に代入することにより、板状一体枠６１上の各厚さｔ４，ｔ５，ｔ６を算出し、電子部品４１上の絶縁層２１の厚さｔ３を判定する。なお、３４ａ，３４ｅ，３４ｆに対応する部位のビアホールの形成に際しては、電子部品４１上に形成するビアホールの加工条件と同じであることが望ましい。

このような板状一体枠６１を用いても、第１実施形態と同様の作用効果が奏される。しかも、板状一体枠６１上の絶縁層２１の異なる厚さｔ４，ｔ５，ｔ６の部位の容量測定を行い、それらの異なる厚さを求めることができ、それと同時に測定用電極３４ａ，３４ｅ，３４ｆに対応するビアホールの加工条件において、絶縁層２１の厚みがどの程度の厚みであれば、当該加工条件が適切であるかを確認することができる。第１から第５の実施形態では、主に絶縁層２１の厚さのみを管理していたのに対して、第６の実施形態ではビアの加工状態も含めて管理することが可能となる。これにより、たとえば、ブラスト処理でのビア接続を行う場合に、ブラスト粉末の磨耗で絶縁層２１の研削量の減少など、異常を検知することができ、品質維持に貢献することが可能である。

（第７実施形態）
第７実施形態の測定方法では、測定用電極と板状一体枠５１とから板状一体枠５１上において、キャパシタとインダクタを形成し、それらで構成されるＬＣ回路の共振周波数ｆを測定し、その測定した共振周波数ｆから容量を算出し、板状一体枠５１上の絶縁層２１の厚さｔ４を求め、絶縁層２１の厚さｔ４から電子部品４１上の絶縁層２１の厚さｔ３を判定する。

図３８は、第７実施形態の測定方法を示すワークボード１００の模式断面図であり、上述したキャパシタとインダクタとを直列に接続した場合の構成を示し、図３９は、図３８のワークボード１００の模式平面図であり、図４０は、そのワークボード１００に形成されたＬＣ直列回路の等価回路図である。

また、図４１も、第７実施形態の測定方法の他の例を示すワークボード１００の模式断面図であり、上述したキャパシタとインダクタとを並列に接続した場合の構成を示し、図４２は、図４１のワークボード１００の模式平面図であり、図４３は、そのワークボード１００に形成されたＬＣ並列回路の等価回路図である。なお、第７実施形態では、他の引出配線等を省いて図示している（これ以降の実施形態においても同様とする。）。

まず、キャパシタとインダクタとを直列に接続させる場合には、図１２に示す製造工程において、絶縁層２１を介して板状一体枠５１に対向する測定用電極３５ａ，３５ｂ，３５ｆを導体層３２と同層に形成し、測定用電極３５ａ，３５ｂと板状一体枠５１とを電極板とするキャパシタを形成し、測定用電極３５ｂ，３５ｆ間にインダクタを形成する。そして、測定用電極３５ａ，３５ｆ間に高周波信号を印加して、そのＬＣ回路の共振周波数ｆを測定する。

一方、キャパシタとインダクタとを並列に接続させる場合には、図１２に示す製造工程において、絶縁層２１を介して板状一体枠５１に対向する測定用電極３５ａ，３５ｂ，３５ｆを導体層３２と同層に形成し、測定用電極３５ａ，３５ｂと板状一体枠５１とを電極板とするキャパシタを形成し、測定用電極３５ｂ，３５ｆ間にインダクタを形成する。そして、測定用電極３５ａ，３５ｂ間に高周波信号を印加して、そのＬＣ回路の共振周波数ｆを測定する。

キャパシタとインダクタとを直列に接続した場合でも、並列に接続した場合でも、そのＬＣ回路の共振周波数ｆは、下記式（８）；
ｆ＝１/（２π（ＬＣ）^1/2） ・・・（８）、
で表すことができる。なお、式中、ＣはコンデンサＣ１，Ｃ２の合成容量を示し、Ｌはインダクタのインダクタンスを示す。

共振周波数ｆが測定された場合には、予め実測もしくはシミュレーション等により既知となっているＬの値から、上述した式（８）、式（３）、及び式（２）で表わされる関係式を用いて、板状一体枠５１上の絶縁層２１の厚さｔ４を求め、その結果に基づいて、電子部品４１上の絶縁層２１の厚さｔ３を判定することができる。このように、直列及び並列のＬＣ回路に基づいて共振周波数ｆを測定することによっても、板状一体枠５１上の絶縁層２１の厚さｔ４を求めることができ、電子部品４１と配線層３１との間の絶縁層２１の厚さｔ３を判定することができる。

（第８実施形態）
第８実施形態の測定方法でも、第７実施形態の測定方法と同様に、板状一体枠５１上に形成したキャパシタとインダクタとを使用して、それらで構成されるＬＣ回路の共振周波数ｆを測定し、その測定した共振周波数ｆから容量を算出し、板状一体枠５１上の絶縁層２１の厚さｔ４を求め、絶縁層２１の厚さｔ４から電子部品４１上の絶縁層２１の厚さｔ３を判定する。

図４４は、第８実施形態の測定方法を示すワークボード１００の模式断面図であり、上述したキャパシタとインダクタとを直列に接続した場合の構成を示し、図４５は、図４４のワークボード１００の模式平面図であり、図４６は、そのワークボード１００に形成されたＬＣ直列回路の等価回路図である。

また、図４７も、第８実施形態の測定方法の他の例を示すワークボード１００の模式断面図であり、上述したキャパシタとインダクタとを並列に接続した場合の構成を示し、図４８は、図４７のワークボード１００の模式平面図であり、図４９は、そのワークボード１００に形成されたＬＣ並列回路の等価回路図である。

まず、キャパシタとインダクタとを直列に接続させる場合には、図３３に示したように、測定用電極３５と板状一体枠５１の露出された部位５６を他の測定用電極５６として測定用電極３５と板状一体枠５１間にキャパシタを形成する。さらに、測定用電極３５ｇを導体層３２と同層に形成し、測定用電極３５，３５ｇ間にインダクタを形成する。そして、測定用電極３５ｇ，５６間に高周波信号を印加して、そのＬＣ回路の共振周波数ｆを測定する。

一方、キャパシタとインダクタとを並列に接続させる場合には、図３３で示したように、測定用電極３５と板状一体枠５１の露出された部位５６を他の測定用電極５６として測定用電極３５と板状一体枠５１間にコンデンサを形成し、さらに、測定用電極３５，５６間にインダクタを形成する。そして、測定用電極３５，５６間に高周波信号を印加して、そのＬＣ回路の共振周波数ｆを測定する。

このような第８実施形態の測定方法によっても、上述した第７実施形態におけるのと同様にして、式（８）、及び式（２）で表わされる関係から、板状一体枠５１上の絶縁層２１の厚さｔ４を求め、その結果に基づいて、電子部品４１上の絶縁層２１の厚さｔ３を判定することができる。

（第９実施形態）
第９実施形態の測定方法も、第７及び第８実施形態の測定方法と同様に、板状一体枠５１上に形成したキャパシタとインダクタとを使用して、それらで構成されるＬＣ回路の共振周波数ｆを測定し、その測定した共振周波数ｆから容量を算出し、板状一体枠５１上の絶縁層２１の厚さｔ４を求め、絶縁層２１の厚さｔ４から電子部品４１上の絶縁層２１の厚さｔ３を判定する。

図５０は、第９実施形態の測定方法を示すワークボード１００の模式断面図であり、上述したキャパシタとインダクタとを直列に接続した場合の構成を示し、図５１は、図５０のワークボード１００の模式平面図であり、図５２は、そのワークボード１００に形成されたＬＣ直列回路の等価回路図である。

また、図５３も、第９実施形態の測定方法の他の例を示すワークボード１００の模式断面図であり、上述したキャパシタとインダクタとを並列に接続した場合の構成を示し、図５４は、図５３のワークボード１００の模式平面図であり、図５５は、そのワークボード１００に形成されたＬＣ並列回路の等価回路図である。

本実施形態でも、キャパシタとインダクタとを直列に接続させる場合には、図３０に示したように、板状一体枠５１と測定用電極３４との間を導通させ、板状一体枠５１と測定用電極３５との間にキャパシタを形成する。さらに、測定用電極３５ｇを導体層３２と同層に形成し、測定用電極３５，３５ｇ間にインダクタを形成する。そして、測定用電極３４，３５ｇ間に高周波信号を印加して、そのＬＣ回路の共振周波数ｆを測定する。

また、キャパシタとインダクタとを並列に接続させる場合には、板状一体枠５１と測定用電極３５との間にキャパシタを形成し、さらに、測定用電極３４，３５間にインダクタを形成する。そして、測定用電極３４，３５間に高周波信号を印加して、そのＬＣ回路の共振周波数ｆを測定する。

このような第９実施形態の測定方法によっても、上述した第８実施形態におけるのと同様にして、式（８）、及び式（２）で表わされる関係から、板状一体枠５１上の絶縁層２１の厚さｔ４を求め、その結果に基づいて、電子部品４１上の絶縁層２１の厚さｔ３を判定することができる。

（第１０実施形態）
第１０実施形態の測定方法も、第７乃至第９実施形態の測定方法と同様に、板状一体枠５１上に形成したキャパシタとインダクタとを使用して、それらで構成されるＬＣ回路の共振周波数ｆを測定し、その測定した共振周波数ｆから容量を算出し、板状一体枠５１上の絶縁層２１の厚さｔ４を求め、絶縁層２１の厚さｔ４から電子部品４１上の絶縁層２１の厚さｔ３を判定する。

図５６は、第１０実施形態の測定方法を示すワークボード１００の模式断面図であり、上述したキャパシタとインダクタとを直列に接続した場合の構成を示し、図５７は、図５６のワークボード１００の模式平面図であり、図５８は、そのワークボード１００に形成されたＬＣ直列回路の等価回路図である。

この場合、図３５に示したように、測定用電極３５ａ，３５ｄと、それらに対向する板状一体枠５１によりキャパシタの電極板が２組形成され、測定用電極３５ｄと対向する測定用電極３５ｃによりキャパシタの電極板が１組形成される。このように形成された３つのキャパシタは、板状一体枠５１を介して直列に接続されている。さらに導体層３２と同層に測定用電極３５ｇを形成させ、測定用電極３５ａ，３５ｇ間にインダクタを形成する。そして、測定用電極３５ｇ，３５ｃ間に高周波信号を印加して、そのＬＣ回路の共振周波数ｆを測定する。

このような第１０実施形態の測定方法によっても、上述した式（８）、式（４）乃至式（７）、及び式（２）で表わされる関係から、板状一体枠５１上の絶縁層２１の厚さｔ４を求め、電子部品４１上の絶縁層２１の厚さｔ３を判定することができる。

（第１１実施形態）
この第１１実施形態の測定方法も、第７乃至第１０実施形態の測定方法と同様に、板状一体枠５１上に形成したキャパシタとインダクタとを使用して、それらで構成されるＬＣ回路の共振周波数ｆを測定し、その測定した共振周波数ｆから容量を算出し、板状一体枠５１上の絶縁層２１の厚さｔ４を求め、絶縁層２１の厚さｔ４から電子部品４１上の絶縁層２１の厚さｔ３を判定する。

図５９は、第１１実施形態の測定方法を示すワークボード１００の模式断面図であり、上述したキャパシタとインダクタとを直列に接続した場合の構成を示し、図６０は、図５９のワークボード１００の模式平面図であり、図６１は、そのワークボード１００に形成されたＬＣ直列回路の等価回路図である。

この場合、図３４に示したように、測定用電極３５とそれに対向する板状一体枠５１とからキャパシタが形成され、さらに、導体層３２と同層に測定用電極３５ｇを形成し、測定用電極３５，３５ｇ間にインダクタを形成する。そして、測定用電極である板状一体枠５１の部位５７と測定用電極３５ｇ間に高周波信号を印加して、そのＬＣ回路の共振周波数ｆを測定する。

このような第１１実施形態の測定方法によっても、上述した式（８）、及び式（２）で表わされる関係から、板状一体枠５１上の絶縁層２１の厚さｔ４を求め、板状一体枠５１上の絶縁層２１の厚さｔ４と電子部品４１上の絶縁層２１の厚さｔ３とが略同程度の厚さ（ｔ３≒ｔ４）であることから、電子部品４１上の絶縁層２１の厚さｔ３を判定することができる。

（第１２実施形態）
図６２は、第１２実施形態の測定方法を示すワークボード１００の模式断面図であり、図６３は、図６２のワークボード１００の模式平面図である。

この第１２実施形態の測定方法では、板状一体枠５１上に形成した伝送線路を使用して分布定数回路を形成し、その回路のインピーダンスＺ０を測定し、測定されたインピーダンスＺ０に基づいて板状一体枠５１上の絶縁層２１の厚さｔ４を求め、板状一体枠５１上の絶縁層２１の厚さｔ４から電子部品４１上の絶縁層２１の厚さｔ３を判定する。

具体的には、図１６に示す製造工程において、板状一体枠５１と導通する測定用電極３６ａ，３６ｂを板状一体枠５１と対向するように導体層３２と同層に形成した後、板状一体枠５１上であり、且つ導体層３２と同層に導体幅Ｗのマイクロストリップ線路Ｍを形成する。そして、測定用電極３６ａ，３６ｂをグランド端子として、マイクロストリップ線路ＭのインピーダンスＺ０を測定する。

ここで、下記式（９）；
Ｗ/ｔ４≦１ ・・・（９）、
で表わされる関係が満たされるとき、この分布定数回路のインピーダンスＺ０については、下記式（１０）；
Ｚ０＝60/（ε_r）^0.5×ln（8×ｔ４/Ｗ＋0.25×Ｗ/ｔ４) ・・・（１０）、
で表わされる関係が成立する。

また、下記式（１１）；
Ｗ/ｔ４≧１ ・・・（１１）、
で表わされる関係が満たされるとき、この分布定数回路のインピーダンスＺ０については、下記式（１２）；
Ｚ０＝120π/（ε_r）^0.5×〔Ｗ/ｔ４＋1.393＋0.667×ln（Ｗ/ｔ４＋1.444）〕^-1 ・・・（１２）
で表わされる関係が成立する。なお、上式においてε_rは、絶縁層２１の比誘電率を示す。

このように板状一体枠５１をグラウンド（ＧＮＤ）とする分布定数回路が形成された第１２実施形態の測定方法によっても、式（９）乃至式（１２）で表わされる関係から、板状一体枠５１上の絶縁層２１の厚さｔ４を求めることができるので、板状一体枠５１上の絶縁層２１の厚さｔ４と電子部品４１上の絶縁層２１の厚さｔ３とが略同程度の厚さ（ｔ４≒ｔ３）であることから、電子部品４１上の絶縁層２１の厚さｔ３を判定することができる。

（第１３実施形態）
図６４は、第１３実施形態の測定方法を示すワークボード１００の模式断面図であり、図６５は、図６４のワークボード１００の模式平面図である。

この第１３実施形態の測定方法では、第１２実施形態の測定方法と同様に、板状一体枠５１上に形成した伝送線路を使用して分布定数回路を形成し、その回路のインピーダンスＺ０を測定し、測定されたインピーダンスＺ０に基づいて板状一体枠５１上の絶縁層２１の厚さｔ４を求め、板状一体枠５１上の絶縁層２１の厚さｔ４から電子部品４１上の絶縁層２１の厚さｔ３を判定する。

具体的には、図１６に示す製造工程において、板状一体枠５１と導通するようにコプレーナ線路のグラウンド（ＧＮＤ）枠Ｇを板状一体枠５１と対向するように導体層３２と同層に形成した後、板状一体枠５１上であり、且つ導体層３２と同層に導体幅ａのコプレーナ線路Ｃを形成す。そして、グラウンド枠Ｇ上の任意の２点Ｇａ，Ｇｂをグランド端子として、コプレーナ線路ＣのインピーダンスＺ０を測定する。

このような分布定数回路のインピーダンスＺ０については、下記式（１３）乃至式（１８）；
Ｚ０＝377/2/（ε_rＫ）^0.5×〔1/[Ｋ(ｋ)/Ｋ(ｋａ)＋Ｋ(ｋ１)/Ｋ(ｋ１ａ)]〕 ・・・（１３）、
ｋ＝ａ/ｂ ・・・（１４）、
ｋａ＝（１-ｋ²）^0.5 ・・・（１５）、
ｋ１ａ＝（１-ｋ１²）^0.5 ・・・（１６）、
ｋ１＝ｔａｎｈ(π×ａ/４/ｔ４)/ｔａｎｈ(π×ｂ/４/ｔ４) ・・・（１７）、
ε_rＫ＝[１＋ε_rＫ(ｋａ)/Ｋ(ｋ)×Ｋ(ｋ１)/Ｋ(ｋ１ａ)]/[１＋Ｋ(ｋａ)/Ｋ(ｋ)×Ｋ(ｋ１)/Ｋ(ｋ１ａ)] ・・・（１８）、
で表される関係が成立する。なお、εｒは、絶縁層２１の比誘電率である。

このように板状一体枠５１及びグラウンド枠Ｇをグラウンド（ＧＮＤ）とする分布定数回路が形成された第１２実施形態の測定方法によっても、式（１３）乃至式（１８）で表される関係から、板状一体枠５１上の絶縁層２１の厚さｔ４を求めることができるので、板状一体枠５１上の絶縁層２１の厚さｔ４と電子部品４１上の絶縁層２１の厚さｔ３とが略同程度の厚さ（ｔ４≒ｔ３）であることから、電子部品４１上の絶縁層２１の厚さｔ３を判定することができる。

以上説明したとおり、本発明の電子部品内蔵基板、その製造方法、及び、その検査方法によれば、電子部品と配線層との電気的な接続状態を直接測定せずに、電子部品とは別体に設けた導体と測定用電極との間の容量測定によって、その判定を簡便且つ精確に実施することができ、これにより生産性、経済性、及び製品信頼性の向上が図られるので、電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものに広く且つ有効に利用することができる。

１１…基板、１２，１３，２１…絶縁層、１２ａ，１２ｂ，２１ａ，３４…配線層、３５、３５ａ〜３５ｇ、３６ａ，３６ｂ…測定用電極、２５ａ，２５ｂ…樹脂シート、４１…電子部品、４２…ランド電極、５１，６１…板状一体枠（導体）、１００，２００…ワークボード（集合基板）、Ｓ１〜Ｓ４…製品エリア、Ｓ１０…製品エリア内の１エリア、Ｔ…非製品エリア、Ｔ１０…非製品エリア内の１エリア、Ｍ…マイクロストリップ線路、Ｃ…コプレーナ線路、Ｇ，Ｇａ，Ｇｂ…グランド枠、Ｗ…窓。

Claims (17)

1. 基体と、
   前記基体上に載置された複数の電子部品と、
   前記基体における前記複数の電子部品の非載置部に載置された導体と、
   前記複数の電子部品と前記導体とを覆うように形成された絶縁層と、
   前記絶縁層に形成されており、且つ、前記電子部品に接続された第１の配線と、
   前記絶縁層上に形成されており、且つ、前記導体と対向するように設けられた第１の測定用電極と、
   を有し、
   前記導体は、枠状をなし且つ前記複数の電子部品を取り囲むように配置される導体枠であり、
   前記複数の電子部品は、前記導体枠の窓によって画定される製品エリアに載置され、
   前記導体枠と、前記第１の測定用電極と、該導体枠及び該第１の測定用電極の間の前記絶縁層とを用い、キャパシタの電気容量測定、又は、マイクロスプリット線路のインピーダンス測定によって、前記導体枠の上面より上の前記絶縁層の厚さを求めるように構成された、
   電子部品内蔵基板。
2. 前記キャパシタは、前記導体枠と、前記第１の測定用電極と、該導体枠及び該第１の測定用電極の間の前記絶縁層とから構成されるものである、
   請求項１記載の電子部品内蔵基板。
3. 前記マイクロスプリット線路は、前記導体枠上に前記絶縁層を介して形成されたものである、
   請求項１記載の電子部品内蔵基板。
4. 前記絶縁層に形成されており、且つ、前記導体枠に接続された第２の配線を有する、
   請求項１〜３のいずれか１項記載の電子部品内蔵基板。
5. 前記基体に形成されており、且つ、前記導体枠と対向するように設けられた第２の測定用電極を有する、
   請求項１〜３のいずれか１項記載の電子部品内蔵基板。
6. 前記基体に形成されており、且つ、前記第２の測定用電極と対向するように設けられた第３の測定用電極を有する、
   請求項５記載の電子部品内蔵基板。
7. 前記導体枠が、板状をなし且つ一体に形成された板状一体枠である、
   請求項１〜６のいずれか１項記載の電子部品内蔵基板。
8. 基体を準備する工程と、
   前記基体上に複数の電子部品を載置する工程と、
   前記基体における前記複数の電子部品の非載置部に導体を載置する工程と、
   前記複数の電子部品と前記導体とを覆う絶縁層を形成する工程と、
   前記電子部品に接続する第１の配線を前記絶縁層に形成する工程と、
   前記導体と対向する第１の測定用電極を前記絶縁層上に形成する工程と、
   を有し、
   前記導体として、枠状をなし且つ前記複数の電子部品を取り囲む導体枠を用い、
   前記複数の電子部品を、前記導体枠の窓によって画定される製品エリアに載置する、
   電子部品内蔵基板の製造方法。
9. 前記導体に接続する第２の配線を前記絶縁層に形成する工程を有する、
   請求項８記載の電子部品内蔵基板の製造方法。
10. 前記導体と対向する第２の測定用電極を前記基体に形成する工程を有する、
    請求項８記載の電子部品内蔵基板の製造方法。
11. 前記第２の測定用電極と対向する第３の測定用電極を前記基体に形成する工程を有する、
    請求項１０記載の電子部品内蔵基板の製造方法。
12. 前記導体枠として、板状をなし且つ一体に形成された板状一体枠を用いる、
    請求項８〜１１のいずれか１項記載の電子部品内蔵基板。
13. 請求項８乃至１２のいずれか１項記載の電子部品内蔵基板の製造方法を実施する工程と、
    前記導体枠と、前記第１の測定用電極と、該導体枠及び該第１の測定用電極の間の前記絶縁層とを用い、キャパシタの電気容量測定、又は、マイクロスプリット線路のインピーダンス測定によって、前記導体枠の上面より上の前記絶縁層の厚さを求める工程と、
    前記導体枠の上面より上の前記絶縁層の厚さに基づいて前記電子部品と前記第１の配線との接続状態を判定する工程と、
    を有する電子部品内蔵基板の検査方法。
14. 前記キャパシタは、前記導体枠と、前記第１の測定用電極と、該導体枠及び該第１の測定用電極の間の前記絶縁層とから構成される、
    請求項１３記載の電子部品内蔵基板の検査方法。
15. 前記導体枠上に前記絶縁層を介して前記マイクロスプリット線路を形成する、
    請求項１３記載の電子部品内蔵基板の検査方法。
16. 前記電子部品と前記第１の配線との接続状態を判定する工程において、前記電子部品と前記第１の配線とが接続されていないと判定されたときに、前記第１の配線を形成するための接続孔の加工量をより増大させるように、該接続孔の加工条件を調節する工程を有する、
    請求項１３〜１５のいずれか１項記載の電子部品内蔵基板の検査方法。
17. 前記導体枠として、板状をなし且つ一体に形成された板状一体枠を用いる、
    請求項１３〜１６のいずれか１項記載の電子部品内蔵基板の検査方法。