JP4906017B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4906017B2 JP4906017B2 JP2000284543A JP2000284543A JP4906017B2 JP 4906017 B2 JP4906017 B2 JP 4906017B2 JP 2000284543 A JP2000284543 A JP 2000284543A JP 2000284543 A JP2000284543 A JP 2000284543A JP 4906017 B2 JP4906017 B2 JP 4906017B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- film
- pixel
- display device
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は半導体素子（半導体薄膜を用いた素子）を基板上に作り込んで形成されたＥＬ（エレクトロルミネッセンス）表示装置及びそのＥＬ表示装置を表示ディスプレイとして有する電子装置（電子デバイス）に関する。
【０００２】
【従来の技術】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００３】
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００４】
そしてさらに、自発光型素子としてＥＬ素子を有したアクティブマトリクス型ＥＬ表示装置の研究が活発化している。ＥＬ表示装置は有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００５】
ＥＬ表示装置は、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、イーストマン・コダック・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬ表示装置は殆どこの構造を採用している。
【０００６】
また他にも、画素電極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。ＥＬ層に対して蛍光性色素等をドーピングしても良い。
【０００７】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光することを、ＥＬ素子が駆動すると呼ぶ。
【０００８】
なお、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【０００９】
【発明が解決しようとする課題】
【００１０】
ＥＬ表示装置には大きく分けて四つのカラー化表示方式があり、Ｒ（赤）Ｇ（緑）Ｂ（青）に対応した三種類のＥＬ素子を形成する方式、白色発光のＥＬ素子とカラーフィルターを組み合わせた方式、青色又は青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を使用してＲＧＢに対応したＥＬ素子を重ねる方式がある。
【００１１】
しかし一般に有機ＥＬ材料は、赤色の発光輝度が、青色、緑色の発光輝度に比べて低いものが多い。そのような発光特性を有する有機ＥＬ材料をＥＬ表示装置に用いた場合、表示する画像の赤色の輝度が低くなってしまう。
【００１２】
また赤色の発光輝度が青色、緑色の発光輝度に比べて低いため、赤色よりもやや波長の短い橙色の光を赤色の光として用いる方法が従来行われてきた。しかしこの場合もＥＬ表示装置が表示する画像の赤色そのものの輝度は低く、赤色の画像を表示しようとしたときに、橙色として表示されてしまう。
【００１３】
上述したことに鑑み、赤色、青色、緑色の発光輝度が異なる有機ＥＬ材料を用いたＥＬ表示装置において、所望する赤色、青色、緑色の発光輝度のバランスの良い画像を表示するＥＬ表示装置を提供することを課題とする。
【００１４】
【課題を解決するための手段】
本出願人は、ＥＬ表示装置を時分割階調表示し、発光輝度の低い色の表示を行うＥＬ素子に印加される電圧を、発光輝度の比較的高い色の表示を行うＥＬ素子に印加される電圧より大きくなるようにした。
【００１５】
ＥＬ素子への電流の制御を行うＥＬ駆動用ＴＦＴは、ＥＬ素子を発光させるために、ＥＬ駆動用ＴＦＴの駆動を制御するスイッチング用ＴＦＴよりも比較的多くの電流を流す。なおＴＦＴの駆動を制御するとは、ＴＦＴが有するゲート電極にかかる電圧を制御することで、そのＴＦＴをオン状態またはオフ状態にすることを意味する。特に本願発明は上記構成において、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴには、他の色を表示する画素のＥＬ駆動用ＴＦＴよりも多くの電流を流すこととなる。そのため発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴは、他の色を表示する画素のＥＬ駆動用ＴＦＴよりもホットキャリア注入によって早く劣化してしまうという問題が浮上してくる。
【００１６】
そこで本発明人は、ホットキャリア注入によるＥＬ駆動用ＴＦＴの劣化対策として、上記構成に加え、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さを、発光輝度の高い色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さより長くした。
【００１７】
なお本明細書においてＬＤＤ領域の長さとは、ソース領域とドレイン領域を結ぶ方向におけるＬＤＤ領域の長さを意味する。
【００１８】
また同時に、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）を、発光輝度の比較的高い色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）より大きくした。
【００１９】
なお本明細書においてチャネル幅（Ｗ）とは、ソース領域とドレイン領域を結ぶ方向に対して垂直方向におけるチャネル領域の長さを意味する。
【００２０】
本願発明は上記構成により、印加される電圧が高くなることによってＥＬ駆動用ＴＦＴが制御する電流の量が増えても、ＥＬ駆動用ＴＦＴの劣化を抑えることができる。そしてなおかつ、ＥＬ素子に印加される電圧の値によって、そのＥＬ素子の発光輝度を調節することが可能になり、赤色、青色、緑色の発光輝度のバランスが良い、色鮮やかな画像を表示することが可能になる。なお本願構成を時分割階調表示以外にも用いることは可能である。
【００２１】
以下に本願発明の構成を示す。
【００２２】
本発明によって、
複数のＥＬ素子をそれぞれ含む複数の画素を有するＥＬ表示装置であって、
前記ＥＬ表示装置は前記複数のＥＬ素子の発光する時間を制御することで階調表示を行い、
前記複数のＥＬ素子に印加される電圧は、前記複数のＥＬ素子をそれぞれ含む複数の画素が表示する色によって異なることを特徴とするＥＬ表示装置が提供される。
【００２３】
本発明によって、
複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御する複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複数のスイッチング用ＴＦＴと、をそれぞれ含む複数の画素を有するＥＬ表示装置であって、
前記ＥＬ表示装置は前記複数のＥＬ素子の発光する時間を制御することで階調表示を行い、
前記複数のＥＬ素子に印加される電圧は、前記複数のＥＬ素子をそれぞれ含む複数の画素が表示する色によって異なり、
前記複数のＥＬ駆動用ＴＦＴはｎチャネル型ＴＦＴからなり、
前記複数のＥＬ駆動用ＴＦＴが有するＬＤＤ領域のチャネル長方向の長さは、前記複数のＥＬ素子に印加される電圧が大きいほど長いことを特徴とするＥＬ表示装置が提供される。
【００２４】
本発明によって、
複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御する複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複数のスイッチング用ＴＦＴと、をそれぞれ含む複数の画素を有するＥＬ表示装置であって、
前記ＥＬ表示装置は前記複数のＥＬ素子の発光する時間を制御することで階調表示を行い、
前記複数のＥＬ素子に印加される電圧は、前記複数のＥＬ素子をそれぞれ含む複数の画素が表示する色によって異なり、
前記複数のＥＬ駆動用ＴＦＴはｎチャネル型ＴＦＴからなり、
前記複数のＥＬ駆動用ＴＦＴが有するチャネル領域の幅は、前記複数のＥＬ素子に印加される電圧が大きいほど大きいことを特徴とするＥＬ表示装置が提供される。
【００２５】
本発明によって、
複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御する複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複数のスイッチング用ＴＦＴと、をそれぞれ含む複数の画素を有するＥＬ表示装置であって、
前記ＥＬ表示装置は前記複数のＥＬ素子の発光する時間を制御することで階調表示を行い、
前記複数のＥＬ素子に印加される電圧は、前記複数のＥＬ素子をそれぞれ含む複数の画素が表示する色によって異なり、
前記複数のＥＬ駆動用ＴＦＴはｎチャネル型ＴＦＴからなり、
前記複数のＥＬ駆動用ＴＦＴが有するＬＤＤ領域のチャネル長方向の長さは、前記複数のＥＬ素子に印加される電圧が大きいほど長く、
前記複数のＥＬ駆動用ＴＦＴが有するチャネル領域の幅は、前記複数のＥＬ素子に印加される電圧が大きいほど大きいことを特徴とするＥＬ表示装置が提供される。
【００２６】
本発明によって、
複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御する複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複数のスイッチング用ＴＦＴと、をそれぞれ含む複数の画素を有するＥＬ表示装置であって、
前記ＥＬ表示装置は前記複数のＥＬ素子の発光する時間を制御することで階調表示を行い、
前記複数のＥＬ素子に印加される電圧は、前記複数のＥＬ素子をそれぞれ含む複数の画素が表示する色によって異なり、
前記複数のＥＬ駆動用ＴＦＴが有するチャネル領域の幅は、前記複数のＥＬ素子に印加される電圧が大きいほど大きいことを特徴とするＥＬ表示装置が提供される。
【００２７】
本発明は、前記複数のＥＬ素子が発光する時間が、スイッチング用ＴＦＴに入力されるデジタル信号によって制御されていることを特徴としていても良い。
【００２８】
本発明は、前記ＥＬ表示装置を用いた電子装置であっても良い。
【００２９】
【発明の実施の形態】
【００３０】
図１に本願発明のＥＬ表示装置の回路構成を示す。図１（Ａ）のＥＬ表示装置は、基板上に形成されたＴＦＴによって画素部１０１、画素部の周辺に配置されたデータ信号側駆動回路１０２及びゲート信号側駆動回路１０３を有している。なお、本実施の形態でＥＬ表示装置はデータ信号側駆動回路とゲート信号側駆動回路とを１つづつ有しているが、本願発明においてデータ信号側駆動回路は２つあってもよい。またゲート信号側駆動回路も２つあってもよい。
【００３１】
データ信号側駆動回路１０２は基本的にシフトレジスタ１０２a、ラッチ（Ａ）１０２b、ラッチ（Ｂ）１０２cを含む。また、シフトレジスタ１０２aにはクロックパルス（ＣＫ）及びスタートパルス（ＳＰ）が入力され、ラッチ（Ａ）１０２bにはデジタルデータ信号（Digital Data Signals）が入力され、ラッチ（Ｂ）１０２cにはラッチ信号（Latch Signals）が入力される。
【００３２】
画素部に入力されるデジタルデータ信号は、時分割階調データ信号発生回路１１４にて形成される。この回路ではアナログ信号又はデジタル信号でなるビデオ信号（画像情報を含む信号）を、時分割階調を行うためのデジタルデータ信号に変換すると共に、時分割階調表示を行うために必要なタイミングパルス等を発生させる回路である。
【００３３】
典型的には、時分割階調データ信号発生回路１１４には、１フレーム期間をｎビット（ｎは２以上の整数）の階調に対応した複数のサブフレーム期間に分割する手段と、それら複数のサブフレーム期間においてアドレス期間及びサステイン期間を選択する手段と、そのサステイン期間をＴｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ(n-１)：Ｔｓ(n)＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する手段とが含まれる。
【００３４】
この時分割階調データ信号発生回路１１４は、本願発明のＥＬ表示装置の外部に設けられても良い。その場合、そこで形成されたデジタルデータ信号が本願発明のＥＬ表示装置に入力される構成となる。この場合、本願発明のＥＬ表示装置をディスプレイとして有する電子装置は、本願発明のＥＬ表示装置と時分割階調データ信号発生回路を別の部品として含むことになる。
【００３５】
また、時分割階調データ信号発生回路１１４をＩＣチップなどの形で本願発明のＥＬ表示装置に実装しても良い。その場合、そのＩＣチップで形成されたデジタルデータ信号が本願発明のＥＬ表示装置に入力される構成となる。この場合、本願発明のＥＬ表示装置をディスプレイとして有する電子装置は、時分割階調データ信号発生回路を含むＩＣチップを実装した本願発明のＥＬ表示装置を部品として含むことになる。
【００３６】
また最終的には、時分割階調データ信号発生回路１１４を画素部１０１、データ信号側駆動回路１０２及びゲート信号側駆動回路１０３と同一の基板上にＴＦＴでもって形成しうる。この場合、ＥＬ表示装置に画像情報を含むビデオ信号を入力すれば全て基板上で処理することができる。勿論、この場合の時分割階調データ信号発生回路は本願発明で用いるポリシリコン膜を活性層とするＴＦＴで形成することが望ましい。また、この場合、本願発明のＥＬ表示装置をディスプレイとして有する電子装置は、時分割階調データ信号発生回路がＥＬ表示装置自体に内蔵されており、電子装置の小型化を図ることが可能である。
【００３７】
画素部１０１にはマトリクス状に複数の画素１０４が配列される。画素１０４の拡大図を図１（Ｂ）に示す。図１（Ｂ）において、１０５はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ１０５のゲート電極は、ゲート信号を入力するゲート配線１０６に接続されている。スイッチング用ＴＦＴ１０５のソース領域とドレイン領域は、一方はデジタルデータ信号を入力するデータ配線（ソース配線ともいう）１０７に接続されており、もう一方はＥＬ駆動用ＴＦＴ１０８のゲート電極に接続されている。
【００３８】
デジタルデータ信号は「０」または「１」の情報を有しており、「０」と「１」のデジタルデータ信号のうち、一方はＨｉ、もう一方はＬｏの電位を有している。
【００３９】
また、ＥＬ駆動用ＴＦＴ１０８のソース領域は電源供給線１１１に接続され、ドレイン領域はＥＬ素子１１０に接続される。
【００４０】
ＥＬ素子１１０はＥＬ駆動用ＴＦＴ１０８のドレイン領域に接続された画素電極と、ＥＬ層を挟んで画素電極に対向して設けられた対向電極とでなり、対向電極は一定の電位（コモン電位）に保たれているコモン電源１１２に接続されている。
【００４１】
なおＥＬ素子１１０の陽極を画素電極として用い、陰極を対向電極として用いる場合、ＥＬ駆動用ＴＦＴ１０８はｐチャネル型ＴＦＴであることが好ましい。
【００４２】
なおＥＬ素子１１０の陰極を画素電極として用い、陽極を対向電極として用いる場合、ＥＬ駆動用ＴＦＴ１０８はｎチャネル型ＴＦＴであることが好ましい。
【００４３】
電源供給線１１１にかかる電位をＥＬ駆動電位と呼ぶ。ＥＬ素子が発光している時のＥＬ駆動電位をオンのＥＬ駆動電位と呼ぶ。またＥＬ素子が発光してない時のＥＬ駆動電位をオフのＥＬ駆動電位と呼ぶ。
【００４４】
そしてさらに、ＥＬ駆動電位とコモン電位との差をＥＬ駆動電圧と呼ぶ。ＥＬ素子が発光している時のＥＬ駆動電圧をオンのＥＬ駆動電圧と呼ぶ。またＥＬ素子が発光してない時のＥＬ駆動電圧をオフのＥＬ駆動電圧と呼ぶ。
【００４５】
電源供給線１１１にかかるオンのＥＬ駆動電圧は、対応する画素の表示する色（赤色、緑色、青色）によって、その値を変える。例えば用いる有機ＥＬ材料の赤色の発光輝度が、青色と緑色の発光輝度よりも低い場合、赤色を表示する画素に接続されている電源供給線にかかるオンのＥＬ駆動電圧を、青色と緑色を表示する画素に接続されている電源供給線にかかるオンのＥＬ駆動電圧よりも大きく設定する。
【００４６】
なお、ＥＬ駆動用ＴＦＴ１０８のドレイン領域と、ＥＬ素子１１０が有する画素電極との間に抵抗体を設けても良い。抵抗体を設けることによって、ＥＬ駆動用ＴＦＴからＥＬ素子へ供給される電流量を制御し、ＥＬ駆動用ＴＦＴの特性のバラツキの影響を防ぐことが可能になる。抵抗体はＥＬ駆動用ＴＦＴ１０８のオン抵抗よりも十分に大きい抵抗値を示す素子であれば良いため、構造等に限定はない。なお、オン抵抗とは、ＴＦＴがオン状態の時に、ＴＦＴのドレイン電圧をその時に流れているドレイン電流で割った値である。抵抗体の抵抗値としては１ｋΩ〜５０ＭΩ（好ましくは１０ｋΩ〜１０ＭΩ、さらに好ましくは５０ｋΩ〜１ＭΩ）の範囲から選択すれば良い。抵抗体として抵抗値の高い半導体層を用いると形成が容易であり好ましい。
【００４７】
また、スイッチング用ＴＦＴ１０５が非選択状態（オフ状態）にある時、ＥＬ駆動用ＴＦＴ１０８のゲート電圧を保持するためにコンデンサ１１３が設けられる。このコンデンサ１１３はスイッチング用ＴＦＴ１０５のドレイン領域と電源供給線１１１とに接続されている。
【００４８】
次に時分割階調表示について、図１及び図２を用いて説明する。ここではｎビットデジタル駆動方式により２n階調の表示を行う場合について説明する。
【００４９】
まず、１フレーム期間をｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）に分割する。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間と呼ぶ。通常のＥＬディスプレイでは発振周波数は６０Ｈｚ以上、即ち１秒間に６０以上のフレーム期間が設けられており、１秒間に６０以上の画像が表示されている。１秒間に表示される画像の数が６０より少なくなると、視覚的にフリッカ等の画像のちらつきが目立ち始める。なお、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。（図２）
【００５０】
１つのサブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１サブフレーム期間中、全画素にデータを入力するのに要する時間であり、サステイン期間（点灯期間とも呼ぶ）とは、ＥＬ素子を発光させる期間を示している。
【００５１】
ｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）がそれぞれ有するアドレス期間（Ｔａ１〜Ｔａｎ）の長さは全て一定である。ＳＦ１〜ＳＦｎがそれぞれ有するサステイン期間（Ｔｓ）をそれぞれＴｓ１〜Ｔｓｎとする。
【００５２】
サステイン期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（ｎ−１)：Ｔｓｎ＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。但し、ＳＦ１〜ＳＦｎを出現させる順序はどのようにしても良い。このサステイン期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００５３】
まず、電源供給線１１１がオフのＥＬ駆動電位に保たれている状態にしておき、ゲート配線１０６にゲート信号を印加し、ゲート配線１０６に接続されているスイッチング用ＴＦＴ１０５全てをＯＮ状態にする。なおオフのＥＬ駆動電位は、ＥＬ素子が発光しない程度にコモン電位と同じぐらいの電位である。
【００５４】
そしてスイッチング用ＴＦＴ１０５をＯＮ状態にした後、またはＯＮ状態にするのと同時にスイッチング用ＴＦＴ１０５のソース領域に「０」または「１」の情報を有するデジタルデータ信号を入力していく。
【００５５】
デジタルデータ信号がスイッチング用ＴＦＴ１０５を介してＥＬ駆動用ＴＦＴ１０８のゲート電極に接続されたコンデンサ１１３に入力され保持される。全ての画素にデジタルデータ信号が入力されるまでの期間がアドレス期間である。
【００５６】
アドレス期間が終了したら、電源供給線１１１がオンのＥＬ駆動電位に保たれ、またスイッチング用ＴＦＴがオフ状態になり、コンデンサ１１３において保持されたデジタルデータ信号が、ＥＬ駆動用ＴＦＴ１０８のゲート電極に入力される。
【００５７】
なお、オンのＥＬ駆動電位の高さは、コモン電位との間にＥＬ素子が発光する程度の電位差を有する高さである。陽極にかかる電位は陰極にかかる電位よりも高いことがより望ましい。つまり陽極を画素電極として用いる場合、オンのＥＬ駆動電位はコモン電位よりも高いことが望ましい。逆に陰極を画素電極として用いる場合、オンのＥＬ駆動電位はコモン電位よりも低いことが望ましい。
【００５８】
本実施の形態において、デジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０８はオフ状態となり、電源供給線１１１に印加されているオンのＥＬ駆動電圧はＥＬ素子１１０が有する陽極（画素電極）に印加されない。
【００５９】
逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０８はオン状態となり、電源供給線１１１に印加されているオンのＥＬ駆動電圧は、ＥＬ素子１１０が有する陽極（画素電極）に印加される。
【００６０】
その結果、「０」の情報を有するデジタルデータ信号が印加された画素が有するＥＬ素子１１０は発光しない。そして「１」の情報を有するデジタルデータ信号が印加された画素が有するＥＬ素子１１０は発光する。発光が終了するまでの期間がサステイン期間である。
【００６１】
ＥＬ素子１１０を発光させる（画素を点灯させる）期間はＴｓ１〜Ｔｓｎまでのいずれかの期間である。ここではＴｓｎの期間、所定の画素を点灯させたとする。
【００６２】
次に、再びアドレス期間に入り、全画素にデータ信号を入力したらサステイン期間に入る。このときはＴｓ１〜Ｔｓ（ｎ−１）のいずれかの期間がサステイン期間となる。ここではＴｓ（ｎ−１）の期間、所定の画素を点灯させたとする。
【００６３】
以下、残りのｎ−２個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ（ｎ−２）、Ｔｓ（ｎ−３）…Ｔｓ１とサステイン期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとする。
【００６４】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、画素が点灯していたサステイン期間、言い換えると「１」の情報を有するデジタルデータ信号が画素に印加されたアドレス期間の直後のサステイン期間の長さを積算することによって、その画素の階調がきまる。例えば、ｎ＝８のとき、全部のサステイン期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ１とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴｓ８を選択した場合には１６％の輝度が表現できる。
【００６５】
そしてさらに本願発明では、電源供給線１１１にかかるオンのＥＬ駆動電圧の値を、対応する画素の表示する色（赤、緑、青）によって変えている。例えば用いる有機ＥＬ材料の赤色の発光輝度が、青色と緑色の発光輝度よりも低い場合、赤色を表示する画素に接続されている電源供給線にかかるオンのＥＬ駆動電圧を、青色と緑色を表示する画素に接続されている電源供給線にかかるオンのＥＬ駆動電圧よりも大きくなるように設定する。
【００６６】
なお、オンのＥＬ駆動電位の値を変えると同時に、デジタルデータ信号及びゲート信号の有する電位の値を適宜変えることも重要である。
【００６７】
次に本願発明における、ＥＬ駆動用ＴＦＴの構成について説明する。本願発明において、ＥＬ駆動用ＴＦＴはｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴで構成される。ｐチャネル型ＴＦＴで構成されるＥＬ駆動用ＴＦＴはＬＤＤ領域を有さず、ｎチャネル型ＴＦＴで構成されるＥＬ駆動用ＴＦＴはＬＤＤ領域を有す。
【００６８】
ＥＬ駆動用ＴＦＴはスイッチング用ＴＦＴよりも、制御する電流の量が大きい。特に発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴは、他の色を表示する画素のＥＬ駆動用ＴＦＴより制御する電流の量が大きい。
【００６９】
ＥＬ駆動用ＴＦＴがｐチャネル型ＴＦＴの場合、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）を、発光輝度の比較的高い色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）より大きくする。上記構成によって、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴが、他の色を表示する画素のＥＬ駆動用ＴＦＴより制御する電流の量が大きくても、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴがホットキャリア注入によって早く劣化してしまうのを防ぐことができる。
【００７０】
ＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴの場合も、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）を、発光輝度の比較的高い色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）より大きくすることで、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴがホットキャリア注入によって早く劣化してしまうのを防ぐことが可能である。
【００７１】
ＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴの場合、上記構成を有さなくとも、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さを、発光輝度の比較的高い色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さより長くすることで、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴがホットキャリア注入により劣化するのを防ぐことができる。ＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴの場合、上記したような、画素によってＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）を異ならせる構成と、画素によってＥＬ駆動用ＴＦＴのＬＤＤ領域の長さを異ならせる構成とを両方有していても良い。
【００７２】
本願発明は上記構成により、ＥＬ素子に印加されるオンのＥＬ駆動電位の値によって、目的とする画素の有するＥＬ素子の発光輝度を調節することが可能になり、赤色、青色、緑色の発光輝度のバランスが良い、色鮮やかな画像を表示することができる。そしてなおかつ、オンのＥＬ駆動電圧が大きくなることによってＥＬ駆動用ＴＦＴが制御する電流の量が増えても、ＥＬ駆動用ＴＦＴの劣化を抑えることができる。
【００７３】
なおかつ本願発明は時分割階調表示によって鮮明な多階調表示を行うことが可能になる。そしてなおかつ、印加される電圧が高くなることによってＥＬ駆動用ＴＦＴが制御する電流の量が増えても、ＥＬ駆動用ＴＦＴの劣化を抑えることができる。
【００７４】
【実施例】
（実施例１）
【００７５】
本実施例では８ビットデジタル駆動方式により２５６階調（１６７７万色）のフルカラー表示を行う場合の時分割階調表示について説明する。本実施例において、は赤色の発光輝度が青色と緑色の発光輝度よりも低い有機ＥＬ材料を用いたＥＬ表示装置の駆動について説明する。
【００７６】
まず、１フレーム期間を８個のサブフレーム期間（ＳＦ１〜ＳＦ８）に分割する。本実施例のＥＬ表示装置では、発振周波数は６０Ｈｚとし、１秒間に６０のフレーム期間が設けられており、１秒間に６０の画像が表示される。（図３）
【００７７】
１つのサブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。ＳＦ１〜ＳＦ８がそれぞれ有するアドレス期間（Ｔａ１〜Ｔａ８）の長さは全て一定である。ＳＦ１〜ＳＦ８がそれぞれ有するサステイン期間（Ｔｓ）をそれぞれＴｓ１〜Ｔｓ８とする。
【００７８】
サステイン期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４：Ｔｓ５：Ｔｓ６：Ｔｓ７：Ｔｓ８＝１：１／２：１／４：１／８：１／１６：１／３２：１／６４：１／１２８となるように設定する。但し、ＳＦ１〜ＳＦ８を出現させる順序はどのようにしても良い。このサステイン期間の組み合わせで２５６階調のうち所望の階調表示を行うことができる。
【００７９】
まず、電源供給線がオフのＥＬ駆動電位に保たれている状態にしておき、ゲート配線にゲート信号を印加し、ゲート配線に接続されているスイッチング用ＴＦＴ全てをＯＮ状態にする。本実施例ではオフのＥＬ駆動電位を０Ｖとする。なお、本実施例では、ＥＬ素子の陽極を画素電極として電源供給線に接続しており、陰極を対向電極としてコモン電源に接続している。
【００８０】
そしてスイッチング用ＴＦＴをＯＮ状態にした後、またはＯＮ状態にするのと同時にスイッチング用ＴＦＴのソース領域に「０」または「１」の情報を有するデジタルデータ信号を入力していく。
【００８１】
デジタルデータ信号がスイッチング用ＴＦＴを介して、ＥＬ駆動用ＴＦＴのゲート電極に接続されたコンデンサに入力され保持される。全ての画素にデジタルデータ信号が入力されるまでの期間がアドレス期間である。
【００８２】
アドレス期間が終了したら、電源供給線がオンのＥＬ駆動電位に保たれ、またスイッチング用ＴＦＴがオフ状態になり、コンデンサにおいて保持されたデジタルデータ信号が、ＥＬ駆動用ＴＦＴのゲート電極に入力される。本実施例では、サステイン期間において、赤色の表示用の画素に接続された電源供給線は１０ＶのオンのＥＬ駆動電位に保たれる。また緑色と青色の表示用の画素に接続された電源供給線は５ＶのオンのＥＬ駆動電位に保たれる。
【００８３】
本実施例において、デジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴはオフ状態となり、電源供給線に印加されているオンのＥＬ駆動電圧はＥＬ素子が有する陽極（画素電極）に印加されない。
【００８４】
逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴはオン状態となり、電源供給線に印加されているオンのＥＬ駆動電圧は、ＥＬ素子が有する陽極（画素電極）に印加される。
【００８５】
その結果、「０」の情報を有するデジタルデータ信号が印加された画素が有するＥＬ素子は発光しない。そして「１」の情報を有するデジタルデータ信号が印加された画素が有するＥＬ素子は発光する。発光が終了するまでの期間がサステイン期間である。
【００８６】
ＥＬを発光させる（画素を点灯させる）期間はＴｓ１〜Ｔｓ８までのいずれかの期間である。ここではＴｓ８の期間、所定の画素を点灯させたとする。
【００８７】
次に、再びアドレス期間に入り、全画素にデータ信号を入力したらサステイン期間に入る。このときはＴｓ１〜Ｔｓ７のいずれかの期間がサステイン期間となる。ここではＴｓ７の期間、所定の画素を点灯させたとする。
【００８８】
以下、残りの６つのサブフレームについて同様の動作を繰り返し、順次Ｔｓ６、Ｔｓ５…Ｔｓ１とサステイン期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとする。
【００８９】
８つのサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、画素が点灯したサステイン期間、言い換えると「１」の情報を有するデジタルデータ信号が画素に印加されたアドレス期間の直後のサステイン期間の長さを積算することによって、その画素の階調が決まる。例えば、全部のサステイン期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ１とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴｓ８を選択した場合には１６％の輝度が表現できる。
【００９０】
なお、ＥＬ駆動電位の値を変えると同時に、デジタルデータ信号及びゲート信号の有する電位の値を適宜変えることも重要である。
【００９１】
上記構成によって、本願発明はＥＬ素子に印加するＥＬ駆動電圧の値によって、目的とする画素の有するＥＬ素子の発光輝度を調節することが可能になり、なおかつ、時分割階調表示によって鮮明な多階調表示を行うことが可能になった。具体的には赤色の発光輝度が青色と緑色の発光輝度よりも低い有機ＥＬ材料を用いたＥＬ素子の、赤色、青色、緑色の発光輝度のバランスが良くなり、色鮮やかな画像を表示することが可能になる。またなおかつ、デジタル信号により時分割階調表示を行い、ＥＬ駆動用ＴＦＴの特性バラツキによる階調不良のない、色再現性の良い高精細な画像を得ることができる。
【００９２】
（実施例２）
【００９３】
次に、本願発明のＥＬ表示装置について、その断面構造の概略を図４を用いて説明する。なお本実施例ではＥＬ素子の陰極がＥＬ駆動用ＴＦＴのドレイン領域に接続されている例について説明する。
【００９４】
図４において、１１は基板、１２は下地となる絶縁膜（以下、下地膜という）である。基板１１としては透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高処理温度に耐えるものでなくてはならない。
【００９５】
また、下地膜１２は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜１２としては、珪素（シリコン）を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜（ＳｉＯｘＮｙ：ｘ、ｙは任意の整数、で示される）など珪素に対して酸素若しくは窒素を所定の割合で含ませた絶縁膜を指す。
【００９６】
２０１はスイッチング用ＴＦＴ、２０２はＥＬ駆動用ＴＦＴであり、共にｎチャネル型ＴＦＴで形成されている。本願発明において、スイッチング用ＴＦＴとＥＬ駆動用ＴＦＴは、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも構わない。
【００９７】
ただしｎチャネル型ＴＦＴの電界効果移動度はｐチャネル型ＴＦＴの電界効果移動度よりも大きいため、動作速度が早く大電流を流しやすい。また、同じ電流量を流すにもＴＦＴサイズはｎチャネル型ＴＦＴの方が小さくできる。そのため、ｎチャネル型ＴＦＴをＥＬ駆動用ＴＦＴとして用いた方が画像表示部の有効発光面積が広くなるのでより好ましい。
【００９８】
スイッチング用ＴＦＴ２０１は、ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５a〜１５d、分離領域１６及びチャネル形成領域１７a、１７bを含む活性層と、ゲート絶縁膜１８と、ゲート電極１９a、１９bと、第１層間絶縁膜２０と、ソース配線２１と、ドレイン配線２２とを有している。なお、ゲート絶縁膜１８又は第１層間絶縁膜２０は基板上の全ＴＦＴに共通であっても良いし、回路又は素子に応じて異ならせても良い。
【００９９】
また、図４に示すスイッチング用ＴＦＴ２０１はゲート電極１９a、１９bが電気的に接続されており、いわゆるダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）であっても良い。
【０１００】
マルチゲート構造はオフ電流を低減する上で極めて有効であり、スイッチング用ＴＦＴのオフ電流を十分に低くすれば、それだけＥＬ駆動用ＴＦＴ２０２のゲート電極に接続されたコンデンサが必要とする最低限の容量を抑えることができる。即ち、コンデンサの面積を小さくすることができるので、マルチゲート構造とすることはＥＬ素子の有効発光面積を広げる上でも有効である。
【０１０１】
さらに、スイッチング用ＴＦＴ２０１においては、ＬＤＤ領域１５a〜１５dは、ゲート絶縁膜１８を介してゲート電極１７a、１７bと重ならないように設ける。このような構造はオフ電流を低減する上で非常に効果的である。また、ＬＤＤ領域１５a〜１５dの長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１０２】
なお、チャネル形成領域とＬＤＤ領域との間にオフセット領域（チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が印加されない領域）を設けることはオフ電流を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた分離領域１６（ソース領域又はドレイン領域と同一の濃度で同一の不純物元素が添加された領域）がオフ電流の低減に効果的である。
【０１０３】
次に、ＥＬ駆動用ＴＦＴ２０２は、ソース領域２６、ドレイン領域２７、ＬＤＤ領域２８及びチャネル形成領域２９を含む活性層と、ゲート絶縁膜１８と、ゲート電極３０と、第１層間絶縁膜２０と、ソース配線３１並びにドレイン配線３２を有して形成される。本実施例においてＥＬ駆動用ＴＦＴ２０２はｎチャネル型ＴＦＴである。
【０１０４】
また、スイッチング用ＴＦＴ２０１のドレイン領域１４はＥＬ駆動用ＴＦＴ２０２のゲート電極３０に接続されている。図示してはいないが、具体的にはＥＬ駆動用ＴＦＴ２０２のゲート電極３０はスイッチング用ＴＦＴ２０１のドレイン領域１４とドレイン配線（接続配線とも言える）２２を介して電気的に接続されている。なお、ゲート電極３０はシングルゲート構造となっているが、マルチゲート構造であっても良い。また、ＥＬ駆動用ＴＦＴ２０２のソース配線３１は電源供給線（図示せず）に接続される。
【０１０５】
ＥＬ駆動用ＴＦＴ２０２はＥＬ素子に注入される電流量を制御するための素子であり、比較的多くの電流が流れる。そのため、チャネル幅（Ｗ）はスイッチング用ＴＦＴのチャネル幅よりも大きく設計することが好ましい。また、ＥＬ駆動用ＴＦＴ２０２に過剰な電流が流れないように、チャネル長（Ｌ）は長めに設計することが好ましい。望ましくは一画素あたり０．５〜２μＡ（好ましくは１〜１．５μＡ）となるようにする。
【０１０６】
特に本願発明においては、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴには、他の色を表示する画素のＥＬ駆動用ＴＦＴよりも、制御する電流が大きい。そのため発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴは、他の色を表示する画素のＥＬ駆動用ＴＦＴよりもホットキャリア注入によって早く劣化してしまう。
【０１０７】
そのため本願発明では、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さを、発光輝度の比較的高い色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さより長くした。これによって、ＥＬ駆動用ＴＦＴが制御する電流の量が増えることによって、ＥＬ駆動用ＴＦＴが劣化するのを抑えることが可能になった。
【０１０８】
またさらに、ＥＬ駆動用ＴＦＴ２０２の活性層（特にチャネル形成領域）の膜厚を厚くする（好ましくは５０〜１００ｎｍ、さらに好ましくは６０〜８０ｎｍ）ことによって、ＴＦＴの劣化を抑えてもよい。逆に、スイッチング用ＴＦＴ２０１の場合はオフ電流を小さくするという観点から見れば、活性層（特にチャネル形成領域）の膜厚を薄くする（好ましくは２０〜５０ｎｍ、さらに好ましくは２５〜４０ｎｍ）ことも有効である。
【０１０９】
以上は画素内に設けられたＴＦＴの構造について説明したが、このとき同時に駆動回路も形成される。図４には駆動回路を形成する基本単位となるＣＭＯＳ回路が図示されている。
【０１１０】
図４においては極力動作速度を落とさないようにしつつホットキャリア注入を低減させる構造を有するＴＦＴをＣＭＯＳ回路のｎチャネル型ＴＦＴ２０４として用いる。なお、ここでいう駆動回路としては、データ信号側駆動回路、ゲート信号側駆動回路を指す。勿論、他の論理回路（レベルシフタ、Ａ／Ｄコンバータ、信号分割回路等）を形成することも可能である。
【０１１１】
ＣＭＯＳ回路のｎチャネル型ＴＦＴ２０４の活性層は、ソース領域３５、ドレイン領域３６、ＬＤＤ領域３７及びチャネル形成領域３８を含み、ＬＤＤ領域３７はゲート絶縁膜１８を介してゲート電極３９と重なっている。
【０１１２】
ドレイン領域３６側のみにＬＤＤ領域３７を形成しているのは、動作速度を落とさないための配慮である。また、このｎチャネル型ＴＦＴ２０４はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、ＬＤＤ領域３７は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
【０１１３】
また、ＣＭＯＳ回路のｐチャネル型ＴＦＴ２０５は、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。従って活性層はソース領域４０、ドレイン領域４１及びチャネル形成領域４２を含み、その上にはゲート絶縁膜１８とゲート電極４３が設けられる。勿論、ｎチャネル型ＴＦＴ２０４と同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０１１４】
また、ｎチャネル型ＴＦＴ２０４及びｐチャネル型ＴＦＴ２０５はそれぞれソース領域上に第１層間絶縁膜２０を間に介して、ソース配線４４、４５を有している。また、ドレイン配線４６によってｎチャネル型ＴＦＴ２０４とｐチャネル型ＴＦＴ２０５とのドレイン領域は互いに電気的に接続される。
【０１１５】
次に、４７は第１パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは２００〜５００ｎｍ）とすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪素膜又は窒化珪素膜が好ましい）を用いることができる。このパッシベーション膜４７は形成されたＴＦＴをアルカリ金属や水分から保護する役割金属を有する。最終的にＴＦＴ（特にＥＬ駆動用ＴＦＴ）の上方に設けられるＥＬ層にはナトリウム等のアルカリ金属が含まれている。即ち、第１パッシベーション膜４７はこれらのアルカリ金属（可動イオン）をＴＦＴ側に侵入させない保護層としても働く。
【０１１６】
また、４８は第２層間絶縁膜であり、ＴＦＴによってできる段差の平坦化を行う平坦化膜としての機能を有する。第２層間絶縁膜４８としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を用いると良い。これらの有機樹脂膜は良好な平坦面を形成しやすく、比誘電率が低いという利点を有する。ＥＬ層は凹凸に非常に敏感であるため、ＴＦＴによる段差は第２層間絶縁膜で殆ど吸収してしまうことが望ましい。また、ゲート配線やデータ配線とＥＬ素子の陰極との間に形成される寄生容量を低減する上で、比誘電率の低い材料を厚く設けておくことが望ましい。従って、膜厚は０．５〜５μm（好ましくは１．５〜２．５μm）が好ましい。
【０１１７】
また、４９は保護電極であり、各画素の画素電極５１を接続するための電極である。保護電極４９としては、アルミニウム（Ａｌ）、銅（Ｃｕ）若しくは銀（Ａｇ）を含む低抵抗な材料を用いることが好ましい。この保護電極４９にはＥＬ層の発熱を緩和する放熱効果も期待できる。保護電極４９は、ＥＬ駆動用ＴＦＴ２０２のドレイン配線３２に接続されるように形成される。
【０１１８】
保護電極４９の上には酸化珪素膜、窒化酸化珪素膜または有機樹脂膜でなる第３層間絶縁膜５０が０．３〜１μmの厚さに設けられる。この第３層間絶縁膜５０は保護電極４９の上にエッチングにより開口部が設けられ、その開口部の縁はテーパー形状となるようにエッチングする。テーパーの角度は１０〜６０°（好ましくは３０〜５０°）とすると良い。
【０１１９】
第３層間絶縁膜５０の上には画素電極（ＥＬ素子の陰極）５１が設けられる。陰極５１としては、仕事関数の小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でなる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、ＬｉＡｌ電極、また、ＬｉＦＡｌ電極が挙げられる。
【０１２０】
画素電極５１の上にはＥＬ層５２が設けられる。ＥＬ層５２は単層又は積層構造で用いられるが、積層構造で用いた方が発光効率は良い。一般的には画素電極上に正孔注入層／正孔輸送層／発光層／電子輸送層の順に形成されるが、正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層のような構造でも良い。本願発明では公知のいずれの構造を用いても良いし、ＥＬ層に対して蛍光性色素等をドーピングしても良い。
【０１２１】
なお、ＥＬ表示装置には大きく分けて四つのカラー化表示方式があり、Ｒ（赤）Ｇ（緑）Ｂ（青）に対応した三種類のＥＬ素子を形成する方式、白色発光のＥＬ素子とカラーフィルターを組み合わせた方式、青色又は青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を使用してＲＧＢに対応したＥＬ素子を重ねる方式、がある。
【０１２２】
図４の構造はＲＧＢに対応した三種類のＥＬ素子を形成する方式を用いた場合の例である。なお、図４には一つの画素しか図示していないが、同一構造の画素が赤、緑又は青のそれぞれの色に対応して形成され、これによりカラー表示を行うことができる。
【０１２３】
本願発明は発光方式に関わらず実施することが可能であり、上記四つの全ての方式を本願発明に用いることができる。しかし、蛍光体はＥＬに比べて応答速度が遅く残光が問題となりうるので、蛍光体を用いない方式が望ましい。
【０１２４】
次に透明導電膜でなる対向電極（ＥＬ素子の陽極）５３をＥＬ層上に形成する。本実施例では、透明導電膜としてＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を用いた。
【０１２５】
ＥＬ層５２と対向電極５３でなる積層体は、各画素で個別に形成する必要があるが、ＥＬ層５２は水分に極めて弱いため、通常のフォトリソグラフィ技術を用いることができない。従って、メタルマスク等の物理的なマスク材を用い、真空蒸着法、スパッタ法、プラズマＣＶＤ法等の気相法で選択的に形成することが好ましい。
【０１２６】
なお、ＥＬ層を選択的に形成する方法として、インクジェット法、スクリーン印刷法又はスピンコート法等を用いることも可能である。
【０１２７】
また、５４は第２パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは２００〜５００ｎｍ）とすれば良い。第２パッシベーション膜５４を設けるのは、ＥＬ層５２を水分から保護する目的が主であるが、放熱効果をもたせることも有効である。但し、上述のようにＥＬ層は熱に弱いので、なるべく低温（好ましくは室温から１２０℃までの温度範囲）で成膜するのが望ましい。従って、プラズマＣＶＤ法、スパッタ法、真空蒸着法、イオンプレーティング法又は溶液塗布法（スピンコーティング法）が望ましい成膜方法と言える。
【０１２８】
本願発明は、図４のＥＬ表示装置の構造に限定されるものではなく、図４の構造は本願発明を実施する上での好ましい形態の一つに過ぎない。
【０１２９】
上記構成によって、本願発明はＥＬ素子に印加するオンのＥＬ駆動電圧の値によって、目的とする画素の有するＥＬ素子の発光輝度を調節することが可能になり、なおかつ、時分割階調表示によって鮮明な多階調表示を行うことが可能になった。具体的にはＥＬ素子に印加するオンのＥＬ駆動電圧の値によって、そのＥＬの発光輝度を調節することで、赤色、青色、緑色の発光輝度のバランスが良い、色鮮やかな画像を表示することが可能になる。またなおかつ、デジタル信号により時分割階調表示を行い、ＥＬ駆動用ＴＦＴの特性バラツキによる階調不良のない、色再現性の良い高精細な画像を得ることができる。
【０１３０】
また、本実施例の構成は、実施例１の構成と自由に組み合わせることが可能である。
【０１３１】
（実施例３）
本実施例では、画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【０１３２】
まず、図５（Ａ）に示すように、下地膜（図示せず）を表面に設けた基板５０１を用意する。本実施例では結晶化ガラス上に下地膜として１００ｎｍ厚の窒化酸化珪素膜を２００ｎｍ厚の窒化酸化珪素膜とを積層して用いる。この時、結晶化ガラス基板に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。勿論、下地膜を設けずに石英基板上に直接素子を形成しても良い。
【０１３３】
次に基板５０１の上に４５ｎｍの厚さのアモルファスシリコン膜５０２を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【０１３４】
ここから図５（Ｃ）までの工程は本出願人による特許番号第３０３２８０１号を完全に引用することができる。同特許ではＮｉ等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。
【０１３５】
まず、開口部５０３a、５０３bを有する保護膜５０４を形成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜５０４の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）５０５を形成する。このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
【０１３６】
次に、図５（Ｂ）に示すように、不活性雰囲気中で５７０℃１４時間の加熱処理を加え、アモルファスシリコン膜５０２を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ添加領域という）５０６a、５０６bを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜５０７が形成される。
【０１３７】
次に、図５（Ｃ）に示すように、保護膜５０４をそのままマスクとして１５族に属する元素（好ましくはリン）をＮｉ添加領域５０６a、５０６bに添加する。こうして高濃度にリンが添加された領域（以下、リン添加領域という）５０８a、５０８bが形成される。
【０１３８】
次に、図５（Ｃ）に示すように、不活性雰囲気中で６００℃１２時間の加熱処理を加える。この熱処理によりポリシリコン膜５０７中に存在するＮｉは移動し、最終的には殆ど全て矢印が示すようにリン添加領域５０８a、５０８bに捕獲されてしまう。これはリンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【０１３９】
この工程によりポリシリコン膜５０９中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体にとってライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【０１４０】
こうして触媒を用いて結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレベルにまで低減されたポリシリコン膜５０９が得られる。その後、このポリシリコン膜５０９のみを用いた活性層５１０〜５１３をパターニング工程により形成する。この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。（図５（Ｄ））
【０１４１】
次に、図５（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、その上で酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。
【０１４２】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性層５１０〜５１３の膜厚はこの熱酸化工程によって３０ｎｍとなる。
【０１４３】
次に、図６（Ａ）に示すように、レジストマスク５１５を形成し、ゲート絶縁膜５１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。
【０１４４】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でボロンを含む不純物領域５１６〜５１８が形成される。
【０１４５】
次に、図６（Ｂ）に示すように、レジストマスク５１９a、５１９bを形成し、ゲート絶縁膜５１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０１４６】
この工程により形成されるｎ型不純物領域５２０、５２１には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【０１４７】
次に、図６（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜５１４が設けられているので電熱炉を用いたファーネスアニール処理が好ましい。また、図６（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【０１４８】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００℃１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【０１４９】
この工程によりｎ型不純物領域５２０、５２１の端部、即ち、ｎ型不純物領域５２０、５２１の周囲に存在するｎ型不純物元素を添加していない領域（図６（Ａ）の工程で形成されたｐ型不純物領域）との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０１５０】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５２２〜５２５を形成する。このゲート電極５２２〜５２５の線幅によって各ＴＦＴのチャネル長の長さが決定する。
【０１５１】
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０１５２】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【０１５３】
またこの時、ゲート電極５２３、５２５はそれぞれｎ型不純物領域５２０、５２１の一部とゲート絶縁膜５１４を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。なお、ゲート電極５２４a、５２４bは断面では二つに見えるが、実際は電気的に接続されている。
【０１５４】
次に、図７（Ａ）に示すように、ゲート電極５２２〜５２５及をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５２７〜５３３にはｎ型不純物領域５２０、５２１の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０１５５】
次に、図７（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク５３４a〜５３４dを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域５３５〜５４１を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０１５６】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴは、図７（Ａ）の工程で形成したｎ型不純物領域５３０〜５３２の一部を残す。この残された領域が、図４におけるスイッチング用ＴＦＴのＬＤＤ領域１５a〜１５dに対応する。
【０１５７】
次に、図７（Ｃ）に示すように、レジストマスク５３４a〜５３４dを除去し、新たにレジストマスク５４３を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域５４４、５４５を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3ノ）濃度となるようにボロンを添加する。
【０１５８】
なお、不純物領域５４４、５４５には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ型の不純物領域として機能する。
【０１５９】
次に、図７（Ｄ）に示すように、レジストマスク５４３を除去した後、第１層間絶縁膜５４６を形成する。第１層間絶縁膜５４６としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０１６０】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０１６１】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１６２】
なお、水素化処理は第１層間絶縁膜５４６を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０１６３】
次に、図８（Ａ）に示すように、第１層間絶縁膜５４６に対してコンタクトホールを形成し、ソース配線５４７〜５５０と、ドレイン配線５５１〜５５３を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０１６４】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜５５４を形成する。本実施例では第１パッシベーション膜５５４として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【０１６５】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜５４６に供給され、熱処理を行うことで、第１パッシベーション膜５５４の膜質が改善される。それと同時に、第１層間絶縁膜５４６に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０１６６】
次に、図８（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜５５５を形成する。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜５５５はＴＦＴが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアクリル膜を形成する。
【０１６７】
次に、第２層間絶縁膜５５５、第１パッシベーション膜５５４にドレイン配線５５３に達するコンタクトホールを形成し、次に保護電極５５６を形成する。保護電極５５６としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極５５６は真空蒸着法で形成すれば良い。
【０１６８】
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素電極となる部分に対応する位置に開口部を形成して第３層間絶縁膜５５７を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまう。
【０１６９】
次にＥＬ素子の陰極である画素電極（ＭｇＡｇ電極）５５８を形成する。ＭｇＡｇ電極５５８は真空蒸着法を用いて、厚さが１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）になるように形成する。
【０１７０】
次に、ＥＬ層５５９を、真空蒸着法を用いて大気解放しないで形成する。なお、ＥＬ層５５９の膜厚は８００〜２００ｎｍ（典型的には１００〜１２０ｎｍ）の厚さとすれば良い。
【０１７１】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層を形成するのが好ましい。
【０１７２】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層を形成するまで真空を破らずに処理することが好ましい。
【０１７３】
なお、ＥＬ層５５９としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。
【０１７４】
次に、対向電極５６０（陽極）を形成する。対向電極（陽極）５６０は１１０ｎｍの厚さとすれば良い。本実施例ではＥＬ素子の対向電極（陽極）５６０として酸化インジウム・スズ（ＩＴＯ）膜を形成する。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良いし、公知の他の材料であっても良い。
【０１７５】
最後に、窒化珪素膜でなる第２パッシベーション膜５６１を３００ｎｍの厚さに形成する。
【０１７６】
こうして図８（Ｃ）に示すような構造のＥＬ表示装置が完成する。なお、実際には、図８（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。その際、ハウジング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置することでＥＬ層の信頼性（寿命）が向上する。
【０１７７】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できる状態にまでしたＥＬ表示装置を本明細書中ではＥＬモジュールという。
【０１７８】
また、本実施例の構成は、実施例１の構成と自由に組み合わせることが可能である。
【０１７９】
（実施例４）
【０１８０】
本実施例では本願発明のＥＬ表示装置の構成を図９の斜視図を用いて説明する。
【０１８１】
本実施例のＥＬ表示装置は、ガラス基板６０１上に形成された、画素部６０２と、ゲート側駆動回路６０３と、ソース側駆動回路６０４とで構成される。画素部６０２のスイッチング用ＴＦＴ６０５はｎチャネル型ＴＦＴであり、ゲート側駆動回路６０３に接続されたゲート配線６０６、ソース側駆動回路６０４に接続されたソース配線６０７の交点に配置されている。また、スイッチング用ＴＦＴ６０５のソース領域とドレイン領域は、一方はソース配線６０７に、もう一方はＥＬ駆動用ＴＦＴ６０８のゲート電極に接続されている。
【０１８２】
さらに、ＥＬ駆動用ＴＦＴ６０８のソース領域は電源供給線６０９に接続される。またＥＬ駆動用ＴＦＴ６０８のゲート電極と電源供給線６０９とに接続されたコンデンサ６１６が設けられている。本実施例では、電源供給線６０９にはＥＬ駆動電位が与えられている。また、このＥＬ素子６１１の対向電極（本実施例では陰極）にはコモン電極のコモン電位（本実施例では０Ｖ）が加えられる。
【０１８３】
そして、外部入出力端子となるＦＰＣ６１２には駆動回路まで信号を伝達するための入出力配線（接続配線）６１３、６１４、及び電源供給線６０９に接続された入出力配線６１５が設けられている。
【０１８４】
さらに、ハウジング材をも含めた本実施例のＥＬモジュールについて図１０（Ａ）、（Ｂ）を用いて説明する。なお、必要に応じて図９で用いた符号を引用することにする。
【０１８５】
基板１２００上には画素部１２０１、データ信号側駆動回路１２０２、ゲート信号側駆動回路１２０３が形成されている。それぞれの駆動回路からの各種配線は、入出力配線６１３〜６１５を経てＦＰＣ６１２に至り外部機器へと接続される。
【０１８６】
このとき少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてハウジング材１２０４を設ける。なお、ハウジング材１２０４はＥＬ素子の外寸よりも内寸が大きい凹部を有する形状又はシート形状であり、接着剤１２０５によって、基板１２００と共同して密閉空間を形成するようにして基板１２００に固着される。このとき、ＥＬ素子は完全に前記密閉空間に封入された状態となり、外気から完全に遮断される。なお、ハウジング材１２０４は複数設けても構わない。
【０１８７】
また、ハウジング材１２０４の材質はガラス、ポリマー等の絶縁性物質が好ましい。例えば、非晶質ガラス（硼硅酸塩ガラス、石英等）、結晶化ガラス、セラミックスガラス、有機系樹脂（アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂等）、シリコーン系樹脂が挙げられる。また、セラミックスを用いても良い。また、接着剤１２０５が絶縁性物質であるならステンレス合金等の金属材料を用いることも可能である。
【０１８８】
また、接着剤１２０５の材質は、エポキシ系樹脂、アクリレート系樹脂等の接着剤を用いることが可能である。さらに、熱硬化性樹脂や光硬化性樹脂を接着剤として用いることもできる。但し、可能な限り酸素、水分を透過しない材質であることが必要である。
【０１８９】
さらに、ハウジング材と基板１２００との間の空隙１２０６は不活性ガス（アルゴン、ヘリウム、窒素等）を充填しておくことが望ましい。また、ガスに限らず不活性液体（パーフルオロアルカンに代表されるの液状フッ素化炭素等）を用いることも可能である。不活性液体に関しては特開平８−７８５１９号で用いられているような材料で良い。
【０１９０】
また、空隙１２０６に乾燥剤を設けておくことも有効である。乾燥剤としては特開平９−１４８０６６号公報に記載されているような材料を用いることができる。一般的には酸化バリウムが用いられている。
【０１９１】
また、図１０（Ｂ）に示すように、画素部には個々に孤立したＥＬ素子を有する複数の画素が設けられ、それらは全て保護電極１２０７を共通電極として有している。本実施例では、ＥＬ層、陰極（ＭｇＡｇ電極）及び保護電極を大気解放しないで連続形成することが好ましいとしたが、ＥＬ層と陰極とを同じマスク材を用いて形成し、保護電極だけ別のマスク材で形成すれば図１０（Ｂ）の構造を実現することができる。
【０１９２】
このとき、ＥＬ層と陰極は画素部１２０１の上にのみ設ければよく、駆動回路１２０２、１２０３の上に設ける必要はない。勿論、駆動回路上に設けられていても問題とはならないが、ＥＬ層にアルカリ金属が含まれていることを考慮すると設けない方が好ましい。
【０１９３】
なお、保護電極１２０７は１２０８で示される領域において、画素電極と同一材料でなる接続配線１２０９を介して入出力配線１２１０に接続される。入出力配線１２１０は保護電極１２０７にＥＬ駆動電位を与えるための電源供給線であり、導電性ペースト材料１２１１を介してＦＰＣ６１１に接続される。
【０１９４】
また、本実施例の構成は、実施例１の構成と自由に組み合わせることが可能である。
【０１９５】
（実施例５）
本願発明は、赤色と緑色と青色の発光輝度がそれぞれ異なる有機ＥＬ材料にも適用可能である。例えば赤色の発光輝度が一番低く、青色の発光輝度が一番高い有機ＥＬ材料の場合、赤色を表示する画素の輝度及び緑色を表示する画素の輝度を青色を表示する画素の輝度に合わせるために、ＥＬ表示装置を時分割階調表示し、赤色の表示を行うＥＬ素子と緑色の表示を行うＥＬ素子に印加されるＥＬ駆動電圧を、青色の表示を行うＥＬ素子に印加されるＥＬ駆動電圧より大きくなるように設定すれば良い。そして、ホットキャリア注入によるＥＬ駆動用ＴＦＴの劣化対策として、上記構成に加えて、赤色を表示する画素のＥＬ駆動用ＴＦＴと緑色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）を、青色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）より大きくする。またＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴの場合、赤色を表示する画素のＥＬ駆動用ＴＦＴと緑色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さを、青色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さより長くしても良い。ＥＬ駆動用ＴＦＴチャネル幅（Ｗ）とＥＬ駆動用ＴＦＴのＬＤＤ領域の長さは、実施する者が適宜設定することが可能である。
【０１９６】
本願発明は上記構成により、ＥＬ素子に印加されるＥＬ駆動電圧の値によって、そのＥＬ素子の発光輝度を調節することが可能になり、赤色、青色、緑色の発光輝度のバランスが良い、色鮮やかな画像を表示することが可能になる。そしてなおかつ、印加される電圧が高くなることによってＥＬ駆動用ＴＦＴが制御する電流の量が増えても、ＥＬ駆動用ＴＦＴの劣化を抑えることができる。
【０１９７】
また、本実施例の構成は、実施例１〜５のいずれの構成とも自由に組み合わせることが可能である。
【０１９８】
（実施例６）
実施例１ではＥＬ層として有機ＥＬ材料を用いたが、本願発明は無機ＥＬ材料を用いても実施できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用いなければならない。
【０１９９】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本願発明に適用することは可能である。
【０２００】
また、本実施例の構成は、実施例１〜５のいずれの構成とも自由に組み合わせることが可能である。
【０２０１】
（実施例７）
本願発明において、ＥＬ層として用いる有機物質は低分子系有機物質であってもポリマー系（高分子系）有機物質であっても良い。ポリマー系（高分子系）有機物質は、スピンコーティング法（溶液塗布法ともいう）、ディッピング法、印刷法またはインクジェット法など簡易な薄膜形成方法で形成でき、低分子系有機物質に比べて耐熱性が高い。
【０２０２】
ポリマー系有機物質として代表的には、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）、ポリカーボネート等が挙げられる。
【０２０３】
また、本実施例の構成は、実施例１〜５のいずれの構成とも自由に組み合わせることが可能である。
【０２０４】
（実施例８）
本願発明を実施して形成されたＥＬ表示装置（ＥＬモジュール）は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れている。そのため本願発明は直視型のＥＬディスプレイ（ＥＬモジュールを組み込んだ表示ディスプレイを指す）に対して実施することが可能である。ＥＬディスプレイとしてはパソコンモニタ、ＴＶ放送受信用モニタ、広告表示モニタ等が挙げられる。
【０２０５】
また、本願発明は上述のＥＬディスプレイも含めて、表示ディスプレイを部品として含むあらゆる電子装置に対して実施することが可能である。
【０２０６】
そのような電子装置としては、ＥＬディスプレイ、ビデオカメラ、デジタルカメラ、頭部取り付け型ディスプレイ（ヘッドマウントディスプレイ等）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーディスク（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子装置の例を図１１に示す。
【０２０７】
図１１（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示装置２００３、キーボード２００４等を含む。本願発明は表示装置２００３に用いることができる。
【０２０８】
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本願発明を表示装置２１０２に用いることができる。
【０２０９】
図１１（Ｃ）は頭部取り付け型のＥＬディスプレイの一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０５、表示装置２３０６等を含む。本願発明は表示装置２３０６に用いることができる。
【０２１０】
図１１（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ２４０３、表示装置（ａ）２４０４、表示装置（ｂ）２４０５等を含む。表示装置（ａ）は主として画像情報を表示し、表示装置（ｂ）は主として文字情報を表示するが、本願発明はこれら表示装置（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本願発明を用いることができる。
【０２１１】
図１１（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５０２、受像部２５０３、操作スイッチ２５０４、表示装置２５０５等を含む。本願発明は表示装置２５０５に用いることができる。
【０２１２】
また、将来的にＥＬ材料の発光輝度が高くなれば、フロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２１３】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子装置に適用することが可能である。また、本実施例の電子装置は実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【０２１４】
【発明の効果】
【０２１５】
本願発明は上記構成により、ＥＬ素子に印加されるＥＬ駆動電圧の値によって、そのＥＬ素子の発光輝度を調節することが可能になり、赤色、青色、緑色の発光輝度のバランスが良い、色鮮やかな画像を表示することが可能になる。そしてなおかつ、印加される電圧が高くなることによってＥＬ駆動用ＴＦＴが制御する電流の量が増えても、ＥＬ駆動用ＴＦＴの劣化を抑えることができる。
【図面の簡単な説明】
【図１】 本願発明のＥＬ表示装置の構成を示す図。
【図２】 本願発明の時分割階調方式の動作モードを説明する図。
【図３】 本願発明の時分割階調方式の動作モードを説明する図。
【図４】 本願発明のＥＬ表示装置の断面構造を示す図。
【図５】 ＥＬ表示装置の作製工程を示す図。
【図６】 ＥＬ表示装置の作製工程を示す図。
【図７】 ＥＬ表示装置の作製工程を示す図。
【図８】 ＥＬ表示装置の作製工程を示す図。
【図９】 ＥＬモジュールの外観を示す図。
【図１０】 ＥＬモジュールの外観を示す図。
【図１１】 電子装置の具体例を示す図。
【符号の説明】
１０１ 画素部
１０２ データ信号側駆動回路
１０３ ゲート信号側駆動回路
１０４ 画素
１０５ スイッチング用ＴＦＴ
１０６ ゲート配線
１０７ データ配線
１０８ ＥＬ駆動用ＴＦＴ
１１０ ＥＬ素子
【発明の属する技術分野】
本願発明は半導体素子（半導体薄膜を用いた素子）を基板上に作り込んで形成されたＥＬ（エレクトロルミネッセンス）表示装置及びそのＥＬ表示装置を表示ディスプレイとして有する電子装置（電子デバイス）に関する。
【０００２】
【従来の技術】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００３】
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００４】
そしてさらに、自発光型素子としてＥＬ素子を有したアクティブマトリクス型ＥＬ表示装置の研究が活発化している。ＥＬ表示装置は有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００５】
ＥＬ表示装置は、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、イーストマン・コダック・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬ表示装置は殆どこの構造を採用している。
【０００６】
また他にも、画素電極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。ＥＬ層に対して蛍光性色素等をドーピングしても良い。
【０００７】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光することを、ＥＬ素子が駆動すると呼ぶ。
【０００８】
なお、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【０００９】
【発明が解決しようとする課題】
【００１０】
ＥＬ表示装置には大きく分けて四つのカラー化表示方式があり、Ｒ（赤）Ｇ（緑）Ｂ（青）に対応した三種類のＥＬ素子を形成する方式、白色発光のＥＬ素子とカラーフィルターを組み合わせた方式、青色又は青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を使用してＲＧＢに対応したＥＬ素子を重ねる方式がある。
【００１１】
しかし一般に有機ＥＬ材料は、赤色の発光輝度が、青色、緑色の発光輝度に比べて低いものが多い。そのような発光特性を有する有機ＥＬ材料をＥＬ表示装置に用いた場合、表示する画像の赤色の輝度が低くなってしまう。
【００１２】
また赤色の発光輝度が青色、緑色の発光輝度に比べて低いため、赤色よりもやや波長の短い橙色の光を赤色の光として用いる方法が従来行われてきた。しかしこの場合もＥＬ表示装置が表示する画像の赤色そのものの輝度は低く、赤色の画像を表示しようとしたときに、橙色として表示されてしまう。
【００１３】
上述したことに鑑み、赤色、青色、緑色の発光輝度が異なる有機ＥＬ材料を用いたＥＬ表示装置において、所望する赤色、青色、緑色の発光輝度のバランスの良い画像を表示するＥＬ表示装置を提供することを課題とする。
【００１４】
【課題を解決するための手段】
本出願人は、ＥＬ表示装置を時分割階調表示し、発光輝度の低い色の表示を行うＥＬ素子に印加される電圧を、発光輝度の比較的高い色の表示を行うＥＬ素子に印加される電圧より大きくなるようにした。
【００１５】
ＥＬ素子への電流の制御を行うＥＬ駆動用ＴＦＴは、ＥＬ素子を発光させるために、ＥＬ駆動用ＴＦＴの駆動を制御するスイッチング用ＴＦＴよりも比較的多くの電流を流す。なおＴＦＴの駆動を制御するとは、ＴＦＴが有するゲート電極にかかる電圧を制御することで、そのＴＦＴをオン状態またはオフ状態にすることを意味する。特に本願発明は上記構成において、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴには、他の色を表示する画素のＥＬ駆動用ＴＦＴよりも多くの電流を流すこととなる。そのため発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴは、他の色を表示する画素のＥＬ駆動用ＴＦＴよりもホットキャリア注入によって早く劣化してしまうという問題が浮上してくる。
【００１６】
そこで本発明人は、ホットキャリア注入によるＥＬ駆動用ＴＦＴの劣化対策として、上記構成に加え、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さを、発光輝度の高い色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さより長くした。
【００１７】
なお本明細書においてＬＤＤ領域の長さとは、ソース領域とドレイン領域を結ぶ方向におけるＬＤＤ領域の長さを意味する。
【００１８】
また同時に、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）を、発光輝度の比較的高い色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）より大きくした。
【００１９】
なお本明細書においてチャネル幅（Ｗ）とは、ソース領域とドレイン領域を結ぶ方向に対して垂直方向におけるチャネル領域の長さを意味する。
【００２０】
本願発明は上記構成により、印加される電圧が高くなることによってＥＬ駆動用ＴＦＴが制御する電流の量が増えても、ＥＬ駆動用ＴＦＴの劣化を抑えることができる。そしてなおかつ、ＥＬ素子に印加される電圧の値によって、そのＥＬ素子の発光輝度を調節することが可能になり、赤色、青色、緑色の発光輝度のバランスが良い、色鮮やかな画像を表示することが可能になる。なお本願構成を時分割階調表示以外にも用いることは可能である。
【００２１】
以下に本願発明の構成を示す。
【００２２】
本発明によって、
複数のＥＬ素子をそれぞれ含む複数の画素を有するＥＬ表示装置であって、
前記ＥＬ表示装置は前記複数のＥＬ素子の発光する時間を制御することで階調表示を行い、
前記複数のＥＬ素子に印加される電圧は、前記複数のＥＬ素子をそれぞれ含む複数の画素が表示する色によって異なることを特徴とするＥＬ表示装置が提供される。
【００２３】
本発明によって、
複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御する複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複数のスイッチング用ＴＦＴと、をそれぞれ含む複数の画素を有するＥＬ表示装置であって、
前記ＥＬ表示装置は前記複数のＥＬ素子の発光する時間を制御することで階調表示を行い、
前記複数のＥＬ素子に印加される電圧は、前記複数のＥＬ素子をそれぞれ含む複数の画素が表示する色によって異なり、
前記複数のＥＬ駆動用ＴＦＴはｎチャネル型ＴＦＴからなり、
前記複数のＥＬ駆動用ＴＦＴが有するＬＤＤ領域のチャネル長方向の長さは、前記複数のＥＬ素子に印加される電圧が大きいほど長いことを特徴とするＥＬ表示装置が提供される。
【００２４】
本発明によって、
複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御する複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複数のスイッチング用ＴＦＴと、をそれぞれ含む複数の画素を有するＥＬ表示装置であって、
前記ＥＬ表示装置は前記複数のＥＬ素子の発光する時間を制御することで階調表示を行い、
前記複数のＥＬ素子に印加される電圧は、前記複数のＥＬ素子をそれぞれ含む複数の画素が表示する色によって異なり、
前記複数のＥＬ駆動用ＴＦＴはｎチャネル型ＴＦＴからなり、
前記複数のＥＬ駆動用ＴＦＴが有するチャネル領域の幅は、前記複数のＥＬ素子に印加される電圧が大きいほど大きいことを特徴とするＥＬ表示装置が提供される。
【００２５】
本発明によって、
複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御する複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複数のスイッチング用ＴＦＴと、をそれぞれ含む複数の画素を有するＥＬ表示装置であって、
前記ＥＬ表示装置は前記複数のＥＬ素子の発光する時間を制御することで階調表示を行い、
前記複数のＥＬ素子に印加される電圧は、前記複数のＥＬ素子をそれぞれ含む複数の画素が表示する色によって異なり、
前記複数のＥＬ駆動用ＴＦＴはｎチャネル型ＴＦＴからなり、
前記複数のＥＬ駆動用ＴＦＴが有するＬＤＤ領域のチャネル長方向の長さは、前記複数のＥＬ素子に印加される電圧が大きいほど長く、
前記複数のＥＬ駆動用ＴＦＴが有するチャネル領域の幅は、前記複数のＥＬ素子に印加される電圧が大きいほど大きいことを特徴とするＥＬ表示装置が提供される。
【００２６】
本発明によって、
複数のＥＬ素子と、前記複数のＥＬ素子の発光をそれぞれ制御する複数のＥＬ駆動用ＴＦＴと、前記複数のＥＬ駆動用ＴＦＴの駆動をそれぞれ制御する複数のスイッチング用ＴＦＴと、をそれぞれ含む複数の画素を有するＥＬ表示装置であって、
前記ＥＬ表示装置は前記複数のＥＬ素子の発光する時間を制御することで階調表示を行い、
前記複数のＥＬ素子に印加される電圧は、前記複数のＥＬ素子をそれぞれ含む複数の画素が表示する色によって異なり、
前記複数のＥＬ駆動用ＴＦＴが有するチャネル領域の幅は、前記複数のＥＬ素子に印加される電圧が大きいほど大きいことを特徴とするＥＬ表示装置が提供される。
【００２７】
本発明は、前記複数のＥＬ素子が発光する時間が、スイッチング用ＴＦＴに入力されるデジタル信号によって制御されていることを特徴としていても良い。
【００２８】
本発明は、前記ＥＬ表示装置を用いた電子装置であっても良い。
【００２９】
【発明の実施の形態】
【００３０】
図１に本願発明のＥＬ表示装置の回路構成を示す。図１（Ａ）のＥＬ表示装置は、基板上に形成されたＴＦＴによって画素部１０１、画素部の周辺に配置されたデータ信号側駆動回路１０２及びゲート信号側駆動回路１０３を有している。なお、本実施の形態でＥＬ表示装置はデータ信号側駆動回路とゲート信号側駆動回路とを１つづつ有しているが、本願発明においてデータ信号側駆動回路は２つあってもよい。またゲート信号側駆動回路も２つあってもよい。
【００３１】
データ信号側駆動回路１０２は基本的にシフトレジスタ１０２a、ラッチ（Ａ）１０２b、ラッチ（Ｂ）１０２cを含む。また、シフトレジスタ１０２aにはクロックパルス（ＣＫ）及びスタートパルス（ＳＰ）が入力され、ラッチ（Ａ）１０２bにはデジタルデータ信号（Digital Data Signals）が入力され、ラッチ（Ｂ）１０２cにはラッチ信号（Latch Signals）が入力される。
【００３２】
画素部に入力されるデジタルデータ信号は、時分割階調データ信号発生回路１１４にて形成される。この回路ではアナログ信号又はデジタル信号でなるビデオ信号（画像情報を含む信号）を、時分割階調を行うためのデジタルデータ信号に変換すると共に、時分割階調表示を行うために必要なタイミングパルス等を発生させる回路である。
【００３３】
典型的には、時分割階調データ信号発生回路１１４には、１フレーム期間をｎビット（ｎは２以上の整数）の階調に対応した複数のサブフレーム期間に分割する手段と、それら複数のサブフレーム期間においてアドレス期間及びサステイン期間を選択する手段と、そのサステイン期間をＴｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ(n-１)：Ｔｓ(n)＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する手段とが含まれる。
【００３４】
この時分割階調データ信号発生回路１１４は、本願発明のＥＬ表示装置の外部に設けられても良い。その場合、そこで形成されたデジタルデータ信号が本願発明のＥＬ表示装置に入力される構成となる。この場合、本願発明のＥＬ表示装置をディスプレイとして有する電子装置は、本願発明のＥＬ表示装置と時分割階調データ信号発生回路を別の部品として含むことになる。
【００３５】
また、時分割階調データ信号発生回路１１４をＩＣチップなどの形で本願発明のＥＬ表示装置に実装しても良い。その場合、そのＩＣチップで形成されたデジタルデータ信号が本願発明のＥＬ表示装置に入力される構成となる。この場合、本願発明のＥＬ表示装置をディスプレイとして有する電子装置は、時分割階調データ信号発生回路を含むＩＣチップを実装した本願発明のＥＬ表示装置を部品として含むことになる。
【００３６】
また最終的には、時分割階調データ信号発生回路１１４を画素部１０１、データ信号側駆動回路１０２及びゲート信号側駆動回路１０３と同一の基板上にＴＦＴでもって形成しうる。この場合、ＥＬ表示装置に画像情報を含むビデオ信号を入力すれば全て基板上で処理することができる。勿論、この場合の時分割階調データ信号発生回路は本願発明で用いるポリシリコン膜を活性層とするＴＦＴで形成することが望ましい。また、この場合、本願発明のＥＬ表示装置をディスプレイとして有する電子装置は、時分割階調データ信号発生回路がＥＬ表示装置自体に内蔵されており、電子装置の小型化を図ることが可能である。
【００３７】
画素部１０１にはマトリクス状に複数の画素１０４が配列される。画素１０４の拡大図を図１（Ｂ）に示す。図１（Ｂ）において、１０５はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ１０５のゲート電極は、ゲート信号を入力するゲート配線１０６に接続されている。スイッチング用ＴＦＴ１０５のソース領域とドレイン領域は、一方はデジタルデータ信号を入力するデータ配線（ソース配線ともいう）１０７に接続されており、もう一方はＥＬ駆動用ＴＦＴ１０８のゲート電極に接続されている。
【００３８】
デジタルデータ信号は「０」または「１」の情報を有しており、「０」と「１」のデジタルデータ信号のうち、一方はＨｉ、もう一方はＬｏの電位を有している。
【００３９】
また、ＥＬ駆動用ＴＦＴ１０８のソース領域は電源供給線１１１に接続され、ドレイン領域はＥＬ素子１１０に接続される。
【００４０】
ＥＬ素子１１０はＥＬ駆動用ＴＦＴ１０８のドレイン領域に接続された画素電極と、ＥＬ層を挟んで画素電極に対向して設けられた対向電極とでなり、対向電極は一定の電位（コモン電位）に保たれているコモン電源１１２に接続されている。
【００４１】
なおＥＬ素子１１０の陽極を画素電極として用い、陰極を対向電極として用いる場合、ＥＬ駆動用ＴＦＴ１０８はｐチャネル型ＴＦＴであることが好ましい。
【００４２】
なおＥＬ素子１１０の陰極を画素電極として用い、陽極を対向電極として用いる場合、ＥＬ駆動用ＴＦＴ１０８はｎチャネル型ＴＦＴであることが好ましい。
【００４３】
電源供給線１１１にかかる電位をＥＬ駆動電位と呼ぶ。ＥＬ素子が発光している時のＥＬ駆動電位をオンのＥＬ駆動電位と呼ぶ。またＥＬ素子が発光してない時のＥＬ駆動電位をオフのＥＬ駆動電位と呼ぶ。
【００４４】
そしてさらに、ＥＬ駆動電位とコモン電位との差をＥＬ駆動電圧と呼ぶ。ＥＬ素子が発光している時のＥＬ駆動電圧をオンのＥＬ駆動電圧と呼ぶ。またＥＬ素子が発光してない時のＥＬ駆動電圧をオフのＥＬ駆動電圧と呼ぶ。
【００４５】
電源供給線１１１にかかるオンのＥＬ駆動電圧は、対応する画素の表示する色（赤色、緑色、青色）によって、その値を変える。例えば用いる有機ＥＬ材料の赤色の発光輝度が、青色と緑色の発光輝度よりも低い場合、赤色を表示する画素に接続されている電源供給線にかかるオンのＥＬ駆動電圧を、青色と緑色を表示する画素に接続されている電源供給線にかかるオンのＥＬ駆動電圧よりも大きく設定する。
【００４６】
なお、ＥＬ駆動用ＴＦＴ１０８のドレイン領域と、ＥＬ素子１１０が有する画素電極との間に抵抗体を設けても良い。抵抗体を設けることによって、ＥＬ駆動用ＴＦＴからＥＬ素子へ供給される電流量を制御し、ＥＬ駆動用ＴＦＴの特性のバラツキの影響を防ぐことが可能になる。抵抗体はＥＬ駆動用ＴＦＴ１０８のオン抵抗よりも十分に大きい抵抗値を示す素子であれば良いため、構造等に限定はない。なお、オン抵抗とは、ＴＦＴがオン状態の時に、ＴＦＴのドレイン電圧をその時に流れているドレイン電流で割った値である。抵抗体の抵抗値としては１ｋΩ〜５０ＭΩ（好ましくは１０ｋΩ〜１０ＭΩ、さらに好ましくは５０ｋΩ〜１ＭΩ）の範囲から選択すれば良い。抵抗体として抵抗値の高い半導体層を用いると形成が容易であり好ましい。
【００４７】
また、スイッチング用ＴＦＴ１０５が非選択状態（オフ状態）にある時、ＥＬ駆動用ＴＦＴ１０８のゲート電圧を保持するためにコンデンサ１１３が設けられる。このコンデンサ１１３はスイッチング用ＴＦＴ１０５のドレイン領域と電源供給線１１１とに接続されている。
【００４８】
次に時分割階調表示について、図１及び図２を用いて説明する。ここではｎビットデジタル駆動方式により２n階調の表示を行う場合について説明する。
【００４９】
まず、１フレーム期間をｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）に分割する。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間と呼ぶ。通常のＥＬディスプレイでは発振周波数は６０Ｈｚ以上、即ち１秒間に６０以上のフレーム期間が設けられており、１秒間に６０以上の画像が表示されている。１秒間に表示される画像の数が６０より少なくなると、視覚的にフリッカ等の画像のちらつきが目立ち始める。なお、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。（図２）
【００５０】
１つのサブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１サブフレーム期間中、全画素にデータを入力するのに要する時間であり、サステイン期間（点灯期間とも呼ぶ）とは、ＥＬ素子を発光させる期間を示している。
【００５１】
ｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）がそれぞれ有するアドレス期間（Ｔａ１〜Ｔａｎ）の長さは全て一定である。ＳＦ１〜ＳＦｎがそれぞれ有するサステイン期間（Ｔｓ）をそれぞれＴｓ１〜Ｔｓｎとする。
【００５２】
サステイン期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（ｎ−１)：Ｔｓｎ＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。但し、ＳＦ１〜ＳＦｎを出現させる順序はどのようにしても良い。このサステイン期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００５３】
まず、電源供給線１１１がオフのＥＬ駆動電位に保たれている状態にしておき、ゲート配線１０６にゲート信号を印加し、ゲート配線１０６に接続されているスイッチング用ＴＦＴ１０５全てをＯＮ状態にする。なおオフのＥＬ駆動電位は、ＥＬ素子が発光しない程度にコモン電位と同じぐらいの電位である。
【００５４】
そしてスイッチング用ＴＦＴ１０５をＯＮ状態にした後、またはＯＮ状態にするのと同時にスイッチング用ＴＦＴ１０５のソース領域に「０」または「１」の情報を有するデジタルデータ信号を入力していく。
【００５５】
デジタルデータ信号がスイッチング用ＴＦＴ１０５を介してＥＬ駆動用ＴＦＴ１０８のゲート電極に接続されたコンデンサ１１３に入力され保持される。全ての画素にデジタルデータ信号が入力されるまでの期間がアドレス期間である。
【００５６】
アドレス期間が終了したら、電源供給線１１１がオンのＥＬ駆動電位に保たれ、またスイッチング用ＴＦＴがオフ状態になり、コンデンサ１１３において保持されたデジタルデータ信号が、ＥＬ駆動用ＴＦＴ１０８のゲート電極に入力される。
【００５７】
なお、オンのＥＬ駆動電位の高さは、コモン電位との間にＥＬ素子が発光する程度の電位差を有する高さである。陽極にかかる電位は陰極にかかる電位よりも高いことがより望ましい。つまり陽極を画素電極として用いる場合、オンのＥＬ駆動電位はコモン電位よりも高いことが望ましい。逆に陰極を画素電極として用いる場合、オンのＥＬ駆動電位はコモン電位よりも低いことが望ましい。
【００５８】
本実施の形態において、デジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０８はオフ状態となり、電源供給線１１１に印加されているオンのＥＬ駆動電圧はＥＬ素子１１０が有する陽極（画素電極）に印加されない。
【００５９】
逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０８はオン状態となり、電源供給線１１１に印加されているオンのＥＬ駆動電圧は、ＥＬ素子１１０が有する陽極（画素電極）に印加される。
【００６０】
その結果、「０」の情報を有するデジタルデータ信号が印加された画素が有するＥＬ素子１１０は発光しない。そして「１」の情報を有するデジタルデータ信号が印加された画素が有するＥＬ素子１１０は発光する。発光が終了するまでの期間がサステイン期間である。
【００６１】
ＥＬ素子１１０を発光させる（画素を点灯させる）期間はＴｓ１〜Ｔｓｎまでのいずれかの期間である。ここではＴｓｎの期間、所定の画素を点灯させたとする。
【００６２】
次に、再びアドレス期間に入り、全画素にデータ信号を入力したらサステイン期間に入る。このときはＴｓ１〜Ｔｓ（ｎ−１）のいずれかの期間がサステイン期間となる。ここではＴｓ（ｎ−１）の期間、所定の画素を点灯させたとする。
【００６３】
以下、残りのｎ−２個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ（ｎ−２）、Ｔｓ（ｎ−３）…Ｔｓ１とサステイン期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとする。
【００６４】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、画素が点灯していたサステイン期間、言い換えると「１」の情報を有するデジタルデータ信号が画素に印加されたアドレス期間の直後のサステイン期間の長さを積算することによって、その画素の階調がきまる。例えば、ｎ＝８のとき、全部のサステイン期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ１とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴｓ８を選択した場合には１６％の輝度が表現できる。
【００６５】
そしてさらに本願発明では、電源供給線１１１にかかるオンのＥＬ駆動電圧の値を、対応する画素の表示する色（赤、緑、青）によって変えている。例えば用いる有機ＥＬ材料の赤色の発光輝度が、青色と緑色の発光輝度よりも低い場合、赤色を表示する画素に接続されている電源供給線にかかるオンのＥＬ駆動電圧を、青色と緑色を表示する画素に接続されている電源供給線にかかるオンのＥＬ駆動電圧よりも大きくなるように設定する。
【００６６】
なお、オンのＥＬ駆動電位の値を変えると同時に、デジタルデータ信号及びゲート信号の有する電位の値を適宜変えることも重要である。
【００６７】
次に本願発明における、ＥＬ駆動用ＴＦＴの構成について説明する。本願発明において、ＥＬ駆動用ＴＦＴはｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴで構成される。ｐチャネル型ＴＦＴで構成されるＥＬ駆動用ＴＦＴはＬＤＤ領域を有さず、ｎチャネル型ＴＦＴで構成されるＥＬ駆動用ＴＦＴはＬＤＤ領域を有す。
【００６８】
ＥＬ駆動用ＴＦＴはスイッチング用ＴＦＴよりも、制御する電流の量が大きい。特に発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴは、他の色を表示する画素のＥＬ駆動用ＴＦＴより制御する電流の量が大きい。
【００６９】
ＥＬ駆動用ＴＦＴがｐチャネル型ＴＦＴの場合、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）を、発光輝度の比較的高い色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）より大きくする。上記構成によって、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴが、他の色を表示する画素のＥＬ駆動用ＴＦＴより制御する電流の量が大きくても、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴがホットキャリア注入によって早く劣化してしまうのを防ぐことができる。
【００７０】
ＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴの場合も、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）を、発光輝度の比較的高い色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）より大きくすることで、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴがホットキャリア注入によって早く劣化してしまうのを防ぐことが可能である。
【００７１】
ＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴの場合、上記構成を有さなくとも、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さを、発光輝度の比較的高い色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さより長くすることで、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴがホットキャリア注入により劣化するのを防ぐことができる。ＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴの場合、上記したような、画素によってＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）を異ならせる構成と、画素によってＥＬ駆動用ＴＦＴのＬＤＤ領域の長さを異ならせる構成とを両方有していても良い。
【００７２】
本願発明は上記構成により、ＥＬ素子に印加されるオンのＥＬ駆動電位の値によって、目的とする画素の有するＥＬ素子の発光輝度を調節することが可能になり、赤色、青色、緑色の発光輝度のバランスが良い、色鮮やかな画像を表示することができる。そしてなおかつ、オンのＥＬ駆動電圧が大きくなることによってＥＬ駆動用ＴＦＴが制御する電流の量が増えても、ＥＬ駆動用ＴＦＴの劣化を抑えることができる。
【００７３】
なおかつ本願発明は時分割階調表示によって鮮明な多階調表示を行うことが可能になる。そしてなおかつ、印加される電圧が高くなることによってＥＬ駆動用ＴＦＴが制御する電流の量が増えても、ＥＬ駆動用ＴＦＴの劣化を抑えることができる。
【００７４】
【実施例】
（実施例１）
【００７５】
本実施例では８ビットデジタル駆動方式により２５６階調（１６７７万色）のフルカラー表示を行う場合の時分割階調表示について説明する。本実施例において、は赤色の発光輝度が青色と緑色の発光輝度よりも低い有機ＥＬ材料を用いたＥＬ表示装置の駆動について説明する。
【００７６】
まず、１フレーム期間を８個のサブフレーム期間（ＳＦ１〜ＳＦ８）に分割する。本実施例のＥＬ表示装置では、発振周波数は６０Ｈｚとし、１秒間に６０のフレーム期間が設けられており、１秒間に６０の画像が表示される。（図３）
【００７７】
１つのサブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。ＳＦ１〜ＳＦ８がそれぞれ有するアドレス期間（Ｔａ１〜Ｔａ８）の長さは全て一定である。ＳＦ１〜ＳＦ８がそれぞれ有するサステイン期間（Ｔｓ）をそれぞれＴｓ１〜Ｔｓ８とする。
【００７８】
サステイン期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４：Ｔｓ５：Ｔｓ６：Ｔｓ７：Ｔｓ８＝１：１／２：１／４：１／８：１／１６：１／３２：１／６４：１／１２８となるように設定する。但し、ＳＦ１〜ＳＦ８を出現させる順序はどのようにしても良い。このサステイン期間の組み合わせで２５６階調のうち所望の階調表示を行うことができる。
【００７９】
まず、電源供給線がオフのＥＬ駆動電位に保たれている状態にしておき、ゲート配線にゲート信号を印加し、ゲート配線に接続されているスイッチング用ＴＦＴ全てをＯＮ状態にする。本実施例ではオフのＥＬ駆動電位を０Ｖとする。なお、本実施例では、ＥＬ素子の陽極を画素電極として電源供給線に接続しており、陰極を対向電極としてコモン電源に接続している。
【００８０】
そしてスイッチング用ＴＦＴをＯＮ状態にした後、またはＯＮ状態にするのと同時にスイッチング用ＴＦＴのソース領域に「０」または「１」の情報を有するデジタルデータ信号を入力していく。
【００８１】
デジタルデータ信号がスイッチング用ＴＦＴを介して、ＥＬ駆動用ＴＦＴのゲート電極に接続されたコンデンサに入力され保持される。全ての画素にデジタルデータ信号が入力されるまでの期間がアドレス期間である。
【００８２】
アドレス期間が終了したら、電源供給線がオンのＥＬ駆動電位に保たれ、またスイッチング用ＴＦＴがオフ状態になり、コンデンサにおいて保持されたデジタルデータ信号が、ＥＬ駆動用ＴＦＴのゲート電極に入力される。本実施例では、サステイン期間において、赤色の表示用の画素に接続された電源供給線は１０ＶのオンのＥＬ駆動電位に保たれる。また緑色と青色の表示用の画素に接続された電源供給線は５ＶのオンのＥＬ駆動電位に保たれる。
【００８３】
本実施例において、デジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴはオフ状態となり、電源供給線に印加されているオンのＥＬ駆動電圧はＥＬ素子が有する陽極（画素電極）に印加されない。
【００８４】
逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴはオン状態となり、電源供給線に印加されているオンのＥＬ駆動電圧は、ＥＬ素子が有する陽極（画素電極）に印加される。
【００８５】
その結果、「０」の情報を有するデジタルデータ信号が印加された画素が有するＥＬ素子は発光しない。そして「１」の情報を有するデジタルデータ信号が印加された画素が有するＥＬ素子は発光する。発光が終了するまでの期間がサステイン期間である。
【００８６】
ＥＬを発光させる（画素を点灯させる）期間はＴｓ１〜Ｔｓ８までのいずれかの期間である。ここではＴｓ８の期間、所定の画素を点灯させたとする。
【００８７】
次に、再びアドレス期間に入り、全画素にデータ信号を入力したらサステイン期間に入る。このときはＴｓ１〜Ｔｓ７のいずれかの期間がサステイン期間となる。ここではＴｓ７の期間、所定の画素を点灯させたとする。
【００８８】
以下、残りの６つのサブフレームについて同様の動作を繰り返し、順次Ｔｓ６、Ｔｓ５…Ｔｓ１とサステイン期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとする。
【００８９】
８つのサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、画素が点灯したサステイン期間、言い換えると「１」の情報を有するデジタルデータ信号が画素に印加されたアドレス期間の直後のサステイン期間の長さを積算することによって、その画素の階調が決まる。例えば、全部のサステイン期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ１とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴｓ８を選択した場合には１６％の輝度が表現できる。
【００９０】
なお、ＥＬ駆動電位の値を変えると同時に、デジタルデータ信号及びゲート信号の有する電位の値を適宜変えることも重要である。
【００９１】
上記構成によって、本願発明はＥＬ素子に印加するＥＬ駆動電圧の値によって、目的とする画素の有するＥＬ素子の発光輝度を調節することが可能になり、なおかつ、時分割階調表示によって鮮明な多階調表示を行うことが可能になった。具体的には赤色の発光輝度が青色と緑色の発光輝度よりも低い有機ＥＬ材料を用いたＥＬ素子の、赤色、青色、緑色の発光輝度のバランスが良くなり、色鮮やかな画像を表示することが可能になる。またなおかつ、デジタル信号により時分割階調表示を行い、ＥＬ駆動用ＴＦＴの特性バラツキによる階調不良のない、色再現性の良い高精細な画像を得ることができる。
【００９２】
（実施例２）
【００９３】
次に、本願発明のＥＬ表示装置について、その断面構造の概略を図４を用いて説明する。なお本実施例ではＥＬ素子の陰極がＥＬ駆動用ＴＦＴのドレイン領域に接続されている例について説明する。
【００９４】
図４において、１１は基板、１２は下地となる絶縁膜（以下、下地膜という）である。基板１１としては透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高処理温度に耐えるものでなくてはならない。
【００９５】
また、下地膜１２は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜１２としては、珪素（シリコン）を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜（ＳｉＯｘＮｙ：ｘ、ｙは任意の整数、で示される）など珪素に対して酸素若しくは窒素を所定の割合で含ませた絶縁膜を指す。
【００９６】
２０１はスイッチング用ＴＦＴ、２０２はＥＬ駆動用ＴＦＴであり、共にｎチャネル型ＴＦＴで形成されている。本願発明において、スイッチング用ＴＦＴとＥＬ駆動用ＴＦＴは、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも構わない。
【００９７】
ただしｎチャネル型ＴＦＴの電界効果移動度はｐチャネル型ＴＦＴの電界効果移動度よりも大きいため、動作速度が早く大電流を流しやすい。また、同じ電流量を流すにもＴＦＴサイズはｎチャネル型ＴＦＴの方が小さくできる。そのため、ｎチャネル型ＴＦＴをＥＬ駆動用ＴＦＴとして用いた方が画像表示部の有効発光面積が広くなるのでより好ましい。
【００９８】
スイッチング用ＴＦＴ２０１は、ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５a〜１５d、分離領域１６及びチャネル形成領域１７a、１７bを含む活性層と、ゲート絶縁膜１８と、ゲート電極１９a、１９bと、第１層間絶縁膜２０と、ソース配線２１と、ドレイン配線２２とを有している。なお、ゲート絶縁膜１８又は第１層間絶縁膜２０は基板上の全ＴＦＴに共通であっても良いし、回路又は素子に応じて異ならせても良い。
【００９９】
また、図４に示すスイッチング用ＴＦＴ２０１はゲート電極１９a、１９bが電気的に接続されており、いわゆるダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）であっても良い。
【０１００】
マルチゲート構造はオフ電流を低減する上で極めて有効であり、スイッチング用ＴＦＴのオフ電流を十分に低くすれば、それだけＥＬ駆動用ＴＦＴ２０２のゲート電極に接続されたコンデンサが必要とする最低限の容量を抑えることができる。即ち、コンデンサの面積を小さくすることができるので、マルチゲート構造とすることはＥＬ素子の有効発光面積を広げる上でも有効である。
【０１０１】
さらに、スイッチング用ＴＦＴ２０１においては、ＬＤＤ領域１５a〜１５dは、ゲート絶縁膜１８を介してゲート電極１７a、１７bと重ならないように設ける。このような構造はオフ電流を低減する上で非常に効果的である。また、ＬＤＤ領域１５a〜１５dの長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１０２】
なお、チャネル形成領域とＬＤＤ領域との間にオフセット領域（チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が印加されない領域）を設けることはオフ電流を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた分離領域１６（ソース領域又はドレイン領域と同一の濃度で同一の不純物元素が添加された領域）がオフ電流の低減に効果的である。
【０１０３】
次に、ＥＬ駆動用ＴＦＴ２０２は、ソース領域２６、ドレイン領域２７、ＬＤＤ領域２８及びチャネル形成領域２９を含む活性層と、ゲート絶縁膜１８と、ゲート電極３０と、第１層間絶縁膜２０と、ソース配線３１並びにドレイン配線３２を有して形成される。本実施例においてＥＬ駆動用ＴＦＴ２０２はｎチャネル型ＴＦＴである。
【０１０４】
また、スイッチング用ＴＦＴ２０１のドレイン領域１４はＥＬ駆動用ＴＦＴ２０２のゲート電極３０に接続されている。図示してはいないが、具体的にはＥＬ駆動用ＴＦＴ２０２のゲート電極３０はスイッチング用ＴＦＴ２０１のドレイン領域１４とドレイン配線（接続配線とも言える）２２を介して電気的に接続されている。なお、ゲート電極３０はシングルゲート構造となっているが、マルチゲート構造であっても良い。また、ＥＬ駆動用ＴＦＴ２０２のソース配線３１は電源供給線（図示せず）に接続される。
【０１０５】
ＥＬ駆動用ＴＦＴ２０２はＥＬ素子に注入される電流量を制御するための素子であり、比較的多くの電流が流れる。そのため、チャネル幅（Ｗ）はスイッチング用ＴＦＴのチャネル幅よりも大きく設計することが好ましい。また、ＥＬ駆動用ＴＦＴ２０２に過剰な電流が流れないように、チャネル長（Ｌ）は長めに設計することが好ましい。望ましくは一画素あたり０．５〜２μＡ（好ましくは１〜１．５μＡ）となるようにする。
【０１０６】
特に本願発明においては、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴには、他の色を表示する画素のＥＬ駆動用ＴＦＴよりも、制御する電流が大きい。そのため発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴは、他の色を表示する画素のＥＬ駆動用ＴＦＴよりもホットキャリア注入によって早く劣化してしまう。
【０１０７】
そのため本願発明では、発光輝度の低い色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さを、発光輝度の比較的高い色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さより長くした。これによって、ＥＬ駆動用ＴＦＴが制御する電流の量が増えることによって、ＥＬ駆動用ＴＦＴが劣化するのを抑えることが可能になった。
【０１０８】
またさらに、ＥＬ駆動用ＴＦＴ２０２の活性層（特にチャネル形成領域）の膜厚を厚くする（好ましくは５０〜１００ｎｍ、さらに好ましくは６０〜８０ｎｍ）ことによって、ＴＦＴの劣化を抑えてもよい。逆に、スイッチング用ＴＦＴ２０１の場合はオフ電流を小さくするという観点から見れば、活性層（特にチャネル形成領域）の膜厚を薄くする（好ましくは２０〜５０ｎｍ、さらに好ましくは２５〜４０ｎｍ）ことも有効である。
【０１０９】
以上は画素内に設けられたＴＦＴの構造について説明したが、このとき同時に駆動回路も形成される。図４には駆動回路を形成する基本単位となるＣＭＯＳ回路が図示されている。
【０１１０】
図４においては極力動作速度を落とさないようにしつつホットキャリア注入を低減させる構造を有するＴＦＴをＣＭＯＳ回路のｎチャネル型ＴＦＴ２０４として用いる。なお、ここでいう駆動回路としては、データ信号側駆動回路、ゲート信号側駆動回路を指す。勿論、他の論理回路（レベルシフタ、Ａ／Ｄコンバータ、信号分割回路等）を形成することも可能である。
【０１１１】
ＣＭＯＳ回路のｎチャネル型ＴＦＴ２０４の活性層は、ソース領域３５、ドレイン領域３６、ＬＤＤ領域３７及びチャネル形成領域３８を含み、ＬＤＤ領域３７はゲート絶縁膜１８を介してゲート電極３９と重なっている。
【０１１２】
ドレイン領域３６側のみにＬＤＤ領域３７を形成しているのは、動作速度を落とさないための配慮である。また、このｎチャネル型ＴＦＴ２０４はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、ＬＤＤ領域３７は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
【０１１３】
また、ＣＭＯＳ回路のｐチャネル型ＴＦＴ２０５は、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。従って活性層はソース領域４０、ドレイン領域４１及びチャネル形成領域４２を含み、その上にはゲート絶縁膜１８とゲート電極４３が設けられる。勿論、ｎチャネル型ＴＦＴ２０４と同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０１１４】
また、ｎチャネル型ＴＦＴ２０４及びｐチャネル型ＴＦＴ２０５はそれぞれソース領域上に第１層間絶縁膜２０を間に介して、ソース配線４４、４５を有している。また、ドレイン配線４６によってｎチャネル型ＴＦＴ２０４とｐチャネル型ＴＦＴ２０５とのドレイン領域は互いに電気的に接続される。
【０１１５】
次に、４７は第１パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは２００〜５００ｎｍ）とすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪素膜又は窒化珪素膜が好ましい）を用いることができる。このパッシベーション膜４７は形成されたＴＦＴをアルカリ金属や水分から保護する役割金属を有する。最終的にＴＦＴ（特にＥＬ駆動用ＴＦＴ）の上方に設けられるＥＬ層にはナトリウム等のアルカリ金属が含まれている。即ち、第１パッシベーション膜４７はこれらのアルカリ金属（可動イオン）をＴＦＴ側に侵入させない保護層としても働く。
【０１１６】
また、４８は第２層間絶縁膜であり、ＴＦＴによってできる段差の平坦化を行う平坦化膜としての機能を有する。第２層間絶縁膜４８としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を用いると良い。これらの有機樹脂膜は良好な平坦面を形成しやすく、比誘電率が低いという利点を有する。ＥＬ層は凹凸に非常に敏感であるため、ＴＦＴによる段差は第２層間絶縁膜で殆ど吸収してしまうことが望ましい。また、ゲート配線やデータ配線とＥＬ素子の陰極との間に形成される寄生容量を低減する上で、比誘電率の低い材料を厚く設けておくことが望ましい。従って、膜厚は０．５〜５μm（好ましくは１．５〜２．５μm）が好ましい。
【０１１７】
また、４９は保護電極であり、各画素の画素電極５１を接続するための電極である。保護電極４９としては、アルミニウム（Ａｌ）、銅（Ｃｕ）若しくは銀（Ａｇ）を含む低抵抗な材料を用いることが好ましい。この保護電極４９にはＥＬ層の発熱を緩和する放熱効果も期待できる。保護電極４９は、ＥＬ駆動用ＴＦＴ２０２のドレイン配線３２に接続されるように形成される。
【０１１８】
保護電極４９の上には酸化珪素膜、窒化酸化珪素膜または有機樹脂膜でなる第３層間絶縁膜５０が０．３〜１μmの厚さに設けられる。この第３層間絶縁膜５０は保護電極４９の上にエッチングにより開口部が設けられ、その開口部の縁はテーパー形状となるようにエッチングする。テーパーの角度は１０〜６０°（好ましくは３０〜５０°）とすると良い。
【０１１９】
第３層間絶縁膜５０の上には画素電極（ＥＬ素子の陰極）５１が設けられる。陰極５１としては、仕事関数の小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でなる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、ＬｉＡｌ電極、また、ＬｉＦＡｌ電極が挙げられる。
【０１２０】
画素電極５１の上にはＥＬ層５２が設けられる。ＥＬ層５２は単層又は積層構造で用いられるが、積層構造で用いた方が発光効率は良い。一般的には画素電極上に正孔注入層／正孔輸送層／発光層／電子輸送層の順に形成されるが、正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層のような構造でも良い。本願発明では公知のいずれの構造を用いても良いし、ＥＬ層に対して蛍光性色素等をドーピングしても良い。
【０１２１】
なお、ＥＬ表示装置には大きく分けて四つのカラー化表示方式があり、Ｒ（赤）Ｇ（緑）Ｂ（青）に対応した三種類のＥＬ素子を形成する方式、白色発光のＥＬ素子とカラーフィルターを組み合わせた方式、青色又は青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を使用してＲＧＢに対応したＥＬ素子を重ねる方式、がある。
【０１２２】
図４の構造はＲＧＢに対応した三種類のＥＬ素子を形成する方式を用いた場合の例である。なお、図４には一つの画素しか図示していないが、同一構造の画素が赤、緑又は青のそれぞれの色に対応して形成され、これによりカラー表示を行うことができる。
【０１２３】
本願発明は発光方式に関わらず実施することが可能であり、上記四つの全ての方式を本願発明に用いることができる。しかし、蛍光体はＥＬに比べて応答速度が遅く残光が問題となりうるので、蛍光体を用いない方式が望ましい。
【０１２４】
次に透明導電膜でなる対向電極（ＥＬ素子の陽極）５３をＥＬ層上に形成する。本実施例では、透明導電膜としてＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を用いた。
【０１２５】
ＥＬ層５２と対向電極５３でなる積層体は、各画素で個別に形成する必要があるが、ＥＬ層５２は水分に極めて弱いため、通常のフォトリソグラフィ技術を用いることができない。従って、メタルマスク等の物理的なマスク材を用い、真空蒸着法、スパッタ法、プラズマＣＶＤ法等の気相法で選択的に形成することが好ましい。
【０１２６】
なお、ＥＬ層を選択的に形成する方法として、インクジェット法、スクリーン印刷法又はスピンコート法等を用いることも可能である。
【０１２７】
また、５４は第２パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは２００〜５００ｎｍ）とすれば良い。第２パッシベーション膜５４を設けるのは、ＥＬ層５２を水分から保護する目的が主であるが、放熱効果をもたせることも有効である。但し、上述のようにＥＬ層は熱に弱いので、なるべく低温（好ましくは室温から１２０℃までの温度範囲）で成膜するのが望ましい。従って、プラズマＣＶＤ法、スパッタ法、真空蒸着法、イオンプレーティング法又は溶液塗布法（スピンコーティング法）が望ましい成膜方法と言える。
【０１２８】
本願発明は、図４のＥＬ表示装置の構造に限定されるものではなく、図４の構造は本願発明を実施する上での好ましい形態の一つに過ぎない。
【０１２９】
上記構成によって、本願発明はＥＬ素子に印加するオンのＥＬ駆動電圧の値によって、目的とする画素の有するＥＬ素子の発光輝度を調節することが可能になり、なおかつ、時分割階調表示によって鮮明な多階調表示を行うことが可能になった。具体的にはＥＬ素子に印加するオンのＥＬ駆動電圧の値によって、そのＥＬの発光輝度を調節することで、赤色、青色、緑色の発光輝度のバランスが良い、色鮮やかな画像を表示することが可能になる。またなおかつ、デジタル信号により時分割階調表示を行い、ＥＬ駆動用ＴＦＴの特性バラツキによる階調不良のない、色再現性の良い高精細な画像を得ることができる。
【０１３０】
また、本実施例の構成は、実施例１の構成と自由に組み合わせることが可能である。
【０１３１】
（実施例３）
本実施例では、画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【０１３２】
まず、図５（Ａ）に示すように、下地膜（図示せず）を表面に設けた基板５０１を用意する。本実施例では結晶化ガラス上に下地膜として１００ｎｍ厚の窒化酸化珪素膜を２００ｎｍ厚の窒化酸化珪素膜とを積層して用いる。この時、結晶化ガラス基板に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。勿論、下地膜を設けずに石英基板上に直接素子を形成しても良い。
【０１３３】
次に基板５０１の上に４５ｎｍの厚さのアモルファスシリコン膜５０２を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【０１３４】
ここから図５（Ｃ）までの工程は本出願人による特許番号第３０３２８０１号を完全に引用することができる。同特許ではＮｉ等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。
【０１３５】
まず、開口部５０３a、５０３bを有する保護膜５０４を形成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜５０４の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）５０５を形成する。このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
【０１３６】
次に、図５（Ｂ）に示すように、不活性雰囲気中で５７０℃１４時間の加熱処理を加え、アモルファスシリコン膜５０２を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ添加領域という）５０６a、５０６bを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜５０７が形成される。
【０１３７】
次に、図５（Ｃ）に示すように、保護膜５０４をそのままマスクとして１５族に属する元素（好ましくはリン）をＮｉ添加領域５０６a、５０６bに添加する。こうして高濃度にリンが添加された領域（以下、リン添加領域という）５０８a、５０８bが形成される。
【０１３８】
次に、図５（Ｃ）に示すように、不活性雰囲気中で６００℃１２時間の加熱処理を加える。この熱処理によりポリシリコン膜５０７中に存在するＮｉは移動し、最終的には殆ど全て矢印が示すようにリン添加領域５０８a、５０８bに捕獲されてしまう。これはリンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【０１３９】
この工程によりポリシリコン膜５０９中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体にとってライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【０１４０】
こうして触媒を用いて結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレベルにまで低減されたポリシリコン膜５０９が得られる。その後、このポリシリコン膜５０９のみを用いた活性層５１０〜５１３をパターニング工程により形成する。この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。（図５（Ｄ））
【０１４１】
次に、図５（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、その上で酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。
【０１４２】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性層５１０〜５１３の膜厚はこの熱酸化工程によって３０ｎｍとなる。
【０１４３】
次に、図６（Ａ）に示すように、レジストマスク５１５を形成し、ゲート絶縁膜５１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。
【０１４４】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でボロンを含む不純物領域５１６〜５１８が形成される。
【０１４５】
次に、図６（Ｂ）に示すように、レジストマスク５１９a、５１９bを形成し、ゲート絶縁膜５１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０１４６】
この工程により形成されるｎ型不純物領域５２０、５２１には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【０１４７】
次に、図６（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜５１４が設けられているので電熱炉を用いたファーネスアニール処理が好ましい。また、図６（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【０１４８】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００℃１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【０１４９】
この工程によりｎ型不純物領域５２０、５２１の端部、即ち、ｎ型不純物領域５２０、５２１の周囲に存在するｎ型不純物元素を添加していない領域（図６（Ａ）の工程で形成されたｐ型不純物領域）との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０１５０】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５２２〜５２５を形成する。このゲート電極５２２〜５２５の線幅によって各ＴＦＴのチャネル長の長さが決定する。
【０１５１】
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０１５２】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【０１５３】
またこの時、ゲート電極５２３、５２５はそれぞれｎ型不純物領域５２０、５２１の一部とゲート絶縁膜５１４を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。なお、ゲート電極５２４a、５２４bは断面では二つに見えるが、実際は電気的に接続されている。
【０１５４】
次に、図７（Ａ）に示すように、ゲート電極５２２〜５２５及をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５２７〜５３３にはｎ型不純物領域５２０、５２１の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０１５５】
次に、図７（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク５３４a〜５３４dを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域５３５〜５４１を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０１５６】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴは、図７（Ａ）の工程で形成したｎ型不純物領域５３０〜５３２の一部を残す。この残された領域が、図４におけるスイッチング用ＴＦＴのＬＤＤ領域１５a〜１５dに対応する。
【０１５７】
次に、図７（Ｃ）に示すように、レジストマスク５３４a〜５３４dを除去し、新たにレジストマスク５４３を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域５４４、５４５を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3ノ）濃度となるようにボロンを添加する。
【０１５８】
なお、不純物領域５４４、５４５には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ型の不純物領域として機能する。
【０１５９】
次に、図７（Ｄ）に示すように、レジストマスク５４３を除去した後、第１層間絶縁膜５４６を形成する。第１層間絶縁膜５４６としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０１６０】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０１６１】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１６２】
なお、水素化処理は第１層間絶縁膜５４６を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０１６３】
次に、図８（Ａ）に示すように、第１層間絶縁膜５４６に対してコンタクトホールを形成し、ソース配線５４７〜５５０と、ドレイン配線５５１〜５５３を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０１６４】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜５５４を形成する。本実施例では第１パッシベーション膜５５４として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【０１６５】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜５４６に供給され、熱処理を行うことで、第１パッシベーション膜５５４の膜質が改善される。それと同時に、第１層間絶縁膜５４６に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０１６６】
次に、図８（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜５５５を形成する。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜５５５はＴＦＴが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアクリル膜を形成する。
【０１６７】
次に、第２層間絶縁膜５５５、第１パッシベーション膜５５４にドレイン配線５５３に達するコンタクトホールを形成し、次に保護電極５５６を形成する。保護電極５５６としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極５５６は真空蒸着法で形成すれば良い。
【０１６８】
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素電極となる部分に対応する位置に開口部を形成して第３層間絶縁膜５５７を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまう。
【０１６９】
次にＥＬ素子の陰極である画素電極（ＭｇＡｇ電極）５５８を形成する。ＭｇＡｇ電極５５８は真空蒸着法を用いて、厚さが１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）になるように形成する。
【０１７０】
次に、ＥＬ層５５９を、真空蒸着法を用いて大気解放しないで形成する。なお、ＥＬ層５５９の膜厚は８００〜２００ｎｍ（典型的には１００〜１２０ｎｍ）の厚さとすれば良い。
【０１７１】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層を形成するのが好ましい。
【０１７２】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層を形成するまで真空を破らずに処理することが好ましい。
【０１７３】
なお、ＥＬ層５５９としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。
【０１７４】
次に、対向電極５６０（陽極）を形成する。対向電極（陽極）５６０は１１０ｎｍの厚さとすれば良い。本実施例ではＥＬ素子の対向電極（陽極）５６０として酸化インジウム・スズ（ＩＴＯ）膜を形成する。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良いし、公知の他の材料であっても良い。
【０１７５】
最後に、窒化珪素膜でなる第２パッシベーション膜５６１を３００ｎｍの厚さに形成する。
【０１７６】
こうして図８（Ｃ）に示すような構造のＥＬ表示装置が完成する。なお、実際には、図８（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。その際、ハウジング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置することでＥＬ層の信頼性（寿命）が向上する。
【０１７７】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できる状態にまでしたＥＬ表示装置を本明細書中ではＥＬモジュールという。
【０１７８】
また、本実施例の構成は、実施例１の構成と自由に組み合わせることが可能である。
【０１７９】
（実施例４）
【０１８０】
本実施例では本願発明のＥＬ表示装置の構成を図９の斜視図を用いて説明する。
【０１８１】
本実施例のＥＬ表示装置は、ガラス基板６０１上に形成された、画素部６０２と、ゲート側駆動回路６０３と、ソース側駆動回路６０４とで構成される。画素部６０２のスイッチング用ＴＦＴ６０５はｎチャネル型ＴＦＴであり、ゲート側駆動回路６０３に接続されたゲート配線６０６、ソース側駆動回路６０４に接続されたソース配線６０７の交点に配置されている。また、スイッチング用ＴＦＴ６０５のソース領域とドレイン領域は、一方はソース配線６０７に、もう一方はＥＬ駆動用ＴＦＴ６０８のゲート電極に接続されている。
【０１８２】
さらに、ＥＬ駆動用ＴＦＴ６０８のソース領域は電源供給線６０９に接続される。またＥＬ駆動用ＴＦＴ６０８のゲート電極と電源供給線６０９とに接続されたコンデンサ６１６が設けられている。本実施例では、電源供給線６０９にはＥＬ駆動電位が与えられている。また、このＥＬ素子６１１の対向電極（本実施例では陰極）にはコモン電極のコモン電位（本実施例では０Ｖ）が加えられる。
【０１８３】
そして、外部入出力端子となるＦＰＣ６１２には駆動回路まで信号を伝達するための入出力配線（接続配線）６１３、６１４、及び電源供給線６０９に接続された入出力配線６１５が設けられている。
【０１８４】
さらに、ハウジング材をも含めた本実施例のＥＬモジュールについて図１０（Ａ）、（Ｂ）を用いて説明する。なお、必要に応じて図９で用いた符号を引用することにする。
【０１８５】
基板１２００上には画素部１２０１、データ信号側駆動回路１２０２、ゲート信号側駆動回路１２０３が形成されている。それぞれの駆動回路からの各種配線は、入出力配線６１３〜６１５を経てＦＰＣ６１２に至り外部機器へと接続される。
【０１８６】
このとき少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてハウジング材１２０４を設ける。なお、ハウジング材１２０４はＥＬ素子の外寸よりも内寸が大きい凹部を有する形状又はシート形状であり、接着剤１２０５によって、基板１２００と共同して密閉空間を形成するようにして基板１２００に固着される。このとき、ＥＬ素子は完全に前記密閉空間に封入された状態となり、外気から完全に遮断される。なお、ハウジング材１２０４は複数設けても構わない。
【０１８７】
また、ハウジング材１２０４の材質はガラス、ポリマー等の絶縁性物質が好ましい。例えば、非晶質ガラス（硼硅酸塩ガラス、石英等）、結晶化ガラス、セラミックスガラス、有機系樹脂（アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂等）、シリコーン系樹脂が挙げられる。また、セラミックスを用いても良い。また、接着剤１２０５が絶縁性物質であるならステンレス合金等の金属材料を用いることも可能である。
【０１８８】
また、接着剤１２０５の材質は、エポキシ系樹脂、アクリレート系樹脂等の接着剤を用いることが可能である。さらに、熱硬化性樹脂や光硬化性樹脂を接着剤として用いることもできる。但し、可能な限り酸素、水分を透過しない材質であることが必要である。
【０１８９】
さらに、ハウジング材と基板１２００との間の空隙１２０６は不活性ガス（アルゴン、ヘリウム、窒素等）を充填しておくことが望ましい。また、ガスに限らず不活性液体（パーフルオロアルカンに代表されるの液状フッ素化炭素等）を用いることも可能である。不活性液体に関しては特開平８−７８５１９号で用いられているような材料で良い。
【０１９０】
また、空隙１２０６に乾燥剤を設けておくことも有効である。乾燥剤としては特開平９−１４８０６６号公報に記載されているような材料を用いることができる。一般的には酸化バリウムが用いられている。
【０１９１】
また、図１０（Ｂ）に示すように、画素部には個々に孤立したＥＬ素子を有する複数の画素が設けられ、それらは全て保護電極１２０７を共通電極として有している。本実施例では、ＥＬ層、陰極（ＭｇＡｇ電極）及び保護電極を大気解放しないで連続形成することが好ましいとしたが、ＥＬ層と陰極とを同じマスク材を用いて形成し、保護電極だけ別のマスク材で形成すれば図１０（Ｂ）の構造を実現することができる。
【０１９２】
このとき、ＥＬ層と陰極は画素部１２０１の上にのみ設ければよく、駆動回路１２０２、１２０３の上に設ける必要はない。勿論、駆動回路上に設けられていても問題とはならないが、ＥＬ層にアルカリ金属が含まれていることを考慮すると設けない方が好ましい。
【０１９３】
なお、保護電極１２０７は１２０８で示される領域において、画素電極と同一材料でなる接続配線１２０９を介して入出力配線１２１０に接続される。入出力配線１２１０は保護電極１２０７にＥＬ駆動電位を与えるための電源供給線であり、導電性ペースト材料１２１１を介してＦＰＣ６１１に接続される。
【０１９４】
また、本実施例の構成は、実施例１の構成と自由に組み合わせることが可能である。
【０１９５】
（実施例５）
本願発明は、赤色と緑色と青色の発光輝度がそれぞれ異なる有機ＥＬ材料にも適用可能である。例えば赤色の発光輝度が一番低く、青色の発光輝度が一番高い有機ＥＬ材料の場合、赤色を表示する画素の輝度及び緑色を表示する画素の輝度を青色を表示する画素の輝度に合わせるために、ＥＬ表示装置を時分割階調表示し、赤色の表示を行うＥＬ素子と緑色の表示を行うＥＬ素子に印加されるＥＬ駆動電圧を、青色の表示を行うＥＬ素子に印加されるＥＬ駆動電圧より大きくなるように設定すれば良い。そして、ホットキャリア注入によるＥＬ駆動用ＴＦＴの劣化対策として、上記構成に加えて、赤色を表示する画素のＥＬ駆動用ＴＦＴと緑色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）を、青色を表示する画素のＥＬ駆動用ＴＦＴのチャネル幅（Ｗ）より大きくする。またＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴの場合、赤色を表示する画素のＥＬ駆動用ＴＦＴと緑色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さを、青色を表示する画素のＥＬ駆動用ＴＦＴのＬＤＤ領域の長さより長くしても良い。ＥＬ駆動用ＴＦＴチャネル幅（Ｗ）とＥＬ駆動用ＴＦＴのＬＤＤ領域の長さは、実施する者が適宜設定することが可能である。
【０１９６】
本願発明は上記構成により、ＥＬ素子に印加されるＥＬ駆動電圧の値によって、そのＥＬ素子の発光輝度を調節することが可能になり、赤色、青色、緑色の発光輝度のバランスが良い、色鮮やかな画像を表示することが可能になる。そしてなおかつ、印加される電圧が高くなることによってＥＬ駆動用ＴＦＴが制御する電流の量が増えても、ＥＬ駆動用ＴＦＴの劣化を抑えることができる。
【０１９７】
また、本実施例の構成は、実施例１〜５のいずれの構成とも自由に組み合わせることが可能である。
【０１９８】
（実施例６）
実施例１ではＥＬ層として有機ＥＬ材料を用いたが、本願発明は無機ＥＬ材料を用いても実施できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用いなければならない。
【０１９９】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本願発明に適用することは可能である。
【０２００】
また、本実施例の構成は、実施例１〜５のいずれの構成とも自由に組み合わせることが可能である。
【０２０１】
（実施例７）
本願発明において、ＥＬ層として用いる有機物質は低分子系有機物質であってもポリマー系（高分子系）有機物質であっても良い。ポリマー系（高分子系）有機物質は、スピンコーティング法（溶液塗布法ともいう）、ディッピング法、印刷法またはインクジェット法など簡易な薄膜形成方法で形成でき、低分子系有機物質に比べて耐熱性が高い。
【０２０２】
ポリマー系有機物質として代表的には、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）、ポリカーボネート等が挙げられる。
【０２０３】
また、本実施例の構成は、実施例１〜５のいずれの構成とも自由に組み合わせることが可能である。
【０２０４】
（実施例８）
本願発明を実施して形成されたＥＬ表示装置（ＥＬモジュール）は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れている。そのため本願発明は直視型のＥＬディスプレイ（ＥＬモジュールを組み込んだ表示ディスプレイを指す）に対して実施することが可能である。ＥＬディスプレイとしてはパソコンモニタ、ＴＶ放送受信用モニタ、広告表示モニタ等が挙げられる。
【０２０５】
また、本願発明は上述のＥＬディスプレイも含めて、表示ディスプレイを部品として含むあらゆる電子装置に対して実施することが可能である。
【０２０６】
そのような電子装置としては、ＥＬディスプレイ、ビデオカメラ、デジタルカメラ、頭部取り付け型ディスプレイ（ヘッドマウントディスプレイ等）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーディスク（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子装置の例を図１１に示す。
【０２０７】
図１１（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示装置２００３、キーボード２００４等を含む。本願発明は表示装置２００３に用いることができる。
【０２０８】
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本願発明を表示装置２１０２に用いることができる。
【０２０９】
図１１（Ｃ）は頭部取り付け型のＥＬディスプレイの一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０５、表示装置２３０６等を含む。本願発明は表示装置２３０６に用いることができる。
【０２１０】
図１１（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ２４０３、表示装置（ａ）２４０４、表示装置（ｂ）２４０５等を含む。表示装置（ａ）は主として画像情報を表示し、表示装置（ｂ）は主として文字情報を表示するが、本願発明はこれら表示装置（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本願発明を用いることができる。
【０２１１】
図１１（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５０２、受像部２５０３、操作スイッチ２５０４、表示装置２５０５等を含む。本願発明は表示装置２５０５に用いることができる。
【０２１２】
また、将来的にＥＬ材料の発光輝度が高くなれば、フロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２１３】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子装置に適用することが可能である。また、本実施例の電子装置は実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【０２１４】
【発明の効果】
【０２１５】
本願発明は上記構成により、ＥＬ素子に印加されるＥＬ駆動電圧の値によって、そのＥＬ素子の発光輝度を調節することが可能になり、赤色、青色、緑色の発光輝度のバランスが良い、色鮮やかな画像を表示することが可能になる。そしてなおかつ、印加される電圧が高くなることによってＥＬ駆動用ＴＦＴが制御する電流の量が増えても、ＥＬ駆動用ＴＦＴの劣化を抑えることができる。
【図面の簡単な説明】
【図１】 本願発明のＥＬ表示装置の構成を示す図。
【図２】 本願発明の時分割階調方式の動作モードを説明する図。
【図３】 本願発明の時分割階調方式の動作モードを説明する図。
【図４】 本願発明のＥＬ表示装置の断面構造を示す図。
【図５】 ＥＬ表示装置の作製工程を示す図。
【図６】 ＥＬ表示装置の作製工程を示す図。
【図７】 ＥＬ表示装置の作製工程を示す図。
【図８】 ＥＬ表示装置の作製工程を示す図。
【図９】 ＥＬモジュールの外観を示す図。
【図１０】 ＥＬモジュールの外観を示す図。
【図１１】 電子装置の具体例を示す図。
【符号の説明】
１０１ 画素部
１０２ データ信号側駆動回路
１０３ ゲート信号側駆動回路
１０４ 画素
１０５ スイッチング用ＴＦＴ
１０６ ゲート配線
１０７ データ配線
１０８ ＥＬ駆動用ＴＦＴ
１１０ ＥＬ素子
Claims (2)
- 第１のＥＬ素子と、第１のトランジスタと、を有する第１の画素と、
第２のＥＬ素子と、第２のトランジスタと、を有する第２の画素と、を有し、
前記第１のトランジスタは、前記第１のＥＬ素子に供給される電流の制御を行う機能を有し、
前記第２のトランジスタは、前記第２のＥＬ素子に供給される電流の制御を行う機能を有し、
前記第１のＥＬ素子は、表示時に第１の電圧が印加される機能を有し、
前記第２のＥＬ素子は、表示時に第２の電圧が印加される機能を有し、
前記第１のＥＬ素子の発光色は、前記第２のＥＬ素子の発光色と異なり、
前記第１のＥＬ素子の発光時の発光輝度は、前記第２のＥＬ素子の発光時の発光輝度よりも低く、
前記第１の電圧は、前記第２の電圧よりも大きく、
前記第１のトランジスタのチャネル幅は、前記第２のトランジスタのチャネル幅よりも大きいことを特徴とする表示装置。 - 請求項１において、
前記第１のトランジスタ及び前記第２のトランジスタはｎチャネル型トランジスタであり、
前記第１のトランジスタが有するＬＤＤ領域のチャネル長方向の長さは、前記第２のトランジスタが有するＬＤＤ領域のチャネル長方向の長さよりも長いことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000284543A JP4906017B2 (ja) | 1999-09-24 | 2000-09-20 | 表示装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27009199 | 1999-09-24 | ||
| JP1999270091 | 1999-09-24 | ||
| JP11-270091 | 1999-09-24 | ||
| JP2000284543A JP4906017B2 (ja) | 1999-09-24 | 2000-09-20 | 表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010273880A Division JP4940346B2 (ja) | 1999-09-24 | 2010-12-08 | 表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001159878A JP2001159878A (ja) | 2001-06-12 |
| JP2001159878A5 JP2001159878A5 (ja) | 2007-10-18 |
| JP4906017B2 true JP4906017B2 (ja) | 2012-03-28 |
Family
ID=26549059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000284543A Expired - Fee Related JP4906017B2 (ja) | 1999-09-24 | 2000-09-20 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4906017B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001318627A (ja) | 2000-02-29 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US6825820B2 (en) * | 2000-08-10 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JP4784955B2 (ja) * | 2001-07-18 | 2011-10-05 | 株式会社 液晶先端技術開発センター | 薄膜半導体装置の製造方法 |
| JP2003114646A (ja) | 2001-08-03 | 2003-04-18 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法。 |
| JP4789369B2 (ja) | 2001-08-08 | 2011-10-12 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| US7088052B2 (en) | 2001-09-07 | 2006-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of driving the same |
| TW563088B (en) | 2001-09-17 | 2003-11-21 | Semiconductor Energy Lab | Light emitting device, method of driving a light emitting device, and electronic equipment |
| JP3810725B2 (ja) | 2001-09-21 | 2006-08-16 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| JP3718770B2 (ja) * | 2002-01-11 | 2005-11-24 | 株式会社日立製作所 | アクティブマトリックス型の表示装置 |
| US7224333B2 (en) | 2002-01-18 | 2007-05-29 | Semiconductor Energy Laboratory Co. Ltd. | Display device and driving method thereof |
| US7749818B2 (en) * | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP3854161B2 (ja) * | 2002-01-31 | 2006-12-06 | 株式会社日立製作所 | 表示装置 |
| JP2003323157A (ja) * | 2002-02-28 | 2003-11-14 | Semiconductor Energy Lab Co Ltd | 発光装置の駆動方法及び電子機器 |
| JP3957535B2 (ja) | 2002-03-14 | 2007-08-15 | 株式会社半導体エネルギー研究所 | 発光装置の駆動方法、電子機器 |
| JP2003308042A (ja) | 2002-04-17 | 2003-10-31 | Hitachi Ltd | 画像表示装置 |
| US6911781B2 (en) | 2002-04-23 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and production system of the same |
| JP2003316322A (ja) * | 2002-04-26 | 2003-11-07 | Semiconductor Energy Lab Co Ltd | 発光装置及びその駆動方法 |
| JP2003330422A (ja) | 2002-05-17 | 2003-11-19 | Hitachi Ltd | 画像表示装置 |
| US7352133B2 (en) | 2002-08-05 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP4755799B2 (ja) * | 2002-08-08 | 2011-08-24 | 真也 石田 | 連珠状ｌｅｄ表示システム |
| TWI354975B (en) | 2002-09-05 | 2011-12-21 | Semiconductor Energy Lab | Light emitting device and driving method thereof |
| JP2004118184A (ja) * | 2002-09-05 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | 発光装置とその駆動方法 |
| JP3977299B2 (ja) | 2002-09-18 | 2007-09-19 | セイコーエプソン株式会社 | 電気光学装置、マトリクス基板、及び電子機器 |
| US7002302B2 (en) | 2002-10-07 | 2006-02-21 | Samsung Sdi Co., Ltd. | Flat panel display |
| US7221095B2 (en) * | 2003-06-16 | 2007-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for fabricating light emitting device |
| US8537081B2 (en) | 2003-09-17 | 2013-09-17 | Hitachi Displays, Ltd. | Display apparatus and display control method |
| US8681140B2 (en) * | 2004-05-21 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus having the same |
| US7768487B2 (en) * | 2004-12-31 | 2010-08-03 | Lg. Display Co., Ltd. | Driving system for an electro-luminescence display device |
| JP2006276099A (ja) * | 2005-03-28 | 2006-10-12 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
| JP4556814B2 (ja) * | 2005-09-16 | 2010-10-06 | セイコーエプソン株式会社 | 装置、装置の駆動方法及び電子機器 |
| JP5207645B2 (ja) * | 2006-03-29 | 2013-06-12 | キヤノン株式会社 | 多色有機発光装置 |
| JP5201841B2 (ja) * | 2007-01-25 | 2013-06-05 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP7397694B2 (ja) * | 2020-01-30 | 2023-12-13 | キヤノン株式会社 | 発光装置、撮像装置、電子機器及び移動体 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60216388A (ja) * | 1984-04-11 | 1985-10-29 | 松下電器産業株式会社 | Ｅｌ駆動装置 |
| US5748160A (en) * | 1995-08-21 | 1998-05-05 | Mororola, Inc. | Active driven LED matrices |
| JPH10214060A (ja) * | 1997-01-28 | 1998-08-11 | Casio Comput Co Ltd | 電界発光表示装置およびその駆動方法 |
| JPH10312173A (ja) * | 1997-05-09 | 1998-11-24 | Pioneer Electron Corp | 画像表示装置 |
| JPH113048A (ja) * | 1997-06-10 | 1999-01-06 | Canon Inc | エレクトロ・ルミネセンス素子及び装置、並びにその製造法 |
| JP4122552B2 (ja) * | 1997-11-12 | 2008-07-23 | 日亜化学工業株式会社 | 発光装置 |
| JP4092857B2 (ja) * | 1999-06-17 | 2008-05-28 | ソニー株式会社 | 画像表示装置 |
-
2000
- 2000-09-20 JP JP2000284543A patent/JP4906017B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001159878A (ja) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4940346B2 (ja) | 表示装置 | |
| JP4906017B2 (ja) | 表示装置 | |
| JP4727030B2 (ja) | 表示装置 | |
| JP6240144B2 (ja) | 発光装置 | |
| JP4627822B2 (ja) | 表示装置 | |
| JP4727029B2 (ja) | Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板 | |
| JP4906145B2 (ja) | Ｅｌ表示装置 | |
| JP5917729B2 (ja) | Ｅｌ表示装置 | |
| JP6148318B2 (ja) | Ｅｌ表示装置 | |
| JP4749439B2 (ja) | 表示装置の作製方法 | |
| JP2017116941A (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |