[go: up one dir, main page]

JP4898749B2 - Scanning exposure apparatus and horizontal electric field type liquid crystal display device - Google Patents

Scanning exposure apparatus and horizontal electric field type liquid crystal display device Download PDF

Info

Publication number
JP4898749B2
JP4898749B2 JP2008200453A JP2008200453A JP4898749B2 JP 4898749 B2 JP4898749 B2 JP 4898749B2 JP 2008200453 A JP2008200453 A JP 2008200453A JP 2008200453 A JP2008200453 A JP 2008200453A JP 4898749 B2 JP4898749 B2 JP 4898749B2
Authority
JP
Japan
Prior art keywords
exposure
photomask
liquid crystal
transistor element
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008200453A
Other languages
Japanese (ja)
Other versions
JP2009025825A (en
Inventor
直人 広田
Original Assignee
大林精工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40397619&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4898749(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 大林精工株式会社 filed Critical 大林精工株式会社
Priority to JP2008200453A priority Critical patent/JP4898749B2/en
Publication of JP2009025825A publication Critical patent/JP2009025825A/en
Application granted granted Critical
Publication of JP4898749B2 publication Critical patent/JP4898749B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an active matrix type in-plane switching color liquid crystal display device having excellent visibility angle characteristics, low in manufacturing cost and achieving a high-quality large-screen image with less display unevenness. <P>SOLUTION: The in-plane switching liquid crystal display device includes a pair of substrates at least one of which is transparent; a liquid crystal composition layer held between the substrates; a plurality of scanning lines and image signal wiring arranged in matrix shape on the surface facing one of the substrates; a pixel electrode forming a pair with a common electrode; and a thin film transistor element connected to the pixel electrode, the scanning lines and image signal wiring. The in-plane switching liquid crystal display device is manufactured using a process in which a connection part of a protective transistor element for electrostatic countermeasures which connects the common electrode and the scanning lines to each other, and a connection part of a protective transistor element for electrostatic countermeasures which connects the common electrode and the image signal wiring to each other, are simultaneously formed using a half-tone exposure technique at the element separation of a thin film semiconductor layer of the thin film transistor element. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、走査露光装置と、その走査露光装置を用いて作られた横電界方式液晶表示装置に関する。 The present invention relates to a scanning exposure apparatus and a horizontal electric field type liquid crystal display device made using the scanning exposure apparatus.

ハーフトーン露光法を用いたアクティブマトリックス基板の製造法に関しては、特願平10−283194に詳しく論じられている。
しかしここで開示されているハーフトーン露光法は、図1にあるように、薄膜トランジスタのチャネル部形成に用いられいる。この方法を用いて大幅にアクティブマトリックス基板の製造コストを低減することが可能である。
A method for manufacturing an active matrix substrate using the halftone exposure method is discussed in detail in Japanese Patent Application No. 10-283194.
However, the halftone exposure method disclosed here is used to form a channel portion of a thin film transistor as shown in FIG. Using this method, the manufacturing cost of the active matrix substrate can be significantly reduced.

特願平10−283194で開示されているハーフトーン露光法を用いた場合薄膜トランジスタのチャネル部の加工精度のバラツキが大きく、量産時の不安定要因になりやすかった。
ゲート電極とソース・ドレイン電極のオーバーラップ量の変動は、中間調領域の表示ムラをひきおこし、歩留りを低下させる原因になっていた。(図1,図22が従来のハーフトーン露光プロセス)
When the halftone exposure method disclosed in Japanese Patent Application No. 10-283194 is used, the processing accuracy of the channel portion of the thin film transistor varies greatly, which is likely to be an unstable factor during mass production.
Variations in the amount of overlap between the gate electrode and the source / drain electrodes cause display unevenness in the halftone region and cause a decrease in yield. (FIGS. 1 and 22 are conventional halftone exposure processes)

本発明は、この課題を解決する手段を提供するもので、その目的とするところは、超大型・超広視野角液晶表示装置を安価に歩留り良く製造できる走査露光装置および横電界方式液晶表示装置を提供することにある。
SUMMARY OF THE INVENTION The present invention provides a means for solving this problem, and an object of the present invention is to provide a scanning exposure apparatus and a horizontal electric field type liquid crystal display apparatus capable of manufacturing an ultra-large and ultra-wide viewing angle liquid crystal display apparatus at a low cost with a high yield. Is to provide.

前記課題を解決し、上記目的を達成するために、本発明では以下の手段を用いる。 In order to solve the above problems and achieve the above object, the present invention uses the following means.

少なくとも一方が透明な一対の基板と前記基板間にはさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面に、マトリックス状に配置された複数の走査線と映像信号配線、および共通電極と対をなす画素電極と前記画素電極、前記走査線および前記映像信号配線に接続された薄膜トランジスタ素子を備えた横電界方式液晶表示装置の製造方法において、
〔手段1〕共通電極と走査線を連結している静電気対策用保護トランジスタ素子を形成するための接続部分と、共通電極と映像信号配線を連結している静電気対策用保護トランジスタ素子を形成するための接続部分と、走査線駆動用外部回路と走査線端子部の接続部分の上記3つの接続部分を、ハーフトーン露光技術を用いて、薄膜トランジスタ素子の薄膜半導体層の素子分離時に同時に形成した。
A pair of substrates at least one of which is transparent, a liquid crystal composition layer sandwiched between the substrates, and a plurality of scanning lines and video signals arranged in a matrix on the facing surface of one of the substrates In a method of manufacturing a horizontal electric field mode liquid crystal display device comprising a thin film transistor element connected to a pixel electrode paired with a wiring and a common electrode, the pixel electrode, the scanning line, and the video signal wiring,
[Means 1] Forming a connection portion for forming a protection transistor element for preventing static electricity connecting the common electrode and the scanning line, and a protection transistor element for preventing static electricity connecting the common electrode and the video signal wiring. The above three connection portions, that is, the connection portion between the scanning line driving external circuit and the scanning line terminal portion, were formed at the same time when the thin film semiconductor layer of the thin film transistor element was separated using the halftone exposure technique.

〔手段2〕手段1で用いたハーフトーン露光技術が、完全透過領域と半透過領域と完全遮断領域からなるハーフトーンホトマスクを利用したものであり、薄膜トランジスタ素子の半導体層を完全遮断領域で形成し、共通電極と走査線を連結している静電気対策用保護トランジスタ素子を形成するための接続部分と、共通電極と映像信号配線を連結している静電気対策用保護トランジスタ素子を形成するための接続部分と、走査線駆動用外部回路と走査線端子部の接続部分の上記3つの接続部分のコンタクトホールを完全透過領域で形成し、それ以外の領域はすべて半透過領域で形成した。 [Means 2] The halftone exposure technique used in the means 1 uses a halftone photomask composed of a complete transmission region, a semitransmission region, and a complete cutoff region, and forms a semiconductor layer of a thin film transistor element in the complete cutoff region. A connection part for forming an anti-static protection transistor element connecting the common electrode and the scanning line, and a connection part for forming an anti-static protection transistor element connecting the common electrode and the video signal wiring. In addition, the contact holes in the three connection portions of the connection portion between the scanning line driving external circuit and the scanning line terminal portion are formed in a completely transmissive region, and all other regions are formed in a semi-transmissive region.

〔手段3〕手段1で用いたハーフトーン露光技術が、完全透過領域と完全遮断領域からなる通常ホトマスクを利用したものであり、薄膜トランジスタ素子の半導体層を完全遮断領域で形成し、その他すべては完全透過領域で形成し露光時に、紫外線照射エネルギー密度をへらした不完全露光条件(アンダー露光条件)で全面を露光した後、共通電極と走査線を連結している静電気対策用保護トランジスタ素子を形成するための接続部分と、共通電極と映像信号配線を連結している静電気対策用保護トランジスタ素子を形成するための接続部分と走査線駆動用外部回路と走査線端子部の接続部分の、上記3つの接続部分のコンタクトホール領域のみ、別のホトマスクを用いて紫外線を照射するか、または、ホトマスクを用いずに、スポット状にしぼりこんだ紫外線を走査して照射することで完全露光の状態にした。 [Means 3] The halftone exposure technique used in Means 1 uses a normal photomask consisting of a completely transmissive region and a completely shielded region, and the semiconductor layer of the thin film transistor element is formed in the completely shielded region, and everything else is completely After the entire surface is exposed under incomplete exposure conditions (under exposure conditions) with reduced UV irradiation energy density at the time of exposure in the transmissive region, a protection transistor element for static electricity countermeasures connecting the common electrode and the scanning line is formed. A connection portion for forming an anti-static protection transistor element connecting the common electrode and the video signal wiring, a connection portion for the scanning line driving external circuit, and the scanning line terminal portion. Only the contact hole area of the connection part is irradiated with ultraviolet rays using another photomask, or in a spot shape without using a photomask. And the state of complete exposure by irradiating by scanning the Borikon's ultraviolet rays.

〔手段4〕手段1で用いたハーフトーン露光技術が、完全透過領域と完全遮断領域からなる通常ホトマスクを利用したものであり、薄膜トランジスタ素子の半導体層を完全遮断領域で形成しその他すべては完全透過領域で形成し、露光時に紫外線照射エネルギー密度をへらした不完全露光条件(アンダー露光条件)で走査露光しながら、同時に、共通電極と走査線を連結している静電気対策用保護トランジスタ素子を形成するための接続部分と、共通電極と映像信号配線を連結している静電気対策用保護トランジスタ素子を形成するための接続部分と、走査線駆動用外部回路と走査線端子部の接続部分の上記3つの接続部分に、スポット状にしぼりこんだ紫外線を走査してこの3つの接続部分のみ完全露光の状態にした。 [Means 4] The halftone exposure technique used in Means 1 utilizes a normal photomask consisting of a completely transmissive region and a completely shielded region. The semiconductor layer of the thin film transistor element is formed in the completely shielded region, and everything else is completely transmissive. A protective transistor element for static electricity countermeasures that connects the common electrode and the scanning line is formed at the same time while performing scanning exposure under incomplete exposure conditions (under exposure conditions) in which the ultraviolet irradiation energy density is reduced during exposure. A connection portion for forming an anti-static protection transistor element connecting the common electrode and the video signal wiring, and a connection portion between the scanning line driving external circuit and the scanning line terminal portion. The connecting portion was scanned with ultraviolet rays squeezed into a spot shape, and only these three connecting portions were in a completely exposed state.

〔手段5〕手段2,3,4のハーフトーン露光プロセスにおいて、露光現像後、ハーフトーン露光領域(不完全露光領域)のポジレジストの膜厚を計測し、計測値に応じて露光光量をフィードバック制御するようにした。 [Means 5] In the halftone exposure process of means 2, 3 and 4, after exposure and development, the film thickness of the positive resist in the halftone exposure area (incomplete exposure area) is measured, and the exposure light amount is fed back according to the measured value. I tried to control it.

〔手段6〕超大型アクティブマトリックス基板の露光装置に関して、大型石英ホトマスク基板を水平に配置した時、重力による石英ホトマスク基板のたわみをなくすために、露光用のUV光が入射する側のホトマスク裏面に、非接触方式ベルヌーイチャックを複数個配置しレーザー変位計でホトマスク基板の裏面の位置を制御しながら露光した。 [Means 6] With respect to an exposure apparatus for an ultra-large active matrix substrate, when the large quartz photomask substrate is horizontally arranged, the exposure UV light is incident on the back side of the photomask in order to eliminate the deflection of the quartz photomask substrate due to gravity. It was exposed while Gyoshi control the position of the back surface of the photomask substrate in a non-contact manner Bernoulli chuck arranging a plurality of laser-displacement meter.

〔手段7〕超大型アクティブマトリックス基板の露光装置に関して、大型石英ホトマスク基板を水平に配置した時、重力による石英ホトマスク基板のたわみをなくすために、パターンのついていない石英基板と石英ホトマスク基板用いて密閉空間を作り、この空間の気圧を大気圧よりも小さくして、圧力センサーにより大気圧との差圧をコントロールすることで石英ホトマスク基板の自重によるたわみを補正しながら露光した。
[Means 7] With respect to an exposure apparatus for an ultra-large active matrix substrate, when a large quartz photomask substrate is disposed horizontally, the quartz photomask substrate and the quartz photomask substrate without a pattern are sealed in order to eliminate the deflection of the quartz photomask substrate due to gravity. make space, the pressure of this space is made smaller than the atmospheric pressure, was exposed while correcting the deflection by its own weight of quartz photomask substrate by controls a differential pressure between the atmospheric pressure by the pressure sensor.

〔手段8〕超大型アクティブマトリックス基板の露光装置に関して、ホトマスクとステージが連動して同じ速度でY軸方向に移動しながら、アクティブマトリックス基板に塗布されたポジ型ホトレジストに、マスクパターンを走査露光する機能のほかに、ホトマスクを用いないで紫外線を直接0.1mm〜5mm程度の幅で走査露光できる機能を有し、かつ上記2つの機能を同時に用いてポジ型ホトレジストを露光した。 [Means 8] With respect to an exposure apparatus for an ultra-large active matrix substrate, a mask pattern is scanned and exposed to a positive photoresist coated on the active matrix substrate while the photomask and the stage move in the Y-axis direction at the same speed. In addition to the function, the positive photoresist was exposed by using ultraviolet light directly in a width of about 0.1 mm to 5 mm without using a photomask, and using the above two functions simultaneously.

〔手段9〕横電界方式液晶表示装置の製造方法に関して、〔手段1〕を用いることで下記の4つのホトマスク工程で製造できるようにした。

Figure 0004898749
[Means 9] Regarding the method of manufacturing the horizontal electric field type liquid crystal display device, the following four photomask processes can be used by using [Means 1].
Figure 0004898749

〔手段10〕横電界方式アクティブマトリックス液晶表示装置の製造方法に関して〔手段1〕を用いることで下記の3つのホトマスク工程で製造できるようにした。

Figure 0004898749
[Means 10] By using [Means 1] with respect to a method for producing a horizontal electric field type active matrix liquid crystal display device, it can be produced by the following three photomask processes.
Figure 0004898749

本発明は、ハーフトーン露光技術を用いて工程を短縮するという点では特願平10−283194とまったく同じであるが、ハーフトーン露光領域を適用する領域が特願平10−283194とは異なっている。 The present invention is exactly the same as Japanese Patent Application No. 10-283194 in that the process is shortened using a halftone exposure technique, but the area to which the halftone exposure area is applied is different from that of Japanese Patent Application No. 10-283194. Yes.

手段1,2,3,4を用いることで、薄膜トランジスタ素子の特性を決定するチャネル長の加工精度のバラツキは、ほとんどなくなり量産時の不安定要因がなくなった。薄膜半導体層の素子分離の加工精度は特願平10−283194よりも悪るくなるが、図11,図15にあるように、ゲート電極よりも薄膜半導体層を大きくしておけば薄膜トランジスタ素子の特性の差はほとんど生じない。コンタクトホールの加工精度も同様に従来の工程よりも悪るくなるが、コンタクトホールの加工精度のバラツキは薄膜トランジスタ素子の特性には影響をあたえない。 By using the means 1, 2, 3 and 4, the variation in the processing accuracy of the channel length that determines the characteristics of the thin film transistor element is almost eliminated, and the unstable factor at the time of mass production is eliminated. The processing accuracy of element isolation of the thin film semiconductor layer is worse than that of Japanese Patent Application No. 10-283194. However, as shown in FIGS. 11 and 15, if the thin film semiconductor layer is made larger than the gate electrode, the thin film semiconductor element can be obtained. There is almost no difference in characteristics. Similarly, the processing accuracy of the contact hole is worse than that of the conventional process, but the variation in the processing accuracy of the contact hole does not affect the characteristics of the thin film transistor element.

手段3,4を用いることで、特願平10−283194で開示されている特別なホトマスクを用いないでハーフトーン露光プロセスをおこなうことができるようになった。従来ハーフトーン露光プロセスを量産に適用する場合、高度なホトマスク設計技術が必要とされていたが、本発明の工程ではそのようなものはまったく必要なくなった。ハーフトーンマスク設計ノウハウがなくても、ハーフトーン露光プロセスを実施できるので、設計の自由度が大きく広がり、ホトマスク作成のコストも大幅に低減することができるようになった。 By using the means 3 and 4, the halftone exposure process can be performed without using a special photomask disclosed in Japanese Patent Application No. 10-283194. Conventionally, when a halftone exposure process is applied to mass production, an advanced photomask design technique has been required, but such a process is no longer necessary in the process of the present invention. Even without halftone mask design know-how, the halftone exposure process can be carried out, which greatly increases the degree of freedom in design and significantly reduces the cost of creating a photomask.

手段4,8を用いることで、ミックス露光方式の露光時間を短縮することができる。本発明のハーフトーン・ミックス同時露光方式を採用することで大幅に生産効率を向上できる。1台の走査露光装置の内部にホトマスクを用いない部分露光機能を持たせることで装置台数をふやさずにすむため、クリーンルームの面積を縮少でき、投資効率が大幅に向上する。 By using the means 4 and 8, the exposure time of the mix exposure method can be shortened. By adopting the halftone mixed simultaneous exposure method of the present invention, production efficiency can be greatly improved. By providing a partial exposure function that does not use a photomask inside one scanning exposure apparatus, it is possible to reduce the number of apparatuses, thereby reducing the area of the clean room and greatly improving the investment efficiency.

手段2,3,4と手段5を組みあわせることで、ハーフトーン露光プロセス特有のバラツキを減少させることができ、量産工程が安定化する。図17,図18にあるようなマルチレンズ投影露光方式の場合紫外線の光源は石英ファイバーをたばねて配列してあるため光量の調整がしやすい。紫外線の照射均一性が本発明の場合には、特に重要となります。ハーフトーン露光工程では、ハーフトーン露光領域のポジレジストの現像後の膜厚に変動が生じたのでは、量産ができなくなるので精密な測定装置で膜厚を計測し、露光光量分布と露光光量をすべて1枚1枚管理することで、大幅な歩留り向上が実現できる。 By combining the means 2, 3, 4 and the means 5, the variation peculiar to the halftone exposure process can be reduced, and the mass production process is stabilized. In the case of the multi-lens projection exposure system as shown in FIGS. 17 and 18, since the ultraviolet light source is arranged with quartz fibers as springs, the amount of light can be easily adjusted. Ultraviolet irradiation uniformity is particularly important in the present invention. In the halftone exposure process, if the film thickness after development of the positive resist in the halftone exposure area changes, mass production cannot be performed, so the film thickness is measured with a precise measuring device, and the exposure light quantity distribution and exposure light quantity are determined. By managing all of them one by one, a significant yield improvement can be realized.

手段6,7を用いることで、60インチ程度の超大型アクティブマトリックス基板も1枚のホトマスクを用いて走査露光することが可能となります。アクティブマトリックス基板の露光はホトマスクをつなぎあわせて露光することも可能ですがホトマスクのつなぎめが肉眼で見えやすいという欠点があります。さらに本発明のようなハーフトーン露光方式の場合ホトマスクの接合部が非常にむずかしくなり、実用化できませんでした。超大型ホトマスクを用いた露光プロセスでは、超大型ホトマスクの自重によるたわみが大きな問題となりアンダーフォーカスやオーバーフォーカスにより解像度の均一性が悪るいという問題がありました。本発明では手段6や7を用いることで、ホトマスクの自重によるたわみを完全に補正して水平に保持しながら走査露光することが可能となり、露光と現像後の解像度の均一性を大幅に向上できるようになった。 By using means 6 and 7, it is possible to scan and expose ultra-large active matrix substrates of about 60 inches using a single photomask. The exposure of active matrix substrates can be performed by connecting photomasks, but there is a drawback that the photomask joints are easily visible to the naked eye. Furthermore, in the case of the half-tone exposure method as in the present invention, the joint of the photomask becomes very difficult and cannot be put into practical use. In the exposure process using a very large photomask, there is a problem that the deflection due to its own weight becomes a big problem, and the uniformity of resolution is poor due to underfocus and overfocus. In the present invention, by using means 6 or 7, it becomes possible to perform scanning exposure while completely correcting the deflection caused by the weight of the photomask and holding it horizontally, and the uniformity of resolution after exposure and development can be greatly improved. It became so.

手段9,10を用いることで薄膜トランジスタ素子の特性のそろったアクティブマトリックス型横電界方式液晶表示装置を低コストで歩留り良く作れる。さらに液晶表示装置の製造工程で発生する静電気に対してアクティブマトリックス素子をまもる保護回路もアクティブマトリックス基板の内部に組み込むことができるので製造工程の管理がしやすく不良発生率をいちじるしく低減できる。 By using the means 9 and 10, an active matrix lateral electric field type liquid crystal display device having the characteristics of the thin film transistor elements can be manufactured at a low cost and with a high yield. Further, since a protection circuit for protecting the active matrix element against static electricity generated in the manufacturing process of the liquid crystal display device can be incorporated in the active matrix substrate, the manufacturing process can be easily managed and the defect occurrence rate can be greatly reduced.

手段1,2,3,4,9,10を用いることで透明導電膜を用いずに、横電界方式液晶表示装置を製造することが可能である。電極材料には、金属か、金属シリサイド化合物または、金属窒化物を用いることができるためスパッタリングターゲットコストを低減できる。アクティブマトリックス基板上に形成される静電気対策用保護トランジスタ回路もすべて上記金属材料を用いて形成できるため保護トランジスタ回路に流すことのできる電流容量も大きくできる。このことは、40インチ以上の超大型液晶表示装置の製造工程では特に重要であり、生産ラインの静電気管理基準を従来以上にきびしくする必要がないために、基板の搬送スピードをおそくする必要がない。基板の搬送スピードを速くすることができるので、生産効率を向上でき歩留りも向上できる。 By using the means 1, 2, 3, 4, 9, and 10, it is possible to manufacture a horizontal electric field mode liquid crystal display device without using a transparent conductive film. As the electrode material, a metal, a metal silicide compound, or a metal nitride can be used, so that the sputtering target cost can be reduced. Since all the protection transistor circuits for static electricity countermeasures formed on the active matrix substrate can be formed using the above metal material, the current capacity that can be passed through the protection transistor circuit can be increased. This is particularly important in the manufacturing process of a super-large liquid crystal display device of 40 inches or more, and it is not necessary to make the production line static electricity management standards more strict than before, so there is no need to slow down the substrate transfer speed. . Since the substrate transfer speed can be increased, the production efficiency can be improved and the yield can be improved.

〔実施例1〕図2,図3,図7,図8,図9,図10,図11が本発明の第1の実施例のハーフトーン露光用ホトマスクの断面図とホトマスク工程フロー図と、静電気対策用保護トランジスタ素子の平面図と、アクティブマトリックス基板の製造工程説明図である。図11のi)にあるようにハーフトーンマスク図2を用いて薄膜トランジスタ素子の半導体領域には、紫外光を完全に遮断し、走査線の端子部のコンタクトホールをあける領域には、紫外光を完全に透過できるようにしている。図11には記載されていないが、静電気対策用保護トランジスタ素子回路を形成するためのコンタクトホールも走査線の端子部と同様に紫外光を完全に透過できるようにしてある。静電気対策用保護トランジスタ素子回路図は図5,図6にあるものを用いているが、この回路図に限定されるものではなく、同じような効果があればどのような回路でも良い。本発明の工程で作られた静電気対策用保護トランジスタ素子の回路の平面図が図7,図8,図9,図10である。 [Embodiment 1] FIGS. 2, 3, 7, 7, 9, 10, and 11 are a cross-sectional view of a photomask for halftone exposure according to the first embodiment of the present invention, a photomask process flow chart, It is a top view of the protection transistor element for static electricity countermeasures, and the manufacturing process explanatory drawing of an active matrix substrate. As shown in i) of FIG. 11, halftone mask FIG. 2 is used to completely block ultraviolet light in the semiconductor region of the thin film transistor element, and to irradiate ultraviolet light in the region where the contact hole of the scanning line terminal portion is opened. It is designed to be completely transparent. Although not shown in FIG. 11, the contact hole for forming the protection transistor element circuit for countermeasure against static electricity is made to be able to completely transmit ultraviolet light like the terminal portion of the scanning line. 5 and 6 are used as the protection transistor element circuit diagrams for static electricity countermeasures, but the circuit diagram is not limited to this circuit diagram, and any circuit having the same effect may be used. 7, 8, 9, and 10 are plan views of the circuit of the protection transistor element for preventing static electricity produced by the process of the present invention.

特願平10−283194で用いられているハーフトーン露光プロセスは、図1にあるようなスリットホトマスクを用いて、図22のようなホトマスク工程フローにしたがってアクティブマトリックス基板を作っているが、本発明では、薄膜トランジスタのチャネル部分にはハーフトーン露光を用いていない。図11にあるように本発明の工程ではiii)にしめされるように、薄膜半導体層のみを素子分離しておりiv)の工程で薄膜トランジスタ素子のチャネル部分が形成されるようになっている。このため本発明の工程では、薄膜トランジスタ素子のチャネル部分のチャネル長の変動は、ほとんどなく、ゲート電極とソースとドレイン電極のオーバーラップ領域の面積変動も非常に小さくおさえることができます。そのため、薄膜トランジスタ素子が原因のムラ発生がほとんどなく安定した量産を実現できます。 In the halftone exposure process used in Japanese Patent Application No. 10-283194, an active matrix substrate is formed according to a photomask process flow as shown in FIG. 22 using a slit photomask as shown in FIG. However, halftone exposure is not used for the channel portion of the thin film transistor. As shown in FIG. 11, in the process of the present invention, as shown in iii), only the thin film semiconductor layer is isolated, and the channel portion of the thin film transistor element is formed in the process iv). Therefore, in the process of the present invention, there is almost no variation in the channel length of the channel portion of the thin film transistor element, and the area variation in the overlap region of the gate electrode, the source and the drain electrode can be minimized. Therefore, there is almost no unevenness caused by thin film transistor elements, and stable mass production can be realized.

図11にあるように本発明では、走査線と映像信号配線用の2種類の電極を形成するための金属材料でアクティブマトリックス基板を製造できるため、製造コストを低減することができる。ハーフトーン露光プロセス特有の加工精度の変動が生じても薄膜トランジスタ特性には影響がないので画面サイズを超大型にしても、歩留り低下は生じない。さらに図11のiv)にあるように本発明では、液晶駆動電極の下層に薄膜半導体層が存在しないため、液晶セル工程でのラビング処理がおこないやすいという利点がある。図11のvi)にあるように本発明では表示画素領域の共通電極と液晶駆動電極がパッシベーション膜により完全に被覆されているため、残像現象が発生しにくいという利点もある。 As shown in FIG. 11, according to the present invention, the active matrix substrate can be manufactured with a metal material for forming two types of electrodes for the scanning lines and the video signal wirings, so that the manufacturing cost can be reduced. Even if a variation in processing accuracy peculiar to the halftone exposure process occurs, the thin film transistor characteristics are not affected. Therefore, even if the screen size is made extremely large, the yield does not decrease. Further, as shown in FIG. 11 iv), the present invention has an advantage that the rubbing process is easily performed in the liquid crystal cell process because there is no thin film semiconductor layer under the liquid crystal driving electrode. As shown in FIG. 11 vi), the present invention has an advantage that the afterimage phenomenon hardly occurs because the common electrode and the liquid crystal drive electrode in the display pixel region are completely covered with the passivation film.

〔実施例2〕図4,図12,図13,図14,図15,図16,図21が本発明の第2の実施例のホトマスク工程フロー図とミックス露光を用いたハーフトーン露光工程説明図と、静電気対策用保護トランジスタ素子の平面図とミックスハーフトーン露光を用いて製作した横電界方式アクティブマトリックス基板の平面図である。
本発明では、図1にあるようなスリットハーフトーンホトマスクや図2にあるような半透過ハーフトーンホトマスクは用いていない。図12の(イ)にあるように本発明で用いるホトマスクはハーフトーン領域がなく従来の通常ホトマスクを用いている。通常ホトマスクを用いて紫外線の照射密度をへらしてアンダー露光の条件で露光する。次に(ロ)にあるように端子部のコンタクトホールに対応する位置のポジレジストに、スポット状にしぼりこんだ紫外線を照射してこの領域のみ完全露光する。現像した後のポジレジストの膜厚形状が(ハ)にしめされている。(イ)と(ロ)の工程を別々の装置でおこなってもよいが、ひとつの露光装置の内部で(イ)と(ロ)の工程を同時におこなうことも可能である。
[Embodiment 2] FIG. 4, FIG. 12, FIG. 13, FIG. 14, FIG. 15, FIG. 16 and FIG. 21 show the photomask process flow diagram of the second embodiment of the present invention and the explanation of the halftone exposure process using mixed exposure. FIG. 4 is a plan view of a protection transistor element for preventing static electricity and a plan view of a lateral electric field type active matrix substrate manufactured by using mixed halftone exposure.
In the present invention, neither a slit halftone photomask as shown in FIG. 1 nor a transflective halftone photomask as shown in FIG. 2 is used. As shown in (a) of FIG. 12, the photomask used in the present invention has no halftone area and uses a conventional ordinary photomask. Usually, exposure is performed under the conditions of underexposure by reducing the irradiation density of ultraviolet rays using a photomask. Next, as shown in (b), the positive resist at a position corresponding to the contact hole of the terminal portion is irradiated with ultraviolet rays squeezed into a spot shape to completely expose only this region. The film thickness shape of the positive resist after development is shown in (c). Although the steps (a) and (b) may be performed by separate apparatuses, the steps (b) and (b) can be performed simultaneously in one exposure apparatus.

図12の(ロ)の工程をホトマスクを用いておこなうことも可能である。この場合ホトマスクを交換して露光をおこなうことになり露光時間が長くなってしまう欠点があるが、小さなコンタクトホールを多数あける場合には、適した方法である。 It is also possible to perform the step (b) in FIG. 12 using a photomask. In this case, the exposure is performed by exchanging the photomask and the exposure time becomes long. However, this method is suitable when many small contact holes are formed.

図12の(イ)と(ロ)を同時におこなう工程が、本発明のうち最も効率が良い。特に40インチ以上の超大型アクティブマトリックス基板を露光する場合、ホトマスクのつなぎあわせ露光で製造することは本発明のハーフトーン露光方式では不可能なため、1枚のホトマスクで画面全体を露光しなければならない。ホトマスクも40インチ以上になると交換作業に時間がかかり、スループットが大幅に低下してしまう。本発明のようにひとつの露光装置の内部に全面走査露光光学系とスポット走査露光光学系を組みこんだ装置を用いて、全面走査露光とスポット走査露光を別々におこなえるミックス露光方式を採用することでスループットの低下を大幅に改善できる。 The step of simultaneously performing (a) and (b) in FIG. 12 is the most efficient of the present invention. In particular, when exposing an ultra-large active matrix substrate of 40 inches or more, it is impossible to manufacture by photomask stitching exposure using the halftone exposure method of the present invention, so the entire screen must be exposed with a single photomask. Don't be. If the photomask is 40 inches or more, the replacement work takes time and the throughput is greatly reduced. Adopting a mixed exposure system that can perform full surface scanning exposure and spot scanning exposure separately using a device that incorporates a full surface scanning exposure optical system and a spot scanning exposure optical system in one exposure apparatus as in the present invention. Can greatly reduce the drop in throughput.

図13,図14が本発明のミックス露光方法を用いて形成された静電対策用保護トランジスタ素子の平面図である。▲31▼の領域がスポット走査露光によって形成されたコンタクト溝である。図16,図21がミックスハーフトーン露光を用いて製作した横電界方式アクティブマトリックス基板の平面図である。走査線のコンタクト溝の方が静電気対策用保護トランジスター素子の端子部のコンタクト溝よりも幅が広くなっている。走査線の端子部のコンタクト抵抗が大きいと画像に横スジムラが発生するので、できるだけコンタクト抵抗をさげる必要がある。 FIG. 13 and FIG. 14 are plan views of protection transistor elements for electrostatic countermeasures formed using the mixed exposure method of the present invention. The region {circle around (31)} is a contact groove formed by spot scanning exposure. 16 and 21 are plan views of a lateral electric field type active matrix substrate manufactured using mixed halftone exposure. The contact groove of the scanning line is wider than the contact groove of the terminal portion of the protection transistor element for preventing static electricity. If the contact resistance of the scanning line terminal portion is large, lateral stripes occur in the image. Therefore, it is necessary to reduce the contact resistance as much as possible.

図15が本発明のミックス走査露光法を用いたハーフトーン工程を採用した3回ホトマスク工程の説明図である。実施例1と同様に薄膜トランジスタのチャネル部分にはハーフトーン露光は用いていない。薄膜トランジスタ素子のチャネル部分のチャネル長変動は、ほとんどないので薄膜トランジスタ素子が原因の表示ムラは発生しない。 FIG. 15 is an explanatory diagram of a three-time photomask process employing a halftone process using the mixed scanning exposure method of the present invention. As in Example 1, halftone exposure is not used for the channel portion of the thin film transistor. Since there is almost no channel length variation in the channel portion of the thin film transistor element, display unevenness caused by the thin film transistor element does not occur.

本発明では図15のiv)の工程で薄膜トランジスタ素子のオーミックコンタクト層にリンをドーピングしたn+層を用いている。ソースとドレイン電極を形成してからトランジスタのチャネル部分のn+層をドライエッチング法を用いて除去した後、このチャネル部分の表面をB2H6(ジボラン)ガスを含んだ水素ガスまたは窒素ガスの雰囲気でプラズマドーピング処理する。この後v)にあるように印刷法を用いてBCBやポリフェニルシラザンなどの透明平担化膜を塗布する。印刷法としては、インクジェット法や、フレキソ印刷法などが用いられるが、別の塗布方法を用いても良い。塗布膜厚は2000オングストロームから6000オングストローム程度あれば十分である。上記の平担化膜のほかに配向膜で使用するポリイミドを平担化膜けん配向膜として利用しても良い。
本発明の工程を用いればアクティブマトリックス基板がわずか3回のホトマスク工程で作れるようになり大幅な工程削減が可能である。
In the present invention, an n + layer doped with phosphorus is used in the ohmic contact layer of the thin film transistor element in the step iv) of FIG. After the source and drain electrodes are formed, the n + layer in the channel portion of the transistor is removed by dry etching, and then the surface of the channel portion is plasma in an atmosphere of hydrogen gas or nitrogen gas containing B2H6 (diborane) gas. Doping treatment. Thereafter, as shown in v), a transparent flattening film such as BCB or polyphenylsilazane is applied using a printing method. As a printing method, an inkjet method, a flexographic printing method, or the like is used, but another coating method may be used. A coating thickness of about 2000 to 6000 angstroms is sufficient. In addition to the flattening film, polyimide used for the alignment film may be used as the flattening film.
If the process of the present invention is used, an active matrix substrate can be formed by only three photomask processes, and the process can be greatly reduced.

バックチャネルドーピング(B2H6プラズマ処理)しない場合には、有機平担化膜を用いると長期信頼性の点で問題が発生する。バックチャネルドーピング処理ができない場合には、実施例1にあるようにプラズマCVD法を用いたシリコン窒化膜のパッシベーションを2000オングストロームから4000オングストローム程度形成した後再度ポジレジストを塗布し、走査線と静電気対策用保護トランジスタ素子の端子部のみにスポット走査露光して、現像後ドライエッチング法を用いてコンタクト溝を形成すれば良い。 When back channel doping (B2H6 plasma treatment) is not performed, using an organic flattening film causes a problem in terms of long-term reliability. If the back channel doping process cannot be performed, as in Example 1, a silicon nitride film is formed with a thickness of about 2000 angstroms to 4000 angstroms using plasma CVD, and then a positive resist is applied again, and scanning lines and countermeasures against static electricity are applied. The contact groove may be formed by spot scanning exposure only to the terminal portion of the protective transistor element for use and using a dry etching method after development.

〔実施例3〕図17,図18,図19,図20,図23,図24が本発明の第3の実施例の走査露光装置の平面図と断面図、ならびにハーフトーン露光で用いるフィールドバック制御のフローチャート図と、白色干渉計の光学システムの原理図である。
図17は、ガラス基板を保持するステージがX,Y方向に動きホトマスク基板はY軸方向のみに移動するマルチレンズ方式走査露光装置の平面図である。図18はガラス基板を保持するステージがY方向のみに動き、ホトマスク基板も、Y軸方向のみに移動するマルチレンズ方式走査露光装置の平面図である。図17では、スポット紫外線露光光学系を固定しているが図18のようにX軸方向に移動可能にすることもできる。
[Embodiment 3] FIGS. 17, 18, 19, 20, 23, and 24 are a plan view and a sectional view of a scanning exposure apparatus according to a third embodiment of the present invention, and a field back used in halftone exposure. It is a flowchart of control, and the principle figure of the optical system of a white interferometer.
FIG. 17 is a plan view of a multi-lens scanning exposure apparatus in which the stage holding the glass substrate moves in the X and Y directions and the photomask substrate moves only in the Y axis direction. FIG. 18 is a plan view of a multi-lens scanning exposure apparatus in which the stage holding the glass substrate moves only in the Y direction and the photomask substrate also moves only in the Y axis direction. In FIG. 17, the spot ultraviolet exposure optical system is fixed, but it may be movable in the X-axis direction as shown in FIG.

60インチサイズのアクティブマトリックス液晶表示装置を作る場合ホトマスク基板が自重でたわんでしまうという問題が発生します。
自重のたわみを解決するためにホトマスク基板を縦に配置する方法も考案されたが、ガラス基板が非常に大きくなってきたためにステージの重量も大きくなり縦に配置する方式ではスムーズにステージを動かすことが難かしくなってきました。本発明では、図23や図24にあるように、ベルヌーイチャックや密閉室を用いて大気の圧力を利用してホトマスクのたわみを補正しています。このような方式を用いれば石英ホトマスク基板の厚みを大きくしなくても60インチサイズのホトマスクを使用することができます。ホトマスク基板の基板コストを大幅に低減できるだけでなくホトマスクを成作する工程も非常に簡単になり石英ホトマスク基板の価格を大幅に安くすることができます。
When making a 60-inch active matrix liquid crystal display device, the problem is that the photomask substrate will be bent by its own weight.
In order to solve the deflection of its own weight, a method of vertically arranging the photomask substrate was also devised, but since the glass substrate has become very large, the weight of the stage increases and the method of vertically positioning moves the stage smoothly. Has become difficult. In the present invention, as shown in FIGS. 23 and 24, the deflection of the photomask is corrected using atmospheric pressure using a Bernoulli chuck or a sealed chamber. If this method is used, a 60-inch photomask can be used without increasing the thickness of the quartz photomask substrate. Not only can the cost of the photomask substrate be significantly reduced, but also the process of creating the photomask is greatly simplified, and the price of the quartz photomask substrate can be greatly reduced.

図23,図24にあるようにホトマスクを用いずにスポット走査露光するための光学系▲50▼は、ホトマスクとポジレジストの塗布されたガラス基板のあいだに配置されており、紫外光は光ファイバーを用いて伝送されている。ホトマスクを用いてアンダー露光の条件で全面走査露光した後、スポット走査露光するための光学系▲50▼を用いてスポット走査露光する順序が歩留りをあげるためには一番良い方法である。ホトマスクを用いるアンダー露光の場合解像度は3μm〜10μm程度が要求されるが、スポット走査露光では100μm程度と解像度が非常にあまい。ガラス基板にダストが付着する前にまずはじめに解像度の精度が要求されるホトマスクを用いたアンダー露光をおこなう方が良い。 As shown in FIGS. 23 and 24, the optical system (50) for spot scanning exposure without using a photomask is arranged between the photomask and a glass substrate coated with a positive resist. It is transmitted using. The order of spot scanning exposure using the optical system (50) for spot scanning exposure after full surface scanning exposure using a photomask under the under-exposure condition is the best method for increasing the yield. In the case of underexposure using a photomask, a resolution of about 3 μm to 10 μm is required, but in spot scanning exposure, the resolution is very low, about 100 μm. Before the dust adheres to the glass substrate, it is better to first perform underexposure using a photomask that requires high resolution accuracy.

ホトマスク基板の自重のたわみの補正はレーザー変化計やデジタル差圧計を用いて水平面から±15μm程度の精度でダイナミックに補正をかける必要がある。投影レンズの焦点深度と要求される解像度に応じてこの補正の精度も変更しなければならない。 In order to correct the deflection of the photomask substrate's own weight, it is necessary to dynamically correct with a precision of about ± 15 μm from the horizontal plane using a laser change meter or a digital differential pressure gauge. The accuracy of this correction must also be changed according to the depth of focus of the projection lens and the required resolution.

図19が本発明で用いられるハーフトーン露光工程におけるフロチャート図である。ハーフトーン露光法ではポジレジストの膜厚を1.5μm〜2.0μm程度コーティングし、ハーフトーン露光領域のポジレジストの現像後の膜厚を4000オングストロームから6000オングストロームの範囲にコントロールしなければならない。この範囲から大幅にずれた膜厚になっていた場合には、リワークしなければならない。できるだけ再現性の良い均一なハーフトーン露光領域を実現するために全数検査を実施すると良い。検査方法としては、レーザー段差計やレーザー干渉計を用いても良いが本発明では白色干渉計を用いてポジレジストの段差を精密に計測する方法を採用している。計測原理図は図20にしめしたような干渉光学系を用いている。この白色干渉計を用いた場合、非接触で、完全露光部とハーフトーン露光部と完全遮断領域のポジレジストの段差を1回の計測で同時に計測してしまうことができるので、計測時間の短縮をはかることができる。 FIG. 19 is a flowchart showing the halftone exposure process used in the present invention. In the halftone exposure method, the film thickness of the positive resist is about 1.5 μm to 2.0 μm, and the film thickness after the development of the positive resist in the halftone exposure region must be controlled in the range of 4000 Å to 6000 Å. If the film thickness is significantly deviated from this range, rework must be performed. In order to realize a uniform halftone exposure region with as good reproducibility as possible, 100% inspection is preferably performed. As an inspection method, a laser step meter or a laser interferometer may be used, but in the present invention, a method of accurately measuring the step of the positive resist using a white interferometer is employed. The measurement principle diagram uses an interference optical system as shown in FIG. When this white interferometer is used, it is possible to measure the steps of the positive resist in the full exposure part, the halftone exposure part, and the complete cut-off area at the same time in a single measurement, thereby reducing the measurement time. Can be measured.

図20の白色干渉計は、原理が簡単でシステムも簡単で測定精度は非常に良い(10オングストローム程度の精度が可能)ので多点同時計測システムを作っても測定システムの価格が非常に安価ですみます。計測時間も非常に短かいのでインライン検査に最適である。白色干渉計による段差計測データをもとにアンダー露光条件をコントロールすれば、バラツキのない再現性のよいハーフトーン露光工程を構築することができる。 The white interferometer shown in Fig. 20 has a simple principle, a simple system, and very good measurement accuracy (accuracy of about 10 angstroms is possible), so even if a multipoint simultaneous measurement system is made, the measurement system is very inexpensive. to watch. The measurement time is also very short, making it ideal for in-line inspection. If the underexposure conditions are controlled based on the step measurement data obtained by the white interferometer, it is possible to construct a halftone exposure process with no variations and good reproducibility.

本発明では図17,図18にマルチレンズ方式の投影光学系を用いているが、ミラー反射光学系を用いた走査露光方式にも本発明は適用可能である。 In the present invention, the multi-lens projection optical system is used in FIGS. 17 and 18, but the present invention can also be applied to a scanning exposure system using a mirror reflection optical system.

本発明の走査露光装置と白色干渉計を用いたポジレジストの段差計測データをもとにしたフィードバックシステムを用いてハーフトーン露光プロセスを構築することで再現性の良いハーフトーン露光をおこなうことができ歩留りが向上する。ホトマスクを用いたアンダー露光全面走査のほかにスポット紫外光を用いた走査露光方法を組みあわせることで従来のハーフトーン露光プロセスとはまったく異なったハーフトーン露光プロセスを作り出すことができ、大幅に、薄膜トランジスタ特性のバラツキを低減することが可能となった。
本発明を用いることで安価なホトマスクを用いて安価にアクティブマトリックス素子を歩留り良く作ることが可能となった。
By building a halftone exposure process using a feedback system based on positive resist step measurement data using the scanning exposure apparatus and white light interferometer of the present invention, halftone exposure with good reproducibility can be performed. Yield is improved. By combining the underexposure full scan using a photomask with a scanning exposure method using spot ultraviolet light, a halftone exposure process completely different from the conventional halftone exposure process can be created. It became possible to reduce variation in characteristics.
By using the present invention, it has become possible to produce an active matrix element at low cost with a good yield using an inexpensive photomask.

従来のハーフトーン露光用ホトマスクと現像後のホトレジストの断面形状Cross-sectional shape of conventional halftone exposure photomask and developed photoresist 本発明のハーフトーン露光用ホトマスクと現像後のホトレジストの断面形状Photomask for halftone exposure of the present invention and cross-sectional shape of photoresist after development 本発明の4ホトマスク工程フロー説明4 photomask process flow description of the present invention 本発明の3ホトマスク工程フロー説明3 photomask process flow description of the present invention 静電気対策用2薄膜トランジスタ保護回路図2 thin film transistor protection circuit diagram for static electricity countermeasures 静電気対策用3薄膜トランジスタ保護回路図3 Thin film transistor protection circuit diagram for static electricity countermeasures 本発明の静電気対策用保護トランジスタ素子の平面図The top view of the protection transistor element for static electricity measures of this invention 本発明の静電気対策用保護トランジスタ素子の平面図The top view of the protection transistor element for static electricity measures of this invention 本発明の静電気対策用保護トランジスタ素子の平面図The top view of the protection transistor element for static electricity measures of this invention 本発明の静電気対策用保護トランジスタ素子の平面図The top view of the protection transistor element for static electricity measures of this invention 本発明の4ホトマスク工程フロー説明断面図4 photomask process flow sectional view of the present invention 本発明のミックス露光法と現像後のホトレジストの断面形状The cross-sectional shape of the photoresist after the mixed exposure method and development of the present invention 本発明の静電気対策用保護トランジスタ素子の平面図The top view of the protection transistor element for static electricity measures of this invention 本発明の静電気対策用保護トランジスタ素子の平面図The top view of the protection transistor element for static electricity measures of this invention 本発明の3ホトマスク工程フロー説明断面図3 photomask process flow explanation sectional view of the present invention 本発明のミックス露光法を用いて制作した横電界方式アクティブマトリックスアレイ基板の平面図Plan view of a lateral electric field type active matrix array substrate produced using the mixed exposure method of the present invention 本発明のミックス露光法プロセスで用いる走査露光装置の平面図The top view of the scanning exposure apparatus used with the mixed exposure method process of this invention 本発明のミックス露光法プロセスで用いる走査露光装置の平面図The top view of the scanning exposure apparatus used with the mixed exposure method process of this invention 本発明のハーフトーン露光プロセスで用いるフィードバック制御フローチャートFeedback control flowchart used in the halftone exposure process of the present invention 本発明でハーフトーン露光部と未露光部の段差を計測する白色干渉計の光学原理図Optical principle diagram of a white interferometer that measures the level difference between the halftone exposed area and the unexposed area in the present invention 本発明のミックス露光法を用いて制作した横電界方式アクティブマトリックスアレイ基板の平面図Plan view of a lateral electric field type active matrix array substrate produced using the mixed exposure method of the present invention 従来のハーフトーン露光技術を用いた4ホトマスク工程4-photomask process using conventional halftone exposure technology 本発明のベルヌーイチャックを用いた投影走査露光装置の断面構造図Cross-sectional structure diagram of a projection scanning exposure apparatus using the Bernoulli chuck of the present invention 本発明の圧力コントロールホトマスクを用いた投影走査露光装置の断面構造図Cross-sectional structure diagram of a projection scanning exposure apparatus using the pressure control photomask of the present invention

符号の説明Explanation of symbols

1‥‥ホトマスク用石英ガラス基板
2‥‥ホトマスク金属(Cr or Mo)
3‥‥半透過ホトマスク領域(スリットパターン領域)
4‥‥半透過ホトマスク領域(a−Si or TiSix or MoSix
or Ti)
5‥‥完全透過領域
6‥‥ポジレジストUV露光完全遮断領域の現像後の領域
7‥‥ポジレジストUV露光半透過領域の現像後の領域
8‥‥ポジレジストがUV露光され現像後完全になくなった領域
9‥‥ゲート絶縁膜
10‥‥薄膜半導体層(ノンドープ層)
11‥‥薄膜半導体層(ドーピング層‥‥オーミックコンタクト層)
12‥‥バリアーメタル層
13‥‥低抵抗金層層
14‥‥映像信号配線
15‥‥走査線
16‥‥静電気対策用画素領域周辺共通電極
17‥‥薄膜半導体層
18‥‥静電気対策用薄膜トランジスタ回路を作るためのコンタクトホール
19‥‥走査線端子部
20‥‥画素内共通電極(画素電極)
21‥‥走査線端子部駆動回路接合電極(金属電極)
22‥‥液晶駆動電極(画素電極)
23‥‥パッシベーション膜
24‥‥走査線端子部コンタクトホール
25‥‥UV光
26‥‥ポジレジストUV露光完全遮断領域
27‥‥ポジレジストUV露光領域
28‥‥UV光集光レンズ
29‥‥部分的にUV光で露光されたポジレジスト領域
30‥‥ポジレジストUV露光・不完全露光の現像後の領域
31‥‥部分的にUV光で露光することで形成されたスリット状コンタクト溝
32‥‥部分的にUV光で露光されポジレジストが完全になくなった領域
33‥‥印刷塗布された平担化パッシベーション膜
34‥‥画素周辺共通電極端子部
35‥‥映像信号配線端子部
36‥‥ホトマスク
37‥‥X&Y軸可動ステージ
38‥‥Y軸可動ステージ
39‥‥マルチ投影露光用レンズモジュール
40‥‥固定された部分露光用光学モジュール
41‥‥X軸可動部分露光用光学モジュール
42‥‥静電気対策用保護回路
43‥‥紫外線光源
44‥‥赤色レーザー変位計
45‥‥ベルヌーイチャック(真空非接触吸着板)
46‥‥ペリクル
47‥‥投影露光レンズ
48‥‥ポジレジスト
49‥‥薄膜トランジスタアレイ用ガラス基板
50‥‥露光幅を調整できる部分露光用光学モジュール
51‥‥圧力センサー
1. Quartz glass substrate for photomask 2. Photomask metal (Cr or Mo)
3... Transflective photomask area (slit pattern area)
4... Transflective photomask region (a-Si or TiSix or MoSix
or Ti)
5 ... Full transmission area 6 ... Area after development of positive resist UV exposure complete blocking area 7 ... Area after development of positive resist UV exposure semi-transmission area 8 ... Positive resist is UV-exposed and disappears completely after development Region 9 ... gate insulating film 10 ... thin film semiconductor layer (non-doped layer)
11 ... Thin film semiconductor layer (Doping layer ... Ohmic contact layer)
12 ... Barrier metal layer 13 ... Low resistance gold layer 14 ... Video signal wiring 15 ... Scanning line 16 ... Electrostatic countermeasure pixel area peripheral common electrode 17 ... Thin film semiconductor layer 18 ... Electrostatic countermeasure thin film transistor circuit Contact hole 19 for forming a scanning line terminal portion 20... Common electrode (pixel electrode) in a pixel
21 Scanning line terminal drive circuit junction electrode (metal electrode)
22 Liquid crystal drive electrode (pixel electrode)
23 ... Passivation film 24 ... Scan line terminal contact hole 25 ... UV light 26 ... Positive resist UV exposure complete blocking area 27 ... Positive resist UV exposure area 28 ... UV light condensing lens 29 ... Partially Positive resist region 30 exposed to UV light in a positive resist UV exposure and incomplete exposure after development region 31 Slit contact groove 32 formed by partial exposure to UV light A region 33 where the positive resist is completely exposed when exposed to UV light 33... A flattened passivation film 34 that has been applied by printing... Pixel peripheral common electrode terminal portion 35... Video signal wiring terminal portion 36. X & Y axis movable stage 38 Y axis movable stage 39 Lens module for multi-projection exposure 40 Optical module for fixed partial exposure 1 ‥‥ X-axis moving parts exposed optical module 42 ‥‥ Antistatic protection circuit 43 ‥‥ ultraviolet light source 44 ‥‥ red laser displacement meter 45 ‥‥ Bernoulli chuck (vacuum contactless suction plate)
46 Pellicle 47 Projection exposure lens 48 Positive resist 49 Glass substrate for thin film transistor array 50 Partial exposure optical module 51 capable of adjusting exposure width Pressure sensor

Claims (3)

超大型アクティブマトリックス基板の露光装置に関して、大型石英ホトマスク基板を水平に配置した時、重力による石英ホトマスク基板のたわみをなくすために、露光用のUV光が入射する側のホトマスク裏面に非接触方式ベルヌーイチャックを複数個配置しレーザー変位計でホトマスク基板の裏面の位置を制御しながら露光することを特徴とする走査露光装置。 Regarding exposure equipment for ultra-large active matrix substrates, non-contact Bernoulli on the back side of photomask on which UV light for exposure is incident in order to eliminate the deflection of quartz photomask substrate due to gravity when large quartz photomask substrate is placed horizontally scanning exposure apparatus characterized by exposing while Gyoshi control the position of the back surface of the photomask substrate chuck by a plurality disposed to the laser displacement meter. 超大型アクティブマトリックス基板の露光装置に関して、大型石英ホトマスク基板を水平に配置した時、重力による石英ホトマスク基板のたわみをなくすために、パターンのついていない石英基板と石英ホトマスク基板を用いて密閉空間を作り、この空間の気圧を大気圧よりも小さくして、圧力センサーにより大気圧との差圧をコントロールすることで、石英ホトマスク基板の自重によるたわみを補正しながら露光するものであって、
ポジレジストが塗布された基板と前記石英ホトマスク基板との間に、投影露光レンズ、および、ホトマスクを用いないで紫外線を露光するモジュールを配置することを特徴とする走査露光装置。
Regarding exposure equipment for ultra-large active matrix substrates, when a large quartz photomask substrate is placed horizontally, a sealed space is created using an unpatterned quartz substrate and a quartz photomask substrate to eliminate deflection of the quartz photomask substrate due to gravity. the pressure in this space smaller than atmospheric pressure, by controls a differential pressure between the atmospheric pressure by the pressure sensor, there is the exposure while correcting the deflection by its own weight of quartz photomask substrate,
A scanning exposure apparatus comprising a projection exposure lens and a module for exposing ultraviolet rays without using a photomask between a substrate coated with a positive resist and the quartz photomask substrate .
請求項1または2に記載の走査露光装置を用いて作られた横電界方式液晶表示装置。   A horizontal electric field type liquid crystal display device produced by using the scanning exposure apparatus according to claim 1.
JP2008200453A 2008-08-04 2008-08-04 Scanning exposure apparatus and horizontal electric field type liquid crystal display device Expired - Fee Related JP4898749B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008200453A JP4898749B2 (en) 2008-08-04 2008-08-04 Scanning exposure apparatus and horizontal electric field type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008200453A JP4898749B2 (en) 2008-08-04 2008-08-04 Scanning exposure apparatus and horizontal electric field type liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002237219A Division JP4565799B2 (en) 2002-07-01 2002-07-01 Horizontal electric field type liquid crystal display device, manufacturing method thereof, scanning exposure apparatus, and mixed scanning exposure apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008224259A Division JP4938735B2 (en) 2008-09-02 2008-09-02 Manufacturing method of horizontal electric field type liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2009025825A JP2009025825A (en) 2009-02-05
JP4898749B2 true JP4898749B2 (en) 2012-03-21

Family

ID=40397619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008200453A Expired - Fee Related JP4898749B2 (en) 2008-08-04 2008-08-04 Scanning exposure apparatus and horizontal electric field type liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4898749B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5915521B2 (en) * 2010-02-17 2016-05-11 株式会社ニコン Conveying apparatus, conveying method, exposure apparatus, and device manufacturing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632499A (en) * 1992-07-13 1994-02-08 Sutetsuku:Kk Noncontact holding device
JPH0815866A (en) * 1994-06-27 1996-01-19 Sanee Giken Kk Exposure device
JPH09251203A (en) * 1996-03-14 1997-09-22 Hitachi Ltd Exposure equipment
JP4264675B2 (en) * 1998-08-17 2009-05-20 栄 田中 Liquid crystal display device and manufacturing method thereof
JP2000258916A (en) * 1999-03-09 2000-09-22 Sakae Tanaka Exposure system for large-sized base plate
JP2000267253A (en) * 1999-03-12 2000-09-29 Seiko Epson Corp Method of forming exposure mask and method of manufacturing liquid crystal device
JP3770074B2 (en) * 2000-11-10 2006-04-26 三菱電機株式会社 Metal mask alignment system
JP4299104B2 (en) * 2003-11-10 2009-07-22 株式会社ディスコ Wafer transfer mechanism
JP2005251984A (en) * 2004-03-04 2005-09-15 Hiroshi Akashi Manual operation non-contact hand

Also Published As

Publication number Publication date
JP2009025825A (en) 2009-02-05

Similar Documents

Publication Publication Date Title
JP4565799B2 (en) Horizontal electric field type liquid crystal display device, manufacturing method thereof, scanning exposure apparatus, and mixed scanning exposure apparatus
TWI594055B (en) Liquid crystal display device have a transverse electric field type active matrix substrate and method of producing the active matrix substrate
TW471028B (en) Method for manufacturing circuit device and display device and large-sized display device
TW475270B (en) Liquid crystal display device and its manufacturing method
CN101359168B (en) Methof for producing graytone mask and graytone mask
US8574971B2 (en) Method of manufacturing a thin-film transistor and method of manufacturing a display substrate using the same
JP4938735B2 (en) Manufacturing method of horizontal electric field type liquid crystal display device
KR20060087498A (en) Defect inspection method of gray tone mask and manufacturing method of gray tone mask
JP4898749B2 (en) Scanning exposure apparatus and horizontal electric field type liquid crystal display device
KR101166620B1 (en) Liquid crystal display device fabricated by mask having dummy pattern and method for fabricating thereof
CN114415476B (en) Standard sheet, preparation method thereof and machine difference calibration method
CN1763614A (en) exposure method
TWI237163B (en) Exposure method
KR100810807B1 (en) How to make TIFF Tear Ray
JP2005129805A (en) Manufacturing method of semiconductor device
JP2008134592A (en) Method for manufacturing liquid crystal display element
JP2001358050A (en) Exposure substrate manufacturing method and electro-optical device manufacturing method, and exposure substrate and electro-optical device
JP2000216078A (en) Method of exposure

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111226

R150 Certificate of patent or registration of utility model

Ref document number: 4898749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees