[go: up one dir, main page]

JP4894859B2 - 不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法 - Google Patents

不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法 Download PDF

Info

Publication number
JP4894859B2
JP4894859B2 JP2008548097A JP2008548097A JP4894859B2 JP 4894859 B2 JP4894859 B2 JP 4894859B2 JP 2008548097 A JP2008548097 A JP 2008548097A JP 2008548097 A JP2008548097 A JP 2008548097A JP 4894859 B2 JP4894859 B2 JP 4894859B2
Authority
JP
Japan
Prior art keywords
source
voltage
resistance
drain diffusion
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008548097A
Other languages
English (en)
Other versions
JPWO2008068801A1 (ja
Inventor
嘉洋 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2008068801A1 publication Critical patent/JPWO2008068801A1/ja
Application granted granted Critical
Publication of JP4894859B2 publication Critical patent/JP4894859B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

本発明は、不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法に係り、特に抵抗値が異なる複数の抵抗状態を記憶する抵抗記憶素子を用いた不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法に関する。
近年、新たなメモリ素子として、ＲｅＲＡＭ（Resistance Random Access Memory：抵抗変化メモリ）と称される不揮発性半導体記憶装置が注目されている。ＲｅＲＡＭは、抵抗値が異なる複数の抵抗状態を有し、外部から電気的刺激を与えることにより抵抗状態が変化する抵抗記憶素子を用い、抵抗記憶素子の高抵抗状態と低抵抗状体とを例えば情報の“０”と“１”とに対応づけることにより、メモリ素子として利用するものである。ＲｅＲＡＭは、高速性、大容量性、低消費電力性等を実現可能なため、将来性が期待されている。
抵抗記憶素子は、電圧の印加により抵抗状態が変化する抵抗記憶材料を一対の電極間に挟持したものである。抵抗記憶材料としては、代表的なものとして遷移金属を含む酸化物材料が知られている。
図１３は、抵抗記憶素子のＩ−Ｖ特性を示すグラフである。図１３に示すように、高抵抗状態にある抵抗記憶素子に印加する電圧を徐々に高くしていくと、電圧がある値（セット電圧Ｖｓｅｔ）を超えたところで急激に抵抗値が減少し、抵抗記憶素子は低抵抗状態に遷移する。このような動作は、一般に「セット」と称される。一方、低抵抗状態にある抵抗記憶素子に印加する電圧を徐々に高くしていくと、電圧がある値（リセット電圧Ｖｒｅｓｅｔ）を超えたところで急激に抵抗値が増加し、抵抗記憶素子は高抵抗状態に遷移する。このような動作は、一般に「リセット」と称される。
これら動作により、抵抗記憶素子に単純に電圧を印加するだけで、抵抗記憶素子の抵抗状態を制御することができる。データの読み出しは、リセットを起こさない程度の電圧を印加したときに素子に流れる電流値を測定することにより可能である。
なお、本願発明の背景技術としては以下のようなものがある。
特開２００４−２１３７４４号公報 I.G. Beck et al., "Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses", IEDM 2004 S. Seo et al., "Conductivity switching characteristics and reset currents in NiO films", Appled Physics Letters 86, 093509 (2005) K.Kinoshita et al., "New Model Proposed for Switching Mechanism of ReRAM", IEEE NVSMW 2006, p.84-85
しかしながら、抵抗記憶素子に単純に電圧を印加して低抵抗状態から高抵抗状態に抵抗状態をリセットする手法では、低抵抗状態から高抵抗状態への抵抗状態の変化に伴う抵抗値の増大により、リセット直後の抵抗記憶素子には、リセット電圧を超える過大な電圧が印加されてしまう。この電圧がセット電圧よりも高いと、抵抗記憶素子は高抵抗状態から低抵抗状態に遷移してしまい、正常な書き込み動作を行うことができない。
本発明の目的は、正常な書き込み動作を行い得る不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法を提供することにある。
本発明の一観点によれば、リセット電圧より高く且つセット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と、第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと、第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとを有するメモリセルを有し、前記第２のトランジスタのオン抵抗値は、前記低抵抗状態の前記抵抗記憶素子の抵抗値より大きく、且つ、前記高抵抗状態の前記抵抗記憶素子の抵抗値より小さいことを特徴とする不揮発性半導体記憶装置が提供される。
本発明の他の観点によれば、リセット電圧より高く且つセット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と、第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと、第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとを有するメモリセルを有し、前記第２のトランジスタのオフ抵抗値は、前記高抵抗状態の前記抵抗記憶素子の抵抗値より小さいことを特徴とする不揮発性半導体記憶装置が提供される。
本発明の更に他の観点によれば、リセット電圧より高く、セット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と；第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと；第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとをそれぞれ有する複数のメモリセルと、同一の列に存在する複数の前記抵抗記憶素子の前記他方の端部を共通接続する複数のビット線と、同一の行に存在する複数の前記第１のトランジスタの前記第１のゲート電極を共通接続する複数のワード線と、前記ワード線と並行するように形成され、複数の前記第２のトランジスタの前記第２のゲート電極を共通接続する複数のリセット線と、前記複数のビット線に接続され、前記複数のビット線の電位を制御する列セレクタと、前記複数のワード線に接続され、前記複数のワード線の電位を制御する第１の行セレクタと、前記複数のリセット線に接続され、前記複数のリセット線の電位を制御する第２の行セレクタとを有し、前記複数の第１のトランジスタの前記第１のソース／ドレイン拡散層の他方が接地されている不揮発性半導体記憶装置の書き込み方法であって、前記第１の行セレクタにより一の前記ワード線に電圧を選択的に印加し、前記第２の行セレクタにより一の前記リセット線に電圧を選択的に印加し、前記第１の列セレクタにより一の前記ビット線に電圧を選択的に印加することにより、選択された前記メモリセルの前記抵抗記憶素子に前記高抵抗状態を書き込むことを特徴とする不揮発性半導体記憶装置の書き込み方法が提供される。
本発明の更に他の観点によれば、リセット電圧より高く、セット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と；第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと；第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとをそれぞれ有する複数のメモリセルと、同一の列に存在する複数の前記抵抗記憶素子の前記他方の端部を共通接続する複数のビット線と、同一の列に存在する複数の第１のトランジスタの前記第１のソース／ドレイン拡散層の他方を共通接続する複数のソース線と、同一の行に存在する複数の前記第１のトランジスタの前記第１のゲート電極を共通接続する複数のワード線と、前記ワード線と並行するように形成され、複数の前記第２のトランジスタの前記第２のゲート電極を共通接続する複数のリセット線と、前記複数のビット線に接続され、前記複数のビット線の電位を制御する第１の列セレクタと、前記複数のソース線に接続され、前記複数のソース線の電位を制御する第２の列セレクタと、前記複数のワード線に接続され、前記複数のワード線の電位を制御する第１の行セレクタと、前記複数のリセット線に接続され、前記複数のリセット線の電位を制御する第２の行セレクタとを有する不揮発性半導体記憶装置の書き込み方法であって、前記第１の行セレクタにより一の前記ワード線に電圧を選択的に印加し、前記第２の行セレクタにより一の前記リセット線に電圧を選択的に印加し、前記第１の列セレクタにより一の前記ビット線に電圧を選択的に印加し、前記第２の列セレクタにより一の前記ソース線を接地することにより、選択された前記メモリセルの前記抵抗記憶素子に前記高抵抗状態を書き込むことを特徴とする不揮発性半導体記憶装置の書き込み方法が提供される。
本発明の更に他の観点によれば、リセット電圧より高く、セット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と；第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと；第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとをそれぞれ有する複数のメモリセルと、同一の列に存在する複数の前記抵抗記憶素子の前記他方の端部を共通接続する複数のビット線と、同一の行に存在する複数の前記第１のトランジスタの前記第１のゲート電極を共通接続する複数のワード線と、前記ワード線と並行するように形成され、複数の前記第２のトランジスタの前記第２のゲート電極を共通接続する複数のリセット線と、前記複数のビット線に接続され、前記複数のビット線の電位を制御する列セレクタと、前記複数のワード線に接続され、前記複数のワード線の電位を制御する第１の行セレクタと、前記複数のリセット線に接続され、前記複数のリセット線の電位を制御する第２の行セレクタとを有し、前記複数の第１のトランジスタの前記第１のソース／ドレイン拡散層の他方が接地されており、前記第２のトランジスタのオン抵抗値は、前記低抵抗状態の前記抵抗記憶素子の抵抗値より大きく、且つ、前記高抵抗状態の前記抵抗記憶素子の抵抗値より小さい不揮発性半導体記憶装置の読み出し方法であって、前記第１の行セレクタにより一の前記ワード線に電圧を選択的に印加し、前記第１の列セレクタにより一の前記ビット線に電圧を選択的に印加し、選択された前記メモリセルに書き込まれた情報を前記ビット線に流れる電流に基づいて読み出すことを特徴とする不揮発性半導体記憶装置の読み出し方法が提供される。
本発明の更に他の観点によれば、リセット電圧より高く、セット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と；第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと；第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとをそれぞれ有する複数のメモリセルと、同一の列に存在する複数の前記抵抗記憶素子の前記他方の端部を共通接続する複数のビット線と、同一の列に存在する複数の前記第１のトランジスタの前記第１のソース／ドレイン拡散層の他方を共通接続する複数のソース線と、同一の行に存在する複数の前記第１のトランジスタの前記第１のゲート電極を共通接続する複数のワード線と、前記複数のビット線に接続され、前記複数のビット線の電位を制御する第１の列セレクタと、前記複数のソース線に接続され、前記複数のソース線の電位を制御する第２の列セレクタと、前記複数のワード線に接続され、前記複数のワード線の電位を制御する行セレクタとを有し、前記第２のトランジスタのオン抵抗値は、前記低抵抗状態の前記抵抗記憶素子の抵抗値より大きく、且つ、前記高抵抗状態の前記抵抗記憶素子の抵抗値より小さい不揮発性半導体記憶装置の読み出し方法であって、前記行セレクタにより一の前記ワード線に電圧を選択的に印加し、前記第１の列セレクタにより一の前記ビット線を接地した後に、前記第２の列セレクタにより一の前記ソース線に電圧を選択的に印加することにより、選択された前記メモリセルに書き込まれた情報を前記ソース線に流れる電流に基づいて読み出すことを特徴とする不揮発性半導体記憶装置の読み出し方法が提供される。
本発明の更に他の観点によれば、リセット電圧より高く、セット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と；第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと；第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとをそれぞれ有する複数のメモリセルと、同一の列に存在する複数の前記抵抗記憶素子の前記他方の端部を共通接続する複数のビット線と、同一の行に存在する複数の前記第１のトランジスタの前記第１のゲート電極を共通接続する複数のワード線と、前記ワード線と並行するように形成され、複数の前記第２のトランジスタの前記第２のゲート電極を共通接続する複数のリセット線と、前記複数のビット線に接続され、前記複数のビット線の電位を制御する列セレクタと、前記複数のワード線に接続され、前記複数のワード線の電位を制御する第１の行セレクタと、前記複数のリセット線に接続され、前記複数のリセット線の電位を制御する第２の行セレクタとを有し、前記複数の第１のトランジスタの前記第１のソース／ドレイン拡散層の他方が接地されている不揮発性半導体記憶装置の消去方法であって、前記第１の行セレクタによりすべての前記ワード線に電圧を印加し、前記第２の行セレクタによりすべての前記リセット線に電圧を印加し、前記列セレクタにより一の前記ビット線に電圧を選択的に印加することにより、選択された列に存在する複数の前記抵抗記憶素子を前記高抵抗状態にすることを特徴とする不揮発性半導体記憶装置の消去方法が提供される。
本発明の更に他の観点によれば、リセット電圧より高く、セット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と；第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと；第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとをそれぞれ有する複数のメモリセルと、同一の列に存在する複数の前記抵抗記憶素子の前記他方の端部を共通接続する複数のビット線と、同一の列に存在する複数の前記第１のトランジスタの前記第１のソース／ドレイン拡散層の他方を共通接続する複数のソース線と、同一の行に存在する複数の前記第１のトランジスタの前記第１のゲート電極を共通接続する複数のワード線と、前記ワード線と並行するように形成され、複数の前記第２のトランジスタの前記第２のゲート電極を共通接続する複数のリセット線と、前記複数のビット線に接続され、前記複数のビット線の電位を制御する第１の列セレクタと、前記複数のソース線に接続され、前記複数のソース線の電位を制御する第２の列セレクタと、前記複数のワード線に接続され、前記複数のワード線の電位を制御する第１の行セレクタと、前記複数のリセット線に接続され、前記複数のリセット線の電位を制御する第２の行セレクタとを有する不揮発性半導体記憶装置の消去方法であって、前記第１の行セレクタによりすべての前記ワード線に電圧を印加し、前記第２の行セレクタによりすべての前記リセット線に電圧を印加し、前記第１の列セレクタにより一の前記ビット線に選択的に電圧を印加し、第２の列セレクタにより一の前記ソース線を接地することにより、選択された列に存在する複数の前記抵抗記憶素子を前記高抵抗状態にすることを特徴とする不揮発性半導体記憶装置の消去方法が提供される。
本発明によれば、抵抗記憶素子に対して並列に第２のトランジスタが接続されており、かかる第２のトランジスタは抵抗記憶素子に書き込まれた情報を消去する際にオン状態となっているため、高抵抗状態に変化した抵抗記憶素子にセット電圧より高い電圧が印加されてしまうのを防止することができる。このため、本発明によれば、低抵抗状態から高抵抗状態に変化した抵抗記憶素子が、低抵抗状態に戻ってしまうのを防止することができ、正常な消去動作を行うことができる。
図１は、本発明の第１実施形態による不揮発性半導体記憶装置のメモリセルを示す回路図である。 図２は、本発明の第１実施形態による不揮発性半導体記憶装置を示す回路図である。 図３は、本発明の第１実施形態による不揮発性半導体記憶装置を示す断面図である。 図４は、本発明の第１実施形態による不揮発性半導体記憶装置を示す平面図である。 図５は、本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その１）である。 図６は、本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その２）である。 図７は、本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その３）である。 図８は、本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図（その４）である。 図９は、本発明の第２実施形態による不揮発性半導体記憶装置を示す断面図である。 図１０は、本発明の第２実施形態による不揮発性半導体記憶装置を示す平面図である。 図１１は、本発明の第３実施形態による不揮発性半導体記憶装置を示す回路図である。 図１２は、本発明の第３実施形態による不揮発性半導体記憶装置を示す平面図である。 図１３は、抵抗記憶素子のＩ−Ｖ特性を示すグラフである。
符号の説明
１０，１０ａ，１０ｂ…抵抗記憶素子
１２…第１のトランジスタ
１４…第２のトランジスタ
１６…第１の行セレクタ
１８…第２の行セレクタ
２０…列セレクタ、第１の列セレクタ
２２…リセットドライバ回路
２４…セットドライバ回路
２６…読み出し回路
２８…制御回路
３０…半導体基板
３２…素子分離領域
３４、３４ａ、３４ｂ…素子領域
３６、３６ａ、３６ｂ…リセット線、ゲート電極
３８ａ、３８ｂ…ワード線、ゲート電極
４０…ソース／ドレイン拡散層
４２…ソース／ドレイン拡散層
４４…ソース／ドレイン拡散層
４６…スペース
４８…ソース／ドレイン拡散層
５０…ソース／ドレイン拡散層
５２…層間絶縁膜
５８ａ〜５８ｅ…コンタクトプラグ
６０ａ〜６０ｅ…中継配線
６２…層間絶縁膜
６４ａ〜６４ｅ…コンタクトプラグ
６６ａ〜６６ｃ…中継配線
６８ａ〜６８ｄ…ソース線
７０…層間絶縁膜
７２ａ〜７２ｃ…コンタクトプラグ
７４ａ〜７４ｃ…中継配線
７６…層間絶縁膜
８０…下部電極
８２…抵抗記憶層
８４…上部電極
８６…層間絶縁膜
８８ａ〜８８ｃ…コンタクトプラグ
９０、９０ａ、９０ｂ…ビット線
９２…コンタクトホール
９４…コンタクトホール
９６…コンタクトホール
９８…コンタクトホール
１００…第２の列セレクタ
１０２ａ、１０２ｂ…コンタクトプラグ
［第１実施形態］
本発明の第１実施形態による不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法を図１乃至図８を用いて説明する。図１は、本実施形態による不揮発性半導体記憶装置のメモリセルを示す回路図である。
（メモリセル）
まず、本実施形態による不揮発性半導体記憶装置のメモリセルについて図１を用いて説明する。
図１に示すように、本実施形態による不揮発性半導体記憶装置のメモリセルＭＣは、抵抗記憶素子１０と第１のトランジスタ（選択トランジスタ）１２と第２のトランジスタ１４とを有している。
抵抗記憶素子１０は、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって高抵抗状態と低抵抗状態とが切り換わるものである。リセット電圧より高く且つセット電圧より低い電圧を抵抗記憶素子１０に印加すると、抵抗記憶素子１０は低抵抗状態から高抵抗状態へと変化する。一方、セット電圧より高い電圧を抵抗記憶素子１０に印加すると、抵抗記憶素子１０は高抵抗状態から低抵抗状態へと変化する。
低抵抗状態の抵抗記憶素子１０の抵抗値Ｒｌｏｗは、例えば数ｋΩ程度である。ここでは、低抵抗状態の抵抗記憶素子１０の抵抗値Ｒｌｏｗを、例えば３ｋΩ程度とする。
一方、高抵抗状態の抵抗記憶素子１０の抵抗値Ｒｈｉｇｈは、例えば数十ｋΩ〜１０００ｋΩ程度である。ここでは、高抵抗状態の抵抗記憶素子１０の抵抗値Ｒｈｉｇｈを、例えば１００ｋΩ程度とする。高抵抗状態における抵抗記憶素子１０の抵抗値Ｒｈｉｇｈは、抵抗記憶素子１０の面積に依存する。このため、抵抗記憶素子１０の面積を適宜設定することにより、高抵抗状態における抵抗記憶素子１０の抵抗値Ｒｈｉｇｈを所望の値に設定することが可能である。
抵抗記憶素子１０の一方の端部は、第１のトランジスタ１２のソース／ドレイン拡散層の一方、即ち、ドレイン端子に電気的に接続されている。抵抗記憶素子１０の他方の端部は、ビット線ＢＬに電気的に接続されている。
第１のトランジスタ１２のソース／ドレイン拡散層の他方（ソース端子）は、接地電位Ｖｓｓに接続されている。第１のトランジスタ１２のオン抵抗（チャネル抵抗）Ｒｔｒ１＿ｏｎは、例えば４ｋΩ程度に設定されている。トランジスタのオン抵抗とは、トランジスタをオン状態にした際におけるソース／ドレイン間の抵抗のことである。第１のトランジスタ１２のゲート幅を例えば０．７μｍ程度とし、第１のトランジスタ１２のゲート長を例えば０．１８μｍ程度とすれば、第１のトランジスタ１２のオン抵抗Ｒｔｒ１＿ｏｎを、例えば４ｋΩ程度とすることが可能である。第１のトランジスタ１２のゲート電極は、ワード線ＷＬに接続されている。
第２のトランジスタ１４のソース／ドレイン拡散層の一方（ソース端子）は、第１のトランジスタ１２のソース／ドレイン拡散層の一方（ドレイン端子）に接続されている。また、第２のトランジスタ１４のソース／ドレイン拡散層の一方（ソース端子）は、抵抗記憶素子１０の一方の端部に接続されている。第２のトランジスタ１４のソース／ドレイン拡散層の他方（ドレイン端子）は、抵抗記憶素子１０の他方の端部に接続されている。また、第２のトランジスタ１４のソース／ドレイン拡散層の他方（ドレイン端子）は、ビット線ＢＬに電気的に接続されている。第２のトランジスタ１４は、抵抗記憶素子１０を低抵抗状態から高抵抗状態に変化させた際に、抵抗記憶素子１０を高抵抗状態に維持するためのものである。第２のトランジスタ１４のオン抵抗（チャネル抵抗）Ｒｔｒ２＿ｏｎは、例えば１０ｋΩ程度に設定されている。第２のトランジスタ１４のゲート幅を例えば３．６μｍ程度とし、第２のトランジスタ１４のゲート長を例えば０．１８μｍ程度とすれば、第２のトランジスタ１４のオン抵抗Ｒｔｒ２＿ｏｎを、例えば１０ｋΩ程度とすることが可能である。
第２のトランジスタ１４のオン抵抗Ｒ ｔｒ２＿ｏｎは、低抵抗状態の抵抗記憶素子１０の抵抗値Ｒｌｏｗより大きく、且つ、高抵抗状態の抵抗記憶素子１０の抵抗値Ｒｈｉｇｈより小さく設定することが望ましい。低抵抗状態から高抵抗状態に変化した抵抗記憶素子１０を高抵抗状態に維持するためには、第２のトランジスタ１４のオン抵抗Ｒ ｔｒ２＿ｏｎをこのような値に設定することが適当である。
また、第２のトランジスタ１４のオフ抵抗Ｒ ｔｒ２＿ｏｆｆは、高抵抗状態の抵抗記憶素子１０の抵抗値Ｒｈｉｇｈより小さく設定することが望ましい。第２のトランジスタ１４のオフ抵抗Ｒ ｔｒ２＿ｏｆｆを高抵抗状態の抵抗記憶素子１０の抵抗値Ｒｈｉｇｈより小さく設定するのは、以下のような理由によるものである。即ち、高抵抗状態の抵抗記憶素子１０の抵抗値Ｒｈｉｇｈが極めて高く、第２のトランジスタ１４のオフ抵抗Ｒ ｔｒ２＿ｏｆｆが高抵抗状態の抵抗記憶素子１０の抵抗値Ｒｈｉｇｈより更に高い場合には、メモリセルＭＣに書き込まれた情報を読み出す際にビット線ＢＬに流れる電流が極めて小さくなる。この場合には、選択されたメモリセルＭＣの抵抗記憶素子１０が高抵抗状態であるためにビット線ＢＬに流れる電流が小さくなっているのか、メモリセルＭＣが選択されていない状態で読み出しを行っているためにビット線ＢＬに流れる電流が小さくなっているのかを判別することが困難である。これに対し、第２のトランジスタ１４のオフ抵抗Ｒ ｔｒ２＿ｏｆｆを高抵抗状態の抵抗記憶素子１０の抵抗値Ｒｈｉｇｈより小さく設定すれば、メモリセルＭＣの抵抗記憶素子１０に高抵抗状態が書き込まれている場合であっても、メモリセルＭＣに書き込まれた情報を読み出す際にはある程度の電流がビット線ＢＬに流れる。このため、選択されたメモリセルＭＣの抵抗記憶素子１０に高抵抗状態が書き込まれている際にビット線ＢＬに流れる電流と、メモリセルＭＣが選択されていない状態で読み出しを行っている場合にビット線ＢＬに流れる電流との差を大きくすることが可能となる。このため、第２のトランジスタ１４のオフ抵抗Ｒ ｔｒ２＿ｏｆｆを高抵抗状態の抵抗記憶素子１０の抵抗値Ｒｈｉｇｈより小さく設定すれば、読み出しエラーを防止することが可能となる。
メモリセルＭＣの抵抗記憶素子１０への高抵抗状態の書き込みは、第１のトランジスタ１２と第２のトランジスタ１４とをオン状態とし、ビット線ＢＬに所定の電圧を印加することにより行われる。第２のトランジスタ１４の抵抗Ｒｔｒ２＿ｏｎの値は、抵抗記憶素子１０が低抵抗状態から高抵抗状態に変化した際に、抵抗記憶素子１０が高抵抗状態に維持されるように設定されている。
例えば、低抵抗状態の抵抗記憶素子１０の抵抗値Ｒｌｏｗが３ｋΩ、第１のトランジスタ１２のオン抵抗Ｒｔｒ１＿ｏｎが４ｋΩ、第２のトランジスタ１４のオン抵抗Ｒｔｒ２＿ｏｎが１０ｋΩである場合、ビット線ＢＬに電源電圧Ｖｄｄである１．８Ｖを印加すると、抵抗記憶素子１０に印加される電圧は約０．６６Ｖとなる。リセット電圧Ｖｒｅｓｅｔより高い電圧が抵抗記憶素子１０に印加されるため、抵抗記憶素子１０は低抵抗状態から高抵抗状態に変化する。
低抵抗状態から高抵抗状態に変化した後の抵抗記憶素子１０の抵抗値Ｒｈｉｇｈが１００ｋΩである場合、抵抗記憶素子１０に印加される電圧は約１．２５Ｖとなる。低抵抗状態から高抵抗状態に変化した後の抵抗記憶素子１０に過度に高い電圧が印加されないのは、適度なオン抵抗Ｒ ｔｒ２＿ｏｎを有する第２のトランジスタ１４が抵抗記憶素子１０に並列に接続されているためである。リセット電圧Ｖｒｅｓｅｔより高く且つセット電圧Ｖｓｅｔより低い電圧が抵抗記憶素子１０に印加されるため、抵抗記憶素子１０は高抵抗状態に維持される。
なお、本実施形態による不揮発性半導体記憶装置の読み出し方法、書き込み方法及び消去方法については、後に詳述することとする。
（回路構成）
次に、本実施形態による不揮発性半導体記憶装置の回路構成を図２を用いて説明する。図２は、本実施形態による不揮発性半導体記憶装置を示す回路図である。
図２に示すように、抵抗記憶素子１０と第１のトランジスタ１２と第２のトランジスタ１４とを有するメモリセルＭＣがマトリクス状に配置されている。
ワード線ＷＬは、同一の行に存在するメモリセルＭＣの第１のトランジスタ１２のゲート電極を共通接続している。複数のワード線ＷＬは、第１の行セレクタ１６に接続されている。第１の行セレクタ１６は、選択すべきメモリセルＭＣに接続されたワード線ＷＬに所定の電圧を印加するためのものである。
リセット線ＲＬは、同一の行に存在するメモリセルＭＣの第２のトランジスタ１４のゲート電極を共通接続している。リセット線ＲＬは、ワード線ＷＬに並行するように形成されている。複数のリセット線ＲＬは、第２の行セレクタ１８に接続されている。第２の行セレクタ１８は、選択すべきメモリセルＭＣに接続されたリセット線ＲＬに所定の電圧を印加するためのものである。
ビット線ＢＬは、同一の列に存在するメモリセルＭＣの抵抗記憶素子１０の一方の端部及び第２のトランジスタ１４のソース／ドレイン拡散層の一方（ドレイン端子）を共通接続している。ビット線ＢＬは、ワード線ＷＬ及びリセット線ＲＬに交差するように形成されている。複数のビット線ＢＬは、列セレクタ２０に接続されている。列セレクタ２０は、選択すべきメモリセルＭＣに接続されたビット線ＢＬに所定の電圧を印加するためのものである。
第１のトランジスタ１２のソース端子は、接地電位Ｖｓｓに接続されている。
列セレクタ２０には、セットドライバ回路２４、リセットドライバ回路２２及び読み出し回路２６が接続されている。
セットドライバ回路２４は、抵抗記憶素子１０をセットする際、即ち、抵抗記憶素子１０を高抵抗状態から低抵抗状態に変化させる際に、ビット線ＢＬに所定の電圧を印加するためのものである。
リセットドライバ回路２２は、抵抗記憶素子１０をリセットする際、即ち、抵抗記憶素子１０を低抵抗状態から高抵抗状態に変化させる際に、ビット線ＢＬに所定の電圧を印加するためのものである。
読み出し回路２６には、センスアンプ（図示せず）が設けられている。読み出し回路２６は、ビット線ＢＬに流れる電流をセンスアンプにより検出する。読み出し回路２６は、ビット線ＢＬに流れる電流に基づいて、メモリセルＭＣに書き込まれた情報を読み出す。
第１の行セレクタ１６、第２の行セレクタ１８、列セレクタ２０、セットドライバ回路２４、リセットドライバ回路２２及び読み出し回路２６は、全体を制御する制御回路２８に接続されている。
こうして本実施形態による不揮発性半導体記憶装置が構成されている。
次に、本実施形態による不揮発性半導体記憶装置の書き込み方法、読み出し方法及び消去方法について図２を用いて説明する。
（書き込み方法）
まず、抵抗記憶素子１０をリセットする場合、即ち、抵抗記憶素子１０に高抵抗状態を書き込む場合について図２を用いて説明する。
抵抗記憶素子１０に高抵抗状態を書き込む場合には、書き込み対象のメモリセルＭＣに接続されたワード線ＷＬを第１の行セレクタ１６により選択する。具体的には、書き込み対象のメモリセルＭＣに接続されたワード線ＷＬに、第１の行セレクタ１６により、所定の電圧を印加する。これにより、書き込み対象のメモリセルＭＣの第１のトランジスタ１２がオン状態となる。
また、書き込み対象のメモリセルＭＣに接続されたリセット線ＲＬを第２の行セレクタ１８により選択する。具体的には、書き込み対象のメモリセルＭＣに接続されたリセット線ＲＬに、第２の行セレクタ１８により、所定の電圧を印加する。これにより、書き込み対象のメモリセルＭＣの第２のトランジスタ１４がオン状態となる。
次に、書き込み対象のメモリセルＭＣに接続されたビット線ＢＬを列セレクタ２０により選択する。これにより、列セレクタ２０により選択されたビット線ＢＬが、リセットドライバ回路２２に接続される。リセットドライバ回路２２は、選択されたビット線ＢＬに所定の電圧を所定時間だけ印加する。選択されたビット線ＢＬに印加される電圧は、例えば電源電圧Ｖｄｄとする。
こうして、書き込み対象のメモリセルＭＣの抵抗記憶素子１０に高抵抗状態が書き込まれる。本実施形態では、抵抗記憶素子１０に並列に第２のトランジスタ１４が接続されており、かかる第２のトランジスタ１４は抵抗記憶素子１０に高抵抗状態を書き込む際にオン状態となっているため、高抵抗状態に変化した抵抗記憶素子１０にセット電圧より高い電圧が印加されてしまうのを防止することができる。このため、本実施形態によれば、低抵抗状態から高抵抗状態に変化した抵抗記憶素子１０が、低抵抗状態に戻ってしまうのを防止することができ、正常な書き込み動作を行うことができる。
次に、抵抗記憶素子１０をセットする場合、即ち、抵抗記憶素子１０に低抵抗状態を書き込む場合について図２を用いて説明する。
抵抗記憶素子１０に低抵抗状態を書き込む際には、書き込み対象のメモリセルＭＣに接続されたワード線ＷＬを第１の行セレクタ１６により選択する。具体的には、書き込み対象のメモリセルＭＣに接続されたワード線ＷＬに、第１の行セレクタ１６により、所定の電圧を印加する。これにより、書き込み対象のメモリセルＭＣの第１のトランジスタ１２がオン状態となる。
一方、書き込み対象のメモリセルＭＣに接続されたリセット線ＲＬには電圧を印加しない。このため、書き込み対象のメモリセルＭＣの第２のトランジスタ１４はオフ状態となる。
次に、書き込み対象のメモリセルＭＣに接続されたビット線ＢＬを列セレクタ２０により選択する。これにより、列セレクタ２０により選択されたビット線ＢＬが、セットドライバ回路２４に接続される。セットドライバ２４は、選択されたビット線ＢＬに所定の電圧を所定時間だけ印加する。選択されたビット線ＢＬに所定の電圧を印加する時間は、例えば数ｎｓ程度とする。
こうして、書き込み対象のメモリセルＭＣの抵抗記憶素子１０に低抵抗状態が書き込まれる。
（読み出し方法）
次に、本実施形態による不揮発性半導体記憶装置の読み出し方法について図２を用いて説明する。
メモリセルＭＣの抵抗記憶素子１０に書き込まれた情報を読み出す際には、読み出し対象のメモリセルＭＣに接続されたワード線ＷＬを第１の行セレクタ１６により選択する。具体的には、読み出し対象のメモリセルＭＣに接続されたワード線ＷＬに、第１の行セレクタ１６により、所定の電圧を印加する。これにより、読み出し対象のメモリセルＭＣの第１のトランジスタ１２がオン状態となる。
一方、読み出し対象のメモリセルＭＣに接続されたリセット線ＲＬには電圧を印加しない。このため、読み出し対象のメモリセルＭＣの第２のトランジスタ１４はオフ状態となっている。
次に、読み出し対象のメモリセルＭＣに接続されたビット線ＢＬを列セレクタ２０により選択する。これにより、列セレクタ２０に選択されたビット線ＢＬが、読み出し回路２６に接続される。読み出し対象のメモリセルＭＣの抵抗記憶素子１０に高抵抗状態が書き込まれている場合には、ビット線ＢＬに比較的小さい電流が流れる。一方、読み出し対象のメモリセルＭＣの抵抗記憶素子１０に低抵抗状態が書き込まれている場合には、ビット線ＢＬに比較的大きい電流が流れる。読み出し回路２６は、ビット線ＢＬに流れる電流をセンスアンプにより検出し、抵抗記憶素子１０が低抵抗状態であるか高抵抗状態であるかを判断する。即ち、読み出し回路２６は、ビット線ＢＬに流れる電流に基づいて、抵抗記憶素子１０に書き込まれた情報を読み出す。
なお、ここでは、読み出し対象のメモリセルＭＣの第２のトランジスタ１４をオフ状態にして読み出しを行う場合を例に説明したが、読み出し対象のメモリセルＭＣの第２のトランジスタ１４をオン状態にして読み出しを行ってもよい。この場合、第２のトランジスタ１４のゲート端子に印加する電圧は、適宜設定すればよい。第２のトランジスタ１４をオン状態にして読み出しを行うのは、以下のような理由によるものである。即ち、高抵抗状態の抵抗記憶素子１０の抵抗値Ｒｈｉｇｈが極めて高く、第２のトランジスタ１４のオフ抵抗Ｒ ｔｒ２＿ｏｆｆも極めて高い場合には、メモリセルＭＣに書き込まれた情報を読み出す際にビット線ＢＬに流れる電流が極めて小さくなる。この場合には、選択されたメモリセルＭＣの抵抗記憶素子１０に高抵抗状態が書き込まれているためにビット線ＢＬに流れる電流が小さくなっているのか、メモリセルＭＣが選択されていない状態で読み出しを行っているためにビット線ＢＬに流れる電流が小さくなっているのかを判別することが困難である。これに対し、第２のトランジスタ１４をオン状態にして読み出しを行えば、メモリセルＭＣの抵抗記憶素子１０に高抵抗状態が書き込まれている場合であっても、抵抗記憶素子１０に書き込まれた情報を読み出す際にはビット線ＢＬにはある程度の電流が流れる。このため、選択されたメモリセルＭＣの抵抗記憶素子１０に高抵抗状態が書き込まれている際にビット線ＢＬに流れる電流と、メモリセルＭＣが選択されていない状態で読み出しを行っている場合にビット線ＢＬに流れる電流との差を大きくすることが可能となる。このため、第２のトランジスタ１４をオン状態にして読み出しを行えば、読み出しエラーを防止することが可能となる。
（消去方法）
次に、本実施形態による不揮発性半導体記憶装置の消去方法について図２を用いて説明する。
同一の列に存在するメモリセルＭＣの抵抗記憶素子１０に書き込まれた情報を一括して消去する場合には、以下のようにすればよい。
まず、すべてのワード線ＷＬを第１の行セレクタ１６により選択する。具体的には、第１の行セレクタ１６により、すべてのワード線ＷＬに所定の電圧を印加する。これにより、すべてのメモリセルＭＣの第１のトランジスタ１２がオン状態となる。
また、すべてのリセット線ＲＬを第２の行セレクタにより選択する。具体的には、第２の行セレクタ１８により、すべてのリセット線ＲＬに所定の電圧を印加する。これにより、すべてのメモリセルＭＣの第２のトランジスタ１４がオン状態となる。
次に、消去対象となる列のメモリセルＭＣに接続されたビット線ＢＬを列セレクタ２０により選択する。これにより、列セレクタ２０により選択されたビット線ＢＬが、リセットドライバ回路２２に接続される。リセットドライバ回路２２は、選択されたビット線ＢＬに所定の電圧を所定時間だけ印加する。
こうして、消去対象となる列に存在するメモリセルＭＣの抵抗記憶素子１０に書き込まれた情報が一括して消去される。即ち、消去対象となる列に存在するメモリセルＭＣの抵抗記憶素子１０に高抵抗状態が一括して書き込まれる。
ビット線ＢＬを列セレクタ２０により順次選択すれば、すべてのメモリセルＭＣの抵抗記憶素子１０に書き込まれた情報を消去することが可能である。
本実施形態では、抵抗記憶素子１０に並列に第２のトランジスタ１４が接続されており、かかる第２のトランジスタ１４は抵抗記憶素子１０に書き込まれた情報を消去する際にオン状態となっているため、高抵抗状態に変化した抵抗記憶素子１０にセット電圧より高い電圧が印加されてしまうのを防止することができる。このため、本実施形態によれば、低抵抗状態から高抵抗状態に変化した抵抗記憶素子１０が、低抵抗状態に戻ってしまうのを防止することができ、正常な消去動作を行うことができる。
また、すべてのメモリセルの抵抗記憶素子１０に書き込まれた情報を一括して消去する際には、以下のようにすればよい。
まず、すべてのワード線ＷＬを第１の行セレクタ１６により選択する。具体的には、第１の行セレクタ１６により、すべてのワード線ＷＬに所定の電圧を印加する。これにより、すべてのメモリセルＭＣの第１のトランジスタ１２がオン状態となる。
また、すべてのリセット線ＲＬを第２の行セレクタ１４により選択する。具体的には、第２の行セレクタ１８により、すべてのリセット線ＲＬに所定の電圧を印加する。これにより、すべてのメモリセルＭＣの第２のトランジスタ１４がオン状態となる。
次に、すべてのビット線ＢＬを列セレクタ２０により選択する。これにより、すべてのビット線ＢＬが、リセットドライバ回路２２に接続される。リセットドライバ回路２２は、すべてのビット線ＢＬに所定の電圧を所定時間だけ印加する。
こうして、すべてのメモリセルＭＣの抵抗記憶素子１０に書き込まれた情報が一括して消去される。即ち、すべてのメモリセルＭＣの抵抗記憶素子１０に高抵抗状態が一括して書き込まれる。
（不揮発性半導体記憶装置の構造）
次に、本実施形態による不揮発性半導体記憶装置の構造を図３及び図４を用いて説明する。図３は、本実施形態による不揮発性半導体記憶装置を示す断面図である。図４は、本実施形態による不揮発性半導体記憶装置を示す平面図である。図３は、図４のＡ−Ａ′線断面図である。
半導体基板３０上には、素子領域を確定する素子分離領域３２が形成されている。第１のトランジスタ１２が形成されている領域においては素子領域３４の幅Ｗ１が比較的広くなっており、第２のトランジスタ１４が形成されている領域においては素子領域３４の幅Ｗ２が比較的狭くなっている。
素子領域３４が画定された半導体基板３０上には、複数のリセット線ＲＬ１，ＲＬ２が並行するように形成されている。リセット線ＲＬ１，ＲＬ２はＹ方向に延在している。リセット線ＲＬ１は、第１のメモリセルＭＣ１の第２のトランジスタ１４ａのゲート電極３６ａを兼ねるものである。リセット線ＲＬ２は、第２のメモリセルＭＣの第２のトランジスタ１４ｂのゲート電極３６ｂを兼ねるものである。リセット線ＲＬ１，ＲＬ２は比較的幅の狭い素子領域３４上に形成されているため、第２のトランジスタ１４ａ，１４ｂのゲート幅Ｗ２は比較的狭くなっている。
リセット線ＲＬ１の紙面左側にはワード線ＷＬ１が形成されており、リセット線ＲＬ２の紙面右側にはワード線ＷＬ２が形成されている。ワード線ＷＬ１，ＷＬ２は、リセット線ＲＬ１，ＲＬ２に並行するように形成されており、Ｙ方向に延在している。ワード線ＷＬ１は、第１のメモリセルＭＣ１の第１のトランジスタ１２ａのゲート電極３８ａを兼ねるものである。ワード線ＷＬ２は、第２のメモリセルＭＣ２の第２のトランジスタ１４ｂのゲート電極３８ｂを兼ねるものである。ワード線ＷＬ１，ＷＬ２は比較的幅の広い素子領域３４上に形成されているため、第１のトランジスタ１２ａ，１２ｂのゲート幅Ｗ１は比較的広くなっている。第１のトランジスタ１２ａ，１２ｂのゲート幅Ｗ１は、第２のトランジスタ１４ａ、１４ｂのゲート幅Ｗ２より広くなっている。第１のトランジスタ１２ａ，１２ｂのゲート幅Ｗ１を第２のトランジスタ１４ａ，１４ｂのゲート配線Ｗ２より広く設定しているのは、第２のトランジスタ１４ａ，１４ｂのオン抵抗を第１のトランジスタ１２ａ，１２ｂのオン抵抗より大きく設定するためである。
リセット線ＲＬ１の両側の素子領域３４には、ソース／ドレイン拡散層４０，４２が形成されている。リセット線ＲＬ１を兼ねるゲート電極３６ａとソース／ドレイン拡散層４０，４２とにより第１のメモリセルＭＣ１の第２のトランジスタ１４ａが構成されている。
また、リセット線ＲＬ２の両側の素子領域３４には、ソース／ドレイン拡散層４０，４４が形成されている。リセット線ＲＬ２を兼ねるゲート電極３６ｂとソース／ドレイン拡散層４０，４４とにより第２のメモリセルＭＣ２の第２のトランジスタ１４ｂが構成されている。
第１のメモリセルＭＣ１の第２のトランジスタ１４ａの一方のソース／ドレイン拡散層４０と第２のメモリセルＭＣ２の第２のトランジスタ１４ｂの一方のソース／ドレイン拡散層４０とは、共通のソース／ドレイン拡散層４０により構成されている。本実施形態によれば、第１のメモリセルＭＣ１の第２のトランジスタ１４ａの一方のソース／ドレイン拡散層４０と第２のメモリセルＭＣ２の第２のトランジスタ１４ｂの一方のソース／ドレイン拡散層４０とが、共通のソース／ドレイン拡散層４０により構成されているため、メモリセルＭＣ１，ＭＣ２を形成するために要するスペース４６を小さくすることが可能となる。
ワード線ＷＬ１を兼ねるゲート電極３８ａとソース／ドレイン拡散層４２，４８とにより第１のメモリセルＭＣ１の第１のトランジスタ１２ａが構成されている。第１のメモリセルＭＣ１の第１のトランジスタ１２ａの一方のソース／ドレイン拡散層４２と第１のメモリセルＭＣ１の第２のトランジスタ１４ａの他方のソース／ドレイン拡散層４２とは、共通のソース／ドレイン拡散層４２により構成されている。
また、ワード線ＷＬ２を兼ねるゲート電極３８ｂとソース／ドレイン拡散層４４，５０とにより第２のメモリセルＭＣ２の第１のトランジスタ１２ｂが構成されている。第２のメモリセルＭＣ２の第１のトランジスタ１２ｂの一方のソース／ドレイン拡散層４４と第２のメモリセルＭＣ２の第２のトランジスタ１４ｂの他方のソース／ドレイン拡散層４４とは、共通のソース／ドレイン拡散層４４により構成されている。
第１のトランジスタ１２ａ，１２ｂ及び第２のトランジスタ１４ａ，１４ｂが形成された半導体基板３０上には、層間絶縁膜５２が形成されている。層間絶縁膜５２には、ソース／ドレイン拡散層４０に接続されたコンタクトプラグ５８ａと、ソース／ドレイン拡散層４２に接続されたコンタクトプラグ５８ｂと、ソース／ドレイン拡散層４４に接続されたコンタクトプラグ５８ｃと、ソース／ドレイン拡散層４８に接続されたコンタクトプラグ５８ｄと、ソース／ドレイン拡散層５０に接続されたコンタクトプラグ５８ｅとが埋め込まれている。
層間絶縁膜５２上には、コンタクトプラグ５８ａを介してソース／ドレイン拡散層４０に電気的に接続された中継配線６０ａと、コンタクトプラグ５８ｂを介してソース／ドレイン拡散層４２に電気的に接続された中継配線６０ｂと、コンタクトプラグ５８ｃを介してソース／ドレイン拡散層４４に電気的に接続された中継配線６０ｃと、コンタクトプラグ６０ｄを介してソース／ドレイン拡散層４８に電気的に接続された中継配線６０ｄと、コンタクトプラグ５８ｅを介してソース／ドレイン拡散層５０に電気的に接続された中継配線６０ｅとが形成されている。
中継配線６０ａ〜６０ｅが形成された層間絶縁膜５２上には、層間絶縁膜６２が形成されている。層間絶縁膜６２には、中継配線６０ａ〜６６ｅにそれぞれ接続されたコンタクトプラグ６４ａ〜６４ｅが埋め込まれている。
中継配線６０ａ〜６０ｅ及びコンタクトプラグ６０ａ〜６０ｅが埋め込まれた層間絶縁膜６２上には、コンタクトプラグ６４ａ〜６４ｃにそれぞれ接続された中継配線６６ａ〜６６ｃがそれぞれ形成されている。また、層間絶縁膜６２上には、コンタクトプラグ６４ｄに接続されたソース線６８ａ（ＳＬ）と、コンタクトプラグ６４ｅに接続されたソース線６８ｂ（ＳＬ）とが形成されている。ソース線６８ａ，６８ｂは、ワード線ＷＬ１，ＷＬ２に並行するように形成されており、Ｙ方向に延在している。
ソース線６８ａ，６８ｂ及び中継配線６６ａ〜６６ｃが形成された層間絶縁膜６２上には、層間絶縁膜７０が形成されている。層間絶縁膜７０には、中継配線６６ａ〜６６ｃにそれぞれ接続されたコンタクトプラグ７２ａ〜７２ｃが埋め込まれている。
コンタクトプラグ７２ａ〜７２ｃが埋め込まれた層間絶縁膜７０上には、コンタクトプラグ７２ａ〜７２ｃにそれぞれ接続された中継配線７４ａ〜７４ｃが形成されている。
中継配線７４ａ〜７４ｃは層間絶縁膜７６により埋め込まれている。
中継配線７４ａ〜７４ｃが埋め込まれた層間絶縁膜７６上には、抵抗記憶素子１０ａ，１０ｂが形成されている。抵抗記憶素子１０ａは、中継配線７４ｂ等を介してソース／ドレイン拡散層４２に電気的に接続された下部電極８０と、下部電極８０上に形成された抵抗記憶材料より成る抵抗記憶層８２と、抵抗記憶層８２上に形成された上部電極８４とをそれぞれ有している。抵抗記憶素子１０ｂは、中継配線７４ｃ等を介してソース／ドレイン拡散層４４に電気的に接続された下部電極８０と、下部電極８０上に形成された抵抗記憶材料より成る抵抗記憶層８２と、抵抗記憶層８２上に形成された上部電極８４とをそれぞれ有している。
抵抗記憶素子１０ａ，１０ｂが形成された層間絶縁膜７６上には、層間絶縁膜８６が形成されている。層間絶縁膜８６には、中継配線７４ａに接続されたコンタクトプラグ８８ａが埋め込まれている。また、層間絶縁膜８６には、抵抗記憶素子１０ａの上部電極８４に接続されたコンタクトプラグ８８ｂが埋め込まれている。また、層間絶縁膜８６には、抵抗記憶素子１０ｂの上部電極８４に接続されたコンタクトプラグ８８ｂが埋め込まれている。
コンタクトプラグ８８ａ〜８８ｃが埋め込まれた層間絶縁膜８６上には、ビット線９０（ＢＬ）が形成されている。ビット線９０は、Ｘ方向に延在している。ビット線９０は、コンタクトプラグ８８ｂを介して抵抗記憶素子１０ａの上部電極８４に電気的に接続されている。ビット線９０は、コンタクトプラグ８８ｃを介して抵抗記憶素子１０ｂの上部電極８４に電気的に接続されている。また、ビット線９０はコンタクトプラグ８８ａ、中継配線７４ａ、コンタクトプラグ７２ａ、中継配線６６ａ、コンタクトプラグ６４ａ、中継配線６０ａ及びコンタクトプラグ５８ａを介してソース／ドレイン拡散層４０に電気的に接続されている。
こうして本実施形態による不揮発性半導体記憶装置が構成されている。
（不揮発性半導体記憶装置の製造方法）
次に、本実施形態による不揮発性半導体記憶装置の製造方法を図５乃至図８を用いて説明する。図５乃至図８は、本実施形態による不揮発性半導体記憶装置の製造方法を示す工程断面図である。
まず、半導体基板３０内に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子領域３４（図４参照）を確定する素子分離領域３２（図４参照）を形成する。半導体基板３０としては、例えばシリコン基板を用いる。
次に、半導体基板３０の素子領域３４上に、通常のＭＯＳトランジスタの製造方法と同様にして、ゲート電極３８ａとソース／ドレイン拡散層４２，４８とを有する第１のトランジスタ１２ａと、ゲート電極３８ｂとソース／ドレイン拡散層４４，５０とを有する第１のトランジスタ１２ｂと、ゲート電極３６ａとソース／ドレイン拡散層４０，４２とを有する第２のトランジスタ１４ａと、ゲート電極３６ｂとソース／ドレイン拡散層４０，４４とを有する第２のトランジスタ１４ｂとを形成する（図５（ａ）参照）。
次に、例えばＣＶＤ法により、第１のトランジスタ１２ａ，１２ｂと第２のトランジスタ１４ａ，１４ｂとが形成された半導体基板３０上に、シリコン酸化膜を形成する。
次に、例えばＣＭＰ法により、シリコン酸化膜の表面を平坦化する。こうして、シリコン酸化膜より成る層間絶縁膜５２が形成される。
次に、フォトリソグラフィ技術を用い、層間絶縁膜５２に、ソース／ドレイン拡散層４０，４２，４４，４８，５０にそれぞれ達するコンタクトホール９２を形成する。
次に、例えばＣＶＤ法により、バリア膜及びタングステン膜を形成する。
次に、例えばエッチバックを行うことにより、コンタクトホール９２内に、タングステンより成るコンタクトプラグ５８ａ〜５８ｅをそれぞれ埋め込む（図５（ｂ）参照）。
次に、例えばＣＶＤ法により、コンタクトプラグ５８ａ〜５８ｅが埋め込まれた層間絶縁膜５２上に、導電膜を形成する。
次に、フォトリソグラフィ技術を用い、導電膜をパターニングする。これにより、導電膜より成る中継配線６０ａ〜６０ｅが形成される（図５（ｃ）参照）。
次に、例えばＣＶＤ法により、中継配線が形成された層間絶縁膜上に、シリコン酸化膜を形成する。
次に、例えばＣＭＰ法により、シリコン酸化膜の表面を平坦化する。これにより、シリコン酸化膜より成る層間絶縁膜６２が形成される。
次に、フォトリソグラフィ技術を用い、層間絶縁膜６２に、中継配線６０ａ〜６０ｅに達するコンタクトホール９４をそれぞれ形成する。
次に、例えばＣＶＤ法により、バリア膜及びタングステン膜を形成する。
次に、例えばエッチバックを行うことにより、コンタクトホール９４内に、タングステンより成るコンタクトプラグ６４ａ〜６４ｅをそれぞれ埋め込む（図６（ａ）参照）。
次に、例えばＣＶＤ法により、コンタクトプラグ６４ａ〜６４ｅが埋め込まれた層間絶縁膜６２上に、導電膜を形成する。
次に、フォトリソグラフィ技術を用い、導電膜をパターニングする。これにより、導電膜より成る中継配線６６ａ〜６６ｃ及びソース線６８ａ，６８ｂが形成される。
次に、例えばＣＶＤ法により、中継配線６６ａ〜６６ｃ及びソース線６８ａ，６８ｂが形成された層間絶縁膜６２上に、シリコン酸化膜を形成する。
次に、例えばＣＭＰ法により、シリコン酸化膜の表面を平坦化する。これにより、シリコン酸化膜より成る層間絶縁膜７０が形成される。
次に、フォトリソグラフィ技術を用い、層間絶縁膜７０に、中継配線６６ａ〜６６ｃに達するコンタクトホール９６をそれぞれを形成する。
次に、例えばＣＶＤ法により、バリア膜及びタングステン膜を形成する。
次に、例えばエッチバックを行うことにより、コンタクトホール９６内に、タングステンより成るコンタクトプラグ７２ａ〜７２ｃをそれぞれ埋め込む（図６（ｂ）参照）。
次に、例えばＣＶＤ法により、コンタクトプラグ７２ａ〜７２ｃが埋め込まれた層間絶縁膜７０上に、導電膜を形成する。
次に、フォトリソグラフィ技術を用い、導電膜をパターニングする。これにより、導電膜より成る中継配線７４ａ〜７４ｃが形成される（図７（ａ）参照）。
次に、例えばＣＶＤ法により、中継配線７４ａ〜７４ｃが形成された層間絶縁膜７０上に、シリコン酸化膜を形成する。
次に、例えばＣＭＰ法により、中継配線７４ａ〜７４ｃの表面が露出するまでシリコン酸化膜の表面を平坦化する。これにより、シリコン酸化膜より成る層間絶縁膜７６が形成される。
次に、例えばスパッタリング法により、中継配線７４ａ〜７４ｃが埋め込まれた層間絶縁膜７６上に、例えばプラチナ膜を形成する。かかるプラチナ膜は、抵抗記憶素子１０ａ，１０ｂの下部電極８０となるものである。
次に、プラチナ膜上に、例えばレーザアブレーション法、ゾルゲル法、スパッタリング法、ＭＯＣＶＤ法等により、ＴｉＯＸ膜を形成する。かかるＴｉＯＸ膜は、抵抗記憶素子の抵抗記憶層８２となるものである。
次に、例えばスパッタリング法により、ＴｉＯＸ膜上に、例えばプラチナ膜を形成する。かかるプラチナ膜は、抵抗記憶素子１０ａ，１０ｂの上部電極８４となるものである。
こうして、プラチナ膜とＴｉＯＸ膜とプラチナ膜とから成る積層膜が形成される。
次に、フォトリソグラフィ技術を用い、積層膜をパターニングする。こうして、プラチナ膜より成る下部電極８０と、ＴｉＯＸ膜より成る抵抗記憶層８２と、プラチナ膜より成る上部電極８６とを有する抵抗記憶素子１０ａ，１０ｂが形成される（図７（ｂ）参照）。
次に、例えばＣＶＤ法により、抵抗記憶素子１０ａ，１０ｂが形成された層間絶縁膜７６上に、シリコン酸化膜を形成する。
次に、例えばＣＭＰ法により、シリコン酸化膜の表面を平坦化する。こうして、シリコン酸化膜より成る層間絶縁膜８６が形成される。
次に、フォトリソグラフィ技術を用い、層間絶縁膜８６に、中継配線７４ａに達するコンタクトホール９８と、抵抗記憶素子１０ａ，１０ｂの上部電極８４にそれぞれ達するコンタクトホール９８とを形成する。
次に、例えばＣＶＤ法により、バリア膜及びタングステン膜を形成する。
次に、エッチバックを行うことにより、コンタクトホール９８内にタングステン膜より成るコンタクトプラグ８８ａ〜８８ｃを埋め込む。
次に、例えばスパッタリング法により、コンタクトプラグ８８ａ〜８８ｃが埋め込まれた層間絶縁膜８６上に、導電膜を形成する。
次に、フォトリソグラフィ技術を用い、導電膜をパターニングする。これにより、導電膜より成るビット線９０が形成される。
こうして、本実施形態による不揮発性半導体記憶装置が製造される。
［第２実施形態］
本発明の第２実施形態による不揮発性半導体記憶装置を図９及び図１０を用いて説明する。図９は、本実施形態による不揮発性半導体記憶装置を示す断面図である。図１０は、本実施形態による不揮発性半導体記憶装置を示す平面図である。図９は、図１０のＢ−Ｂ′線断面図である。図１乃至図８に示す第１実施形態による不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による不揮発性半導体記憶装置は、隣接して設けられたメモリセルＭＣ１，ＭＣ２の第２のトランジスタ１４ａ，１４ｂのゲート電極３６が、共通のリセット線３６（ＲＬ）により接続されていることに主な特徴がある。
半導体基板３０上には、素子領域３４ａ、３４ｂを確定する素子分離領域３２が形成されている。素子領域３４ａ上には第１のメモリセルＭＣ１が形成されており、素子領域３４ｂ上には第２のメモリセルＭＣ２が形成されている。第１のトランジスタ１２ａ，１２ｂが形成されている領域においては素子領域３４ａ，３４ｂの幅が比較的広くなっており、第２のトランジスタ１４ａ，１４ｂが形成されている領域においては素子領域３４ａ，３４ｂの幅が比較的狭くなっている。
素子分離領域３２が形成された半導体基板３０上には、リセット線３６（ＲＬ）が形成されている。リセット線３６はＹ方向に延在している。リセット線３６は第２のトランジスタ１４ａ，１４ｂのゲート電極を兼ねるものである。リセット線３６は比較的幅の狭い素子領域３４ａ，３４ｂ上に形成されているため、第２のトランジスタ１４ａ，１４ｂのゲート幅Ｗ２は比較的狭くなっている。
リセット線３６の紙面左側にはワード線３８ａ（ＷＬ１）が形成されており、リセット線３６の紙面右側にはワード線３８ｂ（ＷＬ２）が形成されている（図１０参照）。ワード線３８ａ，３８ｂは、リセット線３６に並行するように形成されており、Ｙ方向に延在している。ワード線３８ａ，３８ｂは第１のトランジスタ１２ａ，１２ｂのゲート電極をそれぞれ兼ねるものである。ワード線３８ａ，３８ｂは比較的幅の広い素子領域３４ａ，３４ｂ上に形成されているため、第１のトランジスタ１２ａ，１２ｂのゲート幅Ｗ１は比較的広くなっている。第１のトランジスタ１２ａ，１２ｂのゲート幅Ｗ１は第２のトランジスタ１４ａ，１４ｂのゲート幅Ｗ２より広くなっている。第１のトランジスタ１２ａ，１２ｂのゲート幅Ｗ１を第２のトランジスタ１４ａ，１４ｂのゲート幅Ｗ２より広くしているのは、第２のトランジスタ１４ａ，１４ｂのオン抵抗を第１のトランジスタ１２ａ，１２ｂのオン抵抗より大きく設定するためである。
リセット線３６の両側の素子領域３４ａには、ソース／ドレイン拡散層４０ａ，４２が形成されている。リセット線３６を兼ねるゲート電極とソース／ドレイン拡散層４０ａ，４２とにより第１のメモリセルＭＣ１の第２のトランジスタ１４ａが構成されている。
また、リセット線３６の両側の素子領域３４ｂには、ソース／ドレイン拡散層４０ｂ，４４が形成されている。リセット線３６を兼ねるゲート電極とソース／ドレイン拡散層４０ｂ，４４とにより第２のメモリセルＭＣ２の第２のトランジスタ１４ｂが構成されている。
第１のメモリセルＭＣ１の第２のトランジスタ１４ａのゲート電極と第２のメモリセルＭＣ２の第２のトランジスタ１４ｂのゲート電極とは、共通のリセット線３６により構成されている。
本実施形態によれば、第１のメモリセルＭＣ１の第２のトランジスタ１４ａのゲート電極と第２のメモリセルＭＣ２の第２のトランジスタ１４ｂのゲート電極とが、共通のリセット線３６により構成されているため、メモリセルＭＣ１，ＭＣ２を形成するために要するスペース４６を小さくすることが可能となる。
層間絶縁膜８６上には、複数のビット線９０ａ（ＢＬ１），９０ｂ（ＢＬ２）が並行するように形成されている。第１のビット線９０ａ及び第２のビット線９０ｂは、Ｘ方向に延在している。
第１のビット線９０ａは、コンタクトプラグ８８ｂを介して、第１のメモリセルＭＣ１の抵抗記憶素子１０ａの上部電極８４に電気的に接続されている。また、第１のビット線９０ａはコンタクトプラグ８８ａ等を介して、第１のメモリセルＭＣ１の第２のトランジスタ１４ａのソース／ドレイン拡散層４０ａに電気的に接続されている。
第２のビット線９０ｂは、コンタクトプラグ８８ｃを介して、第２のメモリセルＭＣ２の抵抗記憶素子１０ｂの上部電極８４に電気的に接続されている。また、第２のビット線９０ｂはコンタクトプラグ８８ｄ等を介して、第２のメモリセルＭＣ２の第２のトランジスタ１４ｂのソース／ドレイン拡散層４０ｂに電気的に接続されている。
こうして本実施形態による不揮発性半導体記憶装置が構成されている。
本実施形態による不揮発性半導体記憶装置は、第１実施形態による不揮発性半導体記憶装置の書き込み方法、読み出し方法及び消去方法と同様にして、書き込み、読み出し及び消去を行うことが可能である。
このように、隣接して設けられたメモリセルＭＣ１，ＭＣ２の第２のトランジスタ１４ａ，１４ｂのゲート電極３６を、共通のリセット線３６（ＲＬ）により接続するようにしてもよい。本実施形態によっても、メモリセルを形成するために必要なスペース４６を小さくすることができ、不揮発性半導体記憶装置の小型化に寄与することができる。
［第３実施形態］
本発明の第３実施形態による不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法を図１１乃至図１２を用いて説明する。図１１は、本実施形態による不揮発性半導体記憶装置を示す回路図である。図１２は、本実施形態による不揮発性半導体記憶装置を示す平面図である。図１乃至図１０に示す第１又は第２実施形態による不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による不揮発性半導体記憶装置は、第１のトランジスタ１２のソース端子がソース線に接続されており、かかるソース線の電位が第２の列セレクタにより制御されることに主な特徴がある。
（不揮発性半導体記憶装置）
まず、本実施形態による不揮発性半導体記憶装置を図１１及び図１２を用いて説明する。
図１１に示すように、抵抗記憶素子１０と第１のトランジスタ１２と第２のトランジスタ１４とを有するメモリセルＭＣがマトリクス状に配置されている。
ワード線ＷＬは、同一の行に存在するメモリセルＭＣの第１のトランジスタ１２のゲート電極を共通接続している。複数のワード線ＷＬは、第１の行セレクタ１６に接続されている。第１の行セレクタ１６は、選択すべきメモリセルＭＣに接続されたワード線ＷＬに所定の電圧を印加するためのものである。
リセット線ＲＬは、同一の行に存在するメモリセルＭＣの第２のトランジスタ１４のゲート電極を共通接続している。リセット線ＲＬは、ワード線ＷＬに並行するように形成されている。複数のリセット線ＲＬは、第２の行セレクタ１８に接続されている。第２の行セレクタ１８は、選択すべきメモリセルＭＣに接続されたリセット線ＲＬに所定の電圧を印加するためのものである。
ビット線ＢＬは、同一の列に存在するメモリセルＭＣの抵抗記憶素子１０の一方の端部及び第２のトランジスタ１４の一方のソース／ドレイン拡散層（ドレイン端子）を共通接続している。ビット線ＢＬは、ワード線ＷＬ及びリセット線ＲＬに交差するように形成されている。複数のビット線ＢＬは、第１の列セレクタ２０に接続されている。第１の列セレクタ２０は、選択すべきメモリセルＭＣに接続されたビット線ＢＬに所定の電圧を印加し、また、選択すべきメモリセルＭＣに接続されたビット線ＢＬを接地するためのものである。第１の列セレクタ２０には、セットドライバ回路２４及びリセットドライバ回路２２が接続されている。
ソース線ＳＬは、同一の列に存在するメモリセルＭＣの第１のトランジスタ１２の一方のソース／ドレイン拡散層（ソース端子）を共通接続している。
図１２に示すように、また、第１のソース線６８ｃ（ＳＬ１）は、第１のビット線９０ａ（ＢＬ１）と並行するように形成されている。第２のソース線６８ｄ（ＳＬ２）は、第２のビット線９０ｂ（ＢＬ２）と並行するように形成されている。第１のソース線６８ｃ及び第２のソース線６８ｄはＹ方向に延在している。第１のソース線６８ｃは、コンタクトプラグ１０２ａを介して、メモリセルＭＣ１の第１のトランジスタ１４ａのソース／ドレイン拡散層４８に電気的に接続されている。第２のソース線６８ｄは、コンタクトプラグ１０２ｂを介して、メモリセルＭＣ２の第２のトランジスタ１４ｂのソース／ドレイン拡散層５０に電気的に接続されている。
図１１に示すように、複数のソース線ＳＬは、第２の列セレクタ１００に接続されている。第２の列セレクタ１００は、選択すべきメモリセルＭＣに接続されたソース線ＳＬを接地し、また、選択すべきメモリセルＭＣに接続されたソース線ＳＬに所定の電圧を印加するためのものである。第２の列セレクタ１００には、読み出し回路２６が接続されている。
セットドライバ回路２４は、抵抗記憶素子１０をセットする際、即ち、抵抗記憶素子１０を高抵抗状態から低抵抗状態に変化させる際に、ビット線ＢＬに所定の電圧を印加するためのものである。
リセットドライバ回路２２は、抵抗記憶素子１０をリセットする際、即ち、抵抗記憶素子１０を低抵抗状態から高抵抗状態に変化させる際に、ビット線ＢＬに所定の電圧を印加するためのものである。
読み出し回路２６には、センスアンプが設けられている。読み出し回路２６は、メモリセルＭＣに書き込まれた情報を、ソース線ＳＬに流れる電流に基づいて読み出す。
第１の行セレクタ１６、第２の行セレクタ１８、第１の列セレクタ２０、第２の列セレクタ１００、セットドライバ回路２４、リセットドライバ回路２２及び読み出し回路２６は、全体を制御する制御回路２８に接続されている。
こうして本実施形態による不揮発性半導体記憶装置が構成されている。
次に、本実施形態による不揮発性半導体記憶装置の書き込み方法、読み出し方法及び消去方法について説明する。
（書き込み方法）
まず、抵抗記憶素子１０をリセットする場合、即ち、抵抗記憶素子１０に高抵抗状態を書き込む場合について説明する。
抵抗記憶素子１０に高抵抗状態を書き込む場合には、書き込み対象のメモリセルに接続されたワード線ＷＬを第１の行セレクタ１６により選択する。具体的には、書き込み対象のメモリセルＭＣに接続されたワード線ＷＬに、第１の行セレクタ１６により、所定の電圧を印加する。これにより、書き込み対象のメモリセルＭＣの第１のトランジスタ１２がオン状態となる。
また、書き込み対象のメモリセルＭＣに接続されたリセット線ＲＬを第２の行セレクタ１００により選択する。具体的には、書き込み対象のメモリセルＭＣに接続されたリセット線ＲＬに、第２の行セレクタ１８により、所定の電圧を印加する。これにより、書き込み対象のメモリセルＭＣの第２のトランジスタ１４がオン状態となる。
また、書き込み対象のメモリセルＭＣに接続されたソース線ＳＬを第２の列セレクタ１００により選択する。具体的には、書き込み対象のメモリセルＭＣに接続されたソース線ＳＬを、第２の列セレクタ１００により接地する。
次に、書き込み対象のメモリセルＭＣに接続されたビット線ＢＬを第１の列セレクタ２０により選択する。これにより、第１の列セレクタ２０により選択されたビット線ＢＬが、リセットドライバ回路２２に接続される。リセットドライバ回路２２は、選択されたビット線ＢＬに所定の電圧を所定時間だけ印加する。
こうして、書き込み対象のメモリセルＭＣの抵抗記憶素子１０に高抵抗状態が書き込まれる。本実施形態の場合にも、抵抗記憶素子１０に並列に第２のトランジスタ１４が接続されており、かかる第２のトランジスタ１４は抵抗記憶素子１０に高抵抗状態を書き込む際にオン状態となっているため、高抵抗状態に変化した抵抗記憶素子１０にセット電圧より高い電圧が印加されてしまうのを防止することができる。このため、本実施形態によっても、低抵抗状態から高抵抗状態に変化した抵抗記憶素子１０が、低抵抗状態に戻ってしまうのを防止することができ、正常な書き込み動作を行うことができる。
次に、抵抗記憶素子１０をセットする場合、即ち、抵抗記憶素子１０に低抵抗状態を書き込む場合について説明する。
抵抗記憶素子１０に低抵抗状態を書き込む際には、書き込み対象のメモリセルＭＣに接続されたワード線ＷＬを第１の行セレクタ１６により選択する。具体的には、書き込み対象のメモリセルＭＣに接続されたワード線ＷＬに、第１の行セレクタ１６により、所定の電圧を印加する。これにより、書き込み対象のメモリセルＭＣの第１のトランジスタ１２がオン状態となる。
一方、書き込み対象のメモリセルＭＣに接続されたリセット線ＲＬには電圧を印加しない。このため、書き込み対象のメモリセルＭＣの第２のトランジスタ１４はオフ状態となっている。
また、書き込み対象のメモリセルＭＣに接続されたソース線ＳＬを第２の列セレクタ１００により選択する。具体的には、書き込み対象のメモリセルＭＣに接続されたソース線ＳＬを、第２の列セレクタ１００により接地する。
次に、書き込み対象のメモリセルＭＣに接続されたビット線ＢＬを第１の列セレクタ２０により選択する。これにより、第１の列セレクタ２０により選択されたビット線ＢＬが、セットドライバ回路２４に接続される。セットドライバ回路２４は、選択されたビット線ＢＬに所定の電圧を所定時間だけ印加する。選択されたビット線ＢＬに所定の電圧を印加する時間は、例えば数ｎｓ程度とする。
こうして、書き込み対象のメモリセルＭＣの抵抗記憶素子１０に低抵抗状態が書き込まれる。
（読み出し方法）
次に、本実施形態による不揮発性半導体記憶装置の読み出し方法について説明する。
メモリセルＭＣの抵抗記憶素子１０に書き込まれた情報を読み出す際には、読み出し対象のメモリセルＭＣに接続されたワード線ＷＬを第１の行セレクタ１６により選択する。具体的には、読み出し対象のメモリセルＭＣに接続されたワード線ＷＬに、第１の行セレクタ１６により、所定の電圧を印加する。これにより、読み出し対象のメモリセルＭＣの第１のトランジスタ１２がオン状態となる。
一方、読み出し対象のメモリセルＭＣに接続されたリセット線ＲＬには電圧を印加しない。このため、読み出し対象のメモリセルＭＣの第２のトランジスタ１４はオフ状態となっている。
また、読み出し対象のメモリセルＭＣに接続されたビット線ＢＬを第１の列セレクタ２０により選択する。具体的には、読み出し対象のメモリセルＭＣに接続されたビット線ＢＬを接地する。
次に、読み出し対象のメモリセルＭＣに接続されたソース線ＳＬを第２の列セレクタ１００により選択する。これにより、第２の列セレクタ１００に選択されたソース線ＳＬが、読み出し回路２６に接続される。読み出し対象のメモリセルＭＣの抵抗記憶素子１０に高抵抗状態が書き込まれている場合には、ソース線ＳＬに比較的小さい電流が流れる。一方、読み出し対象のメモリセルＭＣの抵抗記憶素子１０に低抵抗状態が書き込まれている場合には、ソース線ＳＬに比較的大きい電流が流れる。読み出し回路２６は、ソース線ＳＬに流れる電流をセンスアンプにより検出し、抵抗記憶素子１０が低抵抗状態であるか高抵抗状態であるかを判断する。即ち、読み出し回路２６は、ソース線に流れる電流に基づいて、抵抗記憶素子１０に書き込まれた情報を読み出す。
本実施形態においてソース線ＳＬに流れる電流に基づいて抵抗記憶素子１０に書き込まれた情報を読み出すのは、以下のような理由によるものである。即ち、ビット線ＢＬには、読み出し対象のメモリセルＭＣの抵抗記憶素子１０のみならず、読み出し対象のメモリセルＭＣと同一の列に存在するすべてのメモリセルＭＣの抵抗記憶素子１０等が接続されている。このため、ビット線ＢＬには大きな寄生容量が存在し、高速な読み出しが必ずしも容易ではない。これに対し、ソース線ＳＬにおいては、読み出し対象のメモリセルＭＣ以外のメモリセルＭＣの抵抗記憶素子１０は、第１のトランジスタ１２により電気的に分離される。このため、ソース線ＳＬの寄生容量は小さい。従って、ソース線ＳＬに流れる電流に基づいて抵抗記憶素子１０に書き込まれた情報を読み出せば、高速な読み出しが可能となる。このような理由により、本実施形態では、ソース線ＳＬに流れる電流に基づいて抵抗記憶素子１０に書き込まれた情報を読み出す。
なお、ここでは、読み出し対象のメモリセルＭＣの第２のトランジスタ１４をオフ状態にして読み出しを行う場合を例に説明したが、読み出し対象のメモリセルＭＣの第２のトランジスタ１４をオン状態にして読み出しを行ってもよい。この場合、第２のトランジスタ１４のゲート端子に印加する電圧は、適宜設定すればよい。第２のトランジスタ１４をオン状態にして読み出しを行うのは、上述したように、第２のトランジスタ１４をオン状態にして読み出しを行えば、読み出しエラーを防止することが可能となるためである。
（消去方法）
次に、本実施形態による不揮発性半導体記憶装置の消去方法について説明する。
同一の列に存在するメモリセルＭＣの抵抗記憶素子１０に書き込まれた情報を一括して消去する際には、以下のようにすればよい。
即ち、すべてのワード線ＷＬを第１の行セレクタ１６により選択する。具体的には、第１の行セレクタ１６により、すべてのワード線ＷＬに所定の電圧を印加する。これにより、すべてのメモリセルＭＣの第１のトランジスタ１４がオン状態となる。
また、すべてのリセット線ＲＬを第２の行セレクタ１８により選択する。具体的には、第２の行セレクタ１８により、すべてのリセット線ＲＬに所定の電圧を印加する。これにより、すべてのメモリセルＭＣの第２のトランジスタ１４がオン状態となる。
また、消去対象となる列のメモリセルＭＣに接続されたソース線ＳＬを第２の列セレクタ１００により選択する。これにより、第２の列セレクタ１００により選択されたソース線ＳＬが、接地される。
次に、消去対象となる列のメモリセルＭＣに接続されたビット線ＢＬを第１の列セレクタ２０により選択する。これにより、第１の列セレクタ２０により選択されたビット線ＢＬが、リセットドライバ回路２２に接続される。リセットドライバ回路２２は、選択されたビット線ＢＬに所定の電圧を所定時間だけ印加する。
こうして、消去対象となる列に存在するメモリセルＭＣの抵抗記憶素子１０に書き込まれた情報が一括して消去される。即ち、消去対象となる列に存在するメモリセルＭＣの抵抗記憶素子１０に高抵抗状態が一括して書き込まれる。
また、すべてのメモリセルＭＣの抵抗記憶素子１０に書き込まれた情報を一括して消去する場合には、以下のようにすればよい。
即ち、すべてのワード線ＷＬを第１の行セレクタ１６により選択する。具体的には、第１の行セレクタ１６により、すべてのワード線ＷＬに所定の電圧を印加する。これにより、すべてのメモリセルＭＣの第１のトランジスタ１２がオン状態となる。
また、すべてのリセット線ＲＬを第２の行セレクタ１８により選択する。具体的には、第２の行セレクタ１８により、すべてのリセット線ＲＬに所定の電圧を印加する。これにより、すべてのメモリセルＭＣの第２のトランジスタ１４がオン状態となる。
また、すべてのソース線ＳＬを第２の列セレクタ１００により選択する。具体的には、第２の列セレクタ１００により、すべてのソース線ＳＬを接地する。
次に、すべてのビット線ＢＬを第１の列セレクタ２０により選択する。これにより、すべてのビット線ＢＬが、リセットドライバ回路２２に接続される。リセットドライバ回路２２は、すべてのビット線ＢＬに所定の電圧を所定時間だけ印加する。
こうして、すべてのメモリセルＭＣの抵抗記憶素子１０に書き込まれた情報が一括して消去される。即ち、すべてのメモリセルＭＣの抵抗記憶素子１０に高抵抗状態が一括して書き込まれる。
このように、本実施形態による不揮発性半導体記憶装置によれば、第１のトランジスタ１２のソース端子がソース線ＳＬに接続されており、かかるソース線ＳＬの電位が第２の列セレクタ１００により制御されるため、寄生容量の小さいソース線ＳＬに流れる電流に基づいて、メモリセルＭＣに書き込まれた情報を読み出すことができる。従って、本実施形態によれば、メモリセルＭＣに書き込まれた情報を高速で読み出すことができる。
[変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、抵抗記憶層８２を構成する抵抗記憶材料としてＴｉＯＸを用いる場合を例に説明したが、抵抗記憶層８２を構成する抵抗記憶材料はＴｉＯＸに限定されるものではない。例えば、抵抗記憶層８２を構成する抵抗記憶材料として、ＮｉＯＸ、ＹＯＸ、ＣｅＯＸ、ＭｇＯＸ、ＺｎＯＸ、ＨｆＯＸ、ＷＯＸ、ＮｂＯＸ、ＴａＯＸ、ＣｒＯＸ、ＭｎＯＸ、ＡｌＯＸ、ＶＯＸ、ＳｉＯＸ等を用いることも可能である。また、抵抗記憶層を構成する抵抗記憶材料として、Ｐｒ１−ＸＣａＭｎＯ３、Ｌａ１−ＸＣａＭｎＯ３、ＳｒＴｉＯ３、ＹＢａ２Ｃｕ３ＯＸ、ＬａＮｉＯ等の複数の金属や半導体原子を含む酸化物材料を用いることも可能である。これらの抵抗記憶材料は、単体で用いてもよいし、積層構造としてもよい。
また、下部電極８０及び上部電極８４を構成する電極材料として、プラチナを用いる場合を例に説明したが、下部電極８０及び上部電極８４を構成する電極材料はプラチナに限定されるものではない。例えば、下部電極８０及び上部電極８４を構成する電極材料として、Ｉｒ、Ｗ、Ｎｉ、Ａｕ、Ｃｕ、Ａｇ、Ｐｄ、Ｚｎ、Ｃｒ、Ａｌ、Ｍｎ、Ｔａ、Ｓｉ、ＴａＮ、ＴｉＮ、Ｒｕ、ＩＴＯ、ＮｉＯ、ＩｒＯ、ＳｒＲｕＯ、ＣｏＳｉ２、ＷＳｉ２、ＮｉＳｉ、ＭｏＳｉ２、ＴｉＳｉ２、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等を用いることも可能である。下部電極８０を構成する電極材料と上部電極８４を構成する電極材料とは、同じであってもよいし、異なっていてもよい。
本発明による不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法は、正常な書き込み動作を行い得る不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法を提供するのに有用である。

Claims (9)

  1. リセット電圧より高く且つセット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と、
    第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと、
    第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタと
    を有するメモリセル
    を有し、
    前記第２のトランジスタのオン抵抗値は、前記低抵抗状態の前記抵抗記憶素子の抵抗値より大きく、且つ、前記高抵抗状態の前記抵抗記憶素子の抵抗値より小さい
    ことを特徴とする不揮発性半導体記憶装置。
  2. リセット電圧より高く且つセット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と、
    第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと、
    第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタと
    を有するメモリセル
    を有し、
    前記第２のトランジスタのオフ抵抗値は、前記高抵抗状態の前記抵抗記憶素子の抵抗値より小さい
    ことを特徴とする不揮発性半導体記憶装置。
  3. 請求項１記載の不揮発性半導体記憶装置において、
    前記第２のトランジスタのオン抵抗値は、前記第１のトランジスタのオン抵抗値より高い
    ことを特徴とする不揮発性半導体記憶装置。
  4. リセット電圧より高く、セット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と；第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと；第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとをそれぞれ有する複数のメモリセルと、
    同一の列に存在する複数の前記抵抗記憶素子の前記他方の端部を共通接続する複数のビット線と、
    同一の行に存在する複数の前記第１のトランジスタの前記第１のゲート電極を共通接続する複数のワード線と、
    前記ワード線と並行するように形成され、複数の前記第２のトランジスタの前記第２のゲート電極を共通接続する複数のリセット線と、
    前記複数のビット線に接続され、前記複数のビット線の電位を制御する列セレクタと、
    前記複数のワード線に接続され、前記複数のワード線の電位を制御する第１の行セレクタと、
    前記複数のリセット線に接続され、前記複数のリセット線の電位を制御する第２の行セレクタとを有し、
    前記複数の第１のトランジスタの前記第１のソース／ドレイン拡散層の他方が接地されている不揮発性半導体記憶装置の書き込み方法であって、
    前記第１の行セレクタにより一の前記ワード線に電圧を選択的に印加し、前記第２の行セレクタにより一の前記リセット線に電圧を選択的に印加し、前記第１の列セレクタにより一の前記ビット線に電圧を選択的に印加することにより、選択された前記メモリセルの前記抵抗記憶素子に前記高抵抗状態を書き込む
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  5. リセット電圧より高く、セット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と；第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと；第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとをそれぞれ有する複数のメモリセルと、
    同一の列に存在する複数の前記抵抗記憶素子の前記他方の端部を共通接続する複数のビット線と、
    同一の列に存在する複数の第１のトランジスタの前記第１のソース／ドレイン拡散層の他方を共通接続する複数のソース線と、
    同一の行に存在する複数の前記第１のトランジスタの前記第１のゲート電極を共通接続する複数のワード線と、
    前記ワード線と並行するように形成され、複数の前記第２のトランジスタの前記第２のゲート電極を共通接続する複数のリセット線と、
    前記複数のビット線に接続され、前記複数のビット線の電位を制御する第１の列セレクタと、
    前記複数のソース線に接続され、前記複数のソース線の電位を制御する第２の列セレクタと、
    前記複数のワード線に接続され、前記複数のワード線の電位を制御する第１の行セレクタと、
    前記複数のリセット線に接続され、前記複数のリセット線の電位を制御する第２の行セレクタと
    を有する不揮発性半導体記憶装置の書き込み方法であって、
    前記第１の行セレクタにより一の前記ワード線に電圧を選択的に印加し、前記第２の行セレクタにより一の前記リセット線に電圧を選択的に印加し、前記第１の列セレクタにより一の前記ビット線に電圧を選択的に印加し、前記第２の列セレクタにより一の前記ソース線を接地することにより、選択された前記メモリセルの前記抵抗記憶素子に前記高抵抗状態を書き込む
    ことを特徴とする不揮発性半導体記憶装置の書き込み方法。
  6. リセット電圧より高く、セット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と；第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと；第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとをそれぞれ有する複数のメモリセルと、
    同一の列に存在する複数の前記抵抗記憶素子の前記他方の端部を共通接続する複数のビット線と、
    同一の行に存在する複数の前記第１のトランジスタの前記第１のゲート電極を共通接続する複数のワード線と、
    前記ワード線と並行するように形成され、複数の前記第２のトランジスタの前記第２のゲート電極を共通接続する複数のリセット線と、
    前記複数のビット線に接続され、前記複数のビット線の電位を制御する列セレクタと、
    前記複数のワード線に接続され、前記複数のワード線の電位を制御する第１の行セレクタと、
    前記複数のリセット線に接続され、前記複数のリセット線の電位を制御する第２の行セレクタとを有し、
    前記複数の第１のトランジスタの前記第１のソース／ドレイン拡散層の他方が接地されており、
    前記第２のトランジスタのオン抵抗値は、前記低抵抗状態の前記抵抗記憶素子の抵抗値より大きく、且つ、前記高抵抗状態の前記抵抗記憶素子の抵抗値より小さい不揮発性半導体記憶装置の読み出し方法であって、
    前記第１の行セレクタにより一の前記ワード線に電圧を選択的に印加し、前記第１の列セレクタにより一の前記ビット線に電圧を選択的に印加し、選択された前記メモリセルに書き込まれた情報を前記ビット線に流れる電流に基づいて読み出す
    ことを特徴とする不揮発性半導体記憶装置の読み出し方法。
  7. リセット電圧より高く、セット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と；第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと；第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとをそれぞれ有する複数のメモリセルと、
    同一の列に存在する複数の前記抵抗記憶素子の前記他方の端部を共通接続する複数のビット線と、
    同一の列に存在する複数の前記第１のトランジスタの前記第１のソース／ドレイン拡散層の他方を共通接続する複数のソース線と、
    同一の行に存在する複数の前記第１のトランジスタの前記第１のゲート電極を共通接続する複数のワード線と、
    前記複数のビット線に接続され、前記複数のビット線の電位を制御する第１の列セレクタと、
    前記複数のソース線に接続され、前記複数のソース線の電位を制御する第２の列セレクタと、
    前記複数のワード線に接続され、前記複数のワード線の電位を制御する行セレクタとを有し、
    前記第２のトランジスタのオン抵抗値は、前記低抵抗状態の前記抵抗記憶素子の抵抗値より大きく、且つ、前記高抵抗状態の前記抵抗記憶素子の抵抗値より小さい不揮発性半導体記憶装置の読み出し方法であって、
    前記行セレクタにより一の前記ワード線に電圧を選択的に印加し、前記第１の列セレクタにより一の前記ビット線を接地した後に、前記第２の列セレクタにより一の前記ソース線に電圧を選択的に印加することにより、選択された前記メモリセルに書き込まれた情報を前記ソース線に流れる電流に基づいて読み出す
    ことを特徴とする不揮発性半導体記憶装置の読み出し方法。
  8. リセット電圧より高く、セット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と；第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと；第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとをそれぞれ有する複数のメモリセルと、
    同一の列に存在する複数の前記抵抗記憶素子の前記他方の端部を共通接続する複数のビット線と、
    同一の行に存在する複数の前記第１のトランジスタの前記第１のゲート電極を共通接続する複数のワード線と、
    前記ワード線と並行するように形成され、複数の前記第２のトランジスタの前記第２のゲート電極を共通接続する複数のリセット線と、
    前記複数のビット線に接続され、前記複数のビット線の電位を制御する列セレクタと、
    前記複数のワード線に接続され、前記複数のワード線の電位を制御する第１の行セレクタと、
    前記複数のリセット線に接続され、前記複数のリセット線の電位を制御する第２の行セレクタとを有し、
    前記複数の第１のトランジスタの前記第１のソース／ドレイン拡散層の他方が接地されている不揮発性半導体記憶装置の消去方法であって、
    前記第１の行セレクタによりすべての前記ワード線に電圧を印加し、前記第２の行セレクタによりすべての前記リセット線に電圧を印加し、前記列セレクタにより一の前記ビット線に電圧を選択的に印加することにより、選択された列に存在する複数の前記抵抗記憶素子を前記高抵抗状態にする
    ことを特徴とする不揮発性半導体記憶装置の消去方法。
  9. リセット電圧より高く、セット電圧より低い電圧を印加すると低抵抗状態から高抵抗状態に変化し、前記セット電圧より高い電圧を印加すると前記高抵抗状態から前記低抵抗状態へ変化する抵抗記憶素子と；第１のゲート電極と第１のソース／ドレイン拡散層とを有し、前記第１のソース／ドレイン拡散層の一方が前記抵抗記憶素子の一方の端部に接続された第１のトランジスタと；第２のゲート電極と第２のソース／ドレイン拡散層とを有し、前記第２のソース／ドレイン拡散層の一方が前記抵抗記憶素子の前記一方の端部に接続され、前記第２のソース／ドレイン拡散層の他方が前記抵抗記憶素子の他方の端部に接続された第２のトランジスタとをそれぞれ有する複数のメモリセルと、
    同一の列に存在する複数の前記抵抗記憶素子の前記他方の端部を共通接続する複数のビット線と、
    同一の列に存在する複数の前記第１のトランジスタの前記第１のソース／ドレイン拡散層の他方を共通接続する複数のソース線と、
    同一の行に存在する複数の前記第１のトランジスタの前記第１のゲート電極を共通接続する複数のワード線と、
    前記ワード線と並行するように形成され、複数の前記第２のトランジスタの前記第２のゲート電極を共通接続する複数のリセット線と、
    前記複数のビット線に接続され、前記複数のビット線の電位を制御する第１の列セレクタと、
    前記複数のソース線に接続され、前記複数のソース線の電位を制御する第２の列セレクタと、
    前記複数のワード線に接続され、前記複数のワード線の電位を制御する第１の行セレクタと、
    前記複数のリセット線に接続され、前記複数のリセット線の電位を制御する第２の行セレクタとを有する不揮発性半導体記憶装置の消去方法であって、
    前記第１の行セレクタによりすべての前記ワード線に電圧を印加し、前記第２の行セレクタによりすべての前記リセット線に電圧を印加し、前記第１の列セレクタにより一の前記ビット線に選択的に電圧を印加し、第２の列セレクタにより一の前記ソース線を接地することにより、選択された列に存在する複数の前記抵抗記憶素子を前記高抵抗状態にする
    ことを特徴とする不揮発性半導体記憶装置の消去方法。
JP2008548097A 2006-11-30 2006-11-30 不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法 Expired - Fee Related JP4894859B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/323943 WO2008068801A1 (ja) 2006-11-30 2006-11-30 不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法

Publications (2)

Publication Number Publication Date
JPWO2008068801A1 JPWO2008068801A1 (ja) 2010-03-11
JP4894859B2 true JP4894859B2 (ja) 2012-03-14

Family

ID=39491723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008548097A Expired - Fee Related JP4894859B2 (ja) 2006-11-30 2006-11-30 不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法

Country Status (5)

Country Link
US (1) US8107272B2 (ja)
JP (1) JP4894859B2 (ja)
KR (1) KR101002612B1 (ja)
CN (1) CN101548333B (ja)
WO (1) WO2008068801A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5146847B2 (ja) * 2007-03-29 2013-02-20 日本電気株式会社 半導体集積回路
JP5214566B2 (ja) * 2009-09-02 2013-06-19 株式会社東芝 抵抗変化メモリ装置
WO2011142386A1 (ja) * 2010-05-11 2011-11-17 日本電気株式会社 半導体装置及びその製造方法
US8228715B2 (en) * 2010-05-28 2012-07-24 Everspin Technologies, Inc. Structures and methods for a field-reset spin-torque MRAM
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8723154B2 (en) * 2010-09-29 2014-05-13 Crossbar, Inc. Integration of an amorphous silicon resistive switching device
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
JP5204868B2 (ja) * 2011-04-12 2013-06-05 シャープ株式会社 半導体記憶装置
CN102760492B (zh) * 2011-04-26 2016-03-02 中国科学院微电子研究所 非挥发性半导体存储器及其存储操作方法
US9620206B2 (en) * 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
CN102543168A (zh) * 2012-01-20 2012-07-04 北京大学 一种抑制阻变存储器阻态波动性的方法
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
KR101999342B1 (ko) 2012-09-28 2019-07-12 삼성전자주식회사 저항 변화 소자 및 이를 포함하는 메모리 장치
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
CN104659203B (zh) * 2013-11-21 2018-01-05 华邦电子股份有限公司 电阻式存储元件及其操作方法
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
KR20160137148A (ko) * 2015-05-22 2016-11-30 에스케이하이닉스 주식회사 전자 장치
KR102397231B1 (ko) * 2016-12-26 2022-05-12 소니 세미컨덕터 솔루션즈 가부시키가이샤 기억 장치 및 제어 방법
JP2018137027A (ja) * 2017-02-23 2018-08-30 ソニーセミコンダクタソリューションズ株式会社 記憶装置
US10739186B2 (en) * 2017-11-20 2020-08-11 Samsung Electronics Co., Ltd. Bi-directional weight cell
KR20190122421A (ko) 2018-04-20 2019-10-30 삼성전자주식회사 반도체 소자
JP6789576B2 (ja) * 2018-08-02 2020-11-25 株式会社フローディア 積和演算装置
CN110858502B (zh) * 2018-08-23 2021-10-19 旺宏电子股份有限公司 多重状态存储器元件及其存储状态值的调整方法
JP2021048184A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 記憶装置
US11581368B2 (en) * 2020-06-18 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit device and method
CN112634959B (zh) * 2020-11-30 2025-01-07 光华临港工程应用技术研发(上海)有限公司 深层神经网络权重存储器件及其制备方法、电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004213744A (ja) * 2002-12-27 2004-07-29 Tdk Corp メモリ装置
JP2004272975A (ja) * 2003-03-06 2004-09-30 Sharp Corp 不揮発性半導体記憶装置
WO2006095389A1 (ja) * 2005-03-04 2006-09-14 Fujitsu Limited 磁気メモリ装置並びにその読み出し方法及び書き込み方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801448B2 (en) * 2002-11-26 2004-10-05 Sharp Laboratories Of America, Inc. Common bit/common source line high density 1T1R R-RAM array
US7068530B2 (en) 2002-12-27 2006-06-27 Tdk Corporation Magnetoresistive effect element and memory device using the same
EP1755165A4 (en) * 2004-05-25 2010-11-03 Renesas Electronics Corp SEMICONDUCTOR COMPONENT
DE102004041330B3 (de) * 2004-08-26 2006-03-16 Infineon Technologies Ag Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
JP4662990B2 (ja) 2005-06-20 2011-03-30 富士通株式会社 不揮発性半導体記憶装置及びその書き込み方法
US7782651B2 (en) * 2006-10-24 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage device and method for driving the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004213744A (ja) * 2002-12-27 2004-07-29 Tdk Corp メモリ装置
JP2004272975A (ja) * 2003-03-06 2004-09-30 Sharp Corp 不揮発性半導体記憶装置
WO2006095389A1 (ja) * 2005-03-04 2006-09-14 Fujitsu Limited 磁気メモリ装置並びにその読み出し方法及び書き込み方法

Also Published As

Publication number Publication date
KR20090087872A (ko) 2009-08-18
US20090231905A1 (en) 2009-09-17
CN101548333B (zh) 2013-01-02
JPWO2008068801A1 (ja) 2010-03-11
CN101548333A (zh) 2009-09-30
WO2008068801A1 (ja) 2008-06-12
US8107272B2 (en) 2012-01-31
KR101002612B1 (ko) 2010-12-20

Similar Documents

Publication Publication Date Title
JP4894859B2 (ja) 不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法
JP4781431B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP4823316B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP5056847B2 (ja) 不揮発性半導体記憶装置及びその読み出し方法
JP4894757B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP5475058B2 (ja) 抵抗変化型不揮発性記憶装置
JP2008065953A (ja) 不揮発性半導体記憶装置及びその読み出し方法
JP5830655B2 (ja) 不揮発性記憶素子の駆動方法
JPWO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US7532497B2 (en) Nonvolatile semiconductor memory device and method of writing into the same
US7859886B2 (en) Resistance memory element and method of manufacturing the same, and semiconductor memory device
CN102656689B (zh) 存储装置及其制造方法
JP5062176B2 (ja) 半導体記憶装置、半導体記憶装置の製造方法、半導体記憶装置の書き込み方法及び半導体記憶装置の読み出し方法
KR20080040734A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees