[go: up one dir, main page]

JP4887587B2 - 画像表示装置及びその製造方法 - Google Patents

画像表示装置及びその製造方法 Download PDF

Info

Publication number
JP4887587B2
JP4887587B2 JP2001266777A JP2001266777A JP4887587B2 JP 4887587 B2 JP4887587 B2 JP 4887587B2 JP 2001266777 A JP2001266777 A JP 2001266777A JP 2001266777 A JP2001266777 A JP 2001266777A JP 4887587 B2 JP4887587 B2 JP 4887587B2
Authority
JP
Japan
Prior art keywords
light emitting
image display
display device
drive circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001266777A
Other languages
English (en)
Other versions
JP2003115613A (ja
Inventor
雄壱 宮森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001266777A priority Critical patent/JP4887587B2/ja
Publication of JP2003115613A publication Critical patent/JP2003115613A/ja
Application granted granted Critical
Publication of JP4887587B2 publication Critical patent/JP4887587B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板上に発光部及び駆動回路部を配列した画像表示装置に関するものであり、さらにはその製造方法に関するものである。
【0002】
【従来の技術】
発光素子をマトリクス状に配列して画像表示装置に組み上げる場合には、従来、液晶表示装置(LCD:Liquid Crystal Display)やプラズマディスプレイパネル(PDP:Plasma Display Panel)のように基板上に直接素子を形成するか、あるいは発光ダイオードディスプレイ(LEDディスプレイ)のように単体のLEDパッケージを配列することが行われている。例えば、LCD、PDPの如き画像表示装置においては、素子分離ができないために、製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。
【0003】
一方、LEDディスプレイの場合には、LEDチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続し、パッケージ化されることが行われている。この場合、パッケージ化の前もしくは後に画像表示装置としての画素ピッチに配列されるが、この画素ピッチは素子形成時の素子のピッチとは無関係とされる。
【0004】
発光素子であるLED(発光ダイオード)は高価である為、1枚のウエハから数多くのLEDチップを製造することによりLEDを用いた画像表示装置を低コストにできる。すなわち、LEDチップの大きさを従来約300μm角のものを数十μm角のLEDチップにして、それを接続して画像表示装置を製造すれば画像表示装置の価格を下げることができる。
【0005】
【発明が解決しようとする課題】
LEDチップを配列してLEDディスプレイを構成する場合、画素の縮小化が高精細化を図る上で課題となる。例えば、LEDと駆動回路部、さらには外部電気信号との電気的接続のためのスペースを確保する必要があるが、これは前記画素の縮小化の妨げになる。
【0006】
例えば、LEDディスプレイを作製する場合、先ず基板上に第1配線層を形成し、接着剤層を成膜して赤色LEDチップ、緑色LEDチップ、青色LEDチップ及び駆動回路を搭載した半導体素子を配列する。そして、これらを覆って膜厚が50μm程度になるように絶縁膜を形成し、接続孔を開口した後、第2配線層を形成する。このとき、絶縁膜として例えばエポキシ樹脂を用い、接続孔を開口する方法としてレーザ加工を用い、第2配線層として例えばAlを用いる。各形成条件及び配線パターン形成方法の一例を以下に例示する。
【0007】
エポキシ樹脂:50μm厚塗布後、150℃で30分間ベーク
接続孔開口:エキシマレーザ加工(波長248nm、400mJ)
配線層形成:スパッタ法、Al膜厚1μm
配線パターン形成:レジストパターニング法+HPOエッチング
【0008】
図52は、従来のLEDチップ及び駆動回路部の配列状態を示す平面図であり、図53及び図54は、従来の配線接続法を示す概略断面図である。図53に示すように、基板201上に第1配線202を形成し、この第1配線層202を接着剤層203で覆った後、この上にLEDチップ204及び駆動回路が形成された半導体素子を搭載する駆動回路装置205を配列する。LEDチップ204は、図52に示すように、赤色LEDチップ204a、緑色LEDチップ204b、青色LEDチップ204cを1組とし、これらを駆動する駆動回路装置205とともに、各画素を構成する。LEDチップ204及び駆動回路装置205を配列した後、図54に示すように、絶縁膜層206で被覆し、この上に第2配線層207を形成する。第2配線層207とLEDチップ104、駆動回路装置205との接続は、装置−第2配線間接続孔208aを介して行い、第1配線層202と第2配線層207間の接続は、配線層間接続孔208bを介して行う。
【0009】
しかしながら、上記方法において、LEDチップ204や駆動回路装置205と第1配線層202との間の電気的導通を得るためには、一旦第2配線層207を経由して行う必要があり、配線層間接続孔208bを配置するスペースを確保する必要がある。図52に示すように、この配線層間接続孔208bを配置するためのスペース209は、画素の縮小化の妨げとなる。
【0010】
また、LEDチップや駆動回路部の占有面積自体も画素の縮小化を図る上で問題である。例えば、LEDディスプレイにおける配列を考えた場合、基板上に1画素につき赤色LEDを含む赤色LED装置、緑色LEDを含む緑色LED装置、青色LEDを含む青色LED装置、さらには輝度や色調を調整するための回路を搭載した半導体装置を平面的に配列する。このようにして形成された画素を所望の数量だけ連続して配置し、ディスプレイの表示パネルを構成する。この際、画素の大きさは各装置の面積の和となるが、特に電流駆動方式による回路は縮小化に限界があることから、高精細化の妨げとなっている。
【0011】
一方、上記LEDディスプレイに限らず、各種ディスプレイにおいては、発光を如何にして有効利用するかがディスプレイの高輝度化、低消費電力化を実現する上で重要な鍵となる。例えば、LEDディスプレイの場合、上記のように、基板上に接着剤を塗布して、赤色LED装置、緑色LED装置、青色LED装置、及びこれらを制御するLED駆動回路を搭載した半導体装置を配置する。このとき、各LED装置と半導体装置は、ほぼ水平に配置されることになる。このように発光部であるLED装置と半導体装置とが水平に配置される場合、各LED装置の発光が指向性を持たないために発光が広角に広がってしまい、ディスプレイとして見る場合に正面に向かう光量が低下してしまうという問題が生ずる。また、LED装置からの光により半導体装置の駆動回路が誤動作してしまう危険性もある。
【0012】
各種ディスプレイの改良例としては、例えば特開2001−109008号公報に、配線の断面形状を三角形状などとし開口率を向上させたアクティブマトリックス型の液晶表示装置が開示されている。特開2000−251655号公報には、気密容器内に位置する配線の断面形状を円弧状にして視野角を拡大したプラズマディスプレイなどの平面画像形成装置が開示されている。しかしながら、これら公報に記載される技術には、いずれも発光を積極的に正面に向かわせるという考えはなく、上記問題を解決するには至っていない。
【0013】
本発明は、上述のような従来の実情に鑑みて提案されたものであり、画素サイズを縮小することができ、高精細化を実現し得る画像表示装置及びその製造方法を提供することを目的とする。また、画素サイズを固定した場合には発光領域の広面積化が可能で、高輝度化が可能な画像表示装置及びその製造方法を提供することを目的とする。さらに、本発明は、駆動回路部を発光素子の発光領域から離間させることが可能で、回路動作の安定性を向上することが可能な画像表示装置及びその製造方法を提供することを目的とする。
【0014】
さらにまた、本発明は、発光部における発光を有効利用することが可能で、高輝度化、低消費電力化を実現し得る画像表示装置及びその製造方法を提供することを目的とする。また、駆動回路の誤動作を防止することが可能で、信頼性を向上することが可能な画像表示装置及びその製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
上述の目的を達成するために、本発明の画像表示装置は、配線層が形成された基板上に発光部とこれを制御する駆動回路部とが配列されてなり、上記発光部を貫通するように設けられた接続孔を介して当該発光部の電極と上記配線層とが接続され、上記駆動回路部は、当該駆動回路部を貫通するように設けられた接続孔を介して上記配線層と接続されていることを特徴とするものである。また、本発明の画像表示装置は、配線層が形成された基板上に発光部とこれを制御する駆動回路部とが配列されてなり、上記発光部を貫通するように設けられた接続孔を介して当該発光部の電極と上記配線層とが接続され、上記駆動回路部は、半導体基板表面に回路が形成された回路形成面を有する半導体素子で構成され、上記発光部の発光面と上記駆動回路部の回路形成面とが、上記発光部及び上記駆動回路部が形成された基板の面に対して互いに反対方向を向くように配置されていることを特徴とするものである。
また、本発明の画像表示装置の製造方法は、配線層が形成された基板上に発光部とこれを制御する駆動回路部とを配列した後、上記発光部を貫通するように接続孔を形成し、この接続孔に導電材料を充填することにより発光部の電極と上記配線層とを電気的に接続すると共に、上記駆動回路部を貫通するように接続孔を形成し、この接続孔に導電材料を充填することにより駆動回路部の電極と上記配線層とを電気的に接続することを特徴とするものである。また、本発明の画像表示装置の製造方法は、配線層が形成された基板上に発光部とこれを制御する駆動回路部とを配列した後、上記発光部を貫通するように接続孔を形成し、この接続孔に導電材料を充填することにより発光部の電極と上記配線層とを電気的に接続し、上記駆動回路部は、半導体基板表面に回路を形成した半導体素子で構成し、
上記発光部及び上記駆動回路部は、上記発光部の発光面と上記駆動回路部の回路形成面が上記発光部及び上記駆動回路部が形成された基板の面に対して互いに反対方向を向くように配置することを特徴とする。
【0016】
本発明では、発光部や駆動回路部に設けられた接続孔を介して直接基板上の配線層とこれらの間の電気的導通が図られる。したがって、配線層間接続孔を配置するスペースを確保する必要がなく、画素の縮小化が実現される。
【0017】
また、本発明の画像表示装置は、基板上に発光部と駆動回路部とが配列されてなり、これら発光部と駆動回路部とが積層構造とされていることを特徴とするものである。さらに、本発明の画像表示装置の製造方法は、基板上に発光部と駆動回路部とを積層して実装することを特徴とするものである。
【0018】
従来の配列では、画素サイズは駆動回路領域+発光部領域で決まるが、上記構成とすることにより、画素サイズを駆動回路領域のみに減少させることが可能である。また、画素サイズを固定した場合には、発光部領域の面積を拡大することが可能であり、例えば高輝度化が実現される。また、上記接続孔による接続を併用することにより、画素サイズはさらに縮小化され、高精細化される。
【0019】
さらに、上記いずれの画像表示装置においても、発光部の発光面と上記駆動回路部の回路形成面とが互いに反対方向を向くように配置してもよい。発光部の発光面と駆動回路部の回路形成面とが互いに反対方向を向くように配置すれば、発光素子の発光光に起因して回路に発生するノイズ電流が低減される。
【0020】
一方、上記高輝度化、低消費電力化を実現するという目的を達成するために、本発明の画像表示装置は、基板上に発光部が配列されてなり、当該受光部の発光面側に配置される配線の側壁が傾斜面とされていることを特徴とするものである。また、本発明の画像表示装置の製造方法は、基板上に発光部を配列し、発光部の発光面側に配線を形成する画像表示装置の製造方法において、遮光帯膜厚がグラデーション化されたマスクを用いてレジストを露光し、これを現像することにより側壁が傾斜面とされたレジストパターンを形成し、当該レジストパターンをマスクとして金属層をエッチングし、側壁が傾斜面とされた配線を形成することを特徴とするものである。
【0021】
発光部の発光面側に配置される配線の側壁を傾斜面とすることで、これまで無駄になったり無関係な方向に散乱されていた光がこの傾斜面で反射され、ディスプレイ発光方向に向かうことになる。そのため、発光部からの光が有効利用され、高輝度化や低消費電力化が実現される。また、配線により妨げられていた視野方向の一部が有効になり、視野角も拡大される。
【0022】
同様に、上記高輝度化、低消費電力化を実現するという目的を達成するために、本発明の画像表示装置は、基板上に発光部とこれを制御する駆動回路部とが配列されてなり、上記駆動回路部は、上記発光部に対して傾斜して配置されていることを特徴とするものである。また、本発明の画像表示装置の製造方法は、基板上に発光部とこれを制御する駆動回路部とを配列する画像表示装置の製造方法において、上記駆動回路部を上記発光部に対して傾斜して配置することを特徴とするものである。
【0023】
駆動回路部を傾斜して配置することで、これまで無駄になったり無関係な方向に散乱されていた光がこの駆動回路部で反射され、ディスプレイ発光方向に向かうことになる。そのため、発光部からの光が有効利用され、高輝度化や低消費電力化が実現される。また、特に駆動回路部の回路形成面が発光部の発光面と反対方向を向くように配置すれば、発光部からの光が駆動回路部の回路形成面に入射されることがなくなり、誤動作が防止される。
【0024】
【発明の実施の形態】
以下、本発明を適用した画像表示装置及び画像表示装置の製造方法について、図面を参照しながら詳細に説明する。
【0025】
図1乃至図5は、本発明を適用した画像表示装置を製造するプロセスの一例を示すものである。この例では、図1に示すように、先ず、基板1上に第1配線層2をパターン形成し、接着剤層3を被覆形成した後、LED装置4及び駆動回路装置5をこの上に配置する。本例では、LED装置4は図中上方に向かって発光するような構成である。なお、ここまでは、先に説明した従来例と同様である。ただし、従来例で必要であった配線層間接続孔開口用のスペースは設けない。
【0026】
LED装置4は、発光ダイオード(LED)単体であってもよいし、パッケージに収容されたものであってもよい。あるいは、樹脂などによってモールドされチップ部品化されていてもよい。駆動回路装置5には、例えば半導体基板(Si基板)の表面に半導体回路形成技術を利用して回路を形成してなる半導体素子が用いられる。半導体素子も、いわゆるベアチップのまま用いてもよいし、パッケージに収容された状態、あるいは樹脂などによってモールドされチップ部品化された状態で用いてもよい。
【0027】
次に、図2に示すように、上記LED装置4及び駆動回路装置5の電極4a、5aに対応する位置に、当該電極に対応して第1配線層2の電極取り出し部2aを露出させるよう接続孔6、7をそれぞれ形成する。これら接続孔6、7は、LED装置4及び駆動回路装置5、さらには接着剤層3を貫通するものであり、LED装置4及び駆動回路装置5については、例えばRIE法により形成することが可能である。接着剤層3は、レーザ加工法などにより除去することによって上記接続孔6a、6bを形成することができる。
【0028】
次いで、CVD法などにより絶縁膜を全面に成膜した後、異方性エッチングを行い、図3に示すように、上記接続孔6a、6bの内壁面を絶縁膜7で被覆する。この絶縁膜7は、不用意な短絡を防止することを目的に形成されるものである。
【0029】
上記絶縁膜7を形成した後、図4に示すように、上記接続孔6a、6bを充填する形で導電材料8を形成する。導電材料8には、例えばSnPb、金(Au)などを使用することができる。具体的には、例えば選択メッキ法により接続孔6a、6b内を導電材料8で充填する。このとき、LED装置4や駆動回路部5の上面に露呈する導電材料8が上記LED装置4の電極4aや駆動回路装置5の電極5aと接触し、LED装置4の発光素子や駆動回路装置5の駆動回路が上記第1配線層2と電気的に接続されることになる。
【0030】
最後に、図5に示すように、上記LED装置4や駆動回路装置5を覆って絶縁膜9を成膜した後、レーザ加工法によって当該絶縁膜9に接続孔9a、9bを開口し、第2配線層10を形成する。上記接続孔9a、9bは、LED装置4の電極4bや駆動回路装置5の電極5bに対応して設けられ、これら電極4b、5bは、これれら接続孔9a、9bを介して第2配線層10と電気的に接続されることになる。
【0031】
上記により製造される画像表示装置は、図6に示すように、基板1上に赤色LED装置4a、緑色LED装置4b、青色LED装置4cを1組にして、これらをマトリクス状に配列するとともに、各画素のLED装置を駆動するための駆動回路装置5を各組の赤色LED装置4a、緑色LED装置4b、青色LED装置4cと近接して配置することにより構成される。ここで、配線層間を接続する接続孔を形成するための余分な領域(先の図44におけるスペース109に相当する領域)を必要とせず、画素の精細化が可能である。
【0032】
以上が本発明を適用した画像表示装置及びその製造方法の基本的な構成例であるが、上記の構成において、LED装置4の発光面4Aと駆動回路装置5の回路形成面5Aとが同じ方向になるように配列されていると、LED装置4の発光が駆動回路装置5の回路形成面5Aに入り込み、これが原因で回路にノイズ電流が発生する虞れがある。これを回避するには、LED装置4の発光面4Aと駆動回路装置5の回路形成面5Aとが互いに反対方向を向くように配置すればよい。そこで次に、LED装置4の発光面4Aと駆動回路装置5の回路形成面5Aとが互いに反対方向を向くように配置した例について図7乃至図11を参照して説明する。
【0033】
図7に示すように、基板11上に第1配線層12及び接着剤層13を形成し、LED装置14や駆動回路装置15を配置するところまでは、先の例と同様である。ただし、LED装置14は発光面14Aが図中上方向を向くように配置し、駆動回路装置15は回路形成面15Aが図中下方を向くように配置する。そして、駆動回路部15の電極15aは、バンプ16を介して第1配線層12と接続しておく。
【0034】
次に、図8に示すように、接続孔17a、17bを形成する。接続孔17a、17bは、LED装置14や駆動回路装置15については例えばRIE法により形成し、接着剤層13についてはレーザ加工法により除去することにより開口形成する。ここで、接続孔17aは、LED装置14及び接着剤層13を貫通し、第1配線層12の電極取り出し部12aが露呈するように形成されている。接続孔17bは、駆動回路装置15を貫通し、電極15bが露呈するように形成されている。
【0035】
次いで、CVD法などにより絶縁膜を全面に成膜した後、異方性エッチングを行い、図9に示すように、上記接続孔17a、17bの内壁面を絶縁膜18で被覆する。絶縁膜18を形成した後、図10に示すように、上記接続孔17a、17bを充填する形で導電材料19を形成する。導電材料19には、例えばSnPbや金(Au)などを使用することができる。具体的には、例えば選択メッキ法により接続孔17a、17b内を導電材料19で充填する。このとき、LED装置14の上面に露呈する導電材料19が上記LED装置14の電極14aと接触し、LED装置14の発光素子が上記第1配線層12と電気的に接続されることになる。また、接続孔17bに充填される導電材料19は、駆動回路装置15の裏面側電極として機能することになる。
【0036】
最後に、図11に示すように、上記LED装置14や駆動回路装置15を覆って絶縁膜20を成膜した後、レーザ加工法によって当該絶縁膜20に接続孔20a、20bを開口し、第2配線層21を形成する。上記接続孔20a、20bは、LED装置14の電極14bや駆動回路装置15の電極15b(裏面側電極として機能する導電材料19)に対応して設けられ、これら電極14b、15bは、これれら接続孔20a、20bを介して第2配線層21と電気的に接続されることになる。
【0037】
本例では、LED装置14の発光面14Aと駆動回路装置15の回路形成面15Aとが互いに反対方向を向くように配置されており、LED装置14の発光による影響を回避することが可能である。例えば、LED装置14の発光が駆動回路装置15の回路形成面15Aに入り込むのを抑えることができ、これが原因で回路に発生するノイズ電流を低減することができる。
【0038】
次に、駆動回路装置上に重ねてLED装置を配置することにより、LED装置分の面積を削減することが可能な画像表示装置及びその製造方法について図12乃至図14を参照して説明する。
【0039】
先ず、図12に示すように、基板31上に第1配線層32をパターン形成し、第1絶縁膜33を被覆形成した後、駆動回路装置34をこの上に配置する。次いで、図13に示すように、駆動回路装置34及び第1絶縁膜33を貫通する接続孔35a、35bを形成する。これら接続孔35a、35bは、駆動回路装置35については例えばRIE法により、第1絶縁膜33についてはレーザ加工法などにより除去することによって形成する。ここで、接続孔35aは、駆動回路装置34の電極34aと第1配線層32とを接続し、接続孔35bは、駆動回路装置34の上面に形成された中間電極34cと接続される。中間電極34cは、後述のLED装置の電極と第1配線層32とを接続するために設けられるものである。これら接続孔35a、35bは、駆動回路装置34の面積内に形成されており、この上に上記電極34aや中間電極34cなどが形成されているので、駆動回路装置34の大きさを越えることなく駆動回路装置34の回路を外部電気信号と接続することが可能である。
【0040】
続いて、第2絶縁膜36を形成し第2配線層37を形成した後、図14に示すように、第3絶縁膜38を形成しLED装置39を当該第3絶縁膜38上に配置し、配線を施す。このとき、LED装置39と駆動回路装置34とは重なり合うように配置し、駆動回路装置34の投影面積内にLED装置39が入るような積層構造とする。
【0041】
配線については、先ず、図13に示すように、第2絶縁膜36に接続孔36aを形成し、上記駆動回路装置34の電極34bと第2配線層37とを接続する。LED装置39と第2配線層37の接続は、図14に示すように、LED装置39及び第3絶縁膜38を貫通する接続孔40aを介して行う。すなわち、LED装置39及び第3絶縁膜38を貫通する接続孔40aを形成し、この接続孔に充填される導電材料をLED装置39の電極39a及び第2配線層37の電極取り出し部と接続することで、これら電極39aと電極取り出し部との電気的接続を図る。LED装置39の他方の電極39bは、第3絶縁膜38、第2絶縁膜36を貫通する接続孔40bを介して上記駆動回路装置34上の中間電極34cと接続され、さらに接続孔35bを介して第1配線層32と接続される。
【0042】
上記により作製される画像表示装置は、駆動回路装置34の面積を越えることなく画素を形成することが可能であり、高精細化が可能である。図15は、本例における駆動回路装置34とLED装置39の配置状態を示すものである。赤色LED装置39a、緑色LED装置39b、青色LED装置39cは、いずれも駆動回路装置34の面積内に入っており、先の図6に示す配列の場合、画素サイズが駆動回路領域+発光領域であったものが、本例では駆動回路領域のみに縮小されている。
【0043】
上記構成の画像表示装置においても、LED装置39の発光面39Aと駆動回路装置34の回路形成面34Aとが互いに反対方向を向くように配置し、LED装置39の発光による影響を回避することが可能である。図16乃至図18を参照して、かかる構造の画像表示装置について説明する。
【0044】
本例では、基板41上に第1配線層42を形成した後、図16に示すように、駆動回路装置43を回路形成面43Aが図中下方を向くように配置し、半田ボール44などを用いて駆動回路装置43の電極43a、43cと第1配線層42とを接続する。次に、図17に示すように、第1絶縁膜45を形成し、この上に第2配線層46を形成する。駆動回路装置43の電極43b、43cと第2配線層46との接続は、接続孔47a、47bを介して行う。接続孔47a、47bは、駆動回路装置43及び第1絶縁膜45を貫通するように設けられている。
【0045】
続いて、図18に示すように、第2絶縁膜48を形成し、この上にLED装置49を配置する。このとき、LED装置49の発光面49Aは、図中上方に向くように配置する。
【0046】
LED装置49と第2配線層46の接続は、図18に示すように、LED装置49及び第2絶縁膜48を貫通する接続孔50aを介して行う。すなわち、LED装置49及び第2絶縁膜48を貫通する接続孔50aを形成し、この接続孔に充填される導電材料をLED装置4の電極49a及び第2配線層46の電極取り出し部と接続することで、これら電極49aと電極取り出し部との電気的接続を図る。LED装置49の他方の電極49bは、第2絶縁膜48、第1絶縁膜45を貫通する接続孔50bを介して上記駆動回路装置43上の第2配線層46と接続され、さらに接続孔47b、電極43c、半田ボール44を介して第1配線層42と接続される。
【0047】
本例においても、LED装置49の発光面49Aと駆動回路装置43の回路形成面43Aとが互いに反対方向を向くように配置されており、LED装置49の発光による影響を回避することが可能である。例えば、LED装置49の発光が駆動回路装置43の回路形成面43Aに入り込むのを抑えることができ、これに起因して回路に発生するノイズ電流を低減することができる。
【0048】
ところで、上記各例の画像表示装置においては、LED装置が最上部に配置され、LEDは図中上方に向かって発光する。このとき、ビアホールが光の反射に寄与し、発光効率が向上する。このことについて、図19及び図20を使って説明する。
【0049】
図19及び図20に詳細な構造を示すように、最上部に配置されたLED装置においては、LED(発光部)51のn電極51a、p電極51bのいずれもが、絶縁膜52を貫通して形成されるビアホール53、54を介して配線55、56と電気的に接続される。ここで、ビアホール53、54に充填される金属は、反射率が高く、鏡面として作用する。その結果、LED51の横方向への発光も前方に反射され、画像表示に有効に利用される。この構造については、後ほど詳述する。
【0050】
上記の画像表示装置においては、LED装置をマトリクス状に配列する必要があるが、そのための1つの手法として例えば発光素子であるLEDを拡大転写により再配列する方法が挙げられる。そこで次に、二段階拡大転写法による素子の配列方法について説明する。
【0051】
最初に、二段階拡大転写法による素子の配列方法の基本的な構成について説明する。二段階拡大転写法による素子の配列方法は、高集積度をもって第一基板上に作成された素子を第一基板上で素子が配列された状態よりは離間した状態となるように一時保持用部材に転写し、次いで一時保持用部材に保持された前記素子をさらに離間して第二基板上に転写する二段階の拡大転写を行う。なお、本例では転写を2段階としているが、素子を離間して配置する拡大度に応じて転写を三段階やそれ以上の多段階とすることもできる。
【0052】
図21はそれぞれ二段階拡大転写法の基本的な工程を示す図である。まず、図21の(a)に示す第一基板60上に、例えば発光素子のような素子62を密に形成する。素子を密に形成することで、各基板当たりに生成される素子の数を多くすることができ、製品コストを下げることができる。第一基板60は例えば半導体ウエハ、ガラス基板、石英ガラス基板、サファイア基板、プラスチック基板などの種々素子形成可能な基板であるが、各素子62は第一基板60上に直接形成したものであっても良く、他の基板上で形成されたものを配列したものであっても良い。
【0053】
次に、図21の(b)に示すように、第一基板60から各素子62が一時保持用部材に転写され、この一時保持用部材の上に各素子62が保持される。このとき、同時に素子62毎に素子周りの樹脂の被覆を行う。素子周りの樹脂の被覆は電極パッドを形成し易くし、転写工程での取り扱いを容易にするなどのために形成される。なお、隣接する素子62は例えば複数の一時保持用部材間での転写などにより選択分離を行うことにより、最終的には一時保持用部材上で離間され、図示のようにマトリクス状に配される。すなわち素子62はx方向にもそれぞれ素子の間を広げるように転写されるが、x方向に垂直なy方向にもそれぞれ素子の間を広げるように転写される。このとき離間される距離は、特に限定されず、一例として後続の工程での樹脂部形成や電極パッドの形成を考慮した距離とすることができる。
【0054】
このような第一転写工程の後、図21の(c)に示すように、一時保持用部材61上に存在する素子62は離間されていることから、各素子62毎に電極パッドの形成が行われる。電極パッドの形成は、後述するように、最終的な配線が続く第二転写工程の後に行われるため、その際に配線不良が生じないように比較的大き目のサイズに形成されるものである。なお、図21の(c)には電極パッドは図示していない。樹脂63で固められた各素子62に電極パッドを形成することで樹脂形成チップ64が形成される。素子62は平面上、樹脂形成チップ64の略中央に位置するが、一方の辺や角側に偏った位置に存在するものであっても良い。
【0055】
次に、図21の(d)に示すように、第二転写工程が行われる。この第二転写工程では一時保持用部材61上でマトリクス状に配される素子62が樹脂形成チップ64ごと更に離間するように第二基板65上に転写される。第二転写工程においても、隣接する素子62は樹脂形成チップ64ごと離間され、図示のようにマトリクス状に配される。すなわち素子62はx方向にもそれぞれ素子の間を広げるように転写されるが、x方向に垂直なy方向にもそれぞれ素子の間を広げるように転写される。第二転写工程によって配置された素子の位置が画像表示装置などの最終製品の画素に対応する位置であるとすると、当初の素子62間のピッチの略整数倍が第二転写工程によって配置された素子62のピッチとなる。ここで第一基板60から一時保持用部材61での離間したピッチの拡大率をnとし、一時保持用部材61から第二基板65での離間したピッチの拡大率をmとすると、略整数倍の値EはE=n×mで表される。
【0056】
第二基板65上に樹脂形成チップ64ごと離間された各素子62には、配線が施される。この時、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。この配線は例えば素子62が発光ダイオードなどの発光素子の場合には、p電極、n電極への配線を含み、液晶制御素子の場合は、選択信号線、電圧線や、配向電極膜などの配線等を含む。
【0057】
図21に示した二段階拡大転写法においては、第一転写後の離間したスペースを利用して電極パッドの形成などを行うことができ、そして第二転写後に配線が施されるが、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。従って、画像表示装置の歩留まりを向上させることができる。また、本例の二段階拡大転写法においては、素子間の距離を離間する工程が2工程であり、このような素子間の距離を離間する複数工程の拡大転写を行うことで、実際は転写回数が減ることになる。すなわち、例えば、ここで第一基板60から一時保持用部材61での離間したピッチの拡大率を2(n=2)とし、一時保持用部材61から第二基板65での離間したピッチの拡大率を2(m=2)とすると、仮に一度の転写で拡大した範囲に転写しようとしたときでは、最終拡大率が2×2の4倍で、その二乗の16回の転写すなわち第一基板のアライメントを16回行う必要が生ずるが、本例の二段階拡大転写法では、アライメントの回数は第一転写工程での拡大率2の二乗の4回と第二転写工程での拡大率2の二乗の4回を単純に加えただけの計8回で済むことになる。即ち、同じ転写倍率を意図する場合においては、(n+m)=n+2nm+mであることから、必ず2nm回だけ転写回数を減らすことができることになる。従って、製造工程も回数分だけ時間や経費の節約となり、特に拡大率の大きい場合に有益となる。
【0058】
上記第二転写工程においては、発光素子は樹脂形成チップとして取り扱われ、一時保持用部材上から第二基板にそれぞれ転写されるが、この樹脂形成チップについて図22及び図23を参照して説明する。上記各例においては、この樹脂形成チップをLED装置として配列することになる。樹脂形成チップ64は、離間して配置されている素子62の周りを樹脂63で固めたものであり、このような樹脂形成チップ64は、一時保持用部材から第二基板に素子62を転写する場合に使用できるものである。樹脂形成チップ64は略平板上でその主たる面が略正方形状とされる。この樹脂形成チップ64の形状は樹脂63を固めて形成された形状であり、具体的には未硬化の樹脂を各素子62を含むように全面に塗布し、これを硬化した後で縁の部分をダイシング等で切断することで得られる形状である。
【0059】
略平板状の樹脂63の表面側と裏面側にはそれぞれ電極パッド66,67が形成される。これら電極パッド66,67の形成は全面に電極パッド66,67の材料となる金属層や多結晶シリコン層などの導電層を形成し、フォトリソグラフィー技術により所要の電極形状にパターンニングすることで形成される。これら電極パッド66,67は発光素子である素子62のp電極とn電極にそれぞれ接続するように形成されており、必要な場合には樹脂63にビアホールなどが形成される。
【0060】
ここで電極パッド66,67は樹脂形成チップ64の表面側と裏面側にそれぞれ形成されているが、一方の面に両方の電極パッドを形成することも可能であり、例えば薄膜トランジスタの場合ではソース、ゲート、ドレインの3つの電極があるため、電極パッドを3つ或いはそれ以上形成しても良い。電極パッド66,67の位置が平板上ずれているのは、最終的な配線形成時に上側からコンタクトをとっても重ならないようにするためである。電極パッド66,67の形状も正方形に限定されず他の形状としても良い。
【0061】
このような樹脂形成チップ64を構成することで、素子62の周りが樹脂63で被覆され平坦化によって精度良く電極パッド66,67を形成できるとともに素子62に比べて広い領域に電極パッド66,67を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。後述するように、最終的な配線が続く第二転写工程の後に行われるため、比較的大き目のサイズの電極パッド66,67を利用した配線を行うことで、配線不良が未然に防止される。
【0062】
次に、図24に本例の二段階拡大転写法で使用される素子の一例としての発光素子の構造を示す。図24の(a)が素子断面図であり、図24の(b)が平面図である。この発光素子はGaN系の発光ダイオードであり、たとえばサファイア基板上に結晶成長される素子である。このようなGaN系の発光ダイオードでは、基板を透過するレーザ照射によってレーザアブレーションが生じ、GaNの窒素が気化する現象にともなってサファイア基板とGaN系の成長層の間の界面で膜剥がれが生じ、素子分離を容易なものにできる特徴を有している。
【0063】
まず、その構造については、GaN系半導体層からなる下地成長層71上に選択成長された六角錐形状のGaN層72が形成されている。なお、下地成長層71上には図示しない絶縁膜が存在し、六角錐形状のGaN層72はその絶縁膜を開口した部分にMOCVD法などによって形成される。このGaN層72は、成長時に使用されるサファイア基板の主面をC面とした場合にS面(1−101面)で覆われたピラミッド型の成長層であり、シリコンをドープさせた領域である。このGaN層72の傾斜したS面の部分はダブルへテロ構造のクラッドとして機能する。GaN層72の傾斜したS面を覆うように活性層であるInGaN層73が形成されており、その外側にマグネシウムドープのGaN層74が形成される。このマグネシウムドープのGaN層74もクラッドとして機能する。
【0064】
このような発光ダイオードには、p電極75とn電極76が形成されている。p電極75はマグネシウムドープのGaN層74上に形成されるNi/Pt/AuまたはNi(Pd)/Pt/Auなどの金属材料を蒸着して形成される。n電極76は前述の図示しない絶縁膜を開口した部分でTi/Al/Pt/Auなどの金属材料を蒸着して形成される。なお、下地成長層71の裏面側からn電極取り出しを行う場合は、n電極76の形成は下地成長層71の表面側には不要となる。
【0065】
このような構造のGaN系の発光ダイオードは、青色発光も可能な素子であって、特にレーザアブレーションよって比較的簡単にサファイア基板から剥離することができ、レーザビームを選択的に照射することで選択的な剥離が実現される。なお、GaN系の発光ダイオードとしては、平板上や帯状に活性層が形成される構造であっても良く、上端部にC面が形成された角錐構造のものであっても良い。また、他の窒化物系発光素子や化合物半導体素子などであっても良い。
【0066】
次に、図21に示す発光素子の配列方法を応用した画像表示装置の製造の具体的手法について説明する。発光素子は図24に示したGaN系の発光ダイオードを用いている。先ず、図25に示すように、第一基板81の主面上には複数の発光ダイオード82が密な状態で形成されている。発光ダイオード82の大きさは微小なものとすることができ、例えば一辺約20μm程度とすることができる。第一基板81の構成材料としてはサファイア基板などのように発光ダイオード82に照射するレーザの波長に対して透過率の高い材料が用いられる。発光ダイオード82にはp電極などまでは形成されているが最終的な配線は未だなされておらず、素子間分離の溝82gが形成されていて、個々の発光ダイオード82は分離できる状態にある。この溝82gの形成は例えば反応性イオンエッチングで行う。
【0067】
次いで、第一基板81上の発光ダイオード82を第1の一時保持用部材83上に転写する。ここで第1の一時保持用部材83の例としては、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、本例では石英ガラス基板を用いた。また、第1の一時保持用部材83の表面には、離型層として機能する剥離層84が形成されている。剥離層84には、フッ素コート、シリコーン樹脂、水溶性接着剤(例えばポリビニルアルコール:PVA)、ポリイミドなどを用いることができるが、ここではポリイミドを用いた。
【0068】
転写に際しては、図25に示すように、第一基板81上に発光ダイオード82を覆うに足る接着剤(例えば紫外線硬化型の接着剤)85を塗布し、発光ダイオード82で支持されるように第1の一時保持用部材83を重ね合わせる。この状態で、図26に示すように第1の一時保持用部材83の裏面側から接着剤85に紫外線(UV)を照射し、これを硬化する。第1の一時保持用部材83は石英ガラス基板であり、上記紫外線はこれを透過して接着剤85を速やかに硬化する。
【0069】
接着剤85を硬化した後、図27に示すように、発光ダイオード82に対しレーザを第一基板81の裏面から照射し、当該発光ダイオード82を第一基板81からレーザアブレーションを利用して剥離する。GaN系の発光ダイオード82はサファイアとの界面で金属のGaと窒素に分解することから、比較的簡単に剥離できる。照射するレーザとしてはエキシマレーザ、高調波YAGレーザなどが用いられる。このレーザアブレーションを利用した剥離によって、発光ダイオード82は第一基板81の界面で分離し、一時保持用部材83上の接着剤85に埋め込まれた状態で転写される。
【0070】
図28は、上記剥離により第一基板81を取り除いた状態を示すものである。このとき、レーザにてGaN系発光ダイオードをサファイア基板からなる第一基板81から剥離しており、その剥離面にGa86が析出しているため、これをエッチングすることが必要である。そこで、NaOH水溶液もしくは希硝酸などによりウエットエッチングを行い、図29に示すように、Ga86を除去する。さらに、図30に示すように、酸素プラズマ(Oプラズマ)により表面を清浄化し、ダイシングにより接着剤85を切断してダイシング溝87を形成し、発光ダイオード82毎にダイシングした後、発光ダイオード82の選択分離を行なう。ダイシングプロセスは通常のブレードを用いたダイシング、20μm以下の幅の狭い切り込みが必要なときには上記レーザを用いたレーザによる加工を行う。その切り込み幅は画像表示装置の画素内の接着剤85で覆われた発光ダイオード82の大きさに依存するが、一例として、エキシマレーザにて溝加工を行い、チップの形状を形成する。
【0071】
発光ダイオード82を選択分離するには、先ず、図31に示すように、清浄化した発光ダイオード82上に熱可塑性接着剤88を塗布し、この上に第2の一時保持用部材89を重ねる。この第2の一時保持用部材89も、先の第1の一時保持用部材83と同様、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、本例では石英ガラス基板を用いた。また、この第2の一時保持用部材89の表面にもポリイミドなどからなる剥離層90を形成しておく。
【0072】
次いで、図32に示すように、転写対象となる発光ダイオード82aに対応した位置にのみ第1の一時保持用部材83の裏面側からレーザを照射し、レーザアブレーショによりこの発光ダイオード82aを第1の一時保持用部材83から剥離する。それと同時に、やはり転写対象となる発光ダイオード82aに対応した位置に、第2の一時保持用部材89の裏面側から可視または赤外レーザ光を照射して、この部分の熱可塑性接着剤88を溶融し硬化させる。その後、第2の一時保持用部材89を第1の一時保持用部材83から引き剥がすと、図33に示すように、上記転写対象となる発光ダイオード82aのみが選択的に分離され、第2の一時保持用部材89上に転写される。
【0073】
上記選択分離後、図34に示すように、転写された発光ダイオード82を覆って樹脂を塗布し、樹脂層91を形成する。さらに、図35に示すように、酸素プラズマなどにより樹脂層91の厚さを削減し、図36に示すように、発光ダイオード82に対応した位置にレーザの照射によりビアホール92を形成する。ビアホール92の形成には、エキシマレーザ、高調波YAGレーザ、炭酸ガスレーザなどを用いることができる。このとき、ビアホール92は例えば約3〜7μmの径を開けることになる。
【0074】
次に、上記ビアホール92を介して発光ダイオード82のp電極と接続されるアノード側電極パッド93を形成する。このアノード側電極パッド93は、例えばNi/Pt/Auなどで形成する。図37は、発光ダイオード82を第2の一時保持用部材89に転写して、アノード電極(p電極)側のビアホール92を形成した後、アノード側電極パッド93を形成した状態を示している。
【0075】
上記アノード側電極パッド93を形成した後、反対側の面にカソード側電極を形成するため、第3の一時保持用部材94への転写を行う。第3の一時保持用部材94も、例えば石英ガラスなどからなる。転写に際しては、図38に示すように、アノード側電極パッド93を形成した発光ダイオード82、さらには樹脂層91上に接着剤95を塗布し、この上に第3の一時保持用部材94を貼り合せる。この状態で第2の一時保持用部材89の裏面側からレーザを照射すると、石英ガラスからなる第2の一時保持用部材89と、当該第2の一時保持用部材89上に形成されたポリイミドからなる剥離層90の界面でレーザアブレーションによる剥離が起き、剥離層90上に形成されている発光ダイオード82や樹脂層91は、第3の一時保持用部材94上に転写される。図39は、第2の一時保持用部材89を分離した状態を示すものである。
【0076】
カソード側電極の形成に際しては、上記の転写工程を経た後、図40に示すOプラズマ処理により上記剥離層90や余分な樹脂層91を除去し、発光ダイオード82のコンタクト半導体層(n電極)を露出させる。発光ダイオード82は一時保持用部材94の接着剤95によって保持された状態で、発光ダイオード82の裏面がn電極側(カソード電極側)になっていて、図41に示すように電極パッド96を形成すれば、電極パッド96は発光ダイオード82の裏面と電気的に接続される。その後、電極パッド96をパターニングする。このときのカソード側の電極パッドは、例えば約60μm角とすることができる。電極パッド96としては透明電極(ITO、ZnO系など)もしくはTi/Al/Pt/Auなどの材料を用いる。透明電極の場合は発光ダイオード82の裏面を大きく覆っても発光をさえぎることがないので、パターニング精度が粗く、大きな電極形成ができ、パターニングプロセスが容易になる。なお、上記電極パッド96を形成する際に、先に形成したアノード側電極パッド93と接続される引き出し電極93aを形成するようにすれば、後述のバンプ接続が非常に容易なものとなる。この引き出し電極93aは、上記樹脂層91にビア91aを形成し、上記電極パッド96を形成する際に同時にパターニングすれば簡単に形成することができる。
【0077】
次に、上記樹脂層91や接着剤95によって固められた発光ダイオード82を個別に切り出し、上記樹脂形成チップの状態にする。切り出しは、例えばレーザダイシングにより行えばよい。図42は、レーザダイシングによる切り出し工程を示すものである。レーザダイシングは、レーザのラインビームを照射することにより行われ、上記樹脂層91及び接着剤95を第3の一時保持用部材94が露出するまで切断する。このレーザダイシングにより各発光ダイオード82は所定の大きさの樹脂形成チップとして切り出され、LED装置として実装工程へと移行される。
【0078】
実装工程では、機械的手段(真空吸引による素子吸着)とレーザアブレーションの組み合わせにより発光ダイオード82(樹脂形成チップ)が第3の一時保持用部材94から剥離される。図43は、第3の一時保持用部材94上に配列している発光ダイオード82を吸着装置97でピックアップするところを示した図である。このときの吸着孔98は画像表示装置の画素ピッチにマトリクス状に開口していて、発光ダイオード82を多数個、一括で吸着できるようになっている。このときの開口径は、例えば直径約100μmで600μmピッチのマトリクス状に開口されて、一括で約300個を吸着できる。このときの吸着孔98の部材は例えば、Ni電鋳により作製したもの、もしくはステンレス(SUS)などの金属板をエッチングで穴加工したものが使用され、吸着孔98の奥には吸着チャンバ99が形成されており、この吸着チャンバ99を負圧に制御することで発光ダイオード82の吸着が可能になる。発光ダイオード82はこの段階で樹脂層91で覆われており、その上面は略平坦化されている。このために吸着装置97による選択的な吸着を容易に進めることができる。
【0079】
上記発光ダイオード82の剥離に際しては、上記吸着装置97による素子吸着と、レーザアブレーションによる樹脂形成チップの剥離を組み合わせ、剥離が円滑に進むようにしている。レーザアブレーションは、第3の一時保持用部材94の裏面側からレーザを照射することにより行う。このレーザアブレーションによって、第3の一時保持用部材94と接着剤95の界面で剥離が生ずる。
【0080】
上述のような発光素子の配列方法においては、一時保持用部材に発光ダイオードを保持させた時点で既に、素子間の距離が大きくされ、その広がった間隔を利用して比較的サイズの電極パッドなどを設けることが可能となる。それら比較的サイズの大きな電極パッドを利用した配線が行われるために、素子サイズに比較して最終的な装置のサイズが著しく大きな場合であっても容易に配線を形成できる。また、本例の発光素子の配列方法では、発光ダイオードの周囲が硬化した樹脂層で被覆され平坦化によって精度良く電極パッドを形成できるとともに素子に比べて広い領域に電極パッドを延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。
【0081】
次に、ディスプレイの高輝度化、低消費電力化を実現し、誤動作を防止するために有効な画像表示装置の構造例について説明する。
【0082】
図44及び図45は、かかる画像表示装置の一例を示すものである。この画像表示装置は、図44及び図45に示すように、接着剤層102が形成された基板101上に赤色LED装置103、緑色LED装置104、青色LED装置105をマトリックス状に配列してなるものである。基板101上には、水平方向の第1配線層106が形成されるとともに、絶縁層107を介して第2配線層がこれとは直交する方向に形成されている。第2配線層は、垂直方向に連続する配線108と短冊状の配線109とからなり、垂直方向に連続する配線108が上記LED装置103,104,105に設けられた一方の電極パッド103a,104a,105aと接続されており、また、短冊状の配線109が他方の電極パッド103b,104b,105bと第1配線層106を接続孔110を介して接続する形で形成されている。
【0083】
本例において特徴的なのは、各LED装置103,104,105の発光面側に配される上記配線108,109の各LED装置103,104,105と向かい合う側壁108a,109aが傾斜面とされていることである。本例では、各配線108,109は断面が三角形状とされ、上記各LED装置103,104,105と向かい合う側壁108a,109aが傾斜面とされている。配線108,109の側壁108a,109aを傾斜面とすることにより、発光素子103c,104c,105cから発光される光のうち、これまで無駄になったり無関係な方向に散乱されていた光が、図45に示すようにこの傾斜面108a,109aで反射され、ディスプレイ発光方向に向かうことになる。その結果、発光素子103c,104c,105cの光が表示に有効利用され、高輝度化、低消費電力化が実現される。また、視野角も拡大される。具体的には、例えば配線108,109を側壁がほぼ垂直な通常の配線とした場合の視野角(図中、破線で示す。)に比べ、実線で示すように拡大される。
【0084】
上記断面三角形状の配線108,109は、マスクの遮光帯膜厚をグラデーション化してレジストをパターニングすることにより容易に形成することができる。図46は、この断面三角形状の配線108,109の形成プロセスを示すものである。形成に際しては、先ず、図46(a)に示すように、基板111上に配線層となる金属膜112を成膜し、この上に均一にレジスト層113を塗布形成する。次いで、図46(b)に示すように、上記レジスト層113をマスク114を介して露光し、現像する。この時、マスク114の遮光帯膜厚をグラデーション化し、入射光がパターンの端部に向かうに連れて徐々に増加するように設計する。このマスク114を用いてレジスト層113を露光すると、レジスト層113の被感光厚が端部に行くにつれて徐々に厚くなり、これを現像すると、例えばポジ型レジストの場合、残存するパターンの厚さは端部に向かうに連れ次第に薄くなる。その結果、図46(c)に示すような断面三角形状のレジストパターン115が形成される。このレジストパターン115をマスクとして図46(d)に示すようにレジストと金属のエッチングレートがほぼ同等となるような条件で金属層112をエッチングすれば、図46(e)に示すように、断面三角形状の配線116が形成される。エッチング方法としては、例えば反応性イオンエッチング(RIE)などを採用することができる。
【0085】
上記のような、いわゆるハーフトーンマスクを用いる方法の他、デフォーカスによって膜厚に分布を持たせる技術を利用することも可能である。さらには、等方的なエッチングであるウエットエッチングを利用して傾斜面を形成することも可能である。図47は、ウエットエッチングを利用して傾斜面を形成する方法を示すものである。ウエットエッチングを利用して傾斜面を形成する場合には、図47に示すように、基板121上に金属層122を形成し、この上に所望のパターン形状よりも大きめのマスク123を形成する。そして、ウエットエッチングを進行させると、上記マスク123の開口部123aを中心に等方的にエッチングが進行し、円弧状の傾斜面122aが形成される。
【0086】
配線108,109の形状は、上記三角形状に限らず、傾斜面を有する形状であればよく、例えば、図48に示すように、断面台形状とすることも可能である。この台形状の配線も先の三角形状の配線と同様の方法により形成することができる。このように配線108,109の断面形状を台形状とし、側壁108a,109aを傾斜面とすることにより、発光素子103c,104c,105cから発光される光のうち、これまで無駄になったり無関係な方向に散乱されていた光が、図48に示すようにこの傾斜面108a,109aで反射され、ディスプレイ発光方向に向かうことになる。その結果、発光素子103c,104c,105cの光が表示に有効利用され、高輝度化、低消費電力化が実現される。また、視野角も拡大される。
【0087】
上記各例においては、光面側に形成される配線の形状を工夫し、光をディスプレイ発光方向に向かわせるようにしているが、光部を制御する駆動回路部を斜めに配置し、この駆動回路部での反射を利用して光をディスプレイ発光方向に向かわせるようにすることも可能である。そこで次に、この駆動回路部を斜めに配置した画像表示装置の構成例について説明する。
【0088】
図49は、本例における配列状態を示すものである。基板131上には、赤色LED装置132、緑色LED装置133、青色LED装置134が1組となって画素を構成しており、これらLED装置132,133,134を制御するための駆動回路部135が隣接して配置されている。各LED装置132,133,134は、中央部にLED132a,133a,134aが配されており、これが画像信号に応じて選択的に発光する。また、駆動回路部135は、例えば半導体素子などからなるものであり、一方の面に駆動回路が形成され回路形成面とされている。
【0089】
通常、上記LED装置132,133,134や駆動回路部135は、基板131の平坦面上に形成されるが、この場合、図50に示すように、LED132a,133a,134aの発光は、あらゆる方向に向かって照射される。本例では、図50に示すように、駆動回路部135を接着固定するための接着剤層136を成形して傾斜面を形成し、この傾斜面に駆動回路部135を接着することでLED装置132,133,134に対して斜めに配置している。この際、LED装置132,133,134は発光部であるLED132a,133a,134aが上面を向き、駆動回路部135は回路形成面135aが下面を向くように配置し、且つ駆動回路部135の裏面135bを鏡面加工しておく。接着剤層136は、例えば図51に示すように、金型137で簡単に成形することができ、傾斜面を形成することができる。
【0090】
この例では、LED132a,133a,134aを発光させた際、横方向への発光は鏡面加工された駆動回路部135の裏面135bで上面方向に反射される。このため、ディスプレイ面での輝度が大幅に向上する。また、LED132a,133a,134aからの光が駆動回路部135の回路形成面135aに入射することも防止され、駆動回路部135の誤動作の危険性が回避される。
【0091】
【発明の効果】
以上の説明からも明らかなように、本発明の画像表示装置においては、画素を縮小化することができ、高精細なディスプレイを実現することが可能である。また、画素サイズを固定した場合には、発光領域の広面積化が可能であり、高輝度化が実現される。さらに、本発明の画像表示装置において、発光素子の発光面と駆動回路部の回路形成面とが互いに反対方向を向くように配置すれば、発光素子の発光光により回路に発生するノイズ電流を低減することも可能である。
【0092】
本発明の画像表示装置の製造方法によれば、上記利点を有する画像表示装置を簡便な方法によって作製することができ、生産性、製造コストの点で有利である。また、本発明の画像表示装置の製造方法において、密な状態すなわち集積度を高くして微細加工を施して作成された発光素子を離間して再配置するようにすれば、大面積の画像表示装置を生産性良く製造することが可能である。
【0093】
また、本発明の画像表示装置及びその製造方法において、光部の発光面側に配置される配線の側壁を傾斜面とすることにより、これまで無駄になったり無関係な方向に散乱されていた光をこの傾斜面で反射させ、ディスプレイ発光方向に向かわせることが可能である。これにより、発光部からの光を有効利用することが可能になり、高輝度化や低消費電力化を実現することが可能である。同時に、配線により妨げられていた視野方向の一部を有効にし、視野角を拡大することも可能である。
【0094】
さらに、本発明の画像表示装置及びその製造方法において、駆動回路部を発光部に対して傾斜して配置することにより、これまで無駄になったり無関係な方向に散乱されていた光をこの駆動回路部で反射させ、ディスプレイ発光方向に向かわせることが可能である。そのため、発光部からの光を有効利用することができ、高輝度化や低消費電力化を実現することが可能である。特に駆動回路部の回路形成面が発光部の発光面と反対方向を向くように配置すれば、発光部からの光が駆動回路部の回路形成面に入射されることがなくなり、誤動作を防止することも可能である。
【図面の簡単な説明】
【図1】画像表示装置の製造プロセスの一例を示すものであり、LED装置及び駆動回路装置の配列工程を示す概略断面図である。
【図2】接続孔形成工程を示す概略断面図である。
【図3】接続孔の内壁面を覆う絶縁膜の形成工程を示す概略断面図である。
【図4】選択メッキ法による導電材料充填工程を示す概略断面図である。
【図5】第2配線層形成工程を示す概略断面図である。
【図6】LED装置及び駆動回路装置の配列状態を示す概略平面図である。
【図7】画像表示装置の製造プロセスの他の例を示すものであり、LED装置及び駆動回路装置の配列工程を示す概略断面図である。
【図8】接続孔形成工程を示す概略断面図である。
【図9】接続孔の内壁面を覆う絶縁膜の形成工程を示す概略断面図である。
【図10】選択メッキ法による導電材料充填工程を示す概略断面図である。
【図11】第2配線層形成工程を示す概略断面図である。
【図12】画像表示装置の製造プロセスのさらに他の例を示すものであり、駆動回路装置の実装工程を示す概略断面図である。
【図13】第2配線層形成工程を示す概略断面図である。
【図14】LED装置実装工程を示す概略断面図である。
【図15】LED装置及び駆動回路装置の配列状態を示す概略平面図である。
【図16】画像表示装置の製造プロセスのさらに他の例を示すものであり、駆動回路装置の実装工程を示す概略断面図である。
【図17】第2配線層形成工程を示す概略断面図である。
【図18】LED装置実装工程を示す概略断面図である。
【図19】発光部近傍の電極構造を示す概略平面図である。
【図20】発光部近傍の電極構造を示す概略断面図である。
【図21】素子の配列方法を示す模式図である。
【図22】樹脂形成チップの概略斜視図である。
【図23】樹脂形成チップの概略平面図である。
【図24】発光素子の一例を示す図であって、(a)は断面図、(b)は平面図である。
【図25】第1の一時保持用部材の接合工程を示す概略断面図である。
【図26】UV接着剤硬化工程を示す概略断面図である。
【図27】レーザアブレーション工程を示す概略断面図である。
【図28】第一基板の分離工程を示す概略断面図である。
【図29】Ga除去工程を示す概略断面図である。
【図30】素子分離溝形成工程を示す概略断面図である。
【図31】第2の一時保持用部材の接合工程を示す概略断面図である。
【図32】選択的なレーザアブレーション及びUV露光工程を示す概略断面図である。
【図33】発光ダイオードの選択分離工程を示す概略断面図である。
【図34】樹脂による埋め込み工程を示す概略断面図である。
【図35】樹脂層厚削減工程を示す概略断面図である。
【図36】ビア形成工程を示す概略断面図である。
【図37】アノード側電極パッド形成工程を示す概略断面図である。
【図38】レーザアブレーション工程を示す概略断面図である。
【図39】第2の一時保持用部材の分離工程を示す概略断面図である。
【図40】コンタクト半導体層露出工程を示す概略断面図である。
【図41】カソード側電極パッド形成工程を示す概略断面図である。
【図42】レーザダイシング工程を示す概略断面図である。
【図43】吸着装置による選択的ピックアップ工程を示す概略断面図である。
【図44】LED装置及び駆動回路部の配列状態及び配線形成状態の一例を示す概略平面図である。
【図45】配線の断面形状を三角形状とした例を示す概略断面図である。
【図46】断面三角形状の配線を形成する手法の一例を示す概略断面図であり、(a)はレジスト形成工程、(b)は露光工程、(c)は現像工程、(d)は金属層エッチング工程、(e)は配線形成状態を示す。
【図47】ウエットエッチングにより傾斜面を形成する方法を示す概略断面図である。
【図48】配線の断面形状を台形状とした例を示す概略断面図である。
【図49】LED装置及び駆動回路部の配列状態の一例を示す概略平面図である。
【図50】駆動回路部を斜めに配置した状態を示す概略断面図である。
【図51】接着剤層に傾斜面を形成する方法を示す模式図である。
【図52】従来のLED装置及び駆動回路装置の配列状態の一例を示す概略平面図である。
【図53】従来の配線形成工程を示すものであり、LED装置及び駆動回路装置の配列工程を示す概略断面図である。
【図54】第2配線形成工程を示す概略断面図である。
【符号の説明】
21 第1基板、22 第1配線層、24 LED装置、25 駆動回路装置、26 第2基板、27 第2配線層、28 バンプ、51 第一基板、52 発光ダイオード、53,59,64 一時保持用部材、55 接着剤、71 第二基板、72,82 配線層、81 透明基板、83 半田バンプ、108,109 配線、108a,109a 側壁、135 駆動回路部、135a 回路形成面、136 接着剤層、137 金型

Claims (33)

  1. 配線層が形成された基板上に発光部とこれを制御する駆動回路部とが配列されてなり、上記発光部を貫通するように設けられた接続孔を介して当該発光部の電極と上記配線層とが接続され
    上記駆動回路部は、当該駆動回路部を貫通するように設けられた接続孔を介して上記配線層と接続されている
    ことを特徴とする画像表示装置。
  2. 上記発光部はLEDで構成されることを特徴とする請求項記載の画像表示装置。
  3. 上記発光部と上記駆動回路部とが積層構造とされていることを特徴とする請求項1に記載の画像表示装置。
  4. 上記基板上に配線層が形成され、当該配線層が2層以上の多層構造とされていることを特徴とする請求項記載の画像表示装置。
  5. 基板上に、第1配線層、駆動回路部、発光部、第2配線層の順に積層されていることを特徴とする請求項記載の画像表示装置。
  6. 基板上に、第1配線層、駆動回路部、第2配線層、発光部の順に積層されていることを特徴とする請求項記載の画像表示装置。
  7. 上記発光部の発光面側に配置される配線の側壁が傾斜面とされていることを特徴とする請求項1記載の画像表示装置。
  8. 上記配線の断面形状が台形状であることを特徴とする請求項記載の画像表示装置。
  9. 上記配線の断面形状が三角形状であることを特徴とする請求項記載の画像表示装置。
  10. 上記配線の側壁が円弧状であることを特徴とする請求項記載の画像表示装置。
  11. 上記配線は金属又は合金からなることを特徴とする請求項記載の画像表示装置。
  12. 記駆動回路部は、上記発光部に対して傾斜して配置されていることを特徴とする請求項1記載の画像表示装置。
  13. 上記駆動回路部は、半導体基板表面に回路が形成された回路形成面を有する半導体素子で構成され、
    上記発光部の発光面と上記駆動回路部の回路形成面とが、上記発光部及び上記駆動回路部が形成された基板の面に対して同じ方向を向くように配置されていることを特徴とする請求項12記載の画像表示装置。
  14. 上記駆動回路部は、半導体基板表面に回路が形成された回路形成面を有する半導体素子で構成され、
    上記発光部の発光面と上記駆動回路部の回路形成面とが、上記発光部及び上記駆動回路部が形成された基板の面に対して反対方向を向くように配置されていることを特徴とする請求項12記載の画像表示装置。
  15. 上記駆動回路部の回路形成面とは反対側の面が鏡面加工されていることを特徴とする請求項14記載の画像表示装置。
  16. 上記駆動回路部は、画像表示装置を略鉛直に設置したときに下方に向かって傾斜するように配置されていることを特徴とする請求項13記載の画像表示装置。
  17. 配線層が形成された基板上に発光部とこれを制御する駆動回路部とが配列されてなり、上記発光部を貫通するように設けられた接続孔を介して当該発光部の電極と上記配線層とが接続され、
    上記駆動回路部は、半導体基板表面に回路が形成された回路形成面を有する半導体素子で構成され、
    上記発光部の発光面と上記駆動回路部の回路形成面とが、上記発光部及び上記駆動回路部が形成された基板の面に対して互いに反対方向を向くように配置されていることを特徴とする画像表示装置。
  18. 配線層が形成された基板上に発光部とこれを制御する駆動回路部とを配列した後、
    上記発光部を貫通するように接続孔を形成し、この接続孔に導電材料を充填することにより発光部の電極と上記配線層とを電気的に接続すると共に、上記駆動回路部を貫通するように接続孔を形成し、この接続孔に導電材料を充填することにより駆動回路部の電極と上記配線層とを電気的に接続する
    ことを特徴とする画像表示装置の製造方法。
  19. 製造プロセスにおける配列状態よりは離間した状態となるように発光素子を転写して一時保持用部材に保持させる第一転写工程と、前記一時保持用部材に保持された発光素子をさらに離間して第1の基板上に転写する第二転写工程とにより、上記発光素子を基板上に配列し発光部とすることを特徴とする請求項18記載の画像表示装置の製造方法。
  20. 上記発光部とこれを制御する駆動回路部とを積層して実装することを特徴とする請求項18記載の画像表示装置の製造方法。
  21. 上記基板上に2層以上の多層構造を有する配線層を形成することを特徴とする請求項20記載の画像表示装置の製造方法。
  22. 基板上に、第1配線層、駆動回路部、発光部、第2配線層を順次積層形成することを特徴とする請求項21記載の画像表示装置の製造方法。
  23. 基板上に、第1配線層、駆動回路部、第2配線層、発光部を順次積層形成することを特徴とする請求項21記載の画像表示装置の製造方法。
  24. 上記駆動回路部は、半導体基板表面に回路を形成した半導体素子で構成し、
    上記発光部及び上記駆動回路部は、上記発光部の発光面と上記駆動回路部の回路形成面が上記発光部及び上記駆動回路部が形成された基板の面に対して互いに反対方向を向くように配置することを特徴とする請求項21記載の画像表示装置の製造方法。
  25. 製造プロセスにおける配列状態よりは離間した状態となるように発光素子を転写して一時保持用部材に保持させる第一転写工程と、前記一時保持用部材に保持された発光素子をさらに離間して第1の基板上に転写する第二転写工程とにより、上記発光素子を基板上に配列して発光部とすることを特徴とする請求項21記載の画像表示装置の製造方法。
  26. 前記発光部の発光面側に金属層を形成し、上記金属層上部に、遮光帯膜厚がグラデーション化されたマスクを用いて側壁が傾斜面とされたレジストパターンを形成し、当該レジストパターンをマスクとして上記金属層をエッチングし、側壁が傾斜面とされた配線を形成することを特徴とする請求項18記載の画像表示装置の製造方法。
  27. 上記レジストパターンと金属層のエッチングレートが略々等しくなるような条件で上記エッチングを行うことを特徴とする請求項26記載の画像表示装置の製造方法。
  28. 上記エッチングを反応性イオンエッチング法により行うことを特徴とする請求項27記載の画像表示装置の製造方法。
  29. 上記駆動回路部を上記発光部に対して傾斜して配置することを特徴とする請求項18記載の画像表示装置の製造方法。
  30. 上記基板上に傾斜面を有する接着剤層を形成し、この傾斜面上に上記駆動回路部を設置することを特徴とする請求項29記載の画像表示装置の製造方法。
  31. 上記接着剤層を金型を用いて成形し、上記傾斜面を形成することを特徴とする請求項30記載の画像表示装置の製造方法。
  32. 上記駆動回路部の回路形成面が接着剤層と対向するように駆動回路部を接着剤層に接着することを特徴とする請求項29記載の画像表示装置の製造方法。
  33. 配線層が形成された基板上に発光部とこれを制御する駆動回路部とを配列した後、
    上記発光部を貫通するように接続孔を形成し、この接続孔に導電材料を充填することにより発光部の電極と上記配線層とを電気的に接続し、
    上記駆動回路部は、半導体基板表面に回路を形成した半導体素子で構成し、
    上記発光部及び上記駆動回路部は、上記発光部の発光面と上記駆動回路部の回路形成面が上記発光部及び上記駆動回路部が形成された基板の面に対して互いに反対方向を向くように配置する
    ことを特徴とする画像表示装置の製造方法。
JP2001266777A 2001-08-01 2001-09-04 画像表示装置及びその製造方法 Expired - Lifetime JP4887587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001266777A JP4887587B2 (ja) 2001-08-01 2001-09-04 画像表示装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001234156 2001-08-01
JP2001-234156 2001-08-01
JP2001234156 2001-08-01
JP2001266777A JP4887587B2 (ja) 2001-08-01 2001-09-04 画像表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003115613A JP2003115613A (ja) 2003-04-18
JP4887587B2 true JP4887587B2 (ja) 2012-02-29

Family

ID=26619800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001266777A Expired - Lifetime JP4887587B2 (ja) 2001-08-01 2001-09-04 画像表示装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4887587B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI516028B (zh) * 2013-06-20 2016-01-01 財團法人工業技術研究院 高低壓隔離內埋功率模組
JP2015197544A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
JP2015197543A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
JP6128046B2 (ja) * 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
KR20170094148A (ko) 2014-12-05 2017-08-17 소니 세미컨덕터 솔루션즈 가부시키가이샤 다층 배선 기판 및 표시 장치, 및 전자 기기
JP2017009725A (ja) 2015-06-19 2017-01-12 ソニー株式会社 表示装置
JP6561398B2 (ja) * 2015-08-06 2019-08-21 林 誼Lin, Yi Led画素点、発光ユニット、発光パネル及びディスプレイスクリーン
CN107924653B (zh) * 2015-09-11 2020-02-28 夏普株式会社 图像显示装置以及图像显示元件的制造方法
EP3531403B1 (en) * 2016-10-19 2022-09-28 Organo-Circuit Incorporation Active matrix led display
JP6995333B2 (ja) * 2017-02-04 2022-01-14 パイクリスタル株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JP6527194B2 (ja) * 2017-04-13 2019-06-05 ソニーセミコンダクタソリューションズ株式会社 表示装置
US11037915B2 (en) * 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices
CN113439343A (zh) 2019-03-22 2021-09-24 日亚化学工业株式会社 图像显示装置的制造方法和图像显示装置
CN111987084B (zh) * 2019-05-24 2022-07-26 方略电子股份有限公司 电子装置及其制造方法
CN112018143A (zh) * 2019-05-28 2020-12-01 云谷(固安)科技有限公司 微发光二极管显示基板、显示面板及其制作方法、显示装置
US11640784B2 (en) 2020-08-24 2023-05-02 PlayNitride Display Co., Ltd. Micro light emitting diode display and controller thereof
TWI757996B (zh) * 2020-08-24 2022-03-11 錼創顯示科技股份有限公司 微型發光二極體顯示矩陣模組
CN116529895A (zh) * 2020-10-22 2023-08-01 索尼半导体解决方案公司 显示装置
KR102501887B1 (ko) * 2021-04-20 2023-02-20 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 능동화소 ic를 포함하는 발광 소자 픽셀 패키지 및 그 패키징 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866527B2 (ja) * 1992-05-08 1999-03-08 シャープ株式会社 半導体発光装置及びその製造方法
JPH0883929A (ja) * 1994-09-14 1996-03-26 Rohm Co Ltd 半導体発光素子、およびその製造方法
JPH10294491A (ja) * 1997-04-22 1998-11-04 Toshiba Corp 半導体発光素子およびその製造方法ならびに発光装置
JPH118409A (ja) * 1997-06-13 1999-01-12 Oki Electric Ind Co Ltd Ledアレイとその製造方法およびledプリンタヘッド

Also Published As

Publication number Publication date
JP2003115613A (ja) 2003-04-18

Similar Documents

Publication Publication Date Title
JP4055405B2 (ja) 電子部品及びその製造方法
JP4887587B2 (ja) 画像表示装置及びその製造方法
US7297985B2 (en) Display device and display unit using the same
JP3747807B2 (ja) 素子実装基板及び不良素子の修復方法
JP2002313914A (ja) 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4078825B2 (ja) 回路基板の製造方法、並びに表示装置の製造方法
JP4734770B2 (ja) 樹脂形成素子の製造方法、画像表示装置の製造方法、および照明装置の製造方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2008077100A (ja) 画像表示装置
JP2002314053A (ja) チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003069085A (ja) 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法
JP4000856B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4882273B2 (ja) 素子実装基板、不良素子の修復方法及び画像表示装置
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003162231A (ja) 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP2003218392A (ja) 画像表示装置及びその製造方法
JP2003216072A (ja) 画像表示装置及びその製造方法
JP2003150075A (ja) パネルモジュールのタイリング構造、パネルモジュールの接続方法、画像表示装置及びその製造方法
JP4839533B2 (ja) 画像表示装置及びその製造方法
JP2003005674A (ja) 表示素子及び画像表示装置
JP5176260B2 (ja) 画像表示装置の製造方法
JP2003060242A (ja) 素子の実装方法、素子の配列方法及び画像表示装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050516

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R151 Written notification of patent or utility model registration

Ref document number: 4887587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term