JP4869621B2

JP4869621B2 - 表示装置

Info

Publication number: JP4869621B2
Application number: JP2005116415A
Authority: JP
Inventors: 恵介宮川; 肇木村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-04-28
Filing date: 2005-04-14
Publication date: 2012-02-08
Anticipated expiration: 2025-04-14
Also published as: JP2005338792A

Description

本発明は、自発光型の発光素子を有する表示装置に関する。

近年、発光素子（自発光素子）を用いた表示装置の研究開発が進められている。このような表示装置は、高画質、薄型、軽量などの利点を生かして、携帯電話の表示画面やコンピュータのモニターとして幅広く利用されている。特に、このような表示装置は動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末（ＰＤＡ）をはじめ、幅広い用途が見込まれている。

発光素子は有機発光ダイオード（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ:ＯＬＥＤ）ともよばれ、陽極と、陰極と、当該陽極と当該陰極との間に有機化合物を有する層が挟まれた構造を有している。この発光素子に流れる電流量と、発光素子の輝度は一定の関係があり、発光素子は有機化合物を有する層に流れる電流量に応じた輝度で発光を行っている。

発光素子を用いた発光装置に多階調の画像を表示するときの駆動方法としては、大別して電圧入力方式と電流入力方式が挙げられる。電圧入力方式は、画素に入力するビデオ信号を駆動用素子に入力して、駆動用素子を用いて発光素子の輝度を制御する方式である。また電流入力方式では、設定された信号電流を発光素子に流すことにより、発光素子の輝度を制御する方式である。両方式は、アナログ駆動方式（アナログ階調方式）とデジタル駆動方式（デジタル階調方式）を適用することができる。

電圧入力方式において、発光素子への駆動用素子に相当する、素子駆動用薄膜トランジスタの特性シフトのばらつきを緩和させるため、駆動電源と、素子駆動用薄膜トランジスタとの間に補償用薄膜トランジスタを設けた半導体装置が提案されている。
特開２００２−１７５０２９号公報

上記特許文献では、階調による、駆動電流制御を行うトランジスタ（駆動用トランジスタと表記する）のしきい値電圧のバラツキは考慮していなかった。しかし、本発明者らは、発光素子へ微少な電流を供給する低階調表示を行う場合、駆動用トランジスタのゲート・ソース間電圧、つまりゲート電極とソース電極との電位差（Ｖｇｓ）が小さいため、そのしきい値電圧（Ｖｔｈ）のバラツキが顕著となってしまうことを認識した。

そこで本発明は、低階調表示であっても、駆動用トランジスタのしきい値電圧（Ｖｔｈ）のバラツキの影響が低減された表示装置、及びその駆動方法を提供することを課題とする。

上記課題を鑑み本発明は、低階調表示において、従来よりも駆動用トランジスタのゲート・ソース間電圧（Ｖｇｓ）を高くすることを特徴とする。その結果、低階調表示であっても駆動用トランジスタのしきい値電圧（Ｖｔｈ）のバラツキの影響を受けにくくすることができる。このような本発明を達成する一態様として、低階調表示用と、高階調表示用とで異なる電源線を設け、これら電源線は異なる電位となるように決定する。このとき高階調表示用の電源線よりも低階調表示用の電源線の電位を高くすることにより、駆動用トランジスタのゲート・ソース間電圧（Ｖｇｓ）を高くすることができる。この場合、所定の低階調表示を得るため、発光期間（表示期間ともいう）を制御する。このような本発明を達成する一態様として、駆動用トランジスタと電源線との接続を切断する。このような画素構成の一態様として、電源線からの電流が発光素子に供給されないようにスイッチが設けられている。

本発明の表示装置の一態様は、アナログ信号が入力される信号線と、発光素子を駆動するための第１のトランジスタ、及び第２のトランジスタと、第２のトランジスタと電源線との接続を切断するスイッチとを有する。そして、アナログ信号に基づき第１のトランジスタを用いて、第１の電源線から発光素子へ電流を供給する。また、アナログ信号に基づき第２のトランジスタを用いて、第２の電源線から発光素子へ電流を供給し、所定期間ごとに、つまり所定期間経過後にスイッチがオフとなる。すなわち、スイッチにより第２のトランジスタと発光素子との接続を切断する。

本発明により、低階調表示を行うとき、駆動用トランジスタのしきい値電圧（Ｖｔｈ）のバラツキの影響を低減することができる。その結果、発光素子の輝度バラツキを低減することができる。

また低階調表示において、スイッチによって発光期間を制御することにより、ゲート・ソース間電圧（Ｖｇｓ）を高くしたことによる輝度上昇を抑えることができ所定の輝度を得ることができる。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

また以下の実施の形態において、トランジスタはゲート、ソース、ドレインの３端子を有するが、特にソース電極、ドレイン電極に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第１の電極、他方を第２の電極と表記する。

（実施の形態１）
本実施の形態では、高階調表示用の駆動用トランジスタ、低階調表示用の駆動用トランジスタを有する画素について説明する。

まず画素構成を、図１を用いて説明する。本実施の形態の画素構成は、アナログ信号が入力される信号線１０、書き込み用スイッチ（ＳＷ１１）、高階調表示用の第１の駆動用トランジスタ１２、低階調表示用の第２の駆動用トランジスタ１３、及び発光素子１４を有する。第１の駆動用トランジスタ及び第２の駆動用トランジスタは、発光素子１４を駆動する機能を有しており、第１の駆動用トランジスタ及び第２の駆動用トランジスタは、発光素子に電気的に接続されている。また第１の駆動用トランジスタには第１の電源線１６が接続され、第２の駆動用トランジスタには、調整用スイッチ（ＳＷ２０）を介して第２の電源線１７が接続されている。そして例えば、第１の電源線１６は高階調表示用アノード線として機能させ、第２の電源線１７は低階調表示用アノード線として機能させる。

また書き込み用スイッチ１１には、容量素子（Ｃｓ１８）を介して容量線１９が接続されている。なお容量素子１８は、必ずしも設ける必要がない。すなわち、第１及び第２の駆動用トランジスタのゲート容量が大きく、各トランジスタからのリーク電流が許容範囲である場合、容量素子を設ける必要はない。また容量線１９は必ずしも設ける必要はない。例えば、第１の電源線又は第２の電源線が一定電位を有するならば、これらのいずれかを容量線として用いることができる。

このような画素構成では、高階調表示用の信号線及び低階調表示用の信号線を設ける必要がなく、開口率の低下を防止できる。

次いで、動作について説明する。

信号線１０にビデオ信号をアナログ信号、つまりアナログ電位で入力する（以下、この信号をビデオ信号電位と表記する）。高階調表示でのビデオ信号電位は、（高階調表示用のビデオ信号電位）≦（高階調表示用アノード線の電位−第１の駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。このような高階調表示用のビデオ信号電位の決定により、高階調表示では、高階調表示用アノード線から、所定の電流が発光素子に供給される。また、低階調表示用アノード線からも微少な電流が供給されてしまうことがあるが、通常無視することができる。

低階調表示でのビデオ信号電位は、（高階調表示用アノード線の電位−第１の駆動用トランジスタの｜Ｖｔｈ｜）＜（低階調表示用のビデオ信号電位）＜（低階調表示用アノード線の電位−第２の駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。このような低階調表示用のビデオ信号電位の決定により、低階調表示では、低階調表示用アノード線から、所定の電流が発光素子に供給される。一方、この状態における高階調表示では、高階調表示用アノード線から、電流は発光素子に供給されない。

このようなビデオ信号電位に基づき、高階調表示では第１の駆動用トランジスタ１２から発光素子１４へ電流が供給される。具体的には、書き込み用スイッチ１１がオンとなると、容量素子１８に電荷が蓄積される。その後、第１の駆動用トランジスタ１２のゲート・ソース間電圧（｜Ｖｇｓ｜）がしきい値電圧（｜Ｖｔｈ｜）を越えると、第１の駆動用トランジスタ１２がオンとなる。すると第１の電源線から所定の輝度に応じた電流が供給される。また上述したように、ビデオ信号電圧、アノード線の電圧によっては、低階調表示用アノード線からも微少な電流が供給されてしまう場合もあるが、通常無視することができる。また微少な電流を考慮して、ビデオ信号電圧、アノード線の電圧を決定することもできる。

低階調表示においては、第２の駆動用トランジスタ１３から発光素子１４へ電流が供給される。具体的には、高階調表示と同様に、書き込み用スイッチ１１がオンとなると、容量素子１８に電荷が蓄積される。その後、第２の駆動用トランジスタ１３のゲート・ソース間電圧（｜Ｖｇｓ｜）がしきい値電圧（｜Ｖｔｈ｜）を越えると、第２の駆動用トランジスタ１３がオンとなる。すると第２の電源線から所定の輝度に応じた電流が供給される。このようにして発光素子１４が発光する。また容量素子に蓄積された電荷により、書き込み用スイッチ１１がオフとなっても、発光状態を保持することができる。

低階調表示では、調整用スイッチ２０により、発光期間を短くすることができる。具体的には、所定期間経過後、調整用スイッチ２０をオフとする。その結果、低階調表示用の駆動用トランジスタ１３の｜Ｖｇｓ｜をその分高くすることができ、しきい値電圧によるバラツキの影響を低減することができる。例えば、発光期間を１／５にする場合、第２の駆動用トランジスタ１３には５倍の電流を供給するだけのＶｇｓを印加することができる。そして、所定の輝度となるように、調整用スイッチ２０をオフとし、発光期間を短くする。なお調整用スイッチ２０は、書き込み用スイッチ１１と同じ周波数による線順次走査により動作させることができる。

本実施の形態において、書き込み用スイッチ１１や調整用スイッチ２０等のスイッチとして機能するものは、アナログスイッチ等により形成することができる。図４では、スイッチとして機能するものと、画素が有する各トランジスタとに多結晶シリコンを有する薄膜トランジスタ（ＴＦＴ）を用いる場合の画素回路を示す。

書き込み用スイッチ１１に相当するトランジスタ４０（スイッチング用トランジスタとも表記する）、及び調整用スイッチ２０に相当するトランジスタ４１が設けられている。そしてトランジスタ４０はｎチャネル型ＴＦＴとし、トランジスタ４１はｐチャネル型ＴＦＴとすることができる。なお、トランジスタ４０は、一つの半導体膜に対して複数のゲート電極が設けられるマルチゲート構造、例えば二つのゲート電極が設けられたダブルゲート構造としてもよい。トランジスタ４０のゲートは第１の走査線４２に接続され、トランジスタ４１のゲートは第２の走査線４３がそれぞれ接続されている。またトランジスタ１２及び１３はｐチャネル型ＴＦＴとすることができる。

なおＴＦＴの動作領域は、線形領域及び飽和領域に分けることができるが、スイッチとして機能させるトランジスタ４０及び４１は線形領域とし、発光素子１４を駆動するためのトランジスタ１２及び１３は飽和領域で動作させると好ましい。

トランジスタとしては、多結晶シリコン薄膜トランジスタ以外に、非晶質シリコン薄膜トランジスタ、又はその他の薄膜トランジスタを用いることができる。すなわち本実施の形態では、トランジスタの構成に限定されない。

このような画素において、調整用スイッチに相当するトランジスタ４１がオン、又はオフするタイミングを決定する。また調整用スイッチと書き込み用スイッチは、同じ駆動周波数とすることができ、線順次走査でもよい。そのため、本実施の形態の画素の駆動、つまり動作は簡便なものとなる。

図１０には、トランジスタ４０と、トランジスタ４１のタイミングチャートを示す。１フレーム期間に、トランジスタ４０及びトランジスタ４１にＨｉｇｈ又はＬｏｗの信号が入力される。本実施の形態では、トランジスタ４１にＬｏｗが入力される期間は、１フレーム期間の３０％とする。すると、低階調表示における発光期間を３０％とすることができる。またトランジスタ４１にＬｏｗが入力される期間は、トランジスタ４０にＨｉｇｈが入力される期間の整数倍となるようにすると、同じ駆動周波数とすることができる。

これらスイッチにＨｉｇｈ又はＬｏｗの信号が入力されるタイミングは、図１０に限定されるものではない。例えば、トランジスタ４０と同時にトランジスタ４１がオンとなってもよい。これは、トランジスタ４０のドライバと、トランジスタ４１のドライバをそれぞれ設けるためである。また、トランジスタ４１にＬｏｗが入力される期間は、図１０に限定されるものではない。例えば、低階調表示を行う場合、第２の駆動用トランジスタ１３のゲート・ソース間電圧（｜Ｖｇｓ｜）の大きさに応じて、トランジスタ４１もＬｏｗが入力される期間を決定することができる。

このようなトランジスタ４１のオン又はオフにより、低階調表示において、第２の駆動用トランジスタ１３のゲート・ソース間電圧（｜Ｖｇｓ｜）を大きくする場合であっても、所定の輝度を得ることができる。

以上、本実施の形態では高階調表示と低階調表示との２つに分ける場合を説明したが、３つ以上に分けても構わない。例えば、高階調表示用アノード線、中階調表示用アノード線、低階調表示用アノード線として第１乃至第３の電源線を設け、それらに接続される各駆動用トランジスタを設けることによって、高階調表示、中階調表示、及び低階調表示の３つに分けて表示を行うことができる。

本実施の形態により、低階調表示において駆動用トランジスタのゲート・ソース間電圧（｜Ｖｇｓ｜）をより高めることができるため、バラツキの影響を低減することができる。さらに、高階調表示用の信号線及び低階調表示用の信号線を別途設ける必要がなく、開口率の低下を防止できる。

（実施の形態２）
本実施の形態では、上記実施の形態１と異なる画素構成について説明する。

図２に示すように、本実施の形態の画素構成は一つの駆動用トランジスタ２５を有し、駆動用トランジスタ２５の一方の電極に接続される第１の調整用スイッチ（ＳＷ２０ａ）、第２の調整用スイッチ（ＳＷ２０ｂ）を有する点が実施の形態１と異なっている。そして例えば、第１の電源線１６は高階調表示用アノード線として機能させ、第２の電源線１７は低階調表示用アノード線として機能させる。その他の画素構成は実施の形態１と同様であるため説明は省略する。また本実施の形態においても、容量線１９は必ずしも設ける必要はない。例えば、第１の電源線又は第２の電源線が一定電位を有するならば、これらのいずれかを容量線として使用することができる。

次いで、動作について説明する。

本実施の形態において、信号線に入力されるビデオ信号電圧の決定は、実施の形態１と同様である。このようなビデオ信号電圧に基づき、第１の調整用スイッチ（ＳＷ２０ａ）、第２の調整用スイッチ（ＳＷ２０ｂ）は、高階調表示及び低階調表示のいずれかに応じてオン又はオフとなるように決定されている。すなわち第１の調整用スイッチ（ＳＷ２０ａ）、第２の調整用スイッチ（ＳＷ２０ｂ）は、排他的に切り換わるようになっている。その結果、駆動用トランジスタ２５が、第１の電源線１６又は第２の電源線１７に接続されるかを選択することができる。この接続が切り換わると、駆動用トランジスタのゲート・ソース間電圧（｜Ｖｇｓ｜）が切り換わる。そして低階調表示用又は高階調表示用のビデオ信号に基づき、発光素子は発光する。なお第１及び第２の調整用スイッチ２０ａ、２０ｂは、書き込み用スイッチ１１と同じ周波数による線順次走査により動作させることができる。

例えば、低階調表示用のビデオ信号が入力される場合、駆動用トランジスタが高階調表示用の第１の電源線１６に接続されていても、駆動用トランジスタ２５の｜Ｖｇｓ｜が低いため、電流が流れない。そして、調整用スイッチの切り換えによって低階調表示用の第２の電源線１７に接続されると、｜Ｖｇｓ｜が高くなるため、電流が流れ、発光素子１４が発光する。このようにして、低階調表示又は高階調表示を行うことができる。

低階調表示では、第１の調整用スイッチ（ＳＷ２０ａ）、第２の調整用スイッチ（ＳＷ２０ｂ）の切り換えにより、発光期間を短くすることができる。その結果、低階調表示用の駆動用トランジスタ２５の｜Ｖｇｓ｜をその分高くすることができ、しきい値電圧によるバラツキの影響を低減することができる。

本実施の形態において、書き込み用スイッチ１１や調整用スイッチ２０等のスイッチとして機能するものはアナログスイッチ等により形成することができる。図５では、スイッチとして機能するものと、画素が有する各トランジスタとに多結晶シリコン薄膜トランジスタ（ＴＦＴ）を用いる場合の画素回路を示す。

書き込み用スイッチ１１に相当するトランジスタ４０（スイッチング用トランジスタとも表記する）、及び調整用スイッチ２０ａ、２０ｂに相当するトランジスタ４１ａ、４１ｂが設けられている。そして、トランジスタ４０はｎチャネル型ＴＦＴ、トランジスタ４１ａ、及び４１ｂはｐチャネル型ＴＦＴとすることができる。なお、トランジスタ４０は、一つの半導体膜に対して複数のゲート電極が設けられるマルチゲート構造、例えば二つのゲート電極が設けられたダブルゲート構造としてもよい。トランジスタ４０のゲートは第１の走査線４２に接続され、トランジスタ４１ａ、４１ｂのゲートはそれぞれ第２の走査線４３ａ、第３の走査線４３ｂに接続されている。なお、トランジスタ４１ａ、４１ｂの極性を異ならせることにより、第２の走査線４３ａ、及び第３の走査線４３ｂを共用することができる。その結果、画素の開口率を高めることができる。またトランジスタ２５はｐチャネル型ＴＦＴとすることができる。

なおＴＦＴの動作領域は、線形領域及び飽和領域に分けることができるが、スイッチとして機能させるトランジスタ４０、４１ａ、及び４１ｂは線形領域で動作させ、発光素子１４を駆動するためのトランジスタ２５は飽和領域で動作させると好ましい。

トランジスタとしては、多結晶シリコン薄膜トランジスタや非晶質シリコン薄膜トランジスタ、又はその他の薄膜トランジスタで形成してもよい。すなわち本実施の形態では、トランジスタの構成に限定されない。

このような画素において、調整用スイッチ２０ａ、２０ｂに相当するトランジスタ４１ａ、４１ｂがオン、又はオフするタイミングを決定する。例えば、トランジスタ４１ａは１フレーム期間の９５％がオンとなり、残りの５％ではトランジスタ４１ｂがオンとなるように決定することができる。その結果、低階調表示では発光期間を短くすることができる。すなわち第２の駆動用トランジスタのゲート・ソース間電圧（Ｖｇｓ）を大きくする場合であっても、所定の輝度となる低階調表示を行うことができる。

また調整用スイッチと書き込み用スイッチは、同じ駆動周波数とすることができ、線順次走査でもよい。そのため、本実施の形態の画素の駆動、つまり動作は簡便なものとなる。

図１１には、トランジスタ４０と、トランジスタ４１ａ、４１ｂのタイミングチャートを示す。１フレーム期間に、トランジスタ４０及びトランジスタ４１ａ、４１ｂにＨｉｇｈ又はＬｏｗの信号が入力される。本実施の形態では、トランジスタ４１ａ、４１ｂの極性をｐチャネル型とする場合で説明する。トランジスタ４１ａにＨｉｇｈが入力されるタイミングと、トランジスタ４１ｂにＬｏｗが入力されるタイミングは同時である。また図５に示すようなトランジスタ４１ａ、４１ｂを用いる場合、トランジスタ４１ａ、４１ｂには、同時にＨｉｇｈ又はＬｏｗの信号を入力すればよい。また本実施の形態では、トランジスタ４１ａにＨｉｇｈが入力される期間、及びトランジスタ４１ｂにＬｏｗが入力される期間は、１フレーム期間の３０％とする。すると、低階調表示における発光期間を３０％とすることができる。またトランジスタ４１ａ、４１ｂのＨｉｇｈの期間は、トランジスタ４０にＨｉｇｈが入力される期間の整数倍となるようにすると、同じ駆動周波数とすることができる。

これらトランジスタにＨｉｇｈ又はＬｏｗの信号が入力されるタイミングは、図１１に限定されるものではない。例えば、トランジスタ４０と同時にトランジスタ４１ａへＨｉｇｈの信号、及びトランジスタ４１ｂへＬｏｗの信号を入力してもよい。これは、トランジスタ４０のドライバと、トランジスタ４１ａ、４１ｂのドライバをそれぞれ設けるためである。また、トランジスタ４１ａにＨｉｇｈが入力される期間は、図１１に限定されるものではない。例えば、低階調表示を行う場合、駆動用トランジスタ２５のゲート・ソース間電圧（｜Ｖｇｓ｜）の大きさに応じて、トランジスタ４１ａ、４１ｂをオンとする期間を決定することができる。

以上、本実施の形態では高階調表示と低階調表示との２つに分ける場合を説明したが、３つ以上に分けても構わない。例えば、高階調表示用アノード線、中階調表示用アノード線、低階調表示用アノード線として第１乃至第３の電源線を設け、それらに接続される各調整用スイッチを設けることによって、高階調表示、中階調表示、及び低階調表示の３つに分けて表示を行うことができる。

（実施の形態３）
本実施の形態では、上記実施の形態１、２と異なる画素構成について説明する。

図３に示すように、本実施の形態の画素構成は、第１の調整用スイッチ（ＳＷ２０ｃ）が容量素子１８と電源線２６との間に設けられ、第２の調整用スイッチ（ＳＷ２０ｄ）が容量素子１８と容量線１９との間に設けられ、トランジスタ２５が電源線２６に接続されている点が実施の形態２と異なっている。そして例えば、電源線２６は高階調表示用アノード線として機能させ、容量線１９は低階調表示用アノード線として機能させる。その他の画素構成は実施の形態２と同様であるため説明は省略する。

本実施の形態の画素構成は、電源線の数が少ないため、開口率を高めることができる。さらに、高階調表示用の信号線及び低階調表示用の信号線を別途設ける必要がない点は、実施の形態１及び２と同様である。

このような画素構成におけるビデオ信号電位の決定について説明する。高階調表示用のビデオ信号電位は、実施の形態１と同様に（高階調表示用のビデオ信号電位）≦（高階調表示用アノード線の電位−駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。

低階調表示用のビデオ信号電位は、（容量線の電位−駆動用トランジスタの｜Ｖｔｈ｜）＜（電源線の電位−駆動用トランジスタの｜Ｖｔｈ｜）＜（低階調表示用のビデオ信号電位）となるように決定する。これを条件１と呼ぶ。又は、（電源線の電位−駆動用トランジスタの｜Ｖｔｈ｜）＜（低階調表示用のビデオ信号電位）＜（容量線の電位−駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。これを条件２と呼ぶ。また〔（低階調表示用のビデオ信号電位）―｛（電源線の電位）−（容量線の電位）〕＜（電源線の電位）−（駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。これを条件３と呼ぶ。このような低階調表示用のビデオ信号電位は、ビデオ信号の書き込み時に、第１の調整用スイッチ（ＳＷ２０ｃ）又は第２の調整用スイッチ（ＳＷ２０ｄ）のいずれかをオンとするかによって選択することができる。

低階調表示では、調整用スイッチ２０ｃ、２０ｄにより、発光期間を短くすることができる。同時に、容量線１９と電源線２６との電位差による、調整用スイッチ２０ｃ、２０ｄの切り換えにより、駆動用トランジスタ２５の｜Ｖｇｓ｜をその分高くすることができ、しきい値電圧によるバラツキの影響を低減することができる。なお第１及び第２の調整用スイッチ２０ｃ、２０ｄは、書き込み用スイッチ１１と同じ周波数による線順次走査により動作させることができる。

本実施の形態において、書き込み用スイッチ１１や調整用スイッチ２０ｃ、２０ｄ等のスイッチとして機能するものは、アナログスイッチ等により形成することができる。図６では、スイッチとして機能するものと、画素が有する各トランジスタとに多結晶シリコンを有する薄膜トランジスタ（ＴＦＴ）を用いる場合の画素回路を示す。

書き込み用スイッチ１１に相当するトランジスタ４０（スイッチング用トランジスタとも表記する）、及び調整用スイッチ２０ｃ、２０ｄに相当するトランジスタ４１ａ、４１ｂが設けられている。そしてトランジスタ４０はｎチャネル型ＴＦＴ、トランジスタ４１ａ、及び４１ｂはｐチャネル型ＴＦＴとすることができる。なお、トランジスタ４０は、一つの半導体膜に対して複数のゲート電極が設けられるマルチゲート構造、例えば二つのゲート電極が設けられたダブルゲート構造としてもよい。トランジスタ４０のゲートは第１の走査線４２に接続され、トランジスタ４１ａ、４１ｂのゲートはそれぞれ第２の走査線４３ｃ、第３の走査線４３ｄに接続されている。なお、トランジスタ４１ａ、４１ｂの極性を異ならせることにより、第２の走査線４３ｃ、及び第３の走査線４３ｄを共用することができる。その結果、画素の開口率を高めることができる。またトランジスタ２５はｐチャネル型ＴＦＴとすることができる。

なおＴＦＴの動作領域は、線形領域及び飽和領域に分けることができるが、スイッチとして機能させるトランジスタ４０、４１ａ、及び４１ｂは線形領域とし、発光素子１４を駆動するためのトランジスタ２５は飽和領域で動作させると好ましい。

トランジスタとしては、多結晶シリコン薄膜トランジスタ以外に、非晶質シリコン薄膜トランジスタ、又はその他の薄膜トランジスタで形成してもよい。すなわち本実施の形態では、トランジスタの構成に限定されない。

このような画素において、調整用スイッチ２０ｃ、２０ｄに相当するトランジスタ４１ａ、４１ｂがオン、又はオフするタイミングを決定する。例えば、トランジスタ４１ａは１フレーム期間の９５％がオンとなり、残りの５％ではトランジスタ４１ｂがオンとなるように決定することができる。逆にトランジスタ４１ｂは１フレーム期間の９５％がオンとなり、残りの５％ではトランジスタ４１ａがオンとなるように決定することもできる。その結果、低階調表示では発光期間を短くすることができる。すなわち第２の駆動用トランジスタのゲート・ソース間電圧（｜Ｖｇｓ｜）を大きくする場合であっても、所定の輝度となる低階調表示を行うことができる。

図１２（Ａ）（Ｂ）には、それぞれ条件１、条件２の場合におけるトランジスタ４０と、トランジスタ４１ｃ、４１ｄのタイミングチャートを示す。図１２（Ａ）（Ｂ）において、１フレーム期間に、トランジスタ４０及びトランジスタ４１ｃ、４１ｄにＨｉｇｈ又はＬｏｗの信号が入力される。図１２（Ａ）と図１２（Ｂ）は、ビデオ信号書き込み時、電源線２６と、容量線１９の電位のうち高い電位側に接続されるトランジスタ４１ｃ又は４１ｄにＬｏｗの信号を入力する点は同様である。すなわち、条件１又は条件２に応じて、トランジスタ４１ｃ又は４１ｄへＨｉｇｈ又はＬｏｗのどちらかを入力すればよい。

また本実施の形態では、条件１において、トランジスタ４１ｃにＬｏｗが入力される期間、及びトランジスタ４１ｄにＨｉｇｈが入力される期間は、１フレーム期間の３０％とする。条件２においては、トランジスタ４１ｃにＨｉｇｈが入力される期間及びトランジスタ４１ｄにＬｏｗが入力される期間は、１フレーム期間の３０％とする。すると、低階調表示における発光期間を３０％とすることができる。またトランジスタ４１ｃにＨｉｇｈが入力される期間は、トランジスタ４０にＨｉｇｈが入力される期間の整数倍となるように決定すると、同じ駆動周波数とすることができる。

これら各トランジスタにＨｉｇｈ又はＬｏｗの信号が入力されるタイミングは、図１２（Ａ）（Ｂ）に限定されるものではない。例えば、トランジスタ４０と同時にトランジスタ４１ｃへＨｉｇｈの信号、及びトランジスタ４１ｄへＬｏｗの信号を入力してもよい。但し、トランジスタ４０のＨｉｇｈの期間中に、トランジスタ４１ｃ、４１ｄの信号を切り換えることは難しい。これは、トランジスタ４１ｃ、４１ｄがそれぞれ容量素子１８と電源線２６、容量素子１８と容量線１９に設けられているためである。具体的には、トランジスタ４０が選択されている期間に、容量素子１８へビデオ信号電圧に基づく電荷を蓄積させる時には、トランジスタ４１ｃ、４１ｄのオンオフは固定する必要があるからである。また、トランジスタ４１ｃ、４１ｄにＨｉｇｈが入力される期間は、図１２（Ａ）（Ｂ）に限定されるものではない。例えば、低階調表示を行う場合、駆動用トランジスタ２５のゲート・ソース間電圧（｜Ｖｇｓ｜）の大きさに応じて、トランジスタ４１ｃ、４１ｄをオンとする期間を決定することができる。

以上、本実施の形態では高階調表示と低階調表示との２つに分ける場合を説明したが、３つ以上に分けても構わない。例えば、第１乃至第２容量線を設け、それらに接続される各調整用スイッチを設けることによって、高階調表示、中階調表示、及び低階調表示の３つに分けて表示を行うことができる。

（実施の形態４）
本実施の形態では、発光素子を有する画素構成について説明する。なお本実施の形態では、トランジスタとして多結晶シリコンを有する薄膜トランジスタ（ＴＦＴ）を用いる場合で説明する。

図７（Ａ）に示すように、絶縁表面を有する基板３００に設けられたｐチャネル型の駆動用ＴＦＴ（トランジスタにＴＦＴを採用）３０１は、半導体膜として結晶性珪素膜を有することができる。結晶性を有する半導体膜は、レーザ照射や加熱による結晶化処理、或いはニッケル、チタンなどの金属元素の触媒作用を用いて結晶化処理により形成することができる。レーザ照射を用いる場合、連続発振型のレーザ（ＣＷレーザ）光やパルス発振型のレーザ（パルスレーザ）光を用いることができる。レーザ光としては、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＹＡＧレーザ、Ｙ₂Ｏ₃レーザ、ＹＶＯ₄レーザ、ＹＬＦレーザ、ＹＡｌＯ₃レーザ、ガラスレーザ、ルビーレーザ、アレキサントライドレーザ、Ｔｉ：サファイヤレーザ、銅蒸気レーザ又は金蒸気レーザのうち一種又は複数種を用いることができる。このようなレーザ光の基本波、及び基本波の第２高調波から第４高調波のレーザを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ:ＹＶＯ₄レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。

半導体膜上にはゲート絶縁膜を介してゲート電極及びゲート線が設けられており、ゲート電極下の半導体膜がチャネル形成領域となる。また半導体膜は、ソース領域又はドレイン領域となる不純物領域を有する。不純物領域は、ゲート電極をマスクとして自己整合的にボロン等の不純物元素を半導体膜に添加して形成することができる。ゲート電極を覆うように第１の絶縁膜３１６が設けられており、第１の絶縁膜には不純物領域上にコンタクトホールが設けられている。コンタクトホールには配線が設けられており、配線はソース配線及びドレイン配線として機能している。絶縁膜の材料は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。なお、シロキサンとは、Ｓｉ−Ｏ−Ｓｉ結合を含む。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成されおり、置換基としては少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。また置換基として、フルオロ基を用いてもよい。またさらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を含む液体材料を出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。また、絶縁膜として、これら材料の積層構造を用いてもよい。特に絶縁膜として、平坦性を高めるために有機材料を形成し、有機材料による水分や酸素の吸収を防止するため、有機材料上に無機材料を形成するとよい。

ドレイン電極と電気的に接続するように、発光素子の第１の電極３１１が設けられている。第１の電極３１１は、発光素子の陽極として機能する。そして、第１の電極３１１を覆うように第２の絶縁膜が設けられている。第２の絶縁膜３１７は、第１の電極上に開口部を有する。開口部には、電界発光層３１２が設けられ、電界発光層や第２の絶縁膜を覆うように発光素子の第２の電極３１３が設けられている。第２の電極は、発光素子の陰極として機能する。すなわち発光素子は、第１の電極３１１、電界発光層３１２、及び第２の電極３１３を有する。

電界発光層３１２は、第１の電極３１１側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。代表的には、ＨＩＬとしてＣｕＰｃ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰ、ＥＩＬとしてＢＣＰ：Ｌｉをそれぞれ用いる。

また、電界発光層３１２として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を形成することができる。その結果、フルカラー表示を達成することができる。このような赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料は、それぞれ蒸着マスクを用いた蒸着法、又は液滴吐出法（インクジェット法ともいう）などによって選択的に形成すればよい。具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ₃、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ₂をそれぞれ用いることができる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ₃を用いればよい。

なお電界発光層３１２の構造は、上記積層構造に限定されるものではない。例えば電界発光層３１２は、単層型、積層型、また層の界面がない混合型のいずれでもよい。またシングレット材料、トリプレット材料、又はそれらを組み合わせた材料を用いることができる。例えば、赤色（Ｒ）の発光を示す材料に、トリプレット材料を用い、緑（Ｇ）や青（Ｂ）の発光を示す材料にシングレット材料を用いることができる。またさらに、低分子材料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。

また白色の発光を示す電界発光層を形成する場合、カラーフィルター、又はカラーフィルター及び色変換層などを別途設けてもよい。その結果、フルカラー表示を行なうことができる。このカラーフィルターや色変換層は、第２の基板３１５に形成することができ、形成後、第１の基板と第２の基板とを張り合わせればよい。

また第１の電極３１１と第２の電極３１３は、仕事関数を考慮して材料を選択する。

例えば陽極として機能する第１の電極３１１は、仕事関数の大きい（仕事関数４．０ｅＶ以上）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いると好ましい。具体例な材料としては、ＩＴＯ（ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ）、酸化インジウムに２〜２０%の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍｚｉｎｃｏｘｉｄｅ）の他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又は金属材料の窒化物（ＴｉＮ）等を用いることができる。

一方、陰極として機能する第２の電極３１３は、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いると好ましい。具体的な材料としては、元素周期律の１族又は２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ₂）の他、希土類金属を含む遷移金属を用いて形成することができる。また、第２の電極は透光性を有する必要があるとき、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ等の金属（合金を含む）との積層により形成することもできる。

これら第１の電極３１１、及び第２の電極３１３は蒸着法、スパッタリング法、インクジェット法等により形成することができる。

但し画素構成により、第１の電極３１１及び第２の電極３１３のいずれも陽極、又は陰極となりうる。例えば、駆動用ＴＦＴの極性をｎチャネル型とする場合、第１の電極３１１を陰極、第２の電極３１３と陽極として機能させる。このように駆動用ＴＦＴをｎチャネル型として形成する場合、画素が有するその他のＴＦＴをｎチャネル型として形成することができる。その結果、ＴＦＴ作製工程を簡略化することができる。

その後第２の電極３１３上に、窒素を含むパッシベーション膜３１４を設けるとよい。例えば、窒化珪素を設けることができる。またパッシベーション膜として、ダイヤモンドライクカーボン（ＤＬＣ）膜を設けてもよい。このようなパッシベーション膜３１４は、スパッタリング法やＣＶＤ法により形成することができる。パッシベーション膜３１４により、劣化の要因となる水分や酸素の侵入を防止することができる。

また第１の基板３００と第２の基板（封止基板）３１５とを張り合わせた後に形成される空間には、窒素を封入し、加えて乾燥剤を配置してもよい。また窒素を封入する代わりに、透光性を有し、吸水性の高い樹脂を充填してもよい。その結果、酸素や水分の侵入を防ぐこともできる。

さらに第１の基板３００と第２の基板３１５とを張り合わせた後、これら基板の端面を第１の電極３１１、第２の電極３１３、その他の電極、絶縁膜により覆ってもよい。その結果、酸素や水分の侵入を防ぐことができる。

またコントラストを高めるため、第１の基板３００の表示領域、又は第２の基板３１５の表示領域に、偏光板又は円偏光板を設けてもよい。その結果、黒表示の質を高め、コントラストを向上させることができる。

このように形成された画素構成を有する表示装置は、信号線から入力されるビデオ信号に基づき発光する。具体的なビデオ信号は、電圧値を有するアナログ信号であることは上述の通りである。このスイッチング用ＴＦＴがオンとなっているときにアナログ信号が入力されると、駆動用ＴＦＴがオンとなり、駆動用ＴＦＴのゲート・ソース間電圧（Ｖｇｓ）に基づき発光素子は発光する。

例えば第１の電極３１１及び第２の電極３１３に透光性を有する材料を用いた表示装置は、図７（Ａ）のように、発光素子に対して両方向（矢印方向）に光が射出される。このような表示装置は、非発光状態で透光性を有することができる。

また第２の電極３１３に透光性を有する材料を用いた表示装置は、図７（Ｂ）に示すように光の射出方向が封止基板３１５側のみである。そのため第１の電極３１１は非透光性を有する材料を用いる。さらに第１の電極３１１は、反射性の高い材料とすると好ましい。その他の構成は図７（Ａ）と同様であるため説明を省略する。画素が有するトランジスタによる開口率の低下が懸念される場合、このように封止基板３１５側に出射するとよい。

また第１の電極３１１に透光性を有する材料を用いた表示装置は、図７（Ｃ）に示すように光の出射方向が基板３００側のみである。そのため第２の電極３１３は非透光性を有する材料を用いる。さらに第２の電極３１３は、反射性の高い材料とすると好ましい。その他の構成は図７（Ａ）と同様であるため説明を省略する。

図７（Ｂ）（Ｃ）のように、光の出射方向とならない側に設けられた発光素子の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。

本実施の形態において、透光性を有する電極は、非透光性を有する導電膜を、透光性を有する程度にまで薄く形成し、その上に透光性を有する導電膜、例えばＩＴＯを積層して得ることもできる。

（実施の形態５）
上記実施の形態で示した画素構成を有する表示装置は、様々な電子機器に適用することができる。電子機器としては、携帯情報端末（携帯電話機、モバイルコンピュータ、携帯型ゲーム機又は電子書籍等）、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を図８に示す。

図８（Ａ）はディスプレイであり、筐体４００１、音声出力部４００２、表示部４００３等を含む。本発明の画素構成を有する表示装置を表示部４００３に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。なお表示装置は、コンピュータ用、ＴＶ放送受信用、広告表示用など全ての情報表示装置が含まれる。

図８（Ｂ）はモバイルコンピュータであり、本体４１０１、スタイラス４１０２、表示部４１０３、操作ボタン４１０４、外部インターフェイス４１０５等を含む。本発明の画素構成を有する表示装置を表示部４１０３に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。

図８（Ｃ）はゲーム機であり、本体４２０１、表示部４２０２、操作ボタン４２０３等を含む。本発明の画素構成を有する表示装置を表示部４２０２に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。

図８（Ｄ）は携帯電話機であり、本体４３０１、音声出力部４３０２、音声入力部４３０３、表示部４３０４、操作スイッチ４３０５、アンテナ４３０６等を含む。本発明の画素構成を有する表示装置を表示部４３０４に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。

図８（Ｅ）は電子ブックリーダーであり、表示部４４０１等を含む。本発明の画素構成を有する表示装置を表示部４４０１に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。

以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。本発明を適用することにより、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる電子機器を提供することができる。また、アクティブマトリクス基板の絶縁基板をフレキシブル基板とすることで薄型化や軽量化を実現することができる。

（参考例）
以下に、６４階調（６ｂｉｔ）表示を行った場合の、駆動用ＴＦＴのバラツキを評価した結果を示す。

高階調表示のうち最も高い輝度６３での電流を０．５６μＡ（２００ｃｄ／ｍ²）、駆動用ＴＦＴのドレイン・ソース間電圧（Ｖｄｓ）を−１５Ｖとした。各試料の駆動用ＴＦＴの半導体層のチャネル長方向の長さをＬ、チャネル長方向と垂直な方向の長さ（幅）をＷとしたときのＬ／Ｗの値を表１に示す。

上記条件において、信号線へビデオ信号電圧を入力し、６４階調（６ｂｉｔ）表示を行ったときの、駆動用ＴＦＴに流れる電流（Ｉｄｓ）のバラツキを図９に示す。このとき駆動用ＴＦＴに流れる電流（Ｉｄｓ）のバラツキは、存在割合３σとした。すなわち、バラツキは、バラツキ＝Ｉｄｓ（３σ）／Ｉｄｓ（平均）として求めた。

図９により、低階調表示では、駆動用ＴＦＴに流れる電流（Ｉｄｓ）のバラツキが大きくなることがわかる。本実験により、発光素子へ微少な電流を供給する低階調表示を行う場合、駆動用ＴＦＴのバラツキが顕著となってしまうことが認識できる。本実験により、本発明者らは低階調表示において駆動用トランジスタのバラツキが顕著になることを見出したのである。

本発明の画素回路を示した図である本発明の画素回路を示した図である本発明の画素回路を示した図である本発明の画素回路を示した図である本発明の画素回路を示した図である本発明の画素回路を示した図である本発明の画素構成を示した図である本発明の画素回路を有する電子機器を示した図である階調に対する駆動用トランジスタの電流のバラツキを示すグラフである本発明のタイミングチャートを示した図である本発明のタイミングチャートを示した図である本発明のタイミングチャートを示した図である

Claims

ｐチャネル型の第１及び第２のトランジスタと、第１及び第２のスイッチと、発光素子とを有し、
前記第１のスイッチの一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソースは、第１の配線と電気的に接続され、
前記第２のトランジスタのソースは、前記第２のスイッチの一方の電極と電気的に接続され、
前記第２のスイッチの他方の電極は、第２の配線と電気的に接続され、
前記第１のトランジスタのドレインは、前記発光素子と電気的に接続され、
前記第２のトランジスタのドレインは、前記第１のトランジスタのドレインと電気的に接続され、
前記第１のスイッチの他方の電極は、第３の配線と電気的に接続され、
前記第３の配線は、アナログ信号が供給される機能を有し、
前記第１の配線は、前記第１のトランジスタを介して、前記発光素子に電流を供給する機能を有し、
前記第２の配線は、前記第２のトランジスタを介して、前記発光素子に電流を供給する機能を有し、
前記第２の配線の電圧は、前記第１の配線の電圧より高く、
前記第１のトランジスタを介して前記発光素子に電流を供給するとき、前記ビデオ信号の電圧は、前記第１の配線の電圧から前記第１のトランジスタのしきい値電圧の絶対値を引いた値以下であり、
前記第２のトランジスタを介して前記発光素子に電流を供給するとき、前記ビデオ信号の電圧は、前記第１の配線の電圧から前記第１のトランジスタのしきい値電圧の絶対値を引いた値より大きく、かつ前記第２の配線の電圧から前記第２のトランジスタのしきい値電圧の絶対値を引いた値より小さい
ことを特徴とする表示装置。
ｐチャネル型の第１及び第２のトランジスタと、第３及び第４のトランジスタと、発光素子とを有し、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソースは、第１の配線と電気的に接続され、
前記第２のトランジスタのソースは、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第１のトランジスタのドレインは、前記発光素子と電気的に接続され、
前記第２のトランジスタのドレインは、前記第１のトランジスタのドレインと電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第３の配線は、アナログ信号が供給される機能を有し、
前記第１の配線は、前記第１のトランジスタを介して、前記発光素子に電流を供給する機能を有し、
前記第２の配線は、前記第２のトランジスタを介して、前記発光素子に電流を供給する機能を有し、
前記第３のトランジスタのゲートに入力される信号により、前記第３の配線と、前記第１及び第２のトランジスタのゲートとの導通、非導通が制御され、
前記第４のトランジスタのゲートに入力される信号により、前記第２の配線と前記第２のトランジスタのソースとの導通、非導通が制御され、
前記第２の配線の電圧は、前記第１の配線の電圧より高く、
前記第１のトランジスタを介して前記発光素子に電流を供給するとき、前記ビデオ信号の電圧は、前記第１の配線の電圧から前記第１のトランジスタのしきい値電圧の絶対値を引いた値以下であり、
前記第２のトランジスタを介して前記発光素子に電流を供給するとき、前記ビデオ信号の電圧は、前記第１の配線の電圧から前記第１のトランジスタのしきい値電圧の絶対値を引いた値より大きく、かつ前記第２の配線の電圧から前記第２のトランジスタのしきい値電圧の絶対値を引いた値より小さい
ことを特徴とする表示装置。
請求項１又は請求項２において、
前記第１のトランジスタは、前記発光素子に電流を供給する期間において、飽和領域での動作を含むことを特徴とする表示装置。
請求項１乃至請求項３のいずれか一において、
前記第２のトランジスタは、前記発光素子に電流を供給する期間において、飽和領域での動作を含むことを特徴とする表示装置。