JP4867359B2 - Transmission line interlayer connection structure - Google Patents
Transmission line interlayer connection structure Download PDFInfo
- Publication number
- JP4867359B2 JP4867359B2 JP2006011051A JP2006011051A JP4867359B2 JP 4867359 B2 JP4867359 B2 JP 4867359B2 JP 2006011051 A JP2006011051 A JP 2006011051A JP 2006011051 A JP2006011051 A JP 2006011051A JP 4867359 B2 JP4867359 B2 JP 4867359B2
- Authority
- JP
- Japan
- Prior art keywords
- ground conductor
- conductor layer
- line
- transmission line
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 75
- 239000011229 interlayer Substances 0.000 title claims description 47
- 239000010410 layer Substances 0.000 claims description 131
- 239000004020 conductor Substances 0.000 claims description 127
- 238000010030 laminating Methods 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims 1
- 230000000052 comparative effect Effects 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000005065 mining Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Waveguide Connection Structure (AREA)
Description
本発明は、ミリ波帯の送受信に用いられる伝送線路層間接続構造に関する。 The present invention relates to a transmission line interlayer connection structure used for transmission and reception in the millimeter wave band.
多層配線基板内の誘電体導波線路をミリ波用の伝送線路として用いるためには、層間を電気的に接続する必要がある。かかる電気的な接続を実現する方法の一つに、上下のトリプレート線路間を線路終端に形成したパッチ同士で接続させる方法(例えば、特許文献1参照)や、層間接続用のスルーホールの周りに、周期構造のビアホール群又は同軸構造のビアホール群を形成する方法(例えば、特許文献2参照)がある。 In order to use the dielectric waveguide line in the multilayer wiring board as a transmission line for millimeter waves, it is necessary to electrically connect the layers. One of the methods for realizing such electrical connection is a method of connecting the upper and lower triplate lines with patches formed at the end of the line (see, for example, Patent Document 1), and around the through hole for interlayer connection In addition, there is a method of forming a via hole group having a periodic structure or a via hole group having a coaxial structure (see, for example, Patent Document 2).
特許文献1においては、その図1を参照するに、第1の地導体1/第1の誘電体4a/第1の給電基板6/第2の誘電体4b/第2の地導体2からなる第1のトリプレート線路と、第2の地導体2/第3の誘電体7a/第2の給電基板9/第4の誘電体7b/第3の地導体3からなる第2のトリプレート線路とを電気的に接続する接続器が示されており、特に、それぞれの給電線路の接続終端部にパッチパターンを形成し、それらのパッチパターンを、使用する周波数で相互に電磁結合させるというものである。 In Patent Document 1, referring to FIG. 1, the first ground conductor 1 / the first dielectric 4a / the first power supply board 6 / the second dielectric 4b / the second ground conductor 2 is used. The first triplate line and the second triplate line composed of the second ground conductor 2 / the third dielectric 7a / the second power supply substrate 9 / the fourth dielectric 7b / the third ground conductor 3. In particular, there is shown a connector for electrically connecting to each other, and in particular, a patch pattern is formed at a connection terminal portion of each feed line, and these patch patterns are electromagnetically coupled to each other at a frequency to be used. is there.
特許文献2においては、中心導体となるビアホールの周りに、周期構造のビアホール群又は同軸構造のビアホール群を形成し、面方向の電磁波を封じ込めることで、損失の小さい層間接続を行うものである。
しかしながら、特許文献1に記載された方法においては、上下のパッチ間を中空構造にする必要があり、製造工程が複雑でコストが高く、また、板厚も厚くなるという課題があった。 However, in the method described in Patent Document 1, it is necessary to form a hollow structure between the upper and lower patches, and there are problems that the manufacturing process is complicated, the cost is high, and the plate thickness is increased.
また、特許文献2に記載された方法においては、周期構造のビアホール群で高周波信号の漏れを防止しているものの、層間の接続は、特性インピーダンスが不安定なスルーホールを経由することから、伝送損失低減に対して不十分であるという課題があった。 In the method described in Patent Document 2, high-frequency signal leakage is prevented by the periodic structure of the via holes, but the connection between layers goes through through holes with unstable characteristic impedance. There was a problem that it was insufficient for loss reduction.
本発明は、上記課題を解決すべく提案する方法であり、本発明の目的は、薄型かつ伝送損失の小さい伝送線路層間接続構造を提供することにある。 The present invention is a method proposed to solve the above problems, and an object of the present invention is to provide a transmission line interlayer connection structure that is thin and has low transmission loss.
上記目的を達成するため、請求項1に記載の伝送線路層間接続構造は、第1の給電線路の終端部に地導体層と同電位となる第1の地導体パターンが接続された第1の導体層と、第1の誘電体層と、第1のスロットが形成された第1の地導体層と、第2の誘電体層とを積層することにより構成された第1の伝送線路と、第2の給電線路の終端部に地導体層と同電位となる第2の地導体パターンが接続された第2の導体層と、第3の誘電体層と、第2のスロットが形成された第2の地導体層とを積層することにより構成された第2の伝送線路とを備え、前記第1の導体層、前記第1の地導体層、前記第2の地導体層及び前記第2の導体層の順になるように各層を積層一体化した伝送線路層に対して、前記第1の地導体パターンと、前記第1の地導体層と、前記第2の地導体層と、前記第2の地導体パターンとの間を、前記第1のスロットと前記第2のスロットとの周囲に形成したビアホール群により電気的に接続し、前記第1のスロットの前記第1の給電線路に平行な方向の長さと前記第1の給電線路に垂直な方向の長さは、使用する周波数の線路実効波長の0.5倍以上であり、前記第2のスロットの前記第2の給電線路に平行な方向の長さと前記第2の給電線路に垂直な方向の長さは、使用する周波数の線路実効波長の0.5倍以上であり、前記ビアホール群の間隔は、使用する周波数の線路実効波長の4分の1以下であり、前記第1の給電線路と前記第1の地導体パターンとの接続部、及び前記第2の給電線路と前記第2の地導体パターンとの接続部のそれぞれにスリットを形成したことを要旨とする。 In order to achieve the above object, the transmission line interlayer connection structure according to claim 1 is configured such that the first ground conductor pattern having the same potential as the ground conductor layer is connected to the terminal portion of the first feed line. A first transmission line configured by laminating a conductor layer, a first dielectric layer, a first ground conductor layer in which a first slot is formed, and a second dielectric layer; A second conductor layer in which a second ground conductor pattern having the same potential as that of the ground conductor layer is connected to the terminal portion of the second feeder line, a third dielectric layer, and a second slot are formed. And a second transmission line configured by laminating a second ground conductor layer, the first conductor layer, the first ground conductor layer, the second ground conductor layer, and the second ground line. The first ground conductor pattern and the first ground conductor are formed on the transmission line layer in which the layers are laminated and integrated in the order of the conductor layers. A layer, the second ground conductor layer, between the second ground conductor pattern, and electrically connected by a via hole group formed around the said first slot and said second slot, The length of the first slot in the direction parallel to the first feed line and the length in the direction perpendicular to the first feed line are at least 0.5 times the effective line wavelength of the frequency to be used, The length of the second slot in the direction parallel to the second feed line and the length in the direction perpendicular to the second feed line are at least 0.5 times the effective line wavelength of the frequency used, The interval between the via hole groups is equal to or less than one-fourth of the effective line wavelength of the frequency to be used, the connection between the first feed line and the first ground conductor pattern, and the second feed line. A slit is formed in each of the connecting portions with the second ground conductor pattern. And summarized in that it was.
請求項2に記載の伝送線路層間接続構造は、請求項1に記載の伝送線路層間接続構造において、前記第2の地導体層と前記第3の誘電体層がなく、前記第1の導体層と、前記第1の誘電体層と、前記第1の地導体層と、前記第2の誘電体層と、前記第2の導体層の順に積層一体化して構成されたことを要旨とする。 The transmission line interlayer connection structure according to claim 2 is the transmission line interlayer connection structure according to claim 1 , wherein the second ground conductor layer and the third dielectric layer are not provided, and the first conductor layer is provided. The first dielectric layer, the first ground conductor layer, the second dielectric layer, and the second conductor layer are laminated and integrated in this order.
請求項3に記載の伝送線路層間接続構造は、請求項1又は2に記載の伝送線路層間接続構造において、前記第1の伝送線路及び前記第2の伝送線路の構造が、マイクロストリップ線路、ストリップ線路、及びコプレーナ線路のうちの任意の構造であることを要旨とする。 The transmission line interlayer connection structure according to claim 3 is the transmission line interlayer connection structure according to claim 1 or 2 , wherein the structure of the first transmission line and the second transmission line is a microstrip line or a strip. The gist is that it is an arbitrary structure of a line and a coplanar line.
請求項1に記載の発明によれば、前記第1の導体層に形成した第1の地導体パターンと、前記第1の地導体層に形成した第1のスロットと、前記第1の地導体パターンと前記第1の地導体層を電気的に接続するためのビアホール群によって第1のキャビティ構造が形成される。 According to the first aspect of the present invention, the first ground conductor pattern formed in the first conductor layer, the first slot formed in the first ground conductor layer, and the first ground conductor. A first cavity structure is formed by a via hole group for electrically connecting the pattern and the first ground conductor layer.
同様に、前記第2の地導体層に形成した第2の地導体パターンと、前記第2の地導体層に形成した第2のスロットと、前記第2の地導体パターンと前記第2の地導体層を電気的に接続するためのビアホール群によって第2のキャビティ構造が形成される。 Similarly, a second ground conductor pattern formed in the second ground conductor layer, a second slot formed in the second ground conductor layer, the second ground conductor pattern and the second ground conductor. A second cavity structure is formed by a group of via holes for electrically connecting the conductor layers.
前記第1の伝送線路に流れる高周波信号は前記第1のキャビティ構造にて共振し、同様に前記第2の伝送線路に流れる高周波信号は前記第2のキャビティ構造にて共振する。このとき、前記第1のキャビティ構造と前記第2のキャビティ構造とが、第1のスロットと第2のスロットを介して電磁的に結合することにより、伝送線路の層間接続が図れる。このため、特許文献1に記載の中空構造とは異なり、安価で薄型の伝送線路層間接続構造となる。 A high-frequency signal flowing through the first transmission line resonates in the first cavity structure, and similarly, a high-frequency signal flowing through the second transmission line resonates in the second cavity structure. At this time, the first cavity structure and the second cavity structure are electromagnetically coupled to each other via the first slot and the second slot, whereby the interlayer connection of the transmission line can be achieved. For this reason, unlike the hollow structure described in Patent Document 1, an inexpensive and thin transmission line interlayer connection structure is obtained.
また、特許文献2における接続よりも伝送損失の小さい導波管構造で層間の接続を行うことが可能となる。 In addition, it is possible to perform interlayer connection with a waveguide structure having a transmission loss smaller than that in Patent Document 2.
また、請求項1に記載の発明によれば、スリット長により反射損失の共振ピーク周波数を調整することが可能となり、所望の周波数において、より低損失の層間接続が可能となる。 Further, according to the invention described in claim 1, it is possible to adjust the resonance peak frequency of the reflection loss by slits length, at a desired frequency, it is possible to inter-connect lower loss.
また、請求項1に記載の発明によれば、電磁波のパラレルプレート成分を抑制することが出来、より低損失の層間接続が可能となる。 Further, according to the invention described in claim 1, electromagnetic waves can be suppressed parallel plate components, it is possible to inter-connect lower loss.
また、請求項2に記載の発明によれば、請求項1に記載の発明の効果に加えて、3層構造といった奇数層の構成が可能となり、更に薄型化が可能となる。 Further, according to the invention described in claim 2 , in addition to the effect of the invention described in claim 1, it is possible to configure an odd-numbered layer such as a three-layer structure, and to further reduce the thickness.
さらに、請求項3に記載の発明によれば、請求項1又は2に記載の発明の効果に加えて、任意の形態の伝送線路構造を層間接続することが可能となり、基板設計の自由度が向上する。 Furthermore, according to the invention described in claim 3 , in addition to the effect of the invention described in claim 1 or 2 , it is possible to connect transmission line structures of arbitrary forms between layers, and the degree of freedom in substrate design is increased. improves.
以下、図面に基づいて、本発明における伝送線路層間接続構造の実施の形態を詳細に説明する。 Hereinafter, embodiments of a transmission line interlayer connection structure according to the present invention will be described in detail with reference to the drawings.
<第1実施形態>
図1は、本発明における伝送線路層間接続構造の第1実施形態についての概略構成を示す分解斜視図である。
<First Embodiment>
FIG. 1 is an exploded perspective view showing a schematic configuration of a first embodiment of a transmission line interlayer connection structure in the present invention.
本発明の第1の実施形態に係る伝送線路層間接続構造100は、図1に示すように、第2の導体層3B、第3の誘電体層1C、第2の地導体層2B、第2の誘電体層1B、第1の地導体層2A、第1の誘電体層1A、第1の導体層3Aがこの順に下から積層されて構成されている。 As shown in FIG. 1, the transmission line interlayer connection structure 100 according to the first embodiment of the present invention includes a second conductor layer 3B, a third dielectric layer 1 C , a second ground conductor layer 2B, The second dielectric layer 1 B , the first ground conductor layer 2 A, the first dielectric layer 1 A, and the first conductor layer 3 A are laminated in this order from the bottom.
ここで、第1の導体層3A及び第2の導体層3Bには、それぞれ第1の給電線路4A及び第2の給電線路4Bが形成されており、それらの終端部には地導体パターン5A及び5Bが接続されている。このとき、必要とする特性に応じて接続部に後述のようにスリットを形成してもよい。 Here, a first feed line 4A and a second feed line 4B are formed in the first conductor layer 3A and the second conductor layer 3B, respectively, and ground conductor patterns 5A and 5B is connected. At this time, a slit may be formed in the connecting portion as will be described later according to the required characteristics.
また、第1の地導体層2A及び第2の地導体層2Bには、第1の導体層3A及び第2の導体層3Bに形成された地導体パターン5A及び5Bに対応した位置に、それぞれスロット6A及びスロット6Bが形成されている。このスロット6A及び6Bは、地導体パターン5Aと地導体パターン5Bとの間の電磁波通過のための窓としての機能を果たしている。 In addition, the first ground conductor layer 2A and the second ground conductor layer 2B have positions corresponding to the ground conductor patterns 5A and 5B formed on the first conductor layer 3A and the second conductor layer 3B, respectively. Slots 6A and 6B are formed. The slots 6A and 6B serve as a window for electromagnetic wave passage between the ground conductor pattern 5A and the ground conductor pattern 5B.
更に、特に本発明においては、地導体パターン5Aと、第1の地導体層2Aと、第2の地導体層2Bと、地導体パターン5Bとを電気的に接続するためのビアホール群10を、スロット6A及び6Bの周辺に対応する位置に規則的に形成したことを特徴とする。 Further, particularly in the present invention, the via hole group 10 for electrically connecting the ground conductor pattern 5A, the first ground conductor layer 2A, the second ground conductor layer 2B, and the ground conductor pattern 5B, It is characterized by being regularly formed at positions corresponding to the periphery of the slots 6A and 6B.
図2は、導体層3A(3B)の平面図である。詳細には、導体層3A(3B)は、給電線路4A(4B)の終端部に地導体層と同電位の地導体パターン5A(5B)が接続され、その接続部には反射損失の共振ピーク周波数を調整するためのスリット7A(7B)が形成されている。 FIG. 2 is a plan view of the conductor layer 3A (3B). Specifically, in the conductor layer 3A (3B), a ground conductor pattern 5A (5B) having the same potential as that of the ground conductor layer is connected to a terminal portion of the feeder line 4A (4B), and a resonance peak of reflection loss is connected to the connection portion. Slits 7A (7B) for adjusting the frequency are formed.
また、地導体パターン5A(5B)には、地導体層2A(2B)に形成したスロット6A(6B)の周囲に対応した位置に、地導体層2A(2B)と電気的に接続するためのビアホール群10が形成されている。 The ground conductor pattern 5A (5B) is electrically connected to the ground conductor layer 2A (2B) at a position corresponding to the periphery of the slot 6A (6B) formed in the ground conductor layer 2A (2B). A via hole group 10 is formed.
このビアホール群の間隔は、使用する周波数の線路実効波長の4分の1以下で形成するのが好ましい。ビアホール群の間隔が線路実効波長の4分の1以上になると、電磁波のパラレルプレート成分が増大し、結果として伝送損失が増大するからである。 It is preferable that the interval between the via hole groups is set to be equal to or less than ¼ of the effective line wavelength of the frequency to be used. This is because the parallel plate component of the electromagnetic wave increases and the transmission loss increases as a result of the interval between the via hole groups being equal to or greater than one quarter of the line effective wavelength.
図3は、導体層3A(3B)の変形例の平面図である。このように給電線路4A(4B)と地導体パターンとの接続部は必要とする特性に応じてスリットを形成しなくてもよい。 FIG. 3 is a plan view of a modified example of the conductor layer 3A (3B). As described above, the connection portion between the feed line 4A (4B) and the ground conductor pattern may not be formed with a slit according to the required characteristics.
図4は、地導体層2A(2B)の平面図である。地導体層2A(2B)に形成するスロット6A(6B)の給電線路方向の長さL1及びその直角方向の長さL2は使用する周波数の線路実効波長の0.5倍以上とするのが好ましい。L1及びL2が使用する線路実効波長の0.5倍未満の場合は、前記キャビティ構造から放射される電磁波の通過を妨げることになり、結果として伝送損失が増大するからである。 FIG. 4 is a plan view of the ground conductor layer 2A (2B). The length L1 of the slot 6A (6B) formed in the ground conductor layer 2A (2B) in the feed line direction and the length L2 in the direction perpendicular thereto are preferably 0.5 times or more of the effective line wavelength of the frequency used. . This is because when L1 and L2 are less than 0.5 times the effective line wavelength used, the electromagnetic wave radiated from the cavity structure is prevented from passing, resulting in an increase in transmission loss.
また、地導体層間を接続するビアホール群11は、スロット6A(6B)の周囲を一周するように形成するほうが好ましい。 The via hole group 11 connecting the ground conductor layers is preferably formed so as to go around the slot 6A (6B).
尚、上述した第1実施形態のように2つの地導体層2A及び2Bを用いるのが一般的であるが、図5のように、第2の地導体層2Bを取り除き、第1の地導体層2Aを第1の導体層3Aと第2の導体層3Bとの共通の地導体層とすることも可能である。かかる構成によれば、3層構造といった奇数層の構造が可能となり、更に薄型化が図れる。 In general, two ground conductor layers 2A and 2B are used as in the first embodiment described above. However, as shown in FIG. 5, the second ground conductor layer 2B is removed and the first ground conductor is removed. The layer 2A may be a common ground conductor layer for the first conductor layer 3A and the second conductor layer 3B. According to such a configuration, an odd-numbered layer structure such as a three-layer structure is possible, and the thickness can be further reduced.
<第2実施形態>
図6は、本発明における伝送線路層間接続構造の第2実施形態の概略構成を示す分解斜視図である。
<Second Embodiment>
FIG. 6 is an exploded perspective view showing a schematic configuration of the second embodiment of the transmission line interlayer connection structure in the present invention.
第1の実施形態においては、マイクロストリップ線路同士を接続するための伝送線路層間接続構造を説明したが、第2の実施形態においては、本発明の伝送線路層間接続構造を、マイクロストリップ線路とストリップ線路との接続に応用した。尚、第1実施形態と同一構成物には同符号を付し、その説明を省略する。 In the first embodiment, the transmission line interlayer connection structure for connecting the microstrip lines to each other has been described. However, in the second embodiment, the transmission line interlayer connection structure of the present invention is replaced with a microstrip line and a strip. It was applied to the connection with the track. In addition, the same code | symbol is attached | subjected to the same structure as 1st Embodiment, and the description is abbreviate | omitted.
図6に示すように、第2実施形態における伝送線路層間接続構造200は、マイクロストリップ線路12とストリップ線路13を接続している。ストリップ線路13は、第1の地導体層2A、第2の誘電体層1B、第2の導体層3B、第3の誘電体層1C、及び第3の地導体層2Cで構成されている。 As shown in FIG. 6, the transmission line interlayer connection structure 200 in the second embodiment connects the microstrip line 12 and the strip line 13. The strip line 13 includes a first ground conductor layer 2A, a second dielectric layer 1B, a second conductor layer 3B, a third dielectric layer 1C, and a third ground conductor layer 2C.
<第3実施形態>
図7は、本発明における伝送線路層間接続構造の第3実施形態の概略構成を示す分解斜視図である。
<Third Embodiment>
FIG. 7 is an exploded perspective view showing a schematic configuration of a third embodiment of the transmission line interlayer connection structure in the present invention.
第2の実施形態においては、マイクロストリップ線路とストリップ線路を接続するための伝送線路層間接続構造を説明したが、第3の実施形態においては、本発明の伝送線路層間接続構造をマイクロストリップ線路とコプレーナ線路との接続に応用した。尚、第1の実施形態と同一構成物には同符号を付し、その説明を省略する。 In the second embodiment, the transmission line interlayer connection structure for connecting the microstrip line and the strip line has been described. However, in the third embodiment, the transmission line interlayer connection structure of the present invention is referred to as a microstrip line. It was applied to the connection with the coplanar line. In addition, the same code | symbol is attached | subjected to the same structure as 1st Embodiment, and the description is abbreviate | omitted.
図7に示すように、第3の実施形態における伝送線路層間接続構造300は、マイクロストリップ線路12とコプレーナ線路14を接続している。コプレーナ線路14は、第2の地導体層2B、第3の誘電体層1C、及び第3の導体層3Cで構成されている。 As shown in FIG. 7, the transmission line interlayer connection structure 300 in the third embodiment connects the microstrip line 12 and the coplanar line 14. The coplanar line 14 includes a second ground conductor layer 2B, a third dielectric layer 1C, and a third conductor layer 3C.
以上の実施形態で示す通り、特許文献2の構造におけるビアホール群はIVH(非貫通穴)構造であるのに対して、本発明の構造では、ビアホール群はスルーホール構造をとるため、本発明の接続構造の方が、製造が容易で特性的にも同等以上のものを得ることができる。 As shown in the above embodiment, the via hole group in the structure of Patent Document 2 has an IVH (non-through hole) structure, whereas in the structure of the present invention, the via hole group has a through hole structure. The connection structure is easier to manufacture, and the same or better characteristics can be obtained.
尚、上述の第2実施形態では、マイクロストリップ線路とストリップ線路の組み合わせを説明し、この第3の実施形態では、マイクロストリップ線路とコプレーナ線路との組み合わせを説明したが、本発明はかかる組み合わせに限られず、マイクロストリップ線路、ストリップ線路及びコプレーナ線路のうち任意の2つの組み合わせが可能である。 In the second embodiment described above, the combination of the microstrip line and the strip line has been described. In the third embodiment, the combination of the microstrip line and the coplanar line has been described. The present invention is not limited, and any two combinations of a microstrip line, a strip line, and a coplanar line are possible.
本発明の伝送線路層間接続構造を実現するための材料の仕様としては、一般的な多層配線板材料であれば特に問題はなく、セラミックス系や有機系の配線板材料を用いることができる。 The material specification for realizing the transmission line interlayer connection structure of the present invention is not particularly limited as long as it is a general multilayer wiring board material, and ceramic or organic wiring board materials can be used.
また、伝送損失を抑制するためには、低誘電率かつ低誘電正接の配線板材料が好ましい。このような材料として、例えば、低誘電正接高耐熱多層材料として市販されているMCL−LX−67Y(日立化成工業株式会社製、商品名)やGEA−LX−67Y(日立化成工業株式会社製、商品名)がある。 In order to suppress transmission loss, a wiring board material having a low dielectric constant and a low dielectric loss tangent is preferable. As such a material, for example, MCL-LX-67Y (manufactured by Hitachi Chemical Co., Ltd., trade name) and GEA-LX-67Y (manufactured by Hitachi Chemical Co., Ltd.) Product name).
また、多層配線板を作製する際に用いる銅箔に関しても特に規定は無く、一般的なものを用いることができるが、伝送損失を抑制するためには銅箔の粗化形状はできるだけ平坦なものが好ましい。このような材料として、例えば3EC−VLP−12(三井金属鉱業株式会社製、商品名)がある。 In addition, there is no particular restriction on the copper foil used when manufacturing the multilayer wiring board, and a general one can be used. However, in order to suppress transmission loss, the roughened shape of the copper foil is as flat as possible. Is preferred. As such a material, for example, 3EC-VLP-12 (Mitsui Metal Mining Co., Ltd., trade name) is available.
以下、本発明の伝送線路層間接続構造の実施例について説明する。 Examples of the transmission line interlayer connection structure of the present invention will be described below.
先ず、実施例の製造手順について説明する。図8は、実施例の製造手順を示すフローチャートである。 First, the manufacturing procedure of an Example is demonstrated. FIG. 8 is a flowchart showing the manufacturing procedure of the embodiment.
先ず、板厚0.3mm及び銅箔厚さ12μmの銅箔張積層板(日立化成工業株式会社製、商品名MCL−LX−67Yに、後にエッチングにより形成するスロットを取り囲む位置にビアホールの穴あけをし、無電解めっきを施した。そして、5mm角のスロット6A及びスロット6Bをエッチングによりパターニングして内層回路板(2A、1C、2B)を作製する(ステップS1)。 First, a copper foil-clad laminate with a plate thickness of 0.3 mm and a copper foil thickness of 12 μm (made by Hitachi Chemical Co., Ltd., product name MCL-LX-67Y, a via hole is drilled at a position surrounding a slot to be formed later by etching. Then, the inner layer circuit board (2A, 1C, 2B) is manufactured by patterning the 5 mm square slot 6A and the slot 6B by etching (step S1).
次に、上から12μm銅箔(三井金属鉱業株式会社製、商品名3EC−VLP−12)、プリプレグ(日立化成工業株式会社製、商品名GEA−LX−67Y)、ステップS1で得られた内層回路板、プリプレグ(日立化成工業株式会社製、商品名GEA−LX−67Y)、12μm銅箔(三井金属鉱業株式会社製、商品名3EC−VLP−12)の順にそれらを重ね、温度230℃、圧力3MPa、時間60分の条件で積層一体化した多層回路板(3A、1A、2A、1C、2B、1B、3B)を作製する(ステップS2)。 Next, 12 μm copper foil (trade name 3EC-VLP-12, manufactured by Mitsui Mining & Smelting Co., Ltd.), prepreg (trade name GEA-LX-67Y, manufactured by Hitachi Chemical Co., Ltd.), inner layer obtained in step S1 from the top Circuit board, prepreg (manufactured by Hitachi Chemical Co., Ltd., trade name GEA-LX-67Y), 12 μm copper foil (trade name 3EC-VLP-12, made by Mitsui Mining & Smelting Co., Ltd.) A multilayer circuit board (3A, 1A, 2A, 1C, 2B, 1B, 3B) that is laminated and integrated under conditions of a pressure of 3 MPa and a time of 60 minutes is manufactured (step S2).
最後に、ステップS2で得られた多層回路板に対し、内層回路板に形成したスロット6A及びスロット6Bを取り囲む位置にビアホールを穴あけした後、無電解めっきを施す。そして、幅0.7mmの給電線路4A及び4B、給電線路の先端部の地導体パターン5A及び5B、スリット8A及び8Bをエッチングによりパターニングして24GHz用伝送線路層間接続構造100を得る(ステップS3)。 Finally, via holes are formed in the multilayer circuit board obtained in step S2 at positions surrounding the slots 6A and 6B formed in the inner layer circuit board, and then electroless plating is performed. Then, the feed line 4A and 4B having a width of 0.7 mm, the ground conductor patterns 5A and 5B at the tip of the feed line, and the slits 8A and 8B are patterned by etching to obtain the transmission line interlayer connection structure 100 for 24 GHz (step S3). .
<比較例1>
ここで、比較例の伝送線路層間接続構造について説明する。以下、実施比較例の製造手順について説明する。図9は、比較例の製造手順を示すフローチャートである。
<Comparative Example 1>
Here, the transmission line interlayer connection structure of the comparative example will be described. Hereinafter, the manufacturing procedure of the embodiment comparative example will be described. FIG. 9 is a flowchart showing the manufacturing procedure of the comparative example.
先ず、板厚0.3mm及び銅箔厚さ12μmの銅箔張積層板(日立化成工業株式会社製、商品名MCL−LX−67Yの両面に、5mm角のスロット6A及びスロット6B、3mm角の無給電パッチパターン9A及び無給電パッチパターン9Bをエッチングによりパターニング(図11)して内層回路板(2A、1C、2B)を作製する(ステップS1’)。 First, a copper foil-clad laminate with a thickness of 0.3 mm and a thickness of 12 μm (made by Hitachi Chemical Co., Ltd., trade name MCL-LX-67Y, 5 mm square slot 6A and slot 6B, 3 mm square The parasitic patch pattern 9A and the parasitic patch pattern 9B are patterned by etching (FIG. 11) to produce the inner layer circuit boards (2A, 1C, 2B) (step S1 ′).
次に、上から12μm銅箔(三井金属鉱業株式会社製、商品名3EC−VLP−12)、プリプレグ(日立化成工業株式会社製、商品名GEA−LX−67Y)、ステップS1で得られた内層回路板、プリプレグ(日立化成工業株式会社製、商品名GEA−LX−67Y)、12μm銅箔(三井金属鉱業株式会社製、商品名3EC−VLP−12)の順にそれらを重ね、温度230℃、圧力3MPa、時間60分の条件で積層一体化した多層回路板(3A、1A、2A、1C、2B、1B、3B)を作製する(ステップS2’)。 Next, 12 μm copper foil (trade name 3EC-VLP-12, manufactured by Mitsui Mining & Smelting Co., Ltd.), prepreg (trade name GEA-LX-67Y, manufactured by Hitachi Chemical Co., Ltd.), inner layer obtained in step S1 from the top Circuit board, prepreg (manufactured by Hitachi Chemical Co., Ltd., trade name GEA-LX-67Y), 12 μm copper foil (trade name 3EC-VLP-12, made by Mitsui Mining & Smelting Co., Ltd.) A multilayer circuit board (3A, 1A, 2A, 1C, 2B, 1B, 3B) laminated and integrated under the conditions of a pressure of 3 MPa and a time of 60 minutes is manufactured (step S2 ′).
最後に、ステップS2’で得られた多層回路板に対し、内層回路板に形成したスロット6A及びスロット6Bを取り囲む位置に貫通スルーホールを穴あけした後、無電解めっきを施す。そして、幅0.7mmの給電線路4A及び給電線路4B、地導体パターン5A及び地導体パターン5B、スペース8A及びスペース8Bをエッチングによりパターニング(図12)して24GHz用伝送線路層間接続構造1000(図10)を得る(ステップS3’)。 Finally, through-holes are drilled in positions surrounding the slot 6A and the slot 6B formed in the inner layer circuit board on the multilayer circuit board obtained in step S2 ', and then electroless plating is performed. Then, the feed line 4A and the feed line 4B having a width of 0.7 mm, the ground conductor pattern 5A and the ground conductor pattern 5B, the space 8A and the space 8B are patterned by etching (FIG. 12), and the transmission line interlayer connection structure 1000 for 24 GHz (FIG. 12). 10) is obtained (step S3 ′).
以上のように作製した24GHz用伝送線路層間接続構造100と1000に対して、伝送線路4Aと伝送線路4Bに、高周波プローブ(Cascade製、商品名ACP−GSG500)を接触させ、同軸ケーブル(SUHNER製、商品名SUCOFLEX100)を介して接続されたネットワークアナライザ(Agilent Technologies製、商品名E8364B)から電力を供給すると共に、伝送線路4Aにおける反射損失と、伝送線路4Aから伝送線路4Bの端面に電力が通過する際の伝送損失を測定した。反射損失を測定した結果を図13に、伝送損失を測定した結果を図14に示す。また、各伝送線路層間接続構造の24GHz時の特性をまとめて表1に示す。 A high-frequency probe (manufactured by Cascade, product name ACP-GSG500) is brought into contact with the transmission line 4A and the transmission line 4B with respect to the transmission line interlayer connection structures 100 and 1000 for 24 GHz manufactured as described above, and a coaxial cable (manufactured by SUHNER). In addition to supplying power from a network analyzer (manufactured by Agilent Technologies, product name E8364B) connected via a product name SUCOFLEX100), the power is transmitted from the transmission line 4A to the end face of the transmission line 4B. The transmission loss was measured. The result of measuring the reflection loss is shown in FIG. 13, and the result of measuring the transmission loss is shown in FIG. Table 1 summarizes the characteristics of each transmission line interlayer connection structure at 24 GHz.
図13及び表1から、伝送線路層間接続構造100は、伝送線路層間接続構造1000よりも24GHz近傍での反射損失が小さいことから、この周波数近傍での電磁波の放射が大きいことがわかる。また、図14及び表1から、伝送線路層間接続構造100は、伝送線路層間接続構造1000よりも24GHz近傍での伝送損失が小さく、また伝送損失が小さい周波数領域も広いことがわかる。 From FIG. 13 and Table 1, it can be seen that the transmission line interlayer connection structure 100 has a smaller reflection loss near 24 GHz than the transmission line interlayer connection structure 1000, and therefore the radiation of electromagnetic waves near this frequency is large. 14 and Table 1, it can be seen that the transmission line interlayer connection structure 100 has a transmission loss in the vicinity of 24 GHz smaller than that of the transmission line interlayer connection structure 1000, and a wide frequency region in which the transmission loss is small.
最後に捕捉として、表2及び表3にそれぞれ示した解析条件及び解析モデルでの、本願実施例と特許文献2の層間接続構造の伝送損失の比較を表4に示す。尚、使用した電磁界シミュレータは、Ansoft社製の「HFSS」(商品名)である。 Finally, as a capture, Table 4 shows a comparison of transmission loss of the interlayer connection structure of the present embodiment and Patent Document 2 under the analysis conditions and analysis models shown in Tables 2 and 3, respectively. The electromagnetic field simulator used is “HFSS” (trade name) manufactured by Ansoft.
100、200、300、400 本発明による伝送線路層間接続構造
1000 比較例(従来技術)による伝送線路層間接続構造
1A 第1の誘電体層
1B 第2の誘電体層
1C 第3の誘電体層
2A 第1の地導体層
2B 第2の地導体層
2C 第3の地導体層
3A 第1の導体層
3B 第2の導体層
3C、3A’、3B’ 導体層
4A 第1の給電線路
4B 第2の給電線路
5A 第1の地導体パターン
5B 第2の地導体パターン
6A 第1のスロット
6B 第2のスロット
7A、7B スリット
8A、8B スペース
9A、9B 無給電パッチパターン
10 導体層と地導体層とを接続するビアホール群
11 地導体層間を接続するビアホール群
12 マイクロストリップ線路
13 ストリップ線路
14 コプレーナ線路
15 第1の伝送線路
16 第2の伝送線路
100, 200, 300, 400 Transmission line interlayer connection structure 1000 according to the present invention Transmission line interlayer connection structure 1A according to comparative example (prior art) 1st dielectric layer 1B 2nd dielectric layer 1C 3rd dielectric layer 2A 1st ground conductor layer 2B 2nd ground conductor layer 2C 3rd ground conductor layer 3A 1st conductor layer 3B 2nd conductor layer 3C, 3A ', 3B' conductor layer 4A 1st feed line 4B 2nd Feed line 5A First ground conductor pattern 5B Second ground conductor pattern 6A First slot 6B Second slot 7A, 7B Slit 8A, 8B Space 9A, 9B Parasitic patch pattern 10 Conductor layer and ground conductor layer Via hole group 11 connecting the ground conductor layers 12 microstrip line 13 strip line 14 coplanar line 15 first transmission line 16 second transmission line
Claims (3)
第2の給電線路の終端部に地導体層と同電位となる第2の地導体パターンが接続された第2の導体層と、第3の誘電体層と、第2のスロットが形成された第2の地導体層とを積層することにより構成された第2の伝送線路とを備え、
前記第1の導体層、前記第1の地導体層、前記第2の地導体層及び前記第2の導体層の順になるように各層を積層一体化した伝送線路層に対して、前記第1の地導体パターンと、前記第1の地導体層と、前記第2の地導体層と、前記第2の地導体パターンとの間を、前記第1のスロットと前記第2のスロットとの周囲に形成したビアホール群により電気的に接続し、
前記第1のスロットの前記第1の給電線路に平行な方向の長さと前記第1の給電線路に垂直な方向の長さは、使用する周波数の線路実効波長の0.5倍以上であり、
前記第2のスロットの前記第2の給電線路に平行な方向の長さと前記第2の給電線路に垂直な方向の長さは、使用する周波数の線路実効波長の0.5倍以上であり、
前記ビアホール群の間隔は、使用する周波数の線路実効波長の4分の1以下であり、
前記第1の給電線路と前記第1の地導体パターンとの接続部、及び前記第2の給電線路と前記第2の地導体パターンとの接続部のそれぞれにスリットを形成したことを特徴とする伝送線路層間接続構造。 A first conductor layer having a first ground conductor pattern connected to the ground conductor layer at the end of the first feeder line, a first dielectric layer, and a first slot are formed. A first transmission line configured by laminating a first ground conductor layer and a second dielectric layer;
A second conductor layer in which a second ground conductor pattern having the same potential as that of the ground conductor layer is connected to the terminal portion of the second feeder line, a third dielectric layer, and a second slot are formed. A second transmission line configured by laminating a second ground conductor layer,
The first conductor layer, the first ground conductor layer, the second ground conductor layer, and the second conductor layer are stacked in a unified manner so that the layers are in order, the first conductor layer, the first ground conductor layer, the second ground conductor layer, and the second conductor layer. Between the first slot and the second slot between the ground conductor pattern, the first ground conductor layer, the second ground conductor layer, and the second ground conductor pattern. Electrically connected by a group of via holes formed in
The length of the first slot in the direction parallel to the first feed line and the length in the direction perpendicular to the first feed line are at least 0.5 times the effective line wavelength of the frequency to be used,
The length of the second slot in the direction parallel to the second feed line and the length in the direction perpendicular to the second feed line are at least 0.5 times the effective line wavelength of the frequency used,
The interval between the via hole groups is not more than one quarter of the line effective wavelength of the frequency used,
A slit is formed in each of a connection portion between the first feed line and the first ground conductor pattern and a connection portion between the second feed line and the second ground conductor pattern. Transmission line interlayer connection structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006011051A JP4867359B2 (en) | 2005-07-06 | 2006-01-19 | Transmission line interlayer connection structure |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005197475 | 2005-07-06 | ||
JP2005197475 | 2005-07-06 | ||
JP2006011051A JP4867359B2 (en) | 2005-07-06 | 2006-01-19 | Transmission line interlayer connection structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007043643A JP2007043643A (en) | 2007-02-15 |
JP4867359B2 true JP4867359B2 (en) | 2012-02-01 |
Family
ID=37801178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006011051A Expired - Fee Related JP4867359B2 (en) | 2005-07-06 | 2006-01-19 | Transmission line interlayer connection structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4867359B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5597065B2 (en) * | 2010-08-27 | 2014-10-01 | 国立大学法人 名古屋工業大学 | Waveguide / planar line converter and high frequency circuit |
JP6105496B2 (en) * | 2014-01-21 | 2017-03-29 | 株式会社デンソー | Batch laminated substrate |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3158031B2 (en) * | 1995-12-21 | 2001-04-23 | 京セラ株式会社 | Microstrip line coupling structure |
JP3610715B2 (en) * | 1997-01-17 | 2005-01-19 | 株式会社日立製作所 | Multilayer MMIC circuit |
JP3965762B2 (en) * | 1998-03-13 | 2007-08-29 | 日立化成工業株式会社 | Triplate line interlayer connector |
JP3379509B2 (en) * | 2000-04-06 | 2003-02-24 | 日本電気株式会社 | Interconnection method between different interlayer coupling holes and multilayer high-frequency transmission line |
JP2001352206A (en) * | 2000-06-07 | 2001-12-21 | Mitsubishi Electric Corp | High-frequency circuit device |
JP2003008310A (en) * | 2001-06-27 | 2003-01-10 | Sumitomo Electric Ind Ltd | High frequency transmission line coupling structure and variable phase shifter using it |
JP3828438B2 (en) * | 2002-03-13 | 2006-10-04 | 三菱電機株式会社 | Waveguide / microstrip line converter |
JP3829787B2 (en) * | 2002-10-10 | 2006-10-04 | 三菱電機株式会社 | Waveguide / microstrip line converter |
JP2004153415A (en) * | 2002-10-29 | 2004-05-27 | Kyocera Corp | High frequency line-waveguide converter |
JP3891918B2 (en) * | 2002-10-29 | 2007-03-14 | Tdk株式会社 | High frequency module |
JP2004187281A (en) * | 2002-11-18 | 2004-07-02 | Matsushita Electric Ind Co Ltd | Transmission line connection apparatus |
JP3929934B2 (en) * | 2003-06-05 | 2007-06-13 | 三菱電機株式会社 | Waveguide / stripline converter |
-
2006
- 2006-01-19 JP JP2006011051A patent/JP4867359B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007043643A (en) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI710163B (en) | Radio frequency connection arrangement | |
WO2011092918A1 (en) | Broadband antenna | |
JP2006024618A (en) | Wiring board | |
JP2005197720A (en) | Multilayer substrate having impedance matching hole | |
US8547187B2 (en) | Printed circuit board impedance matching step for microwave (millimeter wave) devices | |
JP4946150B2 (en) | Electromagnetic coupling structure and multilayer wiring board | |
US20070096992A1 (en) | Antenna and wiring board | |
WO2010013610A1 (en) | Planar antenna | |
KR20150125262A (en) | Multi layer board and manufacturing method of it | |
US9564868B2 (en) | Balun | |
US9716305B2 (en) | Balun | |
KR101577370B1 (en) | Microwave filter | |
JP5527493B1 (en) | Flat cable and electronics | |
JP4867359B2 (en) | Transmission line interlayer connection structure | |
CN113675602B (en) | Antenna module, preparation method thereof and terminal | |
JP2013058887A (en) | Multilayer transmission line board having electromagnetic coupling structure, electromagnetic coupling module having the same and antenna module | |
KR20100005616A (en) | Rf transmission line for preventing loss | |
CN104115328A (en) | Test boards for printed circuit boards in the field of wireless systems | |
JP6035673B2 (en) | Multilayer transmission line plate and antenna module having electromagnetic coupling structure | |
JP2009213125A (en) | Antenna for radar device and manufacturing method therefor | |
US20250062519A1 (en) | Ultra wideband board-to-board transitions for stripline rf transmission lines | |
JP2006140933A (en) | Interlayer connector of transmission line | |
KR102777455B1 (en) | Flexible Printed Circuit Board cable with enhanced shielding performance | |
JP6560623B2 (en) | Antenna device | |
JP2001088097A (en) | Millimeter wave multi-layer substrate module and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |