JP4844077B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4844077B2 JP4844077B2 JP2005299243A JP2005299243A JP4844077B2 JP 4844077 B2 JP4844077 B2 JP 4844077B2 JP 2005299243 A JP2005299243 A JP 2005299243A JP 2005299243 A JP2005299243 A JP 2005299243A JP 4844077 B2 JP4844077 B2 JP 4844077B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- trench
- sacrificial oxide
- corner
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title description 17
- 238000004519 manufacturing process Methods 0.000 title description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 22
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、半導体装置の製造方法に関し、特に、トレンチ構造をMOSゲートとして使用する半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device using a trench structure as a MOS gate.
トレンチ(溝)構造をMOSゲートとして用いる半導体装置において、トレンチはシリコン基板をその表面からエッチングを行うことで形成される。すると、シリコン基板の表面に形成されるトレンチ開口部のコーナーやシリコン基板の内部に形成されるトレンチ底部のコーナーは、直角、もしくは、鋭角のような角張った形状となることがある。 In a semiconductor device using a trench (groove) structure as a MOS gate, a trench is formed by etching a silicon substrate from its surface. Then, the corner of the trench opening formed on the surface of the silicon substrate and the corner of the bottom of the trench formed inside the silicon substrate may have a right angle or an angular shape such as an acute angle.
トレンチ開口部のコーナーやトレンチ底部のコーナーがこのような角張った形状であると、その部分に著しく電界が集中してゲート酸化膜の劣化が進行しやすいため、ゲート酸化膜が絶縁破壊しやすい傾向がある。
さらにはコーナーがこのような角張った形状であると、トレンチ開口部のコーナーやトレンチ底部のコーナー、及び、それらのコーナーの近傍に形成されるゲート酸化膜の膜厚は、それ以外の部分に形成されるゲート酸化膜の膜厚と比べて薄くなることがある。周知の通り、ゲート酸化膜が薄く形成された部分は、ゲート酸化膜が厚く形成された部分に比べて高電界となるため、絶縁破壊しやすい傾向がある。
例えば、特開平7−263692号公報(特許文献1)には、膜厚が均一なゲート酸化膜を形成するために、予め、トレンチ開口部のコーナーやトレンチ底部のコーナーに丸みを帯びた緩やかな面を形成する発明が開示されている。
If the corner of the trench opening or the corner of the bottom of the trench has such an angular shape, the gate oxide film tends to break down easily because the electric field concentrates on the corner and the gate oxide film is likely to deteriorate. There is.
Furthermore, if the corner has such an angular shape, the film thickness of the gate oxide film formed in the corner of the trench opening, the corner of the bottom of the trench, and the vicinity of those corners is formed in other portions. It may be thinner than the thickness of the gate oxide film. As is well known, a portion where the gate oxide film is formed thinly has a higher electric field than a portion where the gate oxide film is formed thick, and therefore, it tends to be easily broken down.
For example, in Japanese Patent Laid-Open No. 7-263692 (Patent Document 1), in order to form a gate oxide film having a uniform film thickness, the corners of the trench opening and the corner of the trench bottom are rounded in advance. An invention for forming a surface is disclosed.
特許文献1に開示された発明によると、トレンチ内壁面に犠牲酸化膜を形成する工程をそれぞれ異なる環境の下で2回行うことで、トレンチ開口部のコーナーやトレンチ底部のコーナーに丸みを形成している。
According to the invention disclosed in
すなわち、第1の犠牲酸化膜を形成する工程は1000℃以上(第1の温度)の酸素雰囲気中で行われ、これにより主としてトレンチ開口部のコーナーに丸みが形成される。また、第2の犠牲酸化膜を形成する工程は950℃(第2の温度)の水蒸気雰囲気中で行われ、これにより主としてトレンチ底部のコーナーに丸みが形成される。
ところで、発明者等の知見によると、第2の犠牲酸化膜8の形成を、特許文献1に記載された温度である950℃(第2の温度)で行うと、第2の犠牲酸化膜8がトレンチ開口部のコーナー6a近傍で著しく薄膜化する。この時、この第2の犠牲酸化膜形成に伴うシリコンの喰われが、第1の犠牲酸化膜を形成する工程で形成されたトレンチ開口部のコーナー6aの丸み(曲率半径)が減少するように作用する(図4傍線矢印方向)。
By the way, according to the knowledge of the inventors, the second sacrificial oxide film 8 is formed when the second sacrificial oxide film 8 is formed at 950 ° C. (second temperature) described in
上述した通り、トレンチ開口部のコーナー6aの丸みが減少するとその部分に著しく電界が集中し、さらにその程度が悪化して直角、もしくは、鋭角のような角張った形状になると、上記に加えて特開平7−263692号に記載される如く、トレンチ内壁面にゲート酸化膜を形成した時にその膜厚が薄くなり、好ましくない。
As described above, when the roundness of the
そこで、本発明の目的とするところは、トレンチ内壁面に第2の犠牲酸化膜を形成するにあたり、トレンチ開口部のコーナーの丸みを著しく減少することなく、且つ、トレンチ底部のコーナーに丸みをを帯びた緩やかな面を形成することができる半導体装置の製造方法、及び、半導体装置を提供することにある。 Accordingly, an object of the present invention is to form a second sacrificial oxide film on the inner wall surface of the trench without significantly reducing the corner roundness of the trench opening and rounding the corner at the bottom of the trench. It is an object of the present invention to provide a method for manufacturing a semiconductor device and a semiconductor device capable of forming a gradual and gentle surface.
上記課題を解決するために、請求項1に係る半導体装置の製造方法は、
シリコン基板にトレンチを形成する第1の工程と、
第1の温度による熱酸化を行って、トレンチの内壁面からシリコン基板の表面に沿って伸延した第1の犠牲酸化膜を膜厚100nmとなるように形成する第2の工程と、
第1の犠牲酸化膜を除去する第3の工程と、
第3の工程の後に、第2の温度による熱酸化を行って、トレンチの内壁面からシリコン基板の表面に沿って伸延した第2の犠牲酸化膜を膜厚50nmとなるように形成する第4の工程と、
第2の犠牲酸化膜を除去する第5の工程と、
第2の犠牲酸化膜が除去されたトレンチの内壁面からシリコン基板の表面に沿ってゲート酸化膜を形成する第6の工程とを含み、
第4の工程は、酸素雰囲気中又は水蒸気雰囲気中において行われ、
第1の温度は、1150℃であり、
第2の温度は、1080℃よりも高く、1120℃以下であり、
第2の犠牲酸化膜を形成する前のトレンチ開口部の曲率半径と第2の犠牲酸化膜を形成した後のトレンチ開口部の曲率半径比(第2の犠牲酸化膜を形成した後の曲率半径/第2の犠牲酸化膜を形成する前の曲率半径)は1.0よりも大きく、
第2の犠牲酸化膜を形成する前のトレンチ底部の曲率半径と第2の犠牲酸化膜を形成した後のトレンチ底部の曲率半径比(第2の犠牲酸化膜を形成した後の曲率半径/第2の犠牲酸化膜を形成する前の曲率半径)は1.0よりも大きいことを特徴とする。
In order to solve the above problems, a method of manufacturing a semiconductor device according to
A first step of forming a trench in a silicon substrate;
A second step of performing thermal oxidation at a first temperature to form a first sacrificial oxide film extending from the inner wall surface of the trench along the surface of the silicon substrate to a thickness of 100 nm ;
A third step of removing the first sacrificial oxide film;
After the third step, thermal oxidation is performed at a second temperature to form a second sacrificial oxide film extending from the inner wall surface of the trench along the surface of the silicon substrate to a thickness of 50 nm . And the process of
A fifth step of removing the second sacrificial oxide film;
Forming a gate oxide film along the surface of the silicon substrate from the inner wall surface of the trench from which the second sacrificial oxide film has been removed ,
The fourth step is performed in an oxygen atmosphere or a water vapor atmosphere,
The first temperature is 1150 ° C.
The second temperature is higher than 1080 ° C. and 1120 ° C. or lower,
The curvature radius ratio of the trench opening before forming the second sacrificial oxide film and the curvature radius ratio of the trench opening after forming the second sacrificial oxide film (the radius of curvature after forming the second sacrificial oxide film) / The radius of curvature before forming the second sacrificial oxide film) is greater than 1.0,
The ratio of the radius of curvature of the trench bottom before forming the second sacrificial oxide film and the radius of curvature of the trench bottom after forming the second sacrificial oxide film (the radius of curvature after the formation of the second sacrificial oxide film / the first The radius of curvature before the formation of the
これにより、トレンチ開口部のコーナーの丸みを著しく損なうことなく、第2の犠牲酸化膜を形成することができる(第4の工程)。また、トレンチ底部のコーナーに丸みを帯びた緩やかな面が形成される。 Thus, the second sacrificial oxide film can be formed without significantly impairing the corner roundness of the trench opening (fourth step). In addition, a rounded gentle surface is formed at the corner of the trench bottom .
以下、本発明を実施するための最良の形態を図面を用いて説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
図1(a)〜(g)は、本実施形態における半導体装置の製造方法を工程順に示した半導体装置の断面図である。図1において、参照番号1はシリコン基板、2は熱酸化膜、3はシリコン窒化膜、4はフォトレジスト膜マスク、5はトレンチ形成領域、6はトレンチ、6aはトレンチ6の開口部のコーナー、6bはトレンチ6の底部のコーナー、6cはトレンチ6の側壁、6dはトレンチ6の底部、7は第1の犠牲酸化膜、8は第2の犠牲酸化膜、9はゲート酸化膜(シリコン酸化膜)を示している。なお、参照番号は付さないが、トレンチ6の開口部のコーナー6a、底部のコーナー6b、側壁6c、及び、底部6dを総称して、トレンチ6の内壁面と言う。
FIG. 1A to FIG. 1G are cross-sectional views of a semiconductor device illustrating a method for manufacturing a semiconductor device according to this embodiment in the order of steps. In FIG. 1,
図1(a)に示す工程において、シリコン基板1の表面に、熱酸化により厚さ約500Å程度の熱酸化膜2(例えば、SiO2、SiON等)を形成する。その後、LP−CVD(Low Pressure Chemical Vapor Deposition)法により、熱酸化膜2の全面に、ストッパ層となる厚さ約150〜200nmのシリコン窒化膜3(例えば、Si3N4)を形成する。
In the step shown in FIG. 1A, a thermal oxide film 2 (eg,
次いで、図1(b)に示す工程において、フォトリソグラフィー工程により、シリコン基板1の表面の半導体素子を形成しようとする活性領域を覆うとともに、トレンチ6を形成しようとする領域を開口したフォトレジスト膜マスク4を形成する。その後、フォトレジスト膜マスク4を用いたドライエッチングにより、シリコン窒化膜3、及び、熱酸化膜2をパターニングして、シリコン基板1のうちトレンチ6を形成しようとする領域5を露出する。
Next, in the step shown in FIG. 1B, a photoresist film that covers the active region where the semiconductor element is to be formed on the surface of the
次いで、図1(c)に示す工程において、アッシング等の方法によりフォトレジスト膜マスク4を除去する。その後に、パターンニングされたシリコン窒化膜3をマスクとして、シリコン基板1に対してドライエッチングを施して、シリコン基板1の露出している領域5にシリコン基板1の表面に開口部、シリコン基板1の内部に底部6dを備えたトレンチ6を形成する。本工程実施後におけるトレンチ6の拡大図を図3(a)に示す。図3(a)に示すように、トレンチ開口部のコーナー6a、及び、トレンチ底部のコーナー6bは、共に角張った形状となる。また、トレンチ内壁面には、図示しないダメージ層(多結晶部)が生じている。
Next, in the step shown in FIG. 1C, the photoresist film mask 4 is removed by a method such as ashing. Thereafter, dry etching is performed on the
次いで、図1(d)に示す工程において、シリコン窒化膜3をリン酸によるエッチングで除去し、その後、熱酸化膜2を希HF(弗酸)によるエッチングで除去する。なお、熱酸化膜2、及び、シリコン窒化膜3が除去されたことにより、シリコン基板1の表面が露出する。
Next, in the step shown in FIG. 1D, the silicon nitride film 3 is removed by etching with phosphoric acid, and then the
次いで、図1(e)に示す工程において、酸素雰囲気中の970℃以上の第1の温度(例えば、1150℃)による熱酸化により、トレンチ6の内壁面、及び、シリコン基板1の表面に、厚さが50〜200nm程度、例えば、約100nmの第1の犠牲酸化膜7を形成する。この時、第1の犠牲酸化膜7は、上述したトレンチ6の内壁面に生じたダメージ層(多結晶部)を取り込む。
Next, in the step shown in FIG. 1E, the inner wall surface of the
ここで、第1の温度を970度以上と設定したのは、970度はトレンチ開口部のコーナー6a、及び、その近傍に形成する第1の犠牲酸化膜7がその温度で粘性流動し始めるため、その内部応力が緩和されることで、トレンチ開口部のコーナー6aに丸みを形成するように作用する温度だからである。なお、本工程においては、第1の温度を1150度とした。この温度は、第1の犠牲酸化膜7の粘性流動がさらに活発化するため内部応力が速やかに緩和されて、トレンチ開口部のコーナー6aに丸みを形成するのに最も好適な温度のためである。
Here, the reason why the first temperature is set to 970 ° C. or more is that, at 970 ° C., the
したがって、第1の温度において、第1の犠牲酸化膜7は粘性流動するため、酸化速度の低下を招く内部応力の増加が抑制される。特に、トレンチ開口部のコーナー6aでは、第1の犠牲酸化膜7の粘性流動による内部応力の緩和を受けて、トレンチ6の側壁6cや底部6dよりも豊富に酸化剤が供給されることによる酸化速度が速い状態が維持される。すると、第1の犠牲酸化膜7は、トレンチ開口部のコーナー6aが丸みを帯びた緩やかな面となるように作用する。
Therefore, at the first temperature, the first sacrificial oxide film 7 flows in a viscous manner, so that an increase in internal stress that causes a decrease in the oxidation rate is suppressed. In particular, at the
この後、トレンチ6の内壁面、及び、シリコン基板1の表面に形成された第1の犠牲酸化膜7は、希HF(弗酸)により除去される。この時、第1の犠牲酸化膜7が取り込んだダメージ層(多結晶部)も除去される。すると、トレンチ6の内壁面は平滑化し、後述する図1(g)に示す工程で形成するゲート酸化膜9の膜厚の均一化に寄与する。
Thereafter, the first sacrificial oxide film 7 formed on the inner wall surface of the
本工程実施後におけるトレンチ6の拡大図を図3(b)に示す。トレンチ開口部のコーナー6aには、丸みを有する緩やかな面が形成されているものの、トレンチ底部のコーナー6bは、角張った部分が残っている。
FIG. 3B shows an enlarged view of the
次いで、図1(f)に示す工程において、酸素雰囲気中の第2の温度による熱酸化により、トレンチ6の内壁面、及び、シリコン基板1の表面に、厚さが50〜200nm程度、例えば、約50nmとなるように第2の犠牲酸化膜8を形成する。第2の温度は、第2の犠牲酸化膜8に粘性流動が発生するものの、その粘性流動が第1の温度(例えば、1150℃)ほど活発ではない温度、例えば、1050℃に設定される。
Next, in the step shown in FIG. 1F, the thickness of the inner wall surface of the
第2の温度をこのように設定することにより、凹コーナーの故にトレンチ6の側壁6cや底部6dよりも高い内部応力となるトレンチ底部のコーナー6b及びその近傍で、その高い内部応力を緩和しすぎることがないため、トレンチ底部のコーナー6bに残っていた角張った部分に丸みを形成できると共に、第1の犠牲酸化膜を形成する工程で形成されたトレンチ開口部のコーナー6aの丸み(曲率半径)の減少を抑制できる。なお、第2の犠牲酸化膜を形成する雰囲気は酸素雰囲気中に限定されず、例えば、水蒸気雰囲気中でもよい。
By setting the second temperature in this way, the high internal stress is excessively relaxed at and near the
この後、トレンチ6の内壁面、及び、シリコン基板1の表面に形成された第2の犠牲酸化膜8は、希HF(弗酸)により除去される。
Thereafter, the inner wall surface of the
本工程実施後におけるトレンチ6の拡大図を図3(c)に示す。トレンチ6の内壁面、及び、シリコン基板1の表面に第2の温度で第2の犠牲酸化膜8を形成することにより、トレンチ開口部のコーナー6aの丸みが著しく減少することなく、トレンチ底部のコーナー6bは丸みを有する緩やかな面が形成されている。
An enlarged view of the
次いで、図1(g)に示す工程において、例えば、約1000℃の酸素雰囲気中で熱酸化を行って、トレンチ6の内壁面、及び、シリコン基板1の表面に、600Å程度の厚さのゲート酸化膜9を形成する。なお、図1(a)〜(f)に示す製造工程を経ているため、本工程において形成するゲート酸化膜9の膜厚は、ほぼ均一となる。
Next, in the step shown in FIG. 1G, for example, thermal oxidation is performed in an oxygen atmosphere at about 1000 ° C., and a gate having a thickness of about 600 mm is formed on the inner wall surface of the
ところで、図1(g)に示す工程後の製造工程についての説明及び図示は省略するが、例えば、Pドープポリシリコン膜をLP−CVD法を用いてトレンチ6を埋め戻すと共にシリコン基板1の表面に堆積する工程、シリコン基板1の表面に堆積したPドープポリシリコン膜をフォトレジスト膜マスクを用いてドライエッチングすることで、所望の位置を選択的に除去してゲート電極を形成する工程、ソース・ドレイン、層間絶縁膜、配線、パッシベーション膜を形成する工程等、を経てトレンチ構造をMOSゲートとして使用する半導体装置を完成する。
By the way, although explanation and illustration about the manufacturing process after the process shown in FIG. 1 (g) are omitted, for example, a P-doped polysilicon film is buried in the
次に、発明者等が鋭意実験を行って得られた実験結果を図2を用いて説明する。 Next, the experimental results obtained by the inventors in earnest experiments will be described with reference to FIG.
まず、図2(a)について説明する。図2(a)は、第2の犠牲酸化膜8を形成する熱酸化工程(図1(f)に示す工程)を実施する前後におけるトレンチ底部のコーナー6bの曲率半径比(第2の犠牲酸化膜を形成した後の曲率半径/第2の犠牲酸化膜を形成する前の曲率半径)を縦軸に、第2の犠牲酸化膜8を形成するための熱酸化工程を実施する時の温度(第2の温度)を横軸に示したグラフである。
First, FIG. 2A will be described. FIG. 2A shows the radius-of-curvature ratio (second sacrificial oxidation) of the
図2(a)に示すように、第2の温度が約1120℃を超える設定の場合、トレンチ底部のコーナー6bの曲率半径比は約1.0である。これは、第2の温度が約1120℃を超える環境下において第2の犠牲酸化膜8を形成するための熱酸化工程を行うと、その熱酸化工程を行う前と比べて、トレンチ底部のコーナー6bの曲率半径(丸み)は、ほとんど変化しないことを表している。
As shown in FIG. 2A, when the second temperature is set to exceed about 1120 ° C., the radius-of-curvature ratio of the
これに対して、第2の温度を約1120℃以下に設定した場合、トレンチ底部のコーナー6bの曲率半径比は1.0を超えている。これは、第2の温度が約1120℃以下の環境下において、第2の犠牲酸化膜8を形成する熱酸化工程を行うと、その熱酸化工程を行う前と比べて、トレンチ底部のコーナー6bの曲率半径(丸み)が増加することを表している。
On the other hand, when the second temperature is set to about 1120 ° C. or less, the curvature radius ratio of the
つまり、図2(a)は、第2の温度にかかわらず、第2の犠牲酸化膜8を形成する熱酸化工程を行っても、トレンチ底部のコーナー6bの丸みが減少することがないことを表している。
That is, FIG. 2A shows that the roundness of the
続いて、図2(b)について説明する。図2(b)は、第2の犠牲酸化膜8を形成する熱酸化工程を実施する前後の、トレンチ開口部のコーナー6aの曲率半径比(第2の犠牲酸化膜を形成した後の曲率半径/第2の犠牲酸化膜を形成する前の曲率半径)を縦軸に、第2の犠牲酸化膜8を形成する工程を実施する時の温度(第2の温度)を横軸に示したグラフである。
Subsequently, FIG. 2B will be described. 2B shows a curvature radius ratio of the
図2(b)に示すように、第2の温度を約1080℃以下に設定した場合、トレンチ開口部のコーナー6aの曲率半径比は1.0以下である。これは、例えば、第2の温度を約1000℃に設定すると、トレンチ開口部のコーナー6aの曲率半径比は約0.3であり、さらに、第2の温度を約970℃以下に設定すると、トレンチ開口部のコーナー6aの曲率半径比は約0.2である。つまり、図2(b)は、第2の温度を約1080℃以下に設定して、第2の犠牲酸化膜8を形成する熱酸化工程を実施すると、その熱酸化工程を実施する前と比べて、トレンチ開口部のコーナー6aの曲率半径(丸み)が減少することを表している。
As shown in FIG. 2B, when the second temperature is set to about 1080 ° C. or less, the radius of curvature ratio of the
これに対して、第2の温度が約1080℃を超える設定の場合、トレンチ開口部のコーナー6aの曲率半径比が1.0を超えている。これは、第2の温度を約1080℃以上に設定して、第2の犠牲酸化膜8を形成する熱酸化工程を実施すると、その熱酸化工程を実施する前と比べて、トレンチ開口部のコーナー6aの曲率半径(丸み)が増加することを表している。
On the other hand, when the second temperature is set to exceed about 1080 ° C., the curvature radius ratio of the
つまり、図2(b)は、第2の犠牲酸化膜8を形成する熱酸化工程を行うことで、トレンチ開口部のコーナー6aの丸みの増加、あるいは、丸みの減少は第2の温度に依存することを表している。
That is, in FIG. 2B, the thermal oxidation process for forming the second sacrificial oxide film 8 is performed, so that the roundness of the
そこで、発明者等は、図2(a)、及び、図2(b)に示される実験結果に基づいて、第2の犠牲酸化膜8を形成するにあたり、トレンチ底部のコーナー6bに丸みを形成しつつ、トレンチ開口部のコーナー6aの曲率半径(丸み)が著しく低下することを抑えることができる第2の温度の範囲を、1000℃以上、1120℃以下とし、好ましくは1000℃以上、1100℃以下、さらに好ましくは1000℃以上、1080℃以下と設定した。
Therefore, the inventors formed a
この温度範囲において第2の犠牲酸化膜8を形成すれば、トレンチ開口部のコーナー6aの曲率半径比が著しく低下することがない。これにより、電界がゲート酸化膜9の特定の部分に集中して絶縁破壊することを防止できる。さらに、ゲート酸化膜9の劣化の進行を防止できるため、半導体装置の特性や信頼性を高めることもできる。
If the second sacrificial oxide film 8 is formed in this temperature range, the curvature radius ratio of the
以上、本発明を実施するための最良の形態について説明したが、本発明は上述した実施形態のみに限定されるものではなく、本発明の趣旨を逸脱しない範囲において、数々の変形実施が可能である。 Although the best mode for carrying out the present invention has been described above, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. is there.
1・・・シリコン基板、2・・・熱酸化膜、3・・・シリコン窒化膜、4・・・フォトレジスト膜マスク、5・・・トレンチ形成領域、6・・・トレンチ、6a・・・トレンチ6の開口部のコーナー、6b・・・トレンチ6の底部のコーナー、6c・・・トレンチ6の側壁、6d・・・トレンチ6の底部、7・・・第1の犠牲酸化膜、8・・・第2の犠牲酸化膜、9・・・ゲート酸化膜(シリコン酸化膜)
DESCRIPTION OF
Claims (1)
第1の温度による熱酸化を行って、前記トレンチの内壁面から前記シリコン基板の表面に沿って伸延した第1の犠牲酸化膜を膜厚100nmとなるように形成する第2の工程と、
前記第1の犠牲酸化膜を除去する第3の工程と、
前記第3の工程の後に、第2の温度による熱酸化を行って、前記トレンチの内壁面から前記シリコン基板の表面に沿って伸延した第2の犠牲酸化膜を膜厚50nmとなるように形成する第4工程と、
前記第2の犠牲酸化膜を除去する第5の工程と、
前記第2の犠牲酸化膜が除去された前記トレンチの内壁面から前記シリコン基板の表面に沿ってゲート酸化膜を形成する第6の工程とを含み、
前記第4の工程は、酸素雰囲気中又は水蒸気雰囲気中において行われ、
前記第1の温度は、1150℃であり、
前記第2の温度は、1080℃よりも高く、1120℃以下であり、
前記第2の犠牲酸化膜を形成する前の前記トレンチ開口部の曲率半径と前記第2の犠牲酸化膜を形成した後の前記トレンチ開口部の曲率半径比(前記第2の犠牲酸化膜を形成した後の曲率半径/前記第2の犠牲酸化膜を形成する前の曲率半径)は1.0よりも大きく、
前記第2の犠牲酸化膜を形成する前の前記トレンチ底部の曲率半径と前記第2の犠牲酸化膜を形成した後の前記トレンチ底部の曲率半径比(前記第2の犠牲酸化膜を形成した後の曲率半径/前記第2の犠牲酸化膜を形成する前の曲率半径)は1.0よりも大きいことを特徴とする半導体装置の製造方法。 A first step of forming a trench in a silicon substrate;
A second step of performing thermal oxidation at a first temperature to form a first sacrificial oxide film extending from the inner wall surface of the trench along the surface of the silicon substrate to a thickness of 100 nm ;
A third step of removing the first sacrificial oxide film;
After the third step, thermal oxidation at a second temperature is performed to form a second sacrificial oxide film extending from the inner wall surface of the trench along the surface of the silicon substrate to a film thickness of 50 nm. And a fourth step to
A fifth step of removing the second sacrificial oxide film;
Forming a gate oxide film along the surface of the silicon substrate from the inner wall surface of the trench from which the second sacrificial oxide film has been removed ,
The fourth step is performed in an oxygen atmosphere or a water vapor atmosphere,
The first temperature is 1150 ° C .;
The second temperature is higher than 1080 ° C and not higher than 1120 ° C,
The ratio of the radius of curvature of the trench opening before the formation of the second sacrificial oxide film and the radius of curvature of the trench opening after the formation of the second sacrificial oxide film (formation of the second sacrificial oxide film) (The radius of curvature after the process / the radius of curvature before the formation of the second sacrificial oxide film) is greater than 1.0,
The ratio of the curvature radius of the trench bottom before forming the second sacrificial oxide film to the curvature radius of the trench bottom after forming the second sacrificial oxide film (after forming the second sacrificial oxide film) (Radius of curvature / curvature radius before forming the second sacrificial oxide film) is larger than 1.0 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299243A JP4844077B2 (en) | 2005-10-13 | 2005-10-13 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299243A JP4844077B2 (en) | 2005-10-13 | 2005-10-13 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007109888A JP2007109888A (en) | 2007-04-26 |
JP4844077B2 true JP4844077B2 (en) | 2011-12-21 |
Family
ID=38035517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005299243A Expired - Fee Related JP4844077B2 (en) | 2005-10-13 | 2005-10-13 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4844077B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5500002B2 (en) * | 2010-08-31 | 2014-05-21 | 株式会社デンソー | Method for manufacturing silicon carbide semiconductor device |
JP2015072944A (en) * | 2013-10-01 | 2015-04-16 | 住友電気工業株式会社 | Silicon carbide semiconductor device and manufacturing method of the same |
CN105990249A (en) * | 2015-02-27 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor structure formation method |
CN109904223A (en) * | 2019-01-23 | 2019-06-18 | 上海华虹宏力半导体制造有限公司 | The process of gate trench top chamfer |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3396553B2 (en) * | 1994-02-04 | 2003-04-14 | 三菱電機株式会社 | Semiconductor device manufacturing method and semiconductor device |
JP3705919B2 (en) * | 1998-03-05 | 2005-10-12 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
JP2002176177A (en) * | 2000-12-07 | 2002-06-21 | Denso Corp | Semiconductor device and its manufacturing method |
JP4670198B2 (en) * | 2001-08-03 | 2011-04-13 | 富士電機システムズ株式会社 | Manufacturing method of semiconductor device |
JP2003124233A (en) * | 2002-08-05 | 2003-04-25 | Hitachi Ltd | Method for manufacturing semiconductor device |
-
2005
- 2005-10-13 JP JP2005299243A patent/JP4844077B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007109888A (en) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111415861A (en) | Method of forming pattern and method of manufacturing semiconductor device using the same | |
JPH10303291A (en) | Semiconductor device and manufacturing method thereof | |
JP2012222201A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP4844077B2 (en) | Manufacturing method of semiconductor device | |
JP4606967B2 (en) | Manufacturing method of semiconductor device | |
JP4339736B2 (en) | Manufacturing method of semiconductor device | |
JP4136145B2 (en) | Manufacturing method of semiconductor device | |
JP2007110005A (en) | Manufacturing method of semiconductor device | |
JP2004014696A (en) | Method for manufacturing semiconductor device | |
JP2001210821A (en) | Semiconductor device and manufacturing method therefor | |
JP2003100860A (en) | Semiconductor device | |
US7595252B2 (en) | Method of manufacturing a semiconductor memory device | |
JP2002237518A (en) | Semiconductor device and manufacturing method therefor | |
JP3748867B2 (en) | Manufacturing method of semiconductor device | |
CN108807267B (en) | Semiconductor device and method of manufacturing the same | |
JP2002190515A (en) | Semiconductor device and its manufacturing method | |
JP2007258603A (en) | Manufacturing method of semiconductor device | |
US6846721B2 (en) | Manufacturing method of semiconductor device | |
JPH11274288A (en) | Manufacture of semiconductor device | |
JP4670198B2 (en) | Manufacturing method of semiconductor device | |
JP2006024605A (en) | Manufacturing method of semiconductor integrated circuit device | |
JP2010027688A (en) | Manufacturing method of semiconductor device | |
JP4631863B2 (en) | Manufacturing method of semiconductor device | |
US20020020867A1 (en) | Semiconductor device and method of manufacturing same | |
JP2006303004A (en) | Semiconductor device manufacturing method and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4844077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |