JP4838155B2 - Method for manufacturing printed circuit board - Google Patents
Method for manufacturing printed circuit board Download PDFInfo
- Publication number
- JP4838155B2 JP4838155B2 JP2007008428A JP2007008428A JP4838155B2 JP 4838155 B2 JP4838155 B2 JP 4838155B2 JP 2007008428 A JP2007008428 A JP 2007008428A JP 2007008428 A JP2007008428 A JP 2007008428A JP 4838155 B2 JP4838155 B2 JP 4838155B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- substrate
- manufacturing
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims description 75
- 238000007747 plating Methods 0.000 claims description 67
- 239000000463 material Substances 0.000 claims description 13
- 239000004743 Polypropylene Substances 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 claims description 5
- -1 polypropylene Polymers 0.000 claims description 5
- 229920001155 polypropylene Polymers 0.000 claims description 5
- 238000004804 winding Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 238000005096 rolling process Methods 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 44
- 229910052802 copper Inorganic materials 0.000 description 38
- 239000010949 copper Substances 0.000 description 38
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- 239000010410 layer Substances 0.000 description 12
- 238000005553 drilling Methods 0.000 description 9
- 239000011889 copper foil Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 4
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000003522 acrylic cement Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Images
Landscapes
- Adhesive Tapes (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
この発明はプリント基板の製造方法に関し、さらに詳しくは、生産効率良く、枚葉基板に均一なめっきを施す方法に関するものである。 The present invention relates to a printed circuit board manufacturing method, and more particularly to a method for uniformly plating a single-wafer substrate with high production efficiency.
従来、プリント基板の製造方法では、長尺の樹脂フィルムを両端よりリールに巻き取った状態で、一方のリールから他方のリールに巻き取りながら各種処理を樹脂フィルムに施す、所謂リールトゥリール方式が行われている(例えば、特許文献1参照)。リールトゥリール方式では、めっき処理工程において連続した基板用フィルムに対してめっき槽内のアノードから電流線が均等に当たるため、形成されるめっき膜の面内均一性は±10%と比較的良好である。一方、このリールトゥリール方式では、プリント基板にスルーホールなどの配線用貫通孔を形成する手法である例えばNCドリリングなどの孔開け工程を、基板用フィルムロールを所定寸法ずつ繰り出しながら随時行うものであった。このため、孔開け作業の回数が作製するプリント基板の数だけ必要となり、めっき処理工程より前の工程で生産効率が大幅に低下する問題を有していた。また、孔開け工程もリールトゥリール方式で行う必要があるため、リールトゥリール方式に適用可能な孔開け装置などの初期投資が必要であった。 Conventionally, in a method for manufacturing a printed circuit board, a so-called reel-to-reel method is used in which a long resin film is wound on a reel from both ends, and various processes are performed on the resin film while winding from one reel to the other. (For example, refer to Patent Document 1). In the reel-to-reel method, since the current line is uniformly applied from the anode in the plating tank to the continuous film for the substrate in the plating process, the in-plane uniformity of the formed plating film is relatively good at ± 10%. is there. On the other hand, in this reel-to-reel system, a hole forming process such as NC drilling, which is a technique for forming a through hole for wiring such as a through hole on a printed board, is performed at any time while feeding a film roll for a substrate by a predetermined size. there were. For this reason, the number of drilling operations is required as many as the number of printed boards to be produced, and there is a problem that the production efficiency is greatly reduced in the process before the plating process. In addition, since the punching process needs to be performed by a reel-to-reel method, an initial investment such as a punching device applicable to the reel-to-reel method is required.
このようなリールトゥリール方式の製造方法に比較して、枚葉方式のプリント基板の製造方法は孔開け作業の回数を削減することができる。すなわち、枚葉方式のプリント基板の製造方法では、複数の枚葉基板を重ね合わせた状態で、一括してNCドリリングなどの孔開け作業が行える利点がある。このように枚葉方式のプリント基板の製造方法では、生産効率を向上できるため、量産されるプリント基板のコストを低減化できるという利点がある。 Compared with such a reel-to-reel manufacturing method, the single-wafer printed circuit board manufacturing method can reduce the number of punching operations. In other words, the single-wafer printed circuit board manufacturing method has an advantage that a drilling operation such as NC drilling can be performed collectively in a state where a plurality of single-wafer substrates are stacked. As described above, the production method of the single-wafer printed circuit board has an advantage that the production efficiency can be improved, and the cost of the mass-produced printed circuit board can be reduced.
このように枚葉処理を行うプリント基板の製造方法の具体例としては、以下に説明する(1)〜(4)の手順で行われるものが知られている(例えば、特許文献2参照)。 As a specific example of a method of manufacturing a printed circuit board that performs sheet processing in this manner, a method that is performed in the following procedures (1) to (4) is known (see, for example, Patent Document 2).
(1)長尺の基板用フィルムを切断して形成した複数の基板を形成する。 (1) A plurality of substrates formed by cutting a long substrate film is formed.
(2)複数の基板を重ね合わせて、一括して貫通孔を形成する。 (2) A plurality of substrates are overlapped to form through holes in a lump.
(3)貫通孔が形成された上記基板を一枚ずつめっき処理を行って、スルーホールおよび基板両面の導電材料層を形成する(めっき処理工程)。 (3) The substrate on which the through holes are formed is plated one by one to form conductive material layers on both sides of the through holes and the substrate (plating process step).
(4)めっき処理を施した基板を互いに繋いで長尺化させ、リールトゥリール方式で長手方向に搬送しつつ、両面の導電材料層に対して回路パターンを形成するパターニング工程を行う。 (4) A patterning process for forming circuit patterns on the conductive material layers on both sides is performed while connecting and elongating the plated substrates to each other and elongating the substrates in the longitudinal direction by a reel-to-reel method.
上述のプリント基板の製造方法では、図10に示すように、分離している基板SをそれぞれグリップGでハンドリングして吊り下げた状態で、順次銅めっき槽Tに浸漬させてめっき処理工程(3)を枚葉方式で処理を行っている。
上述の枚葉方式のプリント基板の製造方法では、図11に示すように、銅めっき槽T内に配置されたアノードAからの電流線(図中、矢印で示す)が基板Sの端部に集中するため、基板Sの表面に形成される銅めっき膜の膜厚の均一性は±20%であった。銅めっき膜の膜厚均一性を向上させるためには、図12に示すように、基板S同士の間隔を狭めて基板Sの端部に電流線が集中することを避けたり、基板Sの周囲にフレーム状の銅治具を装着するといった工夫が行われている。しかし、そのような工夫を施してもそれでも銅めっき膜の膜厚均一性は±15%が最小であった。また、基板Sの周囲に銅治具を装着した場合、銅治具に電流線が過剰に集中して、基板Sの本来のめっき膜厚が薄くなり過ぎるという不具合もある。なお、図9は、枚葉の基板に銅治具を装着して銅めっきを行った場合の1基板内での厚さ分布を示している。図9に示すように、銅治具を用いた場合、1基板内で、80−90と、90−100と、100−110と、110−120の厚さの領域が分布する。すなわち、4水準に亘ってめっき膜厚の異なる領域が分布しており、膜厚均一性は低くなっている。 In the above-described method for manufacturing a single-wafer printed circuit board, current lines (indicated by arrows in the figure) from the anode A disposed in the copper plating tank T are formed at the end of the substrate S as shown in FIG. In order to concentrate, the uniformity of the film thickness of the copper plating film formed on the surface of the substrate S was ± 20%. In order to improve the film thickness uniformity of the copper plating film, as shown in FIG. 12, the distance between the substrates S is reduced to avoid the concentration of current lines at the ends of the substrates S, or the periphery of the substrate S A device has been devised such as mounting a frame-shaped copper jig on the top. However, even with such a device, the film thickness uniformity of the copper plating film is still ± 15%. Further, when a copper jig is mounted around the substrate S, there is a problem that current lines are excessively concentrated on the copper jig and the original plating film thickness of the substrate S becomes too thin. FIG. 9 shows the thickness distribution within one substrate when copper plating is performed with a copper jig mounted on a single substrate. As shown in FIG. 9, when a copper jig is used, regions having thicknesses of 80-90, 90-100, 100-110, and 110-120 are distributed in one substrate. That is, regions having different plating film thicknesses are distributed over four levels, and the film thickness uniformity is low.
また、上述の枚葉方式のプリント基板の製造方法では、基板の重さをグリップのみで吊り下げている状態で銅めっき槽でのめっき処理を行うため、上述した長尺な樹脂フィルムに比べて、基板に局部的な曲がりや変形が生じやすく、その結果、めっき処理により形成される銅などの導電材料層の膜厚が不均一になるなどの問題点がある。 Moreover, in the manufacturing method of the above-mentioned single wafer type printed circuit board, since the plating process is performed in the copper plating tank in a state where the weight of the board is suspended only by the grip, compared with the above-described long resin film. The substrate is likely to be locally bent and deformed, and as a result, there is a problem that the film thickness of the conductive material layer such as copper formed by plating is not uniform.
特に、めっき膜厚がばらつく問題は、回路ピッチの均一性に影響がある。めっきによる均膜性がよければ、回路ピッチのばらつきも小さくなり、これによりオーバーエッチング量を抑えることができる。 In particular, the problem that the plating film thickness varies affects the uniformity of the circuit pitch. If the film uniformity by plating is good, the variation of the circuit pitch is also reduced, and thereby the amount of overetching can be suppressed.
近年では、携帯電話などに用いられるプリント基板の量産化と共に、回路パターンの微細化が益々進んでおり、めっき処理で形成する導電材料層を均一に薄くすることで、配線パターンのアスペクト比の適正化を図ったり、また上記したオーバーエッチング量を抑えて回路パターンの信頼性を向上することが切望されている。 In recent years, along with the mass production of printed circuit boards used in mobile phones, etc., circuit patterns have been increasingly miniaturized. By making the conductive material layer formed by plating uniformly thin, the aspect ratio of the wiring pattern can be optimized. There is an urgent need to improve circuit pattern reliability by reducing the amount of overetching.
そこで、本発明の目的は、生産効率が高く、めっき膜の面内均一性が高く、回路パターンの微細化にも対応できるプリント基板の製造方法を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a printed circuit board manufacturing method that has high production efficiency, high in-plane uniformity of a plating film, and can cope with miniaturization of circuit patterns.
本発明は、プリント基板の製造方法であって、複数の基板を積層した状態で接続用貫通孔を一括で形成する工程と、前記接続用貫通孔を形成した複数の前記基板をテープで接続して連続基板に加工してロール状に巻き取る工程と、前記連続基板を繰り出しつつ表面全体にダイレクトプレーティング処理を施してロール状に巻き取る工程と、前記ダイレクトプレーティング処理を施した前記連続基板を繰り出しつつめっき処理を行う工程と、を備えることを要旨とする。 The present invention is a method for manufacturing a printed circuit board, wherein a step of forming connection through-holes in a state where a plurality of substrates are stacked, and a plurality of the substrates formed with the connection through-holes are connected with a tape. A continuous substrate that is processed into a roll and wound into a roll; a direct plating process is performed on the entire surface of the continuous substrate while the continuous substrate is being unwound; and a continuous substrate that has been subjected to the direct plating process. And a step of performing a plating process while paying out.
テープ基材は、ポリプロピレンでなることが好ましく、さらには表面活性化処理としてプラズマ処理が施されていることが好ましい。 The tape base material is preferably made of polypropylene, and more preferably plasma-treated as a surface activation treatment.
本発明によれば、プリント基板の生産効率を落とすことなく、めっき膜厚の面内均一性を向上させることができる。 According to the present invention, the in-plane uniformity of the plating film thickness can be improved without reducing the production efficiency of the printed circuit board.
以下、本発明の実施の形態に係るプリント基板の製造方法の詳細を図面に基づいて説明する。 Hereinafter, details of a method of manufacturing a printed circuit board according to an embodiment of the present invention will be described with reference to the drawings.
本実施の形態に係るプリント基板の製造方法は、図1に示すように、複数の基板を積層した状態で接続用貫通孔としてのスルーホールをNCドリリングにより一括で形成する工程(ステップS1)と、スルーホールを形成した複数の基板を1枚ずつ繋げるようにテープで接続して連続基板に加工してロール状に巻き取る工程(ステップS2)と、連続基板を繰り出しつつ表面全体にダイレクトプレーティング処理を施してロール状に巻き取る工程(ステップS3)と、ダイレクトプレーティング処理を施した連続基板を繰り出しつつめっき処理を行う工程(ステップS4)と、を備えている。そして、本実施の形態に係るプリント基板の製造方法では、めっき処理後に、回路のパターニング工程などの後処理工程(ステップS5)を経て、プリント基板が製造される。 As shown in FIG. 1, the method of manufacturing a printed circuit board according to the present embodiment includes a step of forming through holes as through holes for connection in a lump by NC drilling in a state where a plurality of substrates are stacked (step S1) A step of connecting a plurality of substrates with through holes connected with tape so as to connect them one by one, processing them into a continuous substrate and winding it into a roll (step S2), and direct plating on the entire surface while feeding out the continuous substrate A process (step S3) of performing a roll-up process, and a process of performing a plating process (step S4) while feeding out a continuous substrate subjected to the direct plating process. In the printed circuit board manufacturing method according to the present embodiment, the printed circuit board is manufactured through a post-processing process (step S5) such as a circuit patterning process after the plating process.
以下、本実施の形態に係るプリント基板の製造方法を工程順に説明する。まず、図2に示すように、複数の基板10を用意する。本実施の形態では、基板10として縦横が250mm×330mmの大きさの長方形のものを用意した。この基板10は、基材としてのポリイミド基材11の両面に、銅箔12が貼り合わされた両面銅箔基板を用いている。本実施の形態では、ポリイミド基材11の厚さは25μmであり、銅箔の厚さは12μmとしたが、これらの厚さ寸法に限定されるものではない。
Hereinafter, a method for manufacturing a printed circuit board according to the present embodiment will be described in the order of steps. First, as shown in FIG. 2, a plurality of
次に、図2に示すように、複数の基板10を積み重ねて、NCドリリングを行って、基板10の所定箇所に接続用貫通孔としてのスルーホール13を一括して開口させる(ステップS1)。
Next, as shown in FIG. 2, a plurality of
その後、図3に示すように、複数の基板10を一方の方向に連なるように互いに隣接するように並べ、基板10同士が互いに一辺の端縁同士を互いに突き合わせた状態で、両面側から樹脂テープ20にて接続して、長尺な連続基板30を作製する。なお、本実施の形態では、基板10同士の突き合わせ部の両面側に樹脂テープ20を貼り付けたが、片面側のみであってもよい。
Thereafter, as shown in FIG. 3, the plurality of
本実施の形態では、図4に示すように、樹脂テープ20が、テープ基材としての、プラズマ処理を施したプロピレン基材21と、このプロピレン基材21の片側に設けられた接着剤層22と、からなる。ここでプロピレン基材21としては、巾が15mmで厚さが35μmのものを用いた。また、本実施の形態では、接着剤層22が、アクリル系接着剤でなり、その厚さを25μmに設定した。そして、図5に示すように、連続基板30を長手方向の一端側からロール状に巻き取る。(ステップS2)。
In the present embodiment, as shown in FIG. 4, the
次に、ロール状の連続基板30を繰り出しつつ周知のダイレクトプレーティング処理を施す(ステップS3)。このダイレクトプレーティング処理では、連続基板30のスルーホール内部と、接着剤層を21含む樹脂テープ20の表面とにダイレクトプレーティング皮膜41が形成される。このように、本実施の形態では、連続基板30と樹脂テープ20とにダイレクトプレーティング皮膜41が形成されるため、長尺ロール状の両面銅箔フィルムと同様に、長手方向に均一な導電性を備えたロールとなる。特に、このようにダイレクトプレーティング皮膜41を樹脂テープ20に付着させるには、テープ基材としてポリプロピレン基材21を用いることが有効であり、ポリプロピレン基材21にプラズマ処理を施すことが特に有効である。
Next, a known direct plating process is performed while feeding the roll-shaped continuous substrate 30 (step S3). In this direct plating process, a
次に、連続基板30に対して、銅めっき工程をリールトゥリール方式で行う(ステップS4)。その結果、スルーホール13内を含むダイレクトプレーティング皮膜41の上に、銅めっき層42が形成される。本実施の形態では、銅めっき工程に、グリップ給電式のリールトゥリール方式の銅めっき装置を用いる。グリップ給電式のリールトゥリール方式の銅めっき装置を用いることにより、樹脂テープ20の表面にも銅めっき膜が形成されやすくなる。したがって、本実施の形態では、連続基板30が、長尺の両面銅箔樹脂フィルムを銅めっきする場合と同様に、銅めっき膜の均一性が向上する。本実施の形態では、基板1枚当たりの膜厚均一性が±10%以内であった。
Next, a copper plating process is performed on the
その後、銅めっき層42が形成された連続基板30に回路パターンの形成など各種の後処理工程を行い(ステップS5)、樹脂テープ20を取り除くことにより、プリント基板(図示省略する)の製造が完了する。
After that, various post-processing steps such as circuit pattern formation are performed on the
本実施の形態に係るプリント基板の製造方法で作製されたプリント基板における銅めっき層42の膜厚分布を図8に示している。図8に示すように、本実施の形態に係るプリント基板の製造方法では、80−90と、90−100の厚さの2つの領域が分布する。すなわち、図8に示すように、めっき膜厚の異なる領域が2水準以内に分布するため、膜厚均一性は、図9に示した銅治具を用いて銅めっき処理した従来例に比較して(図9に示す従来例は4水準に亘って厚さが分布)、向上していることがわかる。
FIG. 8 shows the film thickness distribution of the
本実施の形態では、銅めっき処理以前に複数の基板10を重ねた状態で一括でNCドリリングしているため、生産効率を向上できる。
In the present embodiment, since NC drilling is performed collectively in a state where a plurality of
また、ダイレクトプレーティング処理および銅めっき処理をリールトゥリール方式としたことで、局部的にテンションがかかったり、歪みが発生にくい状態で処理が行えるため、膜厚均一性の高いプリント基板を製造することができる。 In addition, since the direct plating process and copper plating process are reel-to-reel methods, processing can be performed in a state where local tension is not applied or distortion is unlikely to occur, so a printed circuit board with high film thickness uniformity is manufactured. be able to.
本実施の形態では、このような樹脂テープ20を用いたことにより、ダイレクトプレーティング皮膜41を全体に均一に付着させることができ、これによって、銅めっき層42の膜厚の均一性を±10%にすることが可能となった。
In the present embodiment, by using such a
本実施の形態のプリント基板の製造方法では、銅めっき層42の面内均一性が高く、回路パターンの微細化にも対応が可能となる。
In the printed circuit board manufacturing method of the present embodiment, the in-plane uniformity of the
10 基板
11 ポリイミド基材
12 銅箔
13 スルーホール
20 樹脂テープ
21 プロピレン基材
21 ポリプロピレン基材
22 接着剤層
30 連続基板
41 ダイレクトプレーティング皮膜
42 銅めっき層
DESCRIPTION OF
Claims (5)
前記接続用貫通孔を形成した複数の前記基板をテープで接続して連続基板に加工してロール状に巻き取る工程と、
前記連続基板を繰り出しつつ表面全体にダイレクトプレーティング処理を施してロール状に巻き取る工程と、
前記ダイレクトプレーティング処理を施した前記連続基板を繰り出しつつめっき処理を行う工程と、
を備えることを特徴とするプリント基板の製造方法。 Forming a through-hole for connection in a state where a plurality of substrates are laminated;
Connecting the plurality of substrates having the through-holes for connection with a tape, processing them into a continuous substrate and winding them into a roll; and
A step of performing direct plating treatment on the entire surface while rolling out the continuous substrate and winding it into a roll;
Performing a plating process while feeding out the continuous substrate subjected to the direct plating process;
A printed circuit board manufacturing method comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007008428A JP4838155B2 (en) | 2007-01-17 | 2007-01-17 | Method for manufacturing printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007008428A JP4838155B2 (en) | 2007-01-17 | 2007-01-17 | Method for manufacturing printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008177302A JP2008177302A (en) | 2008-07-31 |
JP4838155B2 true JP4838155B2 (en) | 2011-12-14 |
Family
ID=39704121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007008428A Expired - Fee Related JP4838155B2 (en) | 2007-01-17 | 2007-01-17 | Method for manufacturing printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4838155B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079801A (en) * | 2013-10-15 | 2015-04-23 | 日本メクトロン株式会社 | Manufacturing method for flexible printed circuit board and intermediate product used for manufacturing flexible printed circuit board |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101600298B (en) * | 2009-07-09 | 2011-01-12 | 皆利士多层线路版(中山)有限公司 | Manufacturing method of circuit board |
JP6320788B2 (en) * | 2014-02-13 | 2018-05-09 | 日本メクトロン株式会社 | Method for manufacturing flexible printed circuit board and intermediate product used for manufacturing flexible printed circuit board |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232723A (en) * | 1996-02-26 | 1997-09-05 | Matsushita Electric Works Ltd | Formation of circuit |
JP2000151076A (en) * | 1998-11-06 | 2000-05-30 | Ngk Spark Plug Co Ltd | Method of producing printed wiring board |
JP3829657B2 (en) * | 2001-06-21 | 2006-10-04 | 松下電工株式会社 | Multilayer laminate manufacturing method |
JP4110459B2 (en) * | 2002-07-09 | 2008-07-02 | 三菱製紙株式会社 | Substrate connecting tape and substrate etching method |
JP2004059952A (en) * | 2002-07-25 | 2004-02-26 | Toppan Printing Co Ltd | Method for electrolytically plating flexible multilayer interconnection substrate |
JP2004064022A (en) * | 2002-07-31 | 2004-02-26 | Fujikura Ltd | Printed wiring board and manufacturing method thereof |
JP2004189991A (en) * | 2002-12-13 | 2004-07-08 | Three M Innovative Properties Co | Aliphatic polyester resin composition |
JP2005089799A (en) * | 2003-09-16 | 2005-04-07 | Toppan Printing Co Ltd | Plating device |
JP4676776B2 (en) * | 2005-02-09 | 2011-04-27 | 株式会社フジクラ | Method for manufacturing printed wiring board |
JP2006269638A (en) * | 2005-03-23 | 2006-10-05 | Sumitomo Bakelite Co Ltd | Method for manufacturing circuit board, circuit board and printed circuit board |
JP4676820B2 (en) * | 2005-06-14 | 2011-04-27 | 株式会社フジクラ | Single circuit connecting device and method for printed wiring board |
-
2007
- 2007-01-17 JP JP2007008428A patent/JP4838155B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079801A (en) * | 2013-10-15 | 2015-04-23 | 日本メクトロン株式会社 | Manufacturing method for flexible printed circuit board and intermediate product used for manufacturing flexible printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP2008177302A (en) | 2008-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5539150B2 (en) | Wiring board manufacturing method | |
JP5464760B2 (en) | Multilayer circuit board manufacturing method | |
JP2007335539A (en) | Manufacturing method of double-sided wiring board | |
KR100897668B1 (en) | Manufacturing Method of Printed Circuit Board Using Carrier | |
US8377317B2 (en) | Method for manufacturing printed circuit board with thick traces | |
US9125334B2 (en) | Method for manufacturing multilayer printed circuit board | |
US7816609B2 (en) | Wired circuit board | |
JP4838155B2 (en) | Method for manufacturing printed circuit board | |
US9095082B2 (en) | Method for manufacturing multilayer printed circuit board | |
JP2004335806A (en) | Manufacturing method of tape carrier for tab | |
JP4617941B2 (en) | Method for manufacturing circuit-formed substrate | |
KR20140039921A (en) | Method of manufacturing printed circuit board | |
JP2007317900A (en) | Wiring circuit board and manufacturing method therefor | |
KR20160064386A (en) | Flexible printed circuit board and manufacturing method of the same | |
JP2013115315A (en) | Manufacturing method of wiring board | |
KR101435357B1 (en) | Methode for ccl using fine pitch pattern | |
WO2021117501A1 (en) | Method for manufacturing wiring circuit substrate | |
JP4123637B2 (en) | Film carrier manufacturing method | |
KR102744238B1 (en) | Antenna pattern and manufacturing method thereof | |
CN113630963B (en) | Methods for improving deformation of ultra-thin plates | |
KR102671758B1 (en) | Printed circuit board and method thereof | |
JP2013115316A (en) | Manufacturing method of wiring board | |
KR102119604B1 (en) | Flexible printed circuit board and manufacturing method of the same | |
JP2012169523A (en) | Manufacturing method of rigid flexible printed wiring board | |
KR100861612B1 (en) | Manufacturing Method of Printed Circuit Board Using Carrier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110922 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4838155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |