JP4837871B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4837871B2 JP4837871B2 JP2002346545A JP2002346545A JP4837871B2 JP 4837871 B2 JP4837871 B2 JP 4837871B2 JP 2002346545 A JP2002346545 A JP 2002346545A JP 2002346545 A JP2002346545 A JP 2002346545A JP 4837871 B2 JP4837871 B2 JP 4837871B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- semiconductor
- barrier layer
- rare gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はゲッタリング技術を用いた半導体装置の作製方法に関する。特に本発明は、半導体膜の結晶化を助長する金属元素を添加して作製される結晶構造を有する半導体膜の作製方法および該半導体膜を用いた半導体装置の作製方法に関する。また、半導体基板やＳＯＩ技術を用いて作製する半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
結晶構造を有する半導体膜を用いた代表的な半導体素子として薄膜トランジスタ（以下、ＴＦＴと記す）が知られている。ＴＦＴはガラスなどの絶縁基板上に集積回路を形成する技術として注目され、駆動回路一体型液晶表示装置などが実用化されつつある。従来の技術において、結晶構造を有する半導体膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で堆積した非晶質半導体膜を、加熱処理やレーザーアニール法（レーザー光の照射により半導体膜を結晶化させる技術）により作製されている。
【０００４】
こうして作製される結晶構造を有する半導体膜は多数の結晶粒の集合体であり、その結晶方位は任意な方向に配向して制御不能であるため、ＴＦＴの特性を制限する要因となっている。このような問題点に対し、特開平７−１８３５４０号公報で開示される技術は、ニッケルなど半導体膜の結晶化を助長する金属元素を添加し、結晶構造を有する半導体膜を作製するものであり、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶方位の配向性を単一方向に高めることが可能である。このような結晶構造を有する半導体膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。
【０００５】
結晶化を助長する金属元素を用いることによって、結晶化における核発生が制御可能となるため、核発生がランダムである他の結晶化方法に比べて得られる膜質は均一であり、理想的には、完全に金属元素を除去または許容範囲までに低減することが望ましい。しかし、結晶化を助長する金属元素を添加する故に、結晶構造を有する半導体膜の膜中或いは膜表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある。その一例は、ＴＦＴにおいてオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化を助長する金属元素は、一旦、結晶構造を有する半導体膜が形成されてしまえば、かえって不要な存在となってしまう。
【０００６】
リンを用いたゲッタリングは、結晶構造を有する半導体膜のうち特定の領域から結晶化を助長する金属元素を除去するための手法として有効に活用されている。例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行うことで、チャネル形成領域から当該金属元素を容易に除去することが可能である。
【０００７】
【発明が解決しようとする課題】
リンはイオンドープ法（ＰＨ3などをプラズマで解離して、イオンを電界で加速して半導体中に注入する方法であり、基本的にイオンの質量分離を行わない方法を指す）で結晶構造を有する半導体膜に注入するが、ゲッタリングのために必要なリン濃度は１×１０20/cm3以上である。イオンドープ法によるリンの添加は、結晶構造を有する半導体膜の非晶質化をもたらすが、リン濃度の増加はその後のアニールによる再結晶化の妨げとなり問題となっている。また、高濃度のリンの添加は、ドーピングに必要な処理時間の増大をもたらし、ドーピング工程におけるスループットを低下させるので問題となっている。
【０００８】
さらに、ｐチャネル型ＴＦＴのソース・ドレイン領域に添加したリンに対し、その導電型を反転させるために必要な硼素の濃度は１．５〜３倍が必要であり、再結晶化の困難さに伴って、ソース・ドレイン領域の高抵抗化をもたらし問題となっている。
【０００９】
また、基板内でゲッタリングが十分にされず、ゲッタリングにバラツキが生じると、各々のＴＦＴ特性に若干の差、即ちバラツキが生じていた。透過型の液晶表示装置の場合、画素部に配置されるＴＦＴに電気特性のバラツキがあれば、各画素電極に印加する電圧のバラツキが生じ、そのため透過光量のバラツキも生じ、これが表示むらとなって観察者の目に映ることになる。
【００１０】
また、有機発光素子を用いた発光装置にとって、ＴＦＴはアクティブマトリクス駆動方式を実現する上で、必須の素子となっている。従って、有機発光素子を用いた発光装置は、少なくとも、スイッチング素子として機能するＴＦＴと、有機発光素子に電流を供給するＴＦＴとが、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、有機発光素子と電気的に接続され、且つ、有機発光素子に電流を供給するＴＦＴのオン電流（Ｉon）で画素の輝度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度にバラツキが生じてしまうという問題がある。
【００１１】
本発明はこのような問題を解決するための手段であり、半導体膜の結晶化を助長する金属元素を用いて結晶構造を有する半導体膜を得た後、該膜中に残存する当該金属元素を効果的に除去する技術を提供することを目的とする。
【００１２】
【課題を解決するための手段】
ゲッタリング技術は単結晶シリコンウエハーを用いる集積回路の製造技術において主要な技術として位置付けられている。ゲッタリングは半導体中に取り込まれた金属不純物が、何らかのエネルギーでゲッタリングサイトに偏析して、素子の能動領域の不純物濃度を低減させる技術として知られている。それは、エクストリンシックゲッタリング(Extrinsic Gettering)とイントリンシックゲッタリング(Intrinsic Gettering)の二つに大別されている。エクストリンシックゲッタリングは外部から歪場や化学作用を与えてゲッタリング効果をもたらすものである。高濃度のリンを単結晶シリコンウエハーの裏面から拡散させるリンゲッタはこれに当たり、前述のリンを用いたゲッタリングもエクストリンシックゲッタリングの一種と見なすことができる。
【００１３】
一方、イントリンシックゲッタリングは単結晶シリコンウエハーの内部に生成された酸素が関与する格子欠陥の歪場を利用したものとして知られている。本発明は、このような格子欠陥、或いは格子歪みを利用したイントリンシックゲッタリングに着目したものであり、厚さ１０〜２００nm程度の結晶構造を有する半導体膜に適用するために以下の手段を採用するものである。
【００１４】
本発明は、窒化珪素膜上に金属元素を用いて結晶構造を有する第１の半導体膜を形成する工程と、エッチングストッパーとなる膜（バリア層）を形成する工程と、希ガス元素を含む第２の半導体膜（ゲッタリングサイト）を形成する工程と、ゲッタリングサイトに金属元素をゲッタリングさせる工程と、前記第２の半導体膜を除去する工程と、バリア層を除去する工程とを有している。
【００１５】
本明細書で開示する作製方法に関する発明の構成１は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室に導入する希ガスとモノシランの流量比（ＳｉＨ4：希ガス）を０．１：９９．９〜１：９に制御して希ガス元素を含む第２の半導体膜を形成する第５工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程とを有することを特徴とする半導体装置の作製方法である。
【００１６】
また、本発明は、絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室に導入する希ガスとモノシランの流量比（ＳｉＨ4：希ガス）を０．１：９９．９〜１：９に制御して希ガス元素を含む第２の半導体膜を形成する第５工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程とを有することを特徴とする半導体膜の作製方法である。
【００１７】
本発明は、上記ゲッタリングサイトとなる第２の半導体膜を形成する工程として、プラズマＣＶＤ法を用い、原料ガスとしてモノシランと希ガス元素を用い、比率（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜を形成することを特徴としている。また、モノシランに代えて、ジシランやトリシランを用いてもよい。
【００１８】
さらに、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際のＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。なお、０．４８Ｗ／ｃｍ2よりも高いＲＦパワーとすると膜にならず粉になってしまったり、膜に半球状の浮きが発生したりする成膜不良が発生しやすい。
【００１９】
加えて、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とすることが望ましい。なお、６６．６５Ｐａよりも高い成膜圧力とすると膜にならず粉になってしまったり、膜に半球状の浮きが発生したりする成膜不良が発生しやすい。
【００２０】
プラズマＣＶＤ法で成膜室に導入する希ガスとモノシランの流量比（ＳｉＨ4：希ガス）を上記範囲に制御し、且つ、ＲＦパワー密度を上記範囲とし、且つ、圧力を上記範囲として第２の半導体膜を形成することによって、バリア層との密着性を高めることができ、成膜後に行う熱処理によってピーリングが生じない。加えて、希ガス元素を高濃度に含み、高いゲッタリング能力を有するゲッタリングサイトを形成することができる。
【００２１】
また、バリア層の膜厚は、１〜１０ｎｍと薄く、バリア層上に第２の半導体膜をプラズマＣＶＤ法で成膜する場合、成膜時に発生するプラズマなどでダメージを受けて部分的にバリア層が破壊される恐れがあった。バリア層が部分的に破壊された場合、後に行われるエッチングで第２の半導体膜を除去する際にエッチングストッパーとして十分機能せず、第１の半導体膜の膜厚バラツキや第１の半導体膜に穴が形成されるといった不良が発生する。しかし、プラズマＣＶＤ法で成膜室に導入する希ガスとモノシランの流量比（ＳｉＨ4：希ガス）を上記範囲に制御し、且つ、ＲＦパワー密度を上記範囲とし、且つ、圧力を上記範囲として第２の半導体膜を形成することによって、バリア層に与えるダメージを低減することができ、第１の半導体膜の膜厚のバラツキ発生や第１の半導体膜に穴が形成されるという不良の発生を防ぐことができる。
【００２２】
また、ゲッタリングサイトとなる第２の半導体膜は、それぞれ異なる条件（原料ガス、成膜圧力、ガス流量、ＲＦパワー）を用いたプラズマＣＶＤ法で得られる２層以上の積層であってもよい。
【００２３】
また、ゲッタリングサイトとなる第２の半導体膜に希ガス元素の濃度勾配をもたせ、効率よくゲッタリングさせてもよい。その場合、成膜条件（ＲＦパワー、成膜圧力、ガス流量など）で第２の半導体膜に希ガス元素の濃度勾配をもたせればよい。第２の半導体膜に希ガス元素の濃度勾配をもたせた場合、第２の半導体膜の下層部分にゲッタリングされた金属元素が濃度の高い表面に向かって移動しやすくなり、金属元素のゲッタリング能力が飽和しにくくなる。なお、ゲッタリングの際、希ガス元素を含む第２の半導体膜にある量の金属元素がゲッタリングされると、飽和し、それ以上金属元素がゲッタリングされない。
【００２４】
また、本明細書で開示する作製方法に関する発明の構成２は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜上にバリア層を形成する第４の工程と、
前記バリア層上に第２の半導体膜を形成すると同時に前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第５工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法である。
【００２５】
上記構成２においても、上記ゲッタリングサイトとなる第２の半導体膜を形成する工程として、プラズマＣＶＤ法を用い、原料ガスとしてモノシランと希ガス元素を用い、比率（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜を形成することを特徴としている。また、モノシランに代えて、ジシランやトリシランを用いてもよい。ジシランを用いる場合には、比率（ジシラン：希ガス）を０．０５：９９．９５〜１：９に制御して成膜すればよい。さらに、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際のＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。 加えて、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とすることが望ましい。
【００２６】
また、上記構成２においては、第２の半導体膜の成膜と同時にゲッタリングを行うことを特徴としている。従って、ゲッタリングと同時に次々に新しいゲッタリングサイトを堆積することになる。比率（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御し、ＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることによって、成膜速度が低下するため、成膜中は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）の圧力下でアニールされることになる。即ち、第２の半導体膜の成膜温度がアニール温度となり、成膜時間の間は第１の半導体膜中の金属元素を第２の半導体膜中に移動させることができる。成膜温度としては、３００℃〜５００℃とすればよい。この成膜温度の範囲であれば耐熱性ガラスの歪点以下であるため好ましい。成膜温度を上げれば上げるほど、第２の半導体膜中に含まれる希ガス元素の濃度が高くなるため、ゲッタリングサイトとして最適なものとすることができる。また、ジシランやトリシランを用いることができる。ジシランはモノシランに比べ分解する温度が低いが、第２の半導体膜中に希ガス元素を高濃度に含ませるためにはプラズマを発生させるプラズマＣＶＤ法で行うことが重要である。なお、成膜温度を上げても上記成膜条件とすることでピーリングなどの成膜不良は発生しない。また、真空下での熱処理となるので不純物の混入を防止することができる。
【００２７】
第２の半導体膜の成膜と同時にゲッタリングを行うことで、後に行う加熱処理によるゲッタリングに必要とされる時間を短縮することができる。また、第２の半導体膜の成膜と同時にゲッタリングを行って十分に第１の半導体膜中の金属元素を低減できる場合には、後に行う加熱処理によるゲッタリングを省略することができる。
【００２８】
また、単結晶シリコン基板を用いた場合にも本発明は適用することができ、本明細書で開示する作製方法に関する発明の構成３は、
結晶構造を有する第１の半導体上にバリア層を形成する第１の工程と、
前記バリア層上に第２の半導体膜を形成すると同時に前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体中の前記金属元素を除去または低減する第２工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体中の前記金属元素を除去または低減する第３工程と、
前記第２の半導体膜を除去する第４工程と、
前記バリア層を除去する第５工程とを有することを特徴とする半導体装置の作製方法である。
【００２９】
また、ＳＯＩ技術、特にシリコン基板に酸素をイオン注入後、熱処理してシリコン基板内に酸化シリコン層を形成するＳＩＭＯＸ法にも本発明は有用であり、本明細書で開示する作製方法に関する発明の構成４は、
絶縁表面上に設けられた結晶構造を有する第１の半導体膜上にバリア層を形成する第１の工程と、
前記バリア層上に第２の半導体膜を形成すると同時に前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第２工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第３工程と、
前記第２の半導体膜を除去する第４工程と、
前記バリア層を除去する第５工程とを有することを特徴とする半導体装置の作製方法である。
【００３０】
上記構成３及び上記構成４においても、上記ゲッタリングサイトとなる第２の半導体膜を形成する工程として、プラズマＣＶＤ法を用い、原料ガスとしてモノシランと希ガス元素を用い、比率（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜を形成することを特徴としている。また、モノシランに代えて、ジシランやトリシランを用いてもよい。ジシランを用いる場合には、比率（ジシラン：希ガス）を０．０５：９９．９５〜１：９に制御して成膜すればよい。さらに、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際のＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。 加えて、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とすることが望ましい。
【００３１】
また、本発明において、エッチングストッパーとなる膜（バリア層）を形成する工程は、レーザー光の照射により前記結晶構造を有する半導体膜の表面を酸化した後、さらにオゾンを含む溶液で前記結晶構造を有する半導体膜の表面を酸化する工程、或いは、オゾンを含む溶液で前記結晶構造を有する半導体膜の表面を酸化する工程、もしくは酸素雰囲気下の紫外線の照射で前記結晶構造を有する半導体膜の表面を酸化する工程とすればよい。また、バリア層を形成する他の工程としては、酸素プラズマ処理により前記結晶構造を有する半導体膜の表面を酸化する工程も挙げられる。また、バリア層を形成する他の工程としては、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜または酸化窒化膜を堆積して形成する工程としても良い。また、バリア層を形成する他の工程としては、クリーンオーブンを用い、２００〜５００℃程度に加熱して前記結晶構造を有する半導体膜の表面に薄い酸化膜を形成しても良い。なお、バリア層を形成する他の工程として、上記形成方法のいずれか一の方法、またはそれらの方法を組み合わせて形成してもよい。
【００３２】
また、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜または酸化窒化膜を堆積して形成する工程とする場合には、バラツキを低減するため、前記バリア層を形成する前に前記第１の半導体膜表面の不純物（酸化物を含む）を除去することが好ましい。
【００３３】
上記形成方法の中でも、プラズマＣＶＤ法を用い、成膜室にシラン系ガスと窒素酸化物系ガスを原料ガスとして導入し、プラズマを発生させて形成した酸化窒化シリコン膜をバリア層として用いた場合、希ガス元素を含む第２の半導体膜と、バリア層をともにプラズマＣＶＤ法により形成することができる。また、希ガス元素を含む第２の半導体膜と、バリア層を大気に触れさせることなく成膜することが可能であり、さらに同一チャンバーで連続的に成膜することも可能であるため、スループットに優れている。なお、プラズマＣＶＤ法はガスによる成膜室（チャンバーとも呼ぶ）内のクリーニングが行えるため、スパッタ法に比べてメンテナンスが少なくて済み、量産には適した成膜方法である。
【００３４】
本明細書中、バリア層とは、ゲッタリング工程において金属元素が通過可能な膜質または膜厚を有し、且つ、ゲッタリングサイトとなる層の除去工程においてエッチングストッパーとなる層を指している。
【００３５】
また、上記各構成において、金属元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴としている。これらの金属元素を非晶質構造を有する半導体膜に添加すると結晶化が良好に行われる。
【００３６】
また、上記各構成において、希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを半導体膜中に含有させることにより、格子歪みを形成してゲッタリングサイトを形成することができる。また、上記各構成において、前記第２の半導体膜に含まれる希ガス元素の濃度は、１×１０18／ｃｍ3〜１×１０22／ｃｍ3であることを特徴としている。
【００３７】
本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を有する半導体膜を得ることができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の向上、特にオフ電流を低減し、個々の素子間でのバラツキを低減することができる。
【００３８】
また、結晶構造を有する半導体膜までを形成する場合、本発明は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜上にバリア層を形成する第４の工程と、
前記バリア層上に第２の半導体膜を形成すると同時に前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第５工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体膜の作製方法を提供する。
【００３９】
また、上記構成において、上記ゲッタリングサイトとなる第２の半導体膜を形成する工程として、プラズマＣＶＤ法を用い、原料ガスとしてモノシランと希ガス元素を用い、比率（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜を形成することを特徴としている。また、モノシランに代えて、ジシランやトリシランを用いてもよい。ジシランを用いる場合には、比率（ジシラン：希ガス）を０．０５：９９．９５〜１：９に制御して成膜すればよい。さらに、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際のＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。 加えて、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とすることが望ましい。
【００４０】
また、上記構成において、金属元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴としている。これらの金属元素を非晶質構造を有する半導体膜に添加すると結晶化が良好に行われる。
【００４１】
また、上記構成において、希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを半導体膜中に含有させることにより、格子歪みを形成してゲッタリングサイトを形成することができる。上記構成において、前記第２の半導体膜に含まれる希ガス元素の濃度は、１×１０18／ｃｍ3〜１×１０22／ｃｍ3であることを特徴としている。
【００４２】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００４３】
以下に本発明を用いた代表的なＴＦＴの作製手順を簡略に図１を用いて示す。ここではゲッタリングサイトをプラズマＣＶＤ法で流量比（シランガス：希ガス）が１：１００となるように制御して形成する例を示す。
【００４４】
図１（Ａ）中、１０は、絶縁表面を有する基板、１１はブロッキング層となる絶縁膜、１２は非晶質構造を有する半導体膜である。
【００４５】
図１（Ａ）において、基板１０はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００４６】
まず、図１（Ａ）に示すように基板１０上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成る下地絶縁膜１１を形成する。代表的な一例は下地絶縁膜１１として２層構造から成り、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜を５０〜１００ｎｍ、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、下地絶縁膜１１の一層として膜厚１０ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは第２酸化窒化シリコン膜（ＳｉＮxＯy膜（Ｘ≫Ｙ））を用いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効である。また、第１酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シリコン膜とを順次積層した３層構造を用いてもよい。
【００４７】
次いで、下地絶縁膜上に非晶質構造を有する第１の半導体膜１２を形成する。第１の半導体膜１２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜２００nmの厚さに形成する。後の結晶化で良質な結晶構造を有する半導体膜を得るためには、非晶質構造を有する第１の半導体膜１２の膜中に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3（二次イオン質量分析法（ＳＩＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。
【００４８】
次いで、非晶質構造を有する第１の半導体膜１２を結晶化させる技術としてここでは特開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリコン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。まず、非晶質構造を有する第１の半導体膜１２の表面に、結晶化を促進する触媒作用のある金属元素（ここでは、ニッケル）を重量換算で１〜１００ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１３を形成する。（図１（Ｂ））塗布によるニッケル含有層１３の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
【００４９】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、図１（Ｃ）に示す結晶構造を有する第１の半導体膜１４が形成される。なお、結晶化後での第１の半導体膜１４に含まれる酸素濃度は、５×１０18／ｃｍ3以下とすることが望ましい。ここでは、脱水素化のための熱処理（４５０℃、１時間）の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源は、１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１回〜１０回繰り返し、半導体膜が瞬間的に６００〜１０００℃程度にまで加熱すればよい。なお、必要であれば、強光を照射する前に非晶質構造を有する第１の半導体膜１４に含有する水素を放出させる熱処理を行ってもよい。また、熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
【００５０】
このようにして得られる第１の半導体膜１４には、金属元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０18/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以降に示す方法で当該元素を除去する。
【００５１】
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射することが好ましい。レーザー光を照射した場合、表面に薄い酸化膜（図示しない）が形成される。このレーザー光としてはパルス発振であるレーザ光源から出射される波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いればよい。また、レーザー光としては連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を用いてもよい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。
【００５２】
上記結晶化後のレーザー光の照射により形成された酸化膜では、不十分であるため、さらに、オゾン含有水溶液（代表的にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれる）を形成して合計１〜１０ｎｍの酸化膜からなるバリア層１５を形成し、このバリア層１５上に希ガス元素を含む第２の半導体膜１６を形成する。（図１（Ｄ））なお、ここでは、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射した場合に形成される酸化膜もバリア層の一部と見なしている。このバリア層１５は、後の工程で第２の半導体膜１６のみを選択的に除去する際にエッチングストッパーとして機能する。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。また、他のバリア層１５の形成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成してもよい。また、他のバリア層１５の形成方法としては、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層としても良い。また、他のバリア層１５の形成方法としては、クリーンオーブンを用い、２００〜５００℃程度に加熱して薄い酸化膜を形成しても良い。なお、上記方法のいずれか一の方法、またはそれらの方法を組み合わせて形成されたバリア層１５は、後のゲッタリングで第１の半導体膜中のニッケルが第２の半導体膜に移動可能な膜質または膜厚とすることが必要である。
【００５３】
また、上記バリア層上に形成する希ガス元素を含む第２の半導体膜１６は、プラズマＣＶＤ法にて形成し、ゲッタリングサイトを形成する。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン（Ａｒ）が好ましい。
【００５４】
ここでは原料ガスとしてモノシランとアルゴンを用い、比率（モノシラン：アルゴン）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜する。また、成膜時のＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。ＲＦパワー密度は、高ければ高いほど成膜速度が向上するため好ましい。また、成膜時の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とすることが望ましい。圧力は、高ければ高いほど成膜速度が向上するため好ましい。また、成膜温度は３００℃〜５００℃とすることが望ましい。こうして、膜中にアルゴンを１×１０18／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１×１０20/cm3〜１×１０21/cm3の濃度で含み、ゲッタリング効果が得られる第２の半導体膜をプラズマＣＶＤ法で成膜することができる。さらに、上記第２の半導体膜は、成膜の際、バリア層に与えるダメージを低減することができ、第１の半導体膜の膜厚のバラツキ発生や第１の半導体膜に穴が形成されるという不良の発生を防ぐことができる。なお、第２の半導体膜の成膜圧力が低いほうが、膜中により多くのアルゴンを含ませることができる。
【００５５】
ここで、上記第２の半導体膜の希ガス濃度を確認するため、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）と、成膜温度を変えてアモルファスシリコン膜表面付近のアルゴン／シリコン強度比をＴＸＲＦで測定する実験を行った。
【００５６】
まず、プラズマＣＶＤ法で成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ2（ＲＦパワー：３０Ｗ）として膜厚５０ｎｍのアモルファスシリコン膜の成膜を行った。このアモルファスシリコン膜の成膜条件の一つであるモノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）をそれぞれ１：９９、５：９５、１０：９０、１７：８３とし、さらに成膜条件の一つである成膜温度をそれぞれ４０℃、１００℃、２００℃、３００℃、３５０℃とし、成膜後のアモルファスシリコン膜表面付近のアルゴン／シリコン強度比をＴＸＲＦでそれぞれ測定した。
【００５７】
図２（Ａ）にモノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１：９９とし、成膜温度の条件を振って成膜されたアモルファスシリコン膜表面付近のアルゴン／シリコン強度比を示す。図２（Ａ）からは、成膜温度を上げれば上げるほどアルゴン／シリコン強度比が高くなっている、即ち膜中のアルゴン濃度が高くなっていることが読み取れる。比較例として、スパッタ法によりシリコンターゲットを用いてアルゴン雰囲気下、０．３Ｐａで成膜したアモルファスシリコン膜表面付近のアルゴン／シリコン強度比は、５×１０-2であり、ＳＩＭＳ測定での膜中のアルゴン濃度は、３×１０20〜５．８×１０20atoms／ｃｍ3である。
【００５８】
また、図２（Ｂ）に成膜温度を３５０℃とし、流量比の条件を振って成膜されたアモルファスシリコン膜表面のアルゴン／シリコン強度比を示す。図２（Ｂ）からは、アルゴンの流量に対してモノシランの流量を少なくすればするほどアルゴン／シリコン強度比が高くなっている、即ち膜中のアルゴン濃度が高くなっていることが読み取れる。なお、図２（Ｂ）では、横軸を総流量に対するモノシランガス流量の割合としており、例えば、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）が１：９９である場合、１％として表示している。
【００５９】
膜中に不活性気体である希ガス元素イオンを含有させる意味は、半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
【００６０】
上記第２の半導体膜１６を成膜した後は、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図１（Ｅ））ゲッタリングを行う加熱処理としては、強光を照射する処理または熱処理を行えばよい。このゲッタリングにより、図１（Ｅ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元素が移動し、バリア層１５で覆われた第１の半導体膜１４に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、少なくとも第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第１の半導体膜１４に偏析しないよう全て第２の半導体膜１６に移動させ、第１の半導体膜１４に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする。
【００６１】
なお、このゲッタリングの加熱処理の条件、或いは第２の半導体膜の膜厚によっては、第２の半導体膜が一部結晶化される場合もある。第２の半導体膜が結晶化してしまうと格子歪みや不対結合手が減少してゲッタリング効果の低減を招くことから、好ましくは、第２の半導体膜が結晶化しない加熱処理の条件、或いは第２の半導体膜の膜厚とする。いずれにせよ、第２の半導体膜、即ち希ガス元素を含有する非晶質シリコン膜は、希ガス元素を含まない非晶質シリコン膜と比べて結晶化が生じにくいため、ゲッタリングサイトとして最適である。
【００６２】
また、このゲッタリングの加熱処理の条件によっては、ゲッタリングと同時に第１の半導体膜の結晶化率を高め、結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。
【００６３】
本明細書において、ゲッタリングとは、被ゲッタリング領域（ここでは第１の半導体膜）にある金属元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。
【００６４】
強光を照射する処理を用いる場合は、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度に半導体膜が加熱されるようにする。
【００６５】
また、熱処理で行う場合は、不活性雰囲気中、代表的には窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５５０℃にて１４時間の熱処理を行えばよい。また、熱処理に加えて強光を照射してもよい。
【００６６】
次いで、バリア層１５をエッチングストッパーとして、１６で示した第２の半導体膜のみを選択的に除去した後、バリア層１５を除去し、第１の半導体膜１６を公知のパターニング技術を用いて所望の形状の半導体層１７を形成する。（図１（Ｆ））第２の半導体膜のみを選択的にエッチングする方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。また、第２の半導体膜を除去した後、バリア層の表面をＴＸＲＦでニッケル濃度を測定したところ、ニッケルが高濃度で検出されるため、バリア層は除去することが望ましく、フッ酸を含むエッチャントにより除去すれば良い。また、バリア層を除去した後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
【００６７】
ここで、上記第２の半導体膜のゲッタリング能力を確認するため、以下に示す実験を行った。
【００６８】
以下にサンプルの作製手順を示す。まず、上記工程に従い、ガラス基板（ＡＮ１００）上にプラズマＣＶＤ法で膜厚５０ｎｍの第１酸化窒化シリコン膜と、膜厚１００ｎｍの第２酸化窒化シリコン膜を積層形成し、さらに第１の半導体膜として膜厚５４ｎｍのアモルファスシリコン膜を形成する。次いで、上記工程に従い、ニッケルを１０ｐｐｍ含む酢酸ニッケル塩溶液をスピナーで塗布した後、５００℃、１時間の熱処理を行い、さらに５５０℃、４時間の熱処理を行って結晶化させる。次いで、上記工程に従い、パルス発振のエキシマレーザ光を照射して結晶化率を高める。次いで、エキシマレーザー光の照射により形成された酸化膜に加え、さらに、オゾン水で表面を酸化して合計１〜１０ｎｍのバリア層となる酸化膜を形成する。
【００６９】
そして、バリア層上に、第２の半導体膜としてプラズマＣＶＤ法で成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ2として膜厚５０ｎｍのアモルファスシリコン膜の成膜を行った。このアモルファスシリコン膜の成膜条件の一つであるモノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）をそれぞれ１：９９、５：９５、１０：９０、１７：８３とし、さらに成膜条件の一つである成膜温度をそれぞれ４０℃、１００℃、２００℃、３００℃、３５０℃とし、いくつかのサンプルを用意した。
【００７０】
次いで、熱処理として、６５０℃に加熱された炉の中にサンプルを入れて６．５分保持した後、取り出してゲッタリングを終了させた。最後に、アルカリ系のエッチャント液（代表的にはテトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）：ＴＭＡＨを２．３８％含む水溶液を５０℃としたエッチャント）で第２の半導体膜を選択的に除去し、バリア層を希フッ酸で除去した後、第１の半導体膜表面付近におけるＮｉ濃度をそれぞれのサンプルごとにＴＸＲＦを用いて測定した。
【００７１】
図３（Ａ）は、第２の半導体膜の成膜の際、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１：９９とし、成膜温度の条件を振ったサンプルＡの実験結果である。図３（Ａ）からは、成膜温度が高いほどゲッタリングされて第１の半導体膜表面付近のＮｉ濃度が１×１０11ａｔｏｍｓ／ｃｍ2未満にまで低減されている。ちなみに第１の半導体膜をＴＦＴの活性層として用いる場合は、表面付近のＮｉ濃度を３×１０10ａｔｏｍｓ／ｃｍ2以下とすることが好ましく、この成膜条件では成膜温度３５０℃で達成されている。また、サンプルＡでは、全条件で熱処理後のピーリングなどの不良は発生しなかった。
【００７２】
図３（Ｂ）は、第２の半導体膜の成膜の際、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を５：９５とし、成膜温度の条件を振ったサンプルＢの実験結果である。サンプルＢでは、４０℃、３５０℃ではピーリングが発生しなかったものの、３００℃ではピーリングが発生した。
【００７３】
図４（Ａ）は、第２の半導体膜の成膜の際、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１０：９０とし、成膜温度の条件を振ったサンプルＣの実験結果である。サンプルＣでは、４０℃ではピーリングが発生しなかったものの、３００℃、３５０℃ではピーリングが発生した。
【００７４】
図４（Ｂ）は、第２の半導体膜の成膜の際、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１７：８３とし、成膜温度の条件を振ったサンプルＤの実験結果である。サンプルＤでは、４０℃以外の条件でピーリングが発生した。
【００７５】
これらの実験結果から、本発明の第２の半導体膜は、ゲッタリングサイトとして優れていることが言える。
【００７６】
また、図５（Ａ）にモノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１：９９とし、成膜温度の条件を振って成膜されたアモルファスシリコン膜の成膜時間とＴＭＡＨでのエッチング時間を示す。図５（Ａ）中、●印が５０ｎｍの膜厚を得るまでの時間を示しており、△印がエッチング時間を示している。図５（Ａ）からは、温度を上げれば上げるほど成膜速度が低下する一方、エッチング時間が短縮している。また、図５（Ｂ）に成膜温度を３５０℃とし、流量比の条件を振って成膜されたアモルファスシリコン膜の成膜時間とＴＭＡＨでのエッチング時間を示す。同様に図５（Ｂ）中、●印が５０ｎｍの膜厚を得るまでの時間を示しており、△印がエッチング時間を示している。なお、図５（Ｂ）では、横軸を総流量に対するモノシランガス流量の割合としており、例えば、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）が１：９９である場合、１％として表示している。図５（Ｂ）からは、アルゴンの流量に対してモノシランの流量を少なくすればするほど成膜速度が低下し、エッチング時間が長くなっている。
【００７７】
バリア層を除去する工程が終了したら、半導体層を所望の形状にパターニングを行った後、半導体層の表面をフッ酸を含むエッチャントで洗浄し、ゲート絶縁膜１８となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
【００７８】
次いで、ゲート絶縁膜１８の表面を洗浄した後、ゲート電極１９を形成する。次いで、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域２０及びドレイン領域２１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【００７９】
以降の工程は、層間絶縁膜２３を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極２４、ドレイン電極２５を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成させる。（図１（Ｇ））
【００８０】
こうして得られたＴＦＴのチャネル形成領域２２に含まれる金属元素の濃度は１×１０17／ｃｍ3未満とすることができる。
【００８１】
また、本発明は図１（Ｇ）のＴＦＴ構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
【００８２】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００８３】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【００８４】
また、ここでは希ガス元素を含む半導体膜を用いた例を示したが、さらにリン元素をも含む半導体膜を用いてもよく、希ガス元素を含む半導体膜に代えてリン元素及び希ガス元素を含む半導体膜を用いてもよい。リン元素及び希ガス元素を含む半導体膜を形成する場合には成膜ガスにフォスフィンを加えればよい。例えば、モノシランとフォスフィン（ＰＨ3）とアルゴンを用いて成膜すればよい。
【００８５】
（実施の形態２）
実施の形態１ではバリア層として、レーザ光での酸化膜に加えて、オゾン水を用いた酸化膜を用いた例を示したが、ここでは、レーザ光での酸化膜を除去してプラズマＣＶＤ法で形成された酸化窒化膜をバリア層として用いる例を示す。
【００８６】
本実施の形態は、実施の形態１とバリア層が異なる以外は、実施の形態１と同一であるので詳細な説明は省略する。
【００８７】
本実施の形態で示すバリア層は、プラズマＣＶＤ法を用いて、薄い酸化窒化シリコン膜を形成することを特徴としている。原料ガスとしてシラン系ガス（モノシラン、ジシラン、トリシラン等）と窒素酸化物系ガス（ＮＯｘで表記されるガス）を用いる。例えば、原料ガスとしてモノシラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）、或いは、ＴＥＯＳガスとＮ2Ｏ、或いはＴＥＯＳガスとＮ2ＯとＯ2を用い、１０ｎｍ以下、好ましくは２ｎｍ以下の酸化窒化シリコン膜を形成する。このバリア層は密着性が高くピーリングが発生しにくい。さらに密着性を高くするために、バリア層の形成前にアルゴンプラズマ処理を行ってもよい。また、ゲッタリングさせる工程においても、上記膜厚範囲の酸化窒化シリコン膜であれば、金属元素がバリア層を通過してゲッタリングサイトに移動させることができる。また、ゲッタリング後に各膜を除去する際、上記酸化窒化シリコン膜は、第２の半導体膜との選択比と、第１の半導体膜との選択比とが高く、非常にエッチングストッパーとして有効である。
【００８８】
なお、プラズマＣＶＤ法でバリア層を形成する前に、結晶構造を有する第１の半導体膜に対してレーザー光を照射した際に形成される酸化膜を除去することが重要である。
【００８９】
また、こうして形成されたバリア層上に希ガス元素を含む第２の半導体膜をプラズマＣＶＤ法で形成するため、バリア層及び第２の半導体膜ともにプラズマＣＶＤ法により形成することができる。
【００９０】
また、希ガス元素を含む第２の半導体膜と、バリア層を大気に触れさせることなく成膜することが可能であり、さらに同一チャンバーで連続的に成膜することも可能であるため、スループットに優れている。なお、プラズマＣＶＤ法はガスによる成膜室（チャンバーとも呼ぶ）内のクリーニングが行えるため、スパッタ法に比べてメンテナンスが少なくて済み、量産には適した成膜方法である。
【００９１】
（実施の形態３）
本実施の形態では、第２の半導体膜の成膜と同時にゲッタリングを行う例を示す。
【００９２】
実施の形態１において、成膜速度は上記成膜条件（比率（モノシラン：希ガス）、ＲＦパワー密度、圧力）の範囲内で速くすることが望ましいが、本実施の形態では意図的に第２の半導体膜の成膜速度を低下させて、成膜時間を延長するとともに、できるだけ高い成膜温度とすることを特徴としている。
【００９３】
本実施の形態は、実施の形態１と第２の半導体膜の条件が異なる以外は、実施の形態１とほぼ同一であるので詳細な説明は省略する。
【００９４】
成膜速度を低下させる手段としては、成膜条件において、希ガスの流量に対してモノシランの流量を少なくする方法、ＲＦパワー密度を低下させる方法、成膜圧力を低くする方法、またはこれらを組み合わせる方法がある。
【００９５】
本実施の形態においては、成膜速度を低下させるため、成膜中、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）の圧力下でアニールされることになる。
【００９６】
従って、第２の半導体膜の成膜温度がアニール温度となり、成膜時間の間は第１の半導体膜中の金属元素を第２の半導体膜中に移動させることができる。成膜温度としては、３００℃〜５００℃とすればよい。
【００９７】
成膜温度を上げれば上げるほど、第２の半導体膜中に含まれる希ガス元素の濃度が高くなるため、ゲッタリングサイトとして最適なものとすることができる。また、ジシランやトリシランを用いることができる。ジシランはモノシランに比べ分解する温度が低いが、第２の半導体膜中に希ガス元素を高濃度に含ませるためにはプラズマを発生させるプラズマＣＶＤ法で行うことが重要である。
【００９８】
第２の半導体膜の成膜と同時にゲッタリングを行うことで、後に行う加熱処理によるゲッタリングに必要とされる時間を短縮することができる。また、第２の半導体膜の成膜と同時にゲッタリングを行って十分に第１の半導体膜中の金属元素を低減できる場合には、後に行う加熱処理によるゲッタリングを省略することができる。
【００９９】
なお、上記実施の形態１では示していないが、実施の形態１においても条件によっては、本実施の形態と同様に成膜と同時にゲッタリングを行っているといえる。
【０１００】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【０１０１】
（実施例）
［実施例１］
本実施例では、同一基板上に画素部（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製し、有機発光素子を有する発光装置を作製する作製方法について詳細に説明する。
【０１０２】
まず、厚さ０．７ｍｍの耐熱性ガラス基板（第１の基板３００）上にプラズマＣＶＤ法により下地絶縁膜の下層３０１として、プラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を５０nm（好ましくは１０〜２００nm）形成する。次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸（１／１００希釈）で除去する。次いで、下地絶縁膜の上層３０２として、プラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍ（好ましくは５０〜２００nm）の厚さに積層形成し、さらに大気解放せずにプラズマＣＶＤ法で成膜温度３００℃、成膜ガスＳｉＨ4で非晶質構造を有する半導体膜（ここではアモルファスシリコン膜）を５４ｎｍの厚さ（好ましくは２５〜２００ｎｍ）で形成する。
【０１０３】
本実施例では下地絶縁膜１０４を２層構造として示したが、珪素を主成分とする絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などを用い、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により形成すればよい。また、プラズマＣＶＤ装置は、枚葉式の装置でもよいし、バッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体膜とを連続成膜してもよい。
【０１０４】
次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約２ｎｍの極薄い酸化膜を形成する。次いで、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行う。ここでは、ジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧１５ｋＶ、ジボランを水素で１％に希釈したガスを流量３０ｓｃｃｍとし、ドーズ量２×１０12／ｃｍ2で非晶質シリコン膜にボロンを添加した。
【０１０５】
次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布した。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
【０１０６】
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行う場合は、５００℃〜６５０℃で４〜２４時間で行えばよい。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得た。なお、ここでは炉を用いた熱処理を用いて結晶化を行ったが、短時間での結晶化が可能なランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
【０１０７】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４７０mJ/cm2でレーザー光の照射を大気中で行なった。なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。なお、ここではパルスレーザーを用いた例を示したが、連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０１０８】
次いで、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。本実施例ではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。
【０１０９】
次いで、バリア層上にプラズマＣＶＤ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を５０ｎｍ〜４００ｎｍ、ここでは膜厚５０ｎｍで形成する。本実施例の成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ2とし、成膜温度を３５０℃とする。
【０１１０】
その後、６５０℃に加熱された炉に入れて６．５分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。
【０１１１】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１１２】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【０１１３】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜３０３となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。
【０１１４】
次いで、ゲート絶縁膜上に膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００〜４００ｎｍの第２の導電膜とを積層形成する。本実施例では、ゲート絶縁膜３０３上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層し、以下に示す手順でパターニングを行って各ゲート電極及び各配線を形成する。
【０１１５】
第１の導電膜及び第２の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
【０１１６】
上記第１の導電膜及び第２の導電膜のエッチング（第１のエッチング処理および第２のエッチング処理）にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。ここでは、レジストからなるマスクを形成した後、第１のエッチング条件として１Paの圧力でコイル型の電極に７００WのＲＦ（13.56MHz）電力を投入し、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、１２．５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設けられた石英円板）は、直径２５ｃｍの円板である。この第１のエッチング条件によりＷ膜をエッチングして端部をテーパー形状とする。この後、レジストからなるマスクを除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ここでは、第１のエッチング条件及び第２のエッチング条件を第１のエッチング処理と呼ぶこととする。
【０１１７】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、第３のエッチング条件としてエッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを６０秒行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この後、レジストからなるマスクを除去せずに第４のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０／２０／２０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約２０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、ここでは、第３のエッチング条件及び第４のエッチング条件を第２のエッチング処理と呼ぶこととする。この段階で第１の導電層３０４ａを下層とし、第２の導電層３０４ｂを上層とするゲート電極３０４および各電極３０５〜３０７が形成される。
【０１１８】
次いで、レジストからなるマスクを除去した後、ゲート電極３０４〜３０７をマスクとして全面にドーピングする第１のドーピング処理を行う。第１のドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０14atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。自己整合的に第１の不純物領域（ｎ--領域）３２２〜３２５が形成される。
【０１１９】
次いで、新たにレジストからなるマスクを形成するが、この際、スイッチングＴＦＴ４０３のオフ電流値を下げるため、マスクは、画素部４０１のスイッチングＴＦＴ４０３を形成する半導体層のチャネル形成領域及びその一部を覆って形成する。また、マスクは駆動回路のｐチャネル型ＴＦＴ４０６を形成する半導体層のチャネル形成領域及びその周辺の領域を保護するためにも設けられる。加えて、マスクは、画素部４０１の電流制御用ＴＦＴ４０４を形成する半導体層のチャネル形成領域及びその周辺の領域を覆って形成される。
【０１２０】
次いで、上記レジストからなるマスクを用い、選択的に第２のドーピング処理を行って、ゲート電極の一部と重なる不純物領域（ｎ-領域）を形成する。第２のドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。ここでは、イオンドープ法を用い、フォスフィン（ＰＨ3）を水素で５％に希釈したガスを流量３０ｓｃｃｍとし、ドーズ量を１．５×１０14atoms/cm2とし、加速電圧を９０ｋｅＶとして行う。この場合、レジストからなるマスクと第２の導電層とがｎ型を付与する不純物元素に対するマスクとなり、第２の不純物領域３１１、３１２が形成される。第２の不純物領域には１×１０16〜１×１０17/cm3の濃度範囲でｎ型を付与する不純物元素を添加される。ここでは、第２の不純物領域と同じ濃度範囲の領域をｎ-領域とも呼ぶ。
【０１２１】
次いで、レジストからなるマスクを除去せずに第３のドーピング処理を行う。第３のドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。ここでは、イオンドープ法を用い、フォスフィン（ＰＨ3）を水素で５％に希釈したガスを流量４０ｓｃｃｍとし、ドーズ量を２×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行う。この場合、レジストからなるマスクと第１の導電層及び第２の導電層がｎ型を付与する不純物元素に対するマスクとなり、第３の不純物領域３１３、３１４、３２６〜３２８が形成される。第３の不純物領域には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元素を添加される。ここでは、第３の不純物領域と同じ濃度範囲の領域をｎ+領域とも呼ぶ。
【０１２２】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスクを形成して第４のドーピング処理を行う。第４のドーピング処理により、ｐチャネル型ＴＦＴを形成する半導体層を形成する半導体層にｐ型の導電型を付与する不純物元素が添加された第４の不純物領域３１８、３１９、３３２、３３３及び第５の不純物領域３１６、３１７、３３０、３３１を形成する。
【０１２３】
また、第４の不純物領域３１８、３１９、３３２、３３３には１×１０20〜１×１０21/cm3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。尚、第４の不純物領域３１８、３１９、３３２、３３３には先の工程でリン（Ｐ）が添加された領域（ｎ--領域）であるが、ｐ型を付与する不純物元素の濃度がその１．５〜３倍添加されていて導電型はｐ型となっている。ここでは、第４の不純物領域と同じ濃度範囲の領域をｐ+領域とも呼ぶ。
【０１２４】
また、第５の不純物領域３１６、３１７、３３０、３３１は第２の導電層のテーパー部と重なる領域に形成されるものであり、１×１０18〜１×１０20/cm3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。ここでは、第５の不純物領域と同じ濃度範囲の領域をｐ-領域とも呼ぶ。
【０１２５】
以上までの工程でそれぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が形成される。導電層３０４〜３０７はＴＦＴのゲート電極となる。
【０１２６】
次いで、ほぼ全面を覆う絶縁膜（図示しない）を形成する。本実施例では、プラズマＣＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１２７】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【０１２８】
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
【０１２９】
次いで、窒化シリコン膜からなる第１の層間絶縁膜３０８を形成して熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う。この工程は第１の層間絶縁膜３０８に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜（図示しない）の存在に関係なく半導体層を水素化することができる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１３０】
次いで、第１の層間絶縁膜３０８上に有機絶縁物材料から成る第２の層間絶縁膜３０９を形成する。本実施例では塗布法により膜厚１．６μｍのアクリル樹脂膜３０９ａを形成し、スパッタ法により２００ｎｍの窒化シリコン膜３０９ｂを積層する。
【０１３１】
次いで、ｐチャネル型ＴＦＴからなる電流制御用ＴＦＴ４０４のドレイン領域に接して後で形成される接続電極に接して重なるよう画素電極３３４を形成する。本実施例では、画素電極は有機発光素子の陽極として機能させ、有機発光素子の発光を画素電極に通過させるため、透明導電膜とする。
【０１３２】
次いで、ゲート電極またはゲート配線となる導電層に達するコンタクトホールと、各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。本実施例では第２の層間絶縁膜をエッチングストッパーとして第３の層間絶縁膜をエッチングした後、第１の層間絶縁膜をエッチングストッパーとして第２の層間絶縁膜をエッチングしてから第１の層間絶縁膜をエッチングした。
【０１３３】
その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて電極３３５〜３４１、具体的にはソース配線、電源供給線、引き出し電極及び接続電極などを形成する。ここでは、これらの電極及び配線の材料は、Ｔｉ膜（膜厚１００ｎｍ）とシリコンを含むＡｌ膜（膜厚３５０ｎｍ）とＴｉ膜（膜厚５０ｎｍ）との積層膜を用い、パターニングを行った。こうして、ソース電極及びソース配線、接続電極、引き出し電極、電源供給線などが適宜、形成される。なお、層間絶縁膜に覆われたゲート配線とコンタクトを取るための引き出し電極は、ゲート配線の端部に設けられ、他の各配線の端部にも、外部回路や外部電源と接続するための電極が複数設けられた入出力端子部を形成する。また、先に形成された画素電極３３４と接して重なるよう設けられた接続電極３４１は、電流制御用ＴＦＴ４０４のドレイン領域に接している。
【０１３４】
以上の様にして、ｎチャネル型ＴＦＴ４０５、ｐチャネル型ＴＦＴ４０６、およびこれらを相補的に組み合わせたＣＭＯＳ回路を有する駆動回路４０２と、１つの画素内にｎチャネル型ＴＦＴ４０３またはｐチャネル型ＴＦＴ４０４を複数備えた画素部４０１を形成することができる。
【０１３５】
各電極のパターニングが終了したら、レジストを除去して熱処理を行い、次いで、画素電極３３４の端部を覆うように両端にバンクとよばれる絶縁物３４２ａ、３４２ｂを形成する。バンク３４２ａ、３４２ｂは珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い。ここでは、有機樹脂膜からなる絶縁膜をパターニングしてバンク３４２ａを形成した後、スパッタ法で窒化シリコン膜を成膜し、パターニングしてバンク３４２ｂを形成する。
【０１３６】
次いで、両端がバンクで覆われている画素電極３３４上にＥＬ層３４３および有機発光素子の陰極３４４を形成する。
【０１３７】
ＥＬ層３４３としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１３８】
また、陰極３４４に用いる材料としては仕事関数の小さい金属（代表的には周期表の１族もしくは２族に属する金属元素）や、これらを含む合金を用いることが好ましいとされている。仕事関数が小さければ小さいほど発光効率が向上するため、中でも、陰極に用いる材料としては、アルカリ金属の一つであるＬｉ（リチウム）を含む合金材料が望ましい。なお、陰極は全画素に共通の配線としても機能し、接続配線を経由して入力端子部に端子電極を有している。
【０１３９】
ここまでの工程が終了した段階が図６である。なお、図６では、スイッチングＴＦＴ４０３と、有機発光素子に電流を供給するＴＦＴ（電流制御用ＴＦＴ４０４）とを示したが、該ＴＦＴのゲート電極の先には複数のＴＦＴなどからなる様々な回路を設けてもよく、特に限定されないことは言うまでもない。
【０１４０】
次いで、陰極と、有機化合物層と、陽極とを少なくとも有する有機発光素子を有機樹脂、保護膜、封止基板、或いは封止缶で封入することにより、有機発光素子を外部から完全に遮断し、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことが好ましい。ただし、後でＦＰＣと接続する必要のある入出力端子部には保護膜などは設けなくともよい。
【０１４１】
次いで、異方性導電材で入出力端子部の各電極にＦＰＣ（フレキシブルプリントサーキット）を貼りつける。異方性導電材は、樹脂と、表面にＡｕなどがメッキされた数十〜数百μm径の導電性粒子とから成り、導電性粒子により入出力端子部の各電極とＦＰＣに形成された配線とが電気的に接続する。
【０１４２】
また、必要があれば、偏光板と位相差板とで構成される円偏光板等の光学フィルムを設けてもよいし、ＩＣチップなどを実装させてもよい。
【０１４３】
以上の工程でＦＰＣが接続されたモジュール型の発光装置が完成する。
【０１４４】
また、本実施例は、実施の形態１乃至３のいずれか一と自由に組み合わせることができる。
【０１４５】
［実施例２］
実施例１により得られるモジュール型の発光装置（ＥＬモジュールとも呼ぶ）の上面図及び断面図を示す。
【０１４６】
図７（Ａ）は、ＥＬモジュールを示す上面図、図７（Ｂ）は図７（Ａ）をＡ−Ａ’で切断した断面図である。図７（Ａ）において、基板５００（例えば、耐熱性ガラス等）に、下地絶縁膜５０１が設けられ、その上に画素部５０２、ソース側駆動回路５０４、及びゲート側駆動回路５０３を形成されている。これらの画素部や駆動回路は、上記実施例１に従えば得ることができる。
【０１４７】
また、５１８は有機樹脂、５１９は保護膜であり、画素部および駆動回路部は有機樹脂５１８で覆われ、その有機樹脂は保護膜５１９で覆われている。さらに、接着剤を用いてカバー材で封止してもよい。カバー材は、封止基板、或いは封止缶を用い、ＥＬ層とカバー材の空隙には、不活性ガスまたはシリコンオイルを封入すればよい。
【０１４８】
なお、５０８はソース側駆動回路５０４及びゲート側駆動回路５０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）５０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１４９】
次に、断面構造について図７（Ｂ）を用いて説明する。基板５００上に接して下地絶縁膜５０１が設けられ、絶縁膜５０１の上方には画素部５０２、ゲート側駆動回路５０３が形成されており、画素部５０２は電流制御用ＴＦＴ５１１とそのドレインに電気的に接続された画素電極５１２を含む複数の画素により形成される。また、ゲート側駆動回路５０３はｎチャネル型ＴＦＴ５１３とｐチャネル型ＴＦＴ５１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０１５０】
これらのＴＦＴ（５１１、５１３、５１４を含む）は、上記実施の形態１または上記実施例１のｎチャネル型ＴＦＴ、上記実施の形態１または上記実施例１のｐチャネル型ＴＦＴに従って作製すればよい。図７では、有機発光素子に電流を供給するＴＦＴ（電流制御用ＴＦＴ５１１）のみを示したが、該ＴＦＴのゲート電極の先には複数のＴＦＴなどからなる様々な回路を設けてもよく、特に限定されないことは言うまでもない。
【０１５１】
なお、実施例１に従って同一基板上に画素部５０２、ソース側駆動回路５０４、及びゲート側駆動回路５０３形成する。
【０１５２】
画素電極５１２は発光素子（有機発光素子）の陰極として機能する。また、画素電極５１２の両端にはバンク５１５が形成され、画素電極５１２上には有機化合物層５１６および発光素子の陽極５１７が形成される。
【０１５３】
有機化合物層５１６としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせて有機化合物層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機化合物材料や高分子系有機化合物材料を用いればよい。また、有機化合物層５１６として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機材料や無機材料は公知の材料を用いることができる。
【０１５４】
陽極５１７は全画素に共通の配線としても機能し、接続配線５０８を経由してＦＰＣ５０９に電気的に接続されている。さらに、画素部５０２及びゲート側駆動回路５０３に含まれる素子は全て陽極５１７、有機樹脂５１８、及び保護膜５１９で覆われている。
【０１５５】
なお、有機樹脂５１８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、有機樹脂５１８はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１５６】
また、有機樹脂５１８を用いて発光素子を完全に覆った後、すくなくとも図７に示すように保護膜５１９を有機樹脂５１８の表面（露呈面）に設けることが好ましい。また、基板５００の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置でマスキングテープとして用いるテフロン（登録商標）等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。保護膜５１９として、窒化珪素膜、ＤＬＣ膜、またはＡｌＮXＯY膜を用いればよい。
【０１５７】
以上のような構造で発光素子を保護膜５１９で封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の有機化合物層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【０１５８】
また、画素電極を陽極とし、有機化合物層と陰極を積層して図７とは逆方向に発光する構成としてもよい。図８にその一例を示す。なお、上面図は同一であるので省略する。
【０１５９】
図８に示した断面構造について以下に説明する。基板６００上に絶縁膜６１０が設けられ、絶縁膜６１０の上方には画素部６０２、ゲート側駆動回路６０３が形成されており、画素部６０２は電流制御用ＴＦＴ６１１とそのドレインに電気的に接続された画素電極６１２を含む複数の画素により形成される。また、ゲート側駆動回路６０３はｎチャネル型ＴＦＴ６１３とｐチャネル型ＴＦＴ６１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０１６０】
これらのＴＦＴ（６１１、６１３、６１４を含む）は、上記実施の形態１または上記実施例１のｎチャネル型ＴＦＴ、上記実施の形態１または上記実施例１のｐチャネル型ＴＦＴに従って作製すればよい。なお、図８では、有機発光素子に電流を供給するＴＦＴ（電流制御用ＴＦＴ６１１）のみを示したが、該ＴＦＴのゲート電極の先には複数のＴＦＴなどからなる様々な回路を設けてもよく、特に限定されないことは言うまでもない。
【０１６１】
画素電極６１２は発光素子（有機発光素子）の陽極として機能する。また、画素電極６１２の両端にはバンク６１５が形成され、画素電極６１２上には有機化合物層６１６および発光素子の陰極６１７が形成される。
【０１６２】
陰極６１７は全画素に共通の配線としても機能し、接続配線６０８を経由してＦＰＣ６０９に電気的に接続されている。さらに、画素部６０２及びゲート側駆動回路６０３に含まれる素子は全て陰極６１７、有機樹脂６１８、及び保護膜６１９で覆われている。さらに、カバー材６２０と接着剤で貼り合わせてもよい。また、カバー材６２０には凹部を設け、乾燥剤６２１を設置してもよい。
【０１６３】
また、図８では、画素電極を陽極とし、有機化合物層と陰極を積層したため、発光方向は図８に示す矢印の方向となっている。
【０１６４】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【０１６５】
また、本実施例は、実施の形態１乃至３のいずれか一と自由に組み合わせることができる。
【０１６６】
［実施例３］
本実施例では画素電極を透光性を有する導電膜と、反射性を有する金属材料との両方で形成した半透過型の液晶表示装置の例を図９に示す。
【０１６７】
液晶表示装置においてもＴＦＴは、上記実施の形態１または上記実施例１に従えば、画素ＴＦＴとなるｎチャネル型ＴＦＴを形成することができる。ＴＦＴを覆う層間絶縁膜７０８を形成する工程までは実施例１と同様であり、ここでは詳細な説明は、省略する。画素部においてＴＦＴのソース領域またはドレイン領域と接する電極の一方を反射性を有する金属材料で形成し、画素電極（反射部）７０２を形成する。次いで、画素電極（反射部）７０２と一部重なるように、透光性を有する導電膜からなる画素電極（透過部）７０１を形成する。透光性を有する導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いればよい。
【０１６８】
以上の工程で基板７００上に画素ＴＦＴが形成される。
【０１６９】
次いで、配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示しない）を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１７０】
次いで、支持体となる対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタ（図示しない）が設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜（図示しない）を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施した。
【０１７１】
そして、画素部と駆動回路が形成された基板７００と対向基板とをシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。こうして得られた液晶モジュールにバックライト７０４、導光板７０５を設け、カバー７０６で覆えば、図９にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、プラスチック基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、半透過型であるので偏光板７０３は、基板７００と対向基板の両方に貼り付ける。
【０１７２】
外光が十分である場合には、反射型として駆動させるため、バックライトをオフ状態としたまま、対向基板に設けられた対向電極と画素電極（反射部）７０２との間の液晶を制御することによって表示を行い、外光が不十分である場合には、バックライトをオン状態として対向基板に設けられた対向電極と画素電極（透過部）７０１との間の液晶を制御することによって表示を行う。
【０１７３】
ただし、用いる液晶が、ＴＮ液晶やＳＴＮ液晶の場合、反射型と透過型とで液晶のねじれ角が変わるため、偏光板や位相差板を最適化する必要がある。例えば、液晶のねじれ角の量を調節する旋光補償機構（例えば、高分子液晶などを用いた偏光板）が別途必要となる。
【０１７４】
また、本実施例では半透過型の液晶表示装置の例を示したが、画素電極を全て透明導電膜で形成すれば透過型の液晶表示装置を作製することもでき、画素電極を反射性の高い導電膜で形成すれば反射型の液晶表示装置を作製することもできることはいうまでもない。
【０１７５】
また、本実施例は、実施の形態１乃至３のいずれか一と自由に組み合わせることができる。
【０１７６】
［実施例４］
本発明を実施して形成された駆動回路や画素部は様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
【０１７７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１０〜図１２に示す。
【０１７８】
図１０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【０１７９】
図１０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０１８０】
図１０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０１８１】
図１０（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【０１８２】
図１０（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１８３】
図１０（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０１８４】
図１１（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明を投射装置２６０１の一部を構成する液晶モジュール２８０８に適用し、装置全体を完成させることができる。
【０１８５】
図１１（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明を投射装置２７０２の一部を構成する液晶モジュール２８０８に適用し、装置全体を完成させることができる。
【０１８６】
なお、図１１（Ｃ）は、図１１（Ａ）及び図１１（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１８７】
また、図１１（Ｄ）は、図１１（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１８８】
ただし、図１１に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない。
【０１８９】
図１２（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。
【０１９０】
図１２（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１９１】
図１２（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
【０１９２】
ちなみに図１２（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０１９３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は、実施の形態１乃至３、実施例１乃至３のどのような組み合わせからなる構成を用いても実現することができる。
【０１９４】
［実施例５］
本発明で得られる半導体膜のゲッタリング能力を確認するため、以下に示す実験を行った。
【０１９５】
以下にサンプルの作製手順を示す。まず、ガラス基板（ＡＮ１００）上にプラズマＣＶＤ法で膜厚５０ｎｍの第１酸化窒化シリコン膜と、膜厚１００ｎｍの第２酸化窒化シリコン膜を積層形成し、さらに第１の半導体膜として膜厚５４ｎｍのアモルファスシリコン膜を形成する。次いで、上記工程に従い、ニッケルを１０ｐｐｍ含む酢酸ニッケル塩溶液をスピナーで塗布した後、６５０℃に加熱された炉の中で５分間の熱処理を行って結晶化させる。次いで、上記工程に従い、酸素：窒素を１：４に制御した雰囲気下でパルス発振のエキシマレーザ光を照射して結晶化率を高める。次いで、エキシマレーザー光の照射により形成された酸化膜に加え、さらに、オゾン水で表面を酸化して合計１〜１０ｎｍのバリア層となる酸化膜を形成する。
【０１９６】
そして、バリア層上に、第２の半導体膜としてプラズマＣＶＤ法で成膜圧力を１３．３３Ｐａ（０．１Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８３Ｗ／ｃｍ2（ＲＦパワー：５０Ｗ）として膜厚３０ｎｍのアモルファスシリコン膜の成膜を行った。このアモルファスシリコン膜の成膜条件の一つであるモノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）をそれぞれ１：１９９、２：３９８、４：４４６とし、さらに成膜条件の一つである成膜温度を３５０℃とし、３つのサンプルを用意した。
【０１９７】
次いで、熱処理として、６５０℃に加熱された炉の中にサンプルを入れて３分保持した後、取り出してゲッタリングを終了させた。最後に、アルカリ系のエッチャント液（代表的にはテトラエチルアンモニウムハイドロオキサイド（化学式（ＣＨ3）4ＮＯＨ）：ＴＭＡＨを２．３８％含む水溶液を５０℃としたエッチャント）で第２の半導体膜を選択的に除去し、バリア層を希フッ酸で除去した後、第１の半導体膜表面付近におけるＮｉ濃度をそれぞれのサンプルごとにＴＸＲＦを用いて測定した。３つのサンプルを測定した結果が図１３である。
【０１９８】
図１３では、ゲッタリングされて第１の半導体膜表面付近のＮｉ濃度が１×１０10ａｔｏｍｓ／ｃｍ2未満にまで低減されている。ちなみに第１の半導体膜をＴＦＴの活性層として用いる場合は、表面付近のＮｉ濃度を１×１０10ａｔｏｍｓ／ｃｍ2以下とすることが好ましく、本実施例の３つの成膜条件全てで達成されている。また、３つのサンプル全てで熱処理後のピーリングなどの不良は発生しなかった。
【０１９９】
この実験結果から、本実施例の第２の半導体膜は、ゲッタリングサイトとして優れていることが言える。
【０２００】
【発明の効果】
本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を有する半導体膜を得ることができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の向上、及び、個々の素子間でのバラツキを低減することができる。特に、液晶表示装置においては、ＴＦＴ特性のバラツキに起因する表示むらを低減できる。
【０２０１】
加えて、有機発光素子を有する半導体装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置される有機発光素子に電流を供給するＴＦＴ）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
【０２０２】
また、本発明により結晶化を助長する金属元素だけでなく、不純物となる他の金属元素（Ｆｅ、Ｃｕなど）も除去または低減することができる。
【図面の簡単な説明】
【図１】 実施の形態１を示す工程図。
【図２】 流量比と成膜温度とＡｒ／Ｓｉ強度比との関係を示す図。
【図３】 流量比と成膜温度とＮｉ濃度との関係を示す図。
【図４】 流量比と成膜温度とＮｉ濃度との関係を示す図。
【図５】 流量比と成膜温度と成膜時間とエッチング時間との関係を示す図。
【図６】 断面を示す図である。（実施例１）
【図７】 モジュールを示す図である。（実施例２）
【図８】 モジュールを示す図である。（実施例２）
【図９】 液晶表示装置の断面図を示す図である。（実施例３）
【図１０】 電子機器を示す図である。（実施例４）
【図１１】 電子機器を示す図である。（実施例４）
【図１２】 電子機器を示す図である。（実施例４）
【図１３】 流量比とＮｉ濃度との関係を示す図。（実施例５）
【発明の属する技術分野】
本発明はゲッタリング技術を用いた半導体装置の作製方法に関する。特に本発明は、半導体膜の結晶化を助長する金属元素を添加して作製される結晶構造を有する半導体膜の作製方法および該半導体膜を用いた半導体装置の作製方法に関する。また、半導体基板やＳＯＩ技術を用いて作製する半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
結晶構造を有する半導体膜を用いた代表的な半導体素子として薄膜トランジスタ（以下、ＴＦＴと記す）が知られている。ＴＦＴはガラスなどの絶縁基板上に集積回路を形成する技術として注目され、駆動回路一体型液晶表示装置などが実用化されつつある。従来の技術において、結晶構造を有する半導体膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で堆積した非晶質半導体膜を、加熱処理やレーザーアニール法（レーザー光の照射により半導体膜を結晶化させる技術）により作製されている。
【０００４】
こうして作製される結晶構造を有する半導体膜は多数の結晶粒の集合体であり、その結晶方位は任意な方向に配向して制御不能であるため、ＴＦＴの特性を制限する要因となっている。このような問題点に対し、特開平７−１８３５４０号公報で開示される技術は、ニッケルなど半導体膜の結晶化を助長する金属元素を添加し、結晶構造を有する半導体膜を作製するものであり、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶方位の配向性を単一方向に高めることが可能である。このような結晶構造を有する半導体膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。
【０００５】
結晶化を助長する金属元素を用いることによって、結晶化における核発生が制御可能となるため、核発生がランダムである他の結晶化方法に比べて得られる膜質は均一であり、理想的には、完全に金属元素を除去または許容範囲までに低減することが望ましい。しかし、結晶化を助長する金属元素を添加する故に、結晶構造を有する半導体膜の膜中或いは膜表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある。その一例は、ＴＦＴにおいてオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化を助長する金属元素は、一旦、結晶構造を有する半導体膜が形成されてしまえば、かえって不要な存在となってしまう。
【０００６】
リンを用いたゲッタリングは、結晶構造を有する半導体膜のうち特定の領域から結晶化を助長する金属元素を除去するための手法として有効に活用されている。例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行うことで、チャネル形成領域から当該金属元素を容易に除去することが可能である。
【０００７】
【発明が解決しようとする課題】
リンはイオンドープ法（ＰＨ3などをプラズマで解離して、イオンを電界で加速して半導体中に注入する方法であり、基本的にイオンの質量分離を行わない方法を指す）で結晶構造を有する半導体膜に注入するが、ゲッタリングのために必要なリン濃度は１×１０20/cm3以上である。イオンドープ法によるリンの添加は、結晶構造を有する半導体膜の非晶質化をもたらすが、リン濃度の増加はその後のアニールによる再結晶化の妨げとなり問題となっている。また、高濃度のリンの添加は、ドーピングに必要な処理時間の増大をもたらし、ドーピング工程におけるスループットを低下させるので問題となっている。
【０００８】
さらに、ｐチャネル型ＴＦＴのソース・ドレイン領域に添加したリンに対し、その導電型を反転させるために必要な硼素の濃度は１．５〜３倍が必要であり、再結晶化の困難さに伴って、ソース・ドレイン領域の高抵抗化をもたらし問題となっている。
【０００９】
また、基板内でゲッタリングが十分にされず、ゲッタリングにバラツキが生じると、各々のＴＦＴ特性に若干の差、即ちバラツキが生じていた。透過型の液晶表示装置の場合、画素部に配置されるＴＦＴに電気特性のバラツキがあれば、各画素電極に印加する電圧のバラツキが生じ、そのため透過光量のバラツキも生じ、これが表示むらとなって観察者の目に映ることになる。
【００１０】
また、有機発光素子を用いた発光装置にとって、ＴＦＴはアクティブマトリクス駆動方式を実現する上で、必須の素子となっている。従って、有機発光素子を用いた発光装置は、少なくとも、スイッチング素子として機能するＴＦＴと、有機発光素子に電流を供給するＴＦＴとが、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、有機発光素子と電気的に接続され、且つ、有機発光素子に電流を供給するＴＦＴのオン電流（Ｉon）で画素の輝度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度にバラツキが生じてしまうという問題がある。
【００１１】
本発明はこのような問題を解決するための手段であり、半導体膜の結晶化を助長する金属元素を用いて結晶構造を有する半導体膜を得た後、該膜中に残存する当該金属元素を効果的に除去する技術を提供することを目的とする。
【００１２】
【課題を解決するための手段】
ゲッタリング技術は単結晶シリコンウエハーを用いる集積回路の製造技術において主要な技術として位置付けられている。ゲッタリングは半導体中に取り込まれた金属不純物が、何らかのエネルギーでゲッタリングサイトに偏析して、素子の能動領域の不純物濃度を低減させる技術として知られている。それは、エクストリンシックゲッタリング(Extrinsic Gettering)とイントリンシックゲッタリング(Intrinsic Gettering)の二つに大別されている。エクストリンシックゲッタリングは外部から歪場や化学作用を与えてゲッタリング効果をもたらすものである。高濃度のリンを単結晶シリコンウエハーの裏面から拡散させるリンゲッタはこれに当たり、前述のリンを用いたゲッタリングもエクストリンシックゲッタリングの一種と見なすことができる。
【００１３】
一方、イントリンシックゲッタリングは単結晶シリコンウエハーの内部に生成された酸素が関与する格子欠陥の歪場を利用したものとして知られている。本発明は、このような格子欠陥、或いは格子歪みを利用したイントリンシックゲッタリングに着目したものであり、厚さ１０〜２００nm程度の結晶構造を有する半導体膜に適用するために以下の手段を採用するものである。
【００１４】
本発明は、窒化珪素膜上に金属元素を用いて結晶構造を有する第１の半導体膜を形成する工程と、エッチングストッパーとなる膜（バリア層）を形成する工程と、希ガス元素を含む第２の半導体膜（ゲッタリングサイト）を形成する工程と、ゲッタリングサイトに金属元素をゲッタリングさせる工程と、前記第２の半導体膜を除去する工程と、バリア層を除去する工程とを有している。
【００１５】
本明細書で開示する作製方法に関する発明の構成１は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室に導入する希ガスとモノシランの流量比（ＳｉＨ4：希ガス）を０．１：９９．９〜１：９に制御して希ガス元素を含む第２の半導体膜を形成する第５工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程とを有することを特徴とする半導体装置の作製方法である。
【００１６】
また、本発明は、絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上に、プラズマＣＶＤ法で成膜室に導入する希ガスとモノシランの流量比（ＳｉＨ4：希ガス）を０．１：９９．９〜１：９に制御して希ガス元素を含む第２の半導体膜を形成する第５工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程とを有することを特徴とする半導体膜の作製方法である。
【００１７】
本発明は、上記ゲッタリングサイトとなる第２の半導体膜を形成する工程として、プラズマＣＶＤ法を用い、原料ガスとしてモノシランと希ガス元素を用い、比率（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜を形成することを特徴としている。また、モノシランに代えて、ジシランやトリシランを用いてもよい。
【００１８】
さらに、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際のＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。なお、０．４８Ｗ／ｃｍ2よりも高いＲＦパワーとすると膜にならず粉になってしまったり、膜に半球状の浮きが発生したりする成膜不良が発生しやすい。
【００１９】
加えて、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とすることが望ましい。なお、６６．６５Ｐａよりも高い成膜圧力とすると膜にならず粉になってしまったり、膜に半球状の浮きが発生したりする成膜不良が発生しやすい。
【００２０】
プラズマＣＶＤ法で成膜室に導入する希ガスとモノシランの流量比（ＳｉＨ4：希ガス）を上記範囲に制御し、且つ、ＲＦパワー密度を上記範囲とし、且つ、圧力を上記範囲として第２の半導体膜を形成することによって、バリア層との密着性を高めることができ、成膜後に行う熱処理によってピーリングが生じない。加えて、希ガス元素を高濃度に含み、高いゲッタリング能力を有するゲッタリングサイトを形成することができる。
【００２１】
また、バリア層の膜厚は、１〜１０ｎｍと薄く、バリア層上に第２の半導体膜をプラズマＣＶＤ法で成膜する場合、成膜時に発生するプラズマなどでダメージを受けて部分的にバリア層が破壊される恐れがあった。バリア層が部分的に破壊された場合、後に行われるエッチングで第２の半導体膜を除去する際にエッチングストッパーとして十分機能せず、第１の半導体膜の膜厚バラツキや第１の半導体膜に穴が形成されるといった不良が発生する。しかし、プラズマＣＶＤ法で成膜室に導入する希ガスとモノシランの流量比（ＳｉＨ4：希ガス）を上記範囲に制御し、且つ、ＲＦパワー密度を上記範囲とし、且つ、圧力を上記範囲として第２の半導体膜を形成することによって、バリア層に与えるダメージを低減することができ、第１の半導体膜の膜厚のバラツキ発生や第１の半導体膜に穴が形成されるという不良の発生を防ぐことができる。
【００２２】
また、ゲッタリングサイトとなる第２の半導体膜は、それぞれ異なる条件（原料ガス、成膜圧力、ガス流量、ＲＦパワー）を用いたプラズマＣＶＤ法で得られる２層以上の積層であってもよい。
【００２３】
また、ゲッタリングサイトとなる第２の半導体膜に希ガス元素の濃度勾配をもたせ、効率よくゲッタリングさせてもよい。その場合、成膜条件（ＲＦパワー、成膜圧力、ガス流量など）で第２の半導体膜に希ガス元素の濃度勾配をもたせればよい。第２の半導体膜に希ガス元素の濃度勾配をもたせた場合、第２の半導体膜の下層部分にゲッタリングされた金属元素が濃度の高い表面に向かって移動しやすくなり、金属元素のゲッタリング能力が飽和しにくくなる。なお、ゲッタリングの際、希ガス元素を含む第２の半導体膜にある量の金属元素がゲッタリングされると、飽和し、それ以上金属元素がゲッタリングされない。
【００２４】
また、本明細書で開示する作製方法に関する発明の構成２は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜上にバリア層を形成する第４の工程と、
前記バリア層上に第２の半導体膜を形成すると同時に前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第５工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法である。
【００２５】
上記構成２においても、上記ゲッタリングサイトとなる第２の半導体膜を形成する工程として、プラズマＣＶＤ法を用い、原料ガスとしてモノシランと希ガス元素を用い、比率（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜を形成することを特徴としている。また、モノシランに代えて、ジシランやトリシランを用いてもよい。ジシランを用いる場合には、比率（ジシラン：希ガス）を０．０５：９９．９５〜１：９に制御して成膜すればよい。さらに、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際のＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。 加えて、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とすることが望ましい。
【００２６】
また、上記構成２においては、第２の半導体膜の成膜と同時にゲッタリングを行うことを特徴としている。従って、ゲッタリングと同時に次々に新しいゲッタリングサイトを堆積することになる。比率（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御し、ＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることによって、成膜速度が低下するため、成膜中は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）の圧力下でアニールされることになる。即ち、第２の半導体膜の成膜温度がアニール温度となり、成膜時間の間は第１の半導体膜中の金属元素を第２の半導体膜中に移動させることができる。成膜温度としては、３００℃〜５００℃とすればよい。この成膜温度の範囲であれば耐熱性ガラスの歪点以下であるため好ましい。成膜温度を上げれば上げるほど、第２の半導体膜中に含まれる希ガス元素の濃度が高くなるため、ゲッタリングサイトとして最適なものとすることができる。また、ジシランやトリシランを用いることができる。ジシランはモノシランに比べ分解する温度が低いが、第２の半導体膜中に希ガス元素を高濃度に含ませるためにはプラズマを発生させるプラズマＣＶＤ法で行うことが重要である。なお、成膜温度を上げても上記成膜条件とすることでピーリングなどの成膜不良は発生しない。また、真空下での熱処理となるので不純物の混入を防止することができる。
【００２７】
第２の半導体膜の成膜と同時にゲッタリングを行うことで、後に行う加熱処理によるゲッタリングに必要とされる時間を短縮することができる。また、第２の半導体膜の成膜と同時にゲッタリングを行って十分に第１の半導体膜中の金属元素を低減できる場合には、後に行う加熱処理によるゲッタリングを省略することができる。
【００２８】
また、単結晶シリコン基板を用いた場合にも本発明は適用することができ、本明細書で開示する作製方法に関する発明の構成３は、
結晶構造を有する第１の半導体上にバリア層を形成する第１の工程と、
前記バリア層上に第２の半導体膜を形成すると同時に前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体中の前記金属元素を除去または低減する第２工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体中の前記金属元素を除去または低減する第３工程と、
前記第２の半導体膜を除去する第４工程と、
前記バリア層を除去する第５工程とを有することを特徴とする半導体装置の作製方法である。
【００２９】
また、ＳＯＩ技術、特にシリコン基板に酸素をイオン注入後、熱処理してシリコン基板内に酸化シリコン層を形成するＳＩＭＯＸ法にも本発明は有用であり、本明細書で開示する作製方法に関する発明の構成４は、
絶縁表面上に設けられた結晶構造を有する第１の半導体膜上にバリア層を形成する第１の工程と、
前記バリア層上に第２の半導体膜を形成すると同時に前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第２工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第３工程と、
前記第２の半導体膜を除去する第４工程と、
前記バリア層を除去する第５工程とを有することを特徴とする半導体装置の作製方法である。
【００３０】
上記構成３及び上記構成４においても、上記ゲッタリングサイトとなる第２の半導体膜を形成する工程として、プラズマＣＶＤ法を用い、原料ガスとしてモノシランと希ガス元素を用い、比率（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜を形成することを特徴としている。また、モノシランに代えて、ジシランやトリシランを用いてもよい。ジシランを用いる場合には、比率（ジシラン：希ガス）を０．０５：９９．９５〜１：９に制御して成膜すればよい。さらに、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際のＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。 加えて、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とすることが望ましい。
【００３１】
また、本発明において、エッチングストッパーとなる膜（バリア層）を形成する工程は、レーザー光の照射により前記結晶構造を有する半導体膜の表面を酸化した後、さらにオゾンを含む溶液で前記結晶構造を有する半導体膜の表面を酸化する工程、或いは、オゾンを含む溶液で前記結晶構造を有する半導体膜の表面を酸化する工程、もしくは酸素雰囲気下の紫外線の照射で前記結晶構造を有する半導体膜の表面を酸化する工程とすればよい。また、バリア層を形成する他の工程としては、酸素プラズマ処理により前記結晶構造を有する半導体膜の表面を酸化する工程も挙げられる。また、バリア層を形成する他の工程としては、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜または酸化窒化膜を堆積して形成する工程としても良い。また、バリア層を形成する他の工程としては、クリーンオーブンを用い、２００〜５００℃程度に加熱して前記結晶構造を有する半導体膜の表面に薄い酸化膜を形成しても良い。なお、バリア層を形成する他の工程として、上記形成方法のいずれか一の方法、またはそれらの方法を組み合わせて形成してもよい。
【００３２】
また、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜または酸化窒化膜を堆積して形成する工程とする場合には、バラツキを低減するため、前記バリア層を形成する前に前記第１の半導体膜表面の不純物（酸化物を含む）を除去することが好ましい。
【００３３】
上記形成方法の中でも、プラズマＣＶＤ法を用い、成膜室にシラン系ガスと窒素酸化物系ガスを原料ガスとして導入し、プラズマを発生させて形成した酸化窒化シリコン膜をバリア層として用いた場合、希ガス元素を含む第２の半導体膜と、バリア層をともにプラズマＣＶＤ法により形成することができる。また、希ガス元素を含む第２の半導体膜と、バリア層を大気に触れさせることなく成膜することが可能であり、さらに同一チャンバーで連続的に成膜することも可能であるため、スループットに優れている。なお、プラズマＣＶＤ法はガスによる成膜室（チャンバーとも呼ぶ）内のクリーニングが行えるため、スパッタ法に比べてメンテナンスが少なくて済み、量産には適した成膜方法である。
【００３４】
本明細書中、バリア層とは、ゲッタリング工程において金属元素が通過可能な膜質または膜厚を有し、且つ、ゲッタリングサイトとなる層の除去工程においてエッチングストッパーとなる層を指している。
【００３５】
また、上記各構成において、金属元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴としている。これらの金属元素を非晶質構造を有する半導体膜に添加すると結晶化が良好に行われる。
【００３６】
また、上記各構成において、希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを半導体膜中に含有させることにより、格子歪みを形成してゲッタリングサイトを形成することができる。また、上記各構成において、前記第２の半導体膜に含まれる希ガス元素の濃度は、１×１０18／ｃｍ3〜１×１０22／ｃｍ3であることを特徴としている。
【００３７】
本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を有する半導体膜を得ることができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の向上、特にオフ電流を低減し、個々の素子間でのバラツキを低減することができる。
【００３８】
また、結晶構造を有する半導体膜までを形成する場合、本発明は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜上にバリア層を形成する第４の工程と、
前記バリア層上に第２の半導体膜を形成すると同時に前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第５工程と、
加熱処理を行い、前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体膜の作製方法を提供する。
【００３９】
また、上記構成において、上記ゲッタリングサイトとなる第２の半導体膜を形成する工程として、プラズマＣＶＤ法を用い、原料ガスとしてモノシランと希ガス元素を用い、比率（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜を形成することを特徴としている。また、モノシランに代えて、ジシランやトリシランを用いてもよい。ジシランを用いる場合には、比率（ジシラン：希ガス）を０．０５：９９．９５〜１：９に制御して成膜すればよい。さらに、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際のＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。 加えて、上記第２の半導体膜をプラズマＣＶＤ法で成膜する際の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とすることが望ましい。
【００４０】
また、上記構成において、金属元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴としている。これらの金属元素を非晶質構造を有する半導体膜に添加すると結晶化が良好に行われる。
【００４１】
また、上記構成において、希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを半導体膜中に含有させることにより、格子歪みを形成してゲッタリングサイトを形成することができる。上記構成において、前記第２の半導体膜に含まれる希ガス元素の濃度は、１×１０18／ｃｍ3〜１×１０22／ｃｍ3であることを特徴としている。
【００４２】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００４３】
以下に本発明を用いた代表的なＴＦＴの作製手順を簡略に図１を用いて示す。ここではゲッタリングサイトをプラズマＣＶＤ法で流量比（シランガス：希ガス）が１：１００となるように制御して形成する例を示す。
【００４４】
図１（Ａ）中、１０は、絶縁表面を有する基板、１１はブロッキング層となる絶縁膜、１２は非晶質構造を有する半導体膜である。
【００４５】
図１（Ａ）において、基板１０はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００４６】
まず、図１（Ａ）に示すように基板１０上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成る下地絶縁膜１１を形成する。代表的な一例は下地絶縁膜１１として２層構造から成り、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜を５０〜１００ｎｍ、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、下地絶縁膜１１の一層として膜厚１０ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは第２酸化窒化シリコン膜（ＳｉＮxＯy膜（Ｘ≫Ｙ））を用いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効である。また、第１酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シリコン膜とを順次積層した３層構造を用いてもよい。
【００４７】
次いで、下地絶縁膜上に非晶質構造を有する第１の半導体膜１２を形成する。第１の半導体膜１２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜２００nmの厚さに形成する。後の結晶化で良質な結晶構造を有する半導体膜を得るためには、非晶質構造を有する第１の半導体膜１２の膜中に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3（二次イオン質量分析法（ＳＩＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。
【００４８】
次いで、非晶質構造を有する第１の半導体膜１２を結晶化させる技術としてここでは特開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリコン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。まず、非晶質構造を有する第１の半導体膜１２の表面に、結晶化を促進する触媒作用のある金属元素（ここでは、ニッケル）を重量換算で１〜１００ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１３を形成する。（図１（Ｂ））塗布によるニッケル含有層１３の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
【００４９】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、図１（Ｃ）に示す結晶構造を有する第１の半導体膜１４が形成される。なお、結晶化後での第１の半導体膜１４に含まれる酸素濃度は、５×１０18／ｃｍ3以下とすることが望ましい。ここでは、脱水素化のための熱処理（４５０℃、１時間）の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源は、１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１回〜１０回繰り返し、半導体膜が瞬間的に６００〜１０００℃程度にまで加熱すればよい。なお、必要であれば、強光を照射する前に非晶質構造を有する第１の半導体膜１４に含有する水素を放出させる熱処理を行ってもよい。また、熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
【００５０】
このようにして得られる第１の半導体膜１４には、金属元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０18/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以降に示す方法で当該元素を除去する。
【００５１】
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射することが好ましい。レーザー光を照射した場合、表面に薄い酸化膜（図示しない）が形成される。このレーザー光としてはパルス発振であるレーザ光源から出射される波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いればよい。また、レーザー光としては連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を用いてもよい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。
【００５２】
上記結晶化後のレーザー光の照射により形成された酸化膜では、不十分であるため、さらに、オゾン含有水溶液（代表的にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれる）を形成して合計１〜１０ｎｍの酸化膜からなるバリア層１５を形成し、このバリア層１５上に希ガス元素を含む第２の半導体膜１６を形成する。（図１（Ｄ））なお、ここでは、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射した場合に形成される酸化膜もバリア層の一部と見なしている。このバリア層１５は、後の工程で第２の半導体膜１６のみを選択的に除去する際にエッチングストッパーとして機能する。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。また、他のバリア層１５の形成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成してもよい。また、他のバリア層１５の形成方法としては、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層としても良い。また、他のバリア層１５の形成方法としては、クリーンオーブンを用い、２００〜５００℃程度に加熱して薄い酸化膜を形成しても良い。なお、上記方法のいずれか一の方法、またはそれらの方法を組み合わせて形成されたバリア層１５は、後のゲッタリングで第１の半導体膜中のニッケルが第２の半導体膜に移動可能な膜質または膜厚とすることが必要である。
【００５３】
また、上記バリア層上に形成する希ガス元素を含む第２の半導体膜１６は、プラズマＣＶＤ法にて形成し、ゲッタリングサイトを形成する。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン（Ａｒ）が好ましい。
【００５４】
ここでは原料ガスとしてモノシランとアルゴンを用い、比率（モノシラン：アルゴン）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜する。また、成膜時のＲＦパワー密度は、０．００１７Ｗ／ｃｍ2〜０．４８Ｗ／ｃｍ2とすることが望ましい。ＲＦパワー密度は、高ければ高いほど成膜速度が向上するため好ましい。また、成膜時の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とすることが望ましい。圧力は、高ければ高いほど成膜速度が向上するため好ましい。また、成膜温度は３００℃〜５００℃とすることが望ましい。こうして、膜中にアルゴンを１×１０18／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１×１０20/cm3〜１×１０21/cm3の濃度で含み、ゲッタリング効果が得られる第２の半導体膜をプラズマＣＶＤ法で成膜することができる。さらに、上記第２の半導体膜は、成膜の際、バリア層に与えるダメージを低減することができ、第１の半導体膜の膜厚のバラツキ発生や第１の半導体膜に穴が形成されるという不良の発生を防ぐことができる。なお、第２の半導体膜の成膜圧力が低いほうが、膜中により多くのアルゴンを含ませることができる。
【００５５】
ここで、上記第２の半導体膜の希ガス濃度を確認するため、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）と、成膜温度を変えてアモルファスシリコン膜表面付近のアルゴン／シリコン強度比をＴＸＲＦで測定する実験を行った。
【００５６】
まず、プラズマＣＶＤ法で成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ2（ＲＦパワー：３０Ｗ）として膜厚５０ｎｍのアモルファスシリコン膜の成膜を行った。このアモルファスシリコン膜の成膜条件の一つであるモノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）をそれぞれ１：９９、５：９５、１０：９０、１７：８３とし、さらに成膜条件の一つである成膜温度をそれぞれ４０℃、１００℃、２００℃、３００℃、３５０℃とし、成膜後のアモルファスシリコン膜表面付近のアルゴン／シリコン強度比をＴＸＲＦでそれぞれ測定した。
【００５７】
図２（Ａ）にモノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１：９９とし、成膜温度の条件を振って成膜されたアモルファスシリコン膜表面付近のアルゴン／シリコン強度比を示す。図２（Ａ）からは、成膜温度を上げれば上げるほどアルゴン／シリコン強度比が高くなっている、即ち膜中のアルゴン濃度が高くなっていることが読み取れる。比較例として、スパッタ法によりシリコンターゲットを用いてアルゴン雰囲気下、０．３Ｐａで成膜したアモルファスシリコン膜表面付近のアルゴン／シリコン強度比は、５×１０-2であり、ＳＩＭＳ測定での膜中のアルゴン濃度は、３×１０20〜５．８×１０20atoms／ｃｍ3である。
【００５８】
また、図２（Ｂ）に成膜温度を３５０℃とし、流量比の条件を振って成膜されたアモルファスシリコン膜表面のアルゴン／シリコン強度比を示す。図２（Ｂ）からは、アルゴンの流量に対してモノシランの流量を少なくすればするほどアルゴン／シリコン強度比が高くなっている、即ち膜中のアルゴン濃度が高くなっていることが読み取れる。なお、図２（Ｂ）では、横軸を総流量に対するモノシランガス流量の割合としており、例えば、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）が１：９９である場合、１％として表示している。
【００５９】
膜中に不活性気体である希ガス元素イオンを含有させる意味は、半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
【００６０】
上記第２の半導体膜１６を成膜した後は、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図１（Ｅ））ゲッタリングを行う加熱処理としては、強光を照射する処理または熱処理を行えばよい。このゲッタリングにより、図１（Ｅ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元素が移動し、バリア層１５で覆われた第１の半導体膜１４に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、少なくとも第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第１の半導体膜１４に偏析しないよう全て第２の半導体膜１６に移動させ、第１の半導体膜１４に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする。
【００６１】
なお、このゲッタリングの加熱処理の条件、或いは第２の半導体膜の膜厚によっては、第２の半導体膜が一部結晶化される場合もある。第２の半導体膜が結晶化してしまうと格子歪みや不対結合手が減少してゲッタリング効果の低減を招くことから、好ましくは、第２の半導体膜が結晶化しない加熱処理の条件、或いは第２の半導体膜の膜厚とする。いずれにせよ、第２の半導体膜、即ち希ガス元素を含有する非晶質シリコン膜は、希ガス元素を含まない非晶質シリコン膜と比べて結晶化が生じにくいため、ゲッタリングサイトとして最適である。
【００６２】
また、このゲッタリングの加熱処理の条件によっては、ゲッタリングと同時に第１の半導体膜の結晶化率を高め、結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。
【００６３】
本明細書において、ゲッタリングとは、被ゲッタリング領域（ここでは第１の半導体膜）にある金属元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。
【００６４】
強光を照射する処理を用いる場合は、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度に半導体膜が加熱されるようにする。
【００６５】
また、熱処理で行う場合は、不活性雰囲気中、代表的には窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５５０℃にて１４時間の熱処理を行えばよい。また、熱処理に加えて強光を照射してもよい。
【００６６】
次いで、バリア層１５をエッチングストッパーとして、１６で示した第２の半導体膜のみを選択的に除去した後、バリア層１５を除去し、第１の半導体膜１６を公知のパターニング技術を用いて所望の形状の半導体層１７を形成する。（図１（Ｆ））第２の半導体膜のみを選択的にエッチングする方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。また、第２の半導体膜を除去した後、バリア層の表面をＴＸＲＦでニッケル濃度を測定したところ、ニッケルが高濃度で検出されるため、バリア層は除去することが望ましく、フッ酸を含むエッチャントにより除去すれば良い。また、バリア層を除去した後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
【００６７】
ここで、上記第２の半導体膜のゲッタリング能力を確認するため、以下に示す実験を行った。
【００６８】
以下にサンプルの作製手順を示す。まず、上記工程に従い、ガラス基板（ＡＮ１００）上にプラズマＣＶＤ法で膜厚５０ｎｍの第１酸化窒化シリコン膜と、膜厚１００ｎｍの第２酸化窒化シリコン膜を積層形成し、さらに第１の半導体膜として膜厚５４ｎｍのアモルファスシリコン膜を形成する。次いで、上記工程に従い、ニッケルを１０ｐｐｍ含む酢酸ニッケル塩溶液をスピナーで塗布した後、５００℃、１時間の熱処理を行い、さらに５５０℃、４時間の熱処理を行って結晶化させる。次いで、上記工程に従い、パルス発振のエキシマレーザ光を照射して結晶化率を高める。次いで、エキシマレーザー光の照射により形成された酸化膜に加え、さらに、オゾン水で表面を酸化して合計１〜１０ｎｍのバリア層となる酸化膜を形成する。
【００６９】
そして、バリア層上に、第２の半導体膜としてプラズマＣＶＤ法で成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ2として膜厚５０ｎｍのアモルファスシリコン膜の成膜を行った。このアモルファスシリコン膜の成膜条件の一つであるモノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）をそれぞれ１：９９、５：９５、１０：９０、１７：８３とし、さらに成膜条件の一つである成膜温度をそれぞれ４０℃、１００℃、２００℃、３００℃、３５０℃とし、いくつかのサンプルを用意した。
【００７０】
次いで、熱処理として、６５０℃に加熱された炉の中にサンプルを入れて６．５分保持した後、取り出してゲッタリングを終了させた。最後に、アルカリ系のエッチャント液（代表的にはテトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）：ＴＭＡＨを２．３８％含む水溶液を５０℃としたエッチャント）で第２の半導体膜を選択的に除去し、バリア層を希フッ酸で除去した後、第１の半導体膜表面付近におけるＮｉ濃度をそれぞれのサンプルごとにＴＸＲＦを用いて測定した。
【００７１】
図３（Ａ）は、第２の半導体膜の成膜の際、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１：９９とし、成膜温度の条件を振ったサンプルＡの実験結果である。図３（Ａ）からは、成膜温度が高いほどゲッタリングされて第１の半導体膜表面付近のＮｉ濃度が１×１０11ａｔｏｍｓ／ｃｍ2未満にまで低減されている。ちなみに第１の半導体膜をＴＦＴの活性層として用いる場合は、表面付近のＮｉ濃度を３×１０10ａｔｏｍｓ／ｃｍ2以下とすることが好ましく、この成膜条件では成膜温度３５０℃で達成されている。また、サンプルＡでは、全条件で熱処理後のピーリングなどの不良は発生しなかった。
【００７２】
図３（Ｂ）は、第２の半導体膜の成膜の際、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を５：９５とし、成膜温度の条件を振ったサンプルＢの実験結果である。サンプルＢでは、４０℃、３５０℃ではピーリングが発生しなかったものの、３００℃ではピーリングが発生した。
【００７３】
図４（Ａ）は、第２の半導体膜の成膜の際、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１０：９０とし、成膜温度の条件を振ったサンプルＣの実験結果である。サンプルＣでは、４０℃ではピーリングが発生しなかったものの、３００℃、３５０℃ではピーリングが発生した。
【００７４】
図４（Ｂ）は、第２の半導体膜の成膜の際、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１７：８３とし、成膜温度の条件を振ったサンプルＤの実験結果である。サンプルＤでは、４０℃以外の条件でピーリングが発生した。
【００７５】
これらの実験結果から、本発明の第２の半導体膜は、ゲッタリングサイトとして優れていることが言える。
【００７６】
また、図５（Ａ）にモノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１：９９とし、成膜温度の条件を振って成膜されたアモルファスシリコン膜の成膜時間とＴＭＡＨでのエッチング時間を示す。図５（Ａ）中、●印が５０ｎｍの膜厚を得るまでの時間を示しており、△印がエッチング時間を示している。図５（Ａ）からは、温度を上げれば上げるほど成膜速度が低下する一方、エッチング時間が短縮している。また、図５（Ｂ）に成膜温度を３５０℃とし、流量比の条件を振って成膜されたアモルファスシリコン膜の成膜時間とＴＭＡＨでのエッチング時間を示す。同様に図５（Ｂ）中、●印が５０ｎｍの膜厚を得るまでの時間を示しており、△印がエッチング時間を示している。なお、図５（Ｂ）では、横軸を総流量に対するモノシランガス流量の割合としており、例えば、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）が１：９９である場合、１％として表示している。図５（Ｂ）からは、アルゴンの流量に対してモノシランの流量を少なくすればするほど成膜速度が低下し、エッチング時間が長くなっている。
【００７７】
バリア層を除去する工程が終了したら、半導体層を所望の形状にパターニングを行った後、半導体層の表面をフッ酸を含むエッチャントで洗浄し、ゲート絶縁膜１８となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
【００７８】
次いで、ゲート絶縁膜１８の表面を洗浄した後、ゲート電極１９を形成する。次いで、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域２０及びドレイン領域２１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【００７９】
以降の工程は、層間絶縁膜２３を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極２４、ドレイン電極２５を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成させる。（図１（Ｇ））
【００８０】
こうして得られたＴＦＴのチャネル形成領域２２に含まれる金属元素の濃度は１×１０17／ｃｍ3未満とすることができる。
【００８１】
また、本発明は図１（Ｇ）のＴＦＴ構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
【００８２】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００８３】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【００８４】
また、ここでは希ガス元素を含む半導体膜を用いた例を示したが、さらにリン元素をも含む半導体膜を用いてもよく、希ガス元素を含む半導体膜に代えてリン元素及び希ガス元素を含む半導体膜を用いてもよい。リン元素及び希ガス元素を含む半導体膜を形成する場合には成膜ガスにフォスフィンを加えればよい。例えば、モノシランとフォスフィン（ＰＨ3）とアルゴンを用いて成膜すればよい。
【００８５】
（実施の形態２）
実施の形態１ではバリア層として、レーザ光での酸化膜に加えて、オゾン水を用いた酸化膜を用いた例を示したが、ここでは、レーザ光での酸化膜を除去してプラズマＣＶＤ法で形成された酸化窒化膜をバリア層として用いる例を示す。
【００８６】
本実施の形態は、実施の形態１とバリア層が異なる以外は、実施の形態１と同一であるので詳細な説明は省略する。
【００８７】
本実施の形態で示すバリア層は、プラズマＣＶＤ法を用いて、薄い酸化窒化シリコン膜を形成することを特徴としている。原料ガスとしてシラン系ガス（モノシラン、ジシラン、トリシラン等）と窒素酸化物系ガス（ＮＯｘで表記されるガス）を用いる。例えば、原料ガスとしてモノシラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）、或いは、ＴＥＯＳガスとＮ2Ｏ、或いはＴＥＯＳガスとＮ2ＯとＯ2を用い、１０ｎｍ以下、好ましくは２ｎｍ以下の酸化窒化シリコン膜を形成する。このバリア層は密着性が高くピーリングが発生しにくい。さらに密着性を高くするために、バリア層の形成前にアルゴンプラズマ処理を行ってもよい。また、ゲッタリングさせる工程においても、上記膜厚範囲の酸化窒化シリコン膜であれば、金属元素がバリア層を通過してゲッタリングサイトに移動させることができる。また、ゲッタリング後に各膜を除去する際、上記酸化窒化シリコン膜は、第２の半導体膜との選択比と、第１の半導体膜との選択比とが高く、非常にエッチングストッパーとして有効である。
【００８８】
なお、プラズマＣＶＤ法でバリア層を形成する前に、結晶構造を有する第１の半導体膜に対してレーザー光を照射した際に形成される酸化膜を除去することが重要である。
【００８９】
また、こうして形成されたバリア層上に希ガス元素を含む第２の半導体膜をプラズマＣＶＤ法で形成するため、バリア層及び第２の半導体膜ともにプラズマＣＶＤ法により形成することができる。
【００９０】
また、希ガス元素を含む第２の半導体膜と、バリア層を大気に触れさせることなく成膜することが可能であり、さらに同一チャンバーで連続的に成膜することも可能であるため、スループットに優れている。なお、プラズマＣＶＤ法はガスによる成膜室（チャンバーとも呼ぶ）内のクリーニングが行えるため、スパッタ法に比べてメンテナンスが少なくて済み、量産には適した成膜方法である。
【００９１】
（実施の形態３）
本実施の形態では、第２の半導体膜の成膜と同時にゲッタリングを行う例を示す。
【００９２】
実施の形態１において、成膜速度は上記成膜条件（比率（モノシラン：希ガス）、ＲＦパワー密度、圧力）の範囲内で速くすることが望ましいが、本実施の形態では意図的に第２の半導体膜の成膜速度を低下させて、成膜時間を延長するとともに、できるだけ高い成膜温度とすることを特徴としている。
【００９３】
本実施の形態は、実施の形態１と第２の半導体膜の条件が異なる以外は、実施の形態１とほぼ同一であるので詳細な説明は省略する。
【００９４】
成膜速度を低下させる手段としては、成膜条件において、希ガスの流量に対してモノシランの流量を少なくする方法、ＲＦパワー密度を低下させる方法、成膜圧力を低くする方法、またはこれらを組み合わせる方法がある。
【００９５】
本実施の形態においては、成膜速度を低下させるため、成膜中、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）の圧力下でアニールされることになる。
【００９６】
従って、第２の半導体膜の成膜温度がアニール温度となり、成膜時間の間は第１の半導体膜中の金属元素を第２の半導体膜中に移動させることができる。成膜温度としては、３００℃〜５００℃とすればよい。
【００９７】
成膜温度を上げれば上げるほど、第２の半導体膜中に含まれる希ガス元素の濃度が高くなるため、ゲッタリングサイトとして最適なものとすることができる。また、ジシランやトリシランを用いることができる。ジシランはモノシランに比べ分解する温度が低いが、第２の半導体膜中に希ガス元素を高濃度に含ませるためにはプラズマを発生させるプラズマＣＶＤ法で行うことが重要である。
【００９８】
第２の半導体膜の成膜と同時にゲッタリングを行うことで、後に行う加熱処理によるゲッタリングに必要とされる時間を短縮することができる。また、第２の半導体膜の成膜と同時にゲッタリングを行って十分に第１の半導体膜中の金属元素を低減できる場合には、後に行う加熱処理によるゲッタリングを省略することができる。
【００９９】
なお、上記実施の形態１では示していないが、実施の形態１においても条件によっては、本実施の形態と同様に成膜と同時にゲッタリングを行っているといえる。
【０１００】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【０１０１】
（実施例）
［実施例１］
本実施例では、同一基板上に画素部（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製し、有機発光素子を有する発光装置を作製する作製方法について詳細に説明する。
【０１０２】
まず、厚さ０．７ｍｍの耐熱性ガラス基板（第１の基板３００）上にプラズマＣＶＤ法により下地絶縁膜の下層３０１として、プラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を５０nm（好ましくは１０〜２００nm）形成する。次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸（１／１００希釈）で除去する。次いで、下地絶縁膜の上層３０２として、プラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍ（好ましくは５０〜２００nm）の厚さに積層形成し、さらに大気解放せずにプラズマＣＶＤ法で成膜温度３００℃、成膜ガスＳｉＨ4で非晶質構造を有する半導体膜（ここではアモルファスシリコン膜）を５４ｎｍの厚さ（好ましくは２５〜２００ｎｍ）で形成する。
【０１０３】
本実施例では下地絶縁膜１０４を２層構造として示したが、珪素を主成分とする絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などを用い、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により形成すればよい。また、プラズマＣＶＤ装置は、枚葉式の装置でもよいし、バッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体膜とを連続成膜してもよい。
【０１０４】
次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約２ｎｍの極薄い酸化膜を形成する。次いで、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行う。ここでは、ジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧１５ｋＶ、ジボランを水素で１％に希釈したガスを流量３０ｓｃｃｍとし、ドーズ量２×１０12／ｃｍ2で非晶質シリコン膜にボロンを添加した。
【０１０５】
次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布した。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
【０１０６】
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行う場合は、５００℃〜６５０℃で４〜２４時間で行えばよい。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得た。なお、ここでは炉を用いた熱処理を用いて結晶化を行ったが、短時間での結晶化が可能なランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
【０１０７】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４７０mJ/cm2でレーザー光の照射を大気中で行なった。なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。なお、ここではパルスレーザーを用いた例を示したが、連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０１０８】
次いで、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。本実施例ではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。
【０１０９】
次いで、バリア層上にプラズマＣＶＤ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を５０ｎｍ〜４００ｎｍ、ここでは膜厚５０ｎｍで形成する。本実施例の成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ2とし、成膜温度を３５０℃とする。
【０１１０】
その後、６５０℃に加熱された炉に入れて６．５分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。
【０１１１】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１１２】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【０１１３】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜３０３となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。
【０１１４】
次いで、ゲート絶縁膜上に膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００〜４００ｎｍの第２の導電膜とを積層形成する。本実施例では、ゲート絶縁膜３０３上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層し、以下に示す手順でパターニングを行って各ゲート電極及び各配線を形成する。
【０１１５】
第１の導電膜及び第２の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
【０１１６】
上記第１の導電膜及び第２の導電膜のエッチング（第１のエッチング処理および第２のエッチング処理）にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。ここでは、レジストからなるマスクを形成した後、第１のエッチング条件として１Paの圧力でコイル型の電極に７００WのＲＦ（13.56MHz）電力を投入し、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、１２．５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設けられた石英円板）は、直径２５ｃｍの円板である。この第１のエッチング条件によりＷ膜をエッチングして端部をテーパー形状とする。この後、レジストからなるマスクを除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ここでは、第１のエッチング条件及び第２のエッチング条件を第１のエッチング処理と呼ぶこととする。
【０１１７】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、第３のエッチング条件としてエッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを６０秒行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この後、レジストからなるマスクを除去せずに第４のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０／２０／２０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約２０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、ここでは、第３のエッチング条件及び第４のエッチング条件を第２のエッチング処理と呼ぶこととする。この段階で第１の導電層３０４ａを下層とし、第２の導電層３０４ｂを上層とするゲート電極３０４および各電極３０５〜３０７が形成される。
【０１１８】
次いで、レジストからなるマスクを除去した後、ゲート電極３０４〜３０７をマスクとして全面にドーピングする第１のドーピング処理を行う。第１のドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０14atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。自己整合的に第１の不純物領域（ｎ--領域）３２２〜３２５が形成される。
【０１１９】
次いで、新たにレジストからなるマスクを形成するが、この際、スイッチングＴＦＴ４０３のオフ電流値を下げるため、マスクは、画素部４０１のスイッチングＴＦＴ４０３を形成する半導体層のチャネル形成領域及びその一部を覆って形成する。また、マスクは駆動回路のｐチャネル型ＴＦＴ４０６を形成する半導体層のチャネル形成領域及びその周辺の領域を保護するためにも設けられる。加えて、マスクは、画素部４０１の電流制御用ＴＦＴ４０４を形成する半導体層のチャネル形成領域及びその周辺の領域を覆って形成される。
【０１２０】
次いで、上記レジストからなるマスクを用い、選択的に第２のドーピング処理を行って、ゲート電極の一部と重なる不純物領域（ｎ-領域）を形成する。第２のドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。ここでは、イオンドープ法を用い、フォスフィン（ＰＨ3）を水素で５％に希釈したガスを流量３０ｓｃｃｍとし、ドーズ量を１．５×１０14atoms/cm2とし、加速電圧を９０ｋｅＶとして行う。この場合、レジストからなるマスクと第２の導電層とがｎ型を付与する不純物元素に対するマスクとなり、第２の不純物領域３１１、３１２が形成される。第２の不純物領域には１×１０16〜１×１０17/cm3の濃度範囲でｎ型を付与する不純物元素を添加される。ここでは、第２の不純物領域と同じ濃度範囲の領域をｎ-領域とも呼ぶ。
【０１２１】
次いで、レジストからなるマスクを除去せずに第３のドーピング処理を行う。第３のドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。ここでは、イオンドープ法を用い、フォスフィン（ＰＨ3）を水素で５％に希釈したガスを流量４０ｓｃｃｍとし、ドーズ量を２×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行う。この場合、レジストからなるマスクと第１の導電層及び第２の導電層がｎ型を付与する不純物元素に対するマスクとなり、第３の不純物領域３１３、３１４、３２６〜３２８が形成される。第３の不純物領域には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元素を添加される。ここでは、第３の不純物領域と同じ濃度範囲の領域をｎ+領域とも呼ぶ。
【０１２２】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスクを形成して第４のドーピング処理を行う。第４のドーピング処理により、ｐチャネル型ＴＦＴを形成する半導体層を形成する半導体層にｐ型の導電型を付与する不純物元素が添加された第４の不純物領域３１８、３１９、３３２、３３３及び第５の不純物領域３１６、３１７、３３０、３３１を形成する。
【０１２３】
また、第４の不純物領域３１８、３１９、３３２、３３３には１×１０20〜１×１０21/cm3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。尚、第４の不純物領域３１８、３１９、３３２、３３３には先の工程でリン（Ｐ）が添加された領域（ｎ--領域）であるが、ｐ型を付与する不純物元素の濃度がその１．５〜３倍添加されていて導電型はｐ型となっている。ここでは、第４の不純物領域と同じ濃度範囲の領域をｐ+領域とも呼ぶ。
【０１２４】
また、第５の不純物領域３１６、３１７、３３０、３３１は第２の導電層のテーパー部と重なる領域に形成されるものであり、１×１０18〜１×１０20/cm3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。ここでは、第５の不純物領域と同じ濃度範囲の領域をｐ-領域とも呼ぶ。
【０１２５】
以上までの工程でそれぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が形成される。導電層３０４〜３０７はＴＦＴのゲート電極となる。
【０１２６】
次いで、ほぼ全面を覆う絶縁膜（図示しない）を形成する。本実施例では、プラズマＣＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１２７】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【０１２８】
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
【０１２９】
次いで、窒化シリコン膜からなる第１の層間絶縁膜３０８を形成して熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う。この工程は第１の層間絶縁膜３０８に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜（図示しない）の存在に関係なく半導体層を水素化することができる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１３０】
次いで、第１の層間絶縁膜３０８上に有機絶縁物材料から成る第２の層間絶縁膜３０９を形成する。本実施例では塗布法により膜厚１．６μｍのアクリル樹脂膜３０９ａを形成し、スパッタ法により２００ｎｍの窒化シリコン膜３０９ｂを積層する。
【０１３１】
次いで、ｐチャネル型ＴＦＴからなる電流制御用ＴＦＴ４０４のドレイン領域に接して後で形成される接続電極に接して重なるよう画素電極３３４を形成する。本実施例では、画素電極は有機発光素子の陽極として機能させ、有機発光素子の発光を画素電極に通過させるため、透明導電膜とする。
【０１３２】
次いで、ゲート電極またはゲート配線となる導電層に達するコンタクトホールと、各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。本実施例では第２の層間絶縁膜をエッチングストッパーとして第３の層間絶縁膜をエッチングした後、第１の層間絶縁膜をエッチングストッパーとして第２の層間絶縁膜をエッチングしてから第１の層間絶縁膜をエッチングした。
【０１３３】
その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて電極３３５〜３４１、具体的にはソース配線、電源供給線、引き出し電極及び接続電極などを形成する。ここでは、これらの電極及び配線の材料は、Ｔｉ膜（膜厚１００ｎｍ）とシリコンを含むＡｌ膜（膜厚３５０ｎｍ）とＴｉ膜（膜厚５０ｎｍ）との積層膜を用い、パターニングを行った。こうして、ソース電極及びソース配線、接続電極、引き出し電極、電源供給線などが適宜、形成される。なお、層間絶縁膜に覆われたゲート配線とコンタクトを取るための引き出し電極は、ゲート配線の端部に設けられ、他の各配線の端部にも、外部回路や外部電源と接続するための電極が複数設けられた入出力端子部を形成する。また、先に形成された画素電極３３４と接して重なるよう設けられた接続電極３４１は、電流制御用ＴＦＴ４０４のドレイン領域に接している。
【０１３４】
以上の様にして、ｎチャネル型ＴＦＴ４０５、ｐチャネル型ＴＦＴ４０６、およびこれらを相補的に組み合わせたＣＭＯＳ回路を有する駆動回路４０２と、１つの画素内にｎチャネル型ＴＦＴ４０３またはｐチャネル型ＴＦＴ４０４を複数備えた画素部４０１を形成することができる。
【０１３５】
各電極のパターニングが終了したら、レジストを除去して熱処理を行い、次いで、画素電極３３４の端部を覆うように両端にバンクとよばれる絶縁物３４２ａ、３４２ｂを形成する。バンク３４２ａ、３４２ｂは珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い。ここでは、有機樹脂膜からなる絶縁膜をパターニングしてバンク３４２ａを形成した後、スパッタ法で窒化シリコン膜を成膜し、パターニングしてバンク３４２ｂを形成する。
【０１３６】
次いで、両端がバンクで覆われている画素電極３３４上にＥＬ層３４３および有機発光素子の陰極３４４を形成する。
【０１３７】
ＥＬ層３４３としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１３８】
また、陰極３４４に用いる材料としては仕事関数の小さい金属（代表的には周期表の１族もしくは２族に属する金属元素）や、これらを含む合金を用いることが好ましいとされている。仕事関数が小さければ小さいほど発光効率が向上するため、中でも、陰極に用いる材料としては、アルカリ金属の一つであるＬｉ（リチウム）を含む合金材料が望ましい。なお、陰極は全画素に共通の配線としても機能し、接続配線を経由して入力端子部に端子電極を有している。
【０１３９】
ここまでの工程が終了した段階が図６である。なお、図６では、スイッチングＴＦＴ４０３と、有機発光素子に電流を供給するＴＦＴ（電流制御用ＴＦＴ４０４）とを示したが、該ＴＦＴのゲート電極の先には複数のＴＦＴなどからなる様々な回路を設けてもよく、特に限定されないことは言うまでもない。
【０１４０】
次いで、陰極と、有機化合物層と、陽極とを少なくとも有する有機発光素子を有機樹脂、保護膜、封止基板、或いは封止缶で封入することにより、有機発光素子を外部から完全に遮断し、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことが好ましい。ただし、後でＦＰＣと接続する必要のある入出力端子部には保護膜などは設けなくともよい。
【０１４１】
次いで、異方性導電材で入出力端子部の各電極にＦＰＣ（フレキシブルプリントサーキット）を貼りつける。異方性導電材は、樹脂と、表面にＡｕなどがメッキされた数十〜数百μm径の導電性粒子とから成り、導電性粒子により入出力端子部の各電極とＦＰＣに形成された配線とが電気的に接続する。
【０１４２】
また、必要があれば、偏光板と位相差板とで構成される円偏光板等の光学フィルムを設けてもよいし、ＩＣチップなどを実装させてもよい。
【０１４３】
以上の工程でＦＰＣが接続されたモジュール型の発光装置が完成する。
【０１４４】
また、本実施例は、実施の形態１乃至３のいずれか一と自由に組み合わせることができる。
【０１４５】
［実施例２］
実施例１により得られるモジュール型の発光装置（ＥＬモジュールとも呼ぶ）の上面図及び断面図を示す。
【０１４６】
図７（Ａ）は、ＥＬモジュールを示す上面図、図７（Ｂ）は図７（Ａ）をＡ−Ａ’で切断した断面図である。図７（Ａ）において、基板５００（例えば、耐熱性ガラス等）に、下地絶縁膜５０１が設けられ、その上に画素部５０２、ソース側駆動回路５０４、及びゲート側駆動回路５０３を形成されている。これらの画素部や駆動回路は、上記実施例１に従えば得ることができる。
【０１４７】
また、５１８は有機樹脂、５１９は保護膜であり、画素部および駆動回路部は有機樹脂５１８で覆われ、その有機樹脂は保護膜５１９で覆われている。さらに、接着剤を用いてカバー材で封止してもよい。カバー材は、封止基板、或いは封止缶を用い、ＥＬ層とカバー材の空隙には、不活性ガスまたはシリコンオイルを封入すればよい。
【０１４８】
なお、５０８はソース側駆動回路５０４及びゲート側駆動回路５０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）５０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１４９】
次に、断面構造について図７（Ｂ）を用いて説明する。基板５００上に接して下地絶縁膜５０１が設けられ、絶縁膜５０１の上方には画素部５０２、ゲート側駆動回路５０３が形成されており、画素部５０２は電流制御用ＴＦＴ５１１とそのドレインに電気的に接続された画素電極５１２を含む複数の画素により形成される。また、ゲート側駆動回路５０３はｎチャネル型ＴＦＴ５１３とｐチャネル型ＴＦＴ５１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０１５０】
これらのＴＦＴ（５１１、５１３、５１４を含む）は、上記実施の形態１または上記実施例１のｎチャネル型ＴＦＴ、上記実施の形態１または上記実施例１のｐチャネル型ＴＦＴに従って作製すればよい。図７では、有機発光素子に電流を供給するＴＦＴ（電流制御用ＴＦＴ５１１）のみを示したが、該ＴＦＴのゲート電極の先には複数のＴＦＴなどからなる様々な回路を設けてもよく、特に限定されないことは言うまでもない。
【０１５１】
なお、実施例１に従って同一基板上に画素部５０２、ソース側駆動回路５０４、及びゲート側駆動回路５０３形成する。
【０１５２】
画素電極５１２は発光素子（有機発光素子）の陰極として機能する。また、画素電極５１２の両端にはバンク５１５が形成され、画素電極５１２上には有機化合物層５１６および発光素子の陽極５１７が形成される。
【０１５３】
有機化合物層５１６としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせて有機化合物層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機化合物材料や高分子系有機化合物材料を用いればよい。また、有機化合物層５１６として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機材料や無機材料は公知の材料を用いることができる。
【０１５４】
陽極５１７は全画素に共通の配線としても機能し、接続配線５０８を経由してＦＰＣ５０９に電気的に接続されている。さらに、画素部５０２及びゲート側駆動回路５０３に含まれる素子は全て陽極５１７、有機樹脂５１８、及び保護膜５１９で覆われている。
【０１５５】
なお、有機樹脂５１８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、有機樹脂５１８はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１５６】
また、有機樹脂５１８を用いて発光素子を完全に覆った後、すくなくとも図７に示すように保護膜５１９を有機樹脂５１８の表面（露呈面）に設けることが好ましい。また、基板５００の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置でマスキングテープとして用いるテフロン（登録商標）等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。保護膜５１９として、窒化珪素膜、ＤＬＣ膜、またはＡｌＮXＯY膜を用いればよい。
【０１５７】
以上のような構造で発光素子を保護膜５１９で封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の有機化合物層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【０１５８】
また、画素電極を陽極とし、有機化合物層と陰極を積層して図７とは逆方向に発光する構成としてもよい。図８にその一例を示す。なお、上面図は同一であるので省略する。
【０１５９】
図８に示した断面構造について以下に説明する。基板６００上に絶縁膜６１０が設けられ、絶縁膜６１０の上方には画素部６０２、ゲート側駆動回路６０３が形成されており、画素部６０２は電流制御用ＴＦＴ６１１とそのドレインに電気的に接続された画素電極６１２を含む複数の画素により形成される。また、ゲート側駆動回路６０３はｎチャネル型ＴＦＴ６１３とｐチャネル型ＴＦＴ６１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０１６０】
これらのＴＦＴ（６１１、６１３、６１４を含む）は、上記実施の形態１または上記実施例１のｎチャネル型ＴＦＴ、上記実施の形態１または上記実施例１のｐチャネル型ＴＦＴに従って作製すればよい。なお、図８では、有機発光素子に電流を供給するＴＦＴ（電流制御用ＴＦＴ６１１）のみを示したが、該ＴＦＴのゲート電極の先には複数のＴＦＴなどからなる様々な回路を設けてもよく、特に限定されないことは言うまでもない。
【０１６１】
画素電極６１２は発光素子（有機発光素子）の陽極として機能する。また、画素電極６１２の両端にはバンク６１５が形成され、画素電極６１２上には有機化合物層６１６および発光素子の陰極６１７が形成される。
【０１６２】
陰極６１７は全画素に共通の配線としても機能し、接続配線６０８を経由してＦＰＣ６０９に電気的に接続されている。さらに、画素部６０２及びゲート側駆動回路６０３に含まれる素子は全て陰極６１７、有機樹脂６１８、及び保護膜６１９で覆われている。さらに、カバー材６２０と接着剤で貼り合わせてもよい。また、カバー材６２０には凹部を設け、乾燥剤６２１を設置してもよい。
【０１６３】
また、図８では、画素電極を陽極とし、有機化合物層と陰極を積層したため、発光方向は図８に示す矢印の方向となっている。
【０１６４】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【０１６５】
また、本実施例は、実施の形態１乃至３のいずれか一と自由に組み合わせることができる。
【０１６６】
［実施例３］
本実施例では画素電極を透光性を有する導電膜と、反射性を有する金属材料との両方で形成した半透過型の液晶表示装置の例を図９に示す。
【０１６７】
液晶表示装置においてもＴＦＴは、上記実施の形態１または上記実施例１に従えば、画素ＴＦＴとなるｎチャネル型ＴＦＴを形成することができる。ＴＦＴを覆う層間絶縁膜７０８を形成する工程までは実施例１と同様であり、ここでは詳細な説明は、省略する。画素部においてＴＦＴのソース領域またはドレイン領域と接する電極の一方を反射性を有する金属材料で形成し、画素電極（反射部）７０２を形成する。次いで、画素電極（反射部）７０２と一部重なるように、透光性を有する導電膜からなる画素電極（透過部）７０１を形成する。透光性を有する導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いればよい。
【０１６８】
以上の工程で基板７００上に画素ＴＦＴが形成される。
【０１６９】
次いで、配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示しない）を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１７０】
次いで、支持体となる対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタ（図示しない）が設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜（図示しない）を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施した。
【０１７１】
そして、画素部と駆動回路が形成された基板７００と対向基板とをシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。こうして得られた液晶モジュールにバックライト７０４、導光板７０５を設け、カバー７０６で覆えば、図９にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、プラスチック基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、半透過型であるので偏光板７０３は、基板７００と対向基板の両方に貼り付ける。
【０１７２】
外光が十分である場合には、反射型として駆動させるため、バックライトをオフ状態としたまま、対向基板に設けられた対向電極と画素電極（反射部）７０２との間の液晶を制御することによって表示を行い、外光が不十分である場合には、バックライトをオン状態として対向基板に設けられた対向電極と画素電極（透過部）７０１との間の液晶を制御することによって表示を行う。
【０１７３】
ただし、用いる液晶が、ＴＮ液晶やＳＴＮ液晶の場合、反射型と透過型とで液晶のねじれ角が変わるため、偏光板や位相差板を最適化する必要がある。例えば、液晶のねじれ角の量を調節する旋光補償機構（例えば、高分子液晶などを用いた偏光板）が別途必要となる。
【０１７４】
また、本実施例では半透過型の液晶表示装置の例を示したが、画素電極を全て透明導電膜で形成すれば透過型の液晶表示装置を作製することもでき、画素電極を反射性の高い導電膜で形成すれば反射型の液晶表示装置を作製することもできることはいうまでもない。
【０１７５】
また、本実施例は、実施の形態１乃至３のいずれか一と自由に組み合わせることができる。
【０１７６】
［実施例４］
本発明を実施して形成された駆動回路や画素部は様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
【０１７７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１０〜図１２に示す。
【０１７８】
図１０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【０１７９】
図１０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０１８０】
図１０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０１８１】
図１０（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【０１８２】
図１０（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１８３】
図１０（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０１８４】
図１１（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明を投射装置２６０１の一部を構成する液晶モジュール２８０８に適用し、装置全体を完成させることができる。
【０１８５】
図１１（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明を投射装置２７０２の一部を構成する液晶モジュール２８０８に適用し、装置全体を完成させることができる。
【０１８６】
なお、図１１（Ｃ）は、図１１（Ａ）及び図１１（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１８７】
また、図１１（Ｄ）は、図１１（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１８８】
ただし、図１１に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない。
【０１８９】
図１２（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。
【０１９０】
図１２（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１９１】
図１２（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
【０１９２】
ちなみに図１２（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０１９３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は、実施の形態１乃至３、実施例１乃至３のどのような組み合わせからなる構成を用いても実現することができる。
【０１９４】
［実施例５］
本発明で得られる半導体膜のゲッタリング能力を確認するため、以下に示す実験を行った。
【０１９５】
以下にサンプルの作製手順を示す。まず、ガラス基板（ＡＮ１００）上にプラズマＣＶＤ法で膜厚５０ｎｍの第１酸化窒化シリコン膜と、膜厚１００ｎｍの第２酸化窒化シリコン膜を積層形成し、さらに第１の半導体膜として膜厚５４ｎｍのアモルファスシリコン膜を形成する。次いで、上記工程に従い、ニッケルを１０ｐｐｍ含む酢酸ニッケル塩溶液をスピナーで塗布した後、６５０℃に加熱された炉の中で５分間の熱処理を行って結晶化させる。次いで、上記工程に従い、酸素：窒素を１：４に制御した雰囲気下でパルス発振のエキシマレーザ光を照射して結晶化率を高める。次いで、エキシマレーザー光の照射により形成された酸化膜に加え、さらに、オゾン水で表面を酸化して合計１〜１０ｎｍのバリア層となる酸化膜を形成する。
【０１９６】
そして、バリア層上に、第２の半導体膜としてプラズマＣＶＤ法で成膜圧力を１３．３３Ｐａ（０．１Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８３Ｗ／ｃｍ2（ＲＦパワー：５０Ｗ）として膜厚３０ｎｍのアモルファスシリコン膜の成膜を行った。このアモルファスシリコン膜の成膜条件の一つであるモノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）をそれぞれ１：１９９、２：３９８、４：４４６とし、さらに成膜条件の一つである成膜温度を３５０℃とし、３つのサンプルを用意した。
【０１９７】
次いで、熱処理として、６５０℃に加熱された炉の中にサンプルを入れて３分保持した後、取り出してゲッタリングを終了させた。最後に、アルカリ系のエッチャント液（代表的にはテトラエチルアンモニウムハイドロオキサイド（化学式（ＣＨ3）4ＮＯＨ）：ＴＭＡＨを２．３８％含む水溶液を５０℃としたエッチャント）で第２の半導体膜を選択的に除去し、バリア層を希フッ酸で除去した後、第１の半導体膜表面付近におけるＮｉ濃度をそれぞれのサンプルごとにＴＸＲＦを用いて測定した。３つのサンプルを測定した結果が図１３である。
【０１９８】
図１３では、ゲッタリングされて第１の半導体膜表面付近のＮｉ濃度が１×１０10ａｔｏｍｓ／ｃｍ2未満にまで低減されている。ちなみに第１の半導体膜をＴＦＴの活性層として用いる場合は、表面付近のＮｉ濃度を１×１０10ａｔｏｍｓ／ｃｍ2以下とすることが好ましく、本実施例の３つの成膜条件全てで達成されている。また、３つのサンプル全てで熱処理後のピーリングなどの不良は発生しなかった。
【０１９９】
この実験結果から、本実施例の第２の半導体膜は、ゲッタリングサイトとして優れていることが言える。
【０２００】
【発明の効果】
本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を有する半導体膜を得ることができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の向上、及び、個々の素子間でのバラツキを低減することができる。特に、液晶表示装置においては、ＴＦＴ特性のバラツキに起因する表示むらを低減できる。
【０２０１】
加えて、有機発光素子を有する半導体装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置される有機発光素子に電流を供給するＴＦＴ）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
【０２０２】
また、本発明により結晶化を助長する金属元素だけでなく、不純物となる他の金属元素（Ｆｅ、Ｃｕなど）も除去または低減することができる。
【図面の簡単な説明】
【図１】 実施の形態１を示す工程図。
【図２】 流量比と成膜温度とＡｒ／Ｓｉ強度比との関係を示す図。
【図３】 流量比と成膜温度とＮｉ濃度との関係を示す図。
【図４】 流量比と成膜温度とＮｉ濃度との関係を示す図。
【図５】 流量比と成膜温度と成膜時間とエッチング時間との関係を示す図。
【図６】 断面を示す図である。（実施例１）
【図７】 モジュールを示す図である。（実施例２）
【図８】 モジュールを示す図である。（実施例２）
【図９】 液晶表示装置の断面図を示す図である。（実施例３）
【図１０】 電子機器を示す図である。（実施例４）
【図１１】 電子機器を示す図である。（実施例４）
【図１２】 電子機器を示す図である。（実施例４）
【図１３】 流量比とＮｉ濃度との関係を示す図。（実施例５）
Claims (8)
- 絶縁表面上に設けられた結晶構造を有する第１の半導体膜上にバリア層を形成する第１工程と、
成膜室に希ガスとモノシランを導入し、前記成膜室内におけるＲＦパワー密度が０．００１７Ｗ／ｃｍ 2 〜０．４８Ｗ／ｃｍ 2 、圧力が１．３３３Ｐａ〜６６．６５Ｐａ、成膜温度が３００℃〜５００℃で、プラズマＣＶＤ法により前記バリア層上に希ガス元素を含む第２の半導体膜を形成すると同時に、前記第１の半導体膜中の金属元素を前記第２の半導体膜にゲッタリングする第２工程と、
加熱処理を行い、前記第１の半導体膜中の前記金属元素を前記第２の半導体膜にゲッタリングする第３工程と、
前記第２の半導体膜を除去する第４工程と、
前記バリア層を除去する第５工程と、
を有することを特徴とする半導体装置の作製方法。 - 結晶構造を有する第１の半導体膜上にバリア層を形成する第１工程と、
成膜室に希ガスとモノシランを導入し、前記成膜室内におけるＲＦパワー密度が０．００１７Ｗ／ｃｍ 2 〜０．４８Ｗ／ｃｍ 2 、圧力が１．３３３Ｐａ〜６６．６５Ｐａ、成膜温度が３００℃〜５００℃で、プラズマＣＶＤ法により前記バリア層上に希ガス元素を含む第２の半導体膜を形成すると同時に、前記第１の半導体膜中の金属元素を前記第２の半導体膜にゲッタリングする第２工程と、
加熱処理を行い、前記第１の半導体膜中の前記金属元素を前記第２の半導体膜にゲッタリングする第３工程と、
前記第２の半導体膜を除去する第４工程と、
前記バリア層を除去する第５工程と、
を有することを特徴とする半導体装置の作製方法。 - 絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記非晶質構造を有する第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜上にバリア層を形成する第４工程と、
成膜室に希ガスとモノシランを導入し、前記成膜室内におけるＲＦパワー密度が０．００１７Ｗ／ｃｍ 2 〜０．４８Ｗ／ｃｍ 2 、圧力が１．３３３Ｐａ〜６６．６５Ｐａ、成膜温度が３００℃〜５００℃で、プラズマＣＶＤ法により前記バリア層上に希ガス元素を含む第２の半導体膜を形成すると同時に、前記第１の半導体膜中の金属元素を前記第２の半導体膜にゲッタリングする第５工程と、
加熱処理を行い、前記第１の半導体膜中の前記金属元素を前記第２の半導体膜にゲッタリングする第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程と、
を有することを特徴とする半導体装置の作製方法。 - 請求項１乃至３のいずれか一において、前記成膜室に導入する前記希ガスと前記モノシランの流量比（ＳｉＨ４：希ガス）を０．１：９９．９〜１：９に制御することを特徴とする半導体装置の作製方法。
- 請求項１乃至３のいずれか一において、前記成膜室に導入する前記希ガスと前記モノシランの流量比（ＳｉＨ４：希ガス）を１：９９〜５：９５に制御することを特徴とする半導体装置の作製方法。
- 請求項１乃至５のいずれか一において、前記金属元素はＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。
- 請求項１乃至６のいずれか一において、前記第２の半導体膜に含まれる前記希ガス元素の濃度は、１×１０18／ｃｍ3 〜１×１０22／ｃｍ3 であることを特徴とする半導体装置の作製方法。
- 請求項１乃至７のいずれか一において、前記希ガス元素は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346545A JP4837871B2 (ja) | 2001-11-28 | 2002-11-28 | 半導体装置の作製方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-363127 | 2001-11-28 | ||
| JP2001363127 | 2001-11-28 | ||
| JP2001363127 | 2001-11-28 | ||
| JP2002346545A JP4837871B2 (ja) | 2001-11-28 | 2002-11-28 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003234291A JP2003234291A (ja) | 2003-08-22 |
| JP2003234291A5 JP2003234291A5 (ja) | 2005-12-15 |
| JP4837871B2 true JP4837871B2 (ja) | 2011-12-14 |
Family
ID=27790388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002346545A Expired - Fee Related JP4837871B2 (ja) | 2001-11-28 | 2002-11-28 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4837871B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4700317B2 (ja) * | 2004-09-30 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP5208591B2 (ja) * | 2007-06-28 | 2013-06-12 | 株式会社半導体エネルギー研究所 | 発光装置、及び照明装置 |
-
2002
- 2002-11-28 JP JP2002346545A patent/JP4837871B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003234291A (ja) | 2003-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5393726B2 (ja) | 半導体装置の作製方法 | |
| JP4850858B2 (ja) | 半導体装置の作製方法 | |
| JP5072157B2 (ja) | 半導体装置の作製方法 | |
| US7605029B2 (en) | Method of manufacturing semiconductor device | |
| US7202119B2 (en) | Method of manufacturing semiconductor device | |
| JP2003051446A (ja) | 半導体装置の作製方法 | |
| US7199027B2 (en) | Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen | |
| US7091110B2 (en) | Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer | |
| JP4230160B2 (ja) | 半導体装置の作製方法 | |
| JP4860055B2 (ja) | 半導体装置の作製方法 | |
| JP4216003B2 (ja) | 半導体装置の作製方法 | |
| JP4176362B2 (ja) | 半導体装置の作製方法 | |
| JP4212844B2 (ja) | 半導体装置の作製方法 | |
| JP4837871B2 (ja) | 半導体装置の作製方法 | |
| JP2004022900A (ja) | 半導体装置の作製方法 | |
| JP4342843B2 (ja) | 半導体装置の作製方法 | |
| JP4267253B2 (ja) | 半導体装置の作製方法 | |
| JP4176366B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080610 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |